KR102282702B1 - 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 - Google Patents

식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102282702B1
KR102282702B1 KR1020170094920A KR20170094920A KR102282702B1 KR 102282702 B1 KR102282702 B1 KR 102282702B1 KR 1020170094920 A KR1020170094920 A KR 1020170094920A KR 20170094920 A KR20170094920 A KR 20170094920A KR 102282702 B1 KR102282702 B1 KR 102282702B1
Authority
KR
South Korea
Prior art keywords
etching
formula
etching composition
present
composition
Prior art date
Application number
KR1020170094920A
Other languages
English (en)
Other versions
KR20190012043A (ko
Inventor
김용일
유호성
이준은
박진
장평화
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020170094920A priority Critical patent/KR102282702B1/ko
Priority to CN201810734849.XA priority patent/CN109216187B/zh
Publication of KR20190012043A publication Critical patent/KR20190012043A/ko
Application granted granted Critical
Publication of KR102282702B1 publication Critical patent/KR102282702B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본 발명은 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 반도체 제조 공정에서 습식 식각하는 경우, 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.

Description

식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 {ETCHING COMPOSITIONS, ETCHING METHOD AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICES USING THE SAME}
본 발명은 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이며, 보다 상세하게는 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 화합물을 포함하는 식각 조성물 및 이 식각 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 상기 실리콘 질화막은 실리콘 산화막, 폴리 실리콘막, 실리콘 웨이퍼 표면 등과 접촉하는 구조로CVD (Chemical vapor deposition) 공정을 통해서 증착되며, 이는 건식 식각 및 습식 식각을 통해서 제거되는데, 인산(phosphoric acid)을 이용한 습식 식각이 널리 이용되고 있다.
상기 실리콘 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
본 발명은 반도체 공정에서 실리콘 산화막에 비해 실리콘 질화막에 대한 식각 선택비가 높은 식각 조성물을 제공하고자 한다.
본 발명은 실리콘 웨이퍼 식각시 실리콘 질화막 식각 속도가 향상된 식각 조성물을 제공하고자 한다.
본 발명은 상기 식각 조성물을 이용한 식각 방법을 제공하고자 한다.
본 발명은 상기 식각 조성물을 이용한 반도체 소자의 제조방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
본 발명의 일 구현예는 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다.
[화학식 1]
Figure 112017072187614-pat00001
상기 화학식 1에서,
n은 2 내지 500의 정수이고,
R1 및 R2는 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R1 및 R2 중 적어도 하나는 C1~C10의 알킬기이고,
L1은 단일결합 또는 -[C(R3)(R4)]p-이고,
L2는 단일결합 또는 -[C(R5)(R6)]q-이고,
p 및 q는 1 내지 4 의 정수이고,
R3 내지 R6은 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R4 및 R5는 서로 결합하여 치환 또는 비치환된 5원 내지 8원 고리를 형성할 수 있다.
본 발명의 다른 구현예는 상기 식각 조성물을 이용한 식각 방법을 제공한다.
본 발명의 다른 구현예는 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 인산에 상기 화학식 1로 표시되는 화합물을 첨가 한 식각 조성물을 제공함으로써, 실리콘 산화막의 식각을 억제하고 실리콘 질화막을 선택적으로 식각할 수 있다.
본 발명의 식각 조성물은 고온 안정성이 뛰어나고, 파티클 발생을 방지하여 소자 특성을 향상시킬 수 있다.
또한 본 발명의 식각 조성물을 이용한 식각 방법은, 인산의 반복 사용을 가능하게 하여 공정 비용을 감소시킬 수 있다.
종래에는 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각 조성물을 이용하여 질화막을 제거하는 기술이 공지되었으나, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
또한 실리콘을 함유한 식각 조성물을 추가하는 경우 질화막과 산화막의 식각 선택비가 증가하지만, 인산안에 있는 실리콘 화합물과 식각 후에 나오는 실리콘 불순물이 만나서 파티클을 생성하며, 생성된 파티클이 웨이퍼 위에 증착이 되면서 불량을 일으키는 문제점이 있다.
현재 알려진 바에 의하면 실리콘을 함유한 식각 조성물을 이용하여 식각을 한 경우, 후에 나오는 불산물이 규산(silicic acid)이다. 규산은 인산안에서 일정 농도로 올라 갈 경우에 파티클이 되어 필터에 걸리거나 웨이퍼 위에 증착 되기 때문에 어떻게 파티클을 줄일지에 대하여 많은 연구가 진행 중이다.
따라서, 상기 문제점을 극복하여 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 식각하며, 고온 안정성이 뛰어나고, 파티클 발생을 방지하는 새로운 조성의 식각 조성물이 필요한 실정이다.
이하, 본 발명에 대하여 상세하게 설명하도록 한다.
본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현 가능하다.
아래 열거된 정의는 본 발명을 기술하기 위해 사용된 다양한 용어들의 정의이다. 이들 정의는 달리 제한되지 않는 한, 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
본 발명에서의 용어 “알킬”은 특별한 언급이 없는 한 탄소수 1 내지 10개의 직쇄 또는 측쇄의 포화 탄화수소에서 유래되는 1가의 치환기이며, 직쇄 또는 측쇄 알킬기는 이의 주쇄에 10개 이하(예를 들어, C1-C10의 직쇄, C3-C10의 측쇄), 바람직하게는 4개 이하, 보다 바람직하게는 3개 이하의 탄소 원자를 가진다. “알킬”의 예로는 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, sec-부틸, tert-부틸, 펜틸, 헥실 등이 있으나, 이에 한정되지 않는다.
본 발명에서의 용어 "시클로알킬"은 특별한 언급이 없는 한 탄소수 3 내지 10개의 모노사이클릭 또는 폴리사이클릭 비-방향족 탄화수소로부터 유래된 고리형의 포화 탄화수소를 의미한다. 이러한 시클로알킬의 예로는 시클로프로필, 시클로펜틸, 시클로헥실, 바이시클로[2.1.1]헥실, 바이시클로[2.2.1]헵틸 등이 있으나, 이에 한정되지 않는다. 본 발명에서 시클로알킬은 이의 고리 구조에 3,4,5,6 또는 7개의 탄소원자를 가질 수 있다.
본 발명에서의 용어 “치환 또는 비치환”은 특별한 언급이 없는 한 중수소, 할로겐기, 알킬기 및 시클로알킬기로 이루어진 군에서 선택되는 1개 이상의 치환기로 치환 또는 비치환되거나, 상기 예시된 치환기 중 2 이상의 치환기가 연결된 치환 또는 비치환된 것을 의미하며, 바람직하게는 중수소 또는 알킬기가 1개 이상의 치환기로 치환 또는 비치환된 것을 의미하나, 이에 한정되지 않는다.
본 발명에서의 용어 “고리”는 탄소수 5 내지 8개의 고리 원자를 가지는 1가의 지방족 탄화수소기를 의미하며, 단일 고리 또는 2이상의 고리의 축합 고리일 수 있다.
본 발명은 인산 및 하기 화학식 1로 표시되는 화합물을 포함하는 식각 조성물을 제공한다.
[화학식 1]
Figure 112017072187614-pat00002
상기 화학식 1에서, n은 2 내지 500 의 정수이고, R1 및 R2는 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R1 및 R2 중 적어도 하나는 C1~C10의 알킬기이고, L1은 단일결합 또는 -[C(R3)(R4)]p-이고, L2는 단일결합 또는 -[C(R5)(R6)]q-이며, p 및 q는 1 내지 4 의 정수이고, R3 내지 R6은 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R4 및 R5는 서로 결합하여 치환 또는 비치환된 5원 내지 8원 고리를 형성할 수 있다.
본 발명의 일 구현예에서, R3 및 R4는 각각 독립적으로 C1~C5의 알킬기이거나 치환 또는 비치환된 5원 내지 8원 고리를 형성할 수 있으며, 바람직하게는 R3 및 R4는 서로 결합하여 치환 또는 비치환된 5원 내지 6원 고리를 형성할 수 있다.
본 발명의 일 구현예에 따르면, 상기 화학식 1로 표시되는 화합물은 하기 화학식 2로 표시되는 화합물일 수 있다.
[화학식 2]
Figure 112017072187614-pat00003
상기 화학식 2에서, n, R1 및 R2 각각은 화학식 1에서 정의된 바와 같다.
본 발명의 일 구현예에서, R1 및 R2는 각각 독립적으로 C1~C10의 알킬기인 식각 조성물 일 수 있으며, 바람직하게는 R1 및 R2는 각각 독립적으로 메틸기, 에틸기, 프로필기, 부틸기 및 펜틸기 이루어진 군에서 선택될 수 있다.
본 발명의 일 구현예에서, 상기 화학식 1로 표시되는 화합물은 하기 화학식3 또는 4로 표시되는 식각 조성물일 수 있다:
[화학식 3]
Figure 112017072187614-pat00004
[화학식 4]
Figure 112017072187614-pat00005
상기 화학식 3 또는 4에서, p는 2 내지 500의 정수이다.
본 발명의 일 구현예에 따라, 인산에 상기 화학식 1로 표시되는 화합물을 첨가 한 식각 조성물은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있다.
더욱 구체적으로, 본 발명의 일 구현예 따르면, 상기 화학식 1의 화합물을 포함하는 식각 조성물의 실리콘 질화막의 식각 속도는 70 내지 150 Å/min 이며, 실리콘 산화막의 식각 속도는 0 내지 30 Å/min이다. 이 때, 본 발명의 실리콘 질화막/산화막 선택비는 20 이상을 가지게 되어, 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있게 한다.
또한 본 발명의 식각 조성물은 고온 안정성이 뛰어나고, 파티클 발생을 방지하여 소자 특성을 향상시킬 수 있다.
반도체 소자 공정 중 웨이퍼 표면 위의 대표적인 오염물로 파티클을 들 수 있다. 종래 알려져 있는 실리콘을 함유한 식각 조성물의 식각 원리는 실리콘-히드록시 그룹을 실리콘-옥시즌-실리콘 형태로 변하게 하여 식각으로부터 일종의 보호막을 형성하게 만드는 것이다. 이 경우 산화막의 식각을 억제할 수 있지만, 인산 안에 있는 실리콘 화합물과 식각 후에 나오는 실리콘 불순물이 만나서 파티클이 쉽게 형성된다.
이러한 문제를 피하기 위하여 실리콘-히드록시 그룹을 실리콘-옥시즌-카본으로 바꾸는 방법을 연구하였고, 본 발명의 화학식 1로 표시되는 화합물을 첨가 한 식각 조성물을 이용하면 실리콘-히드록시 그룹을 실리콘-옥시즌-실리콘 형태가 아닌 실리콘-옥시즌-카본의 형태로 변하게 하여 파티클 생성을 방지할 수 있다. 또한 인산 내에 실리콘이 없으므로 인산의 반복 사용을 가능하게 하여 공정 비용을 감소시킬 수 있다.
본 발명의 일 구현예에서, 상기 식각 조성물은, 상기 화학식 1로 표시되는 화합물을 20 내지 50000 PPM, 바람직하게는 1000 내지 20000 PPM 으로 포함할 수 있다.
상기 화학식 1로 표시되는 화합물의 함량이 20 PPM 미만인 경우, 실리콘 질화막 식각 속도가 향상되지 않거나, 고온에서 식각 공정의 안정성이 유지되지 않아 이물질 발생의 우려가 있다.
또한, 상기 화학식 1로 표시되는 화합물이 50000 PPM을 초과하여 투입되는 경우, 오히려 산화막의 식각 속도 증가로 질화막과 산화막의 식각 선택비를 저해시키는 문제가 나타나게 된다.
본 발명의 일 구현예에 따르면, 상기 식각 조성물은 인산을 80 내지 90 중량%, 화학식 1로 표시되는 화합물을 20 내지 50000 PPM 으로 포함할 수 있다.
상기 식각 조성물은, 상기 인산을 80 내지 90 중량%, 바람직하게는 85 내지 90 중량%, 더욱 바람직하게는 85 내지 89 중량%로 포함할 수 있다.
상기 인산을 80 중량% 미만으로 포함하는 경우, 이물질이 발생하거나 실리콘 질화막 식각 속도가 저하되어 질화막이 용이하게 제거되지 않을 우려가 있다.
또한, 상기 인산을 90 중량%를 초과하여 포함하는 경우, 인산의 농도가 지나치게 높아져 식각 효과가 더디게 된다.
따라서, 본 발명에 따른 중량% 및 PPM 범위로 인산 및 화학식 1로 표시되는 화합물을 포함하는 경우 식각 조성물은 반도체 공정시 적정 수준의 안정성을 유지하면서도 높은 실리콘 산화막/질화막 선택비 및 향상된 실리콘 질화막 식각 속도를 구현할 수 있어 안정적인 식각 공정을 가능하게 한다.
본 발명의 일 구현예에서, 상기 식각 조성물은 불소계 화합물을 추가로 포함할 수 있다. 본 발명이 사용하는 불소계 화합물은 산화막의 식각을 최대한 억제하면서 질화막의 식각 속도를 증가시키므로, 선택비를 향상시키는 효과를 얻을 수 있다.
상기 불소계 화합물은 불산(HF), 불화나트륨(NaF), 불화수소나트륨(NaHF2), 불화암모늄(NH4F), 불화수소암모늄(NH4HF2), 붕불화암모늄(NH4BF4), 불화칼륨(KF), 불화수소칼륨(KHF2), 불화알루미늄(AlF3), 불화붕소산(HBF4), 불화리튬(LiF), 붕불화칼륨(KBF4) 및 불화칼슘(CaF2)으로 이루어지는 군에서 선택되는 하나 이상의 화합물을 포함한다.
본 발명의 일 구현예에서, 상기 식각 조성물은 상기 식각 조성물 전체에 대하여 인산을 80 내지 90 중량%, 화학식 1 로 표시되는 화합물을 20 내지 50000 PPM, 및 불소계 화합물을 0.01 내지 1 중량%로 더 포함하는, 식각 조성물일 수 있다.
본 발명의 일 구현예에서, 식각 속도 향상을 위한 첨가제가 추가로 포함되는 것을 특징으로 하는, 식각 조성물일 수 있다.
상기 첨가제는 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 말하는데, 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등이 있다.
특히, 식각 속도 향상을 위한 첨가제가 포함되는 경우, 상기 화학식 1로 표시되는 화합물을 1.5 중량% 이상 포함되는 것이 고선택비 구현 측면에서 바람직하다.
본 발명의 다른 구현예에 따르면, 본 발명의 식각 조성물은 다음과 같이 제조할 수 있다.
상기 화학식 1로 표시되는 화합물을 인산에 첨가하여 식각 조성물을 제조한다. 이때 식각 조성물 내의 화학식 1로 표시되는 화합물의 농도는 20 내지 50000 PPM 이며, 바람직하게는 1000 내지 20000 PPM 이다. 상기 식각 조성물을 25 oC 내지 100 oC 에서 10분 내지 3시간 동안 교반시키며, 바람직하게는 65 oC 내지 85 oC에서 1시간 동안 교반한다.
본 발명의 또 다른 구현예는 상기 제조된 식각 조성물을 이용해서 실리콘 박막을 식각하는 방법을 제공한다.
상기 방법은 웨이퍼를 준비하는 단계 및 상기 웨이퍼를 본 발명의 식각 조성물로 식각하는 단계를 포함한다. 상기 식각 조성물을 이용하여 웨이퍼를 10초 내지 10분, 바람직하게는 1분 내지 5분 동안 식각하며, 식각 후 물로 1초 내지 5분, 바람직하게는 10초 내지 1분 동안 세정한다.
본 발명의 일 구현예는 상기 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함하는 식각 방법을 제공한다.
본 발명의 일 구현예는 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 상기 식각 공정은 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 식각하는 것이며, 145 내지 185의 온도에서 수행되는 것인 반도체 소자의 제조 방법 일 수 있으며, 그 외 공정은 통상 알려진 방법을 사용할 수 있으므로 자세한 설명은 생락하도록 한다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[실시예]
실시예 1 및 2: 식각 조성물의 제조
인산 85 중량%와 물 15 중량%을 포함하는 인산 수용액을 준비하였다. 그 후 식각 조성물 내의 농도가 10,000ppm이 되도록 표 1에 기재된 화학식 1의 화합물을 첨가하여 실시예 1내지 2 및 비교예 1 내지 3에 따른 식각 조성물을 제조하였다.
이 때 실시예 1 및 실시예 2에 사용된 화학식 1의 화합물의 p값은 평균 250인 것으로 측정되었으며, 통상적으로 100에서 300사이에 90% 이상이 존재하는 것으로 확인되었다.
첨가제 농도
실시예 1 화학식 1의 화합물
Figure 112017072187614-pat00006
10,000ppm
실시예 2 화학식 1의 화합물
Figure 112017072187614-pat00007
10,000ppm
비교예 1
Figure 112017072187614-pat00008

디페닐디메틸포스포니움
10,000ppm
비교예 2
Figure 112017072187614-pat00009

테트라에틸포스포니움
10,000ppm
비교예 3
Figure 112017072187614-pat00010

테트라프로필포스포니움
10,000ppm
[물성 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 써머 산화막(써머 SiOX ) 에 대해 165 oC에서 1분간 식각하였다.
총 5회에 걸쳐 식각 속도를 측정하였으며 그 평균 결과값은 하기 [표 2]와 같다.
식각 전 두께(Å) 식각 후 두께(Å) 식각 속도(Å/min)
실시예 1 1045.18 1044.46 0.72
실시예 2 1042.67 1042.45 0.67
비교예 1 1048.91 1045.65 3.26
비교예 2 1044.98 1042.85 2.13
비교예 3 1042.11 1040.98 1.13
상기 [표2]에 나타난 바와 같이, 실시예 1및 2의 식각 조성물은 실리콘 산화막에 대한 식각 속도가 매우 낮음을 알 수 있었다.
이에 반해 비교예 1 내지 3의 식각 조성물은 실리콘 산화막에 대한 식각 속도가 높은 것을 볼 수 있었다.
[식각 속도 측정]
상기 실시예 및 비교예에 따라 제조된 식각 조성물을 식각 온도를 달리하면서 실리콘 질화막 기판을 넣어 식각을 진행하였다.
실리콘 질화막은 식각 조성물에 넣기 전 평탄화 작업을 진행하였으며, 평탄화작업은 50질량% 불산을 15:1로 희석한 후 희석 불산에 30초간 담가 진행하였다.
식각 속도는 엘립소미트리(Nano-View, SE MG-1000; Ellipsometery)를 이용하여 실리콘 질화막을 300초 동안 식각한 후, 양 막의 식각 전의 두께와 식각 후의 두께의 차이를 식각 시간(분)으로 나누어 산출하였다.
하기 표3에 시간에 따른 식각 속도의 결과값을 나타내었다.
구분 공정온도 () 질화막
식각 속도
(Å/min)
산화막
식각 속도
(Å/min)
선택비
실시예 1 165 80.19 0.72 111.4
81.91 0.70 117.0
실시예 2 165 81.54 0.67 121.7
82.01 0.61 134.4
비교예 1 165 81.77 3.26 25.1
81.27 3.19 25.4
비교예 2 165 80.97 2.13 38.0
82.00 2.37 34.6
비교예 3 165 81.59 1.13 72.2
81.64 1.21 67.5
상기 [표3]에 나타난 바와 같이 실시예 1및 2의 식각 조성물은 질화막의 식각 속도가 증가하고 산화막의 식각 속도가 억제함을 알 수 있었다.
이는 본 발명에 따른 식각 조성물의 높은 선택비(질화막 식각 속도/산화막 식각 속도)를 나타내는 것으로, 실리콘 식각 공정에서 본 발명의 효과를 확인할 수 있었다.

Claims (11)

  1. 인산; 및
    하기 화학식 1로 표시되는 화합물을 포함하는, 식각 조성물:
    [화학식 1]
    Figure 112017072187614-pat00011

    상기 화학식 1에서,
    n은 2 내지 500 의 정수이고,
    R1 및 R2는 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R1 및 R2 중 적어도 하나는 C1~C10의 알킬기이고,
    L1은 단일결합 또는 -[C(R3)(R4)]p-이고,
    L2는 단일결합 또는 -[C(R5)(R6)]q-이고,
    p 및 q는 1 내지 4 의 정수이고,
    R3 내지 R6은 각각 독립적으로 수소 또는 C1~C10의 알킬기이고, R4 및 R5는 서로 결합하여 치환 또는 비치환된 5원 내지 8원 고리를 형성할 수 있다.
  2. 제 1항에 있어서,
    R4 및 R5는 서로 결합하여 치환 또는 비치환된 5원 내지 6원 고리를 형성하는 것인, 식각 조성물.
  3. 제 1항에 있어서,
    상기 화학식 1로 표시되는 화합물이 하기 화학식 2로 표시되는 화합물인, 식각 조성물:
    [화학식 2]
    Figure 112017072187614-pat00012

    상기 화학식 2에서,
    n, R1 및 R2 각각은 제1항에서 정의된 바와 같다.
  4. 제 3항에 있어서,
    R1 및 R2는 각각 독립적으로 C1~C10의 알킬기인, 식각 조성물.
  5. 제 1항에 있어서, 상기 화학식 1로 표시되는 화합물은 하기 화학식3 또는 4로 표시되는 것인, 식각 조성물:
    [화학식 3]
    Figure 112017072187614-pat00013

    [화학식 4]
    Figure 112017072187614-pat00014

    상기 화학식 3 또는 4에서,
    p는 2 내지 500의 정수이다.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    화학식 1 로 표시되는 화합물을 20 내지 50000 PPM 으로 포함하는, 식각 조성물.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 식각 조성물의 실리콘 질화막의 식각 속도는 70 내지 150 Å/min 이며, 실리콘 산화막의 식각 속도는 0 내지 30Å/min인, 식각 조성물.
  8. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 식각 조성물의 실리콘 질화막/산화막 선택비는 20 이상인, 식각 조성물.
  9. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    식각 속도 향상을 위한 첨가제를 추가로 포함하는, 식각 조성물.
  10. 제 1항 내지 제 5항 중 어느 한 항에 따른 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 박막을 식각하는 단계를 포함하는 식각 방법.
  11. 제 1항 내지 제 5항 중 어느 한 항에 따른 식각 조성물을 이용하는 식각 공정을 포함하는 반도체 소자의 제조 방법.
KR1020170094920A 2017-07-06 2017-07-26 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법 KR102282702B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170094920A KR102282702B1 (ko) 2017-07-26 2017-07-26 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
CN201810734849.XA CN109216187B (zh) 2017-07-06 2018-07-06 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170094920A KR102282702B1 (ko) 2017-07-26 2017-07-26 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190012043A KR20190012043A (ko) 2019-02-08
KR102282702B1 true KR102282702B1 (ko) 2021-07-28

Family

ID=65365043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170094920A KR102282702B1 (ko) 2017-07-06 2017-07-26 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102282702B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060226122A1 (en) * 2005-04-08 2006-10-12 Wojtczak William A Selective wet etching of metal nitrides
JP6198672B2 (ja) * 2013-05-02 2017-09-20 富士フイルム株式会社 エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
JP6088999B2 (ja) * 2013-05-02 2017-03-01 富士フイルム株式会社 エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
KR101733289B1 (ko) * 2015-06-26 2017-05-08 오씨아이 주식회사 실리콘 질화막 식각 용액
KR102545800B1 (ko) * 2015-12-04 2023-06-20 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20190012043A (ko) 2019-02-08

Similar Documents

Publication Publication Date Title
US10640706B2 (en) Etching compositions and method of etching by using the same
US6383410B1 (en) Selective silicon oxide etchant formulation including fluoride salt, chelating agent, and glycol solvent
KR101728951B1 (ko) 실리콘 질화막 식각 용액
US20080203060A1 (en) Etching method and etching composition useful for the method
KR102311335B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101733289B1 (ko) 실리콘 질화막 식각 용액
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
CN109913221B (zh) 氮化硅膜的蚀刻组合物
KR101391605B1 (ko) 실리콘 질화막 식각액 조성물
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190096785A (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
JP2022520655A (ja) シリコン窒化膜エッチング組成物
CN109216187B (zh) 蚀刻组合物、蚀刻方法及利用其的半导体器件的制造方法
KR102276085B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR102282702B1 (ko) 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR100607530B1 (ko) 플루오르화 염, 킬레이트제, 및 글리콜 용매를 포함하는선택적 실리콘 산화물 에칭제 제형
KR102484977B1 (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102071599B1 (ko) 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102311328B1 (ko) 실리콘 질화막 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20190081344A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR102378930B1 (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
CN111925798B (zh) 一种蚀刻液组合物、其制备方法及应用
CN111925805B (zh) 一种蚀刻液组合物、其制备方法及应用
KR102339685B1 (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant