KR102268948B1 - 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법 - Google Patents

광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법 Download PDF

Info

Publication number
KR102268948B1
KR102268948B1 KR1020197009933A KR20197009933A KR102268948B1 KR 102268948 B1 KR102268948 B1 KR 102268948B1 KR 1020197009933 A KR1020197009933 A KR 1020197009933A KR 20197009933 A KR20197009933 A KR 20197009933A KR 102268948 B1 KR102268948 B1 KR 102268948B1
Authority
KR
South Korea
Prior art keywords
signal
pixel
switch
overflow
charge
Prior art date
Application number
KR1020197009933A
Other languages
English (en)
Other versions
KR20190043620A (ko
Inventor
시게토시 스가와
리히토 구로다
슌이치 와카시마
šœ이치 와카시마
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20190043620A publication Critical patent/KR20190043620A/ko
Application granted granted Critical
Publication of KR102268948B1 publication Critical patent/KR102268948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/369—
    • H04N5/374—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 과제의 하나는, 산업의 추가적인 발전이나 보다 안심·안전한 사회의 실현에 크게 공헌하는 광 센서와 고체 촬상 장치 그리고 그들의 신호 판독 방법을 제공하는 것이다. 본 발명의 해결 수단의 하나는, 수광 소자와 전하를 축적하는 축적 용량과 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 갖는 광 센서에 있어서, 상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로우 축적 용량이고, 상기 전송 스위치는, LDD·MOS 트랜지스터이고, 또한 그 드레인 영역에 있어서의 불순물 농도를 특정한 농도로 한 것이다.

Description

광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법
본 발명은 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법에 관한 것이다.
과학 기술의 진전, 네트 사회의 침투에 수반하여, 광 센서나 고체 촬상 장치의 수요는 비약적으로 확대되고 있다. 한편, 고감도·고속·넓은 다이나믹 레인지·넓은 광파장 대역 대응의 광 센서나 정지 화상·동영상 대응의 고체 촬상 장치는 신시장 개척의 필수 아이템으로서 시장보다 강하게 요구되고 있다. 특히, 다이나믹 레인지가 보다 넓은 광 센서나 고체 촬상 장치는, 의료용·의약·건강·개호의 시장, 라이프 사이언스 시장, 안심·안전 사회 형성에 필수의 방재·방범 시장 등에서 절실히 요망되고 있다.
다이나믹 레인지가 넓은 광 센서·고체 촬상 장치의 예로는, 예를 들어, 특허문헌 1 에 기재되어 있다.
그러나, 특허문헌 1 에 기재된 광 센서·고체 촬상 장치는, 확실히, 종전의 것에 비해 넓은 다이나믹 레인지를 가지고 있지만, 다이나믹 레인지의 확대 영역은, 고조도측이고, 저조도측은 종전의 영역을 벗어나지 않는다. 따라서, 미광량역에서의 대응도 요구되는 경우가 있는 시장 대응이 미개척으로 되어 있다. 그 때문에, 이러한 요구에 대처하는 것은 산업의 추가적인 발전이나, 보다 안심·안전한 사회의 실현을 위해 여전히 국제 사회에 있어서의 큰 과제이다.
이 과제를 해결하기 위한 광 센서·고체 촬상 장치를 우리 발명자들은 이미 제시하였다 (특허문헌 2).
일본 공개특허공보 2005-328493호 국제 공개 제2016/080337호
그러나, 그 후의 양산 프로세스의 검토, 프로세스 설계, 프로세스 실시를 귀납법적으로 반복하여 실시하는 과정에서, 특허문헌 2 에 기재된 광 센서·고체 촬상 장치 (이후, 광 센서와 고체 촬상 장치 중 어느 일방 혹은 양자를 의미하는 데에 「광 디바이스」) 라고 기재하는 경우도 있다) 의 경우, LDD (Lightly Doped Drain) 구조를 갖는 트랜지스터와 비 LDD 구조를 갖는 트랜지스터 (LDD 구조를 갖지 않는 트랜지스터) 가 혼재되기 때문에, 광 디바이스의 양산 프로세스의 공정수가 많아짐과 함께 양산 프로세스도 번잡해지기 쉬워지기 때문에, 제조 비용을 끌어올리는 요인으로도 될 수 있다는 과제가 있는 것을 알아내었다. 또한, 이 과제는, 유효 화소수가 많아짐에 따라, 또, 화소 밀도가 높아짐에 따라, 화소간의 광 센싱 특성의 균일성·안정성의 확보가 어려워지는 과제도 유인되는 염려가 있는 것을 알 수 있었다.
본 명세서에 있어서는, 「LDD」 라는 단어는, MOS 트랜지스터의 구조로부터 소스 (전극) 영역·드레인 (전극) 영역이 좌우 대칭이 되므로, 드레인 (전극) 영역에 한정되지 않고, 소스 (전극) 영역에 대해서도 사용하는 경우가 있다. 이러한 점은, 반도체 업계에 있어서 일반적인 것이다.
본 발명은 상기의 점을 감안하여 예의 노력하여 연구 개발한 결과 이루어진 것으로, 그 주된 목적은, 통상적인 양산 프로세스와 비교해도 제조 비용이 상승이 되지 않고 양산할 수 있어, 산업의 추가적인 발전이나 보다 안심·안전한 사회의 실현에 크게 공헌하는 광 센서와 고체 촬상 장치 그리고 그들의 신호 판독 방법을 제공하는 것이다.
본 발명의 다른 목적은, 통상적인 양산 프로세스와 손색없이 양산할 수 있고, 1 광자로부터 검출이 가능한 넓은 다이나믹 레인지 성능을 구비한 광 센서와 고체 촬상 장치 그리고 그들의 신호 판독 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 통상적인 양산 프로세스로 양산할 수 있고, 1 광자 광량역으로부터 고조도 광량역까지의 다이나믹 레인지를 구비한, 고감도·고속·넓은 광파장 대역 대응의 광 센서와 고체 촬상 장치 그리고 그들의 그 신호 판독 방법을 제공하는 것이다.
본 발명의 추가로 또 하나의 다른 목적은, 통상적인 양산 프로세스로 양산할 수 있고, 1 광자 검출이 가능한 고감도 성능과 충분한 고포화 성능을 양립한 광범위한 다이나믹 레인지 성능을 구비한, 고감도·고속·넓은 광파장 대역 대응의 광 센서와 고체 촬상 장치 그리고 그들의 신호 판독 방법을 제공하는 것이다.
본 발명은 상기 목적을 달성하기 위해, 특허문헌 2 에 기재된 광 센서를 구성하는 전송 스위치용의 비 LDD·MOS 트랜지스터 대신에 LDD·MOS 트랜지스터를 사용한 광 센서에 대해, 설계·시작 (試作)·특성/성능 검사·검토를 귀납법적으로 반복하여 실시함으로써, 광 센서가 후술하는 바와 같이 특정한 구조와 사이즈·반도체 불순물의 특정 함유량으로 하면, 특허문헌 2 에 기재된 광 센서와 적어도 동등한 센서 성능을 갖는 광 센서를 통상적인 양산 프로세스와 비교해도 제조 비용이 상승하지 않고 양산할 수 있는 것을 알아낸 것에 기초하고 있다.
본 발명의 측면의 하나는,
수광 소자와 전하를 축적하는 축적 용량과 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와 화소 신호 출력선을 갖고, 상기 화소 신호 출력선에 신호 판독 경로가 접속되고 있고,
상기 축적 용량은, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치는, LDD·MOS 트랜지스터이고,
그 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있고,
상기 신호 판독 경로에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 상기 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
상기 제 1 화소 출력 신호가 초고감도 신호인 경우에는, 1 보다 큰 증폭률로 증폭되는 것을 특징으로 하는 광 센서에 있다.
본 발명의 다른 측면은,
수광 소자와, 전하를 축적하는 축적 용량과, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 갖는 화소부가 평면적으로 복수 배치되어 있고,
상기 축적 용량이, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치는, LDD·MOS 트랜지스터이고, 그 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있는 화소부열 ;
상기 화소부의 각각이 순차 결선되어 있는 화소 신호 출력선 ;
상기 화소 신호 출력선의 상기 화소부열에 있어서의 배열 최후의 화소부가 결선되어 있는 위치보다 하류의 위치에서 상기 화소 신호 출력선에 결선되어 있음과 함께, 1 보다 큰 증폭률과 이것과는 상이한 증폭률을 구분하여 사용하여 증폭되는 기능을 구비하고 있는 신호 판독 경로부 ;
를 갖고,
상기 신호 판독 경로부에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되는 것을 특징으로 하는 멀티 화소의 광 센서에 있다.
본 발명의 또 다른 측면은,
수광 소자와 전하를 축적하는 축적 용량과 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 화소부마다 갖고,
상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로우 축적 용량이고, 상기 전송 스위치는, LDD·MOS 트랜지스터이고,
그 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있고,
각 화소부가, 결선되어 있는 화소 신호 출력선과,
그 화소 신호 출력선에 결선되어 있는 신호 판독 경로
를 구비하는 광 센서를 사용하고,
상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 1 화소 출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 상기 횡형 오버플로우 축적 용량을 결합하여 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 2 화소 출력 신호를 형성하고, 이들 2 개의 화소 출력 신호를 상기 신호 판독 경로에 입력하고,
상기 제 1 화소 출력 신호는, 상기 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 광 센서의 신호 판독 방법.
본 발명의 또 하나의 측면은,
수광 소자 (PD), 전송용의 스위치 (T), 오버플로우용의 스위치 (S), 리셋용의 스위치 (R) 가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치 (T) 와 상기 오버플로우용의 스위치 (S) 사이의 결선에 결선된 플로팅 디퓨전 용량 (CFD) 과 소스 폴로어형의 스위치 (SF) 와, 상기 오버플로우용의 스위치 (S) 와 상기 리셋용의 스위치 (R) 사이의 결선에 결선된 횡형 오버플로우 축적 용량 (CLOFIC) 을 갖고,
상기 소스 폴로어형의 스위치 (SF) 는, MOS 트랜지스터이고,
상기 전송용의 스위치 (T) 는, 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있는,
복수의 화소부 ;
를 갖고, 그 복수의 화소부의 상기 수광 소자 (PD) 는, 2 차원적으로 배치되어 화소 어레이를 구성하고,
상기 복수의 화소부가 순차 결선되어 있는 화소열 출력 신호선 ;
을 갖고,
그 화소열 출력 신호선에 결선된 판독부 ;
를 갖고, 그 판독부에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
상기 제 1 화소 출력 신호는 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치에 있다.
본 발명의 추가로 또 하나의 측면은,
수광 소자 (PD), 전송용의 스위치 (T), 오버플로우용의 스위치 (S), 리셋용의 스위치 (R) 가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치 (T) 와 상기 오버플로우용의 스위치 (S) 사이의 결선에 결선된 플로팅 디퓨전 용량 (CFD) 과 소스 폴로어형의 스위치 (SF) 와, 상기 오버플로우용의 스위치 (S) 와 상기 리셋용의 스위치 (R) 사이의 결선에 결선된 횡형 오버플로우 축적 용량 (CLOFIC) 을 갖고,
상기 소스 폴로어형의 스위치 (SF) 는, MOS 트랜지스터이고,
상기 전송용의 스위치 (T) 는, 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있는,
복수의 화소부 ;
를 갖고, 그 복수의 화소부의 상기 수광 소자 (PD) 는, 2 차원적으로 배치되어 화소 어레이를 구성하고,
상기 복수의 화소부가 순차 결선되어 있는 화소열 출력 신호선,
그 화소열 출력 신호선에 결선된 판독부 ;
를 구비한 촬상 장치를 준비하고,
상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 1 화소 출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 횡형 오버플로우 축적 용량을 결합하여 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 2 화소 출력 신호를 형성하고, 이들 2 개의 화소 출력 신호를 신호 판독 경로에 입력하고,
상기 제 1 화소 출력 신호는, 상기 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치의 신호 판독 방법에 있다.
본 발명의 또 다른 측면은,
(1) 광전 변환 기능을 구비한 화소부 ;
그 화소부는, 광전 변환된 전하를 축적하는 축적 용량과 상기 전하를 상기 축적 용량에 전송하기 위한 전송 스위치를 구비하고,
상기 축적 용량은, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치는, LDD·MOS 트랜지스터이고,
그 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있고,
(2) 상기 화소부에 결선되어 있는 화소 신호 출력선 ;
(3) 상기 화소 신호 출력선에 접속되어 있는 신호 판독 경로 ;
그 신호 판독 경로에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 상기 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
상기 제 1 화소 출력 신호가 초고감도 신호인 경우에는, 1 보다 큰 증폭률로 증폭되는 것
을 특징으로 하는 광 센서에 있다.
본 발명에 의하면, 통상적인 양산 프로세스와 비교해도 제조 비용이 상승되지 않고 양산할 수 있고, 1 광자 광량역에서부터 고조도 광량역까지의 광범위한 다이나믹 레인지 성능을 구비한 고감도·고속·넓은 광파장 대역 대응의 광 센서와 고체 촬상 장치 그리고 그들의 신호 판독 방법을 제공할 수 있고, 산업의 추가적인 발전이나 보다 안심·안전한 사회의 실현에 크게 공헌할 수 있다.
도 1 은, 본 발명에 관련된 CMOS 이미지 센서의 화소 회로와 1 열분의 판독 회로의 바람직한 실시양태의 일례를 나타내는 회로도이다.
도 2 는, 도 1 에 나타내는 회로도로부터 화소 회로부를 발출하여 나타낸 등가 회로도이다.
도 3a 는, 통상적인 MOSTr 의 구조를 설명하기 위한 모식적 구조 절단면도이다.
도 3b 는, 본 발명에 관련된 MOSTr 의 구조를 설명하기 위한 모식적 구조 절단면도이다.
도 4a 는, 통상적인 불순물 농도의 확산층을 형성한 경우에 형성되는 공핍층의 폭 (W) 의 퍼짐 정도를 모식적으로 나타낸 모식적 구조 단면도이다.
도 4b 는, 본 발명과 같이 통상보다 불순물 농도를 저농도화한 확산층을 형성한 경우의 공핍층의 폭 (W) 의 퍼짐 정도를 모식적으로 나타낸 모식적 구조 단면도이다.
도 5 는, 도 2 에 나타내는 화소 회로부 (101) 를 갖는 디바이스에 LDD 형성의 생략과 확산층의 불순물 저농도화를 적용했을 경우의 디바이스 구조 레이아웃을 설명하기 위한 모식적 변형 절단면도이다.
도 6 은, 바람직한 제조 공정의 하나에 의해 제조되는 광 입력 센서부 (500) 의 모식적 구조도이다.
도 7 은, 제 1-1 신호, 제 1-2 신호, 제 2 신호의 광전 변환 특성을 설명하기 위한 모식적 설명 개념도이다.
도 8 은, 플로팅 디퓨전 입력 환산의 노이즈 전자수와, 오판독 확률의 관계를 나타내는 그래프이다.
도 9 는, 입력 환산 노이즈 전자수와 전하 전압 변환 게인의 관계를 나타내는 그래프이다.
도 10 은, 1 화소의 신호를 판독하는 경우의 타이밍도이다.
도 11a 는, 1 화소의 신호를 판독하는 경우의 순서를 설명하기 위한 플로우도이다.
도 11b 는, 1 화소의 신호를 판독하는 경우의 다른 순서를 설명하기 위한 플로우도이다.
도 11c 는, 1 화소의 신호를 판독하는 경우의 또 다른 순서를 설명하기 위한 플로우도이다.
도 12a 는, 발명에 관련된 CMOS 이미지 센서를 촬상 장치에 적용했을 경우의 센서부의 바람직한 실시양태의 일례를 나타내는 것이고, 제 1 열의 N 개분의 화소부열과 1 열분의 신호 판독 경로부를 나타내는 회로도이다.
도 12b 는, 도 12a 의 변형예를 나타내는 회로도이다.
도 12c 는, 도 12a 의 또 다른 변형예를 나타내는 회로도이다.
도 13 은, 도 12a 에 나타내는 촬상 장치의 센서부 전체를 모식적으로 나타내는 전체 블록도이다.
도 14a 는, 화소부 (101) 의 모식적인 레이아웃 패턴의 일례를 나타내는 도면.
도 14b 는, 도 14a 의 단면선 A 로 절단했을 경우의 모식적 절단면도이다.
도 14c 는, 도 14a 의 단면선 B 로 절단했을 경우의 모식적 절단면도이다.
도 15 는, 실험 결과를 나타내는 그래프이다.
도 1 에는, 본 발명에 관련된 CMOS 광 입력 센서의 화소 회로와 1 열분의 판독 회로를 나타내는 바람직한 실시양태의 일례 (실시양태 예 1) 로서의 회로도가 나타난다.
도 1 의 회로 구성으로 하고, 또한 후술하는 디바이스 구조로 함으로써, 광자 검출의 고감도와 고포화를 양립할 수 있다.
도 1 은, 도면과 설명이 복잡해지는 것을 피하고, 본 발명의 특징이 단적으로 이해되도록 필요 최소한의 설명이면 되도록 필요 최소한의 부분을 도시화하고 있다.
도 1 의 광 센서부 (100) 는, 화소부 (101) 와 판독부 (102) 로 구성되어 있다.
화소부 (101) 와 판독부 (102) 는, 화소열 출력 신호선 (103) 을 통하여 전기적으로 접속되어 있다. 화소열 출력 신호선 (103) 의 하방에는, 전류원 (108) 이 형성되어 있다. 전류원 (108) 은, 예를 들어 MOS 트랜지스터로 구성된다.
화소부 (101) 의 등가 회로도는, 특허문헌 1 의 도 21 의 화소 등가 회로도와 동등하다. 도 1 의 예에서는, 판독부, 즉, 열 회로부 (102) 는, 3 개의 열 판독부 (102HG, 102LG, 102N) 로 구성되어 있다.
제 1-1 신호 (102S1) 를 출력하기 위한 제 1 열 판독부 (102HG) 는, 상류측으로부터, 제 1-1 신호 (102S1) 판독용의 스위치 수단 (SW/AMPEN) (104HG), 고게인 앰프 (105HG), 아날로그 메모리 회로부 (106HG) 가 이 순서로 배열되고 신호선 (107HG) 과 전기적으로 접속되어 있는 구성으로 되어 있다.
아날로그 메모리 회로부 (106HG) 는, 제 1-1 신호 (102S1) 용의 스위치 수단 (NS1H) (106HG-1) 과 용량 (N1H) (106HG-2) 이, 또, 스위치 수단 (SS1H) (106HG-3) 과 용량 (S1H) (106HG-4) 이, 각각 전기적으로 직렬로 접속되고, 신호선 (107HG) 에 도시된 바와 같이 결선되어 있다.
제 1-2 신호 (102S2) 를 출력하기 위한 제 2 열 판독부 (102LG) 도, 상류측으로부터, 제 1-2 신호 (102S2) 판독용의 스위치 수단 (SW/AMPEN) (104LG), 저게인 앰프 (105LG), 아날로그 메모리 회로부 (106LG) 의 순서로 배열되고 신호선 (107LG) 과 전기적으로 접속되어 있는 구성으로 되어 있다.
아날로그 메모리 회로부 (106LG) 는, 스위치 수단 (NS1) (106LG-1) 과 용량 (N1) (106LG-2) 이, 또, 스위치 수단 (SS1) (106LG-3) 과 용량 (S1) (106LG-4) 이, 각각 전기적으로 직렬로 접속되고, 신호선 (107LG) 에 도시된 바와 같이 결선되어 있다.
제 2 신호 (102SN) 를 출력하는 제 3 열 판독부 (102N) 는, 상기 제 1 열 판독부 (102HG) 및 상기 제 2 열 판독부 (102LG) 와는 달리, 아날로그 메모리 회로부 (106N) 가, 신호선 (107N1) 을 통하여, 화소 출력 신호선 (103) 에 전기적으로 직결되어 있다.
아날로그 메모리 회로부 (106N) 는, 스위치 수단 (NS2) (106N-1) 과 용량 (N2) (106N-2) 이, 또, 스위치 수단 (SS2) (106N-3) 과 용량 (S2) (106N-4) 이, 각각 전기적으로 직렬로 접속되고, 신호선 (107N2) 에 도시된 바와 같이 결선되어 있다.
판독부 (102) 는, 하나의 열의 각 화소부에 공통이다.
도 1 의 회로 구성으로 함으로써, 1 광자 검출의 고감도 특성과 고포화 특성의 양립이 가능하고, 광범위한 다이나믹 레인지 성능을 갖는 고감도 이미지 센서를 제공할 수 있다.
판독부 (102) 에 배치한 2 개의 게인 앰프 (105HG, 105LG) 는 화소부 (101) 로부터 고감도인 제 1 신호를 판독하고 있을 때에 사용하고, 진폭을 증대시켜 후단의 노이즈를 저감시킨 제 1-1 신호 (102S1) 와 「1」 이하의 증폭률로 증폭된 신호 진폭의 제 1-2 신호 (102S2) 를 생성함으로써, 초고감도 신호와 고감도 신호를 얻을 수 있다.
또, 화소부 (101) 로부터 출력되는 고포화의 제 2 신호는, 화소 신호 출력선을 직접 연결한 신호 판독 경로부에 입력된다. 입력된 제 2 신호에 따라 그 신호 판독 경로부로부터 상기 입력된 제 2 신호의 신호 진폭으로 고포화 신호 (「제 2 신호 (102SN)」) 가 판독된다.
즉, 상기에 설명한 3 개의 신호로부터 극저조도인 화소에서는 초고감도인 제 1-1 신호 (102S1), 고조도인 화소에서는 제 2 신호 (102SN), 그 중간 조도의 화소에서는 제 1-2 신호 (102S2) 를 판독함으로써, 극저조도 영역에서부터 고조도 영역까지 단일 노광 기간을 사용하여 리니어하게 영상 (또는 촬상) 신호를 얻을 수 있다.
도 1 의 설명에 있어서 부번 (符番) 전의 「( )」 안의 영문자는, 이하의 기술적 의미를 나타낸다.
AMPEN ··· 「제 1-1 신호」 및 「제 1-2 신호」 판독용 스위치
NS1H ····「제 1-1 BG 신호」 샘플링용 스위치
SS1H ····「제 1-1 광 신호」 샘플링용 스위치
N1H ·····「제 1-1 BG 신호」 홀드용 용량
S1H ·····「제 1-1 광 신호」 홀드용 용량
NS1 ·····「제 1-2 BG 신호」 샘플링용 스위치
SS1 ·····「제 1-2 광 신호」 샘플링용 스위치
N1 ······ 「제 1-2 BG 신호」 홀드용 용량
S1 ······ 「제 1-2 광 신호」 홀드용 용량
NS2 ·····「제 2 BG 신호」 샘플링용 스위치
SS2 ·····「제 2 광 신호」 샘플링용 스위치
N2 ······ 「제 2 BG 신호」 홀드용 용량
S2 ······ 「제 2 광 신호」 홀드용 용량
다음으로, 본 발명의 특징을 도 2, 도 3a, 도 3b, 도 4a, 도 4b, 도 5 에 따라 추가로 설명한다.
도 2 는, 도 1 에 나타내는 광 센서부 (100) 중의 화소부 (101) 를 나타낸 것이다.
화소부 (101) 는, 포토다이오드 (PD) (201), 전송용 스위치 수단 (T) (202), 전하 전압 변환을 실시하는 플로팅 디퓨전 용량 (CFD) (비고정 부유 용량 : Floating Diffusion Capacitor, 「CFD 용량」 이라고 기재하는 경우도 한다) (203), 횡형 오버플로우 축적 용량 (CLOFIC) (Lateral Overflow Integration Capacitor) (204), 오버플로우용 스위치 수단 (S) (205), 리셋용 스위치 수단 (R) (206), 화소 선택 스위치 수단 (X) (207), 소스 폴로어형 스위치 수단 (SF) (208) 으로 구성된다.
오버플로우용 스위치 수단 (S) (205) 은, CFD 용량 (203) 과 횡형 오버플로우 축적 용량 (CLOFIC) (204) 의 포텐셜을 결합 또는 분할하는 오버플로우용의 스위치이다.
도 2 에 있어서, 「VR」 은, 리셋 전압, 「VDD」 는, 전원 전압을 의미한다.
본 발명에 있어서는, 화소부 (101) 에 CLOFIC 용량 (204) 을 가지고 있으므로, 화소부 (101) 는, 이후, 「LOFIC 화소부」 라고도 부르는 경우가 있다.
본 발명에 있어서의 화소부 (101) 중의 각 스위치 수단은, 바람직하게는, MOS (Metal Oxide Semiconductor) 트랜지스터 (MOSTr) 등의 FET (Field Effect Transistor) 로 구성되는 것이 바람직하다.
도 2 에 있어서는, 전송용 스위치 수단 (T) (202), 오버플로우용 스위치 수단 (S) (205), 리셋용 스위치 수단 (R) (206), 화소 선택 스위치 수단 (X) (207), 소스·폴로어 스위치 수단 (SF) (208) 의 각 스위치 수단은, MOSTr 로 구성되어 있다.
본 발명에 있어서의 기본적 신호 경로는 이하와 같다.
즉, PD (201) 에 입력된 광은, 광 전하를 발생시키고, 발생한 광 전하는, CFD (203) 및 CFD (203) 와 CLOFIC (204) 의 합계의 용량의 각각에서 전하 전압 변환되고 SF (208) 를 통하여 아날로그 메모리 회로부 (106HG, 106LG, 106N) 중의 해당하는 아날로그 메모리 회로부에 판독하고, 그 아날로그 메모리 회로부의 아날로그 메모리에 전압 신호로서 유지된다. 그 후, 전압 신호는, 아날로그 메모리로부터 용량 분할되고, 출력 버퍼 (도시 생략) 를 통하여 디바이스 외부로 판독되고, ADC (Analog-Digital Convertor) (도시 생략) 에 의해 디지털 신호로 변환된다.
이 일련의 신호 경로에 있어서는, 판독의 후단이 되면 될수록 노이즈가 중첩되어 S/N 이 저하되므로, 본 발명에 있어서는, 판독 경로의 가능한 한 전단, 특히 CFD (203) 에 있어서의 전하 전압 변환 게인을 가능한 한 고게인화함으로써 판독 경로 후단의 노이즈를 상대적으로 작게 하여, 고 S/N 화를 도모하고 있다.
본 발명은, 도 2 에 나타내는 화소부 (101) 에 기초하여, 실제로 입력 센서·디바이스로서 디바이스 설계·제조하여 센서의 감도 특성을 측정하고, 그 결과를 분석·검토하고, 그 검토 결과를 설계·제조에 피드백한다는 것을 반복하고, 반복하여 실시하는 과정에 있어서, 도 2 에 파선 ○ 로 나타내는 부분의 (게이트) 오버랩 용량 (200-1, 200-2, 200-3) 의 최적화를 도모하면, 본 발명의 목적이 달성되는 것을 알아낸 것에 기초하여 이루어졌다.
용량 (CFD) (203) 을 구성하는 용량은, 디바이스의 배선부에 형성되는 배선 기생 용량 (1), FD 확산층부 (504) (도 5) 에 있어서 형성되는 PN 접합 용량 (2), 화소 SF 부 (505) 에 있어서 형성되는 게이트·기판 기생 용량 (3), 채널 용량 (4), FD 확산층부와 화소 SF 부에 있어서 형성되는 게이트 오버랩 용량 (5) 의 5 개로 크게 나눌 수 있다.
용량 (CFD) (203) 을 구성하는 5 종류의 용량 중, 배선 기생 용량 (1) 은, FD 확산층부 (504) 와 화소 SF 부 (505) (도 5) 를 근처에 배치하여 배선의 거리를 짧게 하고, 인접하는 메탈 배선을 가능한 한 떼어놓아 배치함으로써, 어느 정도는 축소할 수 있다. 그러나, 디바이스의 고밀도화의 요구로부터 화소부 (101) 의 사이즈 (이후, 「화소 사이즈」 라고도 한다) 다운을 해야만 하는 것을 고려하면, 배선 기생 용량 (1) 의 저용량화에도 한계가 있다.
게이트·기판 기생 용량 (3) 의 개선 방법으로는, 「Well in Well」 이라는 특수 프로세스를 화소 SF 부 (505) 에 적용함으로써, 게이트·기판 기생 용량 (3) 을 저감시킬 수 있다. 그러나, 프로세스가 복잡화하고, 또한 화소 사이즈가 커진다는 과제가 존재하므로, 「Well in Well」 프로세스의 채용에서는, 화소 사이즈 다운과 저용량화의 양립은 적합하지 않다.
또한, 본원의 발명자들의 검토에 의하면, 현시점에서는 게이트·기판 기생 용량 (3) 은 다른 용량과 비교하여 작은 용량이므로, 게이트·기판 기생 용량 (3) 의 개선은, 현재로는 필요하지 않다는 결론에 이르고 있다.
채널 용량 (4) 은, 화소 SF 부 (505) 에 일정 전류를 흘리기 위한 채널이 필요하므로 용량 저감화의 기대는 실질적으로 할 수 없다.
소스 폴로어형의 스위치 수단 (208) 의 채널 용량을, 「Cchl」 로 표기하면, 용량 (Cchl) 이 용량 (CFD) (203) 에 영향을 미치는 것은, 미러 효과에 의한 것으로, 실효적으로 채널 용량 (4) 이, 「1/(소스 폴로어형의 스위치 수단 (208) 의 게인)」 배가 된다.
따라서, 전술과 동일하게 「Well in Well」 프로세스를 채용하여 기판 바이어스 효과를 배제하고 소스 폴로어형의 스위치 수단 (208) 의 게인을 「1」 로 하면, 채널 용량 (4) 은 억제할 수 있다. 그러나, 「Well in Well」 프로세스의 채용에서는, 화소 사이즈 다운과 저용량화의 양립은 적합하지 않다.
한편, PN 접합 용량 (2) 과 게이트 오버랩 용량 (5) 은 디바이스의 레이아웃이나 판독 방법의 처리에서는 저감시키는 것을 기대할 수 없는 용량이기 때문에, 본 발명에 있어서는, 이하에 설명하는 바와 같이 제조 프로세스를 변경하여 저감을 도모한다. 즉, 본 발명에서는, 게이트 오버랩 용량 (5) 형성의 프로세스와 그 조건을 이후에 설명하는 바와 같이 종래법을 대폭 변경함으로써, CFD (203) 의 용량의 저감 최적화를 도모하는 것이다.
본 발명의 특징을 설명할 때, 먼저, 게이트 오버랩 용량 저감을 위해서 실시하는 LDD (Lightly Doped Drain) 의 생략에 대해, 도 3a, 도 3b 를 사용하여 설명한다.
도 3a 는, 본 발명에 관련된 LDD 구조를 갖는 MOSTr (301A1, 301A2) 의 구조를 설명하기 위한 모식적 구조 절단면도이다.
도 3b 는, 본 발명자 등에 의한 앞의 출원 (특허문헌 2) 의 발명에 관련된 비 LDD 구조의 MOSTr (301B1, 301B2) 의 구조를 설명하기 위한 모식적 구조 절단면도이다.
통상, 게이트 전극 (303A, 303B) 의 제조와 사이드 월 (304A, 304B1, 304B2) 의 제조 사이에, 먼저 LDD (305) 의 형성이 실시된다.
이어서, 사이드 월 (304A, 304B1, 304B2) 의 형성, 확산층 (302) 의 형성의 순서로 형성된다.
LDD (305) 를 형성하는 이유는, 형성되는 MOSTr 의 핫 캐리어 열화 방지이다. 즉, 소스로부터 드레인으로 주행하는 전자의 일부가 드레인 근방의 높은 전계에 의해 가속되어, 높은 에너지를 갖는 핫 캐리어가 된다. 핫 캐리어는, 임팩트 이온화에 의해 높은 에너지를 갖는 전자·정공을 발생시키거나, 게이트 절연막과 반도체의 계면 부근에 결함을 생성시키거나, 혹은 게이트 절연막 중에 주입되어, 게이트 절연막 중의 결함에 포착되어 고정 전하가 되어, 트랜지스터 전기적 특성의 시간 경과적 열화를 가져온다. 이 핫 캐리어의 발생은, 채널 길이가 1 ㎛ 이하인 트랜지스터에서 현저하고, 일반적인 로직 LSI 의 미세화에 있어서의 큰 과제이다.
이 핫 캐리어의 발생을 억제하기 위해, 드레인 근방의 전계를 완화시키기 위한 농도가 연한 확산층에서 LDD (305) 를 구성한다. 이 타입의 트랜지스터는 「LDD 구조의 트랜지스터」 라고 일반적으로 불리고 있다. 또, 본원에서는, LDD 구조를 갖지 않는 트랜지스터를 「비 LDD 구조 트랜지스터」 라고 부르는 경우가 있다.
이와 같은 LDD 구조의 트랜지스터의 경우에는, 이하와 같은 과제가 발생한다.
도 3a 에 나타내는 바와 같이, 확산층 부분 (확산층 (302) 과 LDD (305) 의 부분) 중 게이트 전극 (303A, 303B) 측으로 나온 LDD (305) 에 의한 부분 (확산층 (302) 의 양 사이드에 LDD (305) 가 나온 부분이 나타난다) 이, 게이트 오버랩 용량을 크게 하는 요인이 되고 있다.
그래서 특허문헌 2 (상기 선원) 에서는, LDD (305) 의 형성을 생략함으로써, 게이트 오버랩 용량을 대폭 경감시키는 요인의 하나로 할 수 있던 것이다. 또한 LDD (305) 형성을 생략했다고 해도, 광 센서의 동작 전압 조건하에서는, 전술한 핫 캐리어에 의한 영향이 충분히 작고, 문제를 발생시키지 않는 것을 트랜지스터의 시작과 측정의 실험을 통하여 알아낸 것이다.
도 3b 에 LDD (305) 의 형성을 생략했을 경우의 게이트 오버랩부의 용량 관계를 도 3a 와 동일하게 모식적으로 나타낸다.
도면으로부터 분명한 바와 같이, 도 3a 의 경우에 비해 도 3b 의 경우쪽이 게이트 오버랩부의 용량이 저감되어 있다.
도 3b 의 경우의 트랜지스터 (301B1 혹은 301B2) 의 드레인 혹은 소스는, 확산층 (302) 의 단부 영역이 담당하고 있다.
이하에, 용량 저감을 위해서 실시하는 프로세스 변경에 대해 서술한다.
PN 접합 용량은, p-epi 층 (300) 과 n+ 층 (확산층) (302) 에 걸쳐 형성되는 공핍층의 폭에 의해 정해진다. 즉, 공핍층의 폭 (W) 이 커지면 커질수록, PN 접합의 용량은 보다 작아진다. 이 공핍층의 폭 (W) 은, p-epi 층 (300) 과 n+ 층 (302) 의 불순물의 농도에 의해 정해진다.
본 발명에 있어서는, n+ 층 (302) 의 불순물의 농도를 작게 함으로써 공핍층의 폭 (W) 을 크게 하고 PN 접합 용량을 줄인다.
도 4a 에 통상적인 불순물 농도의 확산층 (402A) 을 형성한 경우, 도 4b 에 본 발명과 같이 통상보다 불순물 농도를 저농도화한 확산층 (402B) 을 형성한 경우의 공핍층의 폭 (W) 의 퍼짐 정도를 모식적으로 나타냈다.
도 4a 는, LDD·MOSTr 에 통상적인 불순물 농도의 확산층을 형성한 경우에 형성되는 공핍층의 폭 (W) 의 퍼짐 정도를 모식적으로 나타낸 모식적 구조 단면도이다.
도 4b 는, 본 발명과 같이 LDD·MOSTr 에 통상보다 불순물 농도를 저농도화한 확산층을 형성한 경우의 공핍층의 폭 (W) 의 퍼짐 정도를 모식적으로 나타낸 모식적 구조 단면도이다.
도 4a 에는, MOSTr (401A1) 과 MOSTr (401A2) 의 구조의 일부가 나타난다.
확산층 (402A) 은, MOSTr (401A1) 의 드레인 영역 (도면에 있어서 확산층 (402A) 의 좌측 부분) 과 MOSTr (401A2) 의 소스 영역 (도면에 있어서 확산층 (402A) 의 우측부) 을 겸비하고 있다.
통상과 같이 확산층 (402A) 중의 불순물의 농도가 높으면 도 4a 에 나타내는 바와 같이 공핍층의 폭 (WA) 는 작아지고, 본원과 같이 확산층 (402B) 중의 불순물의 농도가 낮으면 도 4b 에 나타내는 바와 같이 공핍층의 폭 (WB) 은 커진다.
n+ 층 (확산층) 의 불순물의 저농도화는, PN 접합의 공핍층폭을 넓힐 수 있기 때문에 PN 접합 용량을 저감시키는 효과가 있다. 또한 n+ 층 중의 전하와 게이트 전극의 거리가 커지기 때문에, LDD 형성의 생략과 동일하게 게이트 오버랩 용량을 저감시키는 효과가 있다.
이상, 도 3a 내지 도 4b 에서의 설명에 관련하여, LDD 의 생략과 확산층의 불순물 저농도화를 적용했을 경우의 본 발명의 실시양태의 바람직한 예의 하나를 도 5 에 나타낸다.
도 5 는, 도 2 에 나타내는 화소 회로부 (101) 의 회로 구성과 동등한 회로 구성을 갖는 광 입력 센서부 (500) 의 디바이스 구조의 형성시에 LDD 의 생략과 확산층의 불순물 저농도화를 적용했을 경우의 디바이스 구조 레이아웃을 설명하기 위한 모식적 구조 절단면도이다.
도 5 에 있어서, 인출 전극 (실선으로 나타내고 있다) 은, 가상 전극으로서 기재되어 있다. 또, 도 1, 도 2 와 동일한 것을 나타내는 경우에는, 도 1, 도 2 의 부번으로 나타내고 있다.
광 입력 센서부 (500) 는, n 형 실리콘 (n-Si) 기체 (500-1) 상에 p 형 실리콘층 (500-2) 을 에피택셜 성장시키고, 그 p 형 실리콘층 (500-2) 을 이용하여, 도 2 에 나타내는 회로 설계에 기초하여, 수광 다이오드, 트랜지스터, 용량 소자 등의 각 전자 소자와 배선을 제조한 것이다.
도 5 에 있어서, n 형 불순물이 각각의 농도로 도핑되어 있는 것은,
n 형 영역 (501-1, 501-2, 503-1 ∼ 503-11), n+ 형 영역 (502-1 ∼ 502-5), n- 형 영역 (508, 511, 512), n 형 실리콘 (n-Si) 기체 (500-1) 이다.
각 영역에 있어서의 n 형 불순물의 도핑 농도는,
(n- 형 영역의 농도) < (n 형 영역의 농도) < (n+ 형 영역의 농도) ··· (1)
의 관계에 있다.
p 형 불순물이 각각의 농도로 도핑되어 있는 것은, p 형 실리콘층 (500-2), STI 주변 p+ 형 영역 (510) 이다.
각 영역에 있어서의 p 형 불순물의 도핑 농도는,
(p 형 영역의 농도) < (p+ 형 영역의 농도) ··· (2)
의 관계에 있다.
도 5 의 경우에 있어서는, n 형 영역 (503-1 ∼ 503-11) 이 LDD 이다.
저용량 FD 를 형성하기 위해, 불순물의 도핑량을 종전에 비해 저감화시킨 n 형 영역이, 부번 (501-1, 501-2, 501-3) 으로 나타낸다.
종전과 같이 고농도로 불순물량이 도핑되어 있는 것이, n+ 형 영역 (502-1, 502-2, 502-3, 502-4, 502-5) 이다.
종래대로 LDD 로서 형성되어 있는 것이, n 형 영역 (503-1, 503-2, 503-3, 503-4, 503-5, 503-6, 503-7) 이다.
본 발명에 있어서는, 상기의 n 형 영역 (503-1 ∼ 503-7), n+ 형 영역 (502-1 ∼ 502-5) 은, 「확산층」 이라고 기재하는 경우도 있다.
각 전자 소자 중, 소자 분리를 확실하게 하는 편이 고디바이스 성능화의 실현에 공헌하는 해당 전자 소자에는, 각각, 필요한 성능 특성의 소자 분리 영역 (506-1, 506-2, 506-3, 506-4) 이 형성되어 있다.
p 형 실리콘층 (500-2) 의 소정의 위치에는, p 형 매립 영역 (507-1, 507-2, 507-3) 이 형성되어 있다.
도 5 에 있어서는, 포토다이오드 (PD) (201) 는, n- 영역 (508) 과 p+ 영역 (509) 이 적층된 다이오드 구조를 가지고 있다.
도 5 에 있어서, 횡형 오버플로우 축적 용량 (CLOFIC) (204) 에 있어서의 n- 형 영역 (511) 과 소스 폴로어형의 스위치 수단 (SF) (208) 에 있어서의 n- 형 영역 (512) 은, 이하의 기술적 이유에서 형성하는 것이 바람직한 것이다.
횡형 오버플로우 축적 용량 (CLOFIC) 에 있어서는, 게이트 절연막을 유전체로 하는 캐패시터로서 사용하므로 가능한 한 넓은 전압 범위에서 일정한 용량값이 얻어지는 것이 바람직하기 때문에, n- 형으로 나타낸 매립 N 형층을 형성하는 것이 바람직하다.
이와 같이, n- 형 영역을 형성함으로써, 동작 전압 범위에서 Si 영역과 게이트 절연막의 계면에 항상 전자를 모아 둘 수 있어, 일정한 용량값을 얻기 쉬워진다.
소스 폴로어형의 스위치 수단 (SF) 에 있어서는, 저주파 노이즈를 저감시킬 목적으로 n- 형으로 나타낸 매립 채널층을 형성하는 것이 바람직하다.
n- 형 영역을 형성함으로써 채널이 Si 깊이 방향으로 넓게 형성되기 때문에, 게이트 절연막 중의 트랩에 전자가 잘 포획되지 않게 됨과 함께, 전자를 포획하여 대전한 트랩의 영향도 저감시킬 수 있으므로, 낮은 저주파 노이즈를 얻을 수 있다.
본 발명에 있어서는, 포토다이오드 (PD) (201) 는, 포토트랜지스터로 바꾸는 것도 가능하다.
전송용 스위치 수단 (T202) 의 전극 (202-1) 에는, 배선 (ΦT) 이 결선되고, 오버플로우용 스위치 수단 (S) (205) 의 전극 (205-1) 에는, 배선 (ΦS) 이 결선되고, 리셋용 스위치 수단 (R) (206) 의 전극 (206-1) 에는, 배선 (ΦR) 이 결선되고, 화소 선택 스위치 수단 (X) (207) 의 전극 (207-1) 에는, 배선 (ΦX) 이 결선되어 있다.
n+ 형 영역 (502-1) 은, 리셋용 스위치 수단 (R) (206) 의 드레인으로서 기능하고, 리셋 전압을 부여하는 배선 (VR) 에 결선되어 있다.
소스·폴로어 스위치 수단 (SF) (208) 의 전극 (208-1) 은, n 형 영역 (501-1) 에 전기적으로 접속되어 있다.
횡형 오버플로우 축적 용량 (CLOFIC) (204) 의 전극 (204-1) 은, 용량 (CLOFIC) (204) 의 일방의 전극으로서 기능하고, n 형 영역 (501-2) 에 전기적으로 접속되어 있다.
n+ 형 영역 (502-2, 502-3) 은, 배선 GND 에 전기적으로 직접 접속되어 있다.
n+ 형 영역 (502-5) 은, 화소 출력 신호선 (103) 에 전기적으로 직접 접속되어 있다.
도 5 에 기재되는 각 스위치 수단은 MOSTr 로 구성되어 있다.
본 발명에 있어서의 특징의 하나는,
전송용 스위치 수단 (T) 에 있어서, 그 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 그 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
1 < N/ND ≤ 100 ····· (1)
0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
의 관계에 있는 것이다.
본 발명에 있어서, 식 (1) 은, 바람직하게는, 1 < N/ND ≤ 50, 보다 바람직하게는, 1 < N/ND ≤ 10 인 것이 바람직하다. 식 (2) 는, 바람직하게는, 1.0 × 1010 ㎝-3 ≤ N ≤ 5.0 × 1019 ㎝-3, 보다 바람직하게는, 5.0 × 1010 ㎝-3 ≤ N ≤ 5.0 × 1019 ㎝-3 인 것이 바람직하다.
나아가서는, 바람직하게는, 추가로 오버플로우용 스위치 수단 (S), 소스 폴로어형 스위치 수단 (SF) 중 어느 일방에 있어서도 상기 관계에 있는 것이 바람직하다. 보다 바람직하게는, 전송용 스위치 수단 (T), 오버플로우용 스위치 수단 (S), 소스 폴로어형 스위치 수단 (SF) 모두에 있어서 상기 관계에 있는 것이 바람직하다.
본 발명에 있어서는, n 형 영역 (501-1, 501-3) 의 불순물 농도의 저감화의 정도는, 종전의 실용 소자에 있어서의 불순물 함유량 (n+ 형 영역 (502-1 ∼ 502-5) 의 불순물 함유량) 에 대하여, 통상은 50 ％ 감소, 바람직하게는, 70 ％ 감소, 보다 바람직하게는, 90 ％ 감소인 것이 바람직하다.
구체적으로는, 1 × 1020 개/㎤ 이하, 바람직하게는, 6 × 1019 개/㎤ 이하, 보다 바람직하게는, 2 × 1019 개/㎤ 이하인 것이 바람직하다.
본 발명에 있어서는, 상기 서술한 바와 같이, n 형 영역 (501-1, 501-3) 의 불순물 농도의 저감화에 의해, 용량 (CFD) (203) 의 용량의 저감화를 효과적으로 도모하는 것이다. 그러나, 예를 들어, n 형 영역 (502-1, 502-4, 502-5) 의 불순물 농도의 저감화는, 직렬 저항의 증가를 일으킨다. 그 결과, 화소 신호 출력 전압 범위를 좁혀 다이나믹 레인지를 저하시키거나, 소스 폴로어 회로의 게인을 저하시켜, S/N 비를 저하시키거나, 혹은 셰이딩의 원인이 되거나 하므로, n 형 영역 (502-1, 502-4, 502-5) 의 불순물 농도는, 종전의 실용 소자의 것보다 저감되는 것은, 디바이스의 토탈 설계상 바람직하지 않다.
이와 같은 시점에서 보면, 본 발명에 있어서는, n 형 영역 (501-1, 501-3) 의 불순물 농도는, n+ 형 영역 (502-1 내지 502-5) 에 있어서의 불순물 농도보다, 바람직하게는, 50 ％ 이하로 하는 것이 바람직하다.
이상과 같은 디바이스 구성으로 함으로써, 용량 (CFD) (203) (도 2) 의 저용량화를 도모하고, 1 광자 검출의 고감도 특성과 고포화 특성을 양립시켜, 광범위한 다이나믹 레인지를 갖는 고감도 이미지 센서의 제공을 가능하게 하고 있다.
전송용 스위치 수단 (T) (202), 오버플로우용 스위치 수단 (S) (205), 리셋용 스위치 수단 (R) (206) 은, 각각 포토다이오드 (PD) (201) 에 축적한 전하의 전송과, 포토다이오드 (PD) (201) 의 용량과 용량 (CFD) (203) 의 용량과 용량 (CLOFIC) (204) 의 용량 (용량의 합계수 10 fF 정도) 의 리셋에만 사용한다.
소스 폴로어형의 스위치 수단 (SF) (208) 의 직렬 저항이 커지면, 게인이 저하되어 버린다. 그 때문에, 본 발명에서는, 도 5 에 나타내는 바와 같이, 스위치 수단 (208) 으로서의 MOS 트랜지스터의 소스부에는 LDD 를 형성하여 게인의 저하를 저지하고 있다.
다음으로, 도 5 에 나타내는 광 입력 센서부 (500) 의 제조예의 개략을 설명한다.
사용되는 제조 기술은, 통상적인 반도체 제조 기술이므로, 당업자라면 용이하게 이해할 수 있을 정도의 범위에서 생략 (재료, 약품, 제조 조건, 제조 장치 등) 하여 설명한다.
이하의 공정표는, 제조 공정의 주요 공정을 나타내는 것이다.
또한, 공정 (12), (13) 은, 용량 (CFD) (203) 의 용량의 저감화를 위한 공정이다.
『공정표』
공정 (1) : 소자 분리 (Shallow Trench Isolation : STI) (506-1 ∼ 506-4) 형성
공정 (2) : 웰/채널 스톱층 (507-1 ∼ 507-3, 510) 형성 이온 주입
공정 (3) : 활성화 어닐
공정 (4) : 게이트 절연막 형성
공정 (5) : 게이트 전극 성막
공정 (6) : 게이트 전극 패터닝
공정 (7) : PD 매립 n- 층 (508) 형성 이온 주입
공정 (8) : PD 표면 p+ 층 (509) 형성 이온 주입
공정 (9) : Lightly Doped Drain (LDD) 형성 이온 주입
『포토리소그래피 ⇒ 이온 주입 ⇒ 레지스트 제거』
공정 (10) : 활성화 어닐
공정 (11) : 사이드 월 형성
공정 (12) : S/D 확산층 (501-1 ∼ 501-3, 502-1 ∼ 502-5) 형성 이온 주입 (1)
『포토리소그래피 ⇒ 이온 주입 ⇒ 레지스트 제거』
공정 (13) : S/D 고농도 확산층 (502-1 ∼ 502-5) 형성 이온 주입 (2)
『포토리소그래피 ⇒ 이온 주입 ⇒ 레지스트 제거』
공정 (14) : 활성화 어닐
공정 (15) : 제 1 층간막 (605-1) 형성
공정 (16) : 컨택트홀 형성
공정 (17) : 컨택트 전극 (606-1 ∼ 606-3) 형성
공정 (18) : 메탈 배선 (607-1, 607-2) 형성
공정 (19) : 수소 신터링
상기 공정에서 얻어진 광 입력 센서부 (500) 의 모식적 구조도를 도 6 에 나타낸다.
도 6 에 있어서,
부번 605-1 ∼ 605-2 는 배선층간 절연체층, 부번 606-1 ∼ 606-3 은 컨택트 전극, 부번 607-1 ∼ 607-2 는 메탈 배선, 부번 608-1 ∼ 608-4 는 LDD, 부번 609-1, 609-2 는 확산층이다.
다음으로, 도 1, 2 를 이용하여, 본 발명을 화상 입력 디바이스로서의 고감도 CMOS 이미지 센서 (고체 촬상 장치) 에 응용했을 경우의 바람직한 예의 하나에 대해 기술한다.
여기서는, 광 전자 검출형에 대해 기술하지만, 소자 구조의 극성이 역극성이어도 본 발명의 범주에 들어가는 것은 말할 필요도 없다.
축적 기간 (ST) (촬상광을 수광함으로써 발생하는 광 전하를 소정의 용량으로 축적하는 기간) 중에, 포토다이오드 (PD) (201) 와 플로팅 디퓨전 용량 (CFD) (203) 에 대한 전하의 축적량이 그들의 용량을 초과하여 과포화 상태가 되어 흘러나온 과포화 전하는 오버플로우용 스위치 수단 (S) (205) 을 통하여 횡형 오버플로우 축적 용량 (CLOFIC) (204) 에 있어서 축적된다.
용량값이 작은 용량 (CFD) (203) 에 있어서 축적되어 있는 전하량 (전하 신호) 은 상당하는 전압값에 대응하는 전압 신호로 변환되고, 화소부 (101) 로부터 제 1 신호 (A1-1) 으로서 출력된다.
상기 출력된 제 1 신호 (A1-1) 는, 그 값의 크기 (전압값 혹은 원래의 전하량으로 나타낼 수 있다) 에 따라, 스위치 수단 (104HG) 혹은 스위치 수단 (104LG) 중 어느 것이 ON 이 되고, 제 1 열 판독부 (102HG), 혹은 제 2 열 판독부 (102LG) 중 어느 것에 입력된다.
즉, 제 1 신호 (A1-1) 는, 그 값의 크기가 소정값을 초과하고 있는 경우 (초저조도하에서의 초고감도 수광 신호의 경우) 에는, 스위치 수단 (104HG) 이 ON 되고, 제 1 열 판독부 (102HG) 에 입력된다. 그 입력된 제 1 신호 (A1-1) 는, 고게인 앰프 (105HG) 에 의해 「1」 을 초과한 증폭률로 증폭되고 증폭 신호 (AM1) 로서 아날로그 메모리 회로부 (106HG) 에 일단 축적된다. 그 후, 그 증폭 신호 (AM1) 에 따른 제 1-1 신호 (102S1) 가 제 1 열 판독부 (102HG) 로부터 판독된다.
상기 출력된 제 1 신호 (A1-1) 는, 그 값의 크기가 소정값 이하인 경우 (저조도하에서의 고감도 수광 신호의 경우) 에는, 스위치 수단 (104LG) 이 ON 되고, 제 2 열 판독부 (102LG) 에 입력된다. 그 입력된 제 1 신호 (A1-1) 는, 저게인 앰프 (105LG) 에 의해 「1」 이하의 증폭률로 증폭되고 증폭 신호 (AM2) 로서 아날로그 메모리 회로부 (106LG) 에 일단 축적된다. 그 후, 그 증폭 신호 (AM2) 에 따른 제 1-2 신호 (102S2) 가 제 2 열 판독부 (102LG) 로부터 판독된다.
다음으로, 플로팅 디퓨전 용량 (CFD) (203) 의 용량과 횡형 오버플로우 축적 용량 (CLOFIC) (204) 의 용량을 모두 더한, 용량값이 큰 용량에 있어서 축적되어 있는 전하량 (전하 신호) 은 상당하는 전압값에 대응하는 전압 신호로 변환되어, 화소부 (101) 로부터 제 2 신호 (A1-2) 로서 출력된다.
상기 출력된 제 2 신호 (A1-2) 는, 제 3 열 판독부 (102N) 에 입력된다. 상기 입력된 제 2 신호 (A1-2) 는, 아날로그 메모리 회로부 (106N) 에 일단 축적된다. 그 후, 그 축적된 제 2 신호 (A1-2) 에 따른 제 2 신호 (102SN) 가 제 3 열 판독부 (102N) 로부터 판독된다.
판독부 (102) 로부터의 판독 신호는 수평 방향에 설치된 주사 회로 (도시 생략) 에 의해 열이 순차 선택되어 판독된다.
여기서, 각 열 판독부에 ADC (A/D 변환 수단) 를 형성하고, 디바이스 칩 내에서 열마다 각 신호를 아날로그 - 디지털 변환하고, 디지털 신호를 디바이스 칩 외로 판독해도 된다.
본 발명에 있어서, 제 1 신호 (A1-1) 는, 초극미소량의 조사 광량역에서 얻어진 신호 (초저조도하에서의 초고감도 수광 신호) 이거나, 그 초극미소량의 조사 광량역의 광량을 초과한 광량의 조사 광량역에서 얻어진 신호 (저조도하에서의 고감도 수광 신호) 에 의해, 증폭되는 증폭률이 상이하다.
본 발명에 있어서는, 그 증폭률의 전환의 기준은, 제 1 신호 (A1-1) 의 신호의 크기의 레벨에 맞추어 원하는 바에 따라 적절히 결정할 수 있지만, 예를 들어, 신호 레벨의 크기가 전하량으로 250 전자 정도인 경우에는, 1 보다 큰 게인의 값 (증폭률) 은 16 배의 게인값으로 하는 것이 바람직하다.
본 발명의 시작 디바이스에서는, 예를 들어, 고게인 앰프 (105HG) 의 증폭률은 16 배로 하고, 저게인 앰프 (105LG) 의 증폭률은 1 배로 하였다.
단, 제 1-1 신호 (102S1) 와 제 1-2 신호 (102S2) 를 합성할 때의 신호/노이즈비가 제 1-1 신호 (102S1) 와 제 1-2 신호 (102S2) 중 어느 쪽도 일정값 이상으로 하기 위해, 고게인 앰프 (105HG) 와 저게인 앰프 (105LG) 의 증폭률의 차를 일정 이내로 유지하는 범위이면, 고게인 앰프 (105HG) 의 신호 증폭률은, 판독부 (102) 의 하류의 회로에서 발생하는 노이즈의 영향을 저감시키기 위해 높은 편이 바람직하다. 본 발명에 있어서는, 「1」 보다 큰 증폭률로 하는 것이 바람직하다.
이상으로부터, 감도가 높은 제 1-1 신호 (102S1), 다음으로 감도가 높은 제 1-2 신호 (102S2), 또한 고포화인 제 2 신호 (102SN) 를 합성하여 제 1-1 신호 (102S1) 의 고감도 신호를 얻음과 함께, 넓은 다이나믹 레인지에 있어서의 촬상 신호를 1 회의 노광 기간에 의해 얻을 수 있다.
즉, 「제 1-1 신호 (102S1)」 「제 1-2 신호 (102S2)」 「제 2 신호 (102SN)」 를 합성한 신호가 「촬상 신호」 이며, 그 「촬상 신호」 는, 1 회의 노광 시간 내에 고감도로 광(廣) 다이나믹하게 차고, 「촬상 신호」 는, 1 회의 노광 기간에서, 1 광자 정도의 암부 화소로부터의 신호로부터 고조도의 화소로부터의 신호까지 광범위하게 얻어진다. 이 점을 개념적으로 설명하기 위한 도면이 도 7, 도 8 이다.
도 7 은, 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성을 설명하기 위한 모식적 설명 개념도이다.
도 8 은 플로팅 디퓨전 입력 환산의 노이즈 전자수와, 오판독 확률의 관계를 나타내는 그래프이다.
여기서, 플로팅 디퓨전에 입력된 광 전하를 1 개씩 판독하였을 경우를 올바른 판독으로 정의하였다.
입력 환산 노이즈 전자수를 0.26 개 이하로 하면 오판독 확률을 5 ％ 보다 작게 할 수 있어 실질적으로 문제 없이 1 광자마다의 정밀도로 신호를 판독할 수 있는 것을 알아내었다. 또, 추가로 입력 환산 노이즈 전자수를 바람직하게는 0.20 개 이하로 하면 오판독 확률을 1 ％ 보다 작게 할 수 있는 것도 알아내었다.
이러한 점은, 디바이스 설계·시뮬레이션·제조·디바이스 구동·분석·검토를 여러 가지 반복함으로써 확인되었다.
도 9 는 입력 환산 노이즈 전자수와 전하 전압 변환 게인의 관계를 나타내는 그래프이다.
도 10, 도 11a 를 사용하여, 이하, 본 발명에 관련된 촬상 장치에 의해 촬상하고, 그 촬상한 화상에 기초하는 화상 신호를 판독하는 방법을 설명한다.
여기서, 이하에 기재된 본 발명에 있어서의 디바이스의 화소 신호 출력 방법은 소스 폴로어형의 스위치 (SF) (208) 와 열전류원 (108) 으로 구성되는 소스 폴로어 회로에 의한 화소 신호 출력 방법이다.
본 발명에 있어서는, 이 화소 신호 출력 방법에 한정되지 않고, 화소 출력선 (103) 을 리셋한 후에 부유 상태로 하고, 소스 폴로어형의 스위치 (SF) 를 화소 출력선 (103) 에 기생하는 용량 부하에 의해 구동시켜 화소 신호 출력을 실시하는 부유 용량 부하 판독 방법을 사용해도 된다.
도 10 은, 1 화소의 신호를 판독하는 경우의 타이밍도이다. 도 10 에 있어서, 전송용 스위치 수단 (T) (202) 이 ON·OFF (펄스 ST1) 되고, 다음으로 ON·OFF (펄스 ST2) 될 때, 최초의 ON·OFF 의 OFF 시점으로부터, 다음의 ON·OFF 의 ON 시점까지의 기간은, 축적 기간 (ST) 이다.
T1 ∼ T5 는 아날로그 메모리에 대한 신호 샘플링 종료의 타이밍이다.
아날로그 메모리에 대한 신호 샘플링 개시는 해당 펄스의 ON 시이다. 오버플로우용 스위치 수단 (S) (205), 화소 선택 스위치 수단 (X) (207) 이 각각 소정 시간 (t1, t2) ON 상태를 유지하고 있는 기간에, 리셋용 스위치 수단 (R) (206), 전송용 스위치 수단 (T) (202) 이 순차 ON 되어, 각각의 소정 시간 (t3, t4) ON 상태를 유지한다.
오버플로우용 스위치 수단 (S) (205), 화소 선택 스위치 수단 (X) (207) 의 OFF 의 타이밍은, 오버플로우용 스위치 수단 (S) (205) 이 OFF 된 후에, 화소 선택 스위치 수단 (X) (207) 이 OFF 된다.
오버플로우용 스위치 수단 (S) (205) 이 OFF 되기 전에 리셋용 스위치 수단 (R) (206), 전송용 스위치 수단 (T) (202) 이 ON·OFF (펄스 SR1, 펄스 ST1) 된다.
전송용 스위치 수단 (T) (202) 의 ON·OFF 의 타이밍은, 리셋용 스위치 수단 (R) (206) 의 ON·OFF 기간 (「소정 시간 (t3)」) 내에 취해진다.
전송용 스위치 수단 (T) (202), 리셋용 스위치 수단 (R) (206), 오버플로우용 스위치 수단 (S) (205) 이 순차 OFF 된 후, 스위치 수단 (NS2) (106N-1) 이 소정 시간 (t5) ON 된다. 그 소정 시간 (t5) 경과 후, 스위치 수단 (NS2) (106N-1) 은 OFF 된다.
이 스위치 수단 (NS2) (106N-1) 의 OFF 의 타이밍은, 오버플로우용 스위치 수단 (S) (205) 이 OFF 되기 전이다. 그 후, 화소 선택 스위치 수단 (X) (207) 이 OFF 된다.
화소 선택 스위치 수단 (X) (207) 이 다시 ON 되면, 먼저, 스위치 수단 (SW/AMPEN) (104HG), 스위치 수단 (SW/AMPEN) (104LG) 이 ON 이 된다.
이어서, 스위치 수단 (NS1H) (106HG-1) 과 스위치 수단 (NS1) (106LG-1) 이 동시에 ON·OFF (펄스 SHG1, 펄스 SLG1) 된다.
이어서, 전송용 스위치 수단 (T) (202) 이 ON·OFF (펄스 ST2) 되고, 그 후, 스위치 수단 (SS1H) (106HG-3) 과 스위치 수단 (SS1) (106LG-3) 이 동시에 ON 된다.
스위치 수단 (SS1H) (106HG-3) 과 스위치 수단 (SS1) (106LG-3) 이 이 ON 상태에서 동시에 OFF 된 후의 타이밍에 스위치 수단 (SW/AMPEN) (104HG), 스위치 수단 (SW/AMPEN) (104LG) 이 OFF (펄스 SAM1, 펄스 SAM2) 된다.
이 스위치 수단 (SW/AMPEN) (104HG), 스위치 수단 (SW/AMPEN) (104LG) 이 OFF 된 후에, 오버플로우용 스위치 수단 (S) (205) 이 ON (펄스 SS2) 되고, 다음으로 스위치 수단 (SS2) (106N-3) 이 ON·OFF (펄스 SSS2) 된다.
이어서, 리셋용 스위치 수단 (R) (206), 전송용 스위치 수단 (T) (202) 이 순차 ON 이 된다.
이 오버플로우용 스위치 수단 (S) (205) 이 ON 상태에 있는 기간 (펄스 SS2 의 폭 t1) 에, 전송용 스위치 수단 (T) (202), 리셋용 스위치 수단 (R) (206) 이 순차 OFF (펄스 ST3, 펄스 SR2) 가 된다.
다음으로 스위치 수단 (NS2) (106N-1) 이 ON·OFF (펄스 SNS22) 된다. 이 스위치 수단 (NS2) (106N-1) 이 OFF (펄스 SNS22) 된 후에 오버플로우 스위치 수단 (S) (205) 이 OFF (펄스 SS2) 된다.
여기서, 축적 기간 (ST) 내에, PD (201) 의 포화 전하량을 초과하는 광 전하량이 PD (201) 에서 발생한 경우에는, 광 전하는 PD (201) 로부터 전송용 스위치 수단 (T) (202) 의 포텐셜 장벽을 초과하여 용량 (CFD) (203) 에 오버플로우된다. 또한 용량 (CFD) (203) 의 포화 전하량을 초과하는 광 전하량이 용량 (CFD) (203) 에 오버플로우되었을 경우, 광 전하는, 용량 (CFD) (203) 으로부터 스위치 수단 (S) (205) 의 포텐셜 장벽을 초과하여 축적 용량 (CLOFIC) (204) 에 오버플로우된다.
스위치 수단 (X) (207) 이 ON 되어 있는 기간 (펄스 SX1, 펄스 SX2 의 펄스폭 t2 에 상당) 은, 그 화소는 열 출력선 (103) 과 결합하여, 이하의 신호가 순차 출력된다.
스위치 수단 (SW/AMPEN) (104HG), 스위치 수단 (SW/AMPEN) (104LG) 이 ON 되어 있을 때, 게인 앰프 (105HG) 및 게인 앰프 (105LG) 가 액티브하게 된다.
전송용 스위치 수단 (T) (202) 이 ON 되기 전이고 또한 축적 기간 (ST) 내이며,
스위치 수단 (SW/AMPEN) (104HG) 및 스위치 수단 (SW/AMPEN) (104LG) 을 ON 시킨다.
그 후, 스위치 수단 (NS1H) (106HG-1) 및 스위치 수단 (NS1) (106LG-1) 을 ON·OFF (펄스 SHG1, 펄스 SLG1) 시키고, 제 1-1 BG 신호, 제 1-2 BG 신호를 각각 판독하고, 각각의 신호를 해당하는 용량 (N1H) (106HG-2) 및 용량 (N1) (106LG-2) 으로 유지한다.
여기서, 제 1-1 신호, 제 1-2 신호에는, 용량 (CFD) (203) 의 리셋 잡음, 스위치 수단 (SF) (208) 의 임계값 편차 및 게인 앰프 (105HG), 게인 앰프 (105LG) 의 오프셋 전압에 상당하는 신호 (노이즈 신호) 가 포함된다.
다음으로, 전송용 스위치 수단 (T) (202) 을 ON·OFF (펄스 ST2) 시키고, 수광함으로써 PD (201) 내에 발생한 전하 (「광 전하」 라고 하는 경우도 한다) 를 플로팅 디퓨전 용량 (CFD) (203) 에 완전 전송시킨다.
이 때, 광 전하의 전하량이 용량 (CFD) (203) 의 포화 전하량보다 큰 경우에는, 스위치 수단 (S) (205) 의 포텐셜을 초과하여 축적 용량 (CLOFIC) (204) 에 과포화량의 광 전하가 오버플로우한다. 용량 (CFD) (203) 에 전송된 전하량의 광 전하는, 용량 (CFD) (203) 의 용량값에 따라 전하 전압 변환된다.
전송용 스위치 수단 (T) (202) 이 OFF 된 (펄스 ST2 의 OFF) 후에, 스위치 수단 (SS1H) (106HG-3) 및 스위치 수단 (SS1) (106LG-3) 을 ON·OFF (펄스 SHG3, 펄스 SLG3) 시키고, 제 1-1 광 신호, 제 1-2 광 신호를 각각 판독하고, 각각에 해당하는 용량 (S1H) (106HG-4), 용량 (S1) (106LG-4) 로 유지한다. 이 신호 판독 종료 타이밍 (T3) 은, 스위치 수단 (SS1H) (106HG-3) 및 스위치 수단 (SS1) (106LG-3) 의 OFF 시이다.
여기서, 제 1-1 광 신호, 제 1-2 광 신호에는, 각각 제 1-1 BG 신호, 제 1-2 BG 신호에 더하여, 용량 (CFD) (203) 에 전송된 광 전하의 전하량에 따라 발생한 신호가 가산되어 있고, 후단의 회로에서 상간 이중 샘플링 처리, 즉 제 1-1 광 신호로부터 제 1-1 BG 신호를 감산하고, 제 1-2 광 신호로부터 제 1-2 BG 신호를 감산함으로써, 광 전하의 전하량에 따라 발생한 신호만을 각각 얻는다. 당연히 게인 앰프 (105HG, 105LG) 에는 상관 이중 샘플링 기능을 갖는 게인 앰프를 사용해도 된다.
제 1-1 광 신호를 용량 (S1H) (106HG-4) 으로, 제 1-2 광 신호를 용량 (S1) (106LG-4) 으로 각각 판독한 후, 스위치 수단 (SW/AMPEN) (104HG), 스위치 수단 (SW/AMPEN) (104LG) 을 각각 OFF 시켜, 게인 앰프 (105HG 및 105LG) 를 비액티브로 한다.
그 후, 스위치 수단 (S) (205) 을 ON 시키고, 용량 (CFD) (203) 과 축적 용량 (CLOFIC) (204) 의 포텐셜을 결합한다.
이 때, 축적 기간 (ST) 내 내지는 축적 기간 (ST) 내와 전송 기간 (TT) 내에, 용량 (CFD) (203) 으로부터 오버플로우하여 축적 용량 (CLOFIC) (204) 에 축적되어 있는 전하가 있는 경우에는, 축적 용량 (CLOFIC) (204) 에 축적되어 있는 전하량의 전하와 용량 (CFD) (203) 에 전송되어 축적되어 있는 전하량의 전하가 스위치 수단 (S) (205) 을 통하여 서로 섞여, 축적 용량 (CLOFIC) (204) 과 용량 (CFD) (203) 의 합계의 용량에 의해 전하 전압 변환된다.
용량 (CFD) (203) 으로부터 오버플로우가 없어 축적 용량 (CLOFIC) (204) 에 전하가 축적되지 않는 경우에는, 용량 (CFD) (203) 에 전송된 전하량의 전하가 축적 용량 (CLOFIC) (204) 과 용량 (CFD) (203) 의 합계의 용량에 의해 전하 전압 변환된다.
여기서, 전송용 스위치 수단 (T) (202) 이 펄스 ST2 에서 ON·OFF 되는 동작에서 OFF 된 시점으로부터 포토다이오드 (PD) (201) 에 축적되어 있는 광 전하를 용량 (CFD) (203) 과 축적 용량 (CLOFIC) (204) 에 전송시키기 위해, 스위치 수단 (S) (205) 이 ON 되어 있는 상태에서 전송용 스위치 수단 (T) (202) 을 ON·OFF 시키는 동작을 넣어도 된다.
그 후, 스위치 수단 (S) (205) 이 ON 으로 되어 있는 기간 (t1) 내에, 스위치 수단 (SS2) (106N-3) 을 ON·OFF (펄스 SSS2) 시킴으로써, 제 2 광 신호를 용량 (S2) (106N-4) 으로 판독하고, 유지한다. 이 때의 판독 종료 타이밍은 T4 이다.
이어서, 스위치 수단 (R) (206) 을 ON 시켜 축적 용량 (CLOFIC) (204) 및 용량 (CFD) (203) 의 리셋을 개시한다.
그 후, 전송용 스위치 수단 (T) (205) 을 ON 시켜 PD (201) 의 리셋을 개시한다.
이어서, 스위치 수단 (R) (206) 을 OFF 시켜 축적 용량 (CLOFIC) (204) 및 용량 (CFD) (203) 의 리셋을 완료한다.
이 때, 축적 용량 (CLOFIC) (204) 및 용량 (CFD) (203) 에는 각각 리셋 잡음이 도입되지만, 전술한 바와 같이 하여 제거하여 수광량에 따른 신호만으로 할 수 있다.
그 후, 스위치 수단 (NS2) (106N-1) 을 ON·OFF (펄스 SNS22) 시킴으로써, 제 2 BG 신호를 용량 (N2) (106N-2) 으로 판독하고, 유지한다.
그 후, 스위치 수단 (S) (205) 을 OFF 시켜, 축적 용량 (CLOFIC) (204) 과 용량 (CFD) (203) 의 포텐셜을 비결합한다.
이어서, 스위치 수단 (X) (207) 을 OFF 시키고, 화소를 출력선으로부터 떼어내고, 다른 행의 화소의 판독 기간으로 옮긴다.
도 11a 는, 도 1 혹은 도 12a 의 예에 있어서, 1 화소의 신호를 판독하는 (촬상하는) 경우의 순서를 설명하기 위한 플로우도이다. 도 11a 에 나타낸 순서는, 컴퓨터 프로그램에 의해 동작하는 도시되지 않은 제어 회로에 의해 실행되는 것으로 한다.
촬상이 개시되면 (스텝 801), 신호 출력의 준비 전인지의 여부 (스텝 802) 가 판단된다. 신호 출력의 준비 전이면, 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성의 취득 스텝 803 으로 이행한다. 각 신호의 광전 변환 특성의 취득이 완료하면, 스텝 804 로 이행한다. 스텝 802 에서 신호 출력의 준비 전이 아니면, 스텝 804 로 이행한다. 스텝 804 에서는, 화소 신호의 취득 개시인지의 여부가 판단된다. 화소 신호의 취득이 개시되고, 취득된 화소 신호는 스텝 805 에 있어서, 축적된다. 화소 신호의 취득 개시가 부정인 경우에는, 다시, 스텝 804 로 되돌아가 화소 신호의 취득 개시인지의 여부가 판단된다. 스텝 804 에서 축적된 각 신호 (제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN)) 는, 스텝 806 에서 다음 단계의 회로에 전송되기 위해서 출력된다.
이어서, 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 출력의 조합으로부터 촬상면의 조도를 나타내는 신호를 도출한다 (스텝 807). 그 후, 도출된 신호를 소정의 회로에 전송하기 위해서 출력하고 (스텝 808), 일련의 판독 동작을 완료한다 (스텝 809).
본 발명에 관련된 시작 디바이스 A 에서는, 열 회로부 (102) 에 고게인 앰프를 사용함으로써, 플로팅 디퓨전 입력 환산의 노이즈 전압을 60 ㎶ 로 할 수 있었다.
전하 전압 변환 게인을 230 ㎶/e- 로 했을 때에 입력 환산 노이즈 전자수를 0.26 개로 할 수 있고, 실질적으로 문제 없이 1 광자마다의 정밀도로 신호를 판독할 수 있었다.
또, 전하 전압 변환 게인을 300 ㎶/e- 로 했을 때에 입력 환산 노이즈 전자수를 0.20 개로 할 수 있었다.
여기서, 전하 전압 변환 게인과 플로팅 디퓨전 용량의 관계는 이하의 식으로 부여된다.
CG = q/CFD ······ (1)
또한, 「CG」 는 전하 전압 변환 게인을, 「q」 는 소전하를, 「CFD」 는 플로팅 디퓨전 용량을 나타낸다.
상기의 시작 디바이스 A 의 시작에 있어서는, 지금까지 설명해 온 바와 같이, 게이트 전극과 n 형 확산층의 오버랩을 물리적으로 축소하기 위해, 통상 LDD 라고 불리는, 게이트 전극의 사이드 월 형성 전에 n 형의 불순물을 주입하여 형성하는 n 형 영역 (LDD) 을 형성하지 않는 제조 플로우를 사용하였다.
또, 사이드 월 형성 후에 n 형 불순물을 1015 ㎝-2 오더의 고도스로 주입하는 이온 주입의 공정을 변경하여 n 형 불순물의 도스를 6 × 1014 ㎝-2 로 하여 저도스화하고, 소정의 n 형 확산층 (n 형 영역 (501-1, 501-2, 501-3)) 의 농도를 저감시켰다.
이로써 게이트 오버랩 용량이 더욱 저감되고, 또, PN 접합 용량도 저감시킬 수 있었다. 즉, 시작 디바이스 A 에 있어서는, 플로팅 디퓨전 용량은, 0.5 fF, 전하 전압 변환 게인은 320 ㎶/e-, 입력 환산 노이즈 전자수는, 0.19 개로 할 수 있고, 1 광자의 정밀도로 신호를 판독할 수 있었다. 또, 제 1-1 신호, 제 1-2 신호, 제 2 신호를 합성함으로써, 1 회의 노광 기간에서, 1 전자에서 74000 전자까지 선형으로 촬상 신호를 얻을 수 있었다.
다음으로, 도 12a, 도 13 에 의해, 본 발명을 촬상 장치에 적용했을 경우의 바람직한 실시양태의 일례를 나타낸다. 도 12a 의 예는, 도 1 의 예와 본질적으로는 동일하다. 도 12a 는, 발명에 관련된 CMOS 이미지 센서를 촬상 장치에 적용했을 경우의 센서부 (1200) 의 바람직한 실시양태의 일례를 나타낸다.
도 12a 에 있어서는, 편의상, 제 1 열의 N 개분의 화소 회로와 1 열분의 판독 회로를 나타내는 회로도로서 나타내고 있지만, 화소 회로열은, 필요에 따라 M 열 형성되고, 그에 따라, 판독 회로도 화소 회로열마다 형성된다. 혹은, 신호 처리가 약간 느려지기는 하지만, 복수의 화소 회로열마다 판독 회로를 형성해도 된다. 이 경우, 상기 복수의 화소 회로열 중 하나의 화소 회로열이 판독 동작 중은, 다른 화소 회로열과 상기 판독 회로 사이는 전송 ON-OFF 수단에 의해 화소 신호가 전송되지 않게 처리된다.
도 12a 에서는, 제 1 열째의 열 화소 회로부 (1200-1) 와 제 1 열째의 열 회로부 (102-1) 가 나타나 있다.
열 화소 회로부 (1200-1) 는, N 개의 화소 (회로) 부 (101-1 ∼ 101-N) 가, 도시와 같이 배열되고, 화소 (회로) 부 (101-1 ∼ 101-N) 의 각각은, 제 1 열째의 화소열 신호선 (103-1) 에 열순으로 결선되어 있다.
도 12a 에 있어서는, 열 화소 회로부가 1 열만 기재되어 있지만, 실제는, M 열 배열되어 있다 (1200-1 ∼ 1200-M) (1200-2 ∼ 1200-M 은 도시 생략).
화소열 신호선 (103-1) 의 하류에는, 도 1 의 경우와 동일하게, 전류원 (108-1) 이 결선되어 있다.
열 회로부 (102-1) 는, 도 1 의 경우와 동일하게, 고게인 앰프를 구비한 제 1 열 판독 회로 (102HG-1), 저게인 앰프를 구비한 제 2 열 판독 회로 (102LG-1), 제 3 열 판독 회로 (102N-1) 로 구성되어 있다.
또, 열 판독 회로 (102HG-1, 102LG-1, 102N-1) 의 각각에는, 도 1 의 경우와 동일하게 아날로그 메모리 회로부 (도시 생략) 가 형성되어 있다.
도 12a 의 경우의 신호의 판독 방법은, 판독을 N 행회 반복하는 것 이외에는 도 1 에서 전술한 것과 동일하다.
도 13 은, 도 12a 에 나타내는 촬상 장치의 예의 센서부 전체를 모식적으로 나타내는 전체 블록도이다.
센서부 (1300) 는, 도 1 에 나타내는 화소 회로부 (1 화소에 상당한다) (101) 를 구비한 화소가 「N x M」 개, 2 차원 배열되어 있는 화소 어레이 (1301), 수직 (행) 시프트 레지스터부 (1302), 수평 (열) 시프트 레지스터부 (1303) 를 구비하고 있다.
센서부 (1300) 에는, 화소 어레이 (1301) 의 행 방향을 따라, 전류원 (108) 이 M 개 배치되어 있는 전류원열부 (1304), 화소 출력선 리셋용 스위치 수단이 M 개 배치되어 있는 리셋 스위치열부 (1305), 아날로그 메모리 회로부 (106HG) 가 M 개 배치되어 있는 제 1-1 신호용 아날로그 메모리부 (1307), 아날로그 메모리 회로부 (106LG) 가 M 개 배치되어 있는 제 1-2 신호용 아날로그 메모리부 (1309), 아날로그 메모리 회로부 (106N) 가 M 개 배치되어 있는 제 2 신호용 아날로그 메모리부 (1310) 가 각각 형성되어 있다.
열 리셋 스위치부 (1305) 와 제 1-1 신호용 아날로그 메모리부 (1307) 사이에는, 16 배 앰프부 (1306) 가, 또, 제 1-1 신호용 아날로그 메모리부 (1307) 와 제 1-2 신호용 아날로그 메모리부 (1309) 사이에는, 1 배 앰프열부 (1308) 가, 각각 형성되어 있다.
여기서, 16 배 앰프열부 (1306) 는, 고게인 앰프로서 16 배의 증폭률의 앰프를 채용하고, 1 배 앰프열부 (1308) 는, 저게인 앰프로서 증폭률 1 배의 앰프를 채용하고 있는 것을 의미하고 있다.
최종단 버퍼 (1311) 는, 수평 시프트 레지스터로 순차 선택되는 열에 있어서의 아날로그 메모리의 유지 신호를 저출력 임피던스로 칩 외부로 출력하기 위한 버퍼이다.
도 12a 의 변형예를 도 12b, 도 12c 를 참조하여 설명한다.
도 12b, 도 12c 에 있어서, 도 12a 에 기재된 수단과 동등한 수단에는, 도 12a 의 부번을 그대로 사용하고 있다.
도 12b 에는, 도 12a 의 제 1 변형예가 나타나 있다.
도 12b 에 나타내는 센서부 (1200A) 에 있어서는, 제 1 열째의 열 회로부 (102-1A), 게인 선택 수단 (1201), 게인 전환 수단 (1202) 이외에는, 도 12a 에 나타내는 센서부 (1200) 와 동일한 구성이다. 그 때문에, 센서부 (1200A) 에 있어서도 센서부 (1200) 와 동일한 구성 요소에 대해서는 동일한 부번을 사용하고 있다.
이하, 센서부 (1200A) 에 대해서는, 센서부 (1200) 와 상이한 점만을 설명한다.
열 회로부 (102-1A) 는, 제 1 열 판독 회로부 (102H/LG-1A) 와 제 3 열 판독 회로부 (102N-1) 를 구비하고 있다. 제 1 열 판독 회로부 (102H/LG-1A) 는, 고게인 앰프 (도시 생략) 와 저게인 앰프 (도시 생략) 를 구비하고 있고, 입력되는 신호를 어느 앰프로 증폭시킬 수 있게 되어 있다. 물론, 제 1 열 판독 회로부 (102H/LG-1A) 에는, 도 12a 의 센서부 (1200) 의 경우와 동일하게 아날로그 메모리 회로부 (도시 생략) 가 형성되어 있다. 그 아날로그 메모리 회로부에는, 고게인 앰프로 증폭된 신호용의 메모리 수단과 저게인 앰프로 증폭된 신호용의 메모리 수단이 각각 형성되어 있다.
화소부 (101-1) 로부터 출력되는 제 1 신호 (A1-1) 는, 신호선 (103-1) 을 통하여 열 회로부 (102-1A) 에 전송될 때, 게인 선택부 (1201) 에 있어서 대응하는 게인이 선택되고, 게인 전환부 (1202) 에서 선택된 게인으로 전환됨으로써 판독회로부 (102H/LG-1A) 에 있어서 선택된 게인의 앰프로 증폭된다.
즉, 화소부 (101-1) 로부터 출력되는 제 1 신호 (A1-1) 는, 도 12a 의 경우와 동일하게, 초극미소량의 조사 광량역에서 얻어진 신호 (초저조도하에서의 초고감도 수광 신호) 인 경우에는, 고게인 앰프로 증폭된 후, 제 1-1 신호 (102S1) 로서, 상기 초극미소량의 조사 광량역의 광량을 초과한 광량의 조사 광량역에서 얻어진 신호 (저조도하에서의 고감도 수광 신호) 인 경우에는, 저게인 앰프로 증폭된 후, 제 1-2 신호 (102S2) 로서, 각각 제 1 열 판독 회로부 (102H/LG-1A) 로부터 판독된다.
제 2 신호 (A1-2) 에 대해서는 도 12a 의 경우와 동일하다.
도 12b 의 예에서의 촬상 순서가 도 11b 에 나타난다.
촬상이 개시되면 (스텝 1101A), 신호 출력의 준비 전인지의 여부 (스텝 1102A) 가 판단된다. 신호 출력의 준비 전이면, 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성의 취득 및 게인 전환 신호 레벨의 설정을 위해서 스텝 1103A 로 이행한다. 각 신호의 광전 변환 특성의 취득과 게인 전환 신호 레벨의 설정이 완료하면, 스텝 1104A 로 이행한다.
신호 출력의 준비란, 이 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성의 취득과 게인 전환 신호 레벨의 설정을 완료하는 것이다.
신호 출력의 준비가 이미 완료하고 있는 경우에는, 스텝 1103A 를 스킵하고 스텝 1104A 로 이행한다.
스텝 1104A 에서는, 화소 신호의 취득 개시인지의 여부가 판단된다. 화소 신호 (「제 1 신호 (A1-1)」) 의 취득이 개시되면, 취득된 화소 신호는 스텝 1105A 에 있어서, 화소부 (101-1 ∼ 101-N) 의 소정의 용량 (CFD 용량이나 CLOFIC 용량 등) 에 축적된다. 화소 신호의 취득 개시가 부정인 경우에는, 다시, 스텝 1104A 로 되돌아가 화소 신호의 취득 개시인지의 여부가 판단된다.
제 1 신호 (A1-1) 가 축적되면, 스텝 1106A 에 있어서, 상기 제 1 신호 (A1-1) 의 신호 레벨에 맞추어 게인 선택 수단 (1201A) 에 의해 대응하는 게인 (증폭률) 이 선택되고, 게인 전환 수단 (1202A) 에 의해 해당 선택된 게인으로 전환된다. 이 게인의 전환에 대응하여 제 1-1 신호 (102S1) 나 제 1-2 신호 (102S2) 중 어느 것이 제 1 열·제 2 열 겸용 판독부 (102H/LG-1A) 로부터 판독된다.
본 발명에 있어서는, 제 1-1 신호 (102S1) 는 초고감도 신호로서 취급하고, 제 1-2 신호 (102S2) 는 고감도 신호로서 취급된다. 초고감도 신호는 「1」 을 초과한 증폭률로 제 1 열·제 2 열 겸용 판독부 (102H/LG-1A) 에 있어서 증폭된다.
다음으로, 해당 화소부로부터 출력되는 제 2 신호 (A1-2) 는, 제 3 열 판독부 (102N-1) 에 일단 축적되고, 그 후, 제 2 신호 (102SN) 로서 신호 판독 경로부 (1200-2) 로부터 외부로 판독된다 (스텝 1108A).
그 후, 판독된 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 출력의 조합으로부터 촬상면의 조도를 나타내는 신호 (광 신호) 를 도출한다 (스텝 1107A). 그 후, 도출된 광 신호를 소정의 회로에 전송하기 위해서 출력하고 (스텝 1110A), 일련의 판독 동작을 완료 (종료) 한다 (스텝 1111A).
도 12c 의 예에서의 촬상 순서가 도 11c 에 나타난다.
촬상이 개시되면 (스텝 1101B), 신호 출력의 준비 전인지의 여부 (스텝 1102B) 가 판단된다. 신호 출력의 준비 전이면, 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성의 취득 및 게인 전환 신호 레벨의 설정을 위해서 스텝 1103B 로 이행한다. 각 신호의 광전 변환 특성의 취득과 게인 전환 신호 레벨의 설정이 완료하면, 스텝 1104B 로 이행한다.
신호 출력의 준비란, 이 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 광전 변환 특성의 취득과 게인 전환 신호 레벨의 설정을 완료하는 것이다.
신호 출력의 준비가 이미 완료하고 있는 경우에는, 스텝 1103B 를 스킵하고 스텝 1104B 로 이행한다.
스텝 1104B 에서는, 화소 신호의 취득 개시인지의 여부가 판단된다. 화소 신호 (「제 1 신호 (A1-1)」) 의 취득이 개시되면, 취득된 화소 신호는 스텝 1105B 에 있어서, 화소부 (101-1 ∼ 101-N) 의 소정의 용량 (CFD 용량이나 CLOFIC 용량 등) 에 축적된다. 화소 신호의 취득 개시가 부정인 경우에는, 다시, 스텝 1104B 로 되돌아가 화소 신호의 취득 개시인지의 여부가 판단된다.
제 1 신호 (A1-1) 가 축적되면, 스텝 1106B 에 있어서, 상기 제 1 신호 (A1-1) 의 신호 레벨에 맞추어 게인을 설정한다.
설정한 게인을 제 1 신호 (A1-1) 에 적용하고, 제 1-1 신호 (102S1) 와 제 1-2 신호 (102S2) 중 어느 것에 해당하는 신호를 신호 판독 경로부 (1200-1B) 로부터 출력한다 (스텝 1107B).
이어서, 해당 화소부로부터 제 2 신호 (A1-2) 의 판독시에, 게인을 「1」 로 설정한다 (스텝 1108B). 이 설정 게인을 판독부 (102-1B) 에 입력되는 제 2 신호 (A1-2) 에 적용하고, 판독부 (102-1B) 로부터 제 2 신호를 출력한다 (스텝 1109B).
이어서, 판독된 제 1-1 신호 (102S1), 제 1-2 신호 (102S2), 제 2 신호 (102SN) 의 출력의 조합으로부터 촬상면의 조도를 나타내는 신호 (광 신호) 를 도출한다 (스텝 1110B). 그 후, 도출된 광 신호를 소정의 회로에 전송하기 위해서 출력하고 (스텝 1111B), 일련의 판독 동작을 완료 (종료) 한다 (스텝 1112B).
이 실시양태예에 있어서도, 제 1-1 신호 (102S1) 는 초고감도 신호로서 취급하고, 제 1-2 신호 (102S2) 는 고감도 신호로서 취급된다. 초고감도 신호는 「1」 을 초과한 증폭률로 제 1 열·제 2 열 겸용 판독부 (102H/LG-1A) 에 있어서 증폭된다.
다음으로, 도 12c 에 대해 설명한다.
도 12c 에는, 도 12a 의 제 2 변형예가 나타나 있다.
도 12c 에 나타내는 센서부 (1200B) 에 있어서는, 제 1 열째의 열 회로부 (102-1B), 게인 선택 수단 (1201B), 게인 전환 수단 (1202B) 이외에는, 도 12a 에 나타내는 센서부 (1200) 와 동일한 구성이다. 그 때문에, 센서부 (1200B) 에 있어서도 센서부 (1200) 와 동일한 구성 요소에 대해서는 동일한 부번을 사용하고 있다.
이하, 센서부 (1200B) 에 대해서는, 센서부 (1200) 와 상이한 점만을 설명한다.
열 회로부 (102-1B) 는, 고게인 앰프 (도시 생략) 와 저게인 앰프 (도시 생략) 를 구비하고 있고, 입력되는 신호를 어느 앰프로 증폭시킬 수 있게 되어 있다. 또한, 열 회로부 (102-1B) 는, 상기의 앰프를 경유하지 않는 신호 전달 경로 (도시 생략) 도 구비하고 있다. 그 신호 전달 경로를 거쳐 각 화소부 (1-1 ∼ 1-N) 로부터 출력되는 제 2 신호 (A1-2) 에 대응한 제 2 신호 (102SN) 가 판독된다.
화소부 (1-1) (101-1) 로부터 출력되는 제 1 신호 (A1-1) 는, 그 신호 레벨의 크기에 따라 게인 선택부 (1201B) 에 있어서 선택되는 게인에 게인 전환부 (1202B) 에 있어서 전환됨으로써 상기 선택된 게인으로 증폭되고, 제 1-1 신호 (102S1) 혹은 제 1-2 신호 (102S2) 로서 열 회로부 (102-1B) 로부터 판독된다.
다음으로, 본 발명의 광 센서부의 최적 설계의 일례를 도 14a 내지 도 14c 를 참조하여 설명한다.
도 14a 는, 화소 회로부 (101) 에 상당하는 디바이스 구조의 모식적 상면 레이아웃 패턴도이다.
도 14b 는, 도 14a 에 나타내는 단면선 A 로 절단했을 경우의 모식적 절단면, 도 14c 는, 도 14a 에 나타내는 단면선 B 로 절단했을 경우의 모식적 절단면도이다.
도 14a 내지 도 14c 에 있어서의 영자 기호 등은 하기와 같이 정의된다.
LFD ····플로팅 디퓨전 길이
WFD ····플로팅 디퓨전 폭
LSF ····소스 폴로어 게이트 길이
WSF_D ····소스 폴로어 게이트의 드레인측의 폭
WSF_S ····소스 폴로어 게이트의 소스측의 폭
도 14a 에는, 도 2 의 등가 회로를 구비한 화소 회로부 (101) 의 디바이스 구조의 모식적인 레이아웃 패턴이 나타난다.
도 14a 에서는, 도 2 와 동등한 것에 대해서는 도 2 와 동일한 부번을 사용하고 있다.
즉, 화소 회로부 (101) 의 디바이스는, 포토다이오드 (201) (PD), 전송용 스위치 수단 (202) (T), 플로팅 디퓨전 용량 (203) (FD), 오버플로우용의 스위치 수단 (205) (S), 리셋용 스위치 수단 (206) (R), 화소 선택 스위치 수단 (207) (X), 소스 폴로어형 스위치 수단 (208) (SF) 을 구비하고 있다.
도 14a 에는, 추가로, 화소 회로부 (101) 의 디바이스의 이하의 구성 요소에 관해 부번이 부여되어 있다.
·포토다이오드 (201) 의 수광면 영역 (201-14APD),
·전송용 스위치 수단 (202) 의 게이트 전극 영역 (202-14AT),
·플로팅 디퓨전 용량 (203) 의 FD 영역 (203-14AFD),
·오버플로우용의 스위치 수단 (205) 의 게이트 전극 영역 (205-14AS),
·리셋용 스위치 수단 (206) 의 게이트 전극 영역 (206-14AR),
·화소 선택 스위치 수단 (207) 의 게이트 전극 영역 (207-14AX),
·소스 폴로어형 스위치 수단 (208) 의 게이트 전극 영역 (208-14ASF),
·전송 신호 (фT) 인가용 전극 영역 (1401),
·스위치 신호 (фS) 인가용 전극 영역 (1402),
·횡형 오버플로우 축적 용량 (204) (CLOFIC) 에 전하 신호를 전송하기 위한 전극 영역 (1403),
·리셋 신호 (фR) 인가용 전극 영역 (1404),
·리셋 전압 (VR) 인가용의 전극 영역 (1405),
·화소 신호 출력용의 전극 영역 (1406),
·화소 선택 스위치 신호 (фX) 인가용의 전극 영역 (1407),
·전원 전압 AVDD 인가용의 전극 영역 (1408)
플로팅 디퓨전 용량 (203) 의 구성 인자인 전송용 스위치 수단 (202) 과 플로팅 디퓨전 용량 (203) 의 FD 영역 (203-14AFD) 의 게이트 오버랩 용량 및 오버플로우용의 스위치 수단 (205) 과 플로팅 디퓨전 용량 (203) 의 FD 영역 (203-14AFD) 의 게이트 오버랩 용량은, 각각 플로팅 디퓨전폭 (WFD) 에 비례한다. 또, 플로팅 디퓨전 용량 (203) 의 구성 인자인 플로팅 디퓨전 용량 (203) 의 구성 요소인 n+ 확산층과 p 형 영역으로 형성되는 PN 접합 용량은 「WFD」 와「LFD」 에 비례한다.
이상으로부터 플로팅 디퓨전 용량 (203) 의 용량값을 저감시켜 컨버션 게인을 향상시키기 위해서는 「WFD」 와「LFD」 는 작게 하는 편이 바람직하다.
다음으로, 본 발명에 관련된 디바이스의 시작과 특성 측정을 실시했으므로 이하에 기술한다.
「WFD」, 「LFD」 의 값을 변경한 화소의 설계와 시작을 반복하여 실시하고, 「WFD」, 「LFD」 의 값을 여러 가지 변경했을 경우의 플로팅 디퓨전 용량을 측정하였다.
이 때, 「WSF_D」, 「WSF_S」, 「LSF」 의 값은 각각 0.30 ㎛, 0.30 ㎛, 0.50 ㎛ 로 하고, 시작한 「SF」 의 게인은 0.92 로 하였다.
시작한 화소의 플로팅 디퓨전 용량의 측정의 결과, 표 1 및 도 15 에 나타내는 특성을 얻었다.
도 15 에 나타내는 경향으로부터, 0.69 fF 이하의 CFD 를 얻는, 즉 컨버션 게인이 230 ㎶/e- 이상이 되어 바람직한 결과를 얻기 위해서는, 「WFD」, 「LFD」 가 이하의 조건식 1 을 만족시키면 되는 것이 분명해졌다.
LFD + 2.69·WFD ≤ 1.20 ···(조건식 1)
또, 0.53 fF 이하의 CFD 를 얻는, 즉 컨버션 게인이 300 ㎷/e- 이상이 되는 보다 바람직한 결과를 얻기 위해서는, 「WFD」, 「LFD」 가 이하의 조건식 2 를 만족시키면 되는 것이 분명해졌다.
LFD + 2.69·WFD ≤ 0.74 ···(조건식 2)
또한, 여기서 「WFD」, 「LFD」 의 단위는 ㎛ 이지만, 조건식 1, 2 에는, 「WFD」, 「LFD」 의 무명수가 사용된다.
도 15 에 있어서, 「○」 는 보다 바람직한 샘플, □ 는 바람직한 샘플, ◆ 은 비교 샘플을 나타낸다.
도 15 에 있어서, 영역 X 는 바람직한 샘플이 얻어지는 영역, 영역 Y 는 보다 바람직한 샘플이 얻어지는 영역을 나타낸다.
Figure 112019035351887-pct00001
100 ··· 광 센서부
101, 101-1 ∼ 101-N ····화소부
102, 102-1, 102-1A, 102-1B ··· 판독부
102HG, 102HG-1 ··· 제 1 열 판독부
102LG, 102LG-1 ··· 제 2 열 판독부
102N, 102N-1 ··· 제 3 열 판독부
102H/LG-1A ··· 제 1 열, 2 열 겸용 판독부
102S1 ··· 제 1-1 신호
102S2 ··· 제 1-2 신호
102SN ··· 제 2 신호
103, 103-1 ··· 화소열 출력 신호선
104HG ··· 스위치 수단 (SW/AMPEN)
104LG ··· 스위치 수단 (SW/AMPEN)
105HG ··· 고게인 앰프
105LG ··· 저게인 앰프
106HG ··· 아날로그 메모리 회로부
106LG ··· 아날로그 메모리 회로부
106N ··· 아날로그 메모리 회로부
106HG-1 ··· 스위치 수단 (NS1H)
106LG-1 ··· 스위치 수단 (NS1)
106N-1 ··· 스위치 수단 (NS2)
106HG-2 ··· 용량 (N1H)
106LG-2 ··· 용량 (N1)
106N-2 ··· 용량 (N2)
106HG-3 ··· 스위치 수단 (SS1H)
106LG-3 ··· 스위치 수단 (SS1)
106N-3 ··· 스위치 수단 (SS2)
106HG-4 ··· 용량 (S1H)
106LG-4 ··· 용량 (S1)
106N-4 ··· 용량 (S2)
107HG ··· 제 1-1 신호용 신호선
107LG ··· 제 1-2 신호용 신호선
107N1 ··· 화소열 출력 신호선으로부터 분기된 제 2 신호용 신호선
108, 108-1 ··· 전류원
200-1 ∼ 200-3 ··· (게이트) 오버랩 용량
201 ··· 포토다이오드 (PD)
202 ··· 전송용 스위치 수단 (T)
202-1 ··· 전송용 스위치 수단 (T) 의 전극
203 ··· 플로팅 디퓨전 용량 (CFD)
204 ··· 횡형 오버플로우 축적 용량 (CLOFIC)
204-1 ··· 횡형 오버플로우 축적 용량 (CLOFIC) 의 전극
205 ··· 오버플로우용 스위치 수단 (S)
205-1 ··· 오버플로우용 스위치 수단 (S) 의 전극
206 ··· 리셋용 스위치 수단 (R)
206-1 ··· 리셋용 스위치 수단 (R) 의 전극
207 ··· 화소 선택 스위치 수단 (X)
207-1 ··· 화소 선택 스위치 수단 (X) 의 전극
208 ··· 소스 폴로어형의 스위치 수단 (SF)
208-1 ··· 소스 폴로어형의 스위치 수단 (SF) 의 전극
300 ··· p- 형 epi 기판
301A1, 301A2, 301B1, 301B2 ··· MOS 트랜지스터
302 ··· 확산층 (n+ 형 영역)
303A, 303B ··· 게이트 전극
304A, 304B1, 304B2 ··· 사이드 월
305 ··· LDD
306 ··· 절연막층
400 ··· p- 형 epi 기판
401A1, 401A2 ··· MOS 트랜지스터
402A ··· 확산층 (n+ 형 영역)
403A, 403B ··· 게이트 전극
404A, 404B1, 403B2 ··· 사이드 월
500 ··· 광 입력 센서부
500-1 ··· n 형 실리콘 (n-Si) 기체
500-2 ··· p 형 실리콘층
501-2 ∼ 501-3 ··· 불순물량 저감화 n 형 영역
502-1 ∼ 502-5 ··· n+ 형 영역
503-1 ∼ 503-6 ··· LDD
504 ··· FD 확산층부
505 ··· 화소 SF 부
506-1 ∼ 506-4 ··· 소자 분리 영역
507-1 ∼ 507-3 ··· p 형 매립 영역
508 ··· n- 형 영역
509 ··· p+ 형 영역
510 ··· STI 주변 p+ 형 영역
511, 512 ··· n- 형 영역
601-1 ∼ 601-3 ··· LDD 형성용 포토레지스트
602-1 ∼ 602-11 ··· 사이드 월
603-1 ∼ 603-2 ··· S/D 확산층 형성용 포토레지스트
604-1 ∼ 604-3 ··· S/D 고농도 확산층 형성용 포토레지스트
605-1 ∼ 605-2 ··· 배선층간 절연체층
606-1 ∼ 606-3 ··· 컨택트 전극
607-1 ∼ 607-2 ··· 메탈 배선
608-1 ∼ 608-4 ··· LDD
609-1, 609-2 ··· 확산층
1200, 1200A, 1200B ··· 광 센서부
1200-1 ··· 화소부열
1200-2, 1200-2A, 1200-2B ··· 신호 판독 경로부
1201, 1201B ··· 게인 선택 수단
1202, 1202B ··· 게인 전환 수단
1300 ··· 광 센서부
1301 ··· 화소 어레이
1302 ··· 수직 시프트 레지스터
1303 ··· 수평 시프트 레지스터
1304 ··· 전류원열부
1305 ··· 화소 출력선 리셋 스위치열부
1306 ··· 16 배 앰프부
1307 ··· 제 1-1 신호용 아날로그 메모리부
1308 ··· 1 배 앰프열부
1309 ··· 제 1-2 신호용 아날로그 메모리부
1310 ··· 제 2 신호용 아날로그 메모리부
1311 ··· 최종단 버퍼
201-14APD ··· 포토다이오드 (201) 의 수광면 영역
202-14AT ··· 전송용 스위치 수단 (202) 의 게이트 전극 영역
203-14AFD ··· 플로팅 디퓨전 용량 (203) 의 FD 영역
205-14AS ··· 오버플로우용의 스위치 수단 (205) 의 게이트 전극 영역
206-14AR ··· 리셋용 스위치 수단 (206) 의 게이트 전극 영역
207-14AX ··· 화소 선택 스위치 수단 (207) 의 게이트 전극 영역
208-14ASF ··· 소스 폴로어형 스위치 수단 (208) 의 게이트 전극 영역
1401 ··· 전송 신호 (фT) 인가용 전극 영역
1402 ··· 스위치 신호 (фS) 인가용 전극 영역,
1403 ··· 횡형 오버플로우 축적 용량 (204) (CLOFIC) 에 전하 신호를 전송하기 위한 전극 영역
1404 ··· 리셋 신호 (фR) 인가용 전극 영역
1405 ··· 리셋 전압 (VR) 인가용의 전극 영역
1406 ··· 화소 신호 출력용의 전극 영역
1407 ··· 화소 선택 스위치 신호 (фX) 인가용의 전극 영역
1408 ··· 전원 전압 AVDD 인가용의 전극 영역

Claims (6)

  1. 수광 소자와 전하를 축적하는 축적 용량과 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와, 오버플로우용 스위치와, 화소 신호 출력선을 갖고, 상기 화소 신호 출력선에 신호 판독 경로가 접속되어 있고,
    상기 축적 용량은, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치 및 상기 오버플로우용 스위치는, LDD·MOS 트랜지스터이고,
    상기 전송 스위치 및 상기 오버플로우용 스위치 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있고,
    상기 신호 판독 경로에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 상기 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
    상기 제 1 화소 출력 신호가 초고감도 신호인 경우에는, 1 보다 큰 증폭률로 증폭되는 것을 특징으로 하는 광 센서.
  2. 수광 소자와, 전하를 축적하는 축적 용량과, 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와 오버플로우용 스위치를 갖는 화소부가 평면적으로 복수 배치되어 있고,
    상기 축적 용량이, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치 및 상기 오버플로우용 스위치는, LDD·MOS 트랜지스터이고, 상기 전송 스위치 및 상기 오버플로우용 스위치 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있는 화소부열 ;
    상기 화소부의 각각이 순차 결선되어 있는 화소 신호 출력선 ;
    상기 화소 신호 출력선의 상기 화소부열에 있어서의 배열 최후의 화소부가 결선되어 있는 위치보다 하류의 위치에서 상기 화소 신호 출력선에 결선되어 있음과 함께, 1 보다 큰 증폭률과 이것과는 상이한 증폭률을 구분하여 사용하여 증폭되는 기능을 구비하고 있는 신호 판독 경로부 ;
    를 갖고,
    상기 신호 판독 경로부에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되는 것을 특징으로 하는 멀티 화소의 광 센서.
  3. 수광 소자와 전하를 축적하는 축적 용량과 상기 수광 소자에 입력하는 광에 의해 발생하는 전하를 상기 축적 용량에 전송하기 위한 전송 스위치와 오버플로우용 스위치를 화소부마다 갖고,
    상기 축적 용량은, 플로팅 디퓨전 용량과 횡형 오버플로우 축적 용량이고, 상기 전송 스위치 및 상기 오버플로우용 스위치는, LDD·MOS 트랜지스터이고,
    상기 전송 스위치 및 상기 오버플로우용 스위치 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있고,
    각 화소부가, 결선되어 있는 화소 신호 출력선과,
    상기 화소 신호 출력선에 결선되어 있는 신호 판독 경로를 구비하는 광 센서를 사용하고,
    상기 플로팅 디퓨전 용량에 의해 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 1 화소 출력 신호를 형성하고, 상기 플로팅 디퓨전 용량과 상기 횡형 오버플로우 축적 용량을 결합하여 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 2 화소 출력 신호를 형성하고, 이들 2 개의 화소 출력 신호를 상기 신호 판독 경로에 입력하고,
    상기 제 1 화소 출력 신호는, 상기 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 광 센서의 신호 판독 방법.
  4. 수광 소자 (PD), 전송용의 스위치 (T), 오버플로우용의 스위치 (S), 리셋용의 스위치 (R) 가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치 (T) 와 상기 오버플로우용의 스위치 (S) 사이의 결선에 결선된 플로팅 디퓨전 용량 (CFD) 과 소스 폴로어형의 스위치 (SF) 와, 상기 오버플로우용의 스위치 (S) 와 상기 리셋용의 스위치 (R) 사이의 결선에 결선된 횡형 오버플로우 축적 용량 (CLOFIC) 을 갖고,
    상기 소스 폴로어형의 스위치 (SF) 는, MOS 트랜지스터이고,
    상기 전송용의 스위치 (T) 및 상기 오버플로우용의 스위치 (S)는, LDD·MOS 트랜지스터이고,
    상기 전송용의 스위치 (T) 및 상기 오버플로우용 스위치 (S) 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있는,
    복수의 화소부 ;
    를 갖고, 상기 복수의 화소부의 상기 수광 소자 (PD) 는, 2 차원적으로 배치되어 화소 어레이를 구성하고,
    상기 복수의 화소부가 순차 결선되어 있는 화소열 출력 신호선 ;
    을 갖고,
    상기 화소열 출력 신호선에 결선된 판독부 ;
    를 갖고, 상기 판독부에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
    상기 제 1 화소 출력 신호는 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치.
  5. 수광 소자 (PD), 전송용의 스위치 (T), 오버플로우용의 스위치 (S), 리셋용의 스위치 (R) 가 이 순서로 직렬로 결선되어 있고, 상기 전송용의 스위치 (T) 와 상기 오버플로우용의 스위치 (S) 사이의 결선에 결선된 플로팅 디퓨전 용량 (CFD) 과 소스 폴로어형의 스위치 (SF) 와, 상기 오버플로우용의 스위치 (S) 와 상기 리셋용의 스위치 (R) 사이의 결선에 결선된 횡형 오버플로우 축적 용량 (CLOFIC) 을 갖고,
    상기 소스 폴로어형의 스위치 (SF) 는, MOS 트랜지스터이고,
    상기 전송용의 스위치 (T) 및 상기 오버플로우용의 스위치 (S) 는, LDD·MOS 트랜지스터이고,
    상기 전송용의 스위치 (T) 및 상기 오버플로우용 스위치 (S) 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있는,
    복수의 화소부 ;
    를 갖고, 상기 복수의 화소부의 상기 수광 소자 (PD) 는, 2 차원적으로 배치되어 화소 어레이를 구성하고,
    상기 복수의 화소부가 순차 결선되어 있는 화소열 출력 신호선과,
    상기 화소열 출력 신호선에 결선된 판독부 ;
    를 구비한 촬상 장치를 준비하고,
    상기 플로팅 디퓨전 용량 (CFD) 에 의해 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 1 화소 출력 신호를 형성하고, 상기 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 판독에 기여하는 전하량의 전하를 전하 전압 변환하여 제 2 화소 출력 신호를 형성하고, 이들 2 개의 화소 출력 신호를 신호 판독 경로에 입력하고,
    상기 제 1 화소 출력 신호는, 상기 신호 판독 경로에 있어서 1 보다 큰 증폭률의 앰프 중 적어도 1 개를 포함하는 복수의 앰프에 의해 증폭되는 것을 특징으로 하는 촬상 장치의 신호 판독 방법.
  6. (1) 광전 변환 기능을 구비한 화소부 ;
    상기 화소부는, 광전 변환된 전하를 축적하는 축적 용량과 상기 전하를 상기 축적 용량에 전송하기 위한 전송 스위치 및 오버플로우용 스위치를 구비하고,
    상기 축적 용량은, 플로팅 디퓨전 용량 (CFD) 과 횡형 오버플로우 축적 용량 (CLOFIC) 이고, 상기 전송 스위치 및 상기 오버플로우용 스위치는, LDD·MOS 트랜지스터이고,
    상기 전송 스위치 및 상기 오버플로우용 스위치 각각의 LDD·MOS 트랜지스터의 드레인 영역에 있어서의 반도체 불순물의 농도 (ND) 와 상기 드레인 영역에 인접하여 형성된 확산 영역에 있어서의 반도체 불순물의 농도 (N) 가,
    1 < N/ND ≤ 100 ····· (1)
    0 < N ≤ 1.0 × 1020 ㎝-3 ····· (2)
    의 관계에 있고,
    (2) 상기 화소부에 결선되어 있는 화소 신호 출력선 ;
    (3) 상기 화소 신호 출력선에 접속되어 있는 신호 판독 경로 ;
    상기 신호 판독 경로에는, 상기 플로팅 디퓨전 용량 (CFD) 에 의해 전하 전압 변환된 제 1 화소 출력 신호와 상기 플로팅 디퓨전 용량 (CFD) 과 상기 횡형 오버플로우 축적 용량 (CLOFIC) 을 결합하여 전하 전압 변환된 제 2 화소 출력 신호가 입력되고,
    상기 제 1 화소 출력 신호가 초고감도 신호인 경우에는, 1 보다 큰 증폭률로 증폭되는 것을 특징으로 하는 광 센서.
KR1020197009933A 2016-10-07 2016-10-07 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법 KR102268948B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/080025 WO2018066143A1 (ja) 2016-10-07 2016-10-07 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法

Publications (2)

Publication Number Publication Date
KR20190043620A KR20190043620A (ko) 2019-04-26
KR102268948B1 true KR102268948B1 (ko) 2021-06-23

Family

ID=61831711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197009933A KR102268948B1 (ko) 2016-10-07 2016-10-07 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법

Country Status (5)

Country Link
US (1) US10720467B2 (ko)
JP (1) JP6948074B2 (ko)
KR (1) KR102268948B1 (ko)
CN (1) CN109804466B (ko)
WO (1) WO2018066143A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186398A (ja) * 2017-04-26 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
WO2019096420A1 (en) * 2017-11-20 2019-05-23 Ecole Polytechnique Fédérale De Lausanne Epfl-Tto Pixel sensor cell for cmos image sensors with enhanced conversion gain at high dynamic range capability
JP7341659B2 (ja) * 2018-12-25 2023-09-11 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7300618B2 (ja) * 2019-09-06 2023-06-30 パナソニックＩｐマネジメント株式会社 撮像装置
JPWO2021166584A1 (ko) * 2020-02-18 2021-08-26
US20220191416A1 (en) * 2020-12-14 2022-06-16 Omnivision Technologies, Inc. Pixel level expandable memory array for voltage domain global shutter
US12022221B2 (en) 2021-11-25 2024-06-25 Samsung Electronics Co., Ltd. Image sensor
WO2023238914A1 (ja) * 2022-06-08 2023-12-14 国立大学法人東北大学 撮像素子及びその駆動方法
WO2024106191A1 (ja) * 2022-11-15 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
US20240205556A1 (en) * 2022-12-14 2024-06-20 Samsung Electronics Co., Ltd. Image sensor having high dynamic range

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
WO2016080337A1 (ja) * 2014-11-17 2016-05-26 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2008016723A (ja) 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法および固体撮像装置
EP2942813B1 (en) * 2006-08-09 2020-09-30 Tohoku University Optical sensor and solid-state imaging device
JP2008305983A (ja) * 2007-06-07 2008-12-18 Nikon Corp 固体撮像素子
JP2013045878A (ja) * 2011-08-24 2013-03-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
JP6406912B2 (ja) * 2014-07-24 2018-10-17 キヤノン株式会社 撮像装置並びにその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
WO2016080337A1 (ja) * 2014-11-17 2016-05-26 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法

Also Published As

Publication number Publication date
CN109804466B (zh) 2023-05-05
US20200043971A1 (en) 2020-02-06
US10720467B2 (en) 2020-07-21
WO2018066143A1 (ja) 2018-04-12
CN109804466A (zh) 2019-05-24
JPWO2018066143A1 (ja) 2019-07-18
JP6948074B2 (ja) 2021-10-13
KR20190043620A (ko) 2019-04-26

Similar Documents

Publication Publication Date Title
KR102268948B1 (ko) 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법
JP6085733B2 (ja) 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法
US10154222B2 (en) Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
US9602750B2 (en) Image sensor pixels having built-in variable gain feedback amplifier circuitry
US9287305B2 (en) Global shutter bulk charge modulated device
US7265397B1 (en) CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture
US20130050552A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus
TWI536553B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
JP2007134639A (ja) 光電変換装置及びそれを用いた撮像素子
JP2010192917A (ja) 固体撮像装置
JP6526115B2 (ja) 固体撮像装置
JP4678270B2 (ja) 固体撮像素子
JP2019114797A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2019134418A (ja) 固体撮像素子、その駆動回路および撮像装置
JP2007251461A (ja) 固体撮像装置
JP2016058754A (ja) 固体撮像装置およびカメラ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant