KR102247133B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102247133B1
KR102247133B1 KR1020140195781A KR20140195781A KR102247133B1 KR 102247133 B1 KR102247133 B1 KR 102247133B1 KR 1020140195781 A KR1020140195781 A KR 1020140195781A KR 20140195781 A KR20140195781 A KR 20140195781A KR 102247133 B1 KR102247133 B1 KR 102247133B1
Authority
KR
South Korea
Prior art keywords
voltage
data
switch element
period
frequency
Prior art date
Application number
KR1020140195781A
Other languages
English (en)
Other versions
KR20160083577A (ko
Inventor
한재원
김정재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140195781A priority Critical patent/KR102247133B1/ko
Publication of KR20160083577A publication Critical patent/KR20160083577A/ko
Application granted granted Critical
Publication of KR102247133B1 publication Critical patent/KR102247133B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시장치는 표시패널, 데이터 구동부, 부스트 변환기, PWM 제어부 및 타이밍 콘트롤러를 포함한다. 표시패널에는 데이터라인이 배열된다. 데이터 구동부는 데이터라인에 데이터전압을 제공한다. 부스트 변환기는 스위치 소자를 포함하고, 스위치 소자의 턴-온 및 턴-오프 비율에 따라서 데이터전압을 설정하기 위한 기준전압을 출력전압으로 출력한다. PWM 제어부는 스위치 소자의 주파수를 가변한다. 타이밍 콘트롤러는 수직 블랭크 기간에서 영상 표시기간으로 변경되는 구간을 주파수 가변구간으로 설정하고, 주파수 가변구간 동안에는 스위치 소자의 스위칭 주파수가 높아지도록 PWM 제어부를 제어한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고, 데이터라인과 게이트라인이 직교하는 영역이 하나의 화소로 정의된다. 화소들은 패널에서 매트릭스 형태로 복수 개가 형성된다. 각 화소들을 구동하기 위해서, 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트 펄스가 순차적으로 공급된다. 그리고 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
표시장치는 프레임의 영상 표시기간 동안에 영상을 표시하며, 프레임 사이마다 영상을 표시하지 않는 수직 블랭크 기간을 갖는다. 따라서, 데이터 구동부는 영상을 표시하는 데이터전압을 지속적으로 출력하는 것이 아니라, 데이터전압을 출력하는 휴지기간을 갖는다. 데이터 구동부가 데이터전압을 출력하는 구간과, 데이터전압을 출력하지 않는 구간 사이에는 전류의 로드(load)가 급격히 변한다. 전류의 로드가 급격히 변하는 과정에서 데이터전압 역시 왜곡되기도 한다. 데이터전압이 왜곡되면 이를 바탕으로 영상을 표시하는 과정에서 표시품질이 저하되는 문제점이 발생한다.
본 발명은 전류의 로드가 급격히 변경될 때 데이터전압이 왜곡되는 현상을 개선하기 위한 표시장치를 제공하는 데에 목적이 있다.
본 발명의 표시장치는 표시패널, 데이터 구동부, 부스트 변환기, PWM 제어부 및 타이밍 콘트롤러를 포함한다. 표시패널에는 데이터라인이 배열된다. 데이터 구동부는 데이터라인에 데이터전압을 제공한다. 부스트 변환기는 스위치 소자를 포함하고, 스위치 소자의 턴-온 및 턴-오프 비율에 따라서 데이터전압을 설정하기 위한 기준전압을 출력전압으로 출력한다. PWM 제어부는 스위치 소자의 주파수를 가변한다. 타이밍 콘트롤러는 수직 블랭크 기간에서 영상 표시기간으로 변경되는 구간을 주파수 가변구간으로 설정하고, 주파수 가변구간 동안에는 스위치 소자의 스위칭 주파수가 높아지도록 PWM 제어부를 제어한다.
본 발명은 데이터전압의 출력이 급격히 높아지는 구간에서 부스트 변환기의 스위치 소자의 스위칭 속도를 빠르게 하여 출력전압이 왜곡되는 것을 개선할 수 있다. 따라서, 본 발명은 출력전압이 왜곡되어서 표시품질이 저하되는 것을 개선할 수 있다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면.
도 2 및 도 3은 본 발명의 데이터 구동부의 구성을 나타내는 도면들.
도 4는 본 발명에 의한 부스트 변환기를 나타내는 도면.
도 5 및 도 6은 스위칭 주파수에 따른 출력전압을 나타내는 파형도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 명세서는 액정표시장치의 실시 예를 바탕으로 본 발명을 설명하고 있지만, 본 발명은 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등에 적용될 수도 있다.
도 1은 본 발명에 의한 액정표시장치를 나타내는 도면이다. 도 2 및 도 3은 소스 드라이브 IC의 구성을 나타내는 도면들이다.
도 1을 참조하면, 본 발명의 액정표시장치는 표시패널(100), 소스 드라이브 IC(500)들, 레벨 쉬프터(410), 쉬프트 레지스터(420) 및 타이밍 콘트롤러(300) 등을 포함한다.
표시패널(100)은 매트릭스 형태로 배치된 픽셀들이 형성된 픽셀 어레이를 포함하여 입력 영상 데이터를 표시한다. 픽셀 어레이는 하부 기판에 형성된 TFT 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 하부 기판과 상부 기판 사이에 형성된 액정셀들(Clc)을 포함한다. TFT 어레이에는 데이터라인(DL), 데이터라인(DL)과 교차되는 게이트라인(GL), 데이터라인(DL)과 게이트라인(GL)의 교차부마다 형성된 TFT들, TFT에 접속된 화소전극(1), 스토리지 커패시터(Cst) 등이 형성된다. 컬러필터 어레이에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다. 표시패널(100)의 상부 기판과 하부 기판 상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 계면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 상부 기판과 하부 기판 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 스페이서(spacer)가 배치된다.
파워모듈(200)은 커넥터(5)를 통해서 공급되는 입력전압(Vin)이 UVLO 레벨 이상일 때, 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력을 발생한다. 파워모듈(200)의 출력은 VGH, VGL, VCC, VDD, RST 등을 포함한다. VCC는 타이밍 콘트롤러(300), 소스 드라이브 IC(500) 등을 구동시키기 위한 로직 전원 전압으로서 3.3V의 전압일 수 있다. VDD는 정극성/부극성 감마기준전압들을 발생하는 감마기준전압 발생회로의 분압회로에 공급될 고전위 전원전압이다. 정극성/부극성 감마기준전압들은 소스 드라이브 IC(500)에 공급된다. RST는 타이밍 콘트롤러(300)를 리셋(reset)시키는 리셋신호로서, 3.3V일 수 있다.
파워모듈(200)은 고전위전압(VDD)를 생성하기 위해서 부스트 회로를 포함한다. 부스트 회로는 타이밍 콘트롤러(300)로부터 제공되는 제어신호(Sf)를 바탕으로 부스트 회로의 출력전압을 제어한다. 이에 대한 자세한 설명은 후술하기로 한다.
타이밍 콘트롤러(300)는 커넥터(5)를 통해서 외부 호스트로부터 디지털 비디오 데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(300)는 디지털 비디오 데이터(RGB)를 소스 드라이브 IC(500)들에 전송한다. 타이밍 콘트롤러(300)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 소스 드라이브 IC(500)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 구동회로의 레벨 쉬프터(410)와 쉬프트 레지스터(420)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(ST, GCLK, MCLK)을 발생한다.
타이밍 콘트롤러(300)는 수직 동기신호(Vsync)를 바탕으로 제어신호(Sf)를 생성하고, 제어신호(Sf)를 파워모듈(200)로 제공한다. 제어신호(Sf)는 파워모듈(200)이 스위칭 주파수를 선택하는 기준이 된다. 이에 대한 자세한 설명은 후술하기로 한다.
데이터 구동부는 다수의 소스 드라이브 IC들(Integrated Circuit)(24)을 포함한다. 소스 드라이브 IC(500)는 타이밍 콘트롤러(300)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 소스 드라이브 IC(500)은 타이밍 콘트롤러(300)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후에 그 데이터전압을 게이트펄스(또는 스캔펄스)에 동기되도록 표시패널(100)의 데이터라인(DL)들에 공급한다.
도 2를 참조하면, 각 소스 드라이브 IC(500)는 레지스터부(510), 제1 래치(520), 제2 래치(530), 디지털-아날로그-변환부(Digital to Analog Converter;이하, DAC)(540) 및 출력부(550)를 포함한다. 레지스터부(510)는 타이밍 콘트롤러(300)로부터 제공받는 데이터 제어신호들(SSC,SSP)을 이용하여 입력 영상의 RGB 디지털 비디오 데이터 비트를 샘플링하고, 이를 제1 래치(520)에 제공한다. 제1 래치(520)는 레지스터부(510)로부터 순차적으로 제공받은 클럭에 따라서 디지털 비디오 데이터 비트를 샘플링하여 래치하고, 래치한 데이터들을 동시에 출력한다. 제2 래치(530)는 제1 래치(520)로부터 제공받은 데이터들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 다른 소스 드라이브 IC(500)들의 제2 래치(530)와 동기하여 래치한 데이터들을 동시에 출력한다. DAC(540)는 제2 래치부(530)로부터 입력된 비디오 데이터들을 감마보상전압(GMA)으로 변환하여 아날로그 비디오 데이터전압을 발생한다. 출력부(550)는 소스 출력 인에이블신호(SOE)의 로우논리기간 동안에, DAC(540)에서 출력하는 아날로그 형태의 데이터전압(ADATA)을 데이터라인(DL)들에 제공한다. 출력부(550)는 저전위전압(GND)과 고전위입력단을 통해서 입력받는 전압을 구동전압을 이용하여 데이터전압을 출력하는 출력버퍼로 구현될 수 있다.
도 3을 참조하면, 감마기준전압 발생회로는 저항 스트링 및 제1 내지 제9 전압 추종기(GMA1~GMA9)를 포함한다. 저항 스트링은 제1 내지 제8 저항(R1~R8)을 포함한다. 저항스트링은 저전위전압(GND)과 고전위전압(VDD)을 분압한다. 고전위전압(VDD)은 파워모듈(200)의 출력단(Nout)이 출력하는 출력전압(Vout)이다. 제1 내지 제9 전압 추종기(GMA1~GMA9)는 각각의 저항 사이의 노드에서 출력되는 분배전압을 강화하여 제1 내지 제9 감마전압(gamma1~gamma9)을 출력한다.
GIP 타입의 게이트 구동회로는 인쇄회로기판(PCB) 상에 실장된 레벨 쉬프터(410) 및 쉬프트 레지스터(420)를 포함한다.
레벨 쉬프터(410)는 타이밍 콘트롤러(300)로부터 스타트 펄스(ST), 제1 클럭(GCLK), 제2 클럭(MCLK) 등을 입력받는다. 또한, 레벨 쉬프터(410)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 등의 구동 전압을 공급받는다. 스타트 펄스(ST), 제1 클럭(GCLK), 제2 클럭(MCLK)은 0V와 3.3V 사이에서 스윙한다. 레벨 쉬프터(410)는 타이밍 콘트롤러(300)로부터 입력되는 스타트 펄스(ST), 제1 클럭(GCLK), 제2 클럭(MCLK)에 응답하여 각각 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 스타트 펄스(VST)와 클럭신호(CLK1~CLK6)를 출력한다. 레벨 쉬프터(410)로부터 출력된 클럭신호들(CLK)은 순차적으로 위상이 쉬프트되어 표시패널(100)에 형성된 쉬프트 레지스터(420)로 전송된다.
쉬프트 레지스터(420)는 표시패널(100)의 게이트라인들(GL)에 연결된다. 쉬프트 레지스터(420)는 종속적으로 접속된 다수의 스테이지들을 포함한다. 쉬프트 레지스터(420)는 레벨 쉬프터(410)로부터 입력되는 스타트 펄스(VST)를 클럭신호(CLK)에 따라 쉬프트하여 게이트라인들(GL)에 게이트펄스를 순차적으로 공급한다.
도 4는 본 발명의 파워 모듈을 나타내는 도면이다.
도 2를 참조하면, 파워모듈(200)은 부스트 회로(211), 전압 분배부(213) 및 PWM 제어부(215)를 포함한다.
부스트 회로(211)는 입력 전압(VIN)을 승합한 DC 전압을 출력한다. 부스트 회로(211)는 부스트 인덕터(L), 스위치소자(SW1), 정류 다이오드(D) 및 출력 커패시터(C)를 포함한다.
스위치소자(SW1)는 PWM 제어부(215)로부터 제공받는 제어신호(Sf)에 의해서 턴-온되거나 턴-오프 된다. 스위치소자(SW1)는 턴-온하는 기간과 턴-오프 하는 기간의 비율에 따라서 출력전압을 제어한다. 스위치소자(SW1)가 턴-온하면 정류 다이오드(D)는 역 바이어스 상태가 되고, 부스트 인덕터(L)의 전압은 증가하도록 전류가 부스트 인덕터(L) 및 스위치소자(SW1)를 통해 흐른다. 부스트 인덕터(L)와 스위치소자(SW1)에 흐르는 전류는 선형적으로 증가하면서 전자기장을 형성한다. 스위치소자(SW1)가 턴-온되는 동안에 정류 다이오드(D)를 경유하는 전류 패스는 차단되고, 출력 커패시터(C)에 저장된 전압이 출력전압(Vout)으로 출력된다. 스위치소자(SW1)가 턴-오프되면, 부스트 인덕터(L)로부터 정류 다이오드(D)를 경유하여 출력단(Nout)으로 전류가 흐른다.
전압 분배부(213)는 부스트 회로(211)의 출력전압(Vout)을 분배한 피드백 전압(213)을 PWM 제어부(215)로 제공한다. 전압 분배부(213)는 출력 단자(Nout)와 기저전원 사이에서 직렬 연결되는 저항 스트링으로 구현될 수 있다. 저항 스트링의 제1 및 제2 저항(R1, R2)에 의해서 분배되는 피드백전압(VFB)은 제1 및 제2 저항(R1, R2) 사이의 노드를 통해서 출력된다.
PWM 제어부(215)는 전압 분배부(213)로부터 제공받는 피드백 전압(Vfb)을 바탕으로 제1 또는 제2 스위칭신호(PWM1,PWM2)를 출력한다. PWM 제어부(215)는 타이밍 콘트롤러(300)로부터 제어신호(Sf)를 제공받지 않는 동안에는 제1 스위칭 신호(PWM1)를 출력하고, 제어신호(Sf)를 제공받는 동안에는 제2 스위칭 신호(PWM2)를 출력한다. 제1 스위칭 신호(PWM1) 및 제2 스위칭 신호(PWM2)는 각각 일정 간격으로 스위치 소자(SW1)가 턴-온 및 턴-오프하도록 제어한다. 제2 스위칭 신호(PWM2)는 제1 스위칭 신호(PWM1)에 대비하여 높은 주파수를 갖는다. 제어신호(Sf)는 수직 블랭크 기간(Tb)에 출력되기 때문에, 결국 PWM 제어부(215)는 영상 표시기간(Tdp) 보다 수직 블랭크 기간(Tb)에 높은 주파수로 스위치 소자(SW1)를 제어한다.
제1 스위칭 신호(PWM1)에 대비하여 높은 주파수를 갖는 제2 스위칭 신호(PWM2)는 수직 블랭크 기간(Tb)에 전압 드롭 현상이 발생하는 것을 개선할 수 있다. 도 5 및 도 6을 참조하여, 이를 살펴보면 다음과 같다.
도 5는 스위칭 신호의 주파수를 가변하지 않은 상태, 예컨대 제1 스위칭 주파수(fs1)를 갖는 제1 스위칭 신호(PWM1)를 이용하여 부스트 회로를 제어하는 과정에서 출력전압의 변화를 나타내는 것을 나타내는 도면이다.
도 4에 도시된 파워 모듈(200)의 출력단(Nout)을 통해서 출력되는 전압은 도 3에 도시된 감마기준전압 발생회로에 제공된다. 감마기준전압 발생회로는 출력전압(Vout)을 고전위전압으로 이용하여 감마기준전압(gamma)을 생성한다. 감마기준전압(gamma)은 데이터라인(DL)이 출력하는 데이터전압을 생성하는 기준전압이 된다.
데이터라인(DL)은 영상 표시기간(Tdp) 동안에 데이터전압을 출력하고, 수직 블랭크 기간(Tb) 동안에는 데이터전압을 출력하지 않는다. 따라서, 수직 블랭크 기간(Tb)에서 영상 표시기간(Tdp)으로 변경되는 순간에 전력 소비가 급증한다. 전력 소비가 급증할 때 부스트 회로(211)의 커패시터(C)에 저장된 전하량은 급격히 감소된다. 커패시터(C)에 저장된 전하량과 출력전압(Vout)은 비례 관계에 있기 때문에, 커패시터(C)에 저장된 전하량이 감소함에 따라서 출력전압(Vout)은 감소하는 전압 드롭 현상(Vdrop)이 발생한다.
결과적으로 수직 블랭크 기간에서 영상표시기간으로 변경되는 순간에는 출력전압(Vout)이 급격히 감소한다. 출력전압(Vout)은 데이터전압의 기준전압으로 이용되기 때문에, 출력전압(Vout)이 급변하는 구간에서는 데이터전압 역시 왜곡된다. 결국 전압 드롭 현상은 영상 표시 품질의 저하를 초래한다.
도 6은 본 발명에 의한 스위칭 주파수를 가변하는 방법을 나타내는 도면이다. 도 6에서 제1 스위칭 주파수(fs1)는 제1 스위칭 신호(PWM1)의 스위칭 주파수를 나타내고, 제2 스위칭 주파수(fs2)는 제2 스위칭 신호(PWM2)의 스위칭 주파수를 나타낸다. 즉, 본 발명의 표시장치는 수직 블랭크 기간(Tb)에서 영상 표시기간(Tdp)으로 변경되는 순간에 출력전압(Vout)의 감소를 완화하기 위해서 스위칭 주파수를 높인다.
스위치 소자(SW1)의 스위칭 주파수가 증가하면 부스트 인덕터(L)로부터 커패시터(C)에 제공되는 전류량이 증가한다. 커패시터(C)에 충전되는 전하량은 전류량의 변화량에 비례하기 때문에, 커패시터(C)에 제공되는 전류량이 증가하면 커패시터(C)에 충전되는 전하량도 증가한다.
즉, 제1 스위칭 주파수(fs1)에 대비하여 주파수가 높은 제2 스위칭 주파수(fs2)를 이용하면, 커패시터(C)에 충전되는 전하량이 증가한다. 따라서 커패시터(C)를 통해서 출력단(Nout)으로 전하 방출이 급격히 많아져도 커패시터(C)에 전하량이 급격히 감소하지 않는다. 결과적으로 스위칭 주파수가 높은 제2 스위칭 주파수(fs2)를 이용하여 스위치 소자(SW1)를 제어하면, 커패시터(C)에 저장된 전하량의 감소로 인해서 출력전압(Vout)이 감소하는 전압 드롭 현상(Vdrop)이 개선된다.
제2 스위칭 주파수(fs2)를 이용하여 주파수 가변구간(Tfc)에 대해 살펴보면 다음과 같다. 앞서 설명한 바와 같이, 전압 드롭 현상(Vdrop)은 수직 블랭크 기간(Tb)에서 영상 표시기간(Tdp)으로 변경되는 순간에 발생한다. 따라서 주파수 가변구간(Tfc)은 수직 블랭크 기간(Tb)이 종료되기 이전에 시작한다. 수직 동기 신호(Vsync)가 출력되는 기간은 수직 블랭크 기간(Tb) 내에 포함된다. 이를 바탕으로 타이밍 콘트롤러(300)는 수직 동기 신호(Vsync)가 출력된 제1 소정시간(△1) 지난 시점을 주파수 가변구간(Tfc)의 시작으로 설정한다. 만약 제1 소정시간(△1)이 지나치게 길면 주파수 가변구간(Tfc)의 시작 시점이 수직 블랭크 구간(Tb)이 지난 이후가 될 수 있기 때문에, 제1 소정시간(△1)은 수직 동기신호(Vsync)의 펄스폭에 해당하는 기간보다 짧게 설정된다.
그리고 주파수 가변구간(Tfc)은 전압 드롭 현상(Vdrop)이 종료되는 시점까지 유지되어야 한다. 전압 드롭 현상(Vdrop)은 영상 표시기간(Tdp)의 시작 시점에 발생하여 일정시간 유지된다. 즉, 주파수 가변구간(Tfc)은 수직 블랭크 기간(Tb)이 종료된 이후에 제2 소정시간(△2)이 지난 시점까지 유지된다. 따라서 제2 소정시간(△2)은 전압 드롭 현상이 발생할 수 있는 기간을 포함하는 범위로 설정된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 데이터라인이 배열되는 표시패널;
    상기 데이터라인에 데이터전압을 제공하는 데이터 구동부;
    스위치 소자를 포함하고, 상기 스위치 소자의 턴-온 및 턴-오프 비율에 따라서 상기 데이터전압을 설정하기 위한 기준전압을 출력전압으로 출력하는 부스트 변환기;
    상기 스위치 소자의 주파수를 가변하는 PWM 제어부; 및
    수직 블랭크 기간에서 영상 표시기간으로 변경되는 구간을 주파수 가변구간으로 설정하고, 상기 주파수 가변구간 동안에는 상기 스위치 소자의 스위칭 주파수가 높아지도록 상기 PWM 제어부를 제어하는 타이밍 콘트롤러를 포함하되,
    상기 데이터 구동부는,
    상기 영상 표시기간 동안 상기 데이터라인으로 상기 데이터전압을 출력하고, 상기 수직 블랭크 기간 동안 상기 데이터라인으로 상기 데이터전압을 출력하지 않고,
    상기 주파수 가변구간은,
    상기 수직 블랭크 기간 내에 수직 동기신호가 출력되고 제1 소정시간이 지난 시점부터 상기 수직 블랭크 기간이 종료되고 상기 영상 표시기간의 시작 시점에서 제2 소정시간이 지난 시점까지인, 표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 제1 소정시간을 상기 수직 동기신호의 펄스폭에 해당하는 기간 보다 짧게 설정하는 표시장치.
  4. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 주파수 가변구간 동안에 상기 PWM 제어부로 제어신호를 제공하고,
    상기 PWM 제어부는 상기 제어신호에 응답하여 상기 스위칭 주파수의 주파수를 높게 설정하는 표시장치.
  5. 제 1 항에 있어서,
    상기 부스트 변환기는
    상기 스위치 소자가 연결되는 노드와 입력단자 사이에 배치되는 인덕터;
    상기 인덕터와 직렬로 연결되는 정류 다이오드; 및
    상기 다이오드와 출력단 사이에서 출력 전압을 평활하는 커패시터를 포함하는 표시장치.
KR1020140195781A 2014-12-31 2014-12-31 표시장치 KR102247133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140195781A KR102247133B1 (ko) 2014-12-31 2014-12-31 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140195781A KR102247133B1 (ko) 2014-12-31 2014-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20160083577A KR20160083577A (ko) 2016-07-12
KR102247133B1 true KR102247133B1 (ko) 2021-05-06

Family

ID=56505109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140195781A KR102247133B1 (ko) 2014-12-31 2014-12-31 표시장치

Country Status (1)

Country Link
KR (1) KR102247133B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477981B1 (ko) * 2018-07-31 2022-12-19 삼성디스플레이 주식회사 구동 전압 제공부 및 이를 포함하는 표시 장치
CN110706652B (zh) * 2019-10-09 2021-03-30 南京国兆光电科技有限公司 一种公共阳极微显示像素驱动电路及驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101225434B1 (ko) * 2006-11-01 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10240195A (ja) * 1997-02-27 1998-09-11 Fujitsu Ltd 液晶表示装置
KR100325479B1 (ko) * 1998-06-22 2002-08-24 주식회사 현대 디스플레이 테크놀로지 액정표시소자용디씨-디씨변환기의주파수조정회로
KR101356292B1 (ko) * 2009-12-28 2014-01-28 엘지디스플레이 주식회사 Ｄｃ―ｄｃ 컨버터 및 그 제어방법과 이를 이용한 표시장치
KR101878175B1 (ko) * 2011-10-05 2018-08-08 엘지디스플레이 주식회사 Ｄｃ-ｄｃ 컨버터 및 그 제어방법과 이를 이용한 표시장치
KR101957970B1 (ko) * 2011-12-09 2019-03-15 엘지디스플레이 주식회사 표시장치와 그 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101225434B1 (ko) * 2006-11-01 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법

Also Published As

Publication number Publication date
KR20160083577A (ko) 2016-07-12

Similar Documents

Publication Publication Date Title
JP6689334B2 (ja) レベルシフターを有するディスプレイ装置
US8044908B2 (en) Liquid crystal display device and method of driving the same
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
EP2993663B1 (en) Liquid crystal display device
KR101281926B1 (ko) 액정표시장치
JP2019032519A (ja) ゲート駆動部及びこれを備えた平面表示装置
US8390558B2 (en) Liquid crystal display
US9978326B2 (en) Liquid crystal display device and driving method thereof
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
KR101589752B1 (ko) 액정표시장치
KR102008133B1 (ko) 표시장치 및 그 구동방법
EP3040977B1 (en) Display device
KR102247133B1 (ko) 표시장치
KR102419917B1 (ko) 표시장치 및 그 구동방법
KR102023932B1 (ko) 전원 공급부 및 이를 이용한 평판 표시 장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR101989931B1 (ko) 액정표시장치
KR101829460B1 (ko) 액정표시장치와 이의 구동방법
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR102298315B1 (ko) 액정표시장치
KR20230102585A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102401065B1 (ko) 전원 공급부를 갖는 디스플레이 장치
KR102034054B1 (ko) 전원 공급부 및 이를 이용한 평판 표시 장치
KR102212454B1 (ko) 액정표시장치
KR20080108698A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant