KR100325479B1 - 액정표시소자용디씨-디씨변환기의주파수조정회로 - Google Patents

액정표시소자용디씨-디씨변환기의주파수조정회로 Download PDF

Info

Publication number
KR100325479B1
KR100325479B1 KR1019980023352A KR19980023352A KR100325479B1 KR 100325479 B1 KR100325479 B1 KR 100325479B1 KR 1019980023352 A KR1019980023352 A KR 1019980023352A KR 19980023352 A KR19980023352 A KR 19980023352A KR 100325479 B1 KR100325479 B1 KR 100325479B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
unit
control
converter
Prior art date
Application number
KR1019980023352A
Other languages
English (en)
Other versions
KR20000002529A (ko
Inventor
여정범
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1019980023352A priority Critical patent/KR100325479B1/ko
Publication of KR20000002529A publication Critical patent/KR20000002529A/ko
Application granted granted Critical
Publication of KR100325479B1 publication Critical patent/KR100325479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시소자를 구동하기 위한 전압을 공급하는 DC-DC 변환기에 관한 것으로서, 보다 상세하게는 PWM 방식에 주파수 제어기능을 추가하여 부하변화에 대해 높은 안정성을 갖도록 하는 액정표시소자용 DC-DC 변환기의 주파수조정회로에 관한 것이다. 이를 위한, 본 발명의 액정표시소자용 DC-DC 변환기의 주파수조정회로는, 액정표시소자의 부하의 전류를 감지하고 감지된 전류에 따른 제1 내지 제3전류레벨신호를 발생하는 부하전류 감지부와; 상기 부하전류 감지부로부터 발생된 제1 내지 제3전류레벨신호와 외부로부터의 수평동기신호와 수직동기신호를 입력하여, 액정표시소자의 화면 디스플레이상태에 따른 부하전류의 변동에 대한 주파수 상향 및 하향조정용 제1 및 제2제어신호와 상기 수직동기신호의 블랭크구간에서의 주파수 가변용 제3 내지 제5제어신호를 동시에 발생하는 제어부와; 상기 제어부로부터 발생된 상기 제어신호를 수신하여 부하변동에 따라 주파수를 가변시켜주는 주파수 가변부를 포함한다.

Description

액정표시소자용 디씨-디씨 변환기의 주파수조정회로
본 발명은 액정표시소자를 구동하기 위한 전압을 공급하는 DC-DC 변환기에 관한 것으로서, 보다 상세하게는 PWM 방식에 주파수 제어기능을 추가하여 부하변화에 대해 높은 안정성을 갖도록 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로에 관한 것이다.
일반적으로 TFT-LCD 용 DC-DC 변환기는 펄스폭변조(pulse width modulation, PWM) 방식을 사용하여 그의 출력전압을 피이드백 받아서 제어하고 있는데, 출력부하의 급격한 변화에 대해서는 응답시간 지연등이 발생하고, 이에 따라 출력전압의 레벨 변화가 화면상에 디스플레이됨으로 인하여 화면품질에 손상을 초래한다. 예를 들면, DC-DC 변환기가 10V 의 출력전압을 발생하는 경우 0.1 내지 0.2V 의 레벨변화에 대해서도 화면상에 얼룩이 나타나는 문제점이 있다.
일반적인 PWM방식을 이용한 DC-DC 변환기의 경우는 효율적인 면과 초기시동등의 문제점으로 인하여 고정된 주파수 범위내에서 듀티비를 변화시켜가면서 그의 출력전압을 제어하였는데, 순간적으로 출력부하가 제어가능한 범위를 벗어나서 변동되는 경우에는 부하의 변동에 대응하여 출력을 안정화시키는 데 상당한 시간이 발생되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, PWM 구동방식의 DC-DC 변환기에 있어서 부하의 급격한 변화를 감지하여 주파수를 가변시켜 줌으로써 DC-DC 변환기의 출력레벨을 신속하게 안정화시켜 주는 액정표시소자용 DC-DC 변환기의 주파수 조정회로를 제공하는 데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 TFT-LCD 의 DC-DC 변환기에 있어서, 주파수 조정회로의 블록도,
도 2는 본 발명의 DC-DC 변환기의 주파수 조정회로에 있어서, 부하전류 감지부의 블록도,
도 3은 도 2의 부하전류 감지부의 상세회로도,
도 4은 본 발명의 DC-DC 변환기의 주파수 조정회로에 있어서, 제어부의 블록도,
도 5는 도 4의 제어부의 상세회로도,
도 6은 본 발명의 DC-DC 변환기의 주파수 조정회로에 있어서, 주파수 가변부의 블록도,
도 7은 도 6의 주파수 가변부의 상세회로도,
도 8A - 도 8J 는 본 발명의 동작 타이밍도,
(도면의 주요 부분에 대한 부호의 설명)
100 : 부하전류 감지부 200 : 제어부
300 : 주파수 가변부 110 : 감지부
120 : 증폭부 130 : 비교부
210 : 제1주파수 제어부 220 : 제2주파수 제어부
211 : 하향신호 발생부 212 : 상향신호 발생부
221 : 시프트 레지스터부 222 : 논리부
310 : 기본주파수 설정부 320 : 제1주파수 조정부
330 : 제2주파수 조정부
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 액정표시소자를 구동하기 위한 전원을 공급하는 DC-DC 변환기에 있어서, 액정표시소자의 부하의 전류를 감지하고 수신된 전류에 따른 제1 내지 제3전류레벨신호를 발생하는 부하전류 감지부와; 상기 부하전류 감지부로부터 발생된 제1 내지 제3전류레벨신호와 외부로부터의 수평동기신호와 수직동기신호를 수신하여, 액정표시소자의 화면 디스플레이상태에 따른 부하전류의 변동에 대한 주파수 상향 및 하향조정용 제1 및 제2제어신호와 상기 수직동기신호의 블랭크구간에서의 주파수 가변용 제3 내지 제5제어신호를 동시에 발생하는 제어부와; 상기 제어부로부터 발생된 상기 제어신호를 수신하여 부하변동에 따라 주파수를 가변시켜주는 주파수 가변부를 포함하는 액정표시소자용 DC-DC변환기의 주파수 조정회로를 제공하는 것을 특징으로 한다.
상기 부하전류 감지부는 상기 액정표시소자의 부하의 전류를 감지한 신호를출력하는 감지부와, 상기 감지부로부터 수신된 신호를 증폭하기 위한 증폭부와; 상기 증폭부로부터 수신된 신호를 기준 전압과 비교하여 제1 내지 제3전류레벨신호를 발생하는 비교부를 포함하는 것을 특징으로 한다.
상기 감지부는 액정표시소자의 부하의 전류변화를 감지하기 위한 전류감지용 저항으로 이루어지고, 상기 증폭부는 상기 전류감지용 저항 양단의 전압을 각각 전달하기 위한 제1 및 제2저항과; 상기 제1 및 제2저항을 통해 인가되는 전류감지용 저항의 양단 전압을 각각 비반전단자 및 반전단자로 입력하여 증폭하는 연산증폭기와; 상기 연산증폭기의 출력을 상기 연산증폭기의 비반전단자의 입력으로 피이드백시켜 주기위한 제3저항으로 이루어진다.
본 발명의 실시예에 있어서, 상기 비교부는 전원전압과 접지사이에 직렬연결되어 제1 내지 제3기준전압을 발생하는 전압분압용 다수의 저항으로 이루어진, 제1 내지 제3기준전압을 발생하는 기준전압 발생수단과; 상기 기준전압 발생수단으로부터 발생된 제1 내지 제3기준전압과 상기 증폭부의 출력신호를 비교하여 제1 내지 제3전류레벨신호를 발생하는 비교수단으로 이루어진다.
상기 비교수단은 상기 제1기준전압과 상기 증폭부의 출력신호를 비교하여 제1전류레벨신호를 발생하는 제1수단과; 상기 제2기준전압과 상기 증폭부의 출력신호를 비교하여 제2전류레벨신호를 발생하는 제2수단과; 상기 제3기준전압과 상기 증폭부의 출력신호를 비교하여 제3전류레벨신호를 발생하는 제3수단으로 이루어지며, 상기 제1 내지 제3수단은 각각 비반전단자에 상기 증폭부의 출력신호가 인가되고 반전단자에는 제1 내지 제3기준전압이 각각 인가되며, 상기 비반전단자 및 반전단자에 인가되는 두 신호를 비교하여 제1 내지 제3전류레벨신호를 각각 발생하는 연산증폭기로 이루어진다.
본 발명의 실시예에 있어서, 상기 제어부는 외부로부터 수직동기신호가 반전된 반전수직동기신호와 상기 부하전류 감지부로부터의 제1 내지 제3전류레벨신호를 수신하여 부하전류에 따른 주파수 하향 및 상향조정을 위한 제1 및 제2제어신호를 발생하는 제1주파수 제어부와; 상기 반전된 수직동기신호와 수평동기신호를 수신하여 블랭크구간에서의 주파수 가변을 위한 제3 내지 제5제어신호를 발생하는 제2주파수 제어부 및 외부로부터 인가되는 수직동기신호를 반전시키고, 반전된 수직동기신호를 각각 제1주파수 제어부 및 제2주파수 제어부로 제공하기 위한 논리게이트를 포함한다.
본 발명의 실시예에 있어서, 상기 제1주파수 제어부는 상기 반전된 수직동기신호와 상기 부하전류 감지부로부터의 제2 및 제3전류레벨신호를 수신하여 부하전류에 따라 주파수를 하향조정하기 제1제어신호를 발생하는 하향신호 발생부와; 상기 반전된 수직동기신호와 상기 부하전류 감지부로부터의 제1전류레벨신호를 입력하여 부하전류에 따라 주파수를 상향조정하기 위한 제2제어신호를 발생하는 상향신호 발생부를 포함한다.
상기 제1주파수 제어부의 하향신호발생부는 상기 부하전류 감지부로부터 발생된 제3전류레벨신호와 제2전류레벨신호의 반전신호를 입력하여 논리앤드동작을 수행하는 논리 게이트와; 상기 논리 게이트의 출력신호를 입력신호로 하고 반전된 수직동기신호를 클럭신호로 하여 주파수 하향조정용 제1제어신호를 발생하는 제1D플립플롭으로 이루어지고, 상기 상향신호 발생부는 상기 부하전류 감지부로부터 발생된 제1전류레벨신호를 입력신호로 하고 반전된 수직동기신호를 클럭신호로 하여, 주파수 상향조정용 제2제어신호를 발생하는 하는 제2D 플립플롭으로 이루어진다.
본 발명의 실시예에 있어서, 주파수 제어부는 반전된 수직동기신호와 외부로부터 수평동기신호를 입력하여, 상기 반전된 수직동기신호를 1H 씩 순차 시프트시켜주기 위한 시프트 레지스터부와; 상기 시프트 레지스터부의 출력신호와 상기 제1주파수 제어부로부터 발생된 주파수상향조정용 제2제어신호를 입력하여 블랭크구간내에서의 주파수조정용 제3 내지 제5제어신호를 발생하는 논리부로 이루어진다.
상기 제2주파수 제어부의 시프트 레지스터부는 외부로부터의 수평동기신호를 클럭신호로 하고 반전된 수직동기신호를 입력신호로 하여 래치하는 제1D 플립플롭과; 상기 제1D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 상기 반전된 수직동기신호를 1H 만큼 시프트시켜주는 제2D 플립플롭과; 상기 제2D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 2H 만큼 시프트시켜 블랭크구간내에서의 주파수가변용 제5제어신호를 발생하기 위한 제3D 플립플롭과; 상기 제3D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 3H만큼 시프트시켜 주기 위한 제4D 플립플롭과; 상기 제4D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 를 4H 만큼 시프트시켜 주기위한 제5D 플립플롭으로 이루어진다.
상기 제2주파수 제어부의 논리부는 상기 제1 및 제5D 플립플롭의 출력신호를입력하여 논리오아동작을 수행하는 제1논리 게이트와; 상기 제1논리 게이트의 출력과 상기 상향신호 발생부에서 출력되는 제2제어신호를 수신하여 논리오아동작을 수행하여 블랭크 구간내에서의 주파수 가변용 제3제어신호를 발생하는 제2논리 게이트와; 상기 제2 및 제4D 플립플롭의 출력신호를 수신하여 논리오아동작을 수행하여 블랭크구간내에서의 주파수 가변용 제4제어신호를 발생하는 제3논리 게이트로 이루어진다.
본 발명의 실시예에 따른 상기 주파수 가변부는 기본 주파수를 설정하는 기본주파수 설정부와; 상기 제어부로부터 출력되는 제1제어신호에 따라서 상기 기본주파수 설정부에서 설정된 기본주파수를 부하의 전류변동에 따라 상향 또는 하향조정시켜주기 위한 제1주파수 조정부와; 상기 제어부로부터 출력되는 제3 내지 제5제어신호에 따라서 블랭크구간내에서 상기 기본주파수 설정부에서 설정된 기본주파수를 가변시켜주기 위한 제2주파수 조정부로 이루어진다.
상기 주파수 가변부의 기본주파수 설정부는 기본주파수를 설정하기 위한 저항값을 제공하는, 출력단과 접지사이에 직렬연결된 제1 및 제2저항으로 이루어지고, 제1주파수 조정부는 게이트에 상기 제어부로부터의 제1제어신호가 인가되며 소오스와 드레인이 상기 기본주파수 설정부의 저항의 양단에 연결되는 제1NMOS 트랜지스터로 이루어진다.
상기 제2주파수 조정부는 상기 제어부로부터 인가되는 제3제어신호가 게이트에 인가되고 드레인이 상기 제1저항의 일단에 연결되는 제2NMOS트랜지스터와; 상기 제2NMOS 트랜지스터의 소오스와 접지사이에 직렬연결된 제3 내지 제5저항과; 게이트에 상기 제어부로부터의 제3제어신호가 인가되고 드레인이 상기 제3저항과 제4저항의 접속노드에 연결되며 소오스가 접지되는 제3NMOS 트랜지스터와; 게이트에 상기 제어부로부터의 제2제어신호가 인가되고 드레인이 상기 제4 과 제5저항의 접속노드에 연결되고 소오스가 접지된 제4NMOS 트랜지스터 및 상기 제4 및 제5NMOS 트랜지스터의 소오스와 드레인에 양단이 각각 연결된, 소프트 스타트 설정용 제1 및 제2캐패시터로 이루어진다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 1는 본 발명의 실시예에 따른 TFT-LCD 의 DC-DC 변환기에 있어서, 주파수 조정회로의 블록도를 도시한 것이다. 도 1을 참조하면, 본 발명의 실시예에 따른 TFT-LCD의 DC-DC 변환기에 있어서, 주파수 조정회로는 액정표시소자의 부하의 전류를 감지하고 수신된 전류에 따른 전류레벨신호(I_HIGH, I_TYP, I_LOW)를 발생하는 부하전류 감지부(100)와; 상기 부하전류 감지부(100)로부터 발생된 전류레벨신호(I_HIGH, I_TYP, I_LOW)와 외부로부터의 동기신호(V_Sync, H_Sync)를 입력하여, 수직동기신호의 블랭크구간에서의 주파수 가변용 제어신호(R_A, R_B, R_C)를 발생함과 동시에 화면 디스플레이상태에 따라 수신된 부하전류에 따른 주파수 상향 및 하향조정용 제어신호(R_L, R_H)를 발생하는 제어부(200)와; 상기 제어부(200)로부터 발생된 제어신호(R_A, R_B, R_C) 및 (R_L)를 입력하여 부하변동에 따라 주파수를 가변시켜주는 주파수 가변부(300)를 포함한다.
도 2와 도 3은 본 발명의 실시예에 따른 액정표시소자용 DC-DC 변환기의 주파수 조정회로에 있어서, 부하전류 감지부(100)의 개략적인 블록도와 그의 상세도를 각각 도시한 것이다.
도 2와 도 3을 참조하면, 본 발명의 부하전류 감지부(100)는 감지부(110), 증폭부(120) 및 비교부(130)로 이루어진다. 상기 감지부(110)는 액정표시소자의 부하(도면상에는 도시되지 않음)의 전류를 감지하기 위한 것으로서, 부하의 전류감지용 저항(R10)으로 이루어진다.
상기 증폭부(120)는 부하 전류에 따른 상기 감지부(110)의 저항(R10)의 양단의 전압(VDD_IN), (VDD_OUT)의 차를 증폭하기 위한 것으로서, 상기 전류감지용 저항(R10) 양단의 전압(VDD_IN), (VDD_OUT)을 전달하기 위한 저항(R11, R12)과, 상기 저항(R11, R12)을 통해 저항양단의 전압(VDD_IN, VDD_OUT)을 각각 비반전단자 및 반전단자로 수신하여 증폭하는 연산증폭기(OP11)와, 상기 연산증폭기(OP11)의 출력을 비반전단자(+)로 피이드백시켜 주기위한 피이드백저항(R13)으로 이루어진다.
상기 부하전류 감지부(100)의 비교부(130)는 상기 증폭부(120)의 출력신호를 비교하기 위한 제1 내지 제3기준전압(VREF1-VREF3)을 발생하는 기준전압 발생부(131)를 포함한다. 상기 기준전압 발생부(131)는 전원전압(VCC)과 접지사이에 직렬연결되어 제1 내지 제3기준전압(VREF1-REF3)을 발생하는 전압분압용 저항(R14-R17)으로 이루어진다.
또한, 상기 비교부(130)는 상기 기준전압 발생부(131)로부터 발생된 제1기준전압(VREF1)과 상기 증폭부(120)의 출력신호를 비교하여 제1전류레벨신호(I_HIGH)를 발생하는 제1비교수단(132)과, 상기 기준전압 발생부(131)로부터 발생된 제2기준전압(VREF2)과 상기 증폭부(120)의 출력신호를 비교하여 제2전류레벨신호(I_TYP)를 발생하는 제2비교수단(133)과, 상기 기준전압 발생부(131)로부터 발생된 제3기준전압(VREF3)과 상기 증폭부(120)의 출력신호를 비교하여 제3전류레벨신호(I_LOW)를 발생하는 제3비교수단(134)으로 이루어진다.
상기 비교부(130)의 제1 내지 제3비교수단(132-134)은 상기 증폭부(120)의 출력신호를 비반전단자(+)의 입력신호로 하고 상기 기준전압 발생부(131)로부터의 제1 내지 제3기준전압(VREF1-VREF3)을 각각 반전단자(-)의 입력신호로 하고, 두 입력신호를 비교하여 전류레벨신호(I_HIGH), (I_TYP), (I_LOW)를 각각 발생하는 비교기용 연산증폭기(OP12-OP14)로 이루어진다.
도 4 및 도 5는 본 발명의 실시예에 따른 액정표시소자용 DC-DC 변환기의 주파수 조정회로에 있어서, 제어부(200)의 개략적 블록도 및 그의 상세 회로도를 도시한 것이다. 도 4 및 도 5를 참조하면, 제어부(200)는 외부로부터 수직동기신호(V_Sync)가 반전된 신호(V_Sync)와 상기 부하전류 감지부(100)로부터의 제1 내지 제3전류레벨신호(I_HIGH, I_TYP, I_LOW)를 수신하여 부하전류에 따른 주파수 하향 및 상향조정을 위한 제1 및 제2제어신호(R_L), (R_H)를 발생하는 제1주파수 제어부(210)와, 반전된 수직동기신호(/V_Sync)와 수평동기신호(H_Sync)를 입력하여 블랭크 구간에서의 주파수가변을 위한 제3 내지 제5제어신호(R_A, R_B, R_C)를 발생하는 제2주파수 제어부(220)로 이루어진다.
상기 제1주파수 제어부(210)는 반전된 수직동기신호(V_Sync)와 상기 부하전류 감지부(100)로부터의 제2 및 제3전류레벨신호(I_TYP, I_LOW)를 수신하여 부하전류에 따라 주파수를 하향조정하기 제1제어신호(R_L)를 발생하는 하향신호 발생부(211)와, 반전된 수직동기신호(V_Sync)와 상기 부하전류 감지부(100)로부터의 제1전류레벨신호(I_HIGH)를 입력하여 부하전류에 따라 주파수를 상향조정하기 위한 제2제어신호(R_H)를 발생하는 상향신호 발생부(212)를 포함한다.
상기 제1주파수 제어부(210)에 있어서, 하향신호발생부(211)는 상기 부하전류 감지부(100)로부터 발생된 제3전류레벨신호(I_LOW)와 제2전류레벨신호(I_TYP)의 반전신호를 수신하여 논리앤드동작을 수행하는 논리 게이트(G1)와, 상기 논리 게이트(G1)의 출력신호를 입력신호(D)로 하고 반전된 수직동기신호(/V_Sync)를 클럭신호로 하여 주파수 하향조정용 제어신호(R_L)를 발생하는 D 플립플롭(D21)으로 이루어진다. 상향신호 발생부(212)는 상기 부하전류 감지부(100)로부터 발생된 제1전류레벨신호(I_HIGH)를 입력신호(D)로 하고 반전된 수직동기신호(/V_Sync)를 클럭신호로 하여, 주파수 상향조정용 제어신호(R_H)를 발생하는 D 플립플롭(D22)으로 이루어진다.
상기 제2주파수 제어부(220)는 반전된 수직동기신호(/V_Sync)와 외부로부터 수평동기신호(H_Sync)를 입력하여, 상기 반전된 수직동기신호(/V_SYNC)를 1H 씩 순차 시프트시켜주기 위한 시프트 레지스터부(221)와, 상기 시프트 레지스터부(221)의 출력신호와 상기 제1주파수 제어부(210)로부터 발생된 주파수상향조정용 제어신호(R_H)를 입력하여 블랭크구간내의 주파수제어신호(R_A, R_B, R_C)를 발생하는 논리부(222)로 이루어진다.
상기 제2주파수 제어부(220)에 있어서, 시프트 레지스터부(221)는 외부로부터의 수평동기신호(H_Sync)를 클럭신호로 하고 반전된 수직동기신호(/V_Sync)를 입력신호로 하여 래치하는 D 플립플롭(D23)와, 상기 D 플립플롭(D23)의 출력신호를 입력신호로 하고 상기 수평동기신호(H_Sync)를 클럭신호로 하여 상기 반전된 수직동기신호(/V_Sync)를 1H 만큼 시프트시켜주는 D 플립플롭(D24)과, 상기 D 플립플롭(D24)의 출력신호를 입력신호로 하고 상기 수평동기신호(H_Sync)를 클럭신호로 하여 반전된 수직동기신호(/V_Sync)를 2H 만큼 시프트시켜 블랭크구간내에서의 주파수가변용 제5제어신호(R_C)를 발생하기 위한 D 플립플롭(D25)와, 상기 D 플립플롭(D25)의 출력신호를 입력신호로 하고 상기 수평동기신호(H_Sync)를 클럭신호로 하여 반전된 수직동기신호(/V_Sync)를 3H만큼 시프트시켜 주기 위한 D 플립플롭(D26)과, 상기 D 플립플롭(D26)의 출력신호를 입력신호로 하고 상기 수평동기신호(H_Sync)를 클럭신호로 하여 반전된 수직동기신호(/V_Sync)를 4H 만큼 시프트시켜 주기위한 D 플립플롭(D27)로 이루어진다.
상기 제2주파수 제어부(220)에 있어서, 상기 논리부(222)는 상기 D 플립플롭(D23, D27)의 출력신호를 입력하여 논리오아동작을 수행하는 논리 게이트(G22)와, 상기 논리 게이트(G22)의 출력과 상기 상향신호 발생부(212)의 출력신호(R_H)를 수신하여 논리오아동작을 수행하여 블랭크 구간내에서의 주파수 가변용 제3제어신호(R_A)를 발생하는 논리 게이트(G23)와, 상기 D 플립플롭(D24, D26)의 출력신호를 입력하여 논리오아동작을 수행하여 블랭크구간내에서의 주파수 가변용 제4제어신호(R_B)를 발생하는 논리 게이트(G24)로 이루어진다.
본 발명의 실시예에 따른 DC-DC 변환기에 있어서, 제어부(200)는 외부로부터인가되는 수직동기신호(V_Sync)를 수신하여 반전시키고, 반전된 수직동기신호(V_Sync)를 각각 제1주파수 제어부(210) 및 제2주파수 제어부(220)로 제공하기 위한 논리게이트(G25)를 더 포함한다.
도 6 및 도 7은 본 발명의 실시예에 따른 액정표시소자용 DC-DC 변환기의 주파수 조정회로에 있어서, 주파수 가변부(300)의 개략적 블록도 및 그의 상세회로도를 도시한 것이다. 도 6 및 도 7을 참조하면, 주파수 조정회로에 있어서, 주파수 가변부(300)는 DC-DC 변환기의 기본 주파수를 설정하는 기본주파수 설정부(210)와, 상기 제1주파수 제어부(210)로부터 출력되는 제1제어신호(R_L)에 따라서 상기 기본주파수 설정부(310)의 기본주파수를 상향 또는 하향조정시켜주기 위한 제1주파수 조정부(320)와, 상기 제어부(200)로부터 출력되는 제3 내지 제5제어신호(R_A, R_B, R_C)에 따라서 블랭크구간내에서 상기 기본주파수 설정부(310)에서 설정된 기본주파수를 부하의 전류변동에 따라 조정하기 위한 제2주파수 조정부(330)로 이루어진다.
상기 주파수 가변부(300)에 있어서, 기본주파수 설정부(310)는 기본주파수를 설정하기 위한 저항값(Rb)을 제공하는, 출력단(Rosc)과 접지사이에 직렬연결된 저항(R31)과 저항(R32)으로 이루어지고, 제1주파수 조정부(320)는 게이트에 제어부(200)로부터의 제1제어신호(R_L)가 인가되며 소오스와 드레인이 상기 기본주파수 설정부(310)의 저항(R32)의 양단에 연결되는 NMOS 트랜지스터(Q31)로 이루어진다.
또한, 제2주파수 조정부(330)는 제어부(200)로부터 인가되는제3제어신호(R_A)가 게이트에 인가되고 드레인이 상기 저항(R31)의 일단에 연결되는 NMOS 트랜지스터(Q32)와, 상기 NMOS 트랜지스터(Q32)의 소오스와 접지사이에 직렬연결된 저항(R33-R35)와, 게이트에 제어부(200)로부터의 제3제어신호(R_C)가 인가되고 드레인이 상기 저항(R33)과 저항(R34)의 접속노드(N3)에 연결되며 소오스가 접지되는 NMOS 트랜지스터(Q33)와, 게이트에 제어부(200)로부터의 제2제어신호(R_B)가 인가되고 드레인이 상기 저항(R34)과 저항(R35)의 접속노드(N4)에 연결되고 소오스가 접지된 NMOS 트랜지스터(Q34)로 이루어진다. 또한, 제2주파수 설정부(330)는 상기 NMOS 트랜지스터(Q33, Q34)의 소오스와 드레인에 양단이 각각 연결된, 소프트 스타트 설정용 캐패시터(C31, C32)를 더 포함한다.
상기한 바와같은 본 발명의 액정표시소자의 DC-DC 변환기의 동작을 도 8의 파형도를 참조하여 설명하면 다음과 같다.
본원 발명의 DC-DC 변환기는 화면의 디스플레이상태에 따른 부하변화에 대한 주파수 가변동작과 화면의 블랭크구간에서의 부하변화에 대한 주파수 가변동작으로 크게 나뉘어진다.
먼저, 디스플레이 화면의 블랭크구간에서의 부하변화에 대한 주파수 가변동작을 설명하면, TFT-LCD 는 일반적인 디스플레이소자와 마찬가지로 1H(Horizontal) 주기로 화면을 수평주사하고, 1V(Vertical)주기로 화면 프레임을 바꾸어준다. 이때, 1V 주기로 화면이 변화할 때 1V 블랭크 구간동안은 화면이 디스플레이되지 않기 때문에 부하의 전류가 급격히 감소하고 반대로 블랭크구간이 종료되어 다시 화면이 디스플레이되는 경우에는 부하의 전류가 급격히 증가하게 된다.
본 발명의 DC-DC 변환기는 이와같이 블랭크 구간에서는 부하의 전류가 급격히 감소하고 화면의 디스플레이구간에서 부하의 전류가 급격히 증가하는 것에 대응하기 위하여 블랭크 구간에서의 주파수를 가변시켜 준다.
제어부(200)에 도 8a의 외부로부터 인가되는 수직동기신호(V_Sync)가 반전된 신호(/V_Sync)와 외부로부터 도 8b의 수평동기신호(H_Sync)가 입력되면, 제2주파수 조정부(220)의 시프트 레지스터부(221)는 D 플립플롭(D23-D27)를 통해 1H 씩 반전된 수직동기신호(/V_Sync)를 시프트시켜준다.
즉, D 플립플롭(D23)은 도 8b의 수직동기신호(H_Sync)의 상승에지에서 트리거되어 입력신호(D)로 인가되는 반전된 수직동기신호(/V_Sync)를 래치하고 도 8c와 같이 출력한다. 이어서 D 플립플롭(D23)의 출력을 입력신호(D)로 하는 D 플립플롭(D24)는 수직동기신호(H_Sync)의 상승에지에서 트리거되어 도 8d와 같이 반전된 수직동기신호(/V-Sync)를 1H 만큼 시프트시켜 준다. 이와같은 방법으로 D 플립플롭(D25-D27)은 반전된 수직동기신호(V_Sync)가 2H, 3H, 4H 씩 시프트된 도 8e - 도 8g와 같은 신호를 출력하게 된다.
이어서, 논리부(222)는 상기 시프트 레지스터부(221)로부터 출력되는 신호를 논리 게이트(G22-G24)를 통해 논리조합하여 블랭크 구간내에서의 주파수 가변을 위한 제3 내지 제5제어신호(R_A, R_B, R_C)를 출력한다. 즉, 논리 게이트(G22)는 D 플립플롭(D23, D27)의 출력신호를 논리오아하고, 논리오아된 값을 논리 게이트(G23)을 통해 도 8h와 같은 제3제어신호(R_A)로서 출력한다. 이때, 제3제어신호(R_A)는 상기 D 플립플롭(D23, D27)의 논리오아된 논리 게이트(G23)의 출력신호가 출력되거나 또는 상기 제어부(200)의 제1주파수 제어부(210)로부터 발생되는 제2제어신호(R_H)가 발생될 때 발생되어진다.
논리 게이트(G24)는 D 플립플롭(D24, D26)의 출력신호를 수신하여 논리오아하고 논리오아된 값을 도 8i의 제4제어신호(R_B)로서 출력한다. 그리고, D 플립플롭(D25)의 출력신호는 도 8j 와 같은 제5제어신호(R_C)로서 직접 출력된다.
상기 제어부(200)로부터 발생된 블랭크 구간내에서의 주파수 가변용 제3 내지 제4제어신호(R_A, R_B, R_C)가 주파수 가변부(300)의 제2주파수 조정부(330)에 인가된다. 제2주파수 조정부(330)는 상기 제어신호(R_A, R_B, R_C)를 각각 NMOS 트랜지스터(Q32-Q34)의 게이트신호로 각각 입력하는데, 도 8h - 도 8j 에 도시된 바와같이 블랭크구간이 시작하는 부분에서는 제3 내지 제5제어신호(R_A, R_B, R_C)에 의해 NMOS 트랜지스터(Q32-Q34)가 순차적으로 턴온되고, 블랭크 구간이 종료되는 부분에서는 제3 내지 제5제어신호(R_A, R_B, R_C)에 의해 NMOS 트랜지스터(Q34-Q32)순으로 턴오프된다.
블랭크 구간의 시작초기에는 논리 게이트(G23)로부터 출력되는 제3제어신호(R_A)에 의해 NMOS 트랜지스터(Q32)가 턴온되고, 이때 제어부(300)로부터 제1제어신호(R_L)에 의해 트랜지스터(Q31)가 턴오프되므로 직렬저항(R31, R32)에 의한 기본저항값(Rb)과 직렬저항(R33-R35)에 의한 합성저항값(R')은 기분주파수를 설정하기 위한 저항(R31)과 (R32)에 의한 기본저항값(Rb)의 값보다 감소하게 된다.
즉, 본 발명의 DC-DC 변환기는 출력단자(Rosc)와 (Cosc)의 합성저항값(R')과캐패시터(C33)의 캐패시턴스에 의해 그의 주파수가 결정되는데, 제어부(200)로부터의 제어신호에 의해 NMOS 트랜지스터(Q31-Q34)가 모두 턴오프되는 경우에는 합성저항값(R')은 기본주파수 설정부(310)에 의해 설정된 기본저항값(Rb)과 동일하게 된다.
그러나, 상기에서 설명한 바와같이 블랭크 구간내에서는 초기에 제어신호(R_A)에 의해 트랜지스터(Q32)가 턴온되므로, 기본저항값(Rb)과 직렬연결된 저항(R33-R35)의 값에 의한 합성저항값(R')은 감소하게 되고, 이에 따라 주파수가 높아지게 된다.
블랭크구간내에서는 제어신호(R_B, R_C)에 의해 NMOS 트랜지스터(Q33, Q34)가 순차 턴온되고, 이에 따라 합성저항(R')은 증가하게 되고 이에 따라 주파수가 낮아지게 된다.
그리고, 블랭크 구간이 종료되는 시점에서는 도 8h - 도 8j의 제어신호(R_A, R_B, R_C)에 의해 트랜지스터(Q34-Q32)순으로 턴오프되므로 상기 블랭크 구간의 시작초기와 마찬가지로 합성저항(R')이 감소하게 되어 주파수는 높아지게 된다.
따라서, 본 발명에서는 상기에서 설명한 바와같이 블랭크 구간동안 급격한 부하변동에 신속하게 대응하기 위하여 주파수를 증가시켜 줌으로써 출력을 안정화시키는데 걸리는 시간을 줄여주게 된다.
다음, 화면의 디스플레이상태에 따른 부하의 변동에 대하여 주파수를 가변시켜 주는 동작을 설명하면 다음과 같다.
도 2 및 도 3의 부하전류 감지부(100)는 화면 디스플레이상태에 따른 전류를저항(R10)을 통해 감지하고, 저항(R10)에 의해 수신된 전류에 의한 저항(R10) 양단의 전압(VDD_IN, VDD_OUT)의 전압차를 연산증폭기(OP11)를 통해 증폭한다. 그러므로, 연산증폭기(OP11)는 부하전류에 따른 전압차를 증폭하여 비교부(130)의 각 연산증폭기(OP12-OP14)의 비반전단자의 입력신호로 인가한다.
연산증폭기(OP12-OP14)의 반전단자에는 볼테이지 디바이버용 직렬연결된 저항(R14-R17)에 의해 발생된 기준전압(VREF1-VREF3)가 각각 인가되는데, 이때 제2기준전압(VREF2)은 제1기준전압(VREF1)보다는 작은 값을 가지며, 제3기준전압(VREF3)보다는 큰값을 갖는다. 따라서, 연산증폭기(OP12-OP14)는 상기 증폭부(120)의 연산증폭기(OP11)의 출력과 기준전압(VREF1-VREF3)을 각각 비교하여 제1 내지 제3전류레벨신호(I_HIGH, I_TYP, I_LOW)를 발생하게 된다. 이때, 제1 내지 제3전류레벨신호(I_HIGH, I_TYP, I_LOW)중 제1전류레벨신호(I_HIGH)는 부하전류로부터 수신된 전류가 상대적으로 큰 경우에 발생되는 신호이고, 제2전류레벨신호(I_TYP)는 감지된 전류가 중간값을 갖는 경우에 발생되는 신호이며, 제3전류레벨신호(I_LOW)는 가장 작은 값을 갖는 경우에 발생되는 신호이다.
부하전류 감지부(100)로부터 부하전류의 감지에 따른 제1 내지 제3전류레벨신호(I_HIGH, I_TYP, I_LOW)가 발생되면, 제어부(200)는 이 신호를 입력하여 부하전류 감지에 따른 제어신호(R_L, R_H)를 출력하게 된다.
제어부(200)의 제1주파수제어부(210)에서, D 플립플롭(D21)은 제3전류레벨신호(I_LOW)와 제2전류레벨신호(I_TYP)의 반전신호를 논리앤드하는 논리게이트(G21)의 출력을 입력신호(D)로 하여 1V 주기로 샘플링을 하여 제1제어신호(R_L)을 발생하여 상기 주파수 가변부(300)의 NMOS 트랜지스터(Q31)의 게이트신호로 제공된다.
또한, D 플립플롭(D22)은 제어부(300)로부터 발생되는 제1전류레벨신호(I_HIGH)를 입력신호(D)로 하여 1V 주기로 샘플링하여 제2제어신호(R_H)를 발생하고, 이 제어신호(R_H)는 논리게이트(G23)을 통해 주파수 가변부(300)의 NMOS 트랜지스터(Q32)의 게이트신호로 제공된다.
따라서, 부하전류 감지부(100)로부터 감지된 전류가 작은 경우에는 제3전류레벨신호(I_LOW)에 의해 D 플립플롭(D21)을 통해 하이상태의 제1제어신호(R_L)가 발생되므로, 이 제어신호(R_L)는 주파수 가변부(300)에 인가되어 NMOS 트랜지스터(Q31)가 턴오프되고, 이에 따라 합성저항(R')은 증가하여 주파수가 낮아지게 되어 효율을 증가시키게 된다.
한편, 부하전류 감지부(100)로부터 감지된 전류가 큰 경우에는 제1전류레벨신호(I_HIGH)에 의해 D 플립플롭(D22)을 통해 제2제어신호(R_H)를 발생하고, 이 신호는 논리 게이트(G23)를 통해 주파수 가변부(300)에 인가되어 트랜지스터(Q32)를 턴온시킴으로써 합성저항(R')은 감소되어 주파수가 높아지게 된다. 따라서, 본 발명의 DC-DC 변환기는 화면 디스플레이상태에 따른 부하전류를 감지하고, 그에 적합하게 주파수를 가변시켜 줌으로써 부하의 전류변화에 대해 신속하게 대응하는 것이 가능하다.
이상에서 자세히 설명된 바와 같이, 상술한 바와 같은 본 발명의 액정표시소자의 DC-DC 변환기는 부하의 급격한 변동에 대해 주파수를 가변시켜 줌으로써 급격한 부하변동에 대하여 신속하게 안정된 출력을 제공할 수 있다. 또한, 본 발명의 DC-DC 변환기는 부하변동이 작은 경우에는 주파수를 낮추어 효율을 증가시키는 반면에 부하 변동이 큰 경우에는 주파수를 높여 부하변동에 대하여 신속하게 대응하는 것을 가능하게 한다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (21)

  1. 액정표시소자용 디씨-디씨 변환기의 주파수조정회로에 있어서.
    액정표시소자의 부하의 전류를 감지하고 감지된 전류에 따른 제1 내지 제3전류레벨신호를 발생하는 부하전류 감지부와;
    상기 부하전류 감지부로부터 발생된 제1 내지 제3전류레벨신호와 외부로부터의 수평동기신호와 수직동기신호를 수신하여, 액정표시소자의 화면 디스플레이상태에 따른 부하전류의 변동에 대한 주파수 상향 및 하향조정용 제1 및 제2제어신호와 상기 수직동기신호의 블랭크구간에서의 주파수 가변용 제3 내지 제5제어신호를 동시에 발생하는 제어부와;
    상기 제어부로부터 발생된 상기 제어신호를 수신하여 부하변동에 따라 주파수를 가변시켜주는 주파수 가변부를 포함하는 것을 특징으로 하는 액정표시소자용 DC-DC변환기의 주파수 조정회로.
  2. 제1항에 있어서, 상기 부하전류 감지부는,
    상기 액정표시소자의 부하의 전류를 감지한 신호를 출력하는 감지부와;
    상기 감지부로부터 수신된 신호를 증폭하기 위한 증폭부와;
    상기 증폭부로부터 수신된 신호를 기준 전압과 비교하여 제1 내지 제3전류레벨신호를 발생하는 비교부를 포함하는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  3. 제2항에 있어서, 상기 감지부는 액정표시소자의 부하의 전류변화를 감지하기 위한 전류감지용 저항으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  4. 제3항에 있어서, 상기 증폭부는
    상기 전류감지용 저항 양단의 전압을 각각 전달하기 위한 제1 및 제2저항과;
    상기 제1 및 제2저항을 통해 인가되는 전류감지용 저항의 양단 전압을 각각 비반전단자 및 반전단자로 수신하여 증폭하는 연산증폭기와;
    상기 연산증폭기의 출력을 상기 연산증폭기의 비반전단자의 입력으로 피이드백시켜 주기위한 제3저항으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  5. 제4항에 있어서, 상기 비교부는
    제1 내지 제3기준전압을 발생하는 기준전압 발생수단과;
    상기 기준전압 발생수단으로부터 발생된 제1 내지 제3기준전압과 상기 증폭부의 출력신호를 비교하여 제1 내지 제3전류레벨신호를 발생하는 비교수단으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  6. 제5항에 있어서, 상기 기준전압 발생수단은 전원전압과 접지사이에 직렬연결되어 제1 내지 제3기준전압을 발생하는 전압분압용 다수의 저항으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  7. 제5항에 있어서, 상기 비교수단은
    상기 제1기준전압과 상기 증폭부의 출력신호를 비교하여 제1전류레벨신호를 발생하는 제1수단과;
    상기 제2기준전압과 상기 증폭부의 출력신호를 비교하여 제2전류레벨신호를 발생하는 제2수단과;
    상기 제3기준전압과 상기 증폭부의 출력신호를 비교하여 제3전류레벨신호를 발생하는 제3수단으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  8. 제7항에 있어서, 제1 내지 제3수단은 각각 비반전단자에 상기 증폭부의 출력신호가 인가되고 반전단자에는 제1 내지 제3기준전압이 각각 인가되며, 상기 비반전단자 및 반전단자에 인가되는 두 신호를 비교하여 제1 내지 제3전류레벨신호를 각각 발생하는 연산증폭기로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  9. 제1항에 있어서, 상기 제어부는
    외부로부터 수직동기신호가 반전된 반전수직동기신호와 상기 부하전류 감지부로부터의 제1 내지 제3전류레벨신호를 입력하여 부하전류에 따른 주파수 하향 및 상향조정을 위한 제1 및 제2제어신호를 발생하는 제1주파수 제어부와;
    상기 반전된 수직동기신호와 수평동기신호를 입력하여 블랭크구간에서의 주파수 가변을 위한 제3 내지 제5제어신호를 발생하는 제2주파수 제어부로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  10. 제9항에 있어서, 상기 제어부는 외부로부터 인가되는 수직동기신호를 반전시키고, 반전된 수직동기신호를 각각 제1주파수 제어부 및 제2주파수 제어부로 제공하기 위한 논리게이트를 더 포함하는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  11. 제9항에 있어서, 상기 제1주파수 제어부는
    상기 반전된 수직동기신호와 상기 부하전류 감지부로부터의 제2 및 제3전류레벨신호를 수신하여 부하전류에 따라 주파수를 하향조정하기 제1제어신호를 발생하는 하향신호 발생부와;
    상기 반전된 수직동기신호와 상기 부하전류 감지부로부터의 제1전류레벨신호를 수신하여 부하전류에 따라 주파수를 상향조정하기 위한 제2제어신호를 발생하는 상향신호 발생부를 포함하는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  12. 제11항에 있어서, 상기 제1주파수 제어부의 하향신호발생부는
    상기 부하전류 감지부로부터 발생된 제3전류레벨신호와 제2전류레벨신호의 반전신호를 수신하여 논리앤드동작을 수행하는 논리 게이트와;
    상기 논리 게이트의 출력신호를 입력신호로 하고 반전된 수직동기신호를 클럭신호로 하여 주파수 하향조정용 제1제어신호를 발생하는 제1D 플립플롭으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수조정회로.
  13. 제12항에 있어서, 상기 상향신호 발생부는 상기 부하전류 감지부로부터 발생된 제1전류레벨신호를 입력신호로 하고 반전된 수직동기신호를 클럭신호로 하여, 주파수 상향조정용 제2제어신호를 발생하는 하는 제2D 플립플롭으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수조정회로.
  14. 제9항에 있어서, 상기 제2주파수 제어부는
    반전된 수직동기신호와 외부로부터 수평동기신호를 수신하여, 상기 반전된 수직동기신호를 1H 씩 순차 시프트시켜주기 위한 시프트 레지스터부와;
    상기 시프트 레지스터부의 출력신호와 상기 제1주파수 제어부로부터 발생된 주파수상향조정용 제2제어신호를 입력하여 블랭크구간내에서의 주파수조정용 제3 내지 제5제어신호를 발생하는 논리부로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  15. 제14항에 있어서, 상기 제2주파수 제어부의 시프트 레지스터부는
    외부로부터의 수평동기신호를 클럭신호로 하고 반전된 수직동기신호를 입력신호로 하여 래치하는 제1D 플립플롭과;
    상기 제1D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 상기 반전된 수직동기신호를 1H 만큼 시프트시켜주는 제2D 플립플롭과;
    상기 제2D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 2H 만큼 시프트시켜 블랭크구간내에서의 주파수가변용 제5제어신호를 발생하기 위한 제3D 플립플롭과;
    상기 제3D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 3H만큼 시프트시켜 주기 위한 제4D 플립플롭과;
    상기 제4D 플립플롭의 출력신호를 입력신호로 하고 상기 수평동기신호를 클럭신호로 하여 반전된 수직동기신호를 를 4H 만큼 시프트시켜 주기위한 제5D 플립플롭으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수조정회로.
  16. 제15항에 있어서, 상기 제2주파수 제어부의 논리부는
    상기 제1 및 제5D 플립플롭의 출력신호를 수신하여 논리오아동작을 수행하는 제1논리 게이트와;
    상기 제1논리 게이트의 출력과 상기 상향신호 발생부에서 출력되는 제2제어신호를 입력하여 논리오아동작을 수행하여 블랭크 구간내에서의 주파수 가변용 제3제어신호를 발생하는 제2논리 게이트와;
    상기 제2 및 제4D 플립플롭의 출력신호를 수신하여 논리오아동작을 수행하여 블랭크구간내에서의 주파수 가변용 제4제어신호를 발생하는 제3논리 게이트로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC변환기의 주파수 조정회로.
  17. 제1항에 있어서, 상기 주파수 가변부는
    기본 주파수를 설정하는 기본주파수 설정부와;
    상기 제어부로부터 출력되는 제1제어신호에 따라서 상기 기본주파수 설정부에서 설정된 기본주파수를 부하의 전류변동에 따라 상향 또는 하향조정시켜주기 위한 제1주파수 조정부와;
    상기 제어부로부터 출력되는 제3 내지 제5제어신호에 따라서 블랭크구간내에서 상기 기본주파수 설정부에서 설정된 기본주파수를 가변시켜주기 위한 제2주파수 조정부로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  18. 제17항에 있어서, 상기 주파수 가변부의 기본주파수 설정부는 기본주파수 설정용 저항값을 제공하는, 출력단과 접지사이에 직렬연결된 제1 및 제2저항으로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  19. 제18항에 있어서, 제1주파수 조정부는 게이트에 상기 제어부로부터의 제1제어신호가 인가되며 소오스와 드레인이 상기 기본주파수 설정부의 저항의 양단에 연결되는 제1NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  20. 제19항에 있어서, 상기 제2주파수 조정부는
    상기 제어부로부터 인가되는 제3제어신호가 게이트에 인가되고 드레인이 상기 제1저항의 일단에 연결되는 제2NMOS트랜지스터와;
    상기 제2NMOS 트랜지스터의 소오스와 접지사이에 직렬연결된 제3 내지 제5저항과;
    게이트에 상기 제어부로부터의 제3제어신호가 인가되고 드레인이 상기 제3저항과 제4저항의 접속노드에 연결되며 소오스가 접지되는 제3NMOS 트랜지스터와;
    게이트에 상기 제어부로부터의 제2제어신호가 인가되고 드레인이 상기 제4 과 제5저항의 접속노드에 연결되고 소오스가 접지된 제4NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
  21. 제20항에 있어서, 제2주파수 설정부는 상기 NMOS 트랜지스터의 소오스와 드레인에 양단이 각각 연결된, 소프트 스타트 설정용 제1 및 제2캐패시터를 더 포함하는 것을 특징으로 하는 액정표시소자용 DC-DC 변환기의 주파수 조정회로.
KR1019980023352A 1998-06-22 1998-06-22 액정표시소자용디씨-디씨변환기의주파수조정회로 KR100325479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023352A KR100325479B1 (ko) 1998-06-22 1998-06-22 액정표시소자용디씨-디씨변환기의주파수조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023352A KR100325479B1 (ko) 1998-06-22 1998-06-22 액정표시소자용디씨-디씨변환기의주파수조정회로

Publications (2)

Publication Number Publication Date
KR20000002529A KR20000002529A (ko) 2000-01-15
KR100325479B1 true KR100325479B1 (ko) 2002-08-24

Family

ID=19540219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023352A KR100325479B1 (ko) 1998-06-22 1998-06-22 액정표시소자용디씨-디씨변환기의주파수조정회로

Country Status (1)

Country Link
KR (1) KR100325479B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247133B1 (ko) * 2014-12-31 2021-05-06 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR20000002529A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100595868B1 (ko) Ｄｃ/ｄｃ 컨버터
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US8531446B2 (en) DC-DC converter and controlling method thereof, and display device using the same
JP2005045993A (ja) Ｐｗｍスイッチングレギュレータ制御回路
KR100534211B1 (ko) 반도체 장치에 있어서의 듀티 사이클 보정회로
JP2011114343A (ja) 供給電源電圧の制御方法、該方法を実現するマルチチャンネル発光ダイオード駆動回路及びマルチチャンネルシステム
JP2004220602A (ja) デューティ補正回路を備えたアナログ遅延固定ループ
US20130038300A1 (en) Switching regulator, control circuit thereof, control method thereof and electronic apparatus
US9852860B2 (en) Parameter setting circuit of a power conversion apparatus and a method for generating a current
US11081036B1 (en) Slew rate enhancement circuit
US10143054B2 (en) Light-emitting diode driver
JP2008135835A (ja) Ｐｌｌ回路
KR20110130189A (ko) 램프 파형 생성 장치 및 방법
JP4899528B2 (ja) 電源装置
KR20080090520A (ko) 온도 보상 회로 및 시험 장치
US8222934B2 (en) DLL circuit and method of controlling the same
JP4939227B2 (ja) 振幅可変ドライバ回路、及び試験装置
JP2019071715A (ja) スイッチングレギュレータ
KR100325479B1 (ko) 액정표시소자용디씨-디씨변환기의주파수조정회로
JP2012120289A (ja) スイッチング電源回路およびこれを用いた電子機器
KR20160047190A (ko) 집적 회로
JP2009038927A (ja) 温度補償回路を有するｄｃ−ｄｃコンバータ
JP2007004420A (ja) 電源回路
US8531221B2 (en) Delay lock loop circuit and method
JP2004318339A (ja) ドロッパ型レギュレータ及びそれを用いた電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 17

EXPY Expiration of term