KR102246102B1

KR102246102B1 - 표시 장치

Info

Publication number: KR102246102B1
Application number: KR1020130144698A
Authority: KR
Inventors: 정형기
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-11-26
Filing date: 2013-11-26
Publication date: 2021-04-30
Also published as: US20150146123A1; US9164339B2; KR20150060355A

Abstract

표시 장치는 복수의 화소들이 배치된 표시 영역 및 상기 표시 영역 주변의 비표시 영역이 정의된 표시 패널, 제1 방향으로 연장되며, 상기 표시 영역 및 상기 비표시 영역의 경계면에서 상기 표시 영역의 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치되는 복수의 더미 패턴들, 및 상기 표시 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들과 오버랩되는 복수의 컬러 필터들을 포함하고, 상기 제2 방향에서 상기 비표시 영역에 인접한 상기 컬러 필터들의 소정의 영역은 대응하는 상기 더미 패턴들과 부분적으로 오버랩된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 컬러 필터의 들뜸 현상을 방지할 수 있는 표시 장치에 관한 것이다.

일반적으로 표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 데이터 전압들을 수신하는 복수의 데이터 라인들, 대응하는 게이트 라인들 및 대응하는 데이터 라인들에 연결된 복수의 화소들, 및 화소들에 색을 제공하는 복수의 컬러 필터들을 포함한다.

각각의 화소는 대응하는 게이트 라인을 통해 제공받은 게이트 신호에 응답하여 대응하는 데이터 라인을 통해 데이터 전압을 제공받는다. 화소는 데이터 전압에 대응하는 계조를 표시한다. 컬러 필터는 화소를 투과하는 광에 색을 제공한다. 따라서, 화소들에 의해 영상이 표시된다.

본 발명의 목적은 컬러 필터의 들뜸 현상을 방지할 수 있는 표시 장치를 제공하는데 있다.

본 발명의 실시 예에 따른 표시 장치는 복수의 화소들이 배치된 표시 영역 및 상기 표시 영역 주변의 비표시 영역이 정의된 표시 패널, 제1 방향으로 연장되며, 상기 표시 영역 및 상기 비표시 영역의 경계면에서 상기 표시 영역의 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치되는 복수의 더미 패턴들 및 상기 표시 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들과 오버랩되는 복수의 컬러 필터들을 포함하고, 상기 제2 방향에서 상기 비표시 영역에 인접한 상기 컬러 필터들의 소정의 영역은 대응하는 상기 더미 패턴들과 부분적으로 오버랩된다.

상기 더미 패턴들은 광을 반사시키는 금속을 포함한다.

상기 표시 영역은, 상기 각 화소에 대응하는 화소 영역, 상기 화소 영역 주변에 배치되며 상기 제1 방향으로 연장된 제1 비화소 영역, 및 상기 화소 영역 주변에 배치되며 상기 제2 방향으로 연장된 제2 비화소 영역을 포함하고, 상기 더미 패턴들의 소정의 영역은 상기 표시 영역의 상부 및 하부의 제1 비화소 영역의 소정의 영역에 배치된다.

상기 더미 패턴들은, 상기 제2 방향에서 상기 표시 영역의 상기 상부와 상기 비표시 영역의 경계면으로 정의되는 제1 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치된 복수의 제1 더미 패턴들 및 상기 표시 영역의 상기 하부와 상기 비표시 영역의 경계면으로 정의되는 제2 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치된 복수의 제2 더미 패턴들을 포함한다.

상기 제2 방향에서 상기 제1 더미 패턴들의 중심은 상기 제1 경계면에 오버랩되고, 상기 제2 방향에서 상기 제2 더미 패턴들의 중심은 상기 제2 경계면에 오버랩된다.

상기 제1 경계면에 인접한 상기 컬러 필터들의 상부의 소정의 영역은 상기 제1 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역에 배치된 상기 제1 더미 패턴들과 오버랩되고, 상기 제2 경계면에 인접한 상기 컬러 필터들의 하부의 소정의 영역은 상기 제2 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역에 배치된 상기 제2 더미 패턴들과 오버랩된다.

상기 각 화소는, 상기 화소 영역에 배치된 화소 전극, 상기 제1 비화소 영역에 배치되어 상기 제1 방향으로 연장된 게이트 라인, 상기 제2 비화소 영역에 배치되어 상기 제2 방향으로 연장되며, 상기 게이트 라인가 절연되어 교차하는 데이터 라인, 및 상기 화소 전극, 상기 게이트 라인, 및 상기 데이터 라인에 연결된 박막 트랜지스터를 포함한다.

상기 더미 패턴들은 상기 데이터 라인들 사이에 배치된다.

상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 양방향으로 연장된다.

상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 우측 방향으로 연장된다.

상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 좌측 방향으로 연장된다.

상기 더미 패턴들은 상기 데이터 라인과 동일한 물질로 형성되며 상기 데이터 라인과 동일한 층에 배치된다.

상기 더미 패턴들은 상기 게이트 라인과 동일한 물질로 형성되며 상기 게이트 라인과 동일한 층에 배치된다.

상기 각 화소는, 상기 화소 영역을 사이에 두고 상기 게이트 라인과 마주보도록 배치되며, 상기 제1 방향으로 연장된 스토리지 라인, 상기 스토리지 라인으로부터 분기되어 상기 제2 방향으로 서로 이격되어 연장된 제1 및 제2 분기 전극들, 상기 제2 방향으로 연장되어 상기 제2 비화소 영역에 배치되며, 상기 제1 방향에서 상기 데이터 라인의 폭보다 큰 폭을 갖는 차폐 전극, 및 상기 제1 비화소 영역에 배치된 블랙 매트릭스를 더 포함하고, 상기 스토리지 라인은 상기 화소 영역의 상부에 배치되고, 상기 제1 분기 전극과 상기 제2 분기 전극 사이에 배치된 상기 스토리지 라인 및 상기 제1 및 제2 분기 전극들은 상기 화소 전극과 부분적으로 오버랩된다.

상기 더미 패턴들은, 상기 제2 방향에서 상기 표시 영역의 상기 상부에 배치된 첫 번째 스토리지 라인으로부터 상부 방향으로 분기된 복수의 제1 더미 패턴들 및 상기 표시 영역의 상기 하부에 배치된 마지막 게이트 라인으로부터 하부 방향으로 분기된 복수의 제2 더미 패턴들을 포함한다.

본 발명의 다른 실시 예에 따른 표시 장치는 복수의 화소들이 배치된 표시 영역 및 상기 표시 영역 주변의 비표시 영역이 정의된 표시 패널, 제1 방향으로 연장되며, 상기 비표시 영역에 배치되는 복수의 더미 패턴들, 상기 표시 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들과 오버랩되는 복수의 컬러 필터들, 및 상기 컬러 필터들로부터 상기 제2 방향으로 연장되어 상기 비표시 영역에 배치된 복수의 더미 컬러 필터들을 포함하고, 상기 제2 방향에서 상기 더미 패턴들은 대응하는 상기 더미 컬러 필터들과 부분적으로 오버랩된다.

본 발명의 표시 장치는 컬러 필터의 들뜸 현상을 방지할 수 있다.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 표시 영역의 상부에 배치된 화소들의 평면도이다.
도 3은 도 1에 도시된 표시 영역의 하부에 배치된 화소들의 평면도이다.
도 4는 도 2에 도시된 I-I'선의 단면도이다.
도 5는 도 2에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 6은 도 2에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 7은 도 3에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
도 8a 및 도 8b는 제1 베이스 기판상에 더미 패턴이 없을 경우, 컬러 필터의 제조 방법을 설명하기 위한 도면이다.
도 9a 및 도 9b는 제1 베이스 기판상에 더미 패턴이 배치된 상태에서, 컬러 필터의 제조 방법을 설명하기 위한 도면이다.
도 10은 도 2에 도시된 더미 패턴들의 다른 배치 구성을 보여주는 도면이다.
도 11 및 도 12는 본 발명의 제2 실시 예에 따른 표시 장치의 화소들의 평면도이다.
도 13 및 도 14는 본 발명의 제3 실시 예에 따른 표시 장치의 화소들의 평면도이다.
도 15 및 도 16은 본 발명의 제4 실시 예에 따른 표시 장치의 화소들의 평면도이다.
도 17 및 도 18은 본 발명의 제5 실시 예에 따른 표시 장치의 화소들의 평면도이다.
도 19는 도 17에 도시된 Ⅴ-Ⅴ'선의 단면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 본 발명의 실시 예에 따른 표시장치(500)는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 및 구동 회로 기판(400)을 포함한다.

표시 패널(100)은 복수의 화소들(PX11~PXnm), 복수의 게이트 라인들(GL1~GLn), 및 복수의 데이터 라인들(DL1~DLm)을 포함한다. 표시 패널(100)의 평면상의 영역은 표시 영역(DA) 및 표시 영역(DA) 주변의 비 표시 영역(NDA)을 포함한다.

화소들(PX11~PXnm)은 매트릭스 형태로 배열되어 표시 영역(DA)에 배치된다. 예를 들어 화소들(PX11~PXnm)은 서로 교차하는 n개의 행들 및 m개의 열들로 배열될 수 있다. m 및 n은 0보다 큰 정수이다.

게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)은 서로 절연되어 교차하도록 배치된다. 게이트 라인들(GL1~GLn)은 게이트 구동부(200)에 연결되어 순차적인 게이트 신호들을 수신할 수 있다. 데이터 라인들(DL1~DLm)은 데이터 구동부(300)에 연결되어 아날로그 형태의 데이터 전압들을 수신할 수 있다.

화소들(PX11~PXnm)은 대응하는 게이트 라인들(GL1~GLn) 및 대응하는 데이터 라인들(DL1~DLm)에 연결된다. 화소들(PX11~PXnm)은 대응하는 게이트 라인들(GL1~GLn)을 통해 제공받은 게이트 신호들에 응답하여 대응하는 데이터 라인들(DL1~DLm)을 통해 데이터 전압들을 제공받는다. 화소들(PX11~PXnm)은 데이터 전압들에 대응하는 계조를 표시한다.

게이트 구동부(200)는 구동 회로 기판(400)에 실장된 타이밍 컨트롤러(미 도시됨)로부터 제공된 게이트 제어 신호에 응답하여 게이트 신호들을 생성한다. 게이트 신호들은 게이트 라인들(GL1~GLn)을 통해 순차적으로 그리고 행 단위로 화소들(PX11~PXnm)에 제공된다. 그 결과 화소들(PX11~PXnm)은 행 단위로 구동될 수 있다.

게이트 구동부(200)는 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 배치될 수 있다. 게이트 구동부(200)는 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 실장 될 수 있다.

그러나, 이에 한정되지 않고, 게이트 구동부(200)는 복수의 게이트 구동 칩들을 포함할 수 있다. 게이트 구동 칩들은 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장되거나 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 연결될 수 있다.

데이터 구동부(300)는 타이밍 컨트롤러로부터 영상 신호들 및 데이터 제어 신호를 제공받는다. 데이터 구동부(300)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 데이터 전압들을 생성한다. 데이터 구동부(300)는 데이터 전압들을 데이터 라인들(DL1~DLm)을 통해 화소들(PX11~PXnm)에 제공한다.

데이터 구동부(300)는 복수의 소스 구동칩들(310_1~310_k)을 포함한다. k는 0보다 크고 m보다 작은 정수이다. 소스 구동칩들(310_1~310_k)은 대응하는 연성회로기판들(320_1~320_k) 상에 실장되어 구동 회로 기판(400)과 표시영역(DA)의 상부에 인접한 비 표시 영역(NDA)에 연결된다. 즉, 데이터 구동부(300)는 테이프 캐리어 패키지 방식으로 표시 패널(100)에 연결될 수 있다.

그러나 이에 한정되지 않고, 소스 구동칩들(310_1~310_k)은 표시영역(DA)의 상부에 인접한 비 표시 영역(NDA)에 칩 온 글래스 방식으로 실장될 수 있다.

도 2는 도 1에 도시된 표시 영역의 상부에 배치된 화소들의 평면도이다. 도 3은 도 1에 도시된 표시 영역의 하부에 배치된 화소들의 평면도이다.

도 2 및 도 3에는 설명의 편의를 위해 각각 두 개의 화소들이 도시되었다. 그러나, 도 1에 도시된 다른 화소들 역시 동일한 구성을 가질 것이다. 이하 설명의 편의를 위해 도 2에 도시된 하나의 화소(PX1j)의 구성이 설명된다.

도 2는 표시 영역(DA)의 상부에 배치된 화소들의 평면도이므로, 제1 스토리지 라인(SL1) 및 제1 게이트 라인(GL1)이 도시되었다. 도 3은 표시 영역(DA)의 하부에 배치된 화소들의 평면도이므로, 제n 스토리지 라인(SLn) 및 제n 게이트 라인(GLn)이 도시되었다.

도 2 및 3을 참조하면, 표시 영역(DA)에서 화소(PX1j)의 평면상의 영역은 화소(PX1j)에 대응하는 화소 영역(PA) 및 화소 영역(PA) 주변의 비화소 영역(NPA1,NPA2)을 포함한다. 화소 영역(PA)은 영상이 표시되는 영역으로 정의되고, 비화소 영역(NPA1,NPA2)은 영상이 표시되지 않는 영역으로 정의될 수 있다.

화소(PX1j)는 대응하는 제1 게이트 라인(GL1) 및 대응하는 데이터 라인(DLj)에 연결된다. 구체적으로, 화소(PX1j)는 대응하는 제1 게이트 라인(GL1) 및 대응하는 데이터 라인(DLj)에 연결된 트랜지스터(Tr) 및 트랜지스터(Tr)에 연결된 화소 전극(PE)을 포함한다. 트랜지스터(Tr)는 비화소 영역(NPA1,NPA2)에 배치된다. 화소 전극(PE)은 화소 영역(PA)에 배치된다.

제1 게이트 라인(GL1)은 제1 방향(D1)으로 연장되어 비화소 영역(NPA1,NPA2)에 배치된다. 데이터 라인(DLj)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되어 비화소 영역(NPA1,NPA2)에 배치된다. 데이터 라인(DLj)은 제1 게이트 라인(GL1)과 절연되어 교차하도록 배치된다. j는 0보다 크고 m보다 작거나 같은 정수이다.

비화소 영역(NPA1,NPA2)은 제1 방향(D1)으로 연장된 제1 비화소 영역(NPA1) 및 제2 방향(D2)으로 연장된 제2 비화소 영역(NPA2)을 포함한다. 제1 게이트 라인(GL1)은 제1 비화소 영역(NPA1)에 배치된다. 데이터 라인(DLj)은 제2 비화소 영역(NPA2)에 배치된다.

트랜지스터(Tr)는 제1 게이트 라인(GL1)에 연결된 게이트 전극(GE), 데이터 라인(DLj)에 연결된 소스 전극(SE), 및 화소 전극(PE)에 연결된 드레인 전극(DE)을 포함한다.

트랜지스터(Tr)의 게이트 전극(GE)은 제1 게이트 라인(GL1)으로부터 분기되어 형성된다. 소스 전극(SE)은 데이터 라인(DLj)으로부터 분기되어 형성된다. 드레인 전극(DE)은 연장되어 컨택홀(CH)을 통해 화소 전극(PE)에 전기적으로 연결된다.

화소 전극(PE)은 제1 비화소 영역(NPA1)으로 연장되어 컨택홀(CH)을 통해 트랜지스터(Tr)의 드레인 전극(DE)에 전기적으로 연결된다. 구체적으로, 화소 전극(PE)으로부터 분기된 연결 전극(CNE)이 컨택홀(CH)을 통해 트랜지스터(Tr)의 드레인 전극(DE)에 연결된다. 연결 전극(CNE)은 제1 비화소 영역(NPA1)에 배치된다.

트랜지스터(Tr)는 제1 게이트 라인(GL1)을 통해 제공된 게이트 신호에 응답하여 턴 온된다. 턴 온된 트랜지스터(Tr)는 데이터 라인(DLj)으로부터 데이터 전압을 제공받아 화소 전극(PE)에 제공한다.

화소(PX1j)는 스토리지 전극부를 더 포함한다. 스토리지 전극부는 화소 전극(PE)과 부분적으로 오버랩되는 제1 스토리지 라인(SL1), 제1 분기 전극(SLa), 및 제2 분기 전극(SLb)에 의해 형성될 수 있다.

구체적으로, 제1 스토리지 라인(SL1)은 제1 방향(D1)으로 연장되어 대응하는 제1 게이트 라인(GL1)과 화소 영역(PA)을 사이에 두고 마주보도록 배치된다. 예를 들어, 제1 스토리지 라인(SL1)은 화소 영역(PA)의 상부에 배치되고, 제1 게이트 라인(GL1)은 화소 영역(PA)의 하부에 인접한 제1 비화소 영역(NPA1)에 배치된다.

제1 및 제2 분기 전극들(SLa,SLb)은 제1 스토리지 라인(SL1)으로부터 분기되어 제2 방향(D2)으로 서로 이격되어 연장된다. 제1 분기 전극(SLa)과 제2 분기 전극(SLb) 사이에 배치된 제1 스토리지 라인(SL1), 및 제1 및 제2 분기 전극들(SLa,SLa)은 화소 전극(PE)과 부분적으로 오버랩되어 스토리지 전극부를 형성한다.

제n 게이트 라인(GLn) 및 제n 스토리지 라인(SLn)의 구성은 전술한 제1 게이트 라인(GL1) 및 제1 스토리지 라인(SL1)의 구성과 동일하다.

구체적으로 도시하지 않았으나, 표시 패널(100)에는 게이트 라인들(GL1~GLn)에 대응하는 복수의 스토리지 라인들(SL1~SLn)이 배치된다. 스토리지 라인들(SL1~SLn)은 스토리지 전압 또는 공통 전압을 공통으로 인가받을 수 있다. 스토리지 라인들(SL1~SLn)은 게이트 라인들(GL1~GLn)과 동일층에 배치될 수 있다.

화소 전극(PE)은 줄기부(PEa) 및 줄기부(PEa)로부터 방사형으로 돌출되어 연장된 복수의 가지부들(PEb)을 포함한다. 줄기부(PEa)는 다양한 형상으로 제공될 수 있다. 예시적인 실시 예로서 도 2에 도시된 바와 같이 줄기부(PEa)는 십자형상을 가질 수 있다. 이러한 경우, 화소(PX1j)는 줄기부(PEa)에 의해 4개의 도메인들로 구분될 수 있다.

가지부들(PEb)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 가지부들(PEb)은 줄기부(PEa)에 의해 구획된 각각의 도메인 내에서 서로 평행하게 연장되며 서로 이격되어 배열된다. 서로 인접한 가지부들(PEb)은 마이크로미터 단위의 거리로 서로 이격되어 복수의 미세 슬릿들을 형성한다.

표시 패널(100)은 서로 마주보는 두 개의 기판 사이에 배치된 액정층을 포함할 수 있다. 복수의 미세 슬릿들에 의해 화소(PX1j)의 액정층의 액정분자들은 도메인별로 서로 다른 방향으로 프리틸트 된다. 따라서 액정 분자의 배향 방향이 서로 다른 네 개의 도메인이 액정층에 형성된다. 이와 같이 액정분자가 기울어지는 방향을 다양하게 하면 액정층을 포함하는 표시 장치(100)의 기준 시야각이 커질 수 있다.

화소 전극(PE)은 투명 도전성 물질로 형성될 수 있다. 예를 들어, 화소 전극(PE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 구성될 수 있다.

차폐 전극(SHE)이 제2 비화소 영역(NPA2)에 배치된다. 차폐 전극(SHE)은 제2 방향(D2)으로 연장된다. 차폐 전극(SHE)은 제1 방향(D1)에서 데이터 라인(DLj)의 폭보다 큰 폭을 갖는다. 실질적으로 차폐 전극(SHE)은 제2 비화소 영역(NPA2)에 오버랩되도록 배치된다. 차폐 전극(SHE)은 제2 비화소 영역(NPA2)에서 광을 차단하는 역할을 한다. 이러한 구성은 이하 상세히 설명될 것이다.

차폐 전극(SHE)은 화소 전극(PE)과 동일한 물질로 형성된다. 즉, 차폐 전극(SHE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 구성될 수 있다.

표시 영역(DA)에 제2 방향(D2)으로 연장된 복수의 컬러 필터들(CF)이 배치된다. 컬러 필터들(CF)은 제2 방향(D2)으로 배열된 화소들과 오버랩된다. 구체적으로 컬러 필터들(CF)은 각각 제2 방향(D2)으로 배열된 화소 영역들(PA)에 오버랩되도록 배치된다. 컬러 필터들(CF)은 제1 방향(D1)에서 서로 인접하도록 배치된다.

표시 영역(DA) 및 비표시 영역(NDA)의 경계면에서 표시 영역(DA)의 소정의 영역 및 비표시 영역(NDA)의 소정의 영역에 복수의 더미 패턴들(DPT1,DPT2)이 배치된다. 더미 패턴들(DPT1,DPT2)은 제1 방향(D1)으로 연장되어 데이터 라인들(DLj,DLj+1,DLj+2) 사이에 배치된다. 더미 패턴들(DPT1,DPT2)은 광을 반사시키는 금속 물질을 포함할 수 있다.

제2 방향(D2)에서 비표시 영역(NDA)에 인접한 컬러 필터들(CF)의 소정의 영역은 대응하는 더미 패턴들(DPT1,DPT2)과 부분적으로 오버랩된다. 예들 들어, 제2 방향(D2)에서 비표시 영역(NDA)에 인접한 컬러 필터들(CF)의 소정의 영역은 표시 영역(DA)의 상부 및 하부의 제1 비화소 영역(NPA1)의 소정의 영역에 배치된 더미 패턴들(DPT1,DPT2)과 오버랩된다.

구체적으로, 더미 패턴들(DPT1,DPT2)은 복수의 제1 더미 패턴들(DPT1) 및 복수의 제2 더미 패턴들(DPT2)을 포함한다. 이하, 제2 방향에서 표시 영역(DA)의 상부 및 비표시 영역(NDA)의 경계면은 제1 경계면(BA1)으로 정의된다. 또한, 표시 영역(DA)의 하부 및 비표시 영역(NDA)의 경계면은 제2 경계면(BA2)으로 정의된다.

제1 더미 패턴들(DPT1)은 제1 경계면(BA1)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역 및 제1 경계면(BA1)에 인접한 비표시 영역(NDA)의 소정의 영역에 배치된다.

제2 방향(D2)에서 제1 더미 패턴들(DPT1)의 중심은 제1 경계면(BA1)에 오버랩되도록 배치될 수 있다. 그러나, 이에 한정되지 않고, 제2 방향(D2)에서 제1 더미 패턴들(DPT1)의 중심은 평면상에서 제1 경계면(BA1)의 상부 또는 제1 경계면(BA1)의 하부에 배치될 수 있다.

제1 경계면(BA1)에 인접한 컬러 필터들(CF)의 상부의 소정의 영역은 제1 경계면(BA1)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역에 배치된 제1 더미 패턴들(DPT1)과 오버랩된다.

제2 더미 패턴들(DPT2)은 제2 경계면(BA2)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역 및 제2 경계면(BA2)에 인접한 비표시 영역(NDA)의 소정의 영역에 배치된다.

제2 방향(D2)에서 제2 더미 패턴들(DPT2)의 중심은 제2 경계면(BA2)에 오버랩되도록 배치될 수 있다. 그러나, 이에 한정되지 않고, 제2 방향(D2)에서 제2 더미 패턴들(DPT2)의 중심은 평면상에서 제2 경계면(BA2)의 상부 또는 제2 경계면(BA2)의 하부에 배치될 수 있다.

제2 경계면(BA2)에 인접한 컬러 필터들(CF)의 하부의 소정의 영역은 제2 경계면(BA2)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역에 배치된 제2 더미 패턴들(DPT2)과 오버랩된다.

도 4는 도 2에 도시된 I-I'선의 단면도이다. 도 5는 도 2에 도시된 Ⅱ-Ⅱ'선의 단면도이다.

도 4 및 도 5를 참조하면, 화소(PX1j)는 제1 기판(110), 제1 기판(110)과 마주보는 제2 기판(120), 및 제1 기판(110)과 제2 기판(120) 사이에 배치된 액정층(LC)을 포함한다.

제1 기판(110)은 제1 베이스 기판(111), 및 제1 베이스 기판(111) 상에 배치된 트랜지스터(Tr), 컬러 필터(CF), 차폐 전극(SHE), 화소 전극(PE), 및 블랙 매트릭스(BM)를 포함한다.

구체적으로, 제1 베이스 기판(111) 상에 트랜지스터(Tr)의 게이트 전극(GE) 및 제1 스토리지 라인(SL1)으로부터 분기된 제1 및 제2 분기 전극들(SLa,SLb)이 배치된다. 제1 베이스 기판(111)은 투명 또는 불투명한 절연 기판 일 수 있다. 예를 들어, 제1 베이스 기판(111)은 실리콘 기판, 유리 기판, 및 플라스틱 기판일 수 있다.

제1 베이스 기판(111) 상에 게이트 전극(GE), 및 제1 및 제2 분기 전극들(SLa,SLb)을 덮도록 제1 절연막(112)이 배치된다. 제1 절연막(112)은 게이트 절연막으로 정의될 수 있다. 제1 절연막(112)은 무기 물질을 포함하는 무기 절연막일 수 있다.

게이트 전극(GE)을 덮고 있는 제1 절연막(112) 상에 트랜지스터(Tr)의 반도체 층(SM)이 배치된다. 도시하지 않았으나, 반도체 층(SM)은 액티브 층 및 오믹 콘택층을 포함할 수 있다.

반도체 층(SM) 및 제1 절연막(112) 상에 트랜지스터(Tr)의 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격되어 배치된다. 또한, 제2 비화소 영역(NPA2)에서 제1 절연막(112) 상에 데이터 라인(DLj+1)이 배치된다. 반도체 층(SM)은 소스 전극(SE) 및 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 형성한다.

제1 절연막(112) 상에 트랜지스터(Tr) 및 데이터 라인(DLj+1)을 덮도록 제2 절연막(113)이 배치된다. 제2 절연막(113)은 패시베이션(passivation)막으로 정의될 수 있다. 제2 절연막(113)은 무기물질을 포함하는 무기 절연막일 수 있다. 제2 절연막(113)은 노출된 반도체 층(SM)의 상부를 커버 한다.

제2 절연막(113) 상에 컬러 필터들(CF)이 배치된다. 전술한 바와 같이 컬러 필터들(CF)는 제2 방향(D2)으로 연장되어 제2 방향(D2)에 배열된 화소 영역들(PA)에 오버랩된다. 도시된 바와 같이, 컬러 필터들(CF)은 제2 비화소 영역(NPA2)에서 서로 접촉되도록 배치될 수 있다.

컬러 필터(CF)는 화소를 투과하는 광에 색을 제공한다. 컬러 필터(CF)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 어느 하나일 수 있다. 컬러 필터들(CF)은 제1 방향(D1)으로 적색, 녹색, 및 청색 컬러 필터 순서로 배치될 수 있다. 그러나, 이에 한정되지 않고, 컬러 필터(CF)는 백색 컬러 필터를 포함하고, 다양한 순서로 배치될 수 있다.

제2 비화소 영역(NPA2)에서 컬러필터(CF) 상에 차폐 전극(SHE)이 배치된다. 차폐 전극(SE)의 폭은 데이터 라인(DLj+1)의 폭보다 크며 제2 비화소 영역(NPA2)과 오버랩되도록 배치될 수 있다. 차폐 전극(SE)을 덮도록 컬러 필터(CF) 상에 제3 절연막(114)이 배치된다. 제3 절연막(114)은 무기 물질을 포함하는 무기 절연막일 수 있다.

제3 절연막(114), 컬러 필터(CF), 및 제2 절연막(113)을 관통하여 드레인 전극(DE)의 소정의 영역을 노출시키는 컨택홀(CH)이 형성된다. 화소 영역(PA)에서 제3 절연막(114) 상에 화소 전극(PE)이 배치된다. 화소 전극(PE)으로부터 분기된 연결 전극(CNE)은 컨택홀(CH)을 통해 트랜지스터(Tr)의 드레인 전극(DE)에 연결된다.

제1 비화소 영역(NPA1)에서 제3 절연막(114) 상에 블랙 매트릭스(BM)가 배치된다. 제1 방향(D1)으로 연장된 제1 비화소 영역(NPA1)과 제2 방향(D2)으로 연장된 제2 비화소 영역(NPA2)은 서로 교차한다. 따라서, 제1 비화소 영역(NPA1)과 제2 비화소 영역(NPA2)의 교차 영역에도 블랙 매트릭스(BM)가 배치된다.

블랙 매트릭스(BM)는 제1 비화소 영역(NPA1)에서 영상을 구현함에 있어 불필요한 광을 차단한다. 블랙 매트릭스(BM)는 제1 비화소 영역(NPA1)과 인접한 화소 영역(PA)의 가장 자리에서 발생할 수 있는 액정 분자들의 이상 거동에 의한 빛 샘을 차단한다. 또한, 블랙 매트릭스(BM)는 제1 비화소 영역(NPA1)과 인접한 컬러 필터(CF)의 가장자리에서 나타날 수 있는 혼색을 차단할 수 있다.

제2 기판(120)은 제2 베이스 기판(121) 및 화소 전극(PE)과 마주보도록 제2 베이스 기판(121)의 하부에 배치된 공통 전극(CE)을 포함한다. 제2 베이스 기판(121)은 투명 또는 불투명한 절연 기판 일 수 있다.

공통 전극(CE)은 투명 도전성 물질로 형성될 수 있다. 예를 들어, 공통 전극(CE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 구성될 수 있다.

도시하지 않았으나, 표시 패널(110)에 광을 제공하기 위한 백라이트 유닛이 표시 패널(110)의 하부에 배치될 수 있다.

트랜지스터(Tr)를 통해 화소 전극(PE)에 데이터 전압이 인가된다. 공통 전극(CE)에는 공통 전압이 인가된다. 데이터 전압 및 공통 전압의 전압 차이에 의해 화소 전극(PE)과 공통 전극(CE) 사이에 전계가 형성된다. 화소 전극(PE)과 공통 전극(CE) 사이에 형성된 전계에 의해 액정층(LC)의 액정 분자들이 구동된다. 전계에 의해 구동된 액정 분자들에 의해 광 투과율이 조절되어 영상이 표시된다.

도시하지 않았으나, 실질적으로, 화소(PX1j)는 트랜지스터(Tr), 및 트랜지스터(Tr)에 연결된 액정 커패시터 및 스토리지 커패시터를 포함한다. 액정 커패시터는 화소 전극(PE)과 공통 전극(CE), 및 화소 전극(PE)과 공통 전극(CE) 사이에 배치된 액정층(LC)에 의해 형성된다. 스토리지 커패시터는 화소 전극(PE), 및 화소 전극(PE)과 부분적으로 오버랩되는 제1 및 제2 분기 전극들(SLa,SLb)과 제1 스토리지 라인(SL1)에 의해 형성된다.

액정 커패시터에 공통 전압과 데이터 전압의 차이에 대응하는 화소 전압이 충전되어 액정층(LC)이 구동될 수 있다. 스토리지 커패시터는 액정 커패시터에 충전된 화소 전압을 보완해주는 역할을 한다.

공통 전극(CE)과 차폐 전극(SHE)에는 공통 전압이 인가된다. 즉, 공통 전극(CE)과 차폐 전극(SHE)에 동일한 전압이 인가된다. 따라서, 제2 비화소 영역(NPA2)에서 차폐 전극(SHE)과 공통 전극(CE) 사이에 전계가 형성되지 않는다.

제2 비화소 영역(NPA2)에 전계가 형성되지 않으므로, 액정층(LC)의 액정 분자들이 구동되지 않는다. 이러한 경우, 액정 분자들은 광을 투과시키지 않는다. 그 결과 제2 비화소 영역(NPA2)에서 광이 차단된다.

제2 비화소 영역(NPA2)에 블랙 매트릭스(BM)가 배치되지 않더라도 차폐 전극(SHE)에 의해 광이 차단되므로, 제2 비화소 영역(NPA2)은 흑색으로 표시될 수 있다.

도 6은 도 2에 도시된 Ⅲ-Ⅲ'선의 단면도이다. 도 7은 도 3에 도시된 Ⅳ-Ⅳ'선의 단면도이다.

도 6 및 도 7을 참조하면, 제1 베이스 기판(111)상에 제1 절연막(112)이 배치된다. 제1 경계면(BA1)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역 및 제1 경계면(BA1)에 인접한 비표시 영역(NDA)의 소정의 영역에서 제1 절연막(112) 상에 제1 더미 패턴(DPT1)이 배치된다.

제2 경계면(BA2)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역 및 제2 경계면(BA2)에 인접한 비표시 영역(NDA)의 소정의 영역에서 제1 절연막(112) 상에 제2 더미 패턴(DPT2)이 배치된다.

도 3에 도시된 데이터 라인(DLj+1)을 참조하면, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)과 동일한 층에 배치된다. 또한, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)과 동일한 물질로 형성될 수 있다. 즉, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)과 동일한 층에 동시에 패터닝되어 형성될 수 있다.

제1 및 제2 더미 패턴들(DPT1,DPT2)을 덮도록 제2 절연막(113)이 제1 절연막(112) 상에 배치된다. 제2 절연막(113) 상에 배치되며, 제2 방향(D2)으로 연장된 컬러 필터(CF)의 경계면은 소정의 경사면을 갖고 제1 경계면(BS1) 및 제2 경계면(BS2)에 오버랩되도록 배치될 수 있다.

제1 경계면(BA1)에 인접한 컬러 필터(CF)의 소정의 영역은 제1 경계면(BA1)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역에 배치된 제1 더미 패턴(DPT1)과 오버랩된다. 제2 경계면(BA2)에 인접한 컬러 필터(CF)의 소정의 영역은 제2 경계면(BA2)에 인접한 제1 비화소 영역(NPA1)의 소정의 영역에 배치된 제2 더미 패턴(DPT2)과 오버랩된다.

표시 영역(DA) 및 비표시 영역(NDA)에서 컬러 필터(CF)를 덮도록 제2 절연막(113) 상에 제3 절연막(114)이 배치될 수 있다. 제3 절연막(114) 상에 배치된 블랙 매트릭스(BM)는 비표시 영역(NDA)에도 배치될 수 있다.

도 8a 및 도 8b는 제1 베이스 기판상에 더미 패턴이 없을 경우, 컬러 필터의 제조 방법을 설명하기 위한 도면이다.

도 8a를 참조하면, 제2 절연막(113) 상에 컬러 필터(CF)를 형성하기 위한 감광성 수지(PR)가 배치된다. 감광성 수지(PR)는 네거티브 타입 감광성 수지(PR)일 수 있다.

감광성 수지(PR) 상에 표시 영역(DA)에 대응하는 오픈부(OP)를 포함하는 마스크(M)가 배치된다. 오픈부(OP)를 통해 감광성 수지(PR)가 노광 된다. 노광 공정 시 빛의 회절 현상에 의해 표시 영역(DA)에 인접한 비표시 영역(NDA)까지 광이 제공될 수 있다.

감광성 수지(PR)를 투과하는 광의 경로가 길어질수록, 감광성 수지(PR)에 제공되는 광량이 줄어든다. 즉, 단면상에서 감광성 수지(PR)의 하부로 갈수록 광량이 줄어들 수 있다.

제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에서 빛의 회절 현상에 의해 광은 감광성 수지(PR)에 수직으로 제공되지 않고, 소정의 각도를 갖고 제공된다. 따라서, 감광성 수지(PR)에 수직으로 제공되는 광의 경로보다 감광성 수지(PR)에 소정의 각도를 갖고 제공되는 광의 경로가 길어진다.

그 결과, 제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에 배치된 감광성 수지(PR)의 하부에 가장 적은 광량이 제공될 수 있다.

도 8b를 참조하면, 감광성 수지(PR)가 현상될 경우, 노광된 부분을 제외한 감광성 수지(PR)가 식각되어 제거된다. 잔존하는 감광성 수지(PR)에 의해 컬러 필터(CF)가 형성된다. 감광성 수지(PR)에 제공된 광량은 이하 노광량으로 정의된다.

현상 공정시, 노광량이 소정의 임계값 이상일 경우, 광에 노출된 감광성 수지(PR)는 제거되지 않고 잔존한다. 그러나, 노광량이 소정의 임계값보다 작을 경우, 감광성 수지(PR)는 식각되어 제거된다. 또한, 노광량이 임계값보다 작아질수록 감광성 수지(PR)의 식각량이 급격히 증가될 수 있다.

따라서, 도 8b에 도시된 바와 같이, 제1 및 제2 경계면들(BA1,BA2)에 인접한 제1 영역(A1)에서 감광성 수지(PR)의 하부가 과도하게 식각되어 컬러 필터(CF)의 들뜸 현상이 발생 될 수 있다. 즉, 제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에서 감광선 수지(PR)의 하부가 식각되고, 제1 및 제2 경계면들(BA1,BA2)에 인접한 표시 영역(DA)까지 감광성 수지(PR)의 하부가 식각될 수 있다.

도 9a 및 도 9b는 제1 베이스 기판상에 더미 패턴이 배치된 상태에서, 컬러 필터의 제조 방법을 설명하기 위한 도면이다.

도 9a를 참조하면, 노광 공정 시 빛의 회절 현상에 의해 표시 영역(DA)에 인접한 비표시 영역(NDA)까지 광이 제공될 수 있다.

제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에서 빛의 회절 현상에 의해 광은 감광성 수지(PR)에 수직으로 제공되지 않고, 소정의 각도를 갖고 제공된다. 감광성 수지(PR)에 수직으로 제공되는 광의 경로보다 감광성 수지(PR)에 소정의 각도를 갖고 제공되는 광의 경로가 길어진다.

제1 및 제2 더미 패턴들(DPT1,DPT2)은 제1 및 제2 경계면들(BA1,BA2)에서 표시 영역(DA) 및 비표시 영역(NDA)의 소정의 영역에 배치된다. 제1 및 제2 더미 패턴들(DPT1,DPT2)은 광을 반사시킬 수 있다.

감광성 수지(PR)를 투과한 광은 감광성 수지(PR) 하부에 배치된 제1 및 제2 더미 패턴들(DPT1,DPT2)에 의해 반사된다. 따라서, 제1 및 제2 더미 패턴들(DPT1,DPT2)에 의해 제1 및 제2 경계면들(BA1,BA2)에 인접한 감광성 수지(PR)의 하부에 다시 광이 제공된다.

즉, 제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에 배치된 감광성 수지(PR)의 하부에 다시 광이 제공될 수 있다. 그 결과, 제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에 배치된 감광성 수지(PR)의 하부에 제공되는 광량이 증가될 수 있다.

도 9b를 참조하면, 감광성 수지(PR)가 현상될 경우, 노광된 부분을 제외한 감광성 수지(PR)가 식각되어 제거된다. 잔존하는 감광성 수지(PR)에 의해 컬러 필터(CF)가 형성된다.

제1 및 제2 경계면들(BA1,BA2)에 인접한 비표시 영역(NDA)에 배치된 감광성 수지(PR)의 하부의 노광량이 증가되므로, 감광성 수지(PR)가 과도하게 식각되지 않을 수 있다. 즉, 현상 공정시, 감광성 수지(PR)가 정상적으로 제거되므로, 컬러 필터(CF)의 경계면은 제1 및 제2 경계면들(BA1,BA2)에 오버랩되는 소정의 경사면을 가질 수 있다. 따라서, 도 9b에 도시된 바와 같이, 컬러 필터(CF)의 들뜸 현상이 방지될 수 있다.

결과적으로, 본 발명의 표시 장치(500)는 컬러 필터(CF)의 들뜸 현상을 방지할 수 있다.

도 10은 도 2에 도시된 더미 패턴들의 다른 배치 구성을 보여주는 도면이다.

도 10을 참조하면, 제1 더미 패턴(DPT1)은 제1 베이스 기판(111) 상에 배치된다. 즉, 제1 더미 패턴(DPT1)은 게이트 전극(GE)과 동일한 층에 배치된다. 게이트 전극(GE)은 제1 게이트 라인(GL1)로부터 분기되어 형성된다. 따라서, 실질적으로, 제1 더미 패턴들(DPT1)은 게이트 라인들(GL1~GLn)과 동일한 층에 배치된다.

또한, 제1 더미 패턴들(DPT1)은 게이트 라인들(GL1~GLn)과 동일한 물질로 형성될 수 있다. 즉, 제1 더미 패턴들(DPT1)은 게이트 라인들(GL1~GLn)과 동일한 층에 동시에 패터닝되어 형성될 수 있다.

도시하지 않았으나 제2 더미 패턴들(DPT2)도 제1 더미 패턴들(DPT1)과 동일하게 형성되다. 즉, 제2 더미 패턴들(DPT2)은 게이트 라인들(GL1~GLn)과 동일한 층에 동시에 패터닝되어 형성될 수 있다. 제1 및 제2 더미 패턴들(DPT1,DPT2)은 광을 반사시키는 금속 물질을 포함할 수 있다.

제1 및 제2 더미 패턴들(DPT1,DPT2)에 의해 컬러 필터(CF)의 들뜸 현상이 방지되는 설명은 앞서 상세히 설명되었으므로 생략된다.

도 11 및 도 12는 본 발명의 제2 실시 예에 따른 표시 장치의 화소들의 평면도이다.

도 11은 표시 패널의 표시 영역(DA)의 상부에 배치된 화소들의 평면도이며, 도 12는 표시 패널의 표시 영역(DA)의 하부에 배치된 화소들의 평면도이다.

도 11 및 도 12에 도시된 표시 패널의 구성은 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만 다르고 실질적으로, 도 2 및 도 3에 도시된 표시 패널(100)의 구성과 동일하다. 따라서, 이하, 도 11 및 도 12를 참조하여, 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만이 설명될 것이다.

이하, 제1 방향(D1)은 제1 방향(D1)에서 양방향을 모두 포함하는 개념으로 정의된다. 즉, 제1 방향(D1)은 제1 방향(D1)에서 좌측 방향 및 우측 방향을 포함한다. 또한, 제2 방향(D2)은 제2 방향(D2)에서 양방향을 모두 포함하는 개념으로 정의된다. 즉, 제2 방향(D2)은 제2 방향(D2)에서 상부 방향 및 하부 방향을 포함한다.

도 11 및 도 12를 참조하면, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)로부터 각각 분기되어 제1 방향(D1)에서 양방향으로 연장된다. 즉, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)로부터 각각 분기되어 제1 방향(D1)에서 좌측 방향 및 우측 방향으로 연장된다.

제1 및 제2 더미 패턴들(DPT1,DPT2)은 광을 반사시키는 금속 물질을 포함할 수 있다. 따라서, 제1 및 제2 더미 패턴들(DPT1,DPT2)에 의해 컬러 필터(CF)의 들뜸 현상이 방지될 수 있다.

결과적으로, 본 발명의 제2 실시 예에 따른 표시 장치는 컬러 필터(CF)의 들뜸 현상을 방지할 수 있다.

도 13 및 도 14는 본 발명의 제3 실시 예에 따른 표시 장치의 화소들의 평면도이다.

도 13은 표시 패널의 표시 영역(DA)의 상부에 배치된 화소들의 평면도이며, 도 14는 표시 패널의 표시 영역(DA)의 하부에 배치된 화소들의 평면도이다.

도 13 및 도 14에 도시된 표시 패널의 구성은 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만 다르고 실질적으로, 도 2 및 도 3에 도시된 표시 패널(100)의 구성과 동일하다. 따라서, 이하, 도 13 및 도 14를 참조하여, 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만이 설명될 것이다.

도 13 및 도 14를 참조하면, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)로부터 각각 분기되어 제1 방향(D1)에서 우측 방향으로 연장된다. 그러나, 이에 한정되지 않고, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인들(DLj,DLj+1,DLj+2)로부터 각각 분기되어 제1 방향(D1)에서 좌측 방향으로 연장될 수 있다.

결과적으로, 본 발명의 제3 실시 예에 따른 표시 장치는 컬러 필터(CF)의 들뜸 현상을 방지할 수 있다.

도 15 및 도 16은 본 발명의 제4 실시 예에 따른 표시 장치의 화소들의 평면도이다.

도 15는 표시 패널의 표시 영역(DA)의 상부에 배치된 화소들의 평면도이며, 도 16은 표시 패널의 표시 영역(DA)의 하부에 배치된 화소들의 평면도이다.

도 15 및 도 16에 도시된 표시 패널의 구성은 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만 다르고 실질적으로, 도 2 및 도 3에 도시된 표시 패널(100)의 구성과 동일하다. 따라서, 이하, 도 15 및 도 16을 참조하여, 제1 및 제2 더미 패턴들(DPT1,DPT2)의 구성만이 설명될 것이다.

도 15 및 도 16를 참조하면, 제1 더미 패턴들(DPT1)은 표시 영역(DA)의 상부에 배치된 제1 스토리지 라인(SL1)으로부터 분기되어 제2 방향(D2)에서 상부 방향으로 연장된다. 제1 스토리지 라인(SL1)은 스토리지 라인들(SL1~SLn) 중 첫 번째 스토리지 라인으로 정의된다.

제2 더미 패턴들(DPT2)은 표시 영역(DA)의 하부에 배치된 제n 게이트 라인(GLn)으로부터 분기되어 제2 방향(D2)에서 하부 방향으로 연장된다. 제n 게이트 라인(GLn)은 게이트 라인들(GL1~GLn) 중 마지막 게이트 라인으로 정의될 수 있다.

결과적으로, 본 발명의 제4 실시 예에 따른 표시 장치는 컬러 필터(CF)의 들뜸 현상을 방지할 수 있다.

도 17 및 도 18은 본 발명의 제5 실시 예에 따른 표시 장치의 화소들의 평면도이다. 도 19는 도 17에 도시된 Ⅴ-Ⅴ'선의 단면도이다.

도 17은 표시 패널의 표시 영역(DA)의 상부에 배치된 화소들의 평면도이며, 도 18은 표시 패널의 표시 영역(DA)의 하부에 배치된 화소들의 평면도이다.

도 17 및 도 18에 도시된 표시 패널의 구성은 제1 및 제2 더미 패턴들(DPT1,DPT2), 컬러 필터들(CF), 및 차폐 전극(SHE)의 구성만 다르고 실질적으로, 도 2 및 도 3에 도시된 표시 패널(100)의 구성과 동일하다. 따라서, 이하, 도 17 및 도 18을 참조하여, 제1 및 제2 더미 패턴들(DPT1,DPT2), 컬러 필터들(CF), 및 차폐 전극(SHE)의 구성이 설명될 것이다.

도 17 및 도 18을 참조하면, 더미 패턴들(DPT1,DPT2)은 제1 방향(D1)으로 연장되어 비표시 영역(NDA)에 배치된 복수의 제1 더미 패턴들(DPT1) 및 복수의 제2 더미 패턴들(DPT2)을 포함한다.

제1 더미 패턴들(DPT1)은 제2 방향(D2)에서 표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에 배치된다. 제2 더미 패턴들(DPT2)은 표시 영역(DA)의 하부에 인접한 비표시 영역(NDA)에 배치된다.

컬러 필터들(CF)은 제2 방향(D2)으로 연장되어 제2 방향(D2)에 배열된 화소들과 오버랩되도록 배치된다.

본 발명의 실시 예에 따른 표시 패널은 컬러 필터들(CF)로부터 각각 제2 방향(D2)으로 연장되어 비표시 영역(NDA)에 배치된 복수의 더미 컬러 필터들(DCF1,DCF2)을 더 포함한다. 즉, 컬러 필터들(CF)은 제2 방향(D2)에서 비표시 영역(NDA)까지 연장될 수 있다. 제1 및 제2 더미 패턴들(DPT1,DPT2)은 대응하는 더미 컬러 필터들(DCF1,DCF2)과 부분적으로 오버랩된다.

구체적으로, 더미 컬러 필터들(DCF1,DCF2)은 복수의 제1 더미 컬러 필터들(DCF1) 및 복수의 제2 더미 컬러 필터들(DCF2)을 포함한다. 제1 더미 컬러 필터들(DCF1)은 표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에 배치된다. 제2 더미 컬러 필터들(DCF2)은 표시 영역(DA)의 하부에 인접한 비표시 영역(NDA)에 배치된다.

제1 더미 컬러 필터들(DCF1)의 상부의 소정의 영역은 대응하는 제1 더미 패턴들(DPT1)과 부분적으로 오버랩된다. 제2 더미 컬러 필터들(DCF2)의 하부의 소정의 영역은 대응하는 제2 더미 패턴들(DPT2)과 부분적으로 오버랩된다.

제1 및 제2 더미 패턴들(DPT1,DPT2)은 광을 반사시키는 금속 물질을 포함할 수 있다. 따라서, 제1 및 제2 더미 패턴들(DPT1,DPT2)에 의해 제1 및 제2 더미 컬러 필터들(DCF1,DCF2)의 들뜸 현상이 방지될 수 있다.

제1 및 제2 더미 패턴들(DPT1,DPT2)은 데이터 라인(DLj)과 동일한 물질로 형성되어 데이터 라인(DLj)과 동일한 층에 배치될 수 있다. 그러나 이에 한정되지 않고, 제1 및 제2 더미 패턴들(DPT1,DPT2)은 제1 게이트 라인(GL1)과 동일한 물질로 형성되어 제1 게이트 라인(GL1)과 동일한 층에 배치될 수 있다

차폐 전극(SHE)은 표시 영역(DA)의 상부 및 하부에 인접한 비표시 영역(NDA)으로 연장된다. 표시 영역(DA)의 상부 및 하부에 인접한 비표시 영역(NDA)에서 차폐 전극(SHE)은 대응하는 제1 더미 컬러 필터(DCF1)의 상부 경계면 및 대응하는 제2 더미 컬러 필터(DCF2)의 하부 경계면을 경유하여 연장된다.

구체적으로, 표시 영역(DA)의 상부 및 하부에 인접한 비표시 영역(NDA)으로 연장된 차폐 전극(SHE)은 제1 연장부(EX1) 및 제2 연장부(EX2)를 포함한다.

표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에서 차폐 전극(SHE)의 제1 연장부(EX1)는 제1 방향(D1)으로 연장되어 대응하는 제1 더미 컬러 필터(DCF1)에 오버랩되도록 배치된다.

표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에서 차폐 전극(SHE)의 제2 연장부(EX2)는 제1 연장부(EX1)의 끝단에서 제2 방향(D2)으로 연장되며, 대응하는 제1 더미 컬러 필터(DCF1)의 상부 경계면을 경유하여 연장된다.

표시 영역(DA)의 하부에 인접한 비표시 영역(NDA)에서 차폐 전극(SHE)의 제1 연장부(EX1)는 제1 방향(D1)으로 연장되어 대응하는 제2 더미 컬러 필터(DCF2)에 오버랩되도록 배치된다.

표시 영역(DA)의 하부에 인접한 비표시 영역(NDA)에서 차폐 전극(SHE)의 제2 연장부(EX2)는 제1 연장부(EX1)의 끝단에서 제2 방향(D2)으로 연장되며, 대응하는 제2 더미 컬러 필터(DCF2)의 하부 경계면을 경유하여 연장된다.

도 19를 참조하면, 차폐 전극(SHE)의 제2 연장부(EX2)는 표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에서 제1 더미 컬러 필터(DCF1) 상에 배치된다. 또한, 제2 연장부(EX2)는 표시 영역(DA)의 상부에 인접한 비표시 영역(NDA)에서 제1 더미 컬러 필터(DCF1)의 상부 경계면을 경유하여 연장된다.

도시하지 않았으나, 차폐 전극(SHE)의 제2 연장부(EX2)는 표시 영역(DA)의 하부에 인접한 비표시 영역(NDA)에서 제2 더미 컬러 필터(DCF2)의 하부 경계면을 경유하여 연장될 수 있다.

차폐 전극(SHE)이 들뜸 현상이 발생된 컬러 필터(CF)의 경계면을 경유하도록 배치될 경우, 들뜸 현상이 발생된 영역에서 차폐 전극(SHE)이 단선될 수 있다. 즉, 도 8b에 도시된 바와 같이 들뜸 현상이 발생된 제1 공간(A1)으로 인해 컬러 필터(CF)의 경계면에서 차폐 전극(SHE)이 정상적으로 형성되지 않을 수 있다.

그러나, 들뜸 현상이 발생되지 않는 본 발명의 제1 및 제2 더미 컬러 필터들(DCF1,DCF2)의 경계면들은 정상적인 경사면을 가질 수 있다. 차폐 전극(SHE)이 정상적인 경사면을 갖는 제1 및 제2 더미 컬러 필터들(DCF1,DCF2)의 경계면들을 경유하여 연장될 경우, 차폐 전극(SHE)의 단선이 방지할 수 있다.

결과적으로, 본 발명의 제5 실시 예에 따른 표시 장치는 컬러 필터(CF)의 들뜸 현상을 방지하고 차폐 전극(SHE)의 단선을 방지할 수 있다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 400: 구동 회로 기판
500: 표시 장치 110: 제1 기판
120: 제2 기판 111,121: 제1 및 제2 베이스 기판
112: 제1 절연막 113: 제2 절연막
114: 제3 절연막 SHE: 차폐 전극
CF: 컬러 필터 BM: 블랙 매트릭스
PE: 화소 전극 CE: 공통 전극
CNE: 연결 전극 CH: 컨택홀

Claims

복수의 화소들이 배치된 표시 영역 및 상기 표시 영역 주변의 비표시 영역이 정의된 표시 패널;
제1 방향으로 연장되며, 상기 표시 영역 및 상기 비표시 영역의 경계면에서 상기 표시 영역의 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치되는 복수의 더미 패턴들; 및
상기 표시 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들과 오버랩되는 복수의 컬러 필터들을 포함하고,
상기 제2 방향에서 상기 비표시 영역에 인접한 상기 컬러 필터들의 소정의 영역은 상기 더미 패턴들과 부분적으로 오버랩되고,
상기 각 화소는,
화소 전극;
상기 제1 방향으로 연장된 게이트 라인;
상기 제2 방향으로 연장되어, 상기 게이트 라인과 절연되어 교차하는 데이터 라인; 및
상기 화소 전극, 상기 게이트 라인, 및 상기 데이터 라인에 연결된 박막 트랜지스터를 포함하고,
상기 더미 패턴들은 상기 게이트 라인 및 상기 데이터 라인 중 어느 하나의 라인과 동일한 물질로 형성되어 상기 어느 하나의 라인과 동일한 층에 배치되는 표시 장치.
제 1 항에 있어서,
상기 더미 패턴들은 광을 반사시키는 금속을 포함하는 표시 장치.
제 1 항에 있어서,
상기 표시 영역에서 상기 화소들 각각의 평면 상의 영역은,
화소 영역;
상기 화소 영역 주변에 배치되며 상기 제1 방향으로 연장된 제1 비화소 영역; 및
상기 화소 영역 주변에 배치되며 상기 제2 방향으로 연장된 제2 비화소 영역을 포함하고,
상기 더미 패턴들의 소정의 영역은 상기 표시 영역의 상부 및 하부의 제1 비화소 영역의 소정의 영역에 배치되는 표시 장치.
제 3 항에 있어서,
상기 더미 패턴들은,
상기 제2 방향에서 상기 표시 영역의 상기 상부와 상기 비표시 영역의 경계면으로 정의되는 제1 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치된 복수의 제1 더미 패턴들; 및
상기 표시 영역의 상기 하부와 상기 비표시 영역의 경계면으로 정의되는 제2 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역 및 상기 비표시 영역의 소정의 영역에 배치된 복수의 제2 더미 패턴들을 포함하는 표시 장치.
제 4 항에 있어서,
상기 제2 방향에서 상기 제1 더미 패턴들의 중심은 상기 제1 경계면에 오버랩되고, 상기 제2 방향에서 상기 제2 더미 패턴들의 중심은 상기 제2 경계면에 오버랩되는 표시 장치.
제 4 항에 있어서,
상기 제1 경계면에 인접한 상기 컬러 필터들의 상부의 소정의 영역은 상기 제1 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역에 배치된 상기 제1 더미 패턴들과 오버랩되고,
상기 제2 경계면에 인접한 상기 컬러 필터들의 하부의 소정의 영역은 상기 제2 경계면에 인접한 상기 제1 비화소 영역의 상기 소정의 영역에 배치된 상기 제2 더미 패턴들과 오버랩되는 표시 장치.
제 3 항에 있어서,
상기 화소 전극은 상기 화소 영역에 배치되고,
상기 게이트 라인은 상기 제1 비화소 영역에 배치되고,
상기 데이터 라인은 상기 제2 비화소 영역에 배치되는 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인들 사이에 배치되는 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 양방향으로 연장된 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 우측 방향으로 연장된 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인들로부터 각각 분기되어 상기 제1 방향에서 좌측 방향으로 연장된 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인과 동일한 물질로 형성되며 상기 데이터 라인과 동일한 층에 배치되는 표시 장치.
제 7 항에 있어서,
상기 더미 패턴들은 상기 게이트 라인과 동일한 물질로 형성되며 상기 게이트 라인과 동일한 층에 배치되는 표시 장치.
제 7 항에 있어서,
상기 각 화소는,
상기 화소 영역을 사이에 두고 상기 게이트 라인과 마주보도록 배치되며, 상기 제1 방향으로 연장된 스토리지 라인;
상기 스토리지 라인으로부터 분기되어 상기 제2 방향으로 서로 이격되어 연장된 제1 및 제2 분기 전극들;
상기 제2 방향으로 연장되어 상기 제2 비화소 영역에 배치되며, 상기 제1 방향에서 상기 데이터 라인의 폭보다 큰 폭을 갖는 차폐 전극; 및
상기 제1 비화소 영역에 배치된 블랙 매트릭스를 더 포함하고,
상기 스토리지 라인은 상기 화소 영역의 상부에 배치되고, 상기 제1 분기 전극과 상기 제2 분기 전극 사이에 배치된 상기 스토리지 라인 및 상기 제1 및 제2 분기 전극들은 상기 화소 전극과 부분적으로 오버랩되는 표시 장치.
제 14 항에 있어서,
상기 더미 패턴들은,
상기 제2 방향에서 상기 표시 영역의 상기 상부에 배치된 첫 번째 스토리지 라인으로부터 상부 방향으로 분기된 복수의 제1 더미 패턴들; 및
상기 표시 영역의 상기 하부에 배치된 마지막 게이트 라인으로부터 하부 방향으로 분기된 복수의 제2 더미 패턴들을 포함하는 표시 장치.
제 14 항에 있어서,
상기 표시 패널은,
상기 화소들이 배치된 제1 기판;
상기 제1 기판과 마주보도록 배치되며, 상기 화소 전극과 마주보도록 배치되는 공통 전극을 포함하는 제2 기판; 및
상기 제1 기판과 상기 제2 기판 사이에 배치된 액정층을 포함하고,
상기 공통 전극 및 상기 차폐 전극은 동일한 전압을 인가받는 표시 장치.
복수의 화소들이 배치된 표시 영역 및 상기 표시 영역 주변의 비표시 영역이 정의된 표시 패널;
제1 방향으로 연장되며, 상기 비표시 영역에 배치되는 복수의 더미 패턴들;
상기 표시 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 제2 방향으로 배열된 화소들과 오버랩되는 복수의 컬러 필터들; 및
상기 컬러 필터들로부터 상기 제2 방향으로 연장되어 상기 비표시 영역에 배치된 복수의 더미 컬러 필터들을 포함하고,
상기 제2 방향에서 상기 더미 패턴들은 상기 더미 컬러 필터들과 부분적으로 오버랩되고,
상기 각 화소는,
화소 전극;
상기 제1 방향으로 연장된 게이트 라인;
상기 제2 방향으로 연장되어, 상기 게이트 라인과 절연되어 교차하는 데이터 라인; 및
상기 화소 전극, 상기 게이트 라인, 및 상기 데이터 라인에 연결된 박막 트랜지스터를 포함하고,
상기 더미 패턴들은 상기 게이트 라인 및 상기 데이터 라인 중 어느 하나의 라인과 동일한 물질로 형성되어 상기 어느 하나의 라인과 동일한 층에 배치되는 표시 장치.
제 17 항에 있어서,
상기 더미 패턴들은,
상기 제2 방향에서 상기 표시 영역의 상부에 인접한 상기 비표시 영역에 배치된 복수의 제1 더미 패턴들; 및
상기 표시 영역의 하부에 인접한 상기 비표시 영역에 배치된 복수의 제2 더미 패턴들을 포함하는 표시 장치.
제 18 항에 있어서,
상기 더미 컬러 필터들은,
상기 표시 영역의 상기 상부에 인접한 상기 비표시 영역에 배치된 복수의 제1 더미 컬러 필터들; 및
상기 표시 영역의 상기 하부에 인접한 상기 비표시 영역에 배치된 복수의 제2 더미 컬러 필터들을 포함하고,
상기 제1 더미 컬러 필터들의 상부의 소정의 영역은 제1 더미 패턴들과 부분적으로 오버랩되고, 상기 제2 더미 컬러 필터들의 하부의 소정의 영역은 제2 더미 패턴들과 부분적으로 오버랩되는 표시 장치.
제 19 항에 있어서,
상기 화소 전극은 화소 영역에 배치되고,
상기 게이트 라인은 상기 화소 영역 주변의 비화소 영역에 배치되고,
상기 데이터 라인은 상기 비화소 영역에 배치되며,
상기 각 화소는 상기 제2 방향으로 연장되어 상기 비화소 영역에 배치되며, 상기 제1 방향에서 상기 데이터 라인의 폭보다 큰 폭을 갖는 차폐 전극을 더 포함하고,
상기 화소들의 상기 차폐 전극들은 상기 표시 영역의 상기 상부 및 상기 하부에 인접한 상기 비표시 영역으로 연장되어 상기 제1 더미 컬러 필터들의 상부 경계면 및 상기 제2 더미 컬러 필터들의 하부 경계면을 경유하여 연장되는 표시 장치.
제 20 항에 있어서,
상기 비표시 영역에서 상기 차폐 전극들은,
상기 제1 방향으로 연장되어 상기 제1 및 제2 더미 컬러 필터들과 오버랩되는 제1 연장부들; 및
상기 제1 연장부들의 끝단에서 상기 제2 방향으로 연장되며, 상기 제1 더미 컬러 필터들의 상기 상부 경계면 및 상기 제2 더미 컬러 필터들의 상기 하부 경계면을 경유하여 연장되는 제2 연장부들을 포함하는 표시 장치.
제 20 항에 있어서,
상기 더미 패턴들은 상기 데이터 라인과 동일한 물질로 형성되며 상기 데이터 라인과 동일한 층에 배치되는 표시 장치.
제 20 항에 있어서,
상기 더미 패턴들은 상기 게이트 라인과 동일한 물질로 형성되며 상기 게이트 라인과 동일한 층에 배치되는 표시 장치.
제 17 항에 있어서,
상기 더미 패턴들은 광을 반사시키는 금속을 포함하는 표시 장치.