KR102228655B1 - 고전압 집적소자 및 그 제조방법 - Google Patents

고전압 집적소자 및 그 제조방법 Download PDF

Info

Publication number
KR102228655B1
KR102228655B1 KR1020140154784A KR20140154784A KR102228655B1 KR 102228655 B1 KR102228655 B1 KR 102228655B1 KR 1020140154784 A KR1020140154784 A KR 1020140154784A KR 20140154784 A KR20140154784 A KR 20140154784A KR 102228655 B1 KR102228655 B1 KR 102228655B1
Authority
KR
South Korea
Prior art keywords
region
insulating layer
high voltage
disposed
integrated device
Prior art date
Application number
KR1020140154784A
Other languages
English (en)
Other versions
KR20160055380A (ko
Inventor
김철
오한주
강성훈
임형남
김상덕
김경환
진정수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140154784A priority Critical patent/KR102228655B1/ko
Priority to US14/696,072 priority patent/US9214548B1/en
Publication of KR20160055380A publication Critical patent/KR20160055380A/ko
Application granted granted Critical
Publication of KR102228655B1 publication Critical patent/KR102228655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

고전압 집적소자는, 기판의 상부영역 내에 배치되는 채널영역과, 기판의 상부영역 내에 배치되어 채널영역에 인접하는 드리프트영역과, 기판의 상부영역 내에 배치되어 드리프트영역의 반대편인 채널영역의 일 측에 접하는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층과, 그리고 채널영역 위에 차례로 적층되고 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며, 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는다.

Description

고전압 집적소자 및 그 제조방법{High-voltage integrated device and method of fabricating the same}
본 출원은 반도체 집적회로 분야에 관한 것으로서, 특히 고전압 집적소자 및 그 제조방법에 관한 것이다.
컨트롤(control) 기능과 드라이버(driver) 기능이 결합된 집적회로는 종종 스마트 전력용 소자(smart power device)로서 지칭되고 있다. 이 스마트 전력용 소자는, 통상적으로 고전압으로 동작하도록 고안된 출력단에 수평형 디모스(LDMOS; Lateral Double diffused MOS) 소자와 같은 전력용 집적소자를 갖는다. 이와 같은 전력용 집적소자에 있어서 브레이크다운 전압(breakdown voltage) 특성은 소자의 안정성 면에서 중요한 인자가 되며, 온 저항(Rdson) 특성은 소자의 동작 특성, 예컨대 전류 구동 능력면에서 중요한 인자가 된다. 소자의 브레이크다운 전압 특성을 향상시키기 위해서는, 드리프트영역 내의 도핑 농도를 감소시키거나, 드리프트 영역 내에서의 전류의 이동 길이인 드리프트 길이(drift length)를 증가시켜야 한다. 그러나 이 경우 전류 이동 능력은 저하되어 소자의 온 저항이 증가된다. 반대의 경우, 즉 드리프트영역 내의 도핑 농도를 증가시키거나, 드리프트 길이를 감소시키는 경우, 소자의 온 저항 특성은 향상되자만 소자의 브레이크다운 특성은 열악해진다. 이와 같이 온 저항 특성과 브레이크다운 전압 특성은 서로 트레이드-오프(trade-off) 관계에 있다는 것은 이미 잘 알려져 있다.
본 출원이 해결하고자 하는 과제는, 브레이크다운 전압 특성을 열화시키지 않고 소자의 온 저항 특성이 향상되도록 하는 고전압 집적소자를 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 이와 같은 고전압 집적소자를 제조하는 방법을 제공하는 것이다.
일 예에 따른 고전압 집적소자는, 기판의 상부영역 내에 배치되는 채널영역과, 기판의 상부영역 내에 배치되어 채널영역에 인접하는 드리프트영역과, 기판의 상부영역 내에 배치되어 드리프트영역의 반대편인 채널영역의 일 측에 접하는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층과, 그리고 채널영역 위에 차례로 적층되고 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며, 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는다.
다른 예에 따른 고전압 집적소자는, 고전압 영역에 배치되는 제1 고전압 집적소자 및 저전압 영역에 배치되는 제2 고전압 집적소자를 포함하는 고전압 집적소자에 있어서, 제1 고전압 집적소자는, 기판의 상부영역 내에 배치되는 제1 채널영역과, 기판의 상부영역 내에 배치되어 제1 채널영역에 인접하는 제1 드리프트영역과, 기판의 상부영역 내에 배치되어 제1 드리프트영역의 반대편인 제1 채널영역의 일 측에 접하는 제1 소스영역과, 제1 드리프트영역의 상부에 배치되는 제1 드레인영역과, 제1 채널영역과 제1 드레인영역 사이의 제1 드리프트영역 상부에 배치되는 제1 트랜치절연층과, 그리고 제1 채널영역 위에 차례로 적층되고 제1 드리프트영역 및 제1 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 제1 게이트절연층 및 제1 게이트전극을 포함하며, 제1 트랜치절연층은, 제1 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는다.
일 예에 따른 고전압 집적소자의 제조방법은, 기판의 상부영역 내에 상호 이격되는 바디영역 및 드리프트영역을 형성하는 단계와, 드리프트영역의 일부를 노출시키는 단계와, 드리프트영역의 노출면을 일정 깊이로 식각하여 트랜치를 형성하되, 트랜치는 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖도록 하는 단계와, 트랜치 내부를 절연층으로 매립하여 트랜치절연층을 형성하는 단계와, 채널영역, 드리프트영역, 및 트랜치절연층의 일부 표면 위에 게이트절연층 및 게이트전극을 형성하는 단계와, 그리고 바디영역 및 드리프트영역 내에 각각 소스영역 및 드레인영역을 형성하는 단계를 포함한다.
일 예에 따른 전자장치는, 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로, 및 출력신호에 따르 스위칭동작을 수행하는 고전압 집적소자를 포함하되, 고전압 집적소자는, 기판의 상부영역 내에 배치되는 채널영역과, 기판의 상부영역 내에 배치되어 채널영역에 인접하는 드리프트영역과, 기판의 상부영역 내에 배치되어 드리프트영역의 반대편인 채널영역의 일 측에 접하는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층과, 그리고 채널영역 위에 차례로 적층되고 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며, 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는다.
일 예에 따른 전자시스템은, 모바일스테이션모뎀, 및 모바일스테이션모뎀으로 전원전압을 공급하고 고전압 집적소자를 스위칭소자로 채택하는 파워관리접적회로를 포함하되, 고전압 집적소자는,기판의 상부영역 내에 배치되는 채널영역과, 기판의 상부영역 내에 배치되어 채널영역에 인접하는 드리프트영역과, 기판의 상부영역 내에 배치되어 드리프트영역의 반대편인 채널영역의 일 측에 접하는 소스영역과, 드리프트영역의 상부에 배치되는 드레인영역과, 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층과, 그리고 채널영역 위에 차례로 적층되고 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며, 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는다.
본 예의 고전압 집적소자에 따르면, 트랜치절연층이 이중 경사의 측면 구조, 특히 하부 측면에서의 경사가 상부 측면에서의 경사도보다 완만한 구조를 가짐으로써 브레이크다운전압 특성의 열화 없이 소자의 온 저항 특성을 향상시킬 수 있다는 이점이 제공된다.
또한 본 예의 고전압 집적소자의 제조방법에 따르면, 위와 같은 이중 경사의 측면 구조가 웨이퍼 전체에 걸쳐서 균일하에 형성되도록 할 수 있다는 이점이 제공된다.
도 1은 일 예에 따른 고전압 집적소자를 나타내 보인 단면도이다.
도 2는 다른 예에 따른 고전압 집적소자를 나타내 보인 단면도이다.
도 3은 고전압 집적소자를 제조하는데 있어서 마스크패턴을 형성하는 단계를 설명하기 위해 나타내 보인 단면도이다.
도 4 내지 도 6은 고전압 집적소자를 제조하는데 있어서 드라이에치를 수행하는 단계를 설명하기 위해 나타내 보인 단면도이다.
도 7은 고전압 집적소자를 제조하는데 있어서 수소(H2) 어닐링을 수행하는 단계를 설명하기 위해 나타내 보인 단면도이다.
도 8은 고전압 집적소자를 제조하는데 있어서 수소(H2) 어닐링에 의해 형성된 트랜치를 설명하기 위해 나타내 보인 단면도이다.
도 9은 고전압 집적소자를 제조하는데 있어서 트랜치절연층을 형성하는 단계를 설명하기 위해 나타내 보인 단면도이다.
통상적으로 시모스(CMOS; Complementary Metal Oxide Semiconductor) 기술에서, 하나의 실리콘 기판 내에 전기적으로 고립된 액티브영역들을 형성하기 위해 얕은 트랜치 아이솔레이션(STI; Shallow Trench Isolation)와 같은 트랜치절연층을 채용하고 있다. 시모스 기술이 적용되는 고전압 집적소자, 예컨대 수평형 이중확산 모스(LDMOS; Laterally Double-diffussed MOS) 소자의 경우, 다른 소자와의 전기적 절연 목적 외에도 표면 전계 집중을 완화하기 위한 목적으로 트랜치절연층을 채용하고 있다. 이와 같은 목적의 트랜치절연층은, 소자의 표면에서의 전계집중을 완화시킴으로써 소자의 브레이크다운 특성을 향상시키는 것으로 알려져 있다. 한편 소스영역과 드레인영역 사이의 캐리어의 이동, 특히 드리프트영역 내에서의 캐리어의 이동은 트랜치절연층의 측면들 및 바닥을 따라 이루어진다. 이 드리프트 길이가 길어질수록 소자의 온 저항 특성은 열화된다. 본 출원에서는 측면의 경사가 상부 측면에서보다 하부 측면에서 더 완만한 이중 경사 측면 구조를 갖는 트랜치절연층을 채용함으로써 소자의 브레이크다운 특성의 저하를 최소화하면서 소자의 온 저항 특성을 향상시킬 수 있는 고전압 집적소자를 제공하고자 한다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 일 예에 따른 고전압 집적소자를 나타내 보인 단면도이다. 도 1을 참조하면, 본 예에 따른 고전압 집적소자(100)는, 수평형 이중확산 모스(LDMOS) 소자로서, p형 기판(110)의 상부에 배치되는 n+형 매몰층(120)을 포함할 수 있다. n+형 매몰층(120) 위에는 p형 반도체층(130), 예컨대 p형 실리콘층이 배치될 수 있다. p형 반도체층(130)은 에피택셜 공정에 의해 형성된 에피택셜층일 수 있다. p형 반도체층(130)의 상부영역에는 p형 바디영역(140)과 n형 드리프트영역(150)이 상호 이격되도록 배치된다. p형 바디영역(140) 및 n형 드리프트영역(150)의 측면 및 바닥면은 p형 반도체층(130)에 의해 둘러싸인다. p형 바디영역(140)의 상부영역에는 p+형 바디컨택영역(142) 및 n+형 소스영역(144)이 배치된다. p+형 바디컨택영역(142)의 일 측면과 n+형 소스영역(144)의 일 측면은 서로 접한다. p+형 바디컨택영역(142) 및 n+형 소스영역(144)은 소정의 컨택을 통해 소스단자(S)에 전기적으로 연결된다.
n+형 소스영역(144)의 양 측면들 중 p+형 바디컨택영역(142)과 접하는 측면과 반대 측면에 접하는 p형 바디영역(140)의 상부영역은 제1 채널영역(146)에 해당한다. p형 바디영역(140)과 n형 드리프트영역(150) 사이의 p형 반도체층(130)의 상부영역은 제2 채널영역(132)에 해당한다. 제1 채널영역(146) 및 제2 채널영역(132)은 본 예에 따른 고전압 집적소자(100)의 채널영역(CH)을 구성한다. n형 드리프트영역(150)의 상부영역에는 n+형 드레인영역(152)이 배치된다. n+형 드레인영역(152)은 소정의 컨택을 통해 드레인단자(D)에 전기적으로 연결된다. n+형 드레인영역(152)의 상부면은 n형 드리프트영역(150) 내에서 노출된다. n형 드리프트영역(150)의 상부영역에는 트랜치절연층(180)이 배치된다. 트랜치절연층(180)의 상부면은 n형 드리프트영역(150) 내에서 노출된다. 트랜치절연층(180)의 상부면은 n형 드리프트영역(150)의 상부면과 동일한 평면 레벨상에 배치된다. n+형 드레인영역(152)의 측면 및 하부면과 및 트랜치절연층(180)의 일 측면 및 하부면 일부는 n형 확산영역(154)에 의해 둘러싸인다. n형 확산영역(154)은 n+형 드레인영역(152)의 연장영역일 수 있다. n형 확산영역(154)에서의 불순물농도는 n+형 드레인영역(152)보다는 낮고 n형 드리프트영역(150)보다는 높을 수 있다.
제1 채널영역(146) 및 제2 채널영역(132)으로 구성되는 채널영역(CH) 위에는 게이트절연층(160) 및 게이트전극층(170)이 차례로 적층된다. 게이트절연층(160) 및 게이트전극층(170)의 일 측부는 n형 드리프트영역(150)의 상부면 및 트랜치절연층(180)의 일부 표면 위까지 연장된다. 도면에서 "A"로 나타낸 바와 같이, 게이트절연층(160) 및 게이트전극층(170)의 양 측면들 중 n+형 드레인영역(152)에 인접한 측면은 트랜치절연층(180) 위에 배치된다. 이에 따라 게이트절연층(160) 및 게이트전극층(170)의 단부에 전계가 집중되는 현상이 완화되며, 이에 따라 소자의 브레이크다운 특성이 향상된다. 게이트전극층(170)은 소정의 컨택을 통해 게이트단자(G)에 전기적으로 연결된다. 일 예에서 게이트절연층(160)은 옥사이드층을 포함할 수 있다. 일 예에서 게이트전극층(170)은 폴리실리콘층을 포함할 수 있다. 이 경우 폴리실리콘층은 불순물로 도핑된 상태일 수 있다.
트랜치절연층(180)은 이중 경사의 측면 구조를 갖는다. 즉 트랜치절연층(180)의 상부면에서 일정 깊이까지의 제1 경사도와 일정 깊이에서 바닥면까지의 제2 경사도가 서로 다르다. 본 예에서 트랜치절연층(180)의 제1 경사보다 제2 경사가 상대적으로 더 완만하다. 트랜치절연층(180)의 바닥면으로부터 연장되는 제1 라인(L1)(즉 수평 라인)과 트랜치절연층(180)의 외측면 사이의 제2 각도(β)에 의해 제2 경사도가 수치적으로 한정될 수 있다. 또한 제1 라인(L1)과 평행한 제2 라인(L2)과 트랜치절연층(180)의 외측면 사이의 제1 각도(α)에 의해 제1 경사도가 수치적으로 한정될 수 있다. 일 예에서 제1 각도(α)는 대략 55° 내지 59°일 수 있다. 일 예에서 제2 각도(β)는 대략 24° 내지 28°일 수 있다. 이와 같은 이중 경사의 측면 구조를 가짐에 따라 드리프트길이, 즉 n형 드리프트영역(150)의 상부면으로부터 n+형 드레인영역(152)에 이르기까지 트랜치절연층(180)의 둘레를 따라 이루어지는 캐리어의 이동은, 트랜치절연층(180)의 측면이 수직하거나, 또는 제1 각도(α)와 유사한 각도의 단일 경사도를 갖는 경우에 비하여 용이해지며, 그 결과 소자의 온 저항 특성은 개선된다. 또한 트랜치절연층(180)의 모서리의 뾰족한 정도도 감소되며, 이에 따라 이 뾰족한 부분에서의 전계 집중 또한 완화된다.
도 2는 다른 예에 따른 고전압 집적소자를 나타내 보인 단면도이다. 도 2를 참조하면, 본 예에 따른 고전압 집적소자(200)는, 동일한 기판(210) 내에 배치되는 제1 고전압 집적소자(300) 및 제2 고전압 집적소자(400)를 포함한다. 기판(210)은 p형 도전형을 갖는다. 제1 고전압 집적소자(300)은 상대적으로 높은 정격전압을 갖는 소자이며, 제2 고전압 집적소자(400)는 상대적으로 낮은 정격전압을 갖는 소자일 수 있다. 이에 따라 제1 고전압 집적소자(300)은 고전압 영역(HV)에 배치되고, 제2 고전압 집적소자(400)는 저전압 영역(LV)에 배치될 수 있다. 비록 본 단면 구조에서 나타내지는 않았지만, 고전압 영역(HV) 및 저전압 영역(LV)은, 전기적으로 상호 분리된다. 일 예로 고전압영역(HV)에 배치되는 n+형 매몰층(220)의 상부면으로부터 p형 반도체층(230)의 상부면까지 배치되는 n+형 싱크영역(미도시)이 고전압 영역(HV)과 저전압 영역(LV) 사이에 배치될 수 있다. 이 경우 고전압 영역(HV)은, n+형 매몰층(220) 및 n+형 싱크영역에 의해 저전압 영역(LV)으로부터 전기적으로 고립된다.
고전압 영역(HV)에 배치되는 제1 고전압 집적소자(300)는, 수평형 이중확산 모스(LDMOS) 소자로서, 기판(210) 위의 n+형 매몰층(220) 위에 배치되는 p형 반도체층(130), 예컨대 p형 실리콘층을 포함한다. p형 반도체층(230)은 에피택셜 공정에 의해 형성된 에피택셜층일 수 있다. p형 반도체층(230)의 상부영역에는 p형 바디영역(340)과 n형 드리프트영역(350)이 상호 이격되도록 배치된다. p형 바디영역(340) 및 n형 드리프트영역(350)의 측면 및 바닥면은 p형 반도체층(230)에 의해 둘러싸인다. p형 바디영역(340)의 상부영역에는 p+형 바디컨택영역(342) 및 n+형 소스영역(344)이 배치된다. p+형 바디컨택영역(342)의 일 측면과 n+형 소스영역(344)의 일 측면은 서로 접한다.
n+형 소스영역(344)의 양 측면들 중 p+형 바디컨택영역(342)과 접하는 측면과 반대 측면에 접하는 p형 바디영역(340)의 상부영역은 제1 채널영역(346)에 해당한다. p형 바디영역(340)과 n형 드리프트영역(350) 사이의 p형 반도체층(230)의 상부영역은 제2 채널영역(332)에 해당한다. 제1 채널영역(346) 및 제2 채널영역(332)은 본 예에 따른 제1 고전압 집적소자(300)의 채널영역(CH1)을 구성한다. n형 드리프트영역(350)의 상부영역에는 n+형 드레인영역(352)이 배치된다. n+형 드레인영역(352)의 상부면은 n형 드리프트영역(350) 내에서 노출된다. n형 드리프트영역(350)의 상부영역에는 트랜치절연층(380)이 배치된다. 트랜치절연층(380)의 상부면은 n형 드리프트영역(350) 내에서 노출된다. n+형 드레인영역(352)의 측면 및 하부면과 및 트랜치절연층(380)의 일 측면 및 하부면 일부는 n형 확산영역(354)에 의해 둘러싸인다. n형 확산영역(354)은 n+형 드레인영역(352)의 연장영역일 수 있다. n형 확산영역(354)에서의 불순물농도는 n+형 드레인영역(352)보다는 낮고 n형 드리프트영역(350)보다는 높을 수 있다.
제1 채널영역(346) 및 제2 채널영역(332)으로 구성되는 채널영역(CH1) 위에는 게이트절연층(360) 및 게이트전극층(370)이 차례로 적층된다. 게이트절연층(360) 및 게이트전극층(370)의 일 측부는 n형 드리프트영역(350)의 상부면 및 트랜치절연층(380)의 일부 표면 위까지 연장된다. 게이트절연층(360) 및 게이트전극층(370)의 양 측면들 중 n+형 드레인영역(352)에 인접한 측면은 트랜치절연층(380) 위에 배치된다. 이에 따라 게이트절연층(360) 및 게이트전극층(370)의 단부에 전계가 집중되는 현상이 완화되며, 이에 따라 소자의 브레이크다운 특성이 향상된다. 일 예에서 게이트절연층(360)은 옥사이드층을 포함할 수 있다. 일 예에서 게이트전극층(370)은 폴리실리콘층을 포함할 수 있다. 이 경우 폴리실리콘층은 불순물로 도핑된 상태일 수 있다.
트랜치절연층(380)은 이중 경사의 측면 구조를 갖는다. 즉 트랜치절연층(380)의 상부면에서 일정 깊이까지의 제1 경사도와 일정 깊이에서 바닥면까지의 제2 경사도가 서로 다르다. 본 예에서 트랜치절연층(380)의 제1 경사보다 제2 경사가 상대적으로 더 완만하다. 트랜치절연층(380)의 바닥면으로부터 연장되는 제1 라인(L1)(즉 수평 라인)과 트랜치절연층(380)의 외측면 사이의 제2 각도(β)에 의해 제2 경사도가 수치적으로 한정될 수 있다. 또한 제1 라인(L1)과 평행한 제2 라인(L2)과 트랜치절연층(180)의 외측면 사이의 제1 각도(α)에 의해 제1 경사도가 수치적으로 한정될 수 있다. 일 예에서 제1 각도(α)는 대략 55° 내지 59°일 수 있다. 일 예에서 제2 각도(β)는 대략 24° 내지 28°일 수 있다. 이와 같은 이중 경사의 측면 구조를 가짐에 따라 드리프트길이, 즉 n형 드리프트영역(350)의 상부면으로부터 n+형 드레인영역(352)에 이르기까지 트랜치절연층(380)의 둘레를 따라 이루어지는 캐리어의 이동은, 트랜치절연층(380)의 측면이 수직하거나, 또는 제1 각도(α)와 유사한 각도의 단일 경사도를 갖는 경우에 비하여 용이해지며, 그 결과 소자의 온 저항 특성은 개선된다. 또한 트랜치절연층(380)의 모서리의 뾰족한 정도도 감소되며, 이에 따라 이 뾰족한 부분에서의 전계 집중 또한 완화된다.
저전압 영역(LV)에 배치되는 제2 고전압 집적소자(400)는, 수평형 이중확산 모스(LDMOS) 소자로서, 기판(210) 위에 배치되는 p형 반도체층(230), 예컨대 p형 실리콘층을 포함한다. p형 반도체층(230)은 에피택셜 공정에 의해 형성된 에피택셜층일 수 있다. p형 반도체층(230)은 고전압 영역(HV)의 p형 반도체층(230)과 동일한 층이다. p형 반도체층(230)의 상부영역에는 p형 바디영역(440)과 n형 드리프트영역(450)이 상호 이격되도록 배치된다. p형 바디영역(440) 및 n형 드리프트영역(450)의 측면 및 바닥면은 p형 반도체층(230)에 의해 둘러싸인다. p형 바디영역(440)의 상부영역에는 p+형 바디컨택영역(442) 및 n+형 소스영역(444)이 배치된다. p+형 바디컨택영역(442)의 일 측면과 n+형 소스영역(444)의 일 측면은 서로 접한다.
n+형 소스영역(444)의 양 측면들 중 p+형 바디컨택영역(442)과 접하는 측면과 반대 측면에 접하는 p형 바디영역(440)의 상부영역은 제1 채널영역(446)에 해당한다. p형 바디영역(440)과 n형 드리프트영역(450) 사이의 p형 반도체층(230)의 상부영역은 제2 채널영역(432)에 해당한다. 제1 채널영역(446) 및 제2 채널영역(432)은 본 예에 따른 제2 고전압 집적소자(400)의 채널영역(CH2)을 구성한다. n형 드리프트영역(450)의 상부영역에는 n+형 드레인영역(452)이 배치된다. n+형 드레인영역(452)의 상부면은 n형 드리프트영역(450) 내에서 노출된다. n형 드리프트영역(450)의 상부영역에는 트랜치절연층(480)이 배치된다. 트랜치절연층(480)의 상부면은 n형 드리프트영역(450) 내에서 노출된다.
제1 채널영역(446) 및 제2 채널영역(432)으로 구성되는 채널영역(CH2) 위에는 게이트절연층(460) 및 게이트전극층(470)이 차례로 적층된다. 게이트절연층(460) 및 게이트전극층(470)의 일 측부는 n형 드리프트영역(450)의 상부면 및 트랜치절연층(480)의 일부 표면 위까지 연장된다. 게이트절연층(460) 및 게이트전극층(470)의 양 측면들 중 n+형 드레인영역(452)에 인접한 측면은 트랜치절연층(480) 위에 배치된다. 이에 따라 게이트절연층(460) 및 게이트전극층(470)의 단부에 전계가 집중되는 현상이 완화되며, 이에 따라 소자의 브레이크다운 특성이 향상된다. 일 예에서 게이트절연층(460)은 옥사이드층을 포함할 수 있다. 일 예에서 게이트전극층(470)은 폴리실리콘층을 포함할 수 있다. 이 경우 폴리실리콘층은 불순물로 도핑된 상태일 수 있다.
트랜치절연층(480)은 단일 경사의 측면 구조를 갖는다. 즉 트랜치절연층(480)의 상부면에서 바닥면까지의 경사도는 실질적으로 일정하다. 트랜치절연층(480)의 바닥면으로부터 연장되는 제3 라인(L3)과 트랜치절연층(480)의 외측면 사이의 제3 각도(γ)에 의해 트랜치절연층(480)의 경사도가 수치적으로 한정될 수 있다. 일 예에서 제3 각도(γ)는 대략 55° 내지 59°일 수 있다.
이하에서는 도 3 내지 도 9를 참조하여 일 예에 따른 고전압 집적소자의 제조방법을 설명하기로 한다.
도 3은 고전압 집적소자를 제조하는데 있어서 마스크패턴을 형성하는 단계를 설명하기 위해 나타내 보인 단면도이다. 도 3을 참조하면, p형 기판(510) 위에 n+형 매몰층(520) 및 p형 반도체층(530)을 형성한다. n+형 매몰층(520)은 통상의 이온주입공정 및 확산공정을 수행하여 형성할 수 있다. p형 반도체층(530)은 에피택셜 공정을 이용하여 형성할 수 있다. 일 예로 p형 기판(510)의 상부에 n+형 불순물이온을 주입하여 n+형 매몰층(520) 형성을 위한 불순물도핑층을 형성한다. 다음에 에피택셜 공정을 수행하여 p형 반도체층(530)을 형성한다. p형 반도체층(530)을 형성하는 과정에서 n+형 매몰층(520) 형성을 위한 불순물도핑층 내의 불순물이온들이 확산하며, 이에 따라 p형 기판(510)과 p형 반도체층(530)의 접합면의 양 방향으로 확산된 n+형 매몰층(520)이 형성된다.
다음에 p형 불순물이온의 선택적 주입공정을 수행하여 p형 바디영역(540) 형성을 위한 불순물도핑층을 형성한다. 또한 n형 불순물이온의 선택적 주입공정을 수행하여 n형 드리프트영역(550) 형성을 위한 불순물도핑층 및 n형 확산영역(554) 형성을 위한 불순물도핑층을 형성한다. 다음에 이 불순물도핑층들에 대한 불순물이온 확산공정을 수행하여 p형 바디영역(540), n형 드리프트영역(550), 및 n형 확산영역(554)을 형성한다. 형성된 p형 바디영역(540) 및 n형 드리프트영역(550)은 상호 일정 간격 이격되며, 그 사이에는 p형 반도체층(530)이 배치된다. n형 확산영역(554)은 n형 드리프트영역(550) 내에서 상부면이 노출된다.
다음에 p형 바디영역(540), p형 반도체층(530), n형 드리프트영역(550), 및 n형 확산영역(554) 위에 하드마스크층(610, 620)을 형성한다. 일 예에서 하드마스크층(610, 620)은 옥사이드층(610) 및 나이트라이드층(620)이 순차적으로 적층되는 구조로 형성할 수 있다. 나이트라이드층(620) 위에 포토레지스트층패턴(630)을 형성한다. 포토레지스트층패턴(630)은, 나이트라이드층(620)의 일부 상부면을 노출시키는 개구부(632)를 갖는다. 개구부(632)에 의한 나이트라이드층(620)의 노출 영역은 트랜치절연층이 형성될 영역과 수직하게 중첩되는 영역이다.
도 4 내지 도 6은 고전압 집적소자를 제조하는데 있어서 드라이에치를 수행하는 단계를 설명하기 위해 나타내 보인 단면도이다. 먼저 도 4에 나타낸 바와 같이, 포토레지스트층패턴(630)을 식각마스크로 한 식각으로 나이트라이드층(620) 및 옥사이드층(610)의 노출부분을 순차적으로 제거한다. 이에 따라 옥사이드층(610), 나이트라이드층(620), 및 포토레지스트층패턴(630)에 의해 n형 드리프트영역(550)의 일부 상부면과 n형 확산영역(554)의 일부 상부면이 노출된다. 다음에 도면에서 화살표로 나타낸 바와 같이 n형 드리프트영역(550) 및 n형 확산영역(554)의 노출부분에 대한 드라이 에치(dry etch)를 수행한다. 드라이 에치는 플라즈마를 이용한 식각방법을 사용하여 수행할 수 있다. 드라이 에치는, 폴리머(polymer)를 유발하는 식각가스를 이용하여 수행한다. 일 예에서 식각가스로 CxHy 가스 또는 CxFy 가스를 사용할 있다.
이와 같은 드라이 에치에 의해, 도 5에 나타낸 바와 같이, n형 드리프트영역(550) 및 n형 확산영역(554)의 노출부분이 식각되면서, 동시에 생성되는 폴리머(710)가 옥사이드층(610), 나이트라이드층(620), 및 포토레지스트층패턴(630)의 측면에 증착된다. 이 폴리머(710)에 의해, 드라이 에치의 초기 과정에서 형성되는 트랜치(810)의 측벽은 일정 각도의 경사를 갖는다. 계속해서 도 6에 나타낸 바와 같이, 폴리머(710)는, 드라이 에치가 진행되면서 그 두께도 점점 증가한다. 이에 따라 드라이 에치가 진행되면서 형성되는 트랜치의 측벽 또한 지속적으로 일정 각도의 경사도를 갖는다. 원하는 깊이의 트랜치(820)를 형성한 후에는 드라이 에치 과정을 종료한다. 드라이 에치 과정을 종료한 후에는 포토레지스트층패턴(630) 및 폴리머(710)를 제거한다. 이 과정은 통상의 애싱 공정을 이용하여 수행할 수 있다. 트랜치(820)는, 바닥면으로부터 연장되는 제1 라인(L1)과 트랜치(820)의 외측벽이 제1 각도(α1)를 이루는 경사진 측벽 프로파일을 갖는다. 적절한 드라이 에치 조건을 제어함으로써 제1 각도(α1)가 대략 57°가 되도록 한다.
도 7은 고전압 집적소자를 제조하는데 있어서 수소(H2) 어닐링을 수행하는 단계를 설명하기 위해 나타내 보인 단면도이다. 도 7을 참조하면, 드라이 에치 조건을 정밀하게 제어하더라도 제1 각도(α1)의 크기는 기판(또는 웨이퍼)의 상대적 위치등에 의해 일정 크기의 오차 범위를 갖는다. 예컨대 제1 각도(α1)는, 대략 57°에서 ㅁ10°의 오차 범위를 갖는다. 이와 같은 오차 범위는 균일한 특성의 소자를 제조하는데 있어서 방해적 요인으로 작용한다. 이와 같은 오차 범위를 제거하기 위해, 도면에서 화살표로 나타낸 바와 같이, 트랜치(820)에 대한 H2 어닐링을 수행한다. H2 어닐링은 고온을 유지하면서 H2 가스를 주입함으로써 수행될 수 있다.
도 8은 고전압 집적소자를 제조하는데 있어서 수소(H2) 어닐링에 의해 형성된 트랜치를 설명하기 위해 나타내 보인 단면도이다. 도 8에 나타낸 바와 같이, H2 어닐링이 수행됨에 따라, 트랜치(830) 위의 자연산화막이 제거되면서 트랜치(830) 내벽의 실리콘 입자들이 이동되면서 특정 방향으로 재배치된다. 이와 같은 과정에 의해 트랜치(830)의 측벽은 균일한 제1 각도(α) 및 제2 각도(β)를 갖는 이중 경사 구조가 만들어진다. 제1 각도(α)는, 트랜치(830)의 바닥면으로부터 수평 방향으로 연장되는 제1 라인(L1)에 평행한 제2 라인(L2)과 트랜치(830)의 외측면 사이의 각도를 의미한다. 제2 각도(β)는 제1 라인(L1)과 트랜치(830)의 외측면 사이의 각도를 의미한다. H2 어닐링에 의해 트랜치(830)의 제1 각도(α)는 대략 57°이며, 오차 범위는 대략 ㅁ2°이다. 또한 트랜치(830)의 제2 각도(β)는 대략 26°이며, 오차 범위는 대략 ㅁ2°이다. 트랜치(830)를 형성한 후에는 옥사이드층(610) 및 나이트라이드층(620)을 제거한다.
도 9은 고전압 집적소자를 제조하는데 있어서 트랜치절연층을 형성하는 단계를 설명하기 위해 나타내 보인 단면도이다. 도 9에 나타낸 바와 같이, 트랜치(830) 내부를 절연층, 예컨대 옥사이드층으로 매립하여 이중 경사의 측벽 구조를 갖는 트랜치절연층(580)을 형성한다. 다음에 통상의 방법을 사용하여 게이트절연층(560) 및 게이트전극층(570)을 형성한다. 다음에 p+형 불순물 이온주입 및 n+형 불순물 이온주입을 선택적으로 수행하여 p+형 바디컨택영역(542), n+형 소스영역(544), 및 n+형 드레인영역(552)을 형성한다.
도 10은 일 예에 따른 고전압 집적소자를 포함하는 전자장치를 나타내 보인 도면이다. 도 10을 참조하면, 본 예에 따른 전자장치(1700)는, 드라이버 회로로서의 고전압 집적회로(HVIC; High Voltage Integrated Circuit)(1710) 및 스위칭소자로서의 고전압 집적소자(1720)를 포함하여 구성된다. 이와 같은 전자장치(1700)는 단상 인버터(inverter) 장치일 수 있다. 고전압 집적회로(HVIC)(1710)는 공급전압단자(Vcc), 입력단자(IN), 및 출력단자(O)를 갖는다. 공급전압단자(Vcc)는 외부로부터의 공급전압을 입력받는데 사용된다. 입력단자(IN)는 외부로부터의 고전압 집적소자(1720) 구동용 입력신호를 입력받는데 사용된다. 출력단자(O)는 입력단자(IN)를 통해 입력되는 전력용 집적소자 구동용 입력신호에 의해 출력신호를 출력시키는데 이용된다. 고전압 집적회로(HVIC)(1710)의 출력단자(O)는 고전압 집적소자(1720)의 게이트단자(G)에 연결된다.
고전압 집적소자(1720)는, 도 1 및 도 2를 참조하여 설명한 수평형 디모스(LDMOS) 트랜지스터들일 수 있다. 이에 따라 고전압 집적소자(1720)는, 이중 경사의 측면 구조를 갖는 트랜치절연층을 포함한다. 도 1을 참조하여 설명한 바와 같이, 트랜치절연층은, 이중 경사의 측면 구조, 즉 트랜치절연층의 상부면에서 일정 깊이까지의 제1 경사보다 일정 깊이에서 바닥면까지의 제2 경사도가 상대적으로 더 완만한 구조를 갖는다. 이에 따라 n형 드리프트영역의 상부면으로부터 n+형 드레인영역에 이르기까지 트랜치절연층의 둘레를 따라 이루어지는 캐리어의 이동은, 트랜치절연층의 측면이 수직하거나, 또는 제1 각도와 유사한 각도의 단일 경사도를 갖는 경우에 비하여 용이해지며, 그 결과 소자의 온 저항 특성은 개선된다. 또한 트랜치절연층의 모서리의 뾰족한 정도도 감소되며, 이에 따라 이 뾰족한 부분에서의 전계 집중 또한 완화된다.
고전압 집적소자(1720)의 드레인단자(D)는 부하(load) 구동을 위한 전원단자(P)에 연결되고, 소스단자(S)는 출력단자(OUT)에 연결된다. 고전압 집적소자(1720)의 드레인단자(D)와 소스단자(S) 사이에는 플리휠링 다이오드(free wheeling diode)(1730)가 역병렬(anti-parallel)로 연결될 수 있다. 고전압 집적회로(HVIC)(1710)의 출력신호는 고전압 집적소자(1720)의 게이트단자(G)로 입력되어 고전압 집적소자(1720)를 턴-온(turn-on) 또는 턴-오프(turn-off)시킨다. 전자장치(1700)가 복수의 상을 포함하는 인버터의 경우, 본 예에 따른 고전압 집적회로(HVIC)(1710) 및 고전압 집적소자(1720)가 상의 개수와 동일한 개수로 집적될 수 있다.
도 11은 일 예에 따른 고전압 집적소자를 포함하는 전자시스템을 나타내 보인 블록도이다. 도 11을 참조하면, 전자시스템(1800)은 모바일 시스템의 일 예로서, 모바일스테이션모뎀(MSM; Mobile Station Modem)(1810)과, RF 섭시스템(RF subsystem)(1820)과, 파워관리집적회로(PMIC; Power Management IC)(1830)와, 디스플레이(LCD)(1840)와, 그리고 메모리(MEMORY)(1850)를 포함하여 구성될 수 있다. 모바일스테이션모뎀(MSM)(1810)은, 전자시스템(800)의 전체적인 제어를 수행하는 프로세서와, 오디오 및 비디오 구현에 필요한 디지털신호처리기(DSP; Digital Signal Processor)와, 통신을 위한 모뎀과, 기타 구동장치 등을 포함할 수 있다. RF 섭시스템(RF subsystem)(1820)은, 전자시스템(800)이 사용할 수 있는 주파수 대역을 안정적으로 설정하는데 사용되며, 통화 신호를 아날로그 형태와 디지털 형태로 상호 변환시키는데 이용된다. 디스플레이(LCD)(840)는 전자시스템(800)의 출력장치로 사용된다. 메모리(MEMORY)(850)는, 전자시스템(800)의 동작에 사용되는 데이터를 저장하는 모바일 디램(mobile DRAM)과 낸드 플래시로 이루어질 수 있다. 메모리(MEMORY)(850)는 양방향 버스(bidirectional bus)를 통해 모바일스테이션모뎀(MSM)(810)과 데이터를 주고 받을 수 있다.
전자시스템(1800)은 카메라, 스피커 및 안테나(1860)를 더 포함할 수 있다. 카메라 및 스피커는 모바일스테이션모뎀(MSM)(1810)에 의해 제어된다. 카메라에 의해 촬영된 영상들은 메모리(MEMORY)(1850) 내에 저장될 수 있고, 메모리(MEMORY)(1850) 내에 저장된 영상 데이터는 디스플레이(LCD)(1840)를 통하여 출력될 수 있다. RF 섭시스템(RF subsystem)(1820)은 안테나(1860)를 통하여 수신되는 신호들을 아날로그 신호 또는 디지털 신호로 변환할 수 있다. 안테나(1860)를 통하여 수신되는 신호들중 오디오 신호들은 스피커를 통하여 출력될 수 있다.
파워관리집적회로(PMIC)(1830)는, 외부전원 또는 밧데리를 통해 공급되는 전원을 전자시스템(1800) 내의 여러 부품들에 적절하게 분배해 전송하는 역할을 수행한다. 이를 위해 파워관리집적회로(PMIC)(1830)는 다양한 전원관리회로들을 포함할 수 있으며, 도 1 및 도 2를 참조하여 설명한 고전압 집적회로는 이와 같은 전원관리회로들 내에서 스위칭소자로 사용될 수 있다. 일 예에서 전원관리회로들은, 레귤레이터(regulator), 인버터(inverter), 컨버터(converter), 드라이버회로(driver circuit) 등을 포함할 수 있다.
100...고전압 집적소자 110...p형 기판
120...n+형 매몰층 130...p형 반도체층
140...p형 바디영역 142...p+형 바디컨택영역
144...n+형 소스영역 146...제1 채널영역
132...제2 채널영역 150...n형 드리프트영역
152...n+형 드레인영역 154...n형 확산영역
160...게이트절연층 170...게이트전극층
180...트랜치절연층

Claims (18)

  1. 기판의 상부영역 내에 배치되는 채널영역;
    상기 기판의 상부영역 내에 배치되어 상기 채널영역에 인접하는 드리프트영역;
    상기 기판의 상부영역 내에 배치되어 상기 드리프트영역의 반대편인 상기 채널영역의 일 측에 접하는 소스영역;
    상기 드리프트영역의 상부에 배치되는 드레인영역;
    상기 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층; 및
    상기 채널영역 위에 차례로 적층되고 상기 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며,
    상기 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 상기 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는 고전압 집적소자.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 각도는 55° 내지 59°인 고전압 집적소자.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제2 각도는 24° 내지 28°인 고전압 집적소자.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 트랜치절연층은, 그 상부면이 상기 드리프트영역 내에서 노출되는 고전압 집적소자.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 트랜치절연층은, 그 상부면이 상기 드리프트영역의 상부면과 동일한 평면 레벨상에 배치되는 고전압 집적소자.
  6. 고전압 영역에 배치되는 제1 고전압 집적소자 및 저전압 영역에 배치되는 제2 고전압 집적소자를 포함하는 고전압 집적소자에 있어서,
    상기 제1 고전압 집적소자는,
    기판의 상부영역 내에 배치되는 제1 채널영역;
    상기 기판의 상부영역 내에 배치되어 상기 제1 채널영역에 인접하는 제1 드리프트영역;
    상기 기판의 상부영역 내에 배치되어 상기 제1 드리프트영역의 반대편인 상기 제1 채널영역의 일 측에 접하는 제1 소스영역;
    상기 제1 드리프트영역의 상부에 배치되는 제1 드레인영역;
    상기 제1 채널영역과 제1 드레인영역 사이의 제1 드리프트영역 상부에 배치되는 제1 트랜치절연층; 및
    상기 제1 채널영역 위에 차례로 적층되고 상기 제1 드리프트영역 및 제1 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 제1 게이트절연층 및 제1 게이트전극을 포함하며,
    상기 제1 트랜치절연층은, 제1 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 상기 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는 고전압 집적소자.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 각도는 55° 내지 59°인 고전압 집적소자.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제2 각도는 24° 내지 28°인 고전압 집적소자.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 트랜치절연층은, 그 상부면이 상기 제1 드리프트영역 내에서 노출되는 고전압 집적소자.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제1 트랜치절연층은, 그 상부면이 상기 제1 드리프트영역의 상부면과 동일한 평면 레벨상에 배치되는 고전압 집적소자.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제2 고전압 집적소자는,
    상기 기판의 상부영역 내에 배치되는 제2 채널영역;
    상기 기판의 상부영역 내에 배치되어 상기 제2 채널영역에 인접하는 제2 드리프트영역;
    상기 기판의 상부영역 내에 배치되어 상기 제2 드리프트영역의 반대편인 상기 제2 채널영역의 일 측에 접하는 제2 소스영역;
    상기 제2 드리프트영역의 상부에 배치되는 제2 드레인영역;
    상기 제2 채널영역과 제2 드레인영역 사이의 제2 드리프트영역 상부에 배치되는 제2 트랜치절연층; 및
    상기 제2 채널영역 위에 차례로 적층되고 상기 제2 드리프트영역 및 제2 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 제2 게이트절연층 및 제2 게이트전극을 포함하며,
    상기 제2 트랜치절연층은, 제2 트랜치절연층의 바닥면으로부터 연장되는 제3 라인과 외측면 사이로 제3 각도의 경사를 갖는 단일 경사의 측면 구조를 갖는 고전압 집적소자.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제3 각도는 55° 내지 59°인 고전압 집적소자.
  13. 기판의 상부영역 내에 상호 이격되는 바디영역 및 드리프트영역을 형성하는 단계;
    상기 드리프트영역의 일부를 노출시키는 단계;
    상기 드리프트영역의 노출면을 일정 깊이로 식각하여 트랜치를 형성하되, 상기 트랜치는 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 상기 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖도록 하는 단계;
    상기 트랜치 내부를 절연층으로 매립하여 트랜치절연층을 형성하는 단계;
    상기 바디영역의 일부 영역, 상기 바디영역 및 드리프트영역 사이의 영역, 상기 드리프트영역, 및 상기 트랜치절연층의 일부 표면 위에 게이트절연층 및 게이트전극을 형성하는 단계; 및
    상기 바디영역 및 드리프트영역 내에 각각 소스영역 및 드레인영역을 형성하는 단계를 포함하는 고전압 집적소자의 제조방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서, 상기 트랜치를 형성하는 단계는,
    드라이 에치를 수행하여 경사진 측면 구조의 트랜치를 형성하는 단계; 및
    상기 트랜치에 대한 H2 어닐링을 수행하는 단계를 포함하는 고전압 집적소자의 제조방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 드라이 에치는, 폴리머 발생을 유발하는 식각가스를 이용하여 수행하는 고전압 집적소자의 제조방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 식각가스는, CxHy 가스 또는 CxFy 가스를 포함하는 고전압 집적소자의 제조방법.
  17. 입력신호에 따라 출력신호를 발생시키는 고전압 집적회로; 및
    상기 출력신호에 따르 스위칭동작을 수행하는 고전압 집적소자를 포함하되,
    상기 고전압 집적소자는,
    기판의 상부영역 내에 배치되는 채널영역;
    상기 기판의 상부영역 내에 배치되어 상기 채널영역에 인접하는 드리프트영역;
    상기 기판의 상부영역 내에 배치되어 상기 드리프트영역의 반대편인 상기 채널영역의 일 측에 접하는 소스영역;
    상기 드리프트영역의 상부에 배치되는 드레인영역;
    상기 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층; 및
    상기 채널영역 위에 차례로 적층되고 상기 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며,
    상기 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 상기 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는 전자장치.
  18. 모바일스테이션모뎀; 및
    상기 모바일스테이션모뎀으로 전원전압을 공급하고 고전압 집적소자를 스위칭소자로 채택하는 파워관리접적회로를 포함하되,
    상기 고전압 집적소자는,
    기판의 상부영역 내에 배치되는 채널영역;
    상기 기판의 상부영역 내에 배치되어 상기 채널영역에 인접하는 드리프트영역;
    상기 기판의 상부영역 내에 배치되어 상기 드리프트영역의 반대편인 상기 채널영역의 일 측에 접하는 소스영역;
    상기 드리프트영역의 상부에 배치되는 드레인영역;
    상기 채널영역과 드레인영역 사이의 드리프트영역 상부에 배치되는 트랜치절연층; 및
    상기 채널영역 위에 차례로 적층되고 상기 드리프트영역 및 트랜치절연층의 일부 표면 위로 연장하도록 배치되는 게이트절연층 및 게이트전극을 포함하며,
    상기 트랜치절연층은, 트랜치절연층의 바닥면으로부터 연장되는 제1 라인과 평행한 제2 라인 및 외측면 사이의 제1 각도가 상기 제1 라인 및 외측면 사이의 제2 각도보다 큰 이중 경사의 측면 구조를 갖는 전자시스템.
KR1020140154784A 2014-11-07 2014-11-07 고전압 집적소자 및 그 제조방법 KR102228655B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140154784A KR102228655B1 (ko) 2014-11-07 2014-11-07 고전압 집적소자 및 그 제조방법
US14/696,072 US9214548B1 (en) 2014-11-07 2015-04-24 High voltage integrated devices, methods of fabricating the same, electronic devices including the same, and electronic systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154784A KR102228655B1 (ko) 2014-11-07 2014-11-07 고전압 집적소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160055380A KR20160055380A (ko) 2016-05-18
KR102228655B1 true KR102228655B1 (ko) 2021-03-18

Family

ID=54783237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154784A KR102228655B1 (ko) 2014-11-07 2014-11-07 고전압 집적소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US9214548B1 (ko)
KR (1) KR102228655B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3144974B1 (en) * 2015-09-18 2022-01-26 Ampleon Netherlands B.V. Semiconductor device
US9680010B1 (en) * 2016-02-04 2017-06-13 United Microelectronics Corp. High voltage device and method of fabricating the same
US10424647B2 (en) * 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
US10157751B1 (en) * 2017-10-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device
TWI685919B (zh) * 2019-01-19 2020-02-21 力晶積成電子製造股份有限公司 溝渠式隔離結構的製造方法及高壓半導體元件
EP4016643A1 (en) 2020-12-18 2022-06-22 Infineon Technologies Dresden GmbH & Co . KG Transistor device
US11876134B2 (en) * 2021-09-29 2024-01-16 Texas Instruments Incorporated Transistor device with buffered drain

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219161A (ja) 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013545304A (ja) 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ
JP2014207324A (ja) 2013-04-12 2014-10-30 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174339A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20070054464A1 (en) * 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
US8853022B2 (en) * 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
US9269806B2 (en) * 2013-10-03 2016-02-23 Macronix International Co., Ltd. Semiconductor device and method of fabricating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013545304A (ja) 2010-10-26 2013-12-19 日本テキサス・インスツルメンツ株式会社 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ
JP2013219161A (ja) 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014207324A (ja) 2013-04-12 2014-10-30 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9214548B1 (en) 2015-12-15
KR20160055380A (ko) 2016-05-18

Similar Documents

Publication Publication Date Title
KR102228655B1 (ko) 고전압 집적소자 및 그 제조방법
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
US8921936B2 (en) Ultra high voltage MOS transistor device
TWI475614B (zh) 溝渠裝置結構及製造
CN104979390B (zh) 高压金属氧化物半导体晶体管及其制造方法
US8614480B2 (en) Power MOSFET with integrated gate resistor and diode-connected MOSFET
US9806160B2 (en) Power integrated devices, electronic devices including the same, and electronic systems including the same
TWI660510B (zh) 功率整合裝置、包含其之電子裝置及包含其之電子系統
US9362363B2 (en) Power integrated devices, electronic devices and electronic systems including the same
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
US11355631B2 (en) LDMOS transistor and method for manufacturing the same
US10217821B2 (en) Power integrated devices, electronic devices and electronic systems including the same
KR20220074921A (ko) Ldmos 소자 및 이의 제조방법
US7041572B2 (en) Fabrication method for a deep trench isolation structure of a high-voltage device
US8575688B2 (en) Trench device structure and fabrication
US8933512B2 (en) MOSFET and method for manufacturing the same
US20220130981A1 (en) Ldmos transistor and manufacturing method thereof
US6972471B2 (en) Deep trench isolation structure of a high-voltage device and method for forming thereof
CN109119473B (zh) 一种晶体管及其制作方法
US20120299109A1 (en) Trench power mosfet structure with high switching speed and fabrication method thereof
CN109980010B (zh) 一种半导体器件的制造方法和集成半导体器件
CN111785617A (zh) Ldmos的制造方法
EP4184589A1 (en) Semiconductor device and preparation method therefor
CN109980009B (zh) 一种半导体器件的制造方法和集成半导体器件
CN104900631B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant