KR102207037B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR102207037B1
KR102207037B1 KR1020140123381A KR20140123381A KR102207037B1 KR 102207037 B1 KR102207037 B1 KR 102207037B1 KR 1020140123381 A KR1020140123381 A KR 1020140123381A KR 20140123381 A KR20140123381 A KR 20140123381A KR 102207037 B1 KR102207037 B1 KR 102207037B1
Authority
KR
South Korea
Prior art keywords
dummy
display area
data line
common electrode
electrode
Prior art date
Application number
KR1020140123381A
Other languages
English (en)
Other versions
KR20160033288A (ko
Inventor
류승석
이세웅
박찬수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140123381A priority Critical patent/KR102207037B1/ko
Publication of KR20160033288A publication Critical patent/KR20160033288A/ko
Application granted granted Critical
Publication of KR102207037B1 publication Critical patent/KR102207037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 좁은 베젤영역을 갖는 액정 표시장치에 관한 것으로, 복수의 게이트 라인들, 더미 데이터 라인, 박막 트랜지스터들, 화소전극들, 더미 화소전극들, 공통전극, 및 더미 공통전극을 포함한다. 복수의 데이터 라인들과 복수의 게이트 라인들은 표시 영역에서 서로 교차하도록 배치된다. 더미 데이터 라인은 비표시 영역에 배치된다. 박막 트랜지스터들은 표시영역에서 복수의 데이터 라인들과 게이트 라인들의 교차부마다 형성된다. 화소전극들은 표시영역에 배치되며 박막 트랜지스터들에 각각 접속된다. 더미 화소전극들은 비표시 영역에 배치된다. 공통전극은 표시영역에서 화소전극들과 중첩되도록 배치된다. 더미 공통전극은 비표시 영역에서 더미 화소전극 및 더미 데이터 라인에 접속된다.

Description

액정 표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시장치에 관한 것으로, 보다 구체적으로 좁은 베젤영역을 갖는 액정 표시장치에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이 중 액정 표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정 표시장치(AM-LCD : Active Matrix LCD 이하, 액정 표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이러한 액티브 매트릭스(Active Matrix) 구동방식의 액정 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정 표시장치는 상하부의 투명 기판들 이방성 유전율을 갖는 액정층을 형성하고, 비디오 데이터에 따라 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시켜 원하는 화상을 표시한다.
액정 표시장치의 구동 회로는 표시패널의 데이터 라인들에 비디오 데이터의 데이터전압을 공급하는 데이터 구동회로와, 데이터전압에 동기되는 게이트펄스를 표시패널의 게이트 라인들(또는 스캔라인들)에 순차적으로 공급하는 게이트 구동회로를 포함한다.
이하, 도 1 및 도 2를 참조하여, 종래의 액정 표시장치에 대해 설명하기로 한다. 도 1은 종래의 액정 표시장치를 개략적으로 도시한 도면이고, 도 2는 도 1에 도시된 라인 I-I'라인을 따라 취한 단면도이다.
도 1을 참조하면, 종래의 액정 표시장치는 표시패널(10), 타이밍 콘트롤러(20), 데이터 구동회로(30) 및 게이트 구동회로(40) 등을 구비한다.
표시패널(10)은 입력 영상을 표시하는 화소 어레이를 포함한다. 화소 어레이는 하부 기판에 형성된 박막 트랜지스터(Thin Film Transistor, TFT) 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 액정셀들(Clc)로 나뉘어질 수 있다. 박막 트랜지스터 어레이는 데이터 라인들(11), 데이터 라인들(11)과 교차되는 게이트 라인들(또는 스캔 라인들, 12), 데이터 라인들(11)과 게이트 라인들(12)의 교차부마다 형성된 박막 트랜지스터들(TFT), 박막 트랜지스터들(TFT)에 접속된 화소전극(1), 스토리지 캐패시터(Cst) 등을 포함한다. 박막 트랜지스터 어레이는 또한 좌우의 최외측 화소전극(1)에 인접하여 배치되는 더미 화소전극(1a)들을 포함한다. 표시패널(10)의 상부 기판에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이(도시 생략)가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다.
타이밍 콘트롤러(20)는 호스트 콘트롤러로부터의 타이밍신호를 이용하여 데이터 구동회로(30) 및 게이트 구동회로(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 데이터 구동회로(30) 및 게이트 구동회로(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들은 데이터 구동회로(30)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 포함한다.
데이터 구동회로(30)는 타이밍 콘트롤러(20)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 데이터 구동회로(30)는 타이밍 콘트롤러(20)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후, 그 데이터전압을 게이트펄스(또는 스캔펄스)에 동기되도록 표시패널(10)의 데이터 라인들(11)에 공급한다.
게이트 구동회로(40)는 타이밍 콘트롤러(20)의 제어 하에 게이트펄스(또는 스캔펄스)를 순차적으로 출력하고 그 출력의 스윙전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 쉬프트시킨다. 게이트 구동회로(40)로부터 출력되는 게이트펄스는 데이터 구동회로(30)로부터 출력되는 데이터전압에 동기되어 게이트 라인들(12)에 순차적으록 공급된다. 게이트 하이 전압(VGH)은 박막트랜지스터의 문턱 전압 이상의 전압이고, 게이트 로우 전압(VGH)은 박막트랜지스터의 문턱 전압보다 낮은 전압이다.
일반적으로 액정 표시장치에서, 데이터 라인들(11)에 걸리는 기생 캐패시턴스는 데이터 신호에 영향을 미쳐 디스플레이 구동시 화소 전압에 변화를 일으킨다. 그런데 표시부(DA)의 내측에 위치하는 데이터 라인과 다르게 최외측에 위치하는 데이터 라인은 일측에만 화소전극이 배치되기 때문에 그 데이터 라인에 걸리는 기생 패캐시턴스가 내측에 위치하는 데이터 라인에 걸리는 기생 캐패시턴스와 차이가 생기게 된다. 이러한 기생 캐패시턴스의 차이는 최외측 데이터 라인과 연결된 화소전극들의 구동 전압에 변화를 발생시켜 세로 줄의 불량을 발생시킨다.
따라서, 이러한 불량방지를 위해 표시패널(10)은 표시부(DA)의 좌우측 끝단에 각각 2-3개 정도의 더미 화소전극들(1a, 1b)이 배치된다(도 1에서는 1개만 표시됨).
도 2를 참조하면, 표시영역(DA)의 최외측 데이터 라인(11-2)의 외측, 즉 비표시 영역(NDA)에는 더미 화소전극(1a)과, 더미 화소전극(1a)에 접속되는 더미 공통전극(2a)이 형성된다. 상술한 종래의 액정 표시장치에 의하면, 표시영역(DA) 내측의 데이터 라인(11-1) 좌우에는 동일 구조의 투명전극, 즉 화소전극(1)과 공통전극(2)이 배치되므로, 내측의 데이터 라인(11-1)과 투명전극 사이에 형성되는 기생 캐패시턴스는, 내측 데이터 라인(11-1)과 내측 데이터 라인(11-1) 양측의 화소전극들(1, 1) 사이에 형성되는 기생 캐패시턴스들(2×Cdp)와, 내측 데이터 라인(11-1)과 내측 데이터 라인(11-1) 양측의 공통전극들(2, 2) 사이에 형성되는 기생 캐패시턴스들(2×Cdc)의 합으로 된다(2Cdc+2Cdp).
반면, 표시영역(DA)의 최외측 데이터 라인(11-2)과 투명전극 사이에 형성되는 기생 캐패시턴스는 최외측 데이터 라인(11-2)과 최외측 데이터 라인(11-2) 내측에 배치되는 화소전극(1) 사이에 형성되는 기생 캐패시턴스(Cdp)와, 최외측 데이터 라인(11-2)과 최외측 데이터 라인(11-2) 외측에 배치되는 더미 화소전극(1a) 사이에 형성되는 기생 캐패시턴스(Cdp')와, 최외측 데이터 라인(11-1)과 최외측 데이터 라인(11-1) 내측의 공통전극들(2) 사이에 형성되는 기생 캐패시턴스(Cdc)와, 최외측 데이터 라인(11-1)과 최외측 데이터 라인(11-1) 외측의 더미 공통전극(2a) 사이에 형성되는 기생 캐패시턴스(Cdc')의 합으로 된다(Cdp+Cdp'+Cdc+Cdc'). 그런데, 최외각 데이터 라인(11-2)의 외측에는 내측 데이터 라인(11-1)의 좌우측에 배치되는 것과 동일 구조 또는 유사 구조의 더미 화소 및 더미 공통전극이 배치되므로 내측 데이터 라인(11-1)과 투명전극들 사이에 형성되는 기생 캐패시턴스는 표시영역(DA)의 최외측 데이터 라인(11-2)과 그 좌우의 투명전극들 사이에 형성되는 기생 캐새시턴스와 실질적으로 차이가 없게 된다.
이와 같이, 상술한 종래의 액정 표시장치에 의하면, 표시부(DA)의 내측 데이터 라인(11-1)의 일측에 구비되는 화소전극과 동일 또는 유사한 더미 화소전극이 비표시부(NDA)에 형성된다. 또한, 더미 데이터 라인(11a)은 사용되지 않는 배선임에도 정전기 방지를 위해 그 입출력부에 정전기 방전회로나 다른 신호라인이 연결되지 않으면 안된다.
그러나, 최근 액정 표시장치의 비표시 영역(NDA)을 크기를 제한하는 무베젤화의 추세에 따라 좁은 베젤(narrrow bezel)영역을 갖는 액정 표시장치의 필요성이 대두되었고, 이에 따르는 베젤 폭의 제한으로 더미 화소전극이 차지하는 면적을 줄이는 것에 대한 필요성이 증가하였다.
본 발명의 목적은 더미 화소가 차지하는 영역을 줄임으로써 좁은 베젤영역을 갖는 액정 표시장치를 제공하기 위한 것이다.
본 발명에 따르는 액정 표시장치는 본 발명은 좁은 베젤영역을 갖는 액정 표시장치에 관한 것으로, 복수의 게이트 라인들, 더미 데이터 라인, 박막 트랜지스터들, 화소전극들, 더미 화소전극들, 공통전극, 및 더미 공통전극을 포함한다. 복수의 데이터 라인들과 복수의 게이트 라인들은 표시 영역에서 서로 교차하도록 배치된다. 더미 데이터 라인은 비표시 영역에 배치된다. 박막 트랜지스터들은 표시영역에서 복수의 데이터 라인들과 게이트 라인들의 교차부마다 형성된다. 화소전극들은 표시영역에 배치되며 박막 트랜지스터들에 각각 접속된다. 더미 화소전극들은 비표시 영역에 배치된다. 공통전극은 표시영역에서 화소전극들과 중첩되도록 배치된다. 더미 공통전극은 비표시 영역에서 더미 화소전극 및 더미 데이터 라인에 접속된다.
상기 구성에서 공통전극은 복수의 슬릿을 구비하는 전극으로 형성되고, 상기 더미 공통전극은 슬릿을 구비하지 않는 통전극으로 형성된다.
또한, 상기 공통전극과 상기 더미 공통전극에는 공통전압이 공급될 수 있다.
또한, 상기 더미 화소전극은 기판 상에 형성되고, 상기 더미 데이터 라인은 상기 더미 화소전극을 커버하는 게이트 절연막 상에 형성되며, 상기 더미 공통전극은 상기 더미 화소전극을 커버하는 패시베이셔막 상에 형성되고, 상기 더미 공통전극은 상기 패시베이션막 및 상기 게이트 절연막을 관통하는 제 1 콘택홀을 통해 노출되는 상기 더미 데이터 라인과 상기 더미 화소전극에 접속된다.
본 발명에 따르는 액정 표시장치에 의하면, 표시영역 외측에 형성되는 더미 공통전극이 슬릿이 없는 통전극으로 형성되고, 공통전압이 더미 공통전극, 더미 데이터 라인 및 더미 화소전극에 공급되므로, 최외측 데이터 라인의 내측에 형성된 투명전극들 사이에 형성되는 기생 캐패시턴스의 값과 최외측 데이터 라인의 외측에 형성된 투명전극들 사이에 형성되는 기생 캐패시턴스의 값을 대략 동일하게 조정할 수 있게 된다. 따라서, 더미 화소전극의 크기와 수를 줄일 수 있어 더미 화소전극이 점유하는 면적을 줄일 수 있다. 또한 더미 데이터 라인에 더미 공통전극을 통해 공통전압이 공급되므로 정전기 방전회로나 다른 신호라인을 삽입할 필요가 없게 되어 액티브 영역 상 하부의 여유 공간 확보 및 좁은 베젤영역을 달성할 수 있는 기술적 효과를 얻을 수 있다.
도 1은 종래의 액정 표시장치를 개략적으로 도시한 도면,
도 2는 도 1에 도시된 라인 I-I'라인을 따라 취한 단면도,
도 3은 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 도면,
도 4는 도 3에 도시된 영역 R을 상세하게 도시한 평면도,
도 5는 도 4에 도시된 라인 II-II' 라인을 따라 취한 단면도.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다.
도 3을 참조하여, 본 발명의 실시예에 따르는 액정 표시장치에 대해 설명하기로 한다. 도 3은 본 발명의 실시예에 따르는 액정 표시장치를 개략적으로 도시한 도면이다.
도 3을 참조하면, 액정 표시장치는 표시패널(100), 타이밍 콘트롤러(200), 데이터 구동회로(300) 및 게이트 구동회로(400) 등을 포함한다.
표시패널(100)은 입력 영상을 표시하는 화소 어레이를 포함한다. 화소 어레이는 하부 기판에 형성된 박막 트랜지스터(Thin Film Transistor, TFT) 어레이, 상부 기판에 형성된 컬러필터 어레이(도시 생략), 및 액정 셀들(Clc)을 포함한다. 박막 트랜지스터 어레이는 데이터 라인들(D1~D4), 최외측 데이터 라인들(D1, D4) 외측에 각각 배열되는 더미 데이터 라인들(DUM1, DUM2), 데이터 라인들(D1~D4) 및 더미 데이터 라인들(DUM1, DUM2)과 교차되는 게이트 라인들(또는 스캔 라인들)(G1~G5), 데이터 라인들(D1~D4)과 게이트 라인들(G1~G5)의 교차부마다 형성된 박막 트랜지스터들(TFT), 박막 트랜지스터들(TFT)에 접속된 화소전극들(P11~P54) 및 스토리지 캐패시터들(Cst), 더미 데이터 라인들(DUM1, DUM2)과 게이트 라인들(G1~G5)의 교차에 의해 형성되는 영역에서, 최외측 데이터 라인(D1, D4) 외측의 화소전극들(P11, P21, P31, P41, P51; P14, P24, P34, P44, P54))에 인접하여 배치되는 더미 화소전극들(DP11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)을 포함한다.
표시패널(100)의 상부 기판에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이(도시 생략)가 형성된다. 공통전극(COM)은 박막 트랜지스터 어레이의 하부 기판이나 컬러필터 어레이의 상부 기판에 형성될 수 있다. 본 발명의 실시예에서 공통전극(COM)은 박막 트랜지스터 어레이에 형성되는 것으로 설명한다. 공통전극(COM)은 화소전극들(P11~P54)과 중첩되도록 형성되며 화소전극들(P11~P54)과의 사이에 형성되는 전계가 액정에 가해지도록 복수의 슬릿들(SL)을 포함한다.
액정셀들(Clc)은 데이터전압이 공급되는 화소전극(P11~P54)과, 공통전압(Vcom)이 공급되는 공통전극(COM) 사이의 전계에 의해 구동된다.
타이밍 콘트롤러(200)는 호스트 콘트롤러(도시생략)로부터의 타이밍신호를 이용하여 데이터 구동회로(300) 및 게이트 구동회로(400)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 데이터 구동회로(300) 및 게이트 구동회로(400)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들은 데이터 구동회로(300)의 동작 타이밍과 데이터 전압의 극성을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로(400)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 포함한다.
데이터 구동회로(300)는 타이밍 콘트롤러(200)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 데이터 구동회로(300)는 타이밍 콘트롤러(200)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후에 그 데이터전압을 게이트펄스(또는 스캔펄스)에 동기되도록 표시패널(100)의 데이터 라인들(D1~D4)에 공급한다.
게이트 구동회로(400)는 타이밍 콘트롤러(200)의 제어 하에 게이트펄스(또는 스캔펄스)를 순차적으로 출력하고 그 출력의 스윙전압을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 쉬프트시킨다. 게이트 구동회로(400)로부터 출력되는 게이트펄스는 데이터 구동회로(300)로부터 출력되는 데이터전압에 동기되어 게이트 라인들(D1~D4)에 순차적으록 공급된다. 게이트 하이 전압(VGH)은 박막트랜지스터의 문턱 전압 이상의 전압이고, 게이트 로우 전압(VGH)은 박막트랜지스터의 문턱 전압보다 낮은 전압이다.
다음으로 도 4 및 도 5를 참조하여, 본 발명의 실시예에 따르는 액정 표시장치의 더미 공통전극과 더미 화소전극의 구조에 대해 보다 상세히 설명하기로 한다. 도 4는 도 3에 도시된 영역 R을 상세하게 도시한 평면도이고, 도 5는 도 4에 도시된 라인 II-II' 라인을 따라 취한 단면도이다.
도 3 내지 도 5를 참조하면, 본 발명의 실시예에 따르는 액정 표시장치는 표시영역(DA)의 외측에 형성되는 더미 데이터 라인들(DUM1, DUM2), 더미 공통전극(DCOM) 및 더미 화소전극들(DP11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)을 포함한다.
더미 화소전극들(P11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)의 각각은 기판(SUB) 상에 형성된다.
더미 데이터 라인들(DUM1, DUM2)은 더미 화소전극들(P11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)을 커버하는 게이트 절연막(GI) 상에 형성된다.
더미 공통전극(DCOM)은 더미 데이터 라인들(DUM1, DUM2)을 커버하는 패시베이션막(PAS) 상에 형성된다. 본 발명의 실시예에 따르는 액정 표시장치에서 더미 공통전극(DCOM)은 표시부(DA) 내에 형성되는 공통전극(COM)과 달리 슬릿을 구비하지 않는다. 또한, 더미 공통전극(DCOM)은 패시베이션막(PAS)과 게이트 절연막(GI)을 관통하는 제 1 콘택홀(CH1)을 통해 노출되는 더미 데이터 라인들(DUM1, DUM2)과 더미 화소전극들(P11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)을 서로 연결시킨다. 따라서, 더미 공통전극(DCOM)에도 공통라인(CL)을 통해 표시부(DA) 내의 공통전극(COM)에 공급되는 것과 동일한 공통전압(Vocom)이 공급되므로, 더미 공통전극(DCOM), 더미 데이터 라인들(DUM1, DUM2) 및 더미 화소전극들(P11, DP21, DP31, DP41, DP51; DP12, DP22, DP32, DP42, DP52)은 공통전극(DCOM)과 동일한 전위를 갖게 된다.
이와 같이, 본 발명의 실시예에 따르는 더미 공통전극(DCOM)은 슬릿을 갖지 않을 뿐 아니라, 더미 공통전극(DCOM), 더미 데이터 라인들(DUM) 및 더미 화소전극들(DP)이 공통전극과 동일한 전위를 가지므로, 더미 화소전극(DP)의 크기를 줄이더라도 표시부(DA)의 최외측에 존재하는 데이터 라인(D1)의 좌우측에 배치되는 투명전극들에 의해 형성되는 기생 캐패시턴스와, 표시부의 내측에 존재하는 데이터 라인(예를 들면, D2)의 좌우측에 배치되는 투명전극들에 의해 형성되는 기생 캐패시턴스의 차가 발생되지 않도록 할 수 있게 된다.
이를 도 4 및 도 5를 참조하여 보다 상세히 설명하기로 한다. 표시영역(DA) 내측의 데이터 라인(예를 들면, D2) 좌우에는 동일 구조의 투명전극, 즉 화소 전극들(P11, P12)과 공통전극(COM)이 배치되므로, 내측의 데이터 라인(D2)과 이들 투명전극 사이에 형성되는 기생 캐패시턴스는, 내측 데이터 라인(D2)과 내측 데이터 라인(D2) 양측의 화소 전극들(P11, P12) 사이에 형성되는 기생 캐패시터들(2×Cdp)과, 내측 데이터 라인(D2)과 내측 내측 데이터 라인(D2) 양측의 공통전극들(COM, COM) 사이에 형성되는 기생 캐패시터들(2×Cdc)의 합으로 된다(2Cdp+2Cdc).
반면, 표시영역(DA)의 최외측 데이터 라인(예를 들면, D1)과 투명전극들 사이에 형성되는 기생 캐패시터는 최외측 데이터 라인(D1)과 최외측 데이터 라인(D1) 내측에 배치되는 화소전극(P11) 사이에 형성되는 기생 캐패시터(Cdp)와, 최외측 데이터 라인(D1)과 최외측 데이터 라인(D1) 내측에 배치되는 공통전극(COM) 사이에 형성되는 기생 캐패시터(Cdc)와, 최외측 데이터 라인(D1) 외측에 배치되며 더미 데이터 전극(DCOM)에 의해 서로 연결되는 더미 데이터 라인(DUM1)과 최외측 데이터 라인(D1) 사이에 형성되는 기생 캐패시터(Cdc")의 합으로 된다(Cdp+Cdc+Cdc").
그런데 본 발명의 실시예에 따르는 더미 공통전극(DCOM)은 슬릿이 없는 통전극으로 형성되므로 면적이 증가하여 더미 공통전극(DCOM)과 최외측 데이터 라인(D1) 사이에 형성되는 기생 캐패시턴스(Cdc")는 최외측 데이터 라인(D1)과 최외측 데이터 라인(D1) 내측에 배치공통전극(COM) 사이에 형성되는 기생 캐패시턴스(Cdc)와 최외측 데이터 라인(D1)과 최외측 데이터 라인(D1) 내측에 배치되는 화소전극(P11) 사이에 형성되는 기생 캐패시턴스(Cdp)의 합 보다 커지게 된다. 또, 더미 데이터 전극(DCOM), 더미 데이터 라인(DUM1) 및 더미 화소전극(DP11)이 서로 연결되어 있으므로, 최외측 데이터 라인(D1)과 더미 데이터 라인(DUM1) 및 더미 화소전극(DP11) 사이에는 기생 캐패시턴스가 형성되지 않는다.
따라서, 표시영역(DA)의 내측의 데이터 라인(D2)과 이들 투명전극 사이에 형성되는 제 1 기생 캐패시턴스의 값(2Cdp+2Cdc)과 표시영역(DA)의 최외측 데이터 라인(예를 들면, D1)과 투명전극들 사이에 형성되는 제 2 기생 캐패시터(Cdp+Cdc+Cdc")의 값은 비표시 영역(NDA)에 배치되는 더미 화소전극(DP11)의 크기를 대략 1/2로 줄임으로써 동일한 값을 갖도록 조정될 수 있다.
다음의 표 1은 비표시 영역의 더미 화소전극의 크기와 표시영역 내의 화소전극의 크기를 같게 했을 경우의 기생용량값을 보여주고, 표 2는 본 발명의 실시예에 따르는 더미 화소전극의 크기를 표시영역 내의 화소전극의 크기의 같게 했을 경우와 대략 1/2로 했을 경우의 기생용량값을 보여준다.
화소전극의 크기 Cdc Cdp Cdc+Cdp Cdc' Cdp' Cdc'+Cdp'
1화소(91.5㎛) 9.82fF 5.3fF 15.82fF 9.82fF 5.3fF 15.82fF
화소전극의 크기 Cdc Cdp Cdc+Cdp Cdc”
1화소(91.5㎛) 9.82fF 5.3fF 15.82fF 29.96fF
1/2화소(46㎛) 9.82fF 5.3fF 15.82fF 14.98fF
위의 표 1 및 2로부터 알 수 있는 바와 같이 본 발명의 실시예에 따르는 액정 표시장치에서는 비표시부에 형성되는 더미 화소전극의 크기를 1/2로 줄임으로써 투명전극들에 의해 최외각 데이터 라인(D1)의 양측에 존재하는 기생용량의 크기를 대략 동일하게 유지할 수 있게 되므로 그 만큼 베젤영역을 줄일 수 있는 효과를 얻을 수 있음을 알 수 있다.
상술한 본 발명의 실시예에 따르는 액정 표시장치에 의하면, 표시영역 외측에 형성되는 더미 공통전극이 슬릿이 없는 통 전극으로 형성되고, 공통전압이 더미 공통전극, 더미 데이터 라인 및 더미 화소전극에 공급되므로, 최외측 데이터 라인의 내측에 형성된 투명전극들 사이에 형성되는 기생 캐패시턴스의 값과 최외측 데이터 라인의 내측에 형성된 투명전극들 사이에 형성되는 기생 캐패시턴스의 값을 대략 동일하게 조정할 수 있게 된다.
따라서, 더미 화소전극의 크기와 수를 줄일 수 있어 더미 화소전극이 점유하는 면적을 줄일 수 있다. 또한 더미 데이터 라인에 더미 공통전극을 통해 공통전압이 공급되므로 정전기 방전회로나 다른 신호라인을 삽입할 필요가 없게 되어 액티브 영역 상 하부의 여유 공간 확보 및 좁은 베젤영역을 달성할 수 있는 기술적 효과를 얻을 수 있다.
100: 표시패널 200: 타이밍 콘트롤러
300: 데이터 구동회로 400: 게이트 구동회로
COM: 공통전극 DCOM: 더미 공통전극
D1~D4: 데이터 라인 DUM1, DUM2: 더미 데이터 라인
G1~G5: 게이트 라인 P11~P54: 화소전극
DP11~DP52: 더미 화소전극

Claims (4)

  1. 표시 영역 및 비표시 영역을 구비하는 액정 표시장치에 있어서,
    상기 표시 영역에서 서로 교차하도록 배치되는 복수의 데이터 라인들과 복수의 게이트 라인들;
    상기 비표시 영역에 배치되는 더미 데이터 라인;
    상기 표시영역에서 상기 복수의 데이터 라인들과 게이트 라인들의 교차부마다 형성된 박막 트랜지스터들;
    상기 표시영역에 배치되며, 상기 박막 트랜지스터들에 각각 접속된 화소전극들;
    상기 비표시 영역에 배치되는 더미 화소전극들;
    상기 표시영역에서 상기 화소전극들과 중첩되도록 배치되는 공통전극; 및
    상기 비표시 영역에서 상기 더미 화소전극과 상기 더미 데이터 라인에 접속되는 더미 공통전극을 포함하며,
    상기 더미 화소전극은 기판 상에 형성되고,
    상기 더미 데이터 라인은 상기 더미 화소전극을 커버하는 게이트 절연막 상에 형성되며,
    상기 더미 공통전극은 상기 더미 화소전극을 커버하는 패시베이션막 상에 형성되고,
    상기 더미 공통전극은 상기 패시베이션막 및 상기 게이트 절연막을 관통하는 제 1 콘택홀을 통해 노출되는 상기 더미 데이터 라인과 상기 더미 화소전극에 접속되는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 공통전극은 복수의 슬릿을 구비하는 전극으로 형성되고, 상기 더미 공통전극은 슬릿을 구비하지 않는 통전극으로 형성되는 것을 특징으로 하는 액정 표시장치.
  3. 제 2 항에 있어서,
    상기 공통전극과 상기 더미 공통전극에는 공통전압이 공급되는 것을 특징으로 하는 액정 표시장치.
  4. 삭제
KR1020140123381A 2014-09-17 2014-09-17 액정 표시장치 KR102207037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140123381A KR102207037B1 (ko) 2014-09-17 2014-09-17 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140123381A KR102207037B1 (ko) 2014-09-17 2014-09-17 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20160033288A KR20160033288A (ko) 2016-03-28
KR102207037B1 true KR102207037B1 (ko) 2021-01-26

Family

ID=57008225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140123381A KR102207037B1 (ko) 2014-09-17 2014-09-17 액정 표시장치

Country Status (1)

Country Link
KR (1) KR102207037B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513640B1 (ko) * 2016-09-30 2023-03-23 엘지디스플레이 주식회사 터치스크린 내장형 표시장치 및 이의 구동방법
KR102538750B1 (ko) * 2016-11-29 2023-06-02 엘지디스플레이 주식회사 액정 표시장치
KR102334987B1 (ko) * 2017-07-18 2021-12-06 엘지디스플레이 주식회사 액정 패널 및 액정 표시 장치
KR102601293B1 (ko) * 2018-05-08 2023-11-13 삼성디스플레이 주식회사 표시 장치, 표시 장치의 검사 장치 및 표시 장치의 검사 방법
CN108877523B (zh) * 2018-06-29 2021-04-02 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN110544698B (zh) * 2019-08-26 2022-04-01 深圳市华星光电半导体显示技术有限公司 显示面板及制造方法
CN112068728B (zh) * 2020-08-17 2022-04-26 武汉华星光电技术有限公司 显示装置和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518407B1 (ko) * 2003-06-30 2005-09-29 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 구조 및 그 구동방법
KR20070070766A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20070088871A (ko) * 2006-02-27 2007-08-30 삼성전자주식회사 표시 장치
KR101278003B1 (ko) * 2006-03-22 2013-06-27 엘지디스플레이 주식회사 액정표시패널과 그 구동방법
KR101281979B1 (ko) * 2006-06-28 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR101330393B1 (ko) * 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
KR101340998B1 (ko) * 2007-04-12 2013-12-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20160033288A (ko) 2016-03-28

Similar Documents

Publication Publication Date Title
KR102207037B1 (ko) 액정 표시장치
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
KR102009388B1 (ko) 액정 디스플레이 장치
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
US9786238B2 (en) Array substrate, display device, and method for driving display device
KR101623593B1 (ko) 액정표시장치
US8289255B2 (en) Electro-optical apparatus and display thereof
US8441424B2 (en) Liquid crystal display device and method of driving the same
JP2005234544A (ja) 液晶表示装置およびその駆動方法
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
JP2012047807A (ja) 表示装置および電子機器
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US8054393B2 (en) Liquid crystal display device
JP2010256466A (ja) 液晶表示装置およびその駆動方法
JP6906066B2 (ja) 液晶表示パネル及び装置
US20180143472A1 (en) Array substrate and display panel
US10176779B2 (en) Display apparatus
US9715859B2 (en) LCD panel of dot inversion mode
KR20030055931A (ko) 액정표시장치
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치
JP2008276116A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2011164236A (ja) 表示装置
KR102404392B1 (ko) 협 베젤 구조를 갖는 대형 액정 표시장치
KR20070037011A (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR102181298B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant