KR102196945B1 - 기판의 처리 방법 및 템플릿 - Google Patents
기판의 처리 방법 및 템플릿 Download PDFInfo
- Publication number
- KR102196945B1 KR102196945B1 KR1020157033072A KR20157033072A KR102196945B1 KR 102196945 B1 KR102196945 B1 KR 102196945B1 KR 1020157033072 A KR1020157033072 A KR 1020157033072A KR 20157033072 A KR20157033072 A KR 20157033072A KR 102196945 B1 KR102196945 B1 KR 102196945B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- direct
- indirect
- template
- processing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 78
- 150000002500 ions Chemical class 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000007788 liquid Substances 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 24
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims description 47
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 239000012774 insulation material Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 description 127
- 235000012431 wafers Nutrition 0.000 description 74
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 52
- 229910001431 copper ion Inorganic materials 0.000 description 52
- 239000000243 solution Substances 0.000 description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 33
- 229910052802 copper Inorganic materials 0.000 description 33
- 239000010949 copper Substances 0.000 description 33
- 238000004070 electrodeposition Methods 0.000 description 17
- 239000002245 particle Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005686 electrostatic field Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000003756 stirring Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 125000000129 anionic group Chemical group 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000002091 cationic group Chemical group 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/008—Current shielding devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Automation & Control Theory (AREA)
Abstract
기판의 처리 영역에 처리액을 공급하고, 이 처리액 속의 피처리 이온을 이용하여 소정의 처리를 실시하는 기판의 처리 방법은, 처리액을 유통시키는 유통로와, 직접 전극과, 간접 전극을 구비한 템플릿을, 상기 직접 전극과 쌍을 이루는 대향 전극이 상기 처리 영역에 설치된 기판에 대향하여 배치하는 템플릿 배치 공정과, 상기 유통로를 통해 상기 처리 영역에 처리액을 공급하는 처리액 공급 공정과, 상기 간접 전극에 전압을 인가하고, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 동시에, 상기 직접 전극과 상기 대향 전극 사이에 전압을 인가하고, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하여, 기판에 소정의 처리를 실시하는 처리 공정을 갖는다.
Description
본 발명은, 기판의 처리 영역에 처리액을 공급하고, 그 처리액 속의 피처리 이온을 이용하여 소정의 처리를 실시하는 기판의 처리 방법 및 그 기판의 처리 방법에 이용되는 템플릿에 관한 것이다.
본원은, 2013년 5월 20일에 일본에 출원된 일본특허출원 2013-106074호에 기초하여 우선권을 주장하며, 그 내용을 여기에 원용한다.
최근, 반도체 장치의 고성능화가 요구되고, 반도체 디바이스의 고집적화가 진행되고 있다. 이러한 상황 하에서, 고집적화된 반도체 디바이스를 수평면 내에 복수 배치하고, 이들 반도체 디바이스를 배선으로 접속하여 반도체 장치를 제조하는 경우, 배선 길이가 증대되고, 이에 따라 배선의 저항이 커지는 것, 또한 배선 지연이 커지는 것이 우려된다.
그래서, 반도체 디바이스를 3차원으로 적층하는 3차원 집적 기술이 제안되어 있다. 이 3차원 집적 기술에서는, 이면을 연마함으로써 박화(薄化)되어, 표면에 복수의 전자 회로가 형성된 반도체 웨이퍼(이하, 「웨이퍼」라고 함)를 관통하도록 예컨대 100 ㎛ 이하의 미세한 직경을 갖는 전극, 소위 관통 전극(TSV: Through Silicon Via)이 복수 형성된다. 그리고, 이 관통 전극을 통해, 위아래로 적층된 웨이퍼가 전기적으로 접속된다.
이와 같이 관통 구멍 내에 관통 전극을 형성할 때에는, 예컨대 전해 도금 등의 도금 방법에 의해서 관통 구멍 내에 도금 금속을 매립하게 된다. 전해 도금 방법은, 예컨대 특허문헌 1에 기재된 도금 장치에서 이루어진다. 도금 장치는 도금액을 저류하는 도금조를 가지며, 도금조의 내부는 레귤레이션 플레이트에 의해서 구획되어 있다. 구획된 하나의 구획에는 애노드가 배치되고, 다른 구획에는 웨이퍼가 침지되어, 상기 레귤레이션 플레이트에 의해 애노드와 웨이퍼 사이의 전위 분포가 조정된다. 그리고, 도금조 내의 도금액에 웨이퍼를 침지시킨 후, 애노드를 양극으로 하고, 웨이퍼를 음극으로 하여 전압을 인가하고, 상기 애노드와 웨이퍼 사이에 전류를 흘린다. 이 전류에 의해서 도금액 속의 금속 이온을 웨이퍼 측으로 이동시키고, 또한 상기 금속 이온을 웨이퍼 측에서 도금 금속으로서 석출시켜, 관통 구멍의 내부에 도금 금속이 매립된다.
그러나, 특허문헌 1에 기재된 전해 도금 방법을 실시하는 경우, 관통 전극을 형성하는 데 필요한 도금량 이상의 대량의 도금액이 이용되고, 또한 대량의 도금액을 교반 및 순환시키기 위한 대규모의 기구가 필요하게 된다. 그리고, 이러한 대량의 도금액 속에서 금속 이온을 웨이퍼 측으로 이동시키기 때문에, 도금 처리에 많은 시간이 걸린다.
또한, 웨이퍼 측에 충분한 금속 이온이 집적되어 있지 않은 경우에도, 애노드와 웨이퍼 사이에 전류가 흐르기 때문에, 도금 처리의 효율이 나쁘다. 또한 이와 같이 충분한 금속 이온이 집적되어 있지 않은 상태에서 도금 처리가 이루어지기 때문에, 예컨대 관통 구멍의 바닥부에서 도금 금속이 불균일하게 석출되는 경우가 있다. 이러한 경우, 관통 구멍 내에서 도금 처리가 균일하게 이루어지지 않아, 관통 전극을 적절하게 형성할 수 없다.
본 발명은, 이러한 점에 감안하여 이루어진 것으로, 기판의 처리 영역에 처리액을 공급하고, 이 처리액 속의 피처리 이온을 이용하여, 기판에 대한 소정의 처리를 효율적으로 또한 적절하게 실시하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해서, 본 발명은, 기판의 처리 영역에 처리액을 공급하고, 이 처리액 속의 피처리 이온을 이용하여 소정의 처리를 실시하는 기판의 처리 방법으로서, 처리액을 유통시키는 유통로와, 직접 전극과, 간접 전극을 구비한 템플릿을, 상기 직접 전극과 쌍을 이루는 대향 전극이 상기 처리 영역에 설치된 기판에 대향하여 배치하는 템플릿 배치 공정과, 상기 유통로를 통해 상기 처리 영역에 처리액을 공급하는 처리액 공급 공정과, 상기 간접 전극에 전압을 인가하고, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 동시에, 상기 직접 전극과 상기 대향 전극 사이에 전압을 인가하고, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하여, 기판에 소정의 처리를 실시하는 처리 공정을 갖는다.
본 발명에 따르면, 처리 공정에서 간접 전극에 전압을 인가하는 동시에, 직접 전극과 대향 전극 사이에 전압을 인가한다. 예컨대 피처리 이온이 양이온인 경우, 간접 전극에 전압을 인가하여 정전장(靜電場)을 형성하면, 간접 전극 및 직접 전극 측으로 마이너스의 하전 입자가 모이고, 대향 전극 측으로 피처리 이온이 이동한다. 또한 직접 전극을 양극으로 하고, 대향 전극을 음극으로 하여 전압을 인가하여, 직접 전극과 대향 전극 사이에 전류를 흘린다. 그러면, 상술한 것과 같이 대향 전극 측으로 이동한 피처리 이온의 전하가 교환되어, 피처리 이온이 환원된다.
또한, 예컨대 피처리 이온이 음이온인 경우도 마찬가지로, 간접 전극에 전압을 인가하여 정전장을 형성하면, 대향 전극 측으로 피처리 이온이 이동한다. 또한 직접 전극을 음극으로 하고, 대향 전극을 양극으로 하여 전압을 인가하여, 직접 전극과 대향 전극 사이에 전류를 흘린다. 그러면, 대향 전극 측으로 이동한 피처리 이온의 전하가 교환되어, 피처리 이온이 산화된다.
이와 같이 본 발명에서는, 간접 전극에 의한 피처리 이온의 이동과 직접 전극 및 대향 전극에 의한 피처리 이온의 산화 또는 환원(이하, 단순히 「산화 환원」이라고 하는 경우가 있음)이 개별적으로 이루어지기 때문에, 기판의 처리를 단시간에 효율적으로 행할 수 있다. 또한, 대향 전극 측으로 충분한 피처리 이온이 집적된 상태에서 피처리 이온의 산화 환원을 할 수 있기 때문에, 종래의 전해 도금 방법과 같이 애노드와 웨이퍼 사이에 쓸데없는 전류를 흘릴 필요가 없고, 피처리 이온을 효율적으로 산화 환원할 수 있다. 더욱이, 대향 전극 측으로 균일하게 집적한 피처리 이온을 균일하게 산화 환원시킬 수 있기 때문에, 기판의 처리를 균일하게 행할 수 있다. 또한, 종래의 전해 도금 방법과 같이 도금조 내에 저류한 대량의 도금액을 필요로 하지 않고, 유통로와 처리 영역에만 도금액을 공급하기 때문에, 도금액의 공급량을 소량으로 억제할 수 있다. 이 때문에, 도금액 속의 피처리 이온의 이동 거리가 짧아져, 상기 피처리 이온의 이동 시간을 단시간으로 할 수 있다. 또한, 종래와 같이 대량의 도금액을 교반 및 순환시키기 위한 대규모의 기구도 필요 없어, 장치 구성을 간이화할 수 있다.
다른 관점에 따른 본 발명은, 기판의 처리 영역에 처리액을 공급하고, 이 처리액 속의 피처리 이온을 이용하여 소정의 처리를 할 때에 이용되는 템플릿이며, 처리액을 유통시키는 유통로와, 전압이 인가됨으로써 상기 피처리 이온을 대향 전극 측으로 이동시키기 위한 간접 전극과, 상기 처리 영역에 설치된 상기 대향 전극과의 사이에서 전압이 인가됨으로써 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하기 위한 직접 전극을 갖는다.
본 발명에 따르면, 기판의 처리 영역에 처리액을 공급하고, 이 처리액 속의 피처리 이온을 이용하여, 기판에 대한 소정의 처리를 효율적으로 또 적절하게 실시할 수 있다.
도 1은 웨이퍼 구성의 개략을 도시하는 종단면도이다.
도 2는 템플릿 구성의 개략을 도시하는 종단면도이다.
도 3은 직접 전극 구성의 개략을 도시하는 횡단면도이다.
도 4는 간접 전극과 절연재의 구성의 개략을 도시하는 횡단면도이다.
도 5는 웨이퍼에 템플릿을 배치한 모습을 도시하는 설명도이다.
도 6은 유통로를 통해 관통 구멍에 도금액을 공급하여, 간접 전극과 대향 전극 사이에 전압을 인가한 모습을 도시하는 설명도이다.
도 7은 간접 전극과 대향 전극 사이에 직류 전압을 연속적으로 인가하는 동시에, 직접 전극과 대향 전극 사이에 직류 전압을 펄스형으로 인가하는 모습을 도시하는 그래프이다.
도 8은 직접 전극과 대향 전극 사이에 전압을 인가한 모습을 도시하는 설명도이다.
도 9는 관통 구멍 내에 관통 전극을 형성한 모습을 도시하는 설명도이다.
도 10은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 11은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 12는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 13은 다른 실시형태에 따른 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 14는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 15는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 16은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 17은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 18은 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 횡단면도이다.
도 19는 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 횡단면도이다.
도 20은 다른 실시형태에서의 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 21은 다른 실시형태에서 웨이퍼를 에칭하여 관통 구멍을 형성하는 모습을 도시하는 설명도이다.
도 22는 다른 실시형태에서의 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 23은 다른 형태에서 간접 전극과 대향 전극 사이에 전압을 인가하는 모습을 도시하는 설명도이다.
도 24는 다른 실시형태에서 관통 구멍의 내측면에 전착 절연막을 형성한 모습을 도시하는 설명도이다.
도 25는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 26은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 27은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 28은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 29는 다른 실시형태에서의 웨이퍼 상의 친수 영역을 도시하는 평면도이다.
도 30은 다른 실시형태에서, 유통로를 통해 관통 구멍에 도금액을 공급하고 또한 관통 구멍으로부터 도금액을 배출하는 모습을 도시하는 설명도이다.
도 31은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 32는 다른 실시형태에 따른 직접 전극 구성의 개략을 도시하는 평면도이다.
도 33은 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 종단면도이다.
도 34는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 35는 다른 실시형태에서 관통 전극 상에 구리 도금을 성장시킨 모습을 도시하는 설명도이다.
도 36은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 37은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 2는 템플릿 구성의 개략을 도시하는 종단면도이다.
도 3은 직접 전극 구성의 개략을 도시하는 횡단면도이다.
도 4는 간접 전극과 절연재의 구성의 개략을 도시하는 횡단면도이다.
도 5는 웨이퍼에 템플릿을 배치한 모습을 도시하는 설명도이다.
도 6은 유통로를 통해 관통 구멍에 도금액을 공급하여, 간접 전극과 대향 전극 사이에 전압을 인가한 모습을 도시하는 설명도이다.
도 7은 간접 전극과 대향 전극 사이에 직류 전압을 연속적으로 인가하는 동시에, 직접 전극과 대향 전극 사이에 직류 전압을 펄스형으로 인가하는 모습을 도시하는 그래프이다.
도 8은 직접 전극과 대향 전극 사이에 전압을 인가한 모습을 도시하는 설명도이다.
도 9는 관통 구멍 내에 관통 전극을 형성한 모습을 도시하는 설명도이다.
도 10은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 11은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 12는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 13은 다른 실시형태에 따른 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 14는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 15는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 16은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 17은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 18은 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 횡단면도이다.
도 19는 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 횡단면도이다.
도 20은 다른 실시형태에서의 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 21은 다른 실시형태에서 웨이퍼를 에칭하여 관통 구멍을 형성하는 모습을 도시하는 설명도이다.
도 22는 다른 실시형태에서의 템플릿과 웨이퍼의 구성의 개략을 도시하는 종단면도이다.
도 23은 다른 형태에서 간접 전극과 대향 전극 사이에 전압을 인가하는 모습을 도시하는 설명도이다.
도 24는 다른 실시형태에서 관통 구멍의 내측면에 전착 절연막을 형성한 모습을 도시하는 설명도이다.
도 25는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 26은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 27은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 28은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 29는 다른 실시형태에서의 웨이퍼 상의 친수 영역을 도시하는 평면도이다.
도 30은 다른 실시형태에서, 유통로를 통해 관통 구멍에 도금액을 공급하고 또한 관통 구멍으로부터 도금액을 배출하는 모습을 도시하는 설명도이다.
도 31은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 32는 다른 실시형태에 따른 직접 전극 구성의 개략을 도시하는 평면도이다.
도 33은 다른 실시형태에 따른 직접 전극과 간접 전극의 구성의 개략을 도시하는 종단면도이다.
도 34는 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 35는 다른 실시형태에서 관통 전극 상에 구리 도금을 성장시킨 모습을 도시하는 설명도이다.
도 36은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
도 37은 다른 실시형태에 따른 템플릿 구성의 개략을 도시하는 종단면도이다.
이하, 본 발명의 실시형태에 관해서 설명한다. 본 실시형태에서는, 본 발명에 따른 기판으로서의 웨이퍼의 처리로서, 웨이퍼에 형성된 관통 구멍 내에 관통 전극을 형성하는 도금 처리에 관해서, 그 도금 처리에서 이용되는 웨이퍼 및 템플릿의 구성과 함께 설명한다. 한편, 이하의 설명에서 이용하는 도면에 있어서, 각 구성 요소의 치수는, 기술의 이해를 쉽게 하는 것을 우선하기 때문에, 반드시 실제의 치수에 대응하지는 않는다.
우선, 본 실시형태의 도금 처리에서 이용되는 웨이퍼 및 템플릿의 구성에 관해서 설명한다. 도 1에 도시하는 것과 같이 웨이퍼(10)에는, 웨이퍼(10)의 표면(10a)에서부터 이면(10b)까지 두께 방향으로 관통하는 관통 구멍(11)이 복수 형성되어 있다. 본 실시형태에서는, 관통 구멍(11)의 내부가 본 발명에서의 처리 영역에 대응하고 있다. 각 관통 구멍(11)의 이면(10b) 측에는, 후술하는 템플릿(20)의 직접 전극(22)과 간접 전극(23)에 공통되는 대향 전극(12)이 설치되어 있다.
한편, 웨이퍼(10)의 이면(10b)에는, 전자 회로나 배선 등을 포함하는 디바이스층(도시하지 않음)이 형성되어 있다. 상술한 대향 전극(12)은 이 디바이스층에 배치되어 있다. 또한, 웨이퍼(10)는 박화되어 있고, 웨이퍼(10)의 이면(10b) 측에는, 박화된 웨이퍼(10)를 지지하기 위한 지지 기판(도시하지 않음)이 설치되어 있다. 지지 기판에는 예컨대 실리콘 웨이퍼나 유리 기판이 이용된다.
도 2에 도시하는 템플릿(20)은, 예컨대 대략 원반 형상을 가지며, 웨이퍼(10)의 평면에서 보았을 때의 형상과 동일한 형상을 갖고 있다. 템플릿(20)에는 예컨대 탄화규소(SiC) 등이 이용된다.
템플릿(20)에는, 처리액으로서의 도금액을 유통시키기 위한 유통로(21)가 복수 형성되어 있다. 복수의 유통로(21)는, 템플릿(20)이 웨이퍼(10)의 표면(10a) 측에 배치되었을 때에, 웨이퍼(10)의 복수의 관통 구멍(11)에 대향하는 위치에 형성되어 있다. 유통로(21)는, 템플릿(20)의 표면(20a)에서부터 이면(20b)까지 두께 방향으로 관통하고, 또한 두께 방향으로 연신하여 형성되어 있다. 또한, 유통로(21)의 양 단부는, 각각 표면(20a)과 이면(20b)에서 개구되어 있다. 또한, 도 3 및 도 4에 도시하는 것과 같이 유통로(21)의 평면 형상은 원형이며, 유통로(21)는 중공의 원통 형상을 갖고 있다.
도 2에 도시하는 것과 같이, 유통로(21)의 상부에는 직접 전극(22)이 설치되어 있다. 직접 전극(22)은, 도 3에 도시하는 것과 같이 유통로(21)를 둘러싸는 식으로 환상으로 설치되어 있다. 또한 직접 전극(22)은, 유통로(21)의 내부에 노출되어 설치되어 있다. 한편 예컨대 템플릿(20)이 도체로 이루어지는 경우, 직접 전극(22)은 물리적으로 유통로(21)의 내부에 노출할 필요는 없고, 전기적으로 유통로(21) 내부의 도금액과 도통이 잡히면 된다.
또한 도 2에 도시하는 것과 같이, 유통로(21)에 있어서 직접 전극(22)의 아래쪽에는 간접 전극(23)이 설치되어 있다. 간접 전극(23)은, 유통로(21)와의 사이에 절연재(24)를 통해 설치되어 있다. 간접 전극(23)과 절연재(24)는, 도 4에 도시하는 것과 같이 각각 유통로(21)를 둘러싸는 식으로 환상으로 설치되어 있다.
이어서, 이상과 같이 구성된 웨이퍼(10) 및 템플릿(20)을 이용한 도금 처리에 관해서 설명한다.
우선, 도 5에 도시하는 것과 같이 웨이퍼(10)의 표면(10a) 측에 템플릿(20)을 배치한다. 이 때, 템플릿(20)은, 관통 구멍(11)과 유통로(21)가 대향하도록 위치를 조정하여 배치된다. 한편 설명의 편의상, 도 5에서는 하나의 관통 구멍(11)과 하나의 유통로(21)의 주위를 도시하고 있지만, 실제로는 복수의 관통 구멍(11)과 복수의 유통로(21)가 각각 대향한다. 또한, 템플릿(20)과 웨이퍼(10) 사이에는 간극이 그려져 있지만, 실제로는 그 간극은 매우 작아, 후술하는 것과 같이, 유통로(21)로부터 공급되는 도금액은 그대로 관통 구멍(11) 내부에 침입할 수 있다. 혹은 필요에 따라서, 템플릿(20)의 이면(20b) 및 웨이퍼(10)의 표면(10a)에 있어서, 유통로(21)와 관통 구멍(11)의 개구 주위만을 친수 처리하여도 좋다.
대향 전극(12), 직접 전극(22) 및 간접 전극(23)에는 직류 전원(30)이 접속된다. 대향 전극(12)은 직류 전원(30)의 부극 측에 접속된다. 직접 전극(22)과 간접 전극(23)은 각각 직류 전원(30)의 정극 측에 접속된다. 또한 직접 전극(22)과 직류 전원(30) 사이에는, 상기 직접 전극(22)과 직류 전원(30)의 접속 상태를 전환하기 위한 스위치(31)가 설치된다. 스위치(31)가 온인 상태에서는, 직접 전극(22)과 직류 전원(30)이 접속되어, 직접 전극(22)과 대향 전극(12) 사이에 전류가 흐른다. 또한 스위치(31)가 오프인 상태에서는, 직접 전극(22)과 직류 전원(30)이 절단되어, 직접 전극(22)과 대향 전극(12) 사이에 전류가 흐르지 않는다. 한편 직류 전원(30)은, 복수의 대향 전극(12), 복수의 직접 전극(22) 및 복수의 간접 전극(23)에 대하여 공통의 전원으로서 이용된다. 이와 같이 복수의 대향 전극(12), 복수의 직접 전극(22) 및 복수의 간접 전극(23)의 직류 전원(30)을 공통화할 수 있기 때문에, 특히 복수의 미세한 유통로(21)가 형성된 템플릿(20)에서는 장치 구성을 간이화할 수 있다.
그 후, 도 6에 도시하는 것과 같이 템플릿(20)의 유통로(21)를 통해 웨이퍼(10)의 관통 구멍(11)에 도금액(M)이 공급된다. 그리고, 유통로(21)와 관통 구멍(11) 내에 도금액(M)이 충전된다. 도금액(M)으로서는, 예컨대 황산동과 황산을 용해한 혼합액이 이용된다. 이 도금액(M) 속에는 피처리 이온으로서 구리 이온이 포함되어 있다.
그 후, 도 7에 도시하는 것과 같이 간접 전극(23)과 대향 전극(12) 사이에 직류 전압을 연속적으로 인가하는 동시에, 직접 전극(22)과 대향 전극(12) 사이에 직류 전압을 펄스형으로 인가하는, 소위 펄스 전압을 인가한다.
보다 상세히 설명하면, 도 6에 도시하는 것과 같이 간접 전극(23)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 직류 전압을 인가하여, 정전장을 형성한다. 그러면, 간접 전극(23) 및 직접 전극(22) 측에 마이너스의 하전 입자(H), 예컨대 황산 이온이나 전자가 모이고, 대향 전극(12) 측으로 구리 이온(C)이 이동한다. 한편, 도 6에서는, 간접 전극(23) 및 대향 전극(12) 측에 집적된 이온의 수는 각각 다르지만, 실제로는 간접 전극(23)과 대향 전극(12) 측에 집적된 이온 등의 전하량은 균형을 이루고 있다. 그 밖의 도면에서도 마찬가지이다. 이 때, 스위치(31)는 오프 상태이며, 직접 전극(22)과 직류 전원(30)이 접속되어 있지 않다. 단, 직접 전극(22)이 음극으로 되는 것을 피하기 위해서, 직접 전극(22)을 접지에 접속하지 않고, 플로우팅 상태로 한다.
그 후, 충분한 구리 이온(C)이 대향 전극(12) 측으로 이동하여 집적되면, 도 8에 도시하는 것과 같이 스위치(31)를 온으로 한다. 그리고 직접 전극(22)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 전압을 인가하여, 직접 전극(22)과 대향 전극(12) 사이에 전류를 흘린다. 그러면, 대향 전극(12) 측으로 이동한 구리 이온(C)의 전하가 교환되고, 구리 이온(C)이 환원되어, 대향 전극(12) 측에 구리 도금(40)이 석출된다. 이 때, 대향 전극(12) 측에 충분한 구리 이온(C)이 집적되어 있기 때문에, 대향 전극(12) 측에 구리 도금(40)을 균일하게 석출시킬 수 있다.
한편, 간접 전극(23)과 대향 전극(12) 사이에 인가된 전압에 의해서 수소 이온도 대향 전극(12) 측으로 이동하지만, 구리 이온(C)은 수소 이온보다도 이온화 경향이 크기 때문에, 직접 전극(22)과 대향 전극(12) 사이에 인가된 전압에 의해서 수소 이온은 환원되지 않고, 구리 이온(C)만이 환원된다. 따라서, 대향 전극(12) 측에 보이드가 발생하지 않고, 구리 도금(40)을 보다 균일하게 석출시킬 수 있다.
이와 같이 구리 이온(C)의 이동 집적과 구리 이온(C)의 환원이 반복해서 이루어짐으로써, 구리 도금(40)이 성장하여, 도 9에 도시하는 것과 같이 관통 구멍(11) 내에 관통 전극(41)이 형성된다.
이상의 실시형태에 따르면, 간접 전극(23)과 대향 전극(12) 사이에 전압을 인가함으로써 구리 이온(C)을 대향 전극(12) 측으로 이동시키고, 대향 전극(12) 근방에 구리 이온(C)을 충분히 모은 상태에서, 직접 전극(22)과 대향 전극(12) 사이에 전압을 인가함으로써 대향 전극(12) 측에서 구리 이온(C)을 환원할 수 있다. 이와 같이 구리 이온(C)의 이동과 구리 이온(C)의 환원은, 다른 전극 사이의 전압에 의해 개별적으로 이루어지기때 문에, 도금 처리를 단시간에 효율적으로 행할 수 있다. 또한, 이 구리 이온(C)을 이동하는 모드와 구리 이온(C)을 환원하는 모드는, 스위치(31)의 온과 오프를 전환하는 것만으로 행할 수 있기 때문에, 도금 처리를 보다 효율적으로 실시할 수 있다. 한편, 구리 이온(C)을 환원하는 모드에서도, 도금액(M)에는 정전장이 작용하고 있다.
또한, 유통로(21)는 관통 구멍(11)에 대응하는 위치에서, 템플릿(20)을 두께 방향으로 연신하고 또한 관통하여 형성되어 있기 때문에, 이러한 모세관 구조를 갖는 템플릿(20)을 이용하여 유통로(21)와 관통 구멍(11)에 도금액(M)을 선택적으로 공급할 수 있다. 이 때문에, 종래의 전해 도금 방법과 같이 도금조 내에 저류된 대량의 도금액을 필요로 하지 않고, 도금액(M)의 공급량을 소량으로 억제할 수 있다. 따라서, 도금액(M) 속의 구리 이온(C)의 이동 거리를 짧게 할 수 있어, 상기 구리 이온(C)의 이동 시간을 단시간으로 할 수 있다.
또한, 종래의 전해 도금 방법에서는 관통 구멍 내부 이외에, 예컨대 웨이퍼의 표면에도 구리 도금이 형성되기 때문에, 도금 처리 후, 예컨대 화학 기계 연마(CMP: Chemical Mechanical Polishing)에 의해서 관통 구멍의 내부 이외에 형성된 구리 도금을 제거할 필요가 있다. 이 점에서, 본 실시형태에 따르면, 템플릿(20)을 이용하여 관통 구멍(11)에 도금액(M)을 선택적으로 공급할 수 있기 때문에, 그 관통 구멍(11)의 내부에만 도금(40)을 석출시킬 수 있어, 종래의 화학 기계 연마 등의 구리 도금의 제거 공정을 생략할 수 있다. 따라서, 도금 처리의 스루풋을 향상시킬 수 있다.
또한, 종래와 같이 대량의 도금액을 교반 및 순환시키기 위한 대규모의 기구도 필요 없어, 장치 구성을 간이화할 수 있다.
또한, 간접 전극(23)과 대향 전극(12) 사이에 직류 전압을 연속적으로 인가함으로써, 항상 구리 이온(C)을 대향 전극(12) 측으로 이동시킬 수 있고, 또한 직접 전극(22)과 대향 전극(12) 사이에 직류 전압을 펄스형으로 인가함으로써, 대향 전극(12) 측으로 충분한 구리 이온(C)이 이동하여 집적한 상태에서, 이들 구리 이온(C)을 환원할 수 있다. 이 때문에, 종래의 전해 도금 방법과 같이 애노드와 웨이퍼 사이에 쓸데없는 전류를 흘릴 필요가 없고, 구리 이온(C)을 효율적으로 환원할 수 있다. 또한, 대향 전극(12) 측에 균일하게 집적된 구리 이온(C)을 균일하게 환원하여, 구리 도금(40)을 균일하게 석출시킬 수 있다. 또한, 직류 전압을 펄스형으로 인가함으로써 전해 반응을 세분화할 수 있어, 치밀한 전해 반응이 가능하고 치밀한 구리 도금(40)을 석출시킬 수 있다. 따라서, 도금 처리를 균일하게 실시할 수 있다.
이상의 실시형태에 있어서, 대향 전극(12)은 직접 전극(22)과 간접 전극(23)에 공통되는 전극으로서 이용되고 있었지만, 간접 전극(23)은 대향 전극(12)과 쌍으로 이용될 필요는 없다. 즉, 간접 전극(23)은 단독으로 콘덴서로서 이용되고, 그 간접 전극(23)에 전압을 인가함으로써 정전장을 형성하여도 좋다. 이 정전장에 의해서 간접 전극(23) 및 직접 전극(22) 측으로 마이너스의 하전 입자(H)가 이동하고, 대향 전극(12) 측으로 구리 이온(C)이 이동한다. 한편 직접 전극(22)에 관해서는, 그 직접 전극(22)과 대향 전극(12) 사이에 전류를 흘려 대향 전극(12) 측에 집적된 구리 이온(C)을 환원하기 때문에, 대향 전극(12)과 쌍으로 이용될 필요가 있다.
이러한 경우, 간접 전극(23)의 전원을 직류 전원(30)과 별도의 전원으로 하여도 좋다, 즉 직류 전원(30)을 직접 전극(22)과 간접 전극(23)에 공통의 전원으로 하지 않아도 좋다. 직접 전극(22)과 간접 전극(23)의 전원은 임의로 설정할 수 있다.
본 실시형태에서도, 간접 전극(23)에 전압을 인가함으로써 대향 전극(12) 측으로 구리 이온(C)을 이동시킬 수 있기 때문에, 상기 실시형태와 동일한 효과를 향수할 수 있다.
이상의 실시형태의 템플릿(20)에 있어서, 도 10에 도시하는 것과 같이 직접 전극(22)은, 도금 처리의 종료시에 유통로(21) 내에 잔존하는 도금액(M)의 상면과 동일한 높이에 배치되어 있어도 좋다. 도금액(M)에서 구리 도금(40)이 석출됨에 따라서, 도금액(M)과 구리 도금(40)의 체적의 총화가 감소해 간다. 이러한 경우, 관통 구멍(11) 내에 관통 전극(41)이 형성되었을 때에, 직접 전극(22)과 도금액(M)이 접촉하지 않게 되기 때문에, 도금 처리가 자동적으로 종료된다. 본 실시형태에 따르면, 필요 이상의 도금 처리를 하지 않도록 할 수 있기 때문에, 관통 전극(41)을 보다 적절하게 형성할 수 있는 동시에, 도금 처리를 보다 효율적으로 실시할 수 있다.
이상의 실시형태의 템플릿(20)은, 도 11에 도시하는 것과 같이 도금 처리의 상태를 검사하기 위한 모니터 전극(50)을 갖고 있어도 좋다. 모니터 전극(50)은, 템플릿(20)의 이면(20b)에 있어서 유통로(21)를 둘러싸는 식으로 설치된다. 그리고, 이 모니터 전극(50)과 대향 전극(12) 사이를 흐르는 전류치를 제어부(51)에서 측정하여, 측정된 전류치의 변화에 의해 도금 처리의 처리 상태를 검사한다. 관통 구멍(11) 내에 구리 도금(40)이 성장함에 따라서 내부의 저항이 내려가기 때문에, 상기 전류치도 변화된다. 미리 구리 도금(40)이 웨이퍼(10)의 표면(10a)까지 성장했을 때, 즉 관통 구멍(11) 내에 관통 전극(41)이 형성되었을 때의, 모니터 전극(50)과 대향 전극(12) 사이를 흐르는 소정의 전류치를 측정해 둔다. 그리고, 실제의 제조 공정에 있어서, 어느 정도 구리 도금(40)을 성장시킨 시점에서, 간접 전극(23)에 의한 전압의 인가 및 직접 전극(22)과 대향 전극(12) 사이의 전압의 인가를 각각 정지하여, 모니터 전극(50)과 대향 전극(12) 사이를 흐르는 전류치를 측정한다. 제어부(51)에서 측정되는 전류치가 상기 소정의 전류치로 되어 있으면, 관통 구멍(11) 내에 관통 전극(41)이 형성되었다고 판정되어, 간접 전극(23)에 의한 전압의 인가 및 직접 전극(22)과 대향 전극(12) 사이의 전압의 인가를 완전히 정지한다. 본 실시형태에 따르면, 도금 처리의 종점을 측정할 수 있고, 필요 이상의 도금 처리를 하지 않도록 할 수 있기 때문에, 관통 전극(41)을 보다 적절하게 형성할 수 있는 동시에, 도금 처리를 보다 효율적으로 실시할 수 있다.
한편, 관통 구멍(11) 내에 관통 전극(41)을 형성한 후, 웨이퍼(10)의 관통 전극(41)이나 디바이스층의 전자 회로 등의 전기적 특성의 검사가 이루어지는데, 상기 모니터 전극(50)을 이 전기적 특성의 검사 전극으로서 이용하여도 좋다.
이상의 실시형태의 템플릿(20)에 있어서, 도 12에 도시하는 것과 같이 간접 전극(23)보다도 웨이퍼(10) 측의 유통로(21), 즉 간접 전극(23) 아래쪽의 유통로(21)에 다른 간접 전극(60)을 설치하여도 좋다. 다른 간접 전극(60)과 유통로(21) 사이에는 절연재(61)가 설치되며, 이들 다른 간접 전극(60)과 절연재(61)는 유통로(21)를 둘러싸는 식으로 환상으로 설치되어 있다. 또한, 템플릿(20)을 웨이퍼(10)에 배치했을 때, 다른 간접 전극(60)은 직류 전원(30)의 부극 측에 접속된다.
이러한 경우, 도금 처리를 할 때, 간접 전극(23)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 직류 전압을 인가하는 동시에, 간접 전극(23)을 양극으로 하고, 다른 간접 전극(60)을 음극으로 하여 직류 전압을 인가한다. 그러면, 간접 전극(23) 및 직접 전극(22) 측에 마이너스의 하전 입자(H)가 모이고, 또 다른 간접 전극(60) 측에 구리 이온(C)이 모인다. 이와 같이 다른 간접 전극(60)을 설치함으로써, 간접 전극(23)보다 웨이퍼(10) 측에 구리 이온(C)을 모을 수 있기 때문에, 대향 전극(12) 측으로의 구리 이온(C)의 이동을 보다 단시간에 효율적으로 행할 수 있다.
이상의 실시형태의 웨이퍼(10)에 있어서, 도 13에 도시하는 것과 같이 대향 전극(12)보다도 템플릿(20) 측의 관통 구멍(11), 즉 대향 전극(12) 위쪽의 관통 구멍(11)에 다른 간접 전극(70)을 설치하여도 좋다. 다른 간접 전극(70)과 관통 구멍(11) 사이에는 절연재(71)가 설치되며, 이들 다른 간접 전극(70)과 절연재(71)는 관통 구멍(11)을 둘러싸는 식으로 환상으로 설치되어 있다. 또한, 템플릿(20)을 웨이퍼(10)에 배치했을 때, 다른 간접 전극(70)은 직류 전원(30)의 부극 측에 접속된다.
이러한 경우, 도금 처리를 할 때, 간접 전극(23)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 직류 전압을 인가하는 동시에, 간접 전극(23)을 양극으로 하고, 다른 간접 전극(70)을 음극으로 하여 직류 전압을 인가한다. 그러면, 간접 전극(23) 및 직접 전극(22) 측에 마이너스의 하전 입자(H)가 모이고, 또 다른 간접 전극(70) 측에 구리 이온(C)이 모인다. 이와 같이 다른 간접 전극(70)을 설치함으로써, 웨이퍼(10) 측에 구리 이온(C)을 모을 수 있기 때문에, 대향 전극(12) 측으로의 구리 이온(C)의 이동을 보다 단시간에 효율적으로 행할 수 있다.
한편, 본 실시형태에서도, 도 10에 도시하는 것과 같이 직접 전극(22)을, 도금 처리의 종료시에 유통로(21) 내에 잔존하는 도금액(M)의 상면과 동일한 높이에 배치하여도 좋다.
이상의 실시형태의 템플릿(20)에 있어서, 도 14에 도시하는 것과 같이 간접 전극(23)은 템플릿(20)의 이면(20b)까지 연신되어 있어도 좋다. 이러한 경우, 도금 처리를 할 때, 간접 전극(23)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 직류 전압을 인가하면, 간접 전극(23) 및 직접 전극(22) 측 양쪽에 마이너스의 하전 입자(H)가 모인다. 본 실시형태에서는, 간접 전극(23)의 면적이 커지기 때문에, 마이너스의 하전 입자(H)를 보다 많이 모을 수 있다, 환언하면 대향 전극(12) 측으로의 구리 이온(C)의 제동력을 크게 할 수 있다. 이 때문에, 대향 전극(12) 측으로 구리 이온(C)의 이동을 보다 단시간에 효율적으로 행할 수 있다.
한편, 이와 같이 대향 전극(12) 측으로의 구리 이온(C)의 제동력을 크게 하기 위해서, 도 14에 도시하는 것과 같이 간접 전극(23)을 템플릿(20)의 이면(20b)까지 연신시키더라도 좋고, 도 15에 도시하는 것과 같이 직접 전극(22)의 아래쪽에 복수의 간접 전극(23)을 설치하여도 좋다. 복수의 간접 전극(23)은, 각각 직류 전원(30)의 정극 측에 접속된다.
이상의 실시형태의 템플릿(20)에 있어서, 도 16에 도시하는 것과 같이 직접 전극(22)과 간접 전극(23)은 각각 복수, 예컨대 2개 설치되어 있어도 좋다. 직접 전극(22)과 간접 전극(23)은 위쪽에서부터 이 순서로 교대로 설치되어 있다. 또한, 템플릿(20)을 웨이퍼(10)에 배치했을 때, 2개의 직접 전극(22)과 2개의 간접 전극(23)은, 각각 직류 전원(30)의 정극 측에 접속된다. 이들 2개의 직접 전극(22)과 직류 전원(30) 사이에는 스위치(31)가 설치된다. 한편, 직접 전극(22)과 간접 전극(23)의 개수는 본 실시형태에 한정되지 않고, 임의로 설정할 수 있다.
이러한 경우, 도금 처리를 할 때, 2개의 간접 전극(23)을 양극으로 하고, 대향 전극(12)을 음극으로 하여 직류 전압을 인가한다. 그러면, 2개의 간접 전극(23) 및 2개의 직접 전극(22) 측 양쪽에 마이너스의 하전 입자(H)가 모인다. 이 때문에, 대향 전극(12) 측으로 구리 이온(C)의 이동을 보다 단시간에 효율적으로 행할 수 있다.
이상의 실시형태의 템플릿(20)에서는, 직접 전극(22)과 간접 전극(23)을 연직 방향으로 나란하게 배치하고 있었지만, 도 17에 도시하는 것과 같이 직접 전극(22)과 간접 전극(23)을 수평 방향으로 나란하게 배치하여도 좋다. 직접 전극(22)과 간접 전극(23)은, 각각 템플릿(20)의 표면(20a)에서부터 이면(20b)까지 두께 방향으로 연신하여 설치되어 있다. 또한 직접 전극(22)과 간접 전극(23)은, 도 18에 도시하는 것과 같이 평면에서 보았을 때에 유통로(21)를 둘러싸는 식으로 나란하게 배치된다.
한편, 직접 전극(22)과 간접 전극(23)은, 도 19에 도시하는 것과 같이 평면에서 보았을 때 유통로(21)를 둘러싸는 식으로 복수 나란하게 배치되어 있어도 좋다. 또 직접 전극(22)과 간접 전극(23)의 개수는 도시하는 예에 한정되지 않고, 임의로 설정할 수 있다.
본 실시형태와 같이 직접 전극(22)과 간접 전극(23)을 수평 방향으로 나란하게 설치한 경우라도, 상기 실시형태와 같이 직접 전극(22)과 간접 전극(23)을 연직방향으로 나란하게 설치한 경우와 동일한 효과를 향수할 수 있다. 즉, 도금 처리를 단시간에 효율적으로 실시할 수 있고, 또한 도금 처리를 균일하게 실시할 수 있다.
이상의 실시형태의 템플릿(20)에 있어서, 직접 전극(22)은 유통로(21)의 주위에 설치되어 있었지만, 유통로(21)의 내부에서 대향 전극(12)과 평행하게 설치되어 있어도 좋다. 이러한 경우, 대향 전극(12) 측으로 구리 도금(40)을 보다 효율적으로 석출하게 할 수 있어, 도금 처리를 효율적으로 실시할 수 있다.
이상의 실시형태에서는, 웨이퍼(10)의 소정의 처리로서 도금 처리를 하는 경우에 관해서 설명했지만, 본 발명은 다양한 전해 프로세스에 적용할 수 있다.
예컨대 본 발명은, 웨이퍼(10)에 에칭 처리를 하고, 그 웨이퍼(10)에 관통 구멍(11)을 형성할 때에 적용할 수 있다. 이러한 경우, 피처리 이온은 음이온이며, 대향 전극(12) 측에서 피처리 이온이 산화된다.
도 20에 도시하는 것과 같이 웨이퍼(10)에 있어서, 관통 구멍(11)이 형성되는 장소(도 20에서의 점선 부분)의 이면(10b) 측에 대향 전극(12)이 설치된다. 대향 전극(12)은 직류 전원(30)의 정극 측에 접속된다. 또한 직접 전극(22)과 간접 전극(23)은 각각 직류 전원(30)의 부극 측에 접속된다. 한편, 본 실시형태에서는, 웨이퍼(10)에 있어서의 관통 구멍(11)이 형성되는 장소가 본 발명에서의 처리 영역에 대응하고 있다.
그리고, 웨이퍼(10)의 표면(10a) 측에 템플릿(20)을 배치한 후, 도 21에 도시하는 것과 같이 유통로(21)를 통해 웨이퍼(10)의 관통 구멍(11)이 형성되는 장소(처리 영역)에, 처리액으로서 에칭액(E)이 공급된다. 에칭액(E)로서는, 예컨대 불산과 이소프로필알코올의 혼합액(HF/IPA)이나 불산과 에탄올의 혼합액 등이 이용된다.
그 후, 간접 전극(23)을 음극으로 하고 대향 전극(12)을 양극으로 하여, 상기 간접 전극(23)과 대향 전극(12) 사이에 직류 전압을 연속적으로 인가하여, 간접 전극(23) 및 직접 전극(22) 측에 플러스의 하전 입자(H)를 모으고, 에칭액(E) 속의 음이온인 피처리 이온(N)을 대향 전극(12) 측으로 이동시킨다. 그리고, 대향 전극(12) 측으로 충분한 피처리 이온(N)이 이동하여 집적된 상태에서, 직접 전극(22)을 음극으로 하고 대향 전극(12)을 양극으로 하여, 상기 직접 전극(22)과 대향 전극(12) 사이에 직류 전압을 인가하여, 피처리 이온(N)을 산화한다. 이 때, 직접 전극(22)과 대향 전극(12) 사이의 전압을 펄스형으로 인가함으로써, 피처리 이온(N)을 이동 집적하는 모드, 피처리 이온(N)을 산화하는 모드를 반복해서 행할 수 있다. 그리고, 웨이퍼(10)가 에칭되어 관통 구멍(11)이 형성된다. 한편, 이 피처리 이온(N)의 이동 집적과 산화는 상기 실시형태와 마찬가지이기 때문에 상세한 설명을 생략한다.
본 실시형태와 같이 에칭 처리를 하는 경우라도, 상기 실시형태와 같이 도금 처리를 한 경우와 동일한 효과를 향수할 수 있다. 즉, 에칭 처리를 단시간에 효율적으로 행할 수 있고, 또한 에칭 처리를 균일하게 행할 수 있다. 또한 대향 전극(12) 측에서 피처리 이온(N)이 균일하게 산화되기 때문에, 에칭 처리의 이방성이 향상되어, 관통 구멍(11)을 적절하게 형성할 수 있다.
또한 예컨대 본 발명은, 웨이퍼(10)의 관통 구멍(11) 내에 전착 절연막을 형성할 때에도 적용할 수 있다. 이 전착 절연막은, 관통 구멍(11) 내에 관통 전극(41)이 형성되기 전에, 그 관통 구멍(11)의 내측면에 형성된다.
이러한 경우, 도 22에 도시하는 것과 같이 웨이퍼(10)에 있어서, 관통 구멍(11)이 형성된다. 한편, 본 실시형태에서는, 관통 구멍(11)의 내측면이 본 발명에서의 처리 영역 및 대향 전극에 대응하고 있다.
그리고, 웨이퍼(10)의 표면(10a) 측에 템플릿(20)을 배치한 후, 도 23에 도시하는 것과 같이 유통로(21)를 통해 웨이퍼(10)의 관통 구멍(11)에, 처리액으로서 전착 절연막 용액(D)이 공급된다. 전착 절연막 용액(D)으로서는 예컨대 전착 폴리이미드 용액이 이용된다.
그 후, 간접 전극(23)과 관통 구멍(11)의 내측면 사이에 직류 전압을 연속적으로 인가하여, 간접 전극(23) 및 직접 전극(22) 측에 마이너스의 하전 입자(H)를 모으고, 전착 절연막 용액(D) 속의 양이온인 피처리 이온(P)을 관통 구멍(11)의 내측면 측으로 이동시킨다. 관통 구멍(11)의 내측면에 직류 전압을 인가함으로써, 상기한 실시형태와 마찬가지로, 전착 절연막 용액(D)에 접하는 관통 구멍(11)의 내측면이 대향 전극으로서 기능하여, 피처리 이온(P)이 이동 집적되는 것이다. 그리고, 관통 구멍(11)의 내측면에 충분한 피처리 이온(P)이 이동하여 집적된 상태에서, 직접 전극(22)과 웨이퍼(10) 사이에 직류 전압을 인가하고, 피처리 이온(P)을 환원한다. 이 때, 직접 전극(22)과 웨이퍼(10) 사이의 전압을 펄스형으로 인가함으로써, 피처리 이온(P)을 이동 집적하는 모드, 피처리 이온(P)을 환원하는 모드를 반복해서 행할 수 있다. 그러면, 도 24에 도시하는 것과 같이 관통 구멍(11)의 내측면에 전착 절연막(80)이 형성된다. 한편, 이 피처리 이온(P)의 이동 집적과 환원은 상기 실시형태와 마찬가지이기 때문에 상세한 설명을 생략한다.
본 실시형태와 같이 관통 구멍(11)의 내측면에 전착 절연막(80)을 형성하는 경우라도, 상기 실시형태와 같이 도금 처리를 한 경우와 동일한 효과를 향수할 수 있다. 즉, 전착 절연막(80)의 형성을 단시간에 효율적으로 행할 수 있고, 또한 전착 절연막(80)을 균일하게 형성할 수 있다.
한편, 관통 구멍(11)에 형성되는 관통 전극(41)이 접지용의 관통 전극인 경우, 그 관통 구멍(11)의 내측면에 전착 절연막을 형성할 필요가 없다. 이 점에서, 본 실시형태에서는, 접지용의 관통 구멍(11) 이외의 관통 구멍(11), 예컨대 신호선이나 전원선용의 관통 구멍(11)에 공급된 전착 절연막 용액(D)에만 선택적으로 전압을 인가함으로써, 상기 신호선이나 전원선용의 관통 구멍(11)의 내측면에만 전착 절연막(80)을 형성하고, 접지용의 관통 구멍(11)의 내측면에 전착 절연막을 형성하지 않도록 할 수 있다.
또한, 전착 절연막(80)을 형성하기 위해서는 양이온형 전착과 음이온형 전착 양쪽이 이용된다. 양이온형 전착의 경우, 상기 실시형태와 같이 피처리 이온의 환원이 이루어진다. 한편, 음이온형 전착의 경우, 피처리 이온의 산화가 이루어진다.
이상의 실시형태의 템플릿(20)에 있어서, 직접 전극(22)과 간접 전극(23)은 임의의 구성을 가질 수 있다. 예컨대 직접 전극(22)과 간접 전극(23)은 적층하여 일체로 설치되어 있어도 좋다. 이하, 이들 직접 전극(22)과 간접 전극(23)의 여러 가지 구성에 관해서 도금 처리를 실시하는 경우를 예로 설명한다.
예컨대 도 25에 도시하는 것과 같이 직접 전극(22), 절연재(24) 및 간접 전극(23)은 적층되어 설치되어 있어도 좋다. 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 유통로(21)의 내부에 설치되며, 대향 전극(12) 측에서부터 이 순서로 적층되어 있다.
이러한 경우, 직접 전극(22)과 간접 전극(23)이 적층되어 배치되어 있기 때문에, 직접 전극(22)에 수직이며 대향 전극(12)을 향해 전기력선이 달리고, 간접 전극(23)에 의해서 대향 전극(12) 측으로 구리 이온(C)을 이동시킬 때, 직접 전극(22) 측에 마이너스의 하전 입자(H)가 모이기 쉽다. 더구나, 이 마이너스의 하전 입자(H)는 직접 전극(22) 상에 모이기 때문에, 직접 전극(22)과 대향 전극(12)에 의해 구리 이온(C)을 환원할 때, 상기 직접 전극(22) 상의 마이너스의 하전 입자(H)의 산화 반응이 촉진된다. 따라서, 구리 이온(C)을 보다 효율적으로 환원할 수 있다.
한편, 직접 전극(22), 절연재(24) 및 간접 전극(23)을 적층할 때의 배치 방법은 여러 가지 패턴을 생각할 수 있다. 예컨대 도 26에 도시하는 것과 같이 직접 전극(22)을 유통로(21)의 내부에 침지하여 배치되고, 절연재(24)와 간접 전극(23)은 직접 전극(22)의 내측에 설치되어 있어도 좋다. 즉, 직접 전극(22)이 절연재(24)와 간접 전극(23)을 덮도록 배치된다. 이러한 경우, 간접 전극(23)의 표면적이 커져, 직접 전극(22)의 표면상에 마이너스의 하전 입자(H)를 보다 효율적으로 모을 수 있고, 또한 대향 전극(12) 측으로 구리 이온(C)을 보다 효율적으로 이동시킬 수 있다.
또한, 예컨대 도 27에 도시하는 것과 같이 직접 전극(22), 절연재(24) 및 간접 전극(23)을 적층하고, 또한 직접 전극(22)의 내측에 절연재(24)와 간접 전극(23)을 배치한 상태에서(상술한 것과 같이 도 26에 도시한 배치), 상기 직접 전극(22)의 하단을 웨이퍼(10)의 관통 구멍(11)의 내부까지 연신시키더라도 좋다. 이러한 경우라도, 직접 전극(22)의 표면상에 마이너스의 하전 입자(H)를 효율적으로 모을 수 있고, 대향 전극(12) 측으로 구리 이온(C)을 효율적으로 이동시킬 수 있다. 이 경우, 이들 전극의 집합체를 처리의 진행에 맞춰 위아래로 이동시키더라도 좋다. 특히 에칭을 하는 경우에는, 구멍이 파여 나감에 따라서 이 전극의 집합체를 하강시키면, 효율적으로 처리를 할 수 있다.
한편, 도 26 및 도 27에 도시한 예에서, 템플릿(20)의 유통로(21)의 직경을 웨이퍼(10)의 관통 구멍(11)의 직경보다도 크게 하여도 좋다.
여기서, 예컨대 도 28에 도시하는 것과 같이 템플릿(20)의 유통로(21)는, 도금액(M)을 주입하는 주입 구멍(21a)과 도금액(M)을 배출하는 배출 구멍(21b)을 갖고 있어도 좋다. 주입 구멍(21a)과 배출 구멍(21b)은 각각 템플릿(20)의 표면(20a)에서부터 이면(20b)까지 두께 방향으로 관통하고, 또한 두께 방향으로 연신하여 형성되어 있다. 또한, 주입 구멍(21a)과 배출 구멍(21b)은, 도 28과 도 29에 도시하는 것과 같이 평면에서 보았을 때에 웨이퍼(10)의 관통 구멍(11)의 수평 방향(Y 방향) 양측에 배치된다. 한편, 이하의 설명에서는, 템플릿(20)과 웨이퍼(10)와의 간극에 있어서, 주입 구멍(21a)과 배출 구멍(21b) 사이의 도금액(M)의 유로를 간극로(21c)라고 부른다. 즉, 유통로(21)는 주입 구멍(21a), 배출 구멍(21b) 및 간극로(21c)로 구성된다.
웨이퍼(10)의 표면(10a)에는 친수 영역(90)이 형성되어 있다. 친수 영역(90)은, 예컨대 포토리소그래피 처리를 함으로써 용이하게 형성할 수 있다. 친수 영역(90)은 평면에서 보았을 때에, 적어도 관통 구멍(11)의 주위, 주입 구멍(21a) 및 배출 구멍(21b)을 덮도록, 즉 간극로(21c)를 덮도록 형성된다. 이 친수 영역(90)에 의해서, 간극로(21c)에 존재하는 도금액(M)은, 친수 영역(90)의 경계선에서 표면장력이 작용하기 때문에, 그 친수 영역(90)의 외측으로 흘러나가는 일이 없다. 그리고, 도 30에 도시하는 것과 같이 주입 구멍(21a)으로부터 주입된 도금액(M)은 간극로(21c)를 통해 관통 구멍(11)에 흘러들어오고, 또한 불필요하게 된 도금액(M)은 간극로(21c)를 통해 배출 구멍(21b)으로부터 배출된다.
이하에서는, 이와 같이 주입 구멍(21a)과 배출 구멍(21b)이 형성된 템플릿(20)에 있어서의 직접 전극(22)과 간접 전극(23)의 다양한 구성에 관해서 설명한다.
예컨대 도 28에 도시하는 것과 같이 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 주입 구멍(21a)과 배출 구멍(21b) 사이에 설치되어 있다. 이들 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 관통 구멍(11)의 위쪽, 즉 대향 전극(12)에 대향하도록 배치된다. 또한, 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 대향 전극(12) 측에서부터 이 순서로 적층되어 있다. 절연재(24)와 간접 전극(23)은 직접 전극(22)의 내측에 배치되어 있다. 절연재(24)는 예컨대 측면에서 봤을 때 지그재그로 연신되어 있고, 이 절연재(24)를 따라서 직접 전극(22)과 간접 전극(23)이 설치되어 있다.
여기서, 간접 전극(23)에 의해서 대향 전극(12) 측에 많은 구리 이온(C)을 이동시키기 위해서는, 간접 전극(23)의 정전용량을 크게 할 필요가 있다. 이 점에서, 본 실시형태는 삼차원 구조를 이용한 예이며, 간접 전극(23)의 정전용량이 크다. 따라서, 대향 전극(12) 측으로 구리 이온(C)을 효율적으로 이동시킬 수 있고, 이 구리 이온(C)을 효율적으로 환원할 수 있다.
한편, 간접 전극(23)의 정전용량을 크게 하기 위해서 취할 수 있는 수법으로서는, 간접 전극(23)의 표면적을 크게 하는 것, 절연재(24)의 비유전률을 높게 하는 것, 절연재(24)의 두께를 작게 하는 것 등을 주로 생각할 수 있다. 이 중, 절연재(24)의 비유전률은 그 재료에 따라서 결정된다. 절연재(24)에는, 예컨대 이산화규소(SiO2), 질화규소(SiN), 알루미늄산질화물(AlON) 등이 이용되는데, 가공성을 고려한 다음에 비유전률이 높은 재료가 선택된다. 또한, 절연재(24)의 두께를 작게 하기에는 한계가 있다. 이와 같이 절연재(24)의 비유전률과 두께는 어느 범위에서 결정되기 때문에, 간접 전극(23)의 표면적을 크게 하는 것이 좋다.
그래서, 간접 전극(23)이 소위 핀 구조를 갖고 있어도 좋다. 예컨대 도 31에 도시하는 것과 같이 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 주입 구멍(21a)과 배출 구멍(21b) 사이에 설치되고, 대향 전극(12) 측에서부터 이 순서로 적층되어 있다. 직접 전극(22)의 표면은, 주입 구멍(21a)과 배출 구멍(21b) 사이의 도금액(M)의 유로(유통로(21))의 내부에 노출되어 있다.
도 32 및 도 33에 도시하는 것과 같이 직접 전극(22)은, 그 표면에서 복수의 평판형상의 제1 핀(100)을 갖고 있다. 복수의 제1 핀(100)은, 도금액(M)의 유통 방향(Y 방향)으로 평행하게 연신되고, 도금액(M)의 유통 방향으로 직행하는 방향(X 방향)으로 나란하게 배치되어 있다. 또한 간접 전극(23)도, 그 표면에서 복수의 평판형상의 제2 핀(101)을 갖고 있다. 제2 핀(101)은 제1 핀(100)의 내측에 배치되어 있다.
이러한 경우, 간접 전극(23)이 복수의 제2 핀(101)을 갖고 있기 때문에, 그 간접 전극(23)의 표면적을 크게 할 수 있다. 이 때문에, 간접 전극(23)의 정전용량을 크게 할 수 있어, 대향 전극(12) 측으로 구리 이온(C)을 보다 효율적으로 이동시킬 수 있다. 따라서, 구리 이온(C)을 보다 효율적으로 환원할 수 있다. 특히 관통 구멍(11)이 미세한 직경을 갖는 경우, 간접 전극(23)의 표면적을 확보하기가 어렵기 때문에, 표면적을 크게 할 수 있는 본 실시형태는 매우 유용하다.
또한, 예컨대 도 34에 도시하는 것과 같이 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 유통로(21)의 내측면에 설치되어 있어도 좋다. 직접 전극(22)은 유통로(21)의 내부에 노출되도록 설치되어 있다. 절연재(24)와 간접 전극(23)은, 템플릿(20)의 내부에서 직접 전극(22) 측에서부터 이 순서로 적층되어 설치되어 있다.
유통로(21) 중, 주입 구멍(21a)과 배출 구멍(21b)에는, 직접 전극(22), 절연재(24) 및 간접 전극(23)이 내측면을 따라서 연신하여 설치되어 있다. 또한, 간극로(21c)에서는, 관통 구멍(11) 위쪽의 간극로(21c)의 내측면을 따라서, 직접 전극(22), 절연재(24) 및 간접 전극(23)이 연신되어 설치되어 있다.
이러한 경우, 간접 전극(23)이 주입 구멍(21a), 배출 구멍(21b), 간극로(21c)의 내측면을 따라서 설치되어 있기 때문에, 상기 간접 전극(23)의 표면적을 크게 할 수 있다. 이 때문에, 간접 전극(23)의 정전용량을 크게 할 수 있어, 대향 전극(12) 측으로 구리 이온(C)을 보다 효율적으로 이동시킬 수 있다. 따라서, 구리 이온(C)을 보다 효율적으로 환원할 수 있다.
한편, 도 34의 예에서는, 직접 전극(22), 절연재(24) 및 간접 전극(23)은, 주입 구멍(21a)의 내측면, 배출 구멍(21b)의 내측면, 간극로(21c)의 내측면 모두에 설치되어 있었지만, 요구되는 간접 전극(23)의 정전용량에 따라서 일부에만 설치되더라도 좋다.
이상의 실시형태에서는, 직접 전극(22)과 간접 전극(23)을 적층한 경우에 있어서, 도금 처리를 실시하는 경우에 관해서 설명했지만, 본 발명은 상술한 것과 같이 에칭 처리나 전착 절연막 형성 처리를 실시하는 경우에도 적용할 수 있다.
또한 본 발명은, 웨이퍼(10)의 관통 전극(41)이나 디바이스층의 전자 회로 등의 전기적 특성을 검사하는 경우에도 적용할 수 있다. 예컨대 도 35에 도시하는 것과 같이 관통 구멍(11) 내에 도금 처리를 실시하여 관통 전극(41)을 형성한 후, 또한 관통 전극(41) 상에서 구리 이온(C)을 환원시키고, 그 관통 전극(41) 상에 구리 도금(40)을 성장시킨다. 구리 도금(40)은 직접 전극(22)에 도달할 때까지 성장시킨다. 이 때, 예컨대 직접 전극(22)과 대향 전극(12) 사이의 전류치를 측정하여, 그 전류치의 변화를 감시함으로써, 구리 도금(40)이 직접 전극(22)에 도달했음을 판정한다. 그 후, 직접 전극(22) 측으로부터 구리 도금(40)을 통해 관통 전극(41)에 전기 신호가 송신되어, 관통 전극(41)이나 전자 회로의 전기적 특성의 검사가 이루어진다.
한편, 본 실시형태에서는 관통 전극의 형성과 전기적 특성의 검사가 연속해서 이루어지는 예에 관해서 설명했지만, 미리 관통 전극이 형성된 웨이퍼에 대하여 템플릿(20)을 배치하고, 이 템플릿(20)을 이용하여 관통 전극이나 전자 회로의 전기적 특성만 검사할 때에도 본 실시형태를 적용할 수 있다. 상술한 실시형태와 마찬가지로, 관통 전극에서부터 직접 전극에 도달할 때까지의 구리 도금을 성장시킴으로써 관통 전극과 직접 전극과의 도통을 얻을 수 있다. 종래와 같은 프로브를 웨이퍼 상의 전극에 바싹 대어 도통을 얻는 검사 방법에서는, 미세화의 진행에 따라 정확하게 콘택하기가 어렵게 되지만, 본 실시형태라면 정확하게 콘택을 얻을 수 있다.
이상의 실시형태에서 직접 전극(22)이 대향 전극(12)에 대향하여 설치되어 있는 경우, 직접 전극(22)에 있어서의 대향 전극(12) 측의 표면의 중심부는 돌출되어 있어도 좋다. 예컨대 도 28에 도시하는 것과 같이 관통 구멍(11)의 위쪽에 직접 전극(22), 절연재(24) 및 간접 전극(23)이 적층되어 있는 예에서, 도 35에 도시하는 것과 같이 직접 전극(22) 표면의 중심부가 돌출되어 있다. 도시하는 예에서는, 직접 전극(22)의 선단부가 원추형으로 돌출되어 있다.
그리고 도금 처리를 할 때에는, 관통 구멍(11)에 있어서, 그 중심부에서부터 구리 도금(40)이 성장하여, 관통 전극(41)이 형성된다. 이러한 경우라도, 상기 실시형태와 동일한 효과를 향수할 수 있다, 즉, 도금 처리를 단시간에 효율적으로 실시할 수 있고, 또한 도금 처리를 균일하게 실시할 수 있다.
또한, 관통 전극(41)이나 전자 회로의 전기적 특성을 검사할 때에, 관통 전극(41) 상에 구리 도금(40)을 성장시키는 경우, 직접 전극(22)의 중심부가 관통 구멍(11)에서부터 가장 가까운 양극으로 되기 때문에, 이 직접 전극(22)의 중심부와 관통 구멍(11)의 전기력선 상에서 우선적으로 구리 도금(40)이 성장한다. 그러면, 관통 전극(41)과 직접 전극(22)은, 그 중심부만이 구리 도금(40)에 의해서 접속된다. 이러한 경우, 성장시켜야 하는 구리 도금(40)이 소량으로 끝나, 상기 구리 도금(40)을 성장시키는 도금 처리를 보다 단시간에 행할 수 있다. 따라서, 관통 전극(41)이나 전자 회로의 전기적 특성의 검사를 보다 효율적으로 행할 수 있다.
한편, 이상의 실시형태에서는, 직접 전극(22)의 선단부를 원추형으로 하여 상기 직접 전극(22)의 표면의 중심부가 돌출되어 있었지만, 직접 전극(22)의 표면을 평탄하게 하고, 그 표면의 중심부에 별도 돌출부를 설치하여도 좋다. 또한, 상기 실시형태는, 도 28에 도시한 예에 관해서 설명했지만, 예컨대 도 31나 도 34에 도시한 예에서도, 직접 전극(22)의 표면의 중심부를 돌출시켜도 좋다.
이상의 실시형태에서는, 직접 전극(22)을 이용하여 관통 전극(41)이나 전자 회로의 전기적 특성을 검사하고 있었지만, 직접 전극(22)과는 별도의 콘택 전극을 이용하여도 좋다. 예컨대 도 34에 도시한 것과 같이 관통 구멍(11)의 위쪽에 직접 전극(22), 절연재(24) 및 간접 전극(23)이 적층되어 있는 예에서, 도 37에 도시하는 것과 같이 직접 전극(22)에 있어서의 대향 전극(12) 측의 표면의 중심부에 콘택 전극(110)이 돌출되어 형성된다. 환언하면, 콘택 전극(110)은, 관통 구멍(11)의 중앙부 위쪽에 배치되어 있다. 한편, 직접 전극(22)의 표면에 있어서, 콘택 전극(110)의 주위에는 다른 전극을 형성하지 않는다.
이러한 경우, 관통 구멍(11) 내에 구리 도금(40)을 성장시켜 관통 전극(41)을 형성할 때에는, 콘택 전극(110)은 직접 전극(22)과 같은 양극으로서 기능하게 한다.
그 후, 관통 전극(41)이나 전자 회로의 전기적 특성을 검사하기 위해서, 관통 전극(41) 상에 구리 도금(40)을 더욱 성장시킬 때에는, 콘택 전극(110)만을 양극으로서 기능하게 한다. 직접 전극(22)에 관해서는 양극으로서의 기능을 정지시키지만, 음극으로 되는 것을 피하기 위해서, 상기 직접 전극(22)을 플로우팅 상태로 한다. 그러면, 콘택 전극(110)이 관통 전극(41)으로부터 가장 가까운 양극으로 되기 때문에, 이 콘택 전극(110)과 관통 전극(41)의 전기력선 상에서 우선적으로 구리 도금(40)이 성장한다. 이러한 경우, 성장시켜야 하는 구리 도금(40)이 소량으로 끝나, 상기 구리 도금(40)을 성장시키는 도금 처리를 보다 단시간에 행할 수 있다. 따라서, 관통 전극(41)이나 전자 회로의 전기적 특성의 검사를 보다 효율적으로 행할 수 있다.
한편, 상기 실시형태는, 도 34에 도시한 예에 관해서 설명했지만, 예컨대 도 28이나 도 31에 도시한 예에서도, 직접 전극(22)의 표면의 중심부에 콘택 전극(110)을 설치하여도 좋다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 관해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구범위에 기재된 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있음은 분명하며, 이들에 관해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 양해된다. 본 발명은 이 예에 한하지 않고, 여러 가지 양태를 채용할 수 있는 것이다.
10: 웨이퍼, 11: 관통 구멍, 12: 대향 전극, 20: 템플릿, 21: 유통로, 21a: 주입 구멍, 21b: 배출 구멍, 21c: 간극로, 22: 직접 전극, 23: 간접 전극, 24: 절연재, 30: 직류 전원, 31: 스위치, 40: 구리 도금, 41: 관통 전극, 50: 모니터 전극, 51: 제어부, 60: 다른 간접 전극, 61: 절연재, 70: 다른 간접 전극, 71: 절연재, 80: 전착 절연막, 90: 친수 영역, 100: 제1 핀, 101: 제2 핀, 110: 콘택 전극, C: 구리 이온, D: 전착 절연막 용액, E: 에칭액, H: 하전 입자, M: 도금액, N: 피처리 이온, P: 피처리 이온
Claims (37)
- 기판의 처리 영역에 처리액을 공급하고, 상기 처리액 속의 피처리 이온을 이용하여 미리 정해진 처리를 실시하는 기판의 처리 방법에 있어서,
처리액을 유통시키는 유통로와, 직접 전극과, 간접 전극을 구비한 템플릿을, 상기 직접 전극과 쌍을 이루는 대향 전극이 상기 처리 영역에 설치된 기판에 대향시켜 배치하는 템플릿 배치 공정과,
상기 유통로를 통해 상기 처리 영역에 처리액을 공급하는 처리액 공급 공정과,
상기 간접 전극에 전압을 인가하고, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키며, 상기 직접 전극과 상기 대향 전극 사이에 전압을 인가하고, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하여, 기판에 미리 정해진 처리를 실시하는 처리 공정
을 포함하고,
상기 유통로는, 상기 템플릿을 두께 방향으로 연신하고, 또한 관통하여 형성되고,
상기 간접 전극은 절연재를 통해 상기 유통로에 설치되어 있는 것인 기판의 처리 방법. - 제1항에 있어서,
상기 직접 전극은 상기 간접 전극의 위쪽에 설치되고,
상기 처리 공정은, 상기 유통로 내의 처리액이 상기 직접 전극과 접촉하지 않는 높이에 위치했을 때에 종료하는 것인 기판의 처리 방법. - 제1항 또는 제2항에 있어서,
상기 템플릿은, 상기 간접 전극보다도 기판 측의 상기 유통로에 있어서 상기 유통로와의 사이에 절연재를 통해 설치되며, 또한 상기 간접 전극과는 상이한 극성의 다른 간접 전극을 가지고,
상기 처리 공정에 있어서, 상기 간접 전극에 전압을 인가하고, 상기 다른 간접 전극에 전압을 인가하여, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 것인 기판의 처리 방법. - 제1항 또는 제2항에 있어서,
기판은, 상기 대향 전극보다도 상기 템플릿 측의 상기 처리 영역에 있어서 상기 처리 영역과의 사이에 절연재를 통해 설치되며, 또한 상기 간접 전극과는 상이한 극성의 다른 간접 전극을 가지고,
상기 처리 공정에 있어서, 상기 간접 전극에 전압을 인가하고, 상기 다른 간접 전극에 전압을 인가하여, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 것인 기판의 처리 방법. - 기판의 처리 영역에 처리액을 공급하고, 상기 처리액 속의 피처리 이온을 이용하여 미리 정해진 처리를 실시하는 기판의 처리 방법에 있어서,
처리액을 유통시키는 유통로와, 직접 전극과, 간접 전극을 구비한 템플릿을, 상기 직접 전극과 쌍을 이루는 대향 전극이 상기 처리 영역에 설치된 기판에 대향시켜 배치하는 템플릿 배치 공정과,
상기 유통로를 통해 상기 처리 영역에 처리액을 공급하는 처리액 공급 공정과,
상기 간접 전극에 전압을 인가하고, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키며, 상기 직접 전극과 상기 대향 전극 사이에 전압을 인가하고, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하여, 기판에 미리 정해진 처리를 실시하는 처리 공정
을 포함하고,
상기 간접 전극은 절연재를 통해 상기 직접 전극에 적층하여 설치되어 있는 것인 기판의 처리 방법. - 제5항에 있어서,
상기 유통로는, 상기 템플릿을 두께 방향으로 연신하고, 또한 관통하여 형성되어 있는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 직접 전극의 표면은 상기 유통로의 내부에 노출되고,
상기 직접 전극은, 상기 표면에서 평행하게 배치된 복수의 평판형상의 제1 핀을 가지고,
상기 간접 전극은, 상기 제1 핀의 내측에 배치된 평판형상의 제2 핀을 복수개 갖는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 직접 전극은 상기 유통로의 내부에 설치되고,
상기 절연재와 상기 간접 전극은, 상기 직접 전극의 내측에 설치되어 있는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 직접 전극, 상기 절연재 및 상기 간접 전극은, 상기 유통로의 내측면에 설치되어 있는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 직접 전극은 상기 대향 전극에 대향하여 설치되고,
상기 직접 전극에 있어서의 상기 대향 전극 측의 표면의 중심부는 돌출되어 있는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 유통로는, 처리액을 주입하는 주입 구멍과 처리액을 배출하는 배출 구멍을 가지고,
상기 직접 전극, 상기 절연재 및 상기 간접 전극은, 상기 주입 구멍과 상기 배출 구멍 사이에 설치되어 있는 것인 기판의 처리 방법. - 제5항 또는 제6항에 있어서,
상기 직접 전극은 상기 대향 전극에 대향하여 설치되고,
상기 직접 전극에 있어서의 상기 대향 전극 측의 표면의 중심부에는, 상기 직접 전극과는 상이한 콘택 전극이 설치되어 있는 것인 기판의 처리 방법. - 제1항, 제2항, 제5항 및 제6항 중 어느 한 항에 있어서,
상기 대향 전극은 상기 직접 전극과 상기 간접 전극에 공통되어 설치되고,
상기 처리 공정에 있어서, 상기 간접 전극과 상기 대향 전극 사이에 전압을 인가하여, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 것인 기판의 처리 방법. - 제1항, 제2항, 제5항 및 제6항 중 어느 한 항에 있어서,
상기 직접 전극에는, 상기 직접 전극과 전원과의 접속 상태를 전환하기 위한 스위치가 설치되어 있는 것인 기판의 처리 방법. - 제1항, 제2항, 제5항 및 제6항 중 어느 한 항에 있어서,
상기 처리 공정에 있어서, 상기 간접 전극에 직류 전압을 연속적으로 인가하고, 상기 직접 전극과 상기 대향 전극과의 사이에 펄스 전압을 인가하는 것인 기판의 처리 방법. - 제1항, 제2항, 제5항 및 제6항 중 어느 한 항에 있어서,
상기 템플릿은, 미리 정해진 처리 상태를 검사하는 모니터 전극을 가지고,
상기 처리 공정에 있어서, 상기 대향 전극과 상기 모니터 전극 사이를 흐르는 전류의 전류치를 측정하고, 상기 측정된 전류치의 변화에 의해 처리 상태를 검사하는 것인 기판의 처리 방법. - 기판의 처리 영역에 처리액을 공급하고, 상기 처리액 속의 피처리 이온을 이용하여 미리 정해진 처리를 실시할 때에 이용되는 템플릿에 있어서,
처리액을 유통시키는 유통로와,
전압이 인가됨으로써, 상기 피처리 이온을 대향 전극 측으로 이동시키기 위한 간접 전극과,
상기 처리 영역에 설치된 상기 대향 전극과의 사이에서 전압이 인가됨으로써, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하기 위한 직접 전극
을 갖고,
상기 유통로는, 상기 템플릿을 두께 방향으로 연신하고, 또한 관통하여 형성되고,
상기 간접 전극은 절연재를 통해 상기 유통로에 설치되어 있는 것인 템플릿. - 제17항에 있어서,
상기 직접 전극은, 상기 간접 전극의 상측이며, 또한 상기 직접 전극의 하단이, 미리 정해진 처리의 종료시에 상기 유통로 내에 잔존하는 처리액의 상면과 같은 높이가 되도록 배치되어 있는 것인 템플릿. - 제17항 또는 제18항에 있어서,
상기 직접 전극과 상기 간접 전극은 연직 방향으로 나란하게 배치되어 있는 것인 템플릿. - 제17항 또는 제18항에 있어서,
상기 직접 전극과 상기 간접 전극은 수평 방향으로 나란하게 배치되어 있는 것인 템플릿. - 제17항 또는 제18항에 있어서,
상기 직접 전극과 상기 간접 전극은 각각 복수개 설치되어 있는 것인 템플릿. - 제17항 또는 제18항에 있어서,
상기 간접 전극은 상기 유통로를 따라서 상기 템플릿의 하단까지 연신되어 있는 것인 템플릿. - 제17항 또는 제18항에 있어서,
상기 간접 전극보다도 기판 측의 상기 유통로에 있어서 상기 유통로와의 사이에 절연재를 통해 설치되고, 또한 상기 간접 전극과는 상이한 극성의 다른 간접 전극을 갖는 것인 템플릿. - 기판의 처리 영역에 처리액을 공급하고, 상기 처리액 속의 피처리 이온을 이용하여 미리 정해진 처리를 실시할 때에 이용되는 템플릿에 있어서,
처리액을 유통시키는 유통로와,
전압이 인가됨으로써, 상기 피처리 이온을 대향 전극 측으로 이동시키기 위한 간접 전극과,
상기 처리 영역에 설치된 상기 대향 전극과의 사이에서 전압이 인가됨으로써, 상기 대향 전극 측으로 이동한 상기 피처리 이온을 산화 또는 환원하기 위한 직접 전극
을 갖고,
상기 간접 전극은 절연재를 통해 상기 직접 전극에 적층하여 설치되어 있는 것인 템플릿. - 제24항에 있어서,
상기 유통로는, 상기 템플릿을 두께 방향으로 연신하고, 또한 관통하여 형성되어 있는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 직접 전극의 표면은 상기 유통로의 내부에 노출되고,
상기 직접 전극은, 상기 표면에서 평행하게 배치된 복수의 평판형상의 제1 핀을 가지고,
상기 간접 전극은, 상기 제1 핀의 내측에 배치된 평판형상의 제2 핀을 복수개 갖는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 직접 전극은 상기 유통로의 내부에 설치되고,
상기 절연재와 상기 간접 전극은 상기 직접 전극의 내측에 설치되어 있는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 직접 전극, 상기 절연재 및 상기 간접 전극은 상기 유통로의 내측면에 설치되어 있는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 직접 전극은 상기 대향 전극에 대향하여 설치되고,
상기 직접 전극에 있어서의 상기 대향 전극 측의 표면의 중심부는 돌출되어 있는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 유통로는, 처리액을 주입하는 주입 구멍과 처리액을 배출하는 배출 구멍을 가지고,
상기 직접 전극, 상기 절연재 및 상기 간접 전극은 상기 주입 구멍과 상기 배출 구멍 사이에 설치되어 있는 것인 템플릿. - 제24항 또는 제25항에 있어서,
상기 직접 전극은 상기 대향 전극에 대향하여 설치되고,
상기 직접 전극에 있어서의 상기 대향 전극 측의 표면의 중심부에는, 상기 직접 전극과는 상이한 콘택 전극이 설치되어 있는 것인 템플릿. - 제17항, 제18항, 제24항 및 제25항 중 어느 한 항에 있어서,
상기 대향 전극은 상기 직접 전극과 상기 간접 전극에 공통으로 설치되고,
상기 간접 전극은, 상기 대향 전극과의 사이에서 전압이 인가됨으로써, 상기 피처리 이온을 상기 대향 전극 측으로 이동시키는 것인 템플릿. - 제17항, 제18항, 제24항 및 제25항 중 어느 한 항에 있어서,
상기 직접 전극에는, 상기 직접 전극과 전원과의 접속 상태를 전환하기 위한 스위치가 설치되어 있는 것인 템플릿. - 제17항, 제18항, 제24항 및 제25항 중 어느 한 항에 있어서,
상기 간접 전극에 인가되는 전압은 연속적으로 인가되는 직류 전압이고,
상기 직접 전극과 상기 대향 전극과의 사이에 인가되는 전압은 펄스 전압인 것인 템플릿. - 제17항, 제18항, 제24항 및 제25항 중 어느 한 항에 있어서,
상기 대향 전극과의 사이를 흐르는 전류의 전류치의 변화에 의해, 미리 정해진 처리 상태를 검사하기 위한 모니터 전극을 갖는 템플릿. - 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2013-106074 | 2013-05-20 | ||
| JP2013106074A JP6198456B2 (ja) | 2013-05-20 | 2013-05-20 | 基板の処理方法及びテンプレート |
| PCT/JP2014/062584 WO2014188897A1 (ja) | 2013-05-20 | 2014-05-12 | 基板の処理方法及びテンプレート |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160009571A KR20160009571A (ko) | 2016-01-26 |
| KR102196945B1 true KR102196945B1 (ko) | 2020-12-30 |
Family
ID=51933458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157033072A KR102196945B1 (ko) | 2013-05-20 | 2014-05-12 | 기판의 처리 방법 및 템플릿 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10428438B2 (ko) |
| JP (1) | JP6198456B2 (ko) |
| KR (1) | KR102196945B1 (ko) |
| TW (1) | TWI606150B (ko) |
| WO (1) | WO2014188897A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108368626B (zh) * | 2015-12-03 | 2020-05-12 | 东京毅力科创株式会社 | 半导体装置的制造装置以及制造方法 |
| KR20190110556A (ko) * | 2017-02-01 | 2019-09-30 | 도쿄엘렉트론가부시키가이샤 | 전해 처리 장치 및 전해 처리 방법 |
| JP2021014600A (ja) * | 2017-11-22 | 2021-02-12 | 東京エレクトロン株式会社 | 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体 |
| JP2021014599A (ja) * | 2017-11-22 | 2021-02-12 | 東京エレクトロン株式会社 | 半導体装置の製造装置、半導体装置の製造方法、プログラム及びコンピュータ記憶媒体 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007009241A (ja) | 2005-06-28 | 2007-01-18 | Ebara Corp | めっき装置及びめっき方法 |
| US20080128019A1 (en) * | 2006-12-01 | 2008-06-05 | Applied Materials, Inc. | Method of metallizing a solar cell substrate |
| WO2011158698A1 (ja) | 2010-06-15 | 2011-12-22 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
| WO2012050057A1 (ja) | 2010-10-13 | 2012-04-19 | 東京エレクトロン株式会社 | テンプレート及び基板の処理方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63179097A (ja) * | 1987-01-21 | 1988-07-23 | Hitachi Cable Ltd | 部分表面処理用マスキング方法 |
| JPH04141599A (ja) * | 1990-09-29 | 1992-05-15 | Sony Corp | 部分メツキ方法及びその装置 |
| JPH07188755A (ja) * | 1993-12-28 | 1995-07-25 | Kawasaki Steel Corp | 方向性けい素鋼板の鉄損低減方法 |
| JPH08225998A (ja) * | 1995-02-15 | 1996-09-03 | Matsushita Electric Ind Co Ltd | 電磁場を利用したメッキ装置及びウェットエッチング装置 |
| US6802946B2 (en) * | 2000-12-21 | 2004-10-12 | Nutool Inc. | Apparatus for controlling thickness uniformity of electroplated and electroetched layers |
| US6773570B2 (en) * | 2002-11-14 | 2004-08-10 | International Business Machines Corporation | Integrated plating and planarization process and apparatus therefor |
| JP2006283151A (ja) * | 2005-04-01 | 2006-10-19 | Toshiba Corp | 半導体製造方法及び半導体製造装置 |
| DK1948852T3 (da) * | 2005-11-18 | 2019-01-02 | Luxembourg Inst Science & Tech List | Hovedelektrode og fremgangsmåde til dannelse af hovedelektroden |
| JP2008223144A (ja) * | 2008-04-28 | 2008-09-25 | Ebara Corp | めっき方法およびこれに使用するめっき装置 |
| JP5504147B2 (ja) | 2010-12-21 | 2014-05-28 | 株式会社荏原製作所 | 電気めっき方法 |
| JP2014082291A (ja) * | 2012-10-16 | 2014-05-08 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2014107469A (ja) * | 2012-11-29 | 2014-06-09 | Tokyo Electron Ltd | 半導体装置の製造方法及び製造装置 |
-
2013
- 2013-05-20 JP JP2013106074A patent/JP6198456B2/ja active Active
-
2014
- 2014-05-09 TW TW103116622A patent/TWI606150B/zh active
- 2014-05-12 WO PCT/JP2014/062584 patent/WO2014188897A1/ja active Application Filing
- 2014-05-12 KR KR1020157033072A patent/KR102196945B1/ko active IP Right Grant
- 2014-05-12 US US14/892,236 patent/US10428438B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007009241A (ja) | 2005-06-28 | 2007-01-18 | Ebara Corp | めっき装置及びめっき方法 |
| US20080128019A1 (en) * | 2006-12-01 | 2008-06-05 | Applied Materials, Inc. | Method of metallizing a solar cell substrate |
| WO2011158698A1 (ja) | 2010-06-15 | 2011-12-22 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
| WO2012050057A1 (ja) | 2010-10-13 | 2012-04-19 | 東京エレクトロン株式会社 | テンプレート及び基板の処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014188897A1 (ja) | 2014-11-27 |
| TW201502323A (zh) | 2015-01-16 |
| US10428438B2 (en) | 2019-10-01 |
| JP2014227556A (ja) | 2014-12-08 |
| KR20160009571A (ko) | 2016-01-26 |
| US20160108538A1 (en) | 2016-04-21 |
| TWI606150B (zh) | 2017-11-21 |
| JP6198456B2 (ja) | 2017-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103608913B (zh) | 多孔基板中的通孔 | |
| KR102196945B1 (ko) | 기판의 처리 방법 및 템플릿 | |
| KR101906876B1 (ko) | 미세 구조체, 다층 배선 기판, 반도체 패키지 및 미세 구조체의 제조 방법 | |
| JP4815159B2 (ja) | 半導体ウェーハをメッキする方法及び装置 | |
| KR101358627B1 (ko) | 한정 영역 평탄화를 위한 장치 및 방법 | |
| KR101762657B1 (ko) | 도전 패턴 구조물 및 이의 형성 방법 | |
| KR20180087273A (ko) | 반도체 장치의 제조 장치 및 제조 방법 | |
| US10147548B2 (en) | Capacitors using porous alumina structures | |
| JP6076458B2 (ja) | 半導体ウェハ上のメタル層をストレスフリー研磨するためのノズル | |
| KR101841199B1 (ko) | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 | |
| US8350363B2 (en) | Electric via comprising lateral outgrowths | |
| KR20190110556A (ko) | 전해 처리 장치 및 전해 처리 방법 | |
| TW201221967A (en) | Insulating coating probe pin and manufacturing method thereof | |
| WO2015137442A1 (ja) | 基板処理方法及び基板処理治具 | |
| CN112951903A (zh) | 半导体开关元件及其制造方法 | |
| KR20100050970A (ko) | 전기도금 장치 및 이를 이용한 전기도금 방법 | |
| US8274139B2 (en) | Scalloped tubular electric via | |
| JP2012253333A (ja) | 貫通電極を備えた配線基板とその製造方法 | |
| JP2022508206A (ja) | ファストリカバリーダイオード及びその製造方法 | |
| US20230183881A1 (en) | Plating apparatus having conductive liquid and plating method | |
| JP2004363422A (ja) | めっき方法 | |
| CN112490361A (zh) | 一种晶圆电容的制作方法、晶圆电容及电子设备 | |
| CN116344517A (zh) | 衬底内的电耦合沟槽电容器 | |
| JP2015081362A (ja) | 液処理治具及び液処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |