KR102190384B1 - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR102190384B1 KR102190384B1 KR1020130122112A KR20130122112A KR102190384B1 KR 102190384 B1 KR102190384 B1 KR 102190384B1 KR 1020130122112 A KR1020130122112 A KR 1020130122112A KR 20130122112 A KR20130122112 A KR 20130122112A KR 102190384 B1 KR102190384 B1 KR 102190384B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- stack
- layer
- composition
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 171
- 239000000203 mixture Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 27
- 229920000642 polymer Polymers 0.000 claims description 23
- -1 aromatic ring compound Chemical class 0.000 claims description 15
- 239000004094 surface-active agent Substances 0.000 claims description 15
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- CMCBDXRRFKYBDG-UHFFFAOYSA-N 1-dodecoxydodecane Chemical compound CCCCCCCCCCCCOCCCCCCCCCCCC CMCBDXRRFKYBDG-UHFFFAOYSA-N 0.000 claims description 6
- WBIQQQGBSDOWNP-UHFFFAOYSA-N 2-dodecylbenzenesulfonic acid Chemical group CCCCCCCCCCCCC1=CC=CC=C1S(O)(=O)=O WBIQQQGBSDOWNP-UHFFFAOYSA-N 0.000 claims description 6
- 125000000217 alkyl group Chemical group 0.000 claims description 6
- 125000003118 aryl group Chemical group 0.000 claims description 6
- 229940060296 dodecylbenzenesulfonic acid Drugs 0.000 claims description 6
- 125000000325 methylidene group Chemical group [H]C([H])=* 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- XZIIFPSPUDAGJM-UHFFFAOYSA-N 6-chloro-2-n,2-n-diethylpyrimidine-2,4-diamine Chemical compound CCN(CC)C1=NC(N)=CC(Cl)=N1 XZIIFPSPUDAGJM-UHFFFAOYSA-N 0.000 claims description 3
- ZVZFHCZCIBYFMZ-UHFFFAOYSA-N 6-methylheptoxybenzene Chemical compound CC(C)CCCCCOC1=CC=CC=C1 ZVZFHCZCIBYFMZ-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 3
- 239000002202 Polyethylene glycol Substances 0.000 claims description 3
- 125000000129 anionic group Chemical group 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 125000002091 cationic group Chemical group 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 229930195733 hydrocarbon Natural products 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 3
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 3
- UUEVFMOUBSLVJW-UHFFFAOYSA-N oxo-[[1-[2-[2-[2-[4-(oxoazaniumylmethylidene)pyridin-1-yl]ethoxy]ethoxy]ethyl]pyridin-4-ylidene]methyl]azanium;dibromide Chemical compound [Br-].[Br-].C1=CC(=C[NH+]=O)C=CN1CCOCCOCCN1C=CC(=C[NH+]=O)C=C1 UUEVFMOUBSLVJW-UHFFFAOYSA-N 0.000 claims description 3
- 229920001223 polyethylene glycol Polymers 0.000 claims description 3
- 229940035044 sorbitan monolaurate Drugs 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000010365 information processing Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IAYPIBMASNFSPL-UHFFFAOYSA-N Ethylene oxide Chemical compound C1CO1 IAYPIBMASNFSPL-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002604 ultrasonography Methods 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000003945 anionic surfactant Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002736 nonionic surfactant Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법을 제공한다. 이 방법에서는 단차진 하부 구조물 상에 평탄한 상부면을 가지며 하부 구조물을 식각하기에 충분한 두께를 가지는 제 1 하드마스크막을 형성한다. 그리고 상기 제 1 하드마스크막 상에 제 2 하드마스크 패턴을 형성한다. 상기 제 2 하드마스크 패턴을 이용하여 상기 제 1 하드마스크막을 식각한다. 상기 제 1 하드마스크막에 의해 패턴들의 크기 산포를 줄일 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 메모리 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 종래의 2차원 또는 평면적 반도체 메모리 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 메모리 장치의 집적도는 증가하고는 있지만 여전히 제한적이다.
이러한 한계를 극복하기 위한, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다. 그러나, 3차원 반도체 메모리 장치의 대량 생산을 위해서는, 비트당 제조 비용을 2차원 반도체 메모리 장치의 그것보다 줄일 수 있으면서 신뢰성 있는 제품 특성을 구현할 수 있는 공정 기술이 요구되고 있다.
본 발명이 해결하고자 하는 과제는 산포를 개선하고 공정을 단순화시킬 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은, 차례로 적층된 제 1 식각대상막들을 포함하는 제 1 스택과 상기 제 1 스택 상에 배치되며 상기 제 1 식각대상막들보다 좁은 폭을 가지는 제 2 식각대상막들을 포함하는 제 2 스택을 포함하는 하부 구조물을 준비하는 단계; 상기 하부 구조물을 덮으며 평탄한 상부면을 가지는 제 1 하드마스크막을 형성하는 단계; 상기 제 1 하드 마스크막 상에 상기 제 2 단보다 넓되 상기 제 1 스택 보다는 좁은 폭의 제 2 하드마스크 패턴을 형성하는 단계; 상기 제 2 하드마스크막을 식각마스크로 이용하여 상기 제 1 하드마스크막을 패터닝하여 제 1 하드마스크 패턴을 형성하고 상기 제 1 스택의 상부면을 노출시키는 단계; 상기 제 2 하드마스크 패턴을 제거하는 동시에 노출된 상기 제 1 스택의 최상층의 제 1 식각대상막을 제거하는 단계; 상기 제 1 하드마스크 패턴의 크기를 줄이는 단계; 및 상기 제 1 하드마스크 패턴을 식각마스크로 이용하여 상기 제 1 스택을 식각하는 단계를 포함한다.
상기 제 1 하드마스크 패턴의 크기를 줄이는 단계와 상기 제 1 하드마스크 패턴을 식각마스크로 이용하여 상기 제 1 스택을 식각하는 단계는 상기 제 1 스택의 최하층의 제 1 식각대상막이 식각될 때까지 반복될 수 있다.
상기 제 1 식각 대상막들은 각각 차례로 적층된 제 1 희생막과 제 1 게이트 층간절연막을 포함할 수 있으며, 상기 제 2 하드마스크 패턴은 상기 제 1 희생막과 상기 제 1 게이트 층간절연막에 포함된 물질을 함유할 수 있다.
일 예에 있어서, 상기 제 1 하드마스크막을 형성하는 단계는, 상기 제 1 하드마스크막용 조성물을 상기 하부 구조물 상에 코팅하는 단계; 및 상기 조성물을 경화시키는 단계를 포함할 수 있다.
상기 조성물을 코팅하는 단계와 상기 조성물을 경화시키는 단계 중 적어도 하나에서 상기 조성물에 초음파를 인가할 수 있다.
상기 조성물은 하기 화학식 1과 2의 고분자들 중 적어도 하나를 포함할 수 있다.
<화학식 1>
<화학식 2>
상기 화학식 1에서, 'p'는 100이상 3000 미만의 정수이고, R1은 메틸렌(methylene) 또는 아릴기(aryl group)이고, R2 및 R3는 히드록실기(hydroxyl group), 탄소수가 20 미만의 탄화수소 또는 할로겐이고, R4는 알킬기 또는 방향족 고리 화합물일 수 있다.
상기 화학식 2에서, n+m은 100 이상 3000 미만의 정수이고, R5는 메틸렌(methylene) 또는 아릴기(aryl group)이고, R6은 알킬기 또는 방향족 고리 화합물일 수 있다.
상기 조성물은 계면활성제를 더 포함할 수 있으며, 상기 계면 활성제는 음이온성, 양이온성 또는 비이온성일 수 있다.
상기 음이온성 계면 활성제는 설폰산계, 카르복실산계, 인산계 계면활성제를 포함할 수 있다. 상기 비이온성 계면활성제는 에틸렌옥시드(EO) 단위(-CH2CH2O-)를 포함할 수 있다.
상기 계면활성제는 도데실벤젠설폰산 (DBS;dodecylbenzene sulfonic acid)[C12H25C6H4SO3H], 폴리옥시에틸렌(23) 라우릴 에테르(Polyoxyethylene(23) lauryl ether)[C12H25(OCH2CH2)23OH, 폴리에틸렌글리콜 소르비탄 모노라우레이트(Polyethylene glycol sorbitan monolaurate), 폴리옥시에틸렌 이소옥틸페닐 에테르(Polyoxyethylene isooctylphenyl ether)[CH3(CH2)x(OCH2CH2)yOCH2COOH x=11~13, y=3~10], 및 CF3(CF2CF2)n(CH2CH2O)yH (n=2~4)중에 선택되는 적어도 하나일 수 있다.
상기 계면활성제는 상기 조성물의 전체 중량에 대하여 0.01~10000ppm으로 포함될 수 있다.
상기 제 2 하드마스크 패턴을 형성하는 단계는, 상기 제 1 하드마스크막 상에 제 2 하드마스크막을 형성하는 단계; 상기 제 2 하드마스크막 상에 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 제 2 하드마스크막을 패터닝하는 단계를 포함할 수 있다.
다른 예에 있어서, 상기 제 1 하드마스크막을 형성하는 단계는, 상기 하부 구조물 전체를 덮으며 평탄한 상부면을 가지는 제 1 서브 하드마스크막을 형성하는 단계; 및 상기 제 1 서브 하드마스크막 상에 제 2 서브 하드마스크막을 형성하는 단계를 포함할 수 있다.
상기 제 1 서브 하드마스크막을 형성하는 단계는, 상기 제 1 서브 하드마스크막용 제 1 조성물을 코팅하는 단계; 및 상기 제 1 조성물을 경화시키는 단계를 포함할 수 있으며, 상기 제 2 서브 하드마스크막을 형성하는 단계는, 상기 제 2 서브 하드마스크막용 제 2 조성물을 코팅하는 단계; 및 상기 제 2 조성물을 경화시키는 단계를 포함할 수 있다.
상기 제 1 조성물은 제 1 고분자를 포함할 수 있으며, 상기 제 2 조성물은 제 2 고분자를 포함할 수 있으며, 상기 제 1 고분자의 중량평균 분자량은 상기 제 2 고분자의 중량평균분자량의 1. 5배 이상일 수 있다.
상기 제 1 고분자는 상기 화학식 1의 구조를 가질 수 있다. 상기 제 2 고분자는 상기 화학식 2의 구조를 가질 수 있다.
상기 제 2 식각대상막들의 단부들은 계단 형태를 이룰 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에서는 단차진 하부 구조물 상에 평탄한 상부면을 가지며 하부 구조물을 식각하기에 충분한 두께를 가지는 제 1 하드마스크막을 형성한다. 그리고 상기 제 1 하드마스크막 상에 제 2 하드마스크 패턴을 형성한다. 상기 제 2 하드마스크 패턴을 포토레지스트 패턴을 식각마스크로 이용한 식각 공정으로 형성될 수 있다. 상기 포토레지스트 패턴은 평탄한 상기 제 1 하드마스크막 상에 형성되므로 정확한 크기로 형성될 수 있다. 이로써 패턴들의 CD 산포 불량 가능성을 낮출 수 있다. 또한 상기 포토레지스트 패턴을 형성하기 위한 한번의 포토리소그라피 공정만 진행되므로 공정 비용을 줄일 수 있으며, 포토리소그라피 공정들을 복수회 진행함에 따라 발생될 수 있는 오버레이 불량을 방지할 수 있다. 또한 상기 제 2 하드마스크 패턴을 제거할 때 동시에 하부 구조물의 최상층의 식각 대상물도 식각되므로 공정 단계 수를 줄일 수 있다.
도 1 내지 6, 도 7a 및 7b 그리고 도 8 내지 도 16은 본 발명의 일 예에 따른 반도체 장치의 제조 방법들을 순차적으로 나타내는 공정단면도들이다.
도 17은 본 발명에 따른 플래시 메모리 장치를 구비하는 메모리 카드의 일 예를 간략히 도시한 블록도이다.
도 18은 본 발명에 따른 플래시 메모리 시스템을 장착하는 정보 처리 시스템을 간략히 보여주는 블록도이다.
도 17은 본 발명에 따른 플래시 메모리 장치를 구비하는 메모리 카드의 일 예를 간략히 도시한 블록도이다.
도 18은 본 발명에 따른 플래시 메모리 시스템을 장착하는 정보 처리 시스템을 간략히 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여, 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 1 내지 6, 도 7a 및 7b 그리고 도 8 내지 도 16은 본 발명의 일 예에 따른 반도체 장치의 제조 방법들을 순차적으로 나타내는 공정단면도들이다.
도 1을 참조하면, 기판(1) 상에 패드산화막(3)을 형성한다. 상기 패드 산화막(3) 상에 희생막들(51~5k) 및 게이트 층간절연막들(71~7k)을 차례로 적층한다. 상기 희생막들(51~5k)은 상기 게이트 층간절연막들(71~7k)과 식각 선택비를 가지는 물질로 형성될 수 있다. 예를 들면 상기 게이트 층간절연막들(71~7k)은 실리콘 산화막 계열의 물질로 형성될 수 있다. 예를 들면 상기 희생막들(51~5k)은 실리콘 질화막 또는 폴리실리콘 등으로 형성될 수 있다. j개의 상기 희생막들(51~5j)과 상기 게이트 층간절연막들(71~7j)은 적층되어 제 1 스택(ST1)을 이루고 k-j+1개의 상기 희생막들(5(j+1)~5k)과 상기 게이트 층간절연막들(7(j+1)~7k)은 적층되어 제 2 스택(ST2)을 이룰 수 있다. 여기서 상기 k는 6보다 큰 정수일 수 있다. 상기 j는 상기 k 보다 작으며 3보다 큰 정수일 수 있다. 상기 희생막들(51~5k), 상기 게이트 층간절연막들(71~7k) 및 상기 패드 산화막(3)을 차례로 패터닝하여 상기 기판(1)을 노출시키는 복수개의 활성홀들(10)을 형성한다. 각각의 상기 활성홀(10)의 측벽을 차례로 덮는 게이트 절연막(12)과 활성막(14)을 형성한다. 그리고 상기 활성홀(10)을 채우는 제 1 매립 절연막(16)을 형성한다. 상기 게이트 절연막(12)은 적어도 터널 산화막을 포함할 수 있다. 상기 게이트 절연막(12)은 정보저장막과 블로킹 절연막을 더 포함할 수 있다. 상기 활성막(14)은 불순물이 도핑되지 않은 폴리실리콘막이나 반도체막으로 형성될 수 있다. 상기 제 1 매립 절연막(16)은 실리콘산화막 계열의 물질로 형성될 수 있다.
도 2를 참조하면, 상기 제 2 스택(ST2) 상에 활성홀들(10)을 덮는 제 1 하드마스크 패턴(20)을 형성한다. 예를 들면 상기 제 1 하드마스크 패턴(20)은 포토리소그라피 공정에 의한 포토레지스트 패턴으로 형성될 수 있다. 도 2에서 상기 제 2 스택(ST2)의 상부면이 평탄하므로 상기 제 1 하드마스크 패턴(20)의 형태를 정확하게 형성할 수 있다.
도 3을 참조하면, 상기 제 1 하드마스크 패턴(20)을 식각 마스크로 이용하여 상기 제 2 스택(ST2)의 최상층의 k번째 게이트 층간절연막(7k)과 희생막(5k)을 차례로 식각하여 그 아래의 k-1번째 게이트 층간절연막(7(k-1))을 노출시킨다.
도 4를 참조하면, 상기 제 1 하드마스크 패턴(20)에 대하여 트림(trim) 공정을 진행한다. 즉, 상기 제 1 하드마스크 패턴(20)에 대하여 등방성 식각 공정을 진행한다. 이로써 상기 제 1 하드마스크 패턴(20)의 크기를 줄인다. 즉, 상기 제 1 하드마스크 패턴(20a)의 측부(lateral part)와 상부(upper part)는 제 1 두께(T1) 만큼 줄어들게 된다. 상기 제 1 하드마스크 패턴(20)에 대한 상기 등방성 식각 공정은 산소를 이용할 수 있다. 상기 제 1 두께(T1)은 바람직하게는 100nm 이상이다.
도 5를 참조하면, 크기가 한번 줄여진 상기 제 1 하드마스크 패턴(20a)을 식각 마스크로 이용하여 상기 제 2 스택(ST2)에 대한 이방성 식각 공정을 진행한다. 이로써 상기 제 2 스택(ST2)의 최상층의 k번째 게이트 층간절연막(7k)과 희생막(5k)이 식각됨과 동시에 상기 노출된 k-1번째 게이트 층간절연막(7(k-1))과 그 아래의 k-1번째 희생막(5(k-1))이 식각된다.
도 6을 참조하면, 다시 상기 제 1 하드마스크 패턴(20a)에 대하여 등방성 식각 공정을 진행하고 이를 이용하여 상기 제 2 스택(ST2)을 이방성 식각하는 과정을 반복한다. 이러한 반복은 상기 제 2 스택(ST2)의 최하층의 게이트 층간절연막(7(j+1))과 희생막(5(j+1))이 식각되어 상기 제 1 스택(ST1)의 상부면이 노출될 때까지 계속될 수 있다. 이로써 상기 제 2 스택(ST2)의 게이트 층간절연막들(7(j+1)~7k)과 희생막들(5(j+1)~5k)의 단부들은 계단 형태를 이룰 수 있다. 그리고 제 1 하드마스크 패턴(20b)의 크기도 매우 작아질 수 있다.
도 7a 및 7b를 참조하면, 상기 제 1 하드마스크 패턴(20b)을 제거하여 상기 제 2 스택(ST2)의 상부를 노출시킨다. 이로써 상기 제 1 스택(ST1)과 상기 제 2 스택(ST2)의 높이 차들에 의해 단차진 하부 구조가 형성된다. 이 위에 상기 제 1 스택(ST1)을 패터닝하기 위하여 새로운 제 2 하드마스크막(30)을 형성한다. 상기 제 2 하드마스크막(30)은 단차도포성이 뛰어나면서 상기 제 1 스택(ST1)을 식각하기에 충분한 두께를 가져야 한다. 상기 제 1 스택(ST1)의 상부면으로부터 상기 제 2 하드마스크막(30)의 상부면에 이르는 상기 제 2 하드마스크막(30)의 제 2 두께(T2)는 바람직하게는 5㎛일 수 있다.
상기 제 2 하드마스크막(30)을 제조하는 과정을 구체적으로 설명하기로 한다.
일 예에 따라서 도 7a를 참조하면, 상기 제 2 하드마스크막(30)은 제 1 조성물을 상기 단차진 하부 구조 상에 코팅하고 이를 경화시킨다. 상기 제 1 조성물은 평탄화 개선용 제 1 고분자와 두께를 높이는 것에 적합한 제 2 고분자를 포함할 수 있다. 상기 제 1 고분자는 상기 제 2 고분자보다 무겁다. 바람직하게는, 상기 제 1 고분자의 중량평균 분자량은 상기 제 2 고분자의 중량평균분자량의 1. 5배 이상일 수 있다. 이로써 상기 제 1 고분자는 상대적으로 무겁기 때문에 상기 제 1 조성물을 코팅할 때 하단부에 가라 앉으면서 평탄화도를 개선시킬 수 있다. 상기 제 1 조성물을 코팅할 때와 상기 제 1 조성물을 경화시킬 때 적어도 하나에서 상기 제 1 조성물에 초음파를 인가할 수 있다. 이로써 상기 제 1 조성물에 진동을 가해 단차가 낮은 지역이 쉽게 상기 제 1 조성물로 채워지도록 하여 평탄화도를 개선시킬 수 있다.
상기 제 1 고분자는 하기 화학식 1을 포함할 수 있다.
<화학식 1>
상기 화학식 1에서, 'p'는 100이상 3000 미만의 정수이고, R1은 메틸렌(methylene) 또는 아릴기(aryl group)이고, R2 및 R3는 히드록실기(hydroxyl group), 탄소수가 20 미만의 탄화수소 또는 할로겐이고, R4는 알킬기 또는 방향족 고리 화합물일 수 있다.
상기 제 2 고분자는 하기 화학식 2를 포함할 수 있다.
<화학식 2>
상기 화학식 2에서, n+m은 100 이상 3000 미만의 정수이고, R5는 메틸렌(methylene) 또는 아릴기(aryl group)이고, R6은 알킬기 또는 방향족 고리 화합물일 수 있다.
상기 제 1 조성물은 계면활성제를 더 포함할 수 있으며, 상기 계면 활성제는 음이온성, 양이온성 또는 비이온성일 수 있다. 상기 음이온성 계면 활성제는 설폰산계, 카르복실산계, 인산계 계면활성제를 포함할 수 있다. 상기 비이온성 계면활성제는 에틸렌옥시드(EO) 단위(-CH2CH2O-)를 포함할 수 있다.
상기 계면활성제는 도데실벤젠설폰산 (DBS;dodecylbenzene sulfonic acid)[C12H25C6H4SO3H], 폴리옥시에틸렌(23) 라우릴 에테르(Polyoxyethylene(23) lauryl ether)[C12H25(OCH2CH2)23OH, 폴리에틸렌글리콜 소르비탄 모노라우레이트(Polyethylene glycol sorbitan monolaurate), 폴리옥시에틸렌 이소옥틸페닐 에테르(Polyoxyethylene isooctylphenyl ether)[CH3(CH2)x(OCH2CH2)yOCH2COOH x=11~13, y=3~10], 및 CF3(CF2CF2)n(CH2CH2O)yH (n=2~4)중에 선택되는 적어도 하나일 수 있다.
상기 계면활성제는 상기 제 1 조성물의 전체 중량에 대하여 0.01~10000ppm으로 포함될 수 있다.
또는 다른 예에 따라서, 도 7b를 참조하면, 상기 제 2 하드마스크막(30)은 차례로 적층된 제 1 서브 마스크막(31a)과 제 2 서브 마스크막(31b)으로 형성될 수 있다. 상기 제 1 서브 마스크막(31a)과 상기 제 2 서브 마스크막(31b)은 모두 평탄한 상부면들을 가질 수 있다. 본 예에 있어서 상기 제 2 하드마스크막(30)을 형성하는 과정은 다음과 같다. 먼저 제 2 조성물을 상기 단차진 하부 구조 상에 코팅하고 경화시켜 상기 제 1 서브 마스크막(31a)을 형성한다. 그리고 상기 제 1 서브 마스크막(31a) 상에 제 3 조성물을 코팅하고 경화시켜 상기 제 2 서브 마스크막(31b)을 형성한다. 상기 제 2 조성물은 도 7a를 참조하여 설명한 상기 제 1 고분자를 함유할 수 있다. 상기 제 3 조성물은 도 7a를 참조하여 설명한 상기 제 2 고분자를 함유할 수 있다. 상기 제 2 조성물과 상기 제 3 조성물 중에 적어도 상기 제 2 조성물은 도 7a를 참조하여 설명한 상기 계면활성제를 더 포함할 수 있다. 상기 제 2 조성물을 코팅할 때와 경화할 때 적어도 하나에서 초음파를 상기 제 2 조성물에 인가할 수 있다. 상기 제 3 조성물을 코팅할 때와 경화할 때 적어도 하나에서 초음파를 상기 제 3 조성물에 인가할 수 있다.
도 8을 참조하면, 상기 제 2 하드마스크막(30) 상에 제 3 하드마스크막(32)을 형성한다. 상기 제 3 하드마스크 막(32)은 식각하고자 하는 막, 즉 상기 제 1 스택(ST1)을 이루는 상기 게이트 층간절연막들(71~7j)과 상기 희생막(51~5j)에 포함된 물질을 포함할 수 있다. 예를 들면, 상기 제 3 하드마스크막(32)은 실리콘산화질화막(SiON)의 단일막이나 실리콘 산화막과 실리콘 질화막의 이중막으로 형성될 수 있다. 만약 상기 희생막(51~5j)이 폴리실리콘으로 이루어지면, 상기 제 3 하드마스크막(32)은 실리콘 산화막과 폴리실리콘막의 이중막으로 이루어질 수도 있다. 상기 제 3 하드마스크막(32) 상에 제 4 하드마스크 패턴(34)을 형성한다. 상기 제 4 하드마스크 패턴(34)은 포토리소그라피 공정에 의한 포토레지스트 패턴으로 형성될 수 있다. 상기 제 2 하드마스크막(30)에 의해 평탄화가 이루어졌으므로, 상기 포토레지스트 패턴을 정확하게 형성할 수 있다.
도 9를 참조하면, 상기 제 4 하드마스크 패턴(34)을 식각 마스크로 이용하여 상기 제 3 하드마스크막(32)과 상기 제 2 하드마스크막(30)을 연속적으로 패터닝하여 제 2 하드마스크 패턴(30a)과 제 3 하드마스크 패턴(32)을 형성한다. 상기 제 2 하드마스크 패턴(30a)을 형성하는 동안 상기 제 4 하드마스크 패턴(34)은 모두 제거되고 상기 제 3 하드마스크 패턴(32a)의 상부면이 노출될 수 있다. 상기 제 3 하드마스크 패턴(32)은 식각 저지막의 역할을 할 수 있다. 상기 제 2 하드마스크 패턴(30a)이 형성됨으로써 상기 제 1 스택(ST1)의 상부면이 노출될 수 있다.
도 10을 참조하면, 상기 제 3 하드마스크 패턴(32a)을 제거하여 상기 제 2 하드마스크 패턴(30a)의 상부면을 노출시킨다. 이와 동시에 노출된 상기 제 1 스택(ST1)의 최상층의 j번째 게이트 층간절연막(7j)과 희생막(5j)이 식각되고, 그 아래의 j-1 번째 게이트 층간절연막(7(j-1))의 상부면이 노출된다. 이로써 공정 단계를 줄일 수 있다.
도 11을 참조하면, 상기 제 2 하드마스크 패턴(30a)에 대하여 트림(trim) 공정을 진행한다. 즉, 상기 제 2 하드마스크 패턴(30a)에 대하여 등방성 식각 공정을 진행하여 상기 제 2 하드마스크 패턴(30a)의 크기를 줄인다. 즉, 상기 제 2 하드마스크 패턴(30b)의 측부(lateral part)와 상부(upper part)는 제 1 두께(T1) 만큼 줄어들게 된다. 상기 제 2 하드마스크 패턴(30a)에 대한 상기 등방성 식각 공정은 산소를 이용할 수 있다. 상기 제 1 두께(T1)은 바람직하게는 100nm 이상이다.
도 12를 참조하면, 크기가 한번 줄여진 상기 제 2 하드마스크 패턴(30b)을 식각 마스크로 이용하여 상기 제 1 스택(ST1)에 대한 이방성 식각 공정을 진행한다. 이로써 상기 제 1 스택(ST1)의 최상층의 j번째 게이트 층간절연막(7j)과 희생막(5j)이 식각됨과 동시에 상기 노출된 k-1번째 게이트 층간절연막(7(k-1))과 그 아래의 k-1번째 희생막(5(k-1))이 식각된다.
도 13을 참조하면, 다시 상기 제 2 하드마스크 패턴(30b)에 대하여 등방성 식각 공정을 진행하고 이를 이용하여 상기 제 1 스택(ST1)을 이방성 식각하는 과정을 반복한다. 이러한 반복은 상기 제 1 스택(ST1)의 최하층의 게이트 층간절연막(71)과 희생막(51)이 식각되어 상기 패드 산화막(3)의 상부면이 노출될 때까지 계속될 수 있다. 이로써 상기 제 1 스택(ST1)의 게이트 층간절연막들(71~7j)과 희생막들(51~5j)의 단부들은 계단 형태를 이룰 수 있다. 그리고 제 2 하드마스크 패턴(30c)의 크기도 매우 작아질 수 있다.
도 14를 참조하면, 상기 제 2 하드마스크 패턴(30c)을 제거한다. 그리고 상기 기판(1) 상에 외부 절연막(38)을 적층하여 게이트 층간절연막들(71~7k)과 희생막들(51~5k)의 단부들을 덮는다. 상기 외부 절연막(38)은 실리콘 산화막 계열의 물질로 형성될 수 있다. 상기 외부 절연막(38)에 대하여 평탄화 식각 공정을 진행하여 상기 제 2 스택(ST2)의 상부면을 노출시킨다. 상기 게이트 층간절연막들(71~7k)과 희생막들(51~5k)의 단부들과 이격된 위치에서 상기 게이트 층간절연막들(71~7k)과 희생막들(51~5k) 및 상기 패드 산화막(3)을 차례로 패터닝하여 일 방향으로 연장되는 라인 형태의 그루브들(40)을 형성한다.
도 15를 참조하면, 상기 그루브들(40)을 통해 상기 희생막들(51~5k)을 제거한다. 이로서 상기 게이트 층간절연막들(71~7k)의 측벽과 상하부면들, 상기 게이트 절연막(10)의 측벽 및 상기 외부 절연막(38)의 측벽이 노출될 수 있다.
도 16을 참조하면, 이온 주입 공정을 진행하여 상기 그루브들(40)을 통해 노출된 상기 기판(1) 내에 공통 소오스 라인(CSL)을 형성한다. 도전막을 적층하여 상기 희생막들(51~5k)이 있던 영역들을 모두 채운다. 그리고 상기 그루브들(40) 안의 상기 도전막을 제거하고 상기 그루브들(40)을 제 2 매립 절연막(18)으로 채운다. 이로써 하부 선택 라인(LSL), 워드라인들(WL) 및 상부 선택 라인(USL)이 형성될 수 있다. 이온주입 공정을 진행하여 상기 활성막(14)의 상부에 드레인 영역(DR)을 형성한다. 상기 활성막(14)의 상단과 접하는 도전 패드들(40)을 형성한다. 그리고 상기 도전 패드들(40)과 상기 외부 절연막(38)을 덮는 상부 절연막(42)을 형성한다. 상기 상부 절연막(42)을 관통하여 상기 도전 패드(40)와 접하는 콘택 플러그들(44)을 형성한다. 상기 상부 절연막(42) 상에 상기 제 2 매립 절연막(18)과 교차하는 라인 형태의 비트라인들(BL)을 형성한다.
도 16의 반도체 장치는 수직형 비휘발성 메모리 장치에, 구체적으로 수직형 플래쉬 메모리 장치에 해당할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에서는 단차진 하부 구조(ST1, ST2) 상에 평탄한 상부면을 가지는 제 2 하드마스크 막(30)을 형성하고 이 위에 포토레지스트 패턴(34)을 형성하므로, 포토리소그라피 공정에서 초점 깊이에 차이에 의한 패턴 불량 형성을 방지할 수 있다. 만약 상기 단차진 구조 상에 바로 포토레지스트 패턴을 형성한다면, 정확한 패턴을 형성하기가 어렵기 때문에 최종적으로 형성된 패턴들의 크기의 산포가 크게 된다. 그러나 본 발명에서는 이러한 산포를 최소화할 수 있다.
또한 본 발명에 따른 반도체 장치의 제조 방법에서는 포토레지스트 패턴의 형성을 최소화하여 제조 단가를 낮출 수 있다.
또한 본 발명에 따른 반도체 장치의 제조 방법에서는 제 3 하드마스크 패턴(32a)을 제거할 때 동시에 제 1 스택(ST1)의 최상층의 식각 대상막(7j, 5j)이 제거되므로 전체 공정수를 줄일 수 있다. 이로써 공정을 단순화시킬 수 있다.
도 17은 본 발명에 따른 플래시 메모리 장치를 구비하는 메모리 카드(1200)의 일 예를 간략히 도시한 블록도이다.
도 17을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 본 발명에 따른 플래시 메모리 장치(1210)를 장착한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상의 본 발명의 플래시 메모리 장치 및 메모리 카드 또는 메모리 시스템에 따르면, 더미 셀들의 소거 특성이 개선된 플래시 메모리 장치(1210)를 통해서 신뢰성 높은 메모리 시스템을 제공할 수 있다. 특히, 최근 활발히 진행되는 반도체 디스크 장치(Solid State Disk:이하 SSD) 장치와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 제공될 수 있다. 이 경우, 더미 셀로로부터 야기되는 읽기 에러를 차단함으로써 신뢰성 높은 메모리 시스템을 구현할 수 있다.
도 18은 본 발명에 따른 플래시 메모리 시스템(1310)을 장착하는 정보 처리 시스템(1300)을 간략히 보여주는 블록도이다.
도 18을 참조하면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 플래시 메모리 시스템(1310)이 장착된다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 본 발명에 따른 플래시 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
Claims (10)
- 차례로 적층된 제 1 식각대상막들을 포함하는 제 1 스택을 형성하는 단계;
상기 제 1 스택 상에 상기 제 1 식각대상막들보다 좁은 폭을 가지는 제 2 식각대상막들을 포함하되, 상기 제 1 스택의 상부면을 일부 노출시키는 제 2 스택을 형성하는 단계;
상기 제 2 스택의 상부면 및 단부들, 그리고 상기 제 1 스택의 노출된 상부면을 덮으며 전체적으로 평탄한 상부면을 가지는 제 1 하드마스크막을 형성하는 단계;
상기 제 1 하드 마스크막 상에 상기 제 2 스택보다 넓되 상기 제 1 스택 보다는 좁은 폭의 제 2 하드마스크 패턴을 형성하는 단계;
상기 제 2 하드마스크 패턴을 식각마스크로 이용하여 상기 제 1 하드마스크막을 패터닝하여 제 1 하드마스크 패턴을 형성하고 상기 제 1 스택의 상부면을 일부 노출시키는 단계;
상기 제 2 하드마스크 패턴을 제거하는 동시에 노출된 상기 제 1 스택의 최상층의 제 1 식각대상막을 제거하는 단계;
상기 제 1 하드마스크 패턴의 크기를 줄이는 단계; 및
상기 제 1 하드마스크 패턴을 식각마스크로 이용하여 상기 제 1 스택을 식각하는 단계를 포함하는 반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 제 1 하드마스크 패턴의 크기를 줄이는 단계와 상기 제 1 하드마스크 패턴을 식각마스크로 이용하여 상기 제 1 스택을 식각하는 단계는 상기 제 1 스택의 최하층의 제 1 식각대상막이 식각될 때까지 반복되는 반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 제 1 식각 대상막들은 각각 차례로 적층된 제 1 희생막과 제 1 게이트 층간절연막을 포함하며,
상기 제 2 하드마스크 패턴은 상기 제 1 희생막과 상기 제 1 게이트 층간절연막에 포함된 물질을 함유하는 반도체 장치의 제조 방법. - 제 1 항에 있어서,
상기 제 1 하드마스크막을 형성하는 단계는,
상기 제 2 스택의 상부면 및 단부들, 그리고 상기 제 1 스택의 노출된 상부면 상에 상기 제 1 하드마스크막용 조성물을 코팅하는 단계; 및
상기 조성물을 경화시키는 단계를 포함하는 반도체 장치의 제조 방법. - 제 4 항에 있어서,
상기 조성물을 코팅하는 단계와 상기 조성물을 경화시키는 단계 중 적어도 하나에서 상기 조성물에 초음파를 인가하는 반도체 장치의 제조 방법. - 제 4 항에 있어서,
상기 조성물은 제 1 고분자와 제 2 고분자를 포함하며,
상기 제 1 고분자의 중량평균 분자량은 상기 제 2 고분자의 중량평균분자량의 1. 5배 이상인 반도체 장치의 제조 방법. - 제 4 항에 있어서,
상기 조성물은 하기 화학식 1과 2의 고분자들 중 적어도 하나를 포함하며,
<화학식 1>
<화학식 2>
상기 화학식 1에서, 'p'는 100이상 3000 미만의 정수이고, R1은 메틸렌(methylene) 또는 아릴기(aryl group)이고, R2 및 R3는 히드록실기(hydroxyl group), 탄소수가 20 미만의 탄화수소 또는 할로겐이고, R4는 알킬기 또는 방향족 고리 화합물이며,
상기 화학식 2에서, n+m은 100 이상 3000 미만의 정수이고, R5는 메틸렌(methylene) 또는 아릴기(aryl group)이고, R6은 알킬기 또는 방향족 고리 화합물인 반도체 장치의 제조 방법. - 제 7 항에 있어서,
상기 조성물은 계면활성제를 더 포함하며,
상기 계면 활성제는 음이온성, 양이온성 또는 비이온성인 반도체 장치의 제조 방법. - 제 8 항에 있어서,
상기 계면활성제는 도데실벤젠설폰산 (DBS;dodecylbenzene sulfonic acid)[C12H25C6H4SO3H], 폴리옥시에틸렌(23) 라우릴 에테르(Polyoxyethylene(23) lauryl ether)[C12H25(OCH2CH2)23OH, 폴리에틸렌글리콜 소르비탄 모노라우레이트(Polyethylene glycol sorbitan monolaurate), 폴리옥시에틸렌 이소옥틸페닐 에테르(Polyoxyethylene isooctylphenyl ether)[CH3(CH2)x(OCH2CH2)yOCH2COOH x=11~13, y=3~10], 및 CF3(CF2CF2)n(CH2CH2O)yH (n=2~4)중에 선택되는 적어도 하나인 반도체 장치의 제조 방법. - 제 8 항에 있어서,
상기 계면활성제는 상기 조성물의 전체 중량에 대하여 0.01~10000ppm으로 포함되는 반도체 장치의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130122112A KR102190384B1 (ko) | 2013-10-14 | 2013-10-14 | 반도체 장치의 제조 방법 |
US14/328,283 US9564325B2 (en) | 2013-10-14 | 2014-07-10 | Methods of fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130122112A KR102190384B1 (ko) | 2013-10-14 | 2013-10-14 | 반도체 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150043649A KR20150043649A (ko) | 2015-04-23 |
KR102190384B1 true KR102190384B1 (ko) | 2020-12-14 |
Family
ID=52810030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130122112A KR102190384B1 (ko) | 2013-10-14 | 2013-10-14 | 반도체 장치의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9564325B2 (ko) |
KR (1) | KR102190384B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10319735B2 (en) | 2015-09-10 | 2019-06-11 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
US10381361B2 (en) | 2015-09-10 | 2019-08-13 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
KR102391916B1 (ko) * | 2017-03-10 | 2022-04-29 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
CN108573860B (zh) * | 2017-03-10 | 2023-10-03 | 三星电子株式会社 | 制造半导体器件的方法 |
KR102391906B1 (ko) * | 2017-03-10 | 2022-04-29 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
CN108572513B (zh) * | 2017-03-10 | 2023-06-27 | 三星电子株式会社 | 用于制造半导体器件的方法 |
CN109037229B (zh) * | 2018-07-27 | 2020-06-12 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
KR20210052928A (ko) * | 2019-11-01 | 2021-05-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816735B1 (ko) * | 2006-12-20 | 2008-03-25 | 제일모직주식회사 | 반사방지 하드마스크 조성물, 이를 이용한 패턴화된 재료형상의 제조방법 및 반도체 집적회로 디바이스 |
US20130189533A1 (en) * | 2010-10-14 | 2013-07-25 | Nissan Chemical Industries, Ltd. | Resist underlayer film forming composition for lithography containing polyether structure-containing resin |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618878B1 (ko) * | 2004-11-26 | 2006-09-04 | 삼성전자주식회사 | 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법 |
JP2008078404A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
JP5091526B2 (ja) | 2007-04-06 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2009266944A (ja) | 2008-04-23 | 2009-11-12 | Toshiba Corp | 三次元積層不揮発性半導体メモリ |
KR101434588B1 (ko) | 2008-06-11 | 2014-08-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8013389B2 (en) | 2008-11-06 | 2011-09-06 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices |
KR101527195B1 (ko) | 2009-02-02 | 2015-06-10 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
KR20100109221A (ko) | 2009-03-31 | 2010-10-08 | 삼성전자주식회사 | 비휘발성 메모리 소자의 형성방법 |
KR20110015338A (ko) | 2009-08-07 | 2011-02-15 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 제조 방법 |
US8383512B2 (en) | 2011-01-19 | 2013-02-26 | Macronix International Co., Ltd. | Method for making multilayer connection structure |
JP2011187794A (ja) | 2010-03-10 | 2011-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
KR101738533B1 (ko) | 2010-05-24 | 2017-05-23 | 삼성전자 주식회사 | 적층 메모리 장치 및 그 제조 방법 |
KR101744127B1 (ko) * | 2010-11-17 | 2017-06-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
KR20120094339A (ko) | 2011-02-16 | 2012-08-24 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
KR101250851B1 (ko) | 2011-06-30 | 2013-04-04 | 서울대학교산학협력단 | 3차원 적층형 메모리 어레이의 컨택 형성 방법 |
KR101843580B1 (ko) | 2011-08-16 | 2018-03-30 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
KR20130026912A (ko) | 2011-09-06 | 2013-03-14 | 제일모직주식회사 | 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스 |
-
2013
- 2013-10-14 KR KR1020130122112A patent/KR102190384B1/ko active IP Right Grant
-
2014
- 2014-07-10 US US14/328,283 patent/US9564325B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100816735B1 (ko) * | 2006-12-20 | 2008-03-25 | 제일모직주식회사 | 반사방지 하드마스크 조성물, 이를 이용한 패턴화된 재료형상의 제조방법 및 반도체 집적회로 디바이스 |
US20130189533A1 (en) * | 2010-10-14 | 2013-07-25 | Nissan Chemical Industries, Ltd. | Resist underlayer film forming composition for lithography containing polyether structure-containing resin |
Also Published As
Publication number | Publication date |
---|---|
KR20150043649A (ko) | 2015-04-23 |
US9564325B2 (en) | 2017-02-07 |
US20150104945A1 (en) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102190384B1 (ko) | 반도체 장치의 제조 방법 | |
US9418911B2 (en) | Three-dimensional semiconductor memory device having sidewall and interlayer molds | |
US8822285B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
KR102037840B1 (ko) | 반도체 장치의 연결구조 및 제조 방법 | |
US8309405B2 (en) | Three dimensional semiconductor memory device and method of fabricating the same | |
US9269722B2 (en) | Method of fabricating a three-dimensional semiconductor memory device | |
US9209291B2 (en) | Three-dimensional semiconductor device | |
US8969162B2 (en) | Three-dimensional semiconductor device and method for fabricating the same | |
US9806185B2 (en) | Non-volatile memory device and method of manufacturing the same | |
KR101857681B1 (ko) | 3차원 반도체 기억 소자 및 그 제조방법 | |
US9431336B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US9111797B2 (en) | 3-D nonvolatile memory device and method of manufacturing the same | |
KR101688604B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
US20130148398A1 (en) | Three-dimensional non-volatile memory device, memory system including the same and method of manufacturing the same | |
KR20090128779A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20150100325A (ko) | 반도체 장치 및 그 제조방법 | |
KR20160028742A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
KR102037847B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
US9455271B1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device and method of layouting auxiliary pattern | |
KR101825535B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
KR20130005435A (ko) | 3차원 불휘발성 메모리 소자 제조방법 | |
US8895391B2 (en) | Method of manufacturing semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |