KR102190079B1 - Goa 구동 회로 및 액정 디스플레이 장치 - Google Patents

Goa 구동 회로 및 액정 디스플레이 장치 Download PDF

Info

Publication number
KR102190079B1
KR102190079B1 KR1020197013127A KR20197013127A KR102190079B1 KR 102190079 B1 KR102190079 B1 KR 102190079B1 KR 1020197013127 A KR1020197013127 A KR 1020197013127A KR 20197013127 A KR20197013127 A KR 20197013127A KR 102190079 B1 KR102190079 B1 KR 102190079B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
class
drain electrode
Prior art date
Application number
KR1020197013127A
Other languages
English (en)
Other versions
KR20190059964A (ko
Inventor
샤오웬 루
슈지히 췐
Original Assignee
티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20190059964A publication Critical patent/KR20190059964A/ko
Application granted granted Critical
Publication of KR102190079B1 publication Critical patent/KR102190079B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 GOA 구동 회로 및 액정 디스플레이 장치를 제공한다. 상기 GOA 구동 회로는 복수 개의 직렬의 GOA 부를 포함하고, 상기 제N급 GOA부는 풀-업 모듈, 풀-업 제어 모듈, 풀-다운 유지 모듈, 다운로드 모듈 및 부트스트랩 커패시턴스 모듈을 포함하고; 풀-업 모듈, 풀-다운 유지 모듈 및 부트스트랩 커패시턴스 모듈은 모두 각각 제N급 그리드 전극 신호 포인트(Qn) 및 제N급 수평 스캐닝 라인(Gn)과 전기적으로 연결되고, 풀-업 제어 모듈 및 다운로드 모듈과 제N급 그리드 신호 포인트(Qn)가 연결된다.

Description

GOA 구동 회로 및 액정 디스플레이 장치
본 발명은 액정 디스플레이에 관한 것으로, 특히, GOA 구동 회로 및 액정 디스플레이 장치에 관한 것이다.
Gate Driver On Array，약칭 GOA는 기존의 박막 트랜지스터 액정 디스플레이 어레이 제조 공정을 이용해 그리드 전극 라인 스캐닝 구동 신호 회로를 어레이 기판 상에 제조하여, 픽셀 구조 순차 스캐닝의 구동 방식을 실현하는 하나의 기술이다.
기술의 발전에 따라, 얇은 베젤(Narrow Bezel)은 필연적인 추세가 되었다. 기존 기술 중, GOA 구동 회로에 사용되는 박막 트랜지스터의 수량이 상당히 많아, 기능에 영향을 주지 않는다는 전제하에 어떻게 박막 트랜지스터의 수량을 절감하느냐는 한가지 기술적 난제가 되었다.
이에, 기존 기술에 결함이 존재함으로, 개선이 시급하다.
본 발명의 목적은 개선된 GOA 구동 회로 및 액정 디스플레이 장치를 제공하는 것이다.
상기 문제를 해결하기 위해, 본 발명을 통해 제공하는 기술 방안은 다음과 같다.
본 발명은 GOA 구동 회로를 제공한다. 상기 GOA 구동 회로는 복수개의 직렬의 GOA 부를 포함하고, 제N급 GOA 부에 따라 그리드 전극 구동 신호를, 디스플레이 구역 제N급 수평 스캐닝 라인(Gn)으로 출력하고, 상기 제N급 GOA 부는 풀-업 모듈, 풀-업 제어 모듈, 풀-다운 유지 모듈, 다운로드 모듈 및 부트스트랩 커패시턴스 모듈을 포함하고; 상기 풀-업 모듈, 풀-다운 유지 모듈 및 부트스트랩 커패시턴스 모듈은 모두 각각 제N급 그리드 전극 신호 포인트(Qn) 및 제N급 수평 스캐닝 라인(Gn)과 전기적으로 연결되고, 상기 풀-업 제어 모듈 및 다운로드 모듈과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고;
상기 풀-다운 유지 모듈은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제7 박막 트랜지스터, 제8 박막 트랜지스터, 제10 박막 트랜지스터, 제16 박막 트랜지스터 및 제17 박막 트랜지스터를 포함하고; 상기 제1 박막 트랜지스터의 그리드 전극과 드레인 전극 및 제2 박막 트랜지스터의 드레인 전극이 연결되어 제N급 저주파 클럭 신호(LCn)가 접입되고, 상기 제1 박막 트랜지스터의 소스 전극, 제2 박막 트랜지스터의 그리드 전극, 제4 박막 트랜지스터의 드레인 전극이 연결되고, 상기 제2 박막 트랜지스터의 소스 전극, 제3 박막 트랜지스터의 드레인 전극, 제5 박막 트랜지스터의 그리드 전극 및 제7 박막 트랜지스터의 그리드 전극이 제N급 공통 포인트(Pn)에 연결되고; 상기 제7 박막 트랜지스터의 드레인 전극 및 제8 박막 트랜지스터의 드레인 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 제5 박막 트랜지스터의 드레인 전극 및 상기 제10 박막 트랜지스터의 드레인 전극과 상기 제N급 수평 스캐닝 라인이 연결되고; 상기 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제7 박막 트랜지스터, 제8 박막 트랜지스터 및 제10 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고;
상기 제16 박막 트랜지스터의 드레인 전극과 상기 제N급 공통 포인트(Pn)가 연결되고, 상기 제16 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제16 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 신호 포인트(Qn+1)가 연결되고;　
삭제
상기 제17 박막 트랜지스터의 드레인 전극과 제1 박막 트랜지스터의 소스 전극 및 제2 박막 트랜지스터의 그리드 전극이 연결되고, 상기 제17 박막 트랜지스터의 그리드 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제17 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 전극 신호 포인트(Qn+1)가 연결되고;
상기 제8 박막 트랜지스터 및 제10 박막 트랜지스터의 그리드 전극이 연결되어, 제N+1급 공통 포인트(Pn+1)와 연결되고, 상기 제N급 GOA 부에 접입된 제N급 저주파 클럭 신호(LCn) 및 제N+1급 GOA 부에 접입된 제N+1급 저주파 클럭 신호(LCn+1)의 주파수는 같고 위상이 서로 반대이다.
바람직하게, 상기 풀-다운 유지 모듈은 제6 박막 트랜지스터 및 제9 박막 트랜지스터를 더 포함하고, 상기 다운로드 모듈은 제11 박막 트랜지스터를 포함하고, 상기 제6 박막 트랜지스터 및 상기 제9 박막 트랜지스터의 드레인 전극은 각각 상기 제11 박막 트랜지스터의 소스 전극과 연결되고, 상기 제6 박막 트랜지스터의 그리드 전극과 제N급 공통 포인트(Pn)가 연결되고, 상기 제9 박막 트랜지스터의 그리드 전극과 제N+1급 공통 포인트(Pn+1)가 연결되고, 상기 제11 박막 트랜지스터의 드레인 전극에 제1 고주파 클럭 신호가 접입되고, 상기 제11 박막 트랜지스터의 그리드 전극과 제N급 그리드 신호 포인트(Qn)가 연결된다.
바람직하게, 상기 풀-업 제어 모듈은 제13 박막 트랜지스터, 제14 박막 트랜지스터 및 제15 박막 트랜지스터를 포함하고, 상기 제13 박막 트랜지스터의 그리드 전극과 상기 제14 박막 트랜지스터의 그리드 전극이 연결되어 제2 고주파 클럭 신호(XCK)가 접입되고, 제13 박막 트랜지스터의 소스 전극, 제14 박막 트랜지스터의 드레인 전극 및 제15 박막 트랜지스터의 드레인 전극이 연결되고, 제15 박막 트랜지스터의 소스 전극과 상기 제5 박막 트랜지스터의 드레인 전극 및 제10 박막 트랜지스터의 드레인 전극이 연결되고; 제14 박막 트랜지스터의 소스 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결된다.
바람직하게, 상기 기준 저전압원은 제1 기준 저전압원(VSS1) 및 제2 기준 저전압원(VSS2)을 포함하고;
상기 제3 박막 트랜지스터의 소스 전극 및 제16 박막 트랜지스터의 소스 전극에 제2 기준 저전압원(VSS2)이 연결되고, 제7 박막 트랜지스터, 제6 박막 트랜지스터, 제5 박막 트랜지스터, 제8 박막 트랜지스터, 제9 박막 트랜지스터 및 제10 박막 트랜지스터의 소스 전극에 상기 제1 기준 저전압원이 연결되고, 상기 제2 기준 저전압원의 전압치는 상기 제1 기준 저전압원의 전압치보다 작다.
바람직하게, 상기 풀-업 모듈은 제12 박막 트랜지스터를 포함하고, 상기 제12 박막 트랜지스터의 드레인 전극에 제1 고레벨 신호가 접입되고, 상기 제12 박막 트랜지스터의 소스 전극과 상기 제N급 수평 스캐닝 라인이 연결되고, 상기 제12 박막 트랜지스터의 그리드 전극과 상기 제N급 그리드 전극 신호 포인트가 연결된다.
바람직하게, 상기 제1 고주파 클럭 신호와 상기 제2 고주파 클럭 신호의 주파수가 같고 위상이 서로 반대이다. 　 　　
바람직하게, 상기 제1 고주파 클럭 신호 및 제2 고주파 클럭 신호는 각각 제1 공통 와이어 및 제2 공통 와이어를 통해 접입된다.
바람직하게, 상기 부트스트랩 커패시턴스 모듈은 부트스트랩 커패시턴스를 포함하고, 상기 부트스트랩 커패시턴스의 일단과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 부트스트랩 커패시턴스의 다른 일단과 상기 제N급 수평 스캐닝 라인(Gn)이 연결된다.
바람직하게, 제N급 저주파 클럭 신호(Ln)는 제3 공통 와이어를 통해 접입된다.
본 발명은 GOA 구동 회로를 더 제공한다. 이는 복수 개의 직렬의 GOA 부를 포함하고, 제N급 GOA 부에 따라 그리드 전극 구동 신호를 디스플레이 구역 제N급 수평 스캐닝 라인(Gn)에 출력하고, 상기 제N급 GOA 부는 풀-업 모듈, 풀-업 제어 모듈, 풀-다운 유지 모듈, 다운로드 모듈 및 부트스트랩 커패시턴스 모듈을 포함하고; 상기 풀-업 모듈, 풀-다운 유지 모듈 및 부트스트랩 커패시턴스 모듈은 모두 각각 제N급 그리드 전극 신호 포인트(Qn)및 제N급 수평 스캐닝 라인(Gn)에 전기적으로 연결되고, 상기 풀-업 제어 모듈 및 다운로드 모듈과 제N급 그리드 신호 포인트(Qn)가 연결되고;
상기 풀-다운 유지 모듈은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제7 박막 트랜지스터, 제8 박막 트랜지스터, 제10 박막 트랜지스터, 제16 박막 트랜지스터 및 제17 박막 트랜지스터를 포함하고; 상기 제1 박막 트랜지스터의 그리드 전극과 드레인 전극 및 제2 박막 트랜지스터의 드레인 전극이 연결되어 제N급 저주파 클럭 신호(LCn)가 접입되고, 상기 제1 박막 트랜지스터의 소스 전극, 2 박막 트랜지스터의 그리드 전극 및 제4 박막 트랜지스터의 드레인 전극이 연결되고, 상기 제2 박막 트랜지스터의 소스 전극, 제3 박막 트랜지스터의 드레인 전극, 제5 박막 트랜지스터의 그리드 전극 및 제7 박막 트랜지스터의 그리드 전극이 제N급 공통 포인트(Pn)에 연결되고; 상기 제7 박막 트랜지스터의 드레인 전극 및 상기 제8 박막 트랜지스터의 드레인 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 제5 박막 트랜지스터의 드레인 전극 및 상기 제10 박막 트랜지스터의 드레인 전극과 상기 제N급 수평 스캐닝 라인이 연결되고; 상기 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제 5 박막 트랜지스터, 제7 박막 트랜지스터, 제 8 박막 트랜지스터 및 제10 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고;
상기 제16 박막 트랜지스터의 드레인 전극과 제N급 공통 포인트(Pn)가 연결되고, 상기 제16 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제 16 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 신호 포인트(Qn+1)가 연결되고;
상기 제17 박막 트랜지스터의 드레인 전극과 제1 박막 트랜지스터의 소스 전극 및 제2 박막 트랜지스터의 그리드 전극이 연결되고, 상기 제17 박막 트랜지스터의 그리드 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제17, 제16박막 트랜지스터의 그리드 전극과 제N+1급 그리드 전극 신호 포인트(Qn+1)가 연결되고;
상기 제8 박막 트랜지스터 및 제10 박막 트랜지스터의 그리드 전극이 연결되고,
제Ｎ+1급 공통 포인트(Pn+1)와 연결되고, 상기 제N급 GOA 부에 접입된 제N급 저주파 클럭 신호(LCn)와 제N+1급 GOA 부에 접입된 제N+1급 저주파 클럭 신호 LCn+1의 주파수는 같고 위상은 서로 반대이고;
상기 풀-다운 유지 모듈은 제6 박막 트랜지스터 및 제9 박막 트랜지스터를 더 포함하고, 상기 다운로드 모듈은 제11 박막 트랜지스터를 포함하고, 상기 제6 박막 트랜지스터 및 상기 제9 박막 트랜지스터의 드레인 전극은 각각 상기 제11박막 트랜지스터의 소스 전극과 연결되고, 상기 제6 박막 트랜지스터의 그리드 전극과 제N급 공통 포인트(Pn)가 연결되고, 상기 제9 박막 트랜지스터의 그리드 전극과 제N+1급 공통 포인트(Pn+1)가 연결되고, 상기 제11 박막 트랜지스터의 드레인 전극에 제1 고주파 클럭 신호가 접입되고, 상기 제11 박막 트랜지스터의 그리드 전극과 제N급 그리드 신호 포인트(Qn)가 연결되고;
상기 풀-업 제어 모듈은 제13 박막 트랜지스터, 제14 박막 트랜지스터 및 제15 박막 트랜지스터를 포함하고, 상기 제13 박막 트랜지스터의 그리드 전극과 상기 제14 박막 트랜지스터의 그리드 전극이 연결되어 제2 고주파 클럭 신호 (XCK)가 접입되고, 제13 박막 트랜지스터의 소스 전극, 제14 박막 트랜지스터의 드레인 전극 및 제 15 박막 트랜지스터의 드레인 전극이 연결되고, 제15 박막 트랜지스터의 소스 전극과 상기 제5 박막 트랜지스터의 드레인 전극 및 제9 박막 트랜지스터의 드레인 전극이 연결되고; 제14 박막 트랜지스터의 소스 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고;
상기 기준 저전압원은 제1 기준 저전압원(VSS1) 및 제 2 기준 저전압원(VSS2)을 포함하고;
상기 제3 박막 트랜지스터의 소스 전극 및 제16 박막 트랜지스터의 소스 전극에 상기 제2 기준 저전압원(VSS2)이 연결되고, 상기 제7 박막 트랜지스터, 제6 박막 트랜지스터, 제5 박막 트랜지스터, 제8 박막 트랜지스터, 제9 박막 트랜지스터 및 제10 박막 트랜지스터의 소스 전극에 상기 제1 기준 저전압원이 연결되고, 상기 제2 기준 저전압원의 전압치는 상기 제1 기준 저전압원의 전압치보다 작고;
상기 풀-업 모듈은 제12 박막 트랜지스터를 포함하고, 상기 제12 박막 트랜지스터의 드레인 전극에 제1 고레벨 신호가 접입되고, 상기 제12 박막 트랜지스터의 소스 전극과 상기 제N급 수평 스캐닝 라인이 연결되고, 상기 제12 박막 트랜지스터의 그리드 전극과 상기 제N급 그리드 신호 포인트가 연결되고;
상기 제1 고주파 클럭 신호와 상기 제2 고주파 클럭 신호는 주파수가 같고 위상이 반대이고;　
상기 제1 고주파 클럭 신호 및 제2 고주파 클럭 신호는 각각 제1 공통 와이어 및 제2 공통 와이어를 통해 접입되고;
상기 부트스트랩 커패시턴스 모듈은 부트스트랩 커패시턴스를 포함하고, 상기 부트스트랩 커패시턴스의 일 단과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 부트스트랩 커패시턴스의 다른 일 단과 제N급 수평 스캐닝 라인(Gn)이 연결되고;
제N급 저주파 클럭 신호(Ln)는 제3 공통 와이어를 통해 접입된다.
본 발명은 위에서 기술된 어느 한 항의 상기 GOA 구동 회로를 포함하는 액정 디스플레이 장치를 더 제공한다.
본 발명에서 제공하는 GOA구동 회로는 제N급 GOA 부의 풀-다운 유지 모듈을 통해 제N+1급 GOA 부의 풀-다운 유지 모듈의 제N+1급 공통 포인트(Pn+1)를 공유한다. 이로써, 각각의 풀-다운 유지 모듈은 한 세트의 총 네 개의 박막 트랜지스터만을 필요로 하게 되어, 제5 박막 트랜지스터와 제7 박막 트랜지스터와 제8 박막 트랜지스터와 제10 박막 트랜지스터 간의 시분할 사용을 실현할 수 있어, 제5 박막 트랜지스터와 제7 박막 트랜지스터와 제8 박막 트랜지스터와 제10 박막 트랜지스터를 지속적인 사용으로 발생할 수 있는 박막 트랜지스터 실효(失效)를 방지할 수 있고, 이는 박막 트랜지스터 수량을 감소할 수 있다는 이점을 가져온다.
도1은 본 발명의 바람직한 실시예 중의 GOA 구동 회로를 나타낸 원리 블록 다이어그램이다.
도2는 본 발명의 도1에 나타난 실시예 중 제N급 GOA 부를 나타낸 회로 원리도이다.
아래에서는, 첨부 도면을 참고하여 각 실시예에 대해 설명한다. 본 발명은 특정 실시예를 실시하기 위한 것이다. 예를 들어, ‘상’, ‘하’, ‘전’, ‘후’, ‘좌’, ‘우’, ‘내’, ‘외’, ‘측면’ 등과 같은 방향 용어는, 첨부도면의 방향을 나타내기 위한 참고용 용어이다. 이에, 사용하는 방향 용어는 본 발명에 대한 설명 및 이해를 위한 것으로, 본 발명은 한정 지으려는 것이 아니다. 　
도면 중, 구조가 비슷한 모듈은 같은 부호로 표시한다.
도 1을 참고하면, 상기 GOA 구동회로는 복수 개의　직렬의 GOA 부를 포함하고, 제N급 GOA 부에 따라 그리드 전극 구동 신호를 디스플레이 구역 제N급 수평 스캐닝 라인(Gn)에 출력하고, 제N급 GOA 부는 풀-업 제어 모듈(101), 풀-업 모듈(102), 풀-다운 유지 모듈(103), 다운로드 모듈(104) 및 부트스트랩 커패시턴스 모듈(105)를 포함한다. 풀-업 모듈(102), 풀-다운 유지 모듈(103) 및 부트스트랩 커패시턴스 모듈(105)은 모두 각각 제N급 그리드 전극 신호 포인트(Qn) 및 제 N급 수평 스캐닝 라인(Gn) 과 전기적으로 연결되고, 상기 풀-업 제어 모듈(101) 및 다운로드 모듈(104)과 제N급 그리드 전극 신호 포인트(Qn)가 연결된다. 상기 풀-다운 유지 모듈(103)은 다운로드 모듈(104)과도 연결된다.
구체적으로, 도 2도 함께 참고하시기 바란다. 상기 풀-업 모듈(102)은 제12 박막 트랜지스터(T12)를 포함하고, 상기 제12 박막 트랜지스터(T12)의 그리드 전극과 제N급 그리드 신호 포인트(Qn)가 연결되고, 상기 제12 박막 트랜지스터(T12)의 소스 전극과 상기 제N급 수평 스캐닝 라인(Gn)이 연결된다. 상기 풀-업 모듈(102)은 제1 고주파 클럭 신호(CK)를 그리드 전극 스캐닝 신호로 제N급 수평 스캐닝 라인(Gn)에 출력하기 위해 사용된다.
다운로드 모듈(104)는 제11 박막 트랜지스터(T11)을 포함하고, 제11 박막 트랜지스터(T11)의 그리드 전극과 상기 제N급 그리드 신호 포인트(Qn)가 연결되고, 제11 박막 트랜지스터(T11)의 드레인 전극에 제1 고주파 클럭 신호(CK)가 접입된다. 제11 박막 트랜지스터(T11)의 소스 전극은 제N급 통과-다운 신호(STn)를 출력한다.
풀-업 제어 모듈(101)은 제13 박막 트랜지스터(T13), 제 14 박막 트랜지스터(T14) 및 제15 박막 트랜지스터(T15)를 포함한다. 제13 박막 트랜지스터(T13)의 그리드 전극과 제14 박막 트랜지스터(T14)의 그리드 전극은 연결되어 제2 고주파 클럭 신호(XCK)가 접입되고, 제2 고주파 클럭 신호(XCK)와 제1 고주파 클럭 신호(CK)의 주파수는 같고, 위상이 서로 반대이다. 제13 박막 트랜지스터(T13)의 소스 전극, 제14 박막 트랜지스터(T14)의 드레인 전극 및 제15 박막 트랜지스터(T15)의 드레인 전극이 연결되고, 제15 박막 트랜지스터(T15)의 소스 전극과 풀-다운 유지 모듈(103)이 연결된다. 상기 제14 박막 트랜지스터의 소스 전극과 제N급 그리드 신호 포인트(Qn)가 연결된다. 상기 제N급 GOA 부가 제1급 GOA 부 일 경우, 제13 박막 트랜지스터(T13)의 드레인 전극에 개시 신호 STV가 접입되고, 상기 제N급 GOA 부가 제1급 GOA 부 일 경우, 제13 박막 트랜지스터(T13)의 드레인 전극에 제N-1급 GOA 부의 다운로드 모듈(104)에서 출력된 다운로드 신호가 접입된다.
부트스트랩 커패시턴스 모듈(105)은 부트스트랩 커패시턴스(Cb)를 포함하고, 부트스트랩 커패시턴스(Cb)의 일단과 상기 제N급 그리드 전극 신호 포인트가 연결되고, 부트스트랩 커패시턴스(Cb)의 다른 일 단과 제N급 수평 스캐닝 라인(Gn)이 연결된다.
풀-다운 유지 모듈(103)은 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제7 박막 트랜지스터(T7), 제8 박막 트랜지스터(T8), 제9 박막 트랜지스터(T9), 제10 박막 트랜지스터(T10), 제16 박막 트랜지스터(T16) 및 제17 박막 트랜지스터(T17)를 포함한다.
제1 박막 트랜지스터(T1)의 그리드 전극과 드레인 전극 및 제2 박막 트랜지스터(T2)의 드레인 전극이 연결되어 제N급 저주파 클럭 신호(LCn)가 접입된다. 제1 박막 트랜지스터(T1)의 소스 전극, 제2 박막 트랜지스터(T2)의 그리드 전극 및 제4 박막 트랜지스터(T4)의 드레인 전극이 연결되고, 제2 박막 트랜지스터(T2)의 소스 전극, 제3 박막 트랜지스터(T3)의 드레인 전극, 제5 박막 트랜지스터(T5)의 그리드 전극, 제6 박막 트랜지스터(T6)의 그리드 전극 및 제7 박막 트랜지스터(T7)의 그리드 전극이 제N급 공통 포인트(Pn)에 연결된다.
제7 박막 트랜지스터(T7)의 드레인 전극 및 제8 박막 트랜지스터(T8)의 드레인 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 이는 모두 상기 행 스캐닝이 끝난 후, 제N급 그리드 신호 포인트(Qn)의 전압을 풀-다운하기 위해 사용된다.
제5 박막 트랜지스터(T5)의 드레인 전극 및 제10 박막 트랜지스터(T10)의 드레인 전극과 제N급 수평 스캐닝 라인(Gn)이 연결되고; 이는 모두 상기 행 스캐닝이 끝난 후, 상기 제N급 수평 스캐닝 라인(Gn)의 전압을 풀-다운하기 위해 사용된다. 제5 박막 트랜지스터(T5)의 드레인 전극 및 제10 박막 트랜지스터(T10)의 드레인 전극은 제15 박막 트랜지스터(T15)의 소스 전극과 연결되어, 제15 박막 트랜지스터(T15)의 소스 전극의 전압을 풀-다운한다. 이로써, 풀-업 제어 모듈(101)이 제N급 그리드 신호 포인트(Qn)로 누전하는 것을 막을 수 있다.
제6 박막 트랜지스터(T6) 및 제9 박막 트랜지스터(T9)의 드레인 전극은 모두 제11 박막 트랜지스터(T11)의 소스 전극과 연결된다. 이는 모두 스캐닝이 끝난 후 다운로드 모듈(105)의 출력 전압을 풀-다운하기 위해 사용된다.
제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제7 박막 트랜지스터(T7), 제8 박막 트랜지스터(T8), 제9 박막 트랜지스터(T9) 및 제10 박막 트랜지스터(T10)의 소스 전극과 기준 저전압원이 연결되어 기준 저전압을 접입한다. 구체적으로, 상기 기준 저전압 원은 제1 기준 저전압원(VSS1) 및 제2 기준 저전압원(VSS2)을 포함한다. 제3 박막 트랜지스터(T3)의 소스 전극 및 제16 박막 트랜지스터(T16)의 소스 전극은 제2 기준 저전압원(VSS2)과 연결된다. 제7 박막 트랜지스터(T7), 제6 박막 트랜지스터(T6), 제5 박막 트랜지스터(T5), 제8 박막 트랜지스터(T8), 제9 박막 트랜지스터(T9) 및 제10 박막 트랜지스터(T10)의 소스 전극은 제1 기준 저전압원(VSS1)과 연결되고, 제2 기준 저전압원(VSS2)의 전압치는 제1 기준 저전압원(VSS1)의 전압치보다 작다.
제17 박막 트랜지스터(T17)의 드레인 전극과 제1 박막 트랜지스터(T1)의 소스 전극 및 제2 박막 트랜지스터(T2)의 그리드 전극이 연결되고, 제17 박막 트랜지스터(T17)의 그리드 전극과 기준 저전압원은 연결되어 기준 저전압이 접입되고, 상기 제17 박막 트랜지스터(T17)의 그리드 전극과 제N+1급 그리드 전극 신호 포인트(Qn+1)가 연결된다.
제16 박막 트랜지스터(T16)는 제N+1행을 스캔하기 위해 사용될 때, 제N급 공통 포인트(Pn)의 전압 풀-다운을 강행한다.
제17 박막 트랜지스터(T17)가 제N+1행을 스캐닝하기 위해 사용될 때, 제1 박막 트랜지스터(T1)의 소스 전극과 제2 박막 트랜지스터(T2)의 그리드 전극의 연결 포인트의 전압 풀-다운을 강행한다.
제8 박막 트랜지스터(T8), 제9 박막 트랜지스터(T9) 및 제10 박막 트랜지스터 (T10)의 그리드 전극은 연결되고 제N+1급 공통 포인트(Pn+1)와 연결된다. 이로써, 서로 이웃하는 두 개의 GOA 부의 풀-다운 유지 모듈은 공통 포인트(P)의 전위를 공유할 수 있고, 박막 트랜지스터의 수량을 절감할 수 있다. 또한, 제N급 GOA 부에 접입된 제N급 저주파 클럭 신호(LCn)와 제N+1급 GOA부에 접입된 제N+1급 저주파 클럭 신호(LCn+1)의 주파수는 같고 위상은 서로 반대이기에, 서로 이웃하는 GOA 부의 풀-다운 유지 모듈(103)의 부분 박막 트랜지스터가 교대로 작동할 수 있게 하여, 장시간 사용으로 인한 열화를 막을 수 있다.
본 발명에서 제공하는 GOA 구동 회로는 제N급 GOA 부의 풀-다운 유지 모듈을 통해 제N+1급 GOA 부의 풀-다운 유지 모듈의 제N+1급 공통 포인트(Pn+1)을 공유하고, 이로써 각각의 풀-다운 유지 모듈이 한 세트의 총 네 개 박막 트랜지스터만을 사용하여 제5 박막 트랜지스터와 제7 박막 트랜지스터 및 제8 박막 트랜지스터 및 제10 박막 트랜지스터 사이의 시분할 사용을 실현할 수 있다. 이로써, 제5 박막 트랜지스터와 제7 박막 트랜지스터 및 제8 박막 트랜지스터 및 제10 박막 트랜지스터를 지속적인 사용으로 인한 박막 트랜지스터의 열 화를막을 수 있다. 이는 박막 트랜지스터의 수량을 절감할 수 있다는 유익한 효과를 지닌다.
위의 내용을 종합하면, 비록 본 발명은 바람직한 실시예를 통해 이미 위와 같이 공개하였으나, 상기 바람직한 실시예는 본 발명을 제한하기 위해서만 사용되지 않는다. 본 분야의 당업자이라면, 본 발명의 정신과 범위를 벗어나지 않는다는 전제 하에, 모두 각종 변경 및 수식을 진행할 수 있다. 이에, 본 발명의 보호 범위는 청구항에서 제한한 범위를 기준으로 한다.
101: 풀-업 제어 모듈
102: 풀-업 모듈
103: 풀-다운 유지 모듈
104: 다운로드 모듈
105: 부트스트랩 커패시턴스 모듈

Claims (12)

  1. 복수 개의 직렬의 GOA 부를 포함하고, 제N급 GOA 부에 따라 그리드 전극 구동 신호를 디스플레이 구역 제N급 수평 스캐닝 라인(Gn)으로 출력하고, 상기 제N급 GOA 부는 풀-업 모듈, 풀-업 제어 모듈, 풀-다운 유지 모듈, 다운로드 모듈 및 부트스트랩 커패시턴스 모듈을 포함하고; 상기 풀-업 모듈, 상기 풀-다운 유지 모듈 및 상기 부트스트랩 커패시턴스 모듈은 모두 각각 제N급 그리드 전극 신호 포인트(Qn) 및 제N급 수평 스캐닝 라인(Gn)과 전기적으로 연결되고, 상기 풀-업 제어 모듈 및 다운로드 모듈과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고;
    상기 풀-다운 유지 모듈은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제7 박막 트랜지스터, 제8 박막 트랜지스터, 제10 박막 트랜지스터, 제16 박막 트랜지스터 및 제17 박막 트랜지스터를 포함하고; 상기 제1 박막 트랜지스터의 그리드 전극과 드레인 전극 및 제2 박막 트랜지스터의 드레인 전극이 연결되어 제N급 저주파 클럭 신호(LCn)가 접입되고, 상기 제1 박막 트랜지스터의 소스 전극, 제2 박막 트랜지스터의 그리드 전극, 제4 박막 트랜지스터의 드레인 전극이 연결되고, 상기 제2 박막 트랜지스터의 소스 전극, 제3 박막 트랜지스터의 드레인 전극, 제5 박막 트랜지스터의 그리드 전극 및 제7 박막 트랜지스터의 그리드 전극이 제 N급 공통 포인트(Pn)에 연결되고; 상기 제7 박막 트랜지스터의 드레인 전극 및 제8 박막 트랜지스터의 드레인 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 제5 박막 트랜지스터의 드레인 전극 및 상기 제10 박막 트랜지스터의 드레인 전극과 상기 제N급 수평 스캐닝 라인이 연결되고; 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제5 박막 트랜지스터, 상기 제7 박막 트랜지스터, 상기 제8 박막 트랜지스터 및 상기 제10 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고;
    상기 제16 박막 트랜지스터의 드레인 전극과 상기 제 N급 공통 포인트(Pn)가 연결되고, 상기 제16 박막 트랜지스터의 소스 전극과 상기 기준 저전압원이 연결되어 상기 기준 저전압이 접입되고, 상기 제16 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 신호 포인트(Qn+1)가 연결되고;　
    상기 제17 박막 트랜지스터의 드레인 전극과 상기 제1 박막 트랜지스터의 소스 전극 및 상기 제2 박막 트랜지스터의 그리드 전극이 연결되고, 상기 제17 박막 트랜지스터의 그리드 전극과 상기 기준 저전압원이 연결되어 상기 기준 저전압이 접입되고, 상기 제17 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 전극 신호 포인트(Qn+1)가 연결되고;
    상기 제8 박막 트랜지스터 및 상기 제10 박막 트랜지스터의 그리드 전극이 연결되어, 제N+1급 공통 포인트(Pn+1)와 연결되고, 상기 제N급 GOA 부에 접입된 제N급 저주파 클럭 신호(LCn) 및 제N+1급 GOA 부에 접입된 제N+1급 저주파 클럭 신호(LCn+1)의 주파수는 같고 위상이 서로 반대인,
    GOA 구동 회로.
  2. 제1항에 있어서,
    상기 풀-다운 유지 모듈은 제6 박막 트랜지스터 및 제9 박막 트랜지스터를 더 포함하고, 상기 다운로드 모듈은 제11 박막 트랜지스터를 포함하고,
    상기 제6 박막 트랜지스터 및 상기 제9 박막 트랜지스터의 드레인 전극은 각각 상기 제11 박막 트랜지스터의 소스 전극과 연결되고,
    상기 제6 박막 트랜지스터의 그리드 전극과 상기 제N급 공통 포인트(Pn)가 연결되고,
    상기 제9 박막 트랜지스터의 그리드 전극과 제N+1급 공통 포인트(Pn+1)가 연결되고, 상기 제11 박막 트랜지스터의 드레인 전극에 제1 고주파 클럭 신호가 접입되고,
    상기 제11 박막 트랜지스터의 그리드 전극과 제N급 그리드 신호 포인트(Qn)가 연결되고,
    상기 제6 박막 트랜지스터와 상기 제9 박막 트랜지스터의 드레인 전극과, 상기 제11 박막 트랜지스터의 소스 전극은 상기 N급 통과-다운 신호(STn)과 더 연결되고,
    상기 제6 박막 트랜지스터의 소스 전극 및 상기 제9 박막 트랜지스터는 각각 상기 기준 저전압원과 연결되는,
    　GOA 구동 회로.
  3. 제2항에 있어서,
    상기 풀-업 제어 모듈은 제13 박막 트랜지스터, 제14 박막 트랜지스터 및 제15 박막 트랜지스터를 포함하고,
    상기 제13 박막 트랜지스터의 그리드 전극과 상기 제14 박막 트랜지스터의 그리드 전극이 연결되어 제2 고주파 클럭 신호(XCK)가 접입되고, 상기 제13 박막 트랜지스터의 소스 전극, 상기 제14 박막 트랜지스터의 드레인 전극 및 상기 제15 박막 트랜지스터의 드레인 전극이 연결되고,
    상기 제15 박막 트랜지스터의 소스 전극과 상기 제5 박막 트랜지스터의 드레인 전극 및 상기 제10 박막 트랜지스터의 드레인 전극이 연결되고,
    상기 제14 박막 트랜지스터의 소스 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되는,
    　GOA 구동 회로.
  4. 제3항에 있어서,
    상기 기준 저전압원은 제1 기준 저전압원(VSS1) 및 제2 기준 저전압원(VSS2)을 포함하고;
    상기 제3 박막 트랜지스터의 소스 전극 및 상기 제16 박막 트랜지스터의 소스 전극에 상기 제2 기준 저전압원(VSS2)이 연결되고, 상기 제7 박막 트랜지스터, 상기 제6 박막 트랜지스터, 상기 제5 박막 트랜지스터, 상기 제8 박막 트랜지스터, 상기 제9 박막 트랜지스터 및 상기 제10 박막 트랜지스터의 소스 전극에 상기 제1 기준 저전압원이 연결되고, 상기 제2 기준 저전압원의 전압치는 상기 제1 기준 저전압원의 전압치보다 작은,
    　GOA 구동 회로
  5. 제4항에 있어서,
    상기 풀-업 모듈은 제12 박막 트랜지스터를 포함하고, 상기 제12 박막 트랜지스터의 드레인 전극에 제1 고레벨 신호가 접입되고, 상기 제12 박막 트랜지스터의 소스 전극과 상기 제N급 수평 스캐닝 라인이 연결되고, 상기 제12 박막 트랜지스터의 그리드 전극과 상기 제N급 그리드 전극 신호 포인트가 연결되는,
    GOA 구동 회로.
  6. 제3항에 있어서,
    상기 제1 고주파 클럭 신호와 상기 제2 고주파 클럭 신호의 주파수가 같고 위상이 서로 반대인,
    GOA 구동 회로.
  7. 제6항에 있어서,
    상기 제1 고주파 클럭 신호 및 제2 고주파 클럭 신호는 각각 제1 공통 와이어 및 제2 공통 와이어를 통해 접입되는,
    　GOA 구동 회로.
  8. 제1항에 있어서,
    상기 부트스트랩 커패시턴스 모듈은 부트스트랩 커패시턴스를 포함하고, 상기 부트스트랩 커패시턴스의 일단과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 부트스트랩 커패시턴스의 다른 일단과 상기 제N급 수평 스캐닝 라인(Gn)이 연결되는,
    GOA 구동 회로.
  9. 제1항에 있어서,
    제N급 저주파 클럭 신호(Ln)는 제3 공통 와이어를 통해 접입되는,
    GOA 구동 회로.
  10. 복수 개의 직렬의 GOA 부를 포함하고, 제N급 GOA 부에 따라 그리드 전극 구동 신호를 디스플레이 구역 제N급 수평 스캐닝 라인(Gn)에 출력하고, 상기 제N급 GOA 부는 풀-업 모듈, 풀-업 제어 모듈, 풀-다운 유지 모듈, 다운로드 모듈 및 부트스트랩 커패시턴스 모듈을 포함하고; 상기 풀-업 모듈, 상기 풀-다운 유지 모듈 및 상기 부트스트랩 커패시턴스 모듈은 모두 각각 제N급 그리드 전극 신호 포인트(Qn)및 제N급 수평 스캐닝 라인(Gn)에 전기적으로 연결되고, 상기 풀-업 제어 모듈 및 상기 다운로드 모듈과 상기 제N급 그리드 신호 포인트(Qn)가 연결되고;
    상기 풀-다운 유지 모듈은 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제7 박막 트랜지스터, 제8 박막 트랜지스터, 제10 박막 트랜지스터, 제16 박막 트랜지스터 및 제17 박막 트랜지스터를 포함하고;
    상기 제1 박막 트랜지스터의 그리드 전극과 드레인 전극 및 상기 제2 박막 트랜지스터의 드레인 전극이 연결되어 제N급 저주파 클럭 신호(LCn)가 접입되고, 상기 제1 박막 트랜지스터의 소스 전극, 상기 제2 박막 트랜지스터의 그리드 전극 및 상기 제4 박막 트랜지스터의 드레인 전극이 연결되고, 상기 제2 박막 트랜지스터의 소스 전극, 상기 제3 박막 트랜지스터의 드레인 전극, 상기 제5 박막 트랜지스터의 그리드 전극 및 상기 제7 박막 트랜지스터의 그리드 전극이 제N급 공통 포인트(Pn)에 연결되고; 상기 제7 박막 트랜지스터의 드레인 전극 및 상기 제8 박막 트랜지스터의 드레인 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 제5 박막 트랜지스터의 드레인 전극 및 제10 박막 트랜지스터의 드레인 전극과 상기 제N급 수평 스캐닝 라인이 연결되고; 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제5 박막 트랜지스터, 상기 제7 박막 트랜지스터, 상기 제8 박막 트랜지스터 및 상기 제10 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고;
    상기 제16 박막 트랜지스터의 드레인 전극과 제N급 공통 포인트(Pn)가 연결되고, 상기 제16 박막 트랜지스터의 소스 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제16 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 신호 포인트(Qn+1)가 연결되고;
    상기 제17 박막 트랜지스터의 드레인 전극과 상기 제1 박막 트랜지스터의 소스 전극 및 상기 제2 박막 트랜지스터의 그리드 전극이 연결되고, 상기 제17 박막 트랜지스터의 그리드 전극과 기준 저전압원이 연결되어 기준 저전압이 접입되고, 상기 제17 박막 트랜지스터의 그리드 전극과 제N+1급 그리드 전극 신호 포인트(Qn+1)가 연결되고;
    상기 제8 박막 트랜지스터 및 상기 제10 박막 트랜지스터의 그리드 전극이 연결되고,
    제Ｎ+1급 공통 포인트(Pn+1)와 연결되고, 상기 제N급 GOA 부에 접입된 제N급 저주파 클럭 신호(LCn)와 제N+1급 GOA 부에 접입된 제N+1급 저주파 클럭 신호 LCn+1의 주파수는 같고 위상은 서로 반대이고;
    상기 풀-다운 유지 모듈은 제6 박막 트랜지스터 및 제9 박막 트랜지스터를 더 포함하고,
    상기 다운로드 모듈은 제11 박막 트랜지스터를 포함하고, 상기 제6 박막 트랜지스터 및 상기 제9 박막 트랜지스터의 드레인 전극은 각각 상기 제11박막 트랜지스터의 소스 전극과 연결되고, 상기 제6 박막 트랜지스터의 그리드 전극과 제N급 공통 포인트(Pn+1)가 연결되고, 상기 제11 박막 트랜지스터의 드레인 전극에 제1 고주파 클럭 신호가 접입되고, 상기 제11 박막 트랜지스터의 그리드 전극과 제N급 그리드 신호 포인트(Qn)가 연결되고;
    상기 제16 박막 트랜지스터와 상기 제9 박막 트랜지스터의 드레인 전극과, 상기 제11 박막 트랜지스터의 소스 전극은 상기 N급 통과-다운 신호(STn)과 더 연결되고,
    상기 제16 박막 트랜지스터의 소스 전극 및 상기 제9 박막 트랜지스터는 각각 상기 기준 저전압원과 각각 연결되고,
    상기 풀-업 제어 모듈은 제13 박막 트랜지스터, 제14 박막 트랜지스터 및 제15 박막 트랜지스터를 포함하고, 상기 제13 박막 트랜지스터의 그리드 전극과 상기 제14 박막 트랜지스터의 그리드 전극이 연결되어 제2 고주파 클럭 신호 (XCK)가 접입되고, 상기 제13 박막 트랜지스터의 소스 전극, 상기 제14 박막 트랜지스터의 드레인 전극 및 상기 제15 박막 트랜지스터의 드레인 전극이 연결되고, 상기 제15 박막 트랜지스터의 소스 전극과 상기 제5 박막 트랜지스터의 드레인 전극 및 상기 제9 박막 트랜지스터의 드레인 전극이 연결되고; 상기 제14 박막 트랜지스터의 소스 전극과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고;
    상기 기준 저전압원은 제1 기준 저전압원(VSS1) 및 제 2 기준 저전압원(VSS2)을 포함하고;
    상기 제3 박막 트랜지스터의 소스 전극 및 상기 제16 박막 트랜지스터의 소스 전극에 상기 제2 기준 저전압원(VSS2)에 연결되고, 상기 제7 박막 트랜지스터, 상기 제6 박막 트랜지스터, 제5 박막 트랜지스터, 제8 박막 트랜지스터, 제9 박막 트랜지스터 및 제10 박막 트랜지스터의 소스 전극에 상기 제1 기준 저전압이 접입되고, 상기 제2 기준 저전압의 전압이 상기 제1 기준 저전압의 전압치보다 작고;
    상기 풀-업 모듈은 제12 박막 트랜지스터를 포함하고, 상기 제12 박막 트랜지스터의 드레인 전극에 제1 고레벨 신호가 접입되고, 상기 제12 박막 트랜지스터의 소스 전극과 상기 제N급 수평 스캐닝 라인이 연결되고, 상기 제12 박막 트랜지스터의 그리드 전극과 상기 제N급 그리드 신호 포인트가 연결되고;
    상기 제1 고주파 클럭 신호와 상기 제2 고주파 클럭 신호는 주파수가 같고 위상이 반대이고;　
    상기 제1 고주파 클럭 신호 및 제2 고주파 클럭 신호는 각각 제1 공통 와이어 및 제2 공통 와이어를 통해 접입되고;
    상기 부트스트랩 커패시턴스 모듈은 부트스트랩 커패시턴스를 포함하고, 상기 부트스트랩 커패시턴스의 일 단과 제N급 그리드 전극 신호 포인트(Qn)가 연결되고, 상기 부트스트랩 커패시턴스의 다른 일 단과 제N급 수평 스캐닝 라인(Gn)이 연결되고;
    제N급 저주파 클럭 신호(Ln)는 제3 공통 와이어를 통해 접입되는,
    GOA 구동 회로.
  11. 제1항의 상기 GOA 구동 회로를 포함하는,
    액정 디스플레이 장치.
  12. 제10항의 상기 GOA 구동 회로를 포함하는,
    액정 디스플레이 장치.
KR1020197013127A 2016-10-18 2016-12-20 Goa 구동 회로 및 액정 디스플레이 장치 KR102190079B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610903103.8 2016-10-18
CN201610903103.8A CN106297719B (zh) 2016-10-18 2016-10-18 Goa驱动电路及液晶显示装置
PCT/CN2016/111059 WO2018072304A1 (zh) 2016-10-18 2016-12-20 Goa驱动电路及液晶显示装置

Publications (2)

Publication Number Publication Date
KR20190059964A KR20190059964A (ko) 2019-05-31
KR102190079B1 true KR102190079B1 (ko) 2020-12-11

Family

ID=57717963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013127A KR102190079B1 (ko) 2016-10-18 2016-12-20 Goa 구동 회로 및 액정 디스플레이 장치

Country Status (6)

Country Link
US (1) US10121441B2 (ko)
EP (1) EP3531410A4 (ko)
JP (1) JP6775682B2 (ko)
KR (1) KR102190079B1 (ko)
CN (1) CN106297719B (ko)
WO (1) WO2018072304A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
CN106531109A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
US10431135B2 (en) 2017-04-21 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Scanning driving circuit
CN106898290B (zh) * 2017-04-21 2019-08-02 深圳市华星光电半导体显示技术有限公司 扫描驱动电路
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
US10204586B2 (en) 2017-07-12 2019-02-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
CN107221298B (zh) * 2017-07-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示器
CN107863074B (zh) * 2017-10-30 2018-10-09 南京中电熊猫液晶显示科技有限公司 栅极扫描驱动电路
CN107808650B (zh) * 2017-11-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108766336A (zh) * 2018-05-30 2018-11-06 京东方科技集团股份有限公司 移位寄存器、反相器制作方法、栅极驱动电路及显示装置
CN109256079B (zh) * 2018-11-14 2021-02-26 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
CN113168880A (zh) * 2018-12-28 2021-07-23 深圳市柔宇科技股份有限公司 Goa单元及其goa电路、显示装置
CN109935192B (zh) * 2019-04-22 2022-04-26 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110111715B (zh) * 2019-04-22 2023-02-28 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
CN110570799B (zh) * 2019-08-13 2022-10-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111240113B (zh) * 2020-03-11 2021-07-06 Tcl华星光电技术有限公司 阵列基板及显示面板
CN112216240A (zh) * 2020-09-17 2021-01-12 福建华佳彩有限公司 一种新型双输出gip电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376874A (zh) 2014-09-10 2015-02-25 友达光电股份有限公司 移位寄存器
CN104882107A (zh) 2015-06-03 2015-09-02 深圳市华星光电技术有限公司 栅极驱动电路
US20160284296A1 (en) 2014-07-17 2016-09-29 Shenzhen China Star Optoelectronic Technology Co., Ltd. Self-compensating gate driving circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451090B1 (ko) * 2013-02-08 2014-10-15 건국대학교 산학협력단 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로
CN104376824A (zh) * 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
KR102287194B1 (ko) * 2015-03-30 2021-08-09 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN105632441B (zh) * 2016-02-26 2018-03-27 深圳市华星光电技术有限公司 栅极驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284296A1 (en) 2014-07-17 2016-09-29 Shenzhen China Star Optoelectronic Technology Co., Ltd. Self-compensating gate driving circuit
CN104376874A (zh) 2014-09-10 2015-02-25 友达光电股份有限公司 移位寄存器
CN104882107A (zh) 2015-06-03 2015-09-02 深圳市华星光电技术有限公司 栅极驱动电路

Also Published As

Publication number Publication date
KR20190059964A (ko) 2019-05-31
CN106297719A (zh) 2017-01-04
EP3531410A1 (en) 2019-08-28
US20180182337A1 (en) 2018-06-28
CN106297719B (zh) 2018-04-20
US10121441B2 (en) 2018-11-06
WO2018072304A1 (zh) 2018-04-26
EP3531410A4 (en) 2020-04-22
JP2020502554A (ja) 2020-01-23
JP6775682B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
KR102190079B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
KR102215791B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
US9881572B2 (en) Shift register circuit and method for driving the same, gate driving circuit, and display apparatus
US10121431B2 (en) Shift register, gate driving circuit, display screen and method for driving the display screen
JP6775691B2 (ja) Ｇｏａ駆動回路及び液晶表示装置
US10417985B2 (en) Double-side gate driver on array circuit, liquid crystal display panel, and driving method
US9336898B2 (en) Shift register unit, gate driver, and display device
US9558701B2 (en) Shift register, integrated gate line driving circuit, array substrate and display
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
KR101933332B1 (ko) 산화물 반도체 박막 트랜지스터에 의한 goa회로
EP3564943A1 (en) Igzo thin-film transistor goa circuit, and display device
JP6732911B2 (ja) ゲート駆動回路及び表示装置
EP3217387A1 (en) Shift register unit, gate driving circuit and display device
EP2988306A1 (en) Shift register unit, gate drive circuit and display device
WO2016145691A1 (zh) 栅极驱动电路及显示装置
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
GB2548047A (en) Shift register, level-transmission gate drive circuit, and display panel
KR20180008957A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US11069274B2 (en) Shift register unit, gate driving circuit, driving method and display apparatus
US10964403B2 (en) Shift register unit, driving method, gate driving circuit and display device
CN103943081A (zh) 移位寄存器、其制作方法、栅线集成驱动电路及相关装置
KR20070095585A (ko) 게이트 구동회로 및 이를 갖는 표시 장치
JP2020522000A (ja) Ｇｏａ回路及び液晶ディスプレイ
KR20190131597A (ko) 디스플레이 장치 및 그 goa 회로
TW201802796A (zh) 顯示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant