KR102182092B1 - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

Abstract

본 발명은 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 억제하는 것이다. 본 발명의 표시 장치의 구동 방법은, 데이터 드라이버에 접속된 복수의 데이터 신호선과, 스캔 드라이버에 접속된 복수의 주사선이 교차하고, 교차에 대응하여 마련된 화소를 갖는 표시 장치의 구동 방법으로서, 화소의 계조를 지정하는 계조 전압을 취득하고, 취득한 계조 전압이 출력되는 데이터 신호선이 유지하고 있는 전압과, 당해 계조 전압에 기초하여 제 1 지연 보정 값을 산출하고, 제 1 지연 보정 값에 기초하여 데이터 신호선으로 계조 전압을 출력하는 타이밍을 결정한다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}

본 발명은 액티브 매트릭스 형의 표시 장치 및 이를 구동하는 방법에 관한 것이다.

최근, 액정 디스플레이, 유기 EL 디스플레이 등의 표시 장치가 대형화, 고해상도화되고 있다. 그러므로, 각 화소를 제어하기 위한 신호선의 배선 저항이 증대하고, 그 결과 드라이버로부터 공급되는 신호가 지연되는 현상이 발생한다. 이러한 지연 현상은 드라이버로부터 멀수록 증가하고, 화소의 계조를 결정하는 계조 전압을 화소에 라이트할 때, 지연 현상이 증가할수록 원하는 목표 계조 전압에 도달하는데 많은 시간이 소요되므로, 이 목표 계조 전압에 도달하지 못한 다른 계조 전압이 각 화소 회로에 라이트되어, 계조 표현성이 저하된다. 이러한 계조 표현성의 저하는 드라이버로부터의 거리에 따라 나타난다.

각 화소에 대한 계조 전압의 갱신 시간을 길게 할 수 있으면, 목표 계조 전압에 보다 근접하게 도달할 수 있기 때문에, 지연 현상을 감소시킬 수 있다. 그러나, 고해상도화 표시장치에서는 계조 전압의 갱신 시간이 더 짧아지기 때문에, 지연 현상의 영향을 크게 받는다.

본 발명의 목적의 하나는 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 억제할 수 있는 표시장치를 제공하는 것이다.

본 발명의 목적의 다른 하나는 상기한 표시장치를 구동하기 위한 방법을 제공하는 것이다.

본 발명의 일 실시형태에 의하면, 데이터 드라이버에 접속된 복수의 데이터 신호선과, 스캔 드라이버에 접속된 복수의 주사선이 교차하고, 차에 대응하여 마련된 화소를 갖는 표시 장치로서, 상기 화소의 계조를 지정하는 계조 전압을 취득하는 수단; 취득한 상기 계조 전압이 출력되는 상기 데이터 신호선이 유지하고 있는 전압과, 당해 계조 전압에 기초하여 제 1 지연 보정 값을 산출하는 수단; 및 상기 제 1 지연 보정 값에 기초하여 상기 데이터 신호선으로 상기 계조 전압을 출력하는 타이밍을 결정하는 수단을 구비하는 것을 특징으로 하는 표시 장치가 제공된다.

이 표시 장치에 의하면, 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 취득한 상기 계조 전압에 의해 계조가 지정되는 상기 화소에 대응하는 주사선의 위치에 기초하여, 제 2 지연 보정 값을 산출하는 수단을 더 구비하고, 상기 데이터 신호선으로 상기 계조 전압을 출력하는 타이밍은, 상기 제 1 지연 보정 값 및 상기 제 2 지연 보정 값에 기초하여 결정될 수도 있다.

이 표시 장치에 의하면, 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 더 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 제 2 지연 보정 값은 상기 데이터 신호선의 CR 시정수에 기초하여 산출될 수도 있다.

이 표시 장치에 의하면, 데이터 신호선의 용량에 의한 계조 표현성이 저하하는 것을 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 데이터 신호선이 유지하고 있는 전압은 당해 데이터 신호선에 대하여 이전 회 출력된 계조 전압에 기초하는 전압을 나타낼 수도 있다.

이 표시 장치에 의하면, 용이한 구성으로 계조 표현성이 저하하는 것을 더 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 데이터 신호선으로 상기 계조 전압을 출력하기 전에 프리차지 전압을 출력하는 수단을 더 포함하고, 상기 데이터 신호선이 유지하고 있는 전압은 상기 프리차지 전압을 나타낼 수도 있다.

이 표시 장치에 의하면, 용이한 구성으로 계조 표현성이 저하하는 것을 더 억제할 수 있다.

본 발명의 일 실시형태에 의하면 데이터 드라이버에 접속된 복수의 데이터 신호선과, 스캔 드라이버에 접속된 복수의 주사선이 교차하고, 교차에 대응하여 마련된 화소를 갖는 표시 장치의 구동 방법으로서, 상기 화소의 계조를 지정하는 계조 전압을 취득하고, 취득한 상기 계조 전압이 출력되는 상기 데이터 신호선이 유지하고 있는 전압과, 당해 계조 전압에 기초하여 제 1 지연 보정 값을 산출하고, 상기 제 1 지연 보정 값에 기초하여 상기 데이터 신호선으로 상기 계조 전압을 출력하는 타이밍을 결정하는 것을 특징으로 하는 표시 장치의 구동 방법이 제공된다.

이 표시 장치의 구동 방법에 의하면, 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 더 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 취득한 상기 계조 전압이 출력되는 상기 화소에 대응하는 주사선의 위치에 기초하여, 제 2 지연 보정 값을 산출하는 것을 더 포함하고, 상기 데이터 신호선으로 상기 계조 전압을 출력하는 타이밍은, 상기 제 1 지연 보정 값 및 상기 제 2 지연 보정 값에 기초하여 결정될 수도 있다.

이 표시 장치의 구동 방법에 의하면, 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 더 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 제 2 지연 보정 값은 상기 데이터 신호선의 CR 시정수에 기초하여 산출될 수도 있다.

이 표시 장치의 구동 방법에 의하면, 데이터 신호선의 용량에 의한 계조 표현성이 저하하는 것을 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 데이터 신호선이 유지하고 있는 전압은 당해 데이터 신호선에 대하여 이전 회 출력된 계조 전압에 기초하는 전압을 나타낼 수도 있다.

이 표시 장치의 구동 방법에 의하면, 용이한 구성으로 계조 표현성이 저하하는 것을 더 억제할 수 있다.

또한, 다른 바람직한 실시형태에 있어서, 상기 데이터 신호선으로 상기 계조 전압을 출력하기 전에 프리차지 전압을 출력하는 것을 더 포함하고, 상기 데이터 신호선이 유지하고 있는 전압은 상기 프리차지 전압을 나타낼 수도 있다.

이 표시 장치의 구동 방법에 의하면, 용이한 성으로 계조 표현성이 저하하는 것을 더 억제할 수 있다.

본 발명의 일 실시형태로서, 스캔 드라이버에 접속된 주사선 및 데이터 드라이버에 접속되고, 상기 주사선과 교차하는 적어도 2 개의 데이터선을 갖는 영상 표시 장치의 구동 방법으로서, 상기 데이터 드라이버가, 상기 적어도 2 개의 데이터선 각각에 계조 데이터 신호를 공급하는 타이밍을 상기 복수의 데이터선의 각각과 상기 스캔 드라이버 사이의 거리에 따라서 지연시키고, 달라지게 하는 것을 포함하는 표시 장치의 구동 방법을 제공한다.

본 발명의 일 실시형태로서, 스캔 드라이버에 접속된 주사선 및 상기 주사선과 교차하는 적어도 2 개의 데이터선에 접속된 데이터 드라이버를 갖는 영상 표시 장치로서, 상기 데이터 드라이버는, 상기 적어도 2 개의 데이터선 각각에 계조 데이터 신호를 공급하는 타이밍을 상기 복수의 데이터선의 각각과 상기 스캔 드라이버 사이의 거리에 따라서 지연시키고, 달라지게 하는 표시 장치를 제공한다.

본 발명에 의하면, 표시 장치의 대형화 및 고해상도화에 의해 계조 표현성이 저하하는 것을 억제할 수 있다.

또한, 표시 패널의 대형화에 의한 주사선 신호의 전달의 지연 및 표시 패널의 고해상도화에 의한 데이터의 갱신 시간의 단축이 발생하여도, 의도된 영상을 표시할 수 있다.

도 1은 본 발명의 제 1 실시형태에 있어서 전자 기기(1)의 구성을 나타내는 개략도이다.
도 2는 본 발명의 제 1 실시형태에 있어서 화소 회로(100)의 구성을 나타내는 회로도이다.
도 3은 본 발명의 제 1 실시형태에 있어서 데이터 드라이버(20)의 구성을 나타내는 블록도이다.
도 4는 본 발명의 제 1 실시형태에 있어서 데이터 드라이버 출력 제어 회로(21)의 구성을 나타내는 블록도이다.
도 5는 본 발명의 제 1 실시형태에 있어서 각 신호의 타이밍차트이다.
도 6은 종래 기술에 있어서 데이터 라이트 시의 전압 변화(계조 변화가 일정한 경우)의 열 방향 패널 위치 의존성을 설명하는 도면이다.
도 7은 본 발명의 제 1 실시형태에 있어서 데이터 라이트 시의 전압 변화(계조 변화가 일정한 경우)의 열 방향 패널 위치 의존성을 설명하는 도면이다.
도 8은 본 발명의 제 1 실시형태에 있어서 지연 시간(TS)과 열 방향 패널 위치와의 관계를 설명하는 도면이다.
도 9는 종래 기술에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)의 계조 전압차 의존성을 설명하는 도면이다.
도 10은 본 발명의 제 1 실시형태에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)의 계조 전압차 의존성을 설명하는 도면이다.
도 11은 본 발명의 제 1 실시형태에 있어서 계조 전압차를 설명하는 도면이다.
도 12는 본 발명의 제 1 실시형태에 있어서 지연 시간(TD)과 계조 전압차와의 관계를 설명하는 도면이다.
도 13은 본 발명의 제 2 실시형태에 있어서 데이터 드라이버(20A)의 구성을 나타내는 블록도이다.
도 14는 본 발명의 제 2 실시형태에 있어서 데이터 드라이버 출력 제어 회로(21A)의 구성을 나타내는 블록도이다.
도 15는 본 발명의 제 2 실시형태에 있어서 각 신호의 타이밍차트이다.
도 16은 본 발명의 제 2 실시형태에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)의 계조 전압차 의존성을 설명하는 도면이다.
도 17은 본 발명의 제 2 실시형태에 있어서 계조 전압차를 설명하는 도면이다.
도 18은 본 발명의 제 2 실시형태에 있어서 지연 시간(TD)과 계조 전압차와의 관계를 설명하는 도면이다.
도 19는 본 발명의 제3 실시 형태에 따른 영상 표시 장치의 기능 블록도이다.
도 20은 본 발명의 제3 실시 형태에 따른 영상 표시 장치에 사용할 수 있는 화소 회로의 일 예시도이다.
도 21은 본 발명의 제3 실시 형태에 따른 표시 장치에 있어서 계조 데이터 신호를 받아들이는 처리를 설명하는 타이밍차트이다.
도 22는 본 발명의 제3 실시 형태에 따른 표시 장치에 있어서, 스캔 드라이버로부터 멀어짐에 따라서, 주사선 신호(1)가 변형하는 것을 설명하기 위한 도면이다.
도 23은 데이터 신호선에 계조 데이터 신호를 공급하는 타이밍을 지연시킨 상태를 나타내는 타이밍차트이다.
도 24는 데이터 드라이버(103)의 기능 블록도이다.
도 25는 지연 시간의 길이를 변경가능하게 하는 지연 제어 회로의 기능 블록도이다.
도 26은 도 24에 도시되 출력 타이밍 신호들과 계조 데이터 신호들의 타이밍을 보여주는 도면이다.
도 27은 지연 시간들의 관계를 나타내는 그래프이다.
도 28은 본 발명의 제4 실시 형태에 따른 표시 장치의 기능 블록도이다.
도 29는 본 발명의 제4 실시 형태에 따른 표시 장치에 적용된 더미 픽셀 회로를 보여주는 회로도이다.
도 30은 각 데이터 드라이버가 공급된 SCAN(FB)의 주사선 신호에 기초하여 출력 타이밍 신호를 생성하는 과정을 나타내는 타이밍차트이다.
도 31은 각 데이터 드라이버가, 공급된 SCAN(FB)로부터 취득되는 주사선 신호에 기초하여 각각의 출력 타이밍 신호를 생성하는 기능을 설명하는 도면이다.
도 32는 SCAN(FB)로부터 취득되는 신호들 로부터 생성되는 출력 타이밍 신호들의 관계를 나타내는 타이밍차트이다.

이하, 본 발명의 실시형태에 따른 전자 기기에 대해서, 도면을 참조하면서 상세하게 설명한다. 또한, 이하에 나타내는 실시형태는 본 발명의 실시형태의 일 예로서, 본 발명은 이들의 실시형태에 한정하여 해석되는 것이 아니라, 여러 가지의 변형을 행하여 실시하는 것이 가능하다. 또한, 본 실시형태에서 참조하는 도면에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분에는 동일 부호 또는 유사한 부호(예를 들어, 숫자 뒤에 A, B (1), (2) 등을 붙인 부호)를 붙이고, 그 반복의 설명은 생략하는 경우가 있다.

본 발명의 제 1 실시형태에 따른 전자 기기에 대해서, 도면을 참조하면서 상세하게 설명한다.

도 1은 본 발명의 제 1 실시형태에 따른 전자 기기(1)의 구성을 나타내는 개략도이다.

전자 기기(1)은 스마트폰, 휴대 전화, 퍼스널 컴퓨터, 텔레비젼 등과 같이, 영상을 표시하는 표시부를 갖는 장치이다. 전자 기기(1)는 표시 장치(10), 제어부(80) 및 전원(90)을 갖는다. 표시 장치(10)는 매트릭스 형상으로 배치된 화소마다 화소 회로(100)를 갖는다. 표시 장치(10)는 각 화소 회로(100)에 라이트하는 계조 전압에 따른 계조로 발광다이오드를 발광시켜서 영상을 표시하는 유기 EL 디스플레이이다. 또한, 표시 장치(10)는 유기 EL 디스플레이가 아니라, 액정 디스플레이일 수도 있고, 각 화소 회로(100)에 라이트되는 계조 전압에 따른 계조로 영상을 표시하는 장치일 수 있다.

제어부(80)는 CPU(Central Processing Unit), 메모리 등을 갖고, 표시 장치(10)의 동작을 제어하는 컨트롤러이다. 제어부(80)는 데이터 드라이버(20) 및 스캔 드라이버(30)의 구동을 제어한다. 또한, 제어부(80)는 전자 기기(1)의 표시부에 표시되는 영상에 대한 각 화소의 계조를 나타내는 계조 데이터를 수신하고, 입력된 계조 데이터에 기초하여 각 화소에 인가될 계조 전압을 결정한다. 그리고, 제어부(80)는 화소 회로(100)에 계조에 대응하는 계조 전압을 라이트하여 각 화소 회로(100)의 발광 다이오드(EL)을 발광시키도록 데이터 드라이버(20)와 스캔 드라이버(30)를 제어한다.

전원(90)은 표시 장치(10) 및 제어부(80) 등, 전자 기기(1)의 각 구성 요소로 전력을 공급한다. 표시 장치(10)에 있어서 각 화소 회로(100)의 발광 다이오드(EL)의 애노드로부터 캐소드로의 전류는 이 전원(90)으로부터 공급된다. 이때, 전원(90)은 예를 들어, 후술하는 애노드 전압(ELVDD), 캐소드 전압(ELVSS)을 인가한다.

표시 장치(10)는 화소 회로(100), 데이터 드라이버(20), 및 스캔 드라이버(30)를 갖는다. 화소 회로(100)가 마련된 각 화소는 복수의 주사선(140)과 복수의 데이터 신호선(150)의 교차에 의해서 정의된 영역에 마련된다. 따라서, 표시 장치(10)에는 n 행 m 열의 매트릭스 형상으로 복수의 화소들이 배치된다. 그러나, 이하의 설명에서는 도 1에 나타난 바와 같이 간략화하여 3 행3 열의 매트릭스 형상으로 배치된 9개의 화소만을 도시하였다. 또한, 도 1에서는, 데이터 신호선(150)의 배선 저항을 모식적으로 용량(C) 및 저항(R)으로 나타내고 있다. 또한, 도 1에서는, 데이터 드라이버(20)로부터 가까운 순서대로, 제1, 제2 및 제3 화소 회로(100a, 100b, 100c)로서 나타내었으나, 이들을 특별히 구별하지 않는 경우에는 화소 회로(100)라 칭한다. 표시 장치(10)에 대해서는 후술한다.

데이터 드라이버(20)는 제어부(80)의 제어에 의해 래치 신호(LAT), 클럭 신호(CLK), 표시 데이터 등의 신호를 수신하고, 각 열의 화소 회로(100)에 대응하여 마련된 데이터 신호선(150)에, 각 화소 회로(100)에 계조 전압을 라이트하기 위한 데이터 신호(DT)를 공급한다. 표시 데이터는 계조 데이터에 기초하여 제어부(80)에 의해 생성된 데이터이고, 각 화소의 계조 전압을 나타내는 데이터이다. 데이터 신호(DT(q))는 제 q 열(q=1,2,3)에 공급되는 신호이다. 여기서, 도면 부호 DTa, DTb, DTc는 데이터 신호선(150)과 제1, 제2 및 제3 화소 회로(100a, 100b, 100c)가 접속하는 부분의 데이터 신호들을 각각 나타낸다 (도 6등 참조). 상술한 바와 같이, 데이터 신호선(150)에 있어서 배선 저항의 영향으로, 데이터 신호(DT)는 데이터 드라이버(20)로부터 멀수록, 배선 저항(R)과 배선 용량(C)의 시정수에 의해 지연된 데이터 신호(DTa, DTb, DTc)로 변화된다.

스캔 드라이버(30)는 화소 회로(100)에 대응하여 마련된 주사선(140)으로 공급하는 스캔 신호(SCAN)에 의해, 계조 전압을 라이트하는 화소 회로(100)의 행을 순차 배타적으로 선택한다. 이렇게 하여 선택된 행의 화소 회로(100)에는, 데이터 신호선(150)으로 공급된 데이터 신호(DT)가 나타내는 계조 전압이 라이트된다. 스캔 신호(SCAN(n))는 제 n 행(n=1,2,3)으로 공급되는 신호이다. 선택된 행의 화소 회로(100)에 대응하는 스캔 신호(SCAN)는 로우 레벨을 갖고, 선택되지 않은 행의 화소 회로(100)에 대응하는 스캔 신호(SCAN)는 하이 레벨을 갖는다.

도 2는 본 발명의 제 1 실시형태에 있어서 화소 회로(100)의 구성을 나타내는 회로도이다.

화소 회로(100)에는 유기 발광 다이오드(EL)가 구비된다. 발광 다이오드(EL)의 캐소드는 캐소드 전압(ELVSS)의 전원선에 접속된다. 또한, 화소 회로(100)는 2개의 트랜지스터(M1, M2) 및 하나의 용량 소자(C1)를 구비한다. 이들의 트랜지스터(M1, M2)는 p형 TFT(박막 트랜지스터)이다. 또한, 트랜지스터들(M1, M2)은 n 형일 수도 있고, 그 경우에는 n형 트랜지스터에 있어서 동일한 동작이 실현될 수 있도록 회로를 구성할 수 있다.

트랜지스터(M1)의 소스/드레인 단자 중 일 단자는 발광 다이오드(EL)의 애노드에 접속되고, 나머지 단자는 애노드 전압(ELVDD)이 인가되는 전원선에 접속된다. 또한, 나머지 단자는 용량 소자(C1)를 통해 트랜지스터(M1)의 게이트 단자에 접속된다. 트랜지스터(M1)의 게이트 단자와 데이터 신호선(150)은 트랜지스터(M2)를 통해 접속된다. 트랜지스터(M2)의 게이트 단자는 주사선(140)에 접속된다.

주사선(140)이 선택되면, 트랜지스터(M2)가 온으로 되고, 트랜지스터(M1)의 게이트 단자는 데이터 신호선(150)과 전기적으로 연결되어, 계조 전압이 라이트된다. 게이트 전압(VG)으로 계조 전압이 설정되면, 계조 전압에 따른 전류량이 트랜지스터(M1)를 흐르고, 발광 다이오드(EL)가 전류량에 따른 강도로 발광한다. 이것에 따라서, 각 화소에 있어서 표현되는 계조는 게이트 전압(VG)으로 설정된 계조 전압에 대응한 계조가 된다.

또한, 상술한 화소 회로(100)의 구성은 본 발명의 일 예이고, 화소 회로(100)에 라이트된 계조 전압에 따라서 계조가 표현되는 구성이면, 어떠한 회로라도 사용될 수 있다. 또한, 표시 장치(10)가 액정 디스플레이인 경우에는 화소 회로(100)는 라이트된 계조 전압을 액정 소자로 인가하는 회로로 될 수 있다. 이와 같은 회로는 공지의 기술을 사용할 수 있다.

도 3은 본 발명의 제 1 실시형태에 따른 데이터 드라이버(20)의 구성을 나타내는 블럭도이다.

데이터 드라이버(20)에는 각 데이터 신호선(150)에 대응하여, 데이터 드라이버 출력 제어 회로(21)가 마련되어 있다. 또한, 부호의 뒤에 붙인 (1), (2), (3)은 각각 제 1 열, 제 2 열, 제 3 열의 데이터 신호선(150)에 관련된 것임을 나타내기 때문에, 각각을 특별히 구별하지 않는 경우에는 이것을 생략하여 설명한다.

데이터 드라이버 출력 제어 회로(21)는 클럭 신호(CLK)에 동기하여, 각 화소 회로(100)에 라이트하기 위한 계조 전압을 나타내는 표시 데이터를 수신하고, 그 계조 전압을 데이터 신호선(150)으로 출력하는 타이밍을 조정한다. LAT 신호는 계조 전압을 출력하는 타이밍의 기준이 되는 신호이다. 그 기준은 예를 들어, 계조 전압의 출력 타이밍은 LAT 신호의 폴링 시점으로 설정될 수 있다.

종래 기술과 같은, 데이터 신호선(150)에 계조 전압을 출력하는 타이밍을 조정하지 않는 경우에는 데이터 신호(DT)의 지연 현상에 의해 계조 표현성이 저하되지만, 이 데이터 드라이버 출력 제어 회로(21)가 출력 타이밍을 조정함으로써, 본 발명의 제 1 실시형태에 있어서는 데이터 신호(DT)의 지연 현상에 의한 계조 표현성의 저하를 억제한다.

데이터 드라이버 출력 제어 회로(21)로 입력되는 DELAY(LINE) 신호는 다음에 계조 전압을 라이트하는 화소 회로(100)에 접속된 주사선(140)의 위치에 관련하는 정보(즉, 데이터 드라이버(20)로부터 계조 전압을 라이트하는 화소 회로(100)까지의 거리에 대응하는 정보)를 포함한다. 이 예에서, DELAY(LINE) 신호는 후술하는 지연 시간(TS)에 대응하는 정보(지연 보정 값)를 나타내고, 계조 전압을 라이트하는 화소 회로(100)가 데이터 드라이버(20)로부터 멀수록 작은 값을 갖는다. 데이터 드라이버(20)으로부터의 거리와 지연 시간(TS)과의 구체적인 관계성은 후술한다.

도 4는 본 발명의 제 1 실시형태에 따른 데이터 드라이버 출력 제어 회로(21)의 구성을 나타내는 블록도이다.

데이터 드라이버 출력 제어 회로(21)는 데이터 래치 회로(A)(211), 데이터 래치 회로(B)(213), 출력 제어 회로(215), 출력 버퍼(217), 데이터 비교 회로(221), 지연 시간 연산 회로(223), 및 지연 제어 회로(225)를 구비한다.

데이터 래치 회로(A)(211)는 클럭 신호(CLK)에 동기하여 표시 데이터(계조 전압)를 받아들여 래치한다. 데이터 래치 회로(B)(213)는 LAT 신호를 지연시킨 DELAY(OUT) 신호에 기초하여, 보유하고 있던 계조 전압을 출력 제어 회로(215) 및 출력 버퍼(217)를 통해 데이터 신호선(150)으로 출력한다. 데이터 래치 회로(B)(213)로부터 출력된 계조 전압은 데이터 비교 회로(221)로도 입력된다. 또한, 출력 제어 회로(215)는 예를 들어, 디지털 아날로그 컨버터 등이다.

그리고, 데이터 래치 회로(B)(213)는 데이터 래치 회로(A)(211)에 래치된 계조 전압을 받아들여 래치한다. 이와 같이, 데이터 래치 회로(B)(213)에 저장된 계조 전압은 다음에 데이터 신호선(150)으로 출력되는 전압을 나타내고, 데이터 래치 회로(A)(211)에 저장된 계조 전압은 또한 다음에 데이터 신호선(150)으로 출력되는 전압을 나타낸다.

데이터 비교 회로(221)는 데이터 래치 회로(B)(213)로부터 출력된 계조 전압(즉, 현재 데이터 신호선(150)에 유지되어 있는 계조 전압)과 다음에 데이터 신호선(150)으로 출력되는 계조 전압(즉, 데이터 래치 회로(B)(213)에 저장된 계조 전압)을 비교하고, 그 차의 절대값(이하, 계조 전압차라고 함)에 따른 정보(즉, DELAY(DATA) 신호)를 지연 시간 연산 회로(223)로 출력한다. 이 예에서, DELAY(DATA) 신호는 후술하는 지연 시간(TD)에 대응하는 정보(지연 보정 값)를 포함하고, 계조 전압차가 클수록 작은 값을 갖는다. 계조 전압차와 지연 시간(TD)의 구체적인 관계성은 후술한다.

지연 시간 연산 회로(223)는 DELAY(LINE) 신호 및 DELAY(DATA) 신호에 기초하여, 데이터 래치 회로(B)(213)로부터의 계조 전압의 출력을 지연시키기 위한 시간을 연산하고, 그 지연 시간에 따른 정보(즉, DELAY_SET 신호)를 지연 제어 회로(225)로 출력한다. 예를 들어, 이 연산은 DELAY_SET 신호는 DELAY(LINE) 신호와 DELAY(DATA) 신호의 곱으로 나타낼 수 있다.

따라서, 계조 전압을 라이트하는 화소 회로(100)가 데이터 드라이버(20)로부터 멀수록, 그리고 계조 전압차가 클수록, DELAY_SET 신호의 지연 시간이 작아지고, 이 화소 회로(100)가 데이터 드라이버(20)로부터 가까울수록, 또한 계조 전압차가 작을수록, DELAY_SET 신호의 지연 시간이 증가하게 된다. 또한, 이들의 관계가 만족되도록, DELAY(LINE) 신호와 DELAY(DATA) 신호를 사용하여 DELAY_SET 신호가 연산되며, 반드시 곱에 의한 연산만이 아니라 다른 연산 방법이 사용될 수 있다.

지연 제어 회로(225)는 DELAY_SET 신호에 기초하여 LAT 신호를 지연시킨 DELAY(OUT) 신호를 데이터 래치 회로(B)(213)로 출력한다. 상술한 바와 같이, 데이터 래치 회로(B)(213)는 DELAY(OUT) 신호에 기초하여 계조 전압을 출력한다. 따라서, 데이터 신호선(150)에 계조 전압이 출력되는 타이밍은 LAT 신호를 기준으로 하여 DELAY_SET 신호에 따른 시간만큼 지연시킨 타이밍으로 조정된다.

도 5는 본 발명의 제 1 실시형태에 따른 각 신호의 타이밍차트이다.

LAT 신호가 로우 레벨로 되는 폴링 시점들 사이의 구간을 1 수평 기간으로 정의한다. DELAY(OUT)(q) 신호는 제 q 열(q=1,2,3)의 데이터 신호선(150)에 대응하고, 같은 수평 기간 내에서 DELAY(LINE) 는 어떤 열에서도 같다. 따라서, 도 5에 나타내는 DELAY(OUT) 신호의 상대적인 타이밍의 벗어남은, 직전의 수평 기간에서 화소 회로(100)에 라이트된 계조 전압과 이번 회의 수평 기간에서 화소 회로(100)에 라이트되는 계조 전압과의 차(계조 전압차)에 기초할 수 있다.

DELAY(OUT) 신호가 로우 레벨로 된 타이밍에서 데이터 래치 회로(B)(213)에 저장되어 있던 계조 전압(Vd)이 데이터 신호선(150)으로 출력되기 때문에, 데이터 신호(DT)는 그 타이밍부터 다음의 계조 전압(Vd)으로 변화한다.

이어서, 상술한 바와 같이, 계조 전압(Vd)의 데이터 신호선(150)으로의 출력 타이밍을 조정하는 효과를 종래 기술의 동작과 비교하여 설명한다.

먼저, 종래 기술의 동작에 있어서, 라이트 전압의 열 방향의 패널 위치 의존성에 대해서 설명한다.

도 6은 종래 기술에 있어서 데이터 라이트 시의 전압 변화(계조 변화가 일정한 경우)의 열 방향 패널 위치 의존성을 설명하는 도면이다. 도 6의 <a> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 계조 전압이 낮은 전압(DT(Low Level))으로부터 높은 전압(DT(High Level))으로 일어나는 경우를 나타내고, <b> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 높은 전압(DT(High Level))으로부터 낮은 전압(DT(Low Level))으로 일어나는 경우를 나타낸다. 도 6에서 계조 전압의 변화량은 모두 같을 수 있다.

데이터 신호(DTa, DTb, DTc)의 비교로부터 알 수 있는 바와 같이, 데이터 신호선(150)의 배선 저항에 의해, 계조 전압의 변화에 지연이 발생하고, 각 데이터 신호선의 시정수에 따라서 지연 정도가 달라진다. 데이터 드라이버(20)로부터 먼 위치에 있는 제3 화소 회로(100c)로 인가되는 데이터 신호(DTc)는 가까운 위치에 있는 제1 화소 회로(100a)로 인가되는 데이터 신호(DTa)보다 계조 전압의 변화가 지연되고 있다. 이처럼, 변화가 시작되는 시점부터 화소 회로(100)에 라이트하는 타이밍(샘플링 타이밍)까지 상기 데이터 신호들(DTa, DTb, DTc) 각각의 변화량이 다르기 때문에, 화소 회로(100)에 라이트하는 계조 전압, 즉 게이트 전압(VG)가 달라지게 된다. 또한, VGa, VGb, VGc는 제1, 제2, 제3 화소 회로(100a, 100b, 100c)의 게이트 전압들에 각각 대응한다.

따라서, 종래 기술에 있어서는, 화소의 위치(열 방향의 패널 위치)에 의해, 실제로 표현되는 계조와 라이트하고자 하는 계조 전압(이상적인 계조 전압)이 달라지고, 그 결과 열 방향의 패널 위치 의존성이 더욱 증가되어 휘도 불균일이 발생하기 때문에, 계조 표현성이 저하된다.

이어서, 본 발명의 제 1 실시형태의 동작에 있어서, 라이트 전압의 열 방향의 패널 위치 의존성에 대해서 설명한다.

도 7은 본 발명의 제 1 실시형태에 있어서 데이터 라이트 시의 전압 변화(계조 변화가 일정한 경우)의 열 방향 패널 위치 의존성을 설명하는 도면이다. 도 7에 나타내는 바와 같이, 데이터 신호(DTc)는 LAT 신호의 폴링 시점으로부터 제1 시간(TS1)만큼 지연된 시점에서 계조 전압의 변화가 개시된다. 마찬가지로, 데이터 신호(DTb)는 LAT 신호의 폴링 시점으로부터 제2 시간(TS2)만큼 지연된 시점에서 계조 전압의 변화를 개시하며, 데이터 신호(DTa)는 LAT 신호의 폴링 시점으로부터 제3 시간(TS3)만큼 지연된 시점에서 계조 전압의 변화를 개시한다. 데이터 신호(DT)의 지연이 적은 신호일수록 계조 전압의 변화가 빠르게 개시될 수 있다.

이와 같이 계조 전압의 변화가 개시되는 타이밍을 달라지게 함으로써, 화소 회로(100)에 라이트하는 타이밍(샘플링 타이밍)은 데이터 신호(DTa, DTb, DTc)가 거의 동일한 전압 레벨이 되는 시점이 될 수 있다. 이와 같이 하면, 제1 내지 제3 화소 회로(100a, 100b, 100c)에 라이트하는 계조 전압, 즉 게이트 전압(VGa, VGb, VGc)도 거의 동일하게 될 수 있다. 즉, 화소의 위치(열 방향의 패널 위치)에 의해, 실제로 표현되는 계조와 라이트하고자 하는 계조 전압(이상적인 계조 전압)이 달라지지 않거나, 그 차이가 적어진다.. 따라서, 계조 표현성의 저하를 억제할 수 있다.

도 8은 본 발명의 제 1 실시형태에 있어서 지연 시간(TS)과 열 방향 패널 위치와의 관계를 설명하는 도면이다.

열 방향 패널 위치에 있어서, 100a, 100b, 100c는 제1, 제2 및 제3 화소 회로(100a, 100b, 100c)에 대응하고, 그래프 원점(0) 측(도면 왼쪽)이 데이터 드라이버(20)로부터 먼 화소 회로를 나타내고 있다. 도 8에 나타내는 바와 같이, 화소 회로(100)가 데이터 드라이버(20)로부터 멀수록 데이터 신호선(150)의 배선 저항의 시정수가 크기 때문에, 지연 시간(TS)이 적어지고, 화소 회로(100)가 데이터 드라이버(20)에 가까울수록 데이터 신호선(150)의 배선 저항의 시 시정수가 작기 때문에, 지연 시간(TS)이 커지는 관계가 성립한다. 이와 같은 관계를 통해 DELAY(LINE) 신호가 결정된다. 이 예에서 DELAY(LINE) 신호는 제3 화소 회로(100c)에 대하여 제1 시간(TS1)으로 설정되고, 제2 화소 회로(100b)에 대하여 제2 시간(TS2)으로 설정되며, 제1 화소 회로(100a)에 대하여 제3 시간(TS3)으로 설정된다.

다음에, 종래 기술의 동작에 있어서, 라이트 전압의 계조 전압차 의존성에 대해서 설명한다.

도 9는 종래 기술에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)의 계조 전압차 의존성을 설명하는 도면이다. 도 9의 <a> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 계조 전압이 낮은 전압(Vd(p-1))으로부터 높은 전압(Vd(p))으로 일어나는 경우(즉, Vd(p-1) 전압이 Vd(p) 전압보다 작은 경우)를 나타낸다. 도 9의 <b> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 계조 전압이 낮은 전압(Vd(p-1))으로부터 높은 전압(Vd(p))으로 일어나는 경우(즉, Vd(p-1) 전압이 Vd(p) 전압보다 큰 경우)를 나타낸다. 각각의 경우에 있어서, 변화의 정도가 다른 3 단계에 대해서 예시하고 있다. 또한, p는 매트릭스형상으로 배치된 화소 회로(100)의 행을 나타내고, 계조 전압(Vd(p-1))은 계조 전압(Vd(p))의 이전의 행이 선택되어 있는 때에 데이터 신호선(150)으로 출력된 계조 전압, 즉, 계조 전압(Vd(p))가 출력되기 전에 데이터 신호선(150)이 유지하고 있는 계조 전압에 대응한다. 여기에서는 계조 전압이 라이트하는 화소 회로(100)들은 모두 같은 행에 위치한다.

각각의 데이터 신호(DT)의 비교로부터 알 수 있는 바와 같이, Vd(p-1)과 Vd(p)와의 계조 전압차에 의해, 계조 전압의 변화량이 다르다. 계조 전압차가 클수록 큰 변화가 필요함에도 불구하고, 변화가 개시된 시점부터 화소 회로(100)에 라이트하는 타이밍(샘플링 타이밍)까지의 시간이 동일하면, 계조 전압차가 큰 경우, 화소 회로(100)에 라이트하는 실제 계조 전압, 즉 게이트 전압(VG)이 목표 계조 전압과 달라지는 현상이 발생한다.

따라서, 종래 기술에 있어서는, 계조 전압차에 의해 실제로 표현되는 계조가 라이트하고자 하는 계조 전압(목표 계조 전압)과 달라지기 때문에, 이전에 라이트된 계조 전압에 의존한 크로스토크 현상에 의한 화질 열화가 발생하고, 계조 표현성이 저하한다.

이어서, 본 발명의 제 1 실시형태의 동작에 있어서, 라이트 전압의 계조 전압차 의존성에 대해서 설명한다.

도 10은 본 발명의 제 1 실시형태에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)에 따른 계조 전압차 의존성을 설명하는 도면이다.

도 10에 나타난 바와 같이, 목표 계조 전압(Vd(p))과의 계조 전압차가 VD1이 되는 데이터 신호(DT)에 대해서는 LAT 신호의 폴링 시점으로부터 제1 시간(TD1)만큼 지연된 시점에서 계조 전압의 변화를 개시한다. 마찬가지로, 목표 계조 전압(Vd(p))과의 계조 전압차가 VD2가 되는 데이터 신호(DT)에 대해서는 LAT 신호의 폴링 시점으로부터 제2 시간(TD2)만큼 지연된 시점에서 계조 전압의 변화를 개시한다. 또한, 목표 계조 전압(Vd(p))과의 계조 전압차가 VD3가 되는 데이터 신호(DT)에 대해서는 LAT 신호의 폴링 시점으로부터 제3 시간(TD3) 만큼 지연된 시점에서 계조 전압의 변화를 개시한다. 계조 전압차(VD1, VD2, VD3)가 적을수록 목적으로 하는 목표 계조 전압(Vd(p))에 빠르게 도달하기 때문에, 지연 시간을 크게 하여 계조 전압의 변화가 개시되는 타이밍을 지연시킬 수 있다.

이와 같이 계조 전압의 변화가 개시되는 타이밍을 달르게 함으로써, 화소 회로(100)에 라이트하는 타이밍(샘플링 타이밍)에서, 계조 전압차에 의존하지 않고, 데이터 신호(DT)가 거의 동일한 전압 레벨로 될 수 있다. 이와 같이 하면, 화소 회로(100)에 라이트하는 계조 전압, 즉 게이트 전압(VGa, VGb, VGc)이 서로 동일하게 되어, 계조 표현성의 저하를 억제할 수 있다.

도 11은 본 발명의 제 1 실시형태에 있어서 계조 전압차를 설명하는 도면이다.

표시 장치(10)로 입력되는 계조 데이터(Vi)는 도 11에 나타내는 바와 같은 γ 커브에 기초하여 계조 전압(Vd)으로 변환된다. 따라서, 이 예에 있어서는, 계조 데이터(Vi)가 나타내는 계조 차로부터 γ 커브에 기초하여 얻어지는 계조 전압(Vd)의 차를 계조 전압차로 한다.

도 12는 본 발명의 제 1 실시형태에 있어서 지연 시간(TD)과 계조 전압차와의 관계를 설명하는 도면이다.

도 12에 나타내는 바와 같이, 계조 전압차(|Vd(p) - Vd(p-1)|)가 작을수록 빠르게 목표 계조 전압(Vd(p))에 도달하기 때문에, 지연 시간(TD)이 커지는 관계를 갖는다. 이러한 관계에 의해서 DELAY(DATA) 신호가 결정될 수 있다. 이 예에서 DELAY(DATA) 신호는 VD1의 계조 전압차에 대하여 제1 시간(TD1)으로 설정되고, VD2의 계조 전압차에 대하여 제2 시간(TD2)으로 설정되며, VD3의 계조 전압차에에 대하여 제3 시간(TD3)으로 설정된다.

제 2 실시형태에 있어서는, 수평 기간이 이행(移行)하여 계조 전압이 변화할 때에, 변화의 과정에 있어서, 프리차지 전압을 인가하는 경우에 대해서 설명한다. 이하, 제 1 실시형태와 다른 부분에 대해서 상세하게 설명하고, 그 이외의 부분에 대해서는 설명을 생략한다.

도 13은 본 발명의 제 2 실시형태에 있어서 데이터 드라이버(20A)의 구성을 나타내는 블록도이다.

데이터 드라이버(20A)에는 각 열의 데이터 신호선(150)에 대응하여 데이터 드라이버 출력 제어 회로(21A)가 마련되어 있다.

데이터 드라이버 출력 제어 회로(21A)에는 제 1 실시형태에 있어서 데이터 드라이버 출력 제어 회로(21)로 입력되는 신호에 더하여, 프리차지 전압(VPRE) 및 프리차지 타이밍 신호(TPRE)가 더 입력된다. 이 예에서 프리차지 전압(VPRE)은 계조 전압의 전압 범위(range)의 중앙값으로 설정되거나, 기타 다른 일정한 전압으로 설정될 수 있다. 프리차지 타이밍 신호(TPRE)는 프리차지 전압(VPRE)이 데이터 신호선(150)으로 출력되는 타이밍을 규정하는 신호이다.

도 14는 본 발명의 제 2 실시형태에 있어서 데이터 드라이버 출력 제어 회로(21A)의 구성을 나타내는 블록도이다.

데이터 드라이버 출력 제어 회로(21A)는 데이터 래치 회로(A)(211), 데이터 래치 회로(B)(213A), 출력 제어 회로(215), 출력 버퍼(217), 프리차지 제어 회로(219), 지연 시간 연산 회로(223A), 및 지연 제어 회로(225)를 구비한다.

데이터 래치 회로(B)(213A)는 LAT 신호에 기초하여, 보유하고 있던 계조 전압을 출력 제어 회로(215), 프리차지 제어 회로(219), 및 출력 버퍼(217)를 통해, 데이터 신호선(150)으로 출력한다. 이 예에서는 출력 제어 회로(215)로부터의 출력된 계조 전압은 프리차지 제어 회로(219)에서 유지된다.

프리차지 제어 회로(219)는 프리차지 타이밍 신호(TPRE)가 로우 레벨로 되면, 출력 버퍼(217)를 통해 프리차지 전압(VPRE)를 데이터 신호선(150)으로 출력한다. 1 수평 기간(즉 LAT 신호의 폴링 시점부터 다음 폴링 시점까지의 기간) 중 SCAN 신호가 로우 레벨인 구간에는, 프리차지 타이밍 신호(TPRE)가 로우 레벨로 되는 기간이 포함된다.

또한, 프리차지 제어 회로(219)는 상술한 바와 같이, 출력 제어 회로(215)로부터 출력된 계조 전압도 보유하고, LAT 신호를 지연시킨 DELAY(OUT) 신호에 기초하여, 출력 버퍼(217)를 통해, 보유하고 있던 계조 전압을 데이터 신호선(150)로 출력한다.

지연 시간 연산 회로(223A)는 DELAY(LINE) 신호 및 계조 전압(Vd)으로부터 결정하는 DELAY(DATA) 신호에 기초하여, 프리차지 제어 회로(219)로부터의 계조 전압의 출력을 지연시키는 시간을 연산하고, 이 지연 시간에 따른 정보(즉, DELAY_SET 신호)를 지연 제어 회로(225)로 출력한다. 이 계조 전압(Vd)은 그 다음에 데이터 신호선(150)으로 출력되는 계조 전압(즉, 프리차지 제어 회로(219)에 유지되어 있는 계조 전압)를 나타낸다.

지연 시간 연산 회로(223A)는 입력된 계조 전압(Vd)(프리차지 제어 회로(219)에 유지되어 있는 계조 전압)과 미리 결정된 프리차지 전압(VPRE)과의 차를 계조 전압차로서 산출하고, 또한, 이 계조 전압차를 DELAY(DATA) 신호로 변환한다. 계조 전압차가 클수록 DELAY(DATA) 신호가 작은 값을 갖는다는 관계는 제 1 실시형태에서 설명한 내용과 동일하다. 또한, DELAY_SET 신호의 연산에 대해서도 동일하다. 또한, 제 2 실시형태에 있어서는, 계조 전압차가 프리차지 전압(VPRE)에 대하여 결정되기 때문에, 제 1 실시형태에서 설명한 바와 같은 데이터 비교 회로(221)를 생략할 수 있다.

지연 제어 회로(225)는 DELAY_SET 신호에 기초하여 LAT 신호를 지연시킨 DELAY(OUT) 신호를 프리차지 제어 회로(219)로 출력한다. 상술한 바와 같이, 프리차지 제어 회로(219)는 DELAY(OUT) 신호에 기초하여 계조 전압을 출력한다. 따라서, 데이터 신호선(150)으로 계조 전압이 출력되는 타이밍은 제 1 실시형태와 마찬가지로, LAT 신호를 기준으로 하여 DELAY_SET 신호에 따른 시간만큼 지연된 타이밍으로 조정된다. 데이터 신호선(150)에 대하여 이 계조 전압이 출력되는 타이밍 전에, 미리 프리차지 타이밍 신호(TPRE)에 기초하여 프리차지 제어 회로(219)로부터 프리차지 전압(VPRE)이 출력된다.

도 15는 본 발명의 제 2 실시형태에 있어서 각 신호의 타이밍차트이다. 프리차지 제어 회로(219)로 입력되는 프리차지 타이밍 신호(TPRE)가 로우 레벨로 되면, 데이터 신호선(150)으로 프리차지 전압(VPRE)이 출력된다. 따라서, 데이터 신호(DT)가 프리차지 전압(VPRE)로 변화한다. 그리고, DELAY(OUT) 신호가 로우 레벨로 된 타이밍에서 프리차지 제어 회로(219)에 유지되어 있던 계조 전압(Vd)가 데이터 신호선(150)으로 출력되기 때문에, 프리차지 전압(VPRE)의 데이터 신호(DT)는 그 타이밍부터 다음의 계조 전압(Vd)으로 변화한다.

이어서, 제 2 실시형태에 있어서 라이트 전압의 계조 전압차 의존성에 대해서 설명한다. 또한, 열 방향 패널 위치 의존성에 대해서는, 제 1 실시형태와 동일하기 때문에 설명을 생략한다.

도 16은 본 발명의 제 2 실시형태에 있어서 데이터 라이트 시의 전압 변화(열 방향 패널 위치가 일정한 경우)의 계조 전압차 의존성을 설명하는 도면이다.

도 16에서, <a> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 프리차지 전압(VPRE)으로부터 높은 계조 전압(Vd)으로 일어나는 경우 (VPRE < Vd)를 나타내고, <b> 부분은 데이터 신호(DT) 및 게이트 전압(VG)의 변화가 프리차지 전압(VPRE)으로부터 낮은 계조 전압(Vd)으로 변화하는 경우(VPRE > Vd)를 나타낸다. 각각의 경우에 있어서, 계조 전압(Vd)이 다른 2 단계에 대해서 예시하고 있다.

도 16에 나타내는 바와 같이, VD1의 계조 전압차에 대해서는 LAT 신호의 폴링 시점으로부터 제1 시간(TD1)만큼 지연된 시점에서, 계조 전압의 변화가 개시된다. 마찬가지로, VD2의 계조 전압차에 대해서는 LAT 신호의 폴링 시점을부터 제2 시간(TD2) 만큼 지연된 시점에서 계조 전압의 변화가 개시된다. 각각의 데이터 신호(DT)로 나타내는 바와 같이, 계조 전압차가 적을수록 목적으로 하는 계조 전압(Vd)에 빠르게 도달하기 때문에, 지연 시간(TD)를 크게 하여 계조 전압의 변화가 개시되는 타이밍을 지연시키고 있다.

종래 기술과 같이, 계조 전압의 출력 타이밍의 조정을 행하지 않는 경우에는, 실제로 라이트된 계조 전압(게이트 전압(VG))의, 본 래 라이트하고자 하는 계조 전압에 대한 비율은 그 라이트하고자 하는 계조 전압(보다 상세하게는 프리차지 전압에 대한 계조 전압차)에 의해 다른 것으로 되어 버린다.

한편, 본 발명의 제 2 실시형태와 같이, 계조 전압의 변화가 개시되는 타이밍을 달르게 함으로써, 라이트하고자 하는 계조 전압에 의존하지 않고, 샘플링 타이밍에서 데이터 신호(DT)들이 라이트하고자 하는 계조 전압(이상적인 계조 전압)에 동일한 수준으로 근접할 수 있다. 즉, 실제로 라이트된 계조 전압(게이트 전압(VG))의, 본래 라이트하고자 하는 계조 전압에 대한 비율이 그 라이트하고자 하는 계조 전압(보다 상세하게는 프리차지 전압에 대한 계조 전압차)에 따라 달라지는 것을 억제할 수 있다. 따라서, 계조 표현성의 저하를 억제할 수 있다.

도 17은 본 발명의 제 2 실시형태에 있어서 계조 전압차를 설명하는 도면이다.

표시 장치(10)로 입력되는 계조 데이터(Vi)는 제어부(80)에 의해, 도17에 나타내는 바와 같은 γ 커브에 기초하여 계조 전압(Vd)으로 변환된다. 따라서, 이 예에 있어서는, 계조 데이터(Vi)으로부터 γ 커브에 기초하여 계조 전압(Vd)를 산출하고, 프리차지 전압(VPRE)와 계조 전압(Vd)와의 차를 계조 전압차로 한다.

도 18은 본 발명의 제 2 실시형태에 있어서 지연 시간(TD)과 계조 전압차와의 관계를 설명하는 도면이다.

도 18에 나타내는 바와 같이, 계조 전압차(|VPRE - Vd|)가 작을수록 빠르게 목적으로 하는 계조 전압(Vd)에 도달하기 때문에, 계조 전압차(|VPRE - Vd|)가 작을수록 지연 시간(TD)이 커지는 관계를 갖는다. 이러한 관계에 의해서 DELAY(DATA) 신호가 결정된다. 이 예에서 DELAY(DATA) 신호는 VD1의 계조 전압차에 대해서는 제1 시간(TD1)만큼 지연시키고, VD2의 계조 전압차에 대해서는 제2 시간(TD2)만큼 지연시킨다.

또한, 도 17로부터도 알 수 있는 바와 같이, 제 2 실시형태에 있어서는, 계조 전압차(VD)는 프리차지 전압(VPRE)를 기준으로 하고 있다. 프리차지 전압(VPRE)이 계조 전압(Vd)의 중앙 값인 경우, 계조 전압차(VD=|VPRE-Vd|)의 최대 값은 제 1 실시형태의 계조 전압차(VD)의 최대 값(계조 전압(Vd)의 최대값과 최소값과의 차)의 절반이 된다. 그러므로, 제 2 실시형태에 있어서는, 제 1 실시형태에 비해 계조 전압의 변화량이 적어지고, 지연 시간(TD)의 최대값을 감소시킬 수도 있다.

도 19는 본 발명의 제4 실시 형태에 따른 표시 장치의 기능 블록도를 나타낸다.

본 실시형태에 따른 표시 장치는 패널(101), 데이터 드라이버(103), 및 스캔 드라이버(104)를 구비한다. 패널(101)에는 각각이 스캔 드라이버(104)에 접속된 복수의 주사선(SCAN(1), SCAN(2), 및 SCAN(3))이 배치되어 있다. 또한, 패널(101)에는, 각각이 데이터 드라이버(103)에 접속된 복수의 데이터선(DT(1), DT(2) 및 DT(3))이 배치되어 있다. 복수의 주사선(SCAN(1), SCAN(2) 및 SCAN(3))의 각각은 복수의 데이터 신호선(DT(1), DT(2) 및 DT(3)) 각각과 교차하고 있다. 또한 주사선의 수는 임의로 할 수 있다. 또한, 데이터선의 수도 적어도 2 개이면, 임의로 할 수 있다.

복수의 주사선(SCAN(1), (SCAN(2)) 및 SCAN(3))의 각각과 복수의 데이터 신호선(DT(1), DT(2) 및 DT(3))의 각각의 교차 위치에 대응하여, 화소 회로(102)가 패널(101)에 배치된다. 화소 회로(102)는 주사선에 의해 선택될 때, 데이터 신호선에 공급되어 있는 계조 데이터 신호를 받아들이고, 화소 회로(102)에 대응하는 화소의 표시 동작을 실시하는 회로이다.

화소 회로로서는, 액정 표시 소자에 의해 화소의 표시를 행하는 회로, 유기 EL 소자에 의해 화소의 표시를 행하는 회로 등을 사용할 수 있다. 화소 회로의 일 예로서, 도 20은 유기 EL 소자에 의한 화소 회로를 나타낸다.

도 20에 있어서는, 화소 회로의 구성은 다음과 같이 되어 있다. 트랜지스터(M1 및 M2)는 P 형 트랜지스터로 구성되고, 트랜지스터(M2)의 게이트 전극이 복수의 주사선 중의 하나의 주사선(SCAN)에 접속되고, 트랜지스터(M2)의 소스 전극 또는 드레인 전극의 한 쪽이 복수의 데이터선 중의 하나의 데이터 신호선(DT)에 접속되고, 트랜지스터(M2)의 소스 전극 또는 드레인 전극의 다른 쪽이, 콘덴서(C1)의 일단의 전극과 트랜지스터(M1)의 게이트 전극에 접속되어 있다. 트랜지스터(M1)의 소스 전극 또는 드레인 전극의 한 쪽은 전원 단자(ELVDD)와 콘덴서(C1)의 타단의 전극에 접속되고, 트랜지스터(M1)의 소스 전극 또는 드레인 전극의 다른 쪽은 유기 EL 소자의 애노드 전극에 접속되어 있다. 유기 EL 소자의 캐소드 전극은 전원 단자(ELVSS)에 접속되어 있다.

도 21은 도 20에 나타내는 화소 회로의 동작을 설명하기 위한 도면이다.

시간의 경과에 따라서, 데이터 신호선(DT)에 계조 데이터 신호(k-2, k-1, k, k+1)가 공급된다. 이 때, 주사선(SCAN)에 접속된 화소 회로로 계조 데이터 신호(k)를 받아들이기 위해서는 주사선(SCAN)에 공급되는 주사선 신호는 부호(301)이 나타내는 바와 같이 하이 레벨로부터 로우 레벨로 하강하고, 1 수평 기간의 경과 후에 있어서, 데이터 신호선(DT)에 계조 데이터 신호(k)가 공급될 때에, 주사선 신호는 부호(302)로 나타내는 바와 같이, 로우 레벨로부터 하이 레벨로 상승한다.

주사선 신호가 하이 레벨에 있을 때는 트랜지스터(M2)는 오프 상태로 되어 있다. 한편, 주사선 신호가 로우 레벨에 있을 때는 트랜지스터(M2)는 온 상태로 되고, 데이터 신호선(DT)에 공급되어 있는 계조 데이터 신호가 콘덴서(C1)의 일단에 공급된다. 그 후, 주사선 신호가 하이 레벨로 되면, 트랜지스터(M2)가 오프 상태로 되고, 이 때의 계조 데이터 신호에 상당하는 전하가 콘덴서(C1)에 축적된다. 그 후, 콘덴서(C1)에 축적된 전하에 따른 전위가 트랜지스터(M1)의 게이트 단자와, 소스 단자 또는 드레인 단자 사이에 인가되고, 그 전위에 따른 전류가 유기 발광 다이오드에 공급된다.

도 21에 있어서, 주사선 신호는 부호(301 및 302)로 나타내는 바와 같이, 펄스 파형으로서 시간 미분이 무한 혹은 무한에 가깝게 되도록 변화한다. 그러나, 실제의 영상 표시 장치의 주사선에는 배선 저항이 존재하고, 또한, 표시 패널(10)의 전극 등과 용량 결합하고 있다. 그러므로, 주사선에 스캔 드라이버(30)로부터 도 21에 나타내는 바와 같은 펄스파를 공급하여도, 주사선의 배선 저항과 용량 결합에 의한 용량에 의해, 주사선의 펄스파가 변형하여 전달된다.

예를 들어, 부호(302)에 있어서, 상승은 주사선 상의 임의의 위치(P)와 스캔 드라이버(30) 사이의 배선 저항값을 R로 하고, 위치(P)에 있어서 용량 결합에 의한 용량값을 C로 하면, 위치(P)에 있어서, 예를 들어, 1 - EXP(-t/(CR))로 변화한다. 또한, 위치(P)가 스캔 드라이버(104)로부터 멀어짐에 따라서, R 및 C의 각각은 증가하게 된다.

따라서, 예를 들어, 주사선(SCAN(1))에 도 22의 부호(401)로 나타내는 펄스 파형의 상승이 스캔 드라이버(104)로부터 공급된 경우, 주사선(SCAN(1)) 및 데이터선(DT(1))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)의 게이트 전극으로 공급되는 신호는 부호(402)로 나타내는 바와 같이 변화하고, 주사선(SCAN(1)) 및 데이터선(DT(2))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)의 게이트 전극으로 공급되는 신호는 부호(403)으로 나타내는 바와 같이 보다 완만하게 변화하고, 주사선(SCAN(1)) 및 데이터선(DT(3))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)의 게이트 전극으로 공급되는 신호는 부호(404)로 나타내는 바와 같이 더욱 완만하게 변화하게 된다.

만약, 각 화소 회로의 트랜지스터(M2)가 주사선 신호의 H 레벨의 예를 들어 80%의 레벨의 전압으로 오프 상태로 되는 경우에는, 주사선(SCAN(1)) 및 데이터 신호선(DT(1))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 것은 부호(402)의 시점으로 되고, 주사선(SCAN(1)) 및 데이터 신호선(DT(2))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 것은 부호(403)의 시점으로 되고, 주사선(SCAN(1)) 및 데이터 신호선(DT(3))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 것은 부호(404)의 시점으로 된다. 그러므로, 스캔 드라이버(104)로부터 멀어짐에 따라, 화소 회로가 계조 데이터 신호를 받아들이는 시간이 점점 지연하여 가게 된다.

패널(101)의 대형화에 의해, 주사선의 배선 저항값은 증가하는 경향이 있고, 또한, 고해상도화에 의해, 주사선의 용량 결합에 의한 용량 값도 증가하는 경향이 있다. 그러므로, 1-EXP(-t/(CR))에 있어서 CR의 값은 커지고, 패널(101)의 대형화와 고해상도화에 의해, 상술한 지연은 커지는 경향이 있다.

여기서, 본 실시 형태에서는 데이터 드라이버(103)가 복수의 데이터 신호선 중의 어느 하나의 데이터 신호선에 계조 데이터 신호를 공급하는 타이밍을 그 중의 어느 하나의 데이터 신호선 및 주사선의 교점의 스캔 드라이버(104)로부터의 거리에 따라서 지연시키고, 복수의 데이터 신호선 중에서 적어도 2 개의 데이터 신호선에 계조 데이터 신호를 공급하는 타이밍을 달라지게 하는 구성을 사용한다. 바꾸어 말하면, 본 실시 형태에서는 데이터 드라이버(103)가 복수의 데이터 신호선 중의 어느 하나의 데이터 신호선에 계조 데이터 신호를 공급하는 타이밍을 그 중 어느 하나의 데이터 신호선과 스캔 드라이버(104) 사이의 데이터 신호선의 수에 따라서 지연시킨다.

일반적으로는, 데이터 신호선 및 주사선의 교점의 스캔 드라이버(104)로부터의 거리, 혹은, 데이터 신호선과 스캔 드라이버(104) 사이의 데이터 신호선의 수에 대하여, 스캔 드라이버(104)가 주사선 신호를 하이 레벨로 한 시점부터 계조 데이터 신호를 공급할 때까지 지연 시간의 길이를 단조 증가시킬 수 있다. 또한, 단조 증가는 여기에서는 협의의 단조 증가 뿐만 아니라, 광의의 단조 증가도 의미한다.

도 23은 데이터 신호선에 계조 데이터 신호를 공급하는 타이밍을 지연시킨 상태를 나타내는 타이밍차트이다.

주사선(SCAN(1))을 예를 들면, 주사선(SCAN(1)) 및 데이터 신호선(DT(1))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 시점은 부호(402)의 시점이고, 주사선(SCAN(1)) 및 데이터 신호선(DT(2))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 시점은 부호(403)의 시점이며, 주사선(SCAN(1)) 및 데이터선(DT(3))의 교차 위치에 대응하는 화소 회로의 트랜지스터(M2)가 오프로 되는 시점은 부호(404)의 시점이다. 여기서, 부호(401)와 부호(402)와의 시간차를 DELAY1로 나타내면, 데이터 신호선(DT(1))으로 계조 데이터 신호를 공급할 때, DELAY1의 시간 길이만큼 지연시킨다. 마찬가지로, 부호(402)와 부호(403)와의 시간차를 DELAY2로 나타내면, 데이터 신호선(DT(2))으로 계조 데이터 신호가 공급되는 시점은, 데이터 신호선(DT(1))으로 계조 데이터 신호가 공급되는 시점으로부터 DELAY2의 지연 시간을 갖는다. 또한, 마찬가지로, 부호(403)와 부호(404)와의 시간차를 DELAY3으로 나타내면, 데이터 신호선(DT(3))으로 계조 데이터 신호가 공급되는 시점은, 데이터 신호선(DT(2))으로 계조 데이터 신호가 공급되는 시점으로부터 DELAY3의 지연 시간을 갖는다. 이것에 의해, 주사선(SCAN(1))을 전달하는 펄스가 변형되더라도, 주사선(SCAN(1))에 접속되는 화소 회로 각각에서 계조 데이터 신호를 받아들일 수 있다. 이것에 의해, 의도된 영상을 본 실시형태에 따른 영상 표시 장치에 표시할 수 있다.

도 24는 데이터 드라이버(103)의 기능 블록도의 일 예를 나타낸다.

데이터 드라이버(103)은 데이터 신호선(DT1(1))에 대응하여, 데이터 래치 회로(A)(601), 데이터 래치 회로(B)(602), 출력 제어 회로(603) 및 출력 버퍼(604)를 갖는다. 다른 데이터 신호선에 대해서도 동일하기 때문에, 여기에서는 DT(1)에 대응하는 부분에 대해서 설명한다.

데이터 래치 회로(A)(601)은 대응하는 데이터 신호선에 접속된 화소 회로에 의해 표시하고자 하는 표시 데이터(1)와 클럭 신호CLK(1)가 입력된다. 표시 데이터(1)는 클럭 신호(1)에 따라서 데이터 래치 회로(A)(601)에 래치된다. 데이터 래치 회로(A)(601)에 래치된 표시 데이터(1)는 그 다음 데이터 래치 회로(B)(602)로 입력되고, 출력 타이밍 신호(LAT')에 따라서, 출력 제어 회로(603) 및 출력 버퍼(604)를 통해 계조 데이터 신호로서 데이터선(DT(1))으로 출력된다.

여기서, 출력 타이밍 신호(LAT')는 데이터 드라이버(103)의 외부로부터 입력되거나 또는 데이터 드라이버(103)의 내부에서 생성되는 출력 타이밍 신호(LAT)가 지연 제어 회로(611)에 의해 지연된 신호이다. 출력 타이밍 신호(LAT)는 스캔 드라이버(104)가 복수의 주사선으로부터 하나의 주사선의 선택을 변경하는 것에 동기하는 신호이다. 통상적으로, 출력 타이밍 신호(LAT)는 주사선에 펄스파를 공급할 때 파형의 변형이나 지연이 발생하지 않는 것으로 상정한 타이밍에서, 데이터 신호선으로 계조 데이터 신호를 출력하는 것을 나타낸다.

그러나, 상술한 바와 같이, 주사선에 펄스파를 공급할 때 파형의 변형이나 지연이 발생하기 때문에, 지연 제어 회로(611)는 스캔 드라이버(104)로부터의 주사선 신호를 로우 레벨에서부터 하이 레벨로 상승시키고 나서 데이터 신호선(DT(1))에 접속된 화소 회로의 트랜지스터(M2)가 오프로 될 때까지의 시간인 DELAY1의 시간만큼 지연시킨다.

마찬가지로, 데이터 신호선(DT(2))으로 출력되는 계조 데이터 신호를, 데이터 신호선(DT(1))으로 출력되는 계조 데이터 신호보다도 DELAY2의 시간만큼 지연 시키기 위해, 출력 타이밍 신호(LAT')을 지연 제어 회로(612)로 입력하고, 데이터 신호선(DT(2))에 대응하는 데이터 래치 회로(B)(602)로 출력 타이밍 신호(LAT'')를 얻어서 출력한다. 데이터 신호선(DT(3))에 대해서의 출력 타이밍 신호(LAT''')에 대해서도 동일하고, 출력 타이밍 신호(LAT'')을 지연 제어 회로(613)로 입력하여 출력 타이밍 신호(LAT''')를 얻는다. 즉, 본 실시 형태에 있어서는, 지연 제어 회로들(611, 612, 613)를 직렬 접속하고, 출력 타이밍 신호를, 스캔 드라이버(104)과 데이터선과의 거리에 따라서 지연시킬 수 있다.

지연 제어 회로들(611, 612, 613) 각각에 의한 지연 시간의 길이는 주사선에 펄스파를 공급한 때의 파형의 변형 등을 설계 시에 계산하여 고정하여 둘 수도 있다. 예를 들어, 상술한 C 및 R의 곱인 시간 정수에 기초하여 결정하여 둘 수 있다. 또한, 지연 제어 회로들(611, 612, 613) 각각에 의한 지연 시간의 길이를 변경 가능하게 할 수도 있다.

도 25는 지연 시간의 길이를 변경가능하게 하는 지연 제어 회로(701)의 기능 블록도의 일 예를 나타낸다. 지연 제어 회로(701)은 직렬로 접속된 지연(DELAY) 회로(702, 703, 704 및 705)를 갖는다. 또한, 지연(DELAY) 회로(702, 703, 704 및 705) 각각의 출력은 스위치(707, 708, 709 및 710) 각각의 일단으로 입력된다. 스위치(707, 708, 709 및 710)은 제어 신호(DELAY_SET)에 의해, 어느 하나가 선택되고, 출력한다. 그 구성에 의해, 4 종류의 지연 시간의 길이를 선택할 수 있다.

지연 제어 회로들(611, 612, 613) 각각에 의한 지연 시간의 길이를 변경 가능하게 하는 이유 중의 하나는 주사선에 펄스파를 공급할 때에 지연이 발생하도록, 데이터 신호선에 계조 데이터 신호를 공급할 때에 지연이 발생하기 때문이다. 그러므로, 선택되는 주사선과 데이터 드라이버(103)와의 거리에 따라서, 지연 제어 회로들(611, 612, 613) 각각에 의한 지연 시간의 길이를 제어할 수 있다.

도 26은 도 24에 있어서 LAT, LAT', LAT'' 및 LAT''' 과 DT(1), DT(2) 및 DT(3)의 타이밍차트를 나타낸다.

출력 타이밍 신호(LAT)를 DELAY1 지연시킨 신호가 LAT'로 된다. LAT'에 의해, DT(1)로의 계조 데이터 신호의 출력이 제어된다. 마찬가지로, LAT'를 DELAY2 지연시킨 신호가 LAT''로 된다. LAT''에 의해, DT(2)로의 계조 데이터 신호의 출력이 제어된다. 또한, 마찬가지로, LAT''를 DELAY3 지연시킨 신호가 LAT'''로 된다. LAT'''에 의해, DT(3)으로의 계조 데이터 신호의 출력이 제어된다.

도 27은 DELAY1, DELAY2, DELAY3의 관계를 나타내는 그래프이다. 가로 축은 패널(101)에 있어서 행 방향 패널 위치를 나타낸다. 즉, 주사선의 신장 방향에 있어서 스캔 드라이버(104)로부터의 거리이다. 세로 축은 지연 시간을 나타낸다. 즉, 스캔 드라이버(104)로부터 계조 데이터 신호를 받아들이기 위한 주사선 신호의 변화가 발생한 시점부터 화소 회로의 트랜지스터(M2)가 오프되는데 요구되는 시간이다. 그래프(901)은 예를 들어, 1-EXP(-t/(CR))의 그래프에 있어서, C 및 R의 값을 행 방향 패널 위치의 증대와 함께 크게 하여 얻을 수 있다.

이 때, DELAY1은 DT(1)의 행 방향 패널 위치에 있어서 지연 시간으로 할 수 있다. DELAY2는 DT(2)의 행 방향 패널 위치에 있어서 지연 시간으로부터 DELAY1를 공제한 값으로 할 수 있다. 마찬가지로, DELAY3은 DT(3)의 행 방향 패널 위치에 있어서 지연 시간으로부터 DELAY1 및 DELAY2를 공제한 값으로 할 수 있다.

이상과 같이, 본 실시 형태에 있어서는, 주사선에 펄스파가 공급되는 시점이 지연됨에 따라서, 데이터 신호선로 계조 데이터 신호가 공급되는 시점을 지연시킬 수 있기 때문에, 의도한 영상을 표시할 수 있다.

또한, 본 실시 형태에 있어서는, 패널(101)의 일단에만 데이터 드라이버(103) 및 스캔 드라이버(104)가 배치되어 있는 것으로 하여 설명하였으나, 데이터 드라이버(103) 및 스캔 드라이버(104) 중의 어느 하나 또는 양쪽이 패널(101)의 양단에 배치되어 있는 경우에도 적용 가능하다. 그 경우, 하나의 주사선의 양단에 스캔 드라이버(104)로부터 주사선 신호가 공급되면, 지연 시간은 일반적으로는 한 쪽의 스캔 드라이버(104)로부터의 거리에 따라서 단조 증가하지 않게 되고, 패널(101)의 중앙 부근에 있어서 지연 시간이 최대로 된다.

도 28은 본 발명의 제4 실시 형태에 따른 표시 장치의 기능 블록도를 나타낸다.

본 실시형태에 따른 표시 장치는 패널(1001), 데이터 드라이버로서의 데이터 드라이버(1003-1, 1003-2 및 1003-3), 및 스캔 드라이버(1004)를 구비한다. 패널(1001)에는 각각이 스캔 드라이버(1004)에 접속된 복수의 주사선(SCAN(1), SCAN(2), SCAN(3) 및 SCAN(FB))가 배치되어 있다. 또한, 패널(1001)에는, 각각이 데이터 드라이버 중의 어느 하나에 접속된 복수의 데이터선(DT(1), DT(2) 및 DT(3))가 배치되어 있다. 복수의 주사선(SCAN(1), (SCAN(2)), SCAN(3) 및 SCAN(FB))의 각각은 복수의 데이터 신호선(DT(1), DT(2) 및 DT(3)) 각각과 교차하고 있다.

복수의 주사선(SCAN(1), (SCAN(2)) 및 SCAN(3))의 각각과 복수의 데이터 신호선(DT(1), DT(2) 및 DT(3))의 각각과의 교차 위치에 대응하여, 화소 회로(1002)가 패널(1001)에 배치된다. 화소 회로(1002)는 주사선에 의해 선택된 때에, 데이터 신호선에 공급된 계조 데이터 신호를 받아들이고, 화소 회로(1002)에 대응하는 화소의 계조를 표시하기 위한 회로이다.

단, 본 실시 형태에 있어서는, SCAN(FB)과 복수의 데이터선(DT(1), DT(2) 및 DT(3))의 각각과의 교차 위치에 대응하여, 더미 화소 회로가 접속된다.

더미 화소 회로는 화소의 계조를 표시하지 않는 회로이다. 예를 들어, 도 29에 나타내는 바와 같이, 도 2에 일 예를 나타내는 화소 회로로부터 유기 EL 소자가 제외된 회로로 이루어져 있다. 이것에 의해, SCAN(FB)를 주사선에 펄스파가 공급된 경우의 지연 시간을 취득하기 위해 사용할 수 있다.

보다 구체적으로는, 각 데이터 드라이버에는 그 데이터 드라이버에 접속된 데이터선과 SCAN(FB)과의 교점에 대응하는 더미 화소 회로와 스캔 드라이버(1004) 사이에 있어서 SCAN(FB)의 주사선 신호가 공급된다. 그리고, 각 데이터 드라이버는 이와 같이 공급됨으로써, 취득된 SCAN(FB)의 주사선 신호에 기초하여 출력 타이밍 신호를 생성한다.

도 30은 각 데이터 드라이버가 공급된 SCAN(FB)의 주사선 신호에 기초하여 출력 타이밍 신호를 생성하는 과정을 나타내는 타이밍차트이다.

주사선(SCAN(1), (SCAN(2)) 및 SCAN(3))으로 공급되는 주사선 신호의 상승 및 하강 중의 어느 하나 또는 양 쪽에 있어서 하이 레벨 및 로우 레벨을 천이하는 펄스 신호를 도 30에 있어서 SCAN(FB)의 실선과 같이 공급한다. 이렇게 하면, SCAN(FB)의 배선의 저항치 및 용량 결합에 의한 용량 값에 의해, 펄스 신호의 파형이 스캔 드라이버로부터의 거리에 따라서 변화한다.

LAT(1)를 데이터 드라이버(1003-1)로 공급된 SCAN(FB)의 주사선 신호로 하면, 그 파형은 도 30에 나타내는 바와 같이 된다. 마찬가지로, LAT(2), LAT(3) 각각을 데이터 드라이버(1003-2, 1003-3)에 공급된 SCAN(FB)의 주사선 신호로 한다.

이렇게 하면, LAT(1), LAT(2) 및 LAT(3)의 각각이, 소정의 레벨로 되는 타이밍에서 DT(1), DT(2) 및 DT(3)으로 공급하는 계조 데이터 신호를 전환할 수 있다.

도 31은 각 데이터 드라이버가, 공급된 SCAN(FB)로부터 취득되는 주사선 신호(LAT(1), LAT(2) 및 LAT(3))에 기초하여 각각의 출력 타이밍 신호(LAT_INIT(1), LAT_INIT(2) 및 LAT_INIT(3))를 생성하는 기능을 설명하는 도면이다.

각 데이터 드라이버에는 LAT 펄스 생성 회로가 구비되고, LAT(1), LAT(2) 및 LAT(3) 중의 어느 하나의 신호가 입력된다. LAT 펄스 생성 회로는 입력된 신호가 소정의 레벨로 되는 것을 검출하면, 출력 타이밍 신호(LAT_INIT(1), LAT_INIT(2) 및 LAT_INIT(3))중의 어느 하나를 데이터 래치 회로(2)로 출력한다.

도 32는 SCAN(FB)로부터 취득되는 LAT(1), LAT(2) 및 LAT(3)으로부터 생성되는 LAT_INIT(1), LAT_INIT(2) 및 LAT_INIT(3)의 관계를 나타내는 타이밍차트이다.

도 32에 나타내는 바와 같이 SCAN(FB)로 공급되는 펄스파가 변형하고, 소정의 레벨에 도달하기 위한 지연 시간에 따라서LAT_INIT(1), LAT_INIT(2) 및 LAT_INIT(3) 각각이 로우 레벨로 천이하는 타이밍이 지연한다. 이것에 의해, DT(1), DT(2) 및 DT(3)로 공급되는 계조 데이터 신호의 전환 타이밍이 지연하는 것으로 된다.

이상과 같이, 본 실시 형태에 있어서는, 실시 형태1에 있어서와 같은 지연 제어 회로를 사용하지 않고, 계조 데이터 신호의 전환 타이밍을 지연시킬 수 있다. 이것에 의해, 의도한 영상을 표시할 수 있다.

또한, 본 실시 형태에 있어서는, 패널(1001)의 일단에만 데이터 드라이버 및 스캔 드라이버가 배치되어 있는 것으로 설명하였으나, 데이터 드라이버 및 스캔 드라이버 중의 어느 한 쪽 또는 양쪽이 패널(1001)의 양단에 배치되어 있는 경우에도 적용 가능하다.

또한, SCAN(FB)에는 더미 화소 회로가 접속되는 것으로 하였으나, 다른 주사선에 접속되는 화소 회로와 동등하게 화소 표시를 행하게 할 수 있다. 그 경우, SCAN(FB)에는 도 30과 같이, 주사선(SCAN(1), (SCAN(2)) 및 SCAN(3))에 공급되는 주사선 신호의 상승 및 하강 중의 어느 하나 또는 양 쪽에 있어서 하이 레벨 및 로우 레벨로 천이하는 펄스 신호가 인가될 수 없고, SCAN(FB)가 선택된 때에만 하이 레벨 및 로우 레벨을 천이하는 신호가 인가될 수 있다. 그 경우, SCAN(FB)가 선택되지 않는 동안 계조 데이터 신호를 전환시키기 위해, LAT 펄스 생성 회로에 지연 시간을 기억시켜서, 출력 타이밍 신호를 생성시킬 수도 있다.

1 : 전자 기기 10 : 표시 장치
20 : 데이터 드라이버 21 : 데이터 드라이버 출력 제어 회로
30 : 스캔 드라이버 80 : 제어부
90 : 전원 100 : 화소 회로
140 : 주사선 150 : 데이터 신호선
211 : 데이터 래치 회로(A) 213 : 데이터 래치 회로(B)
215 : 출력 제어 회로 217 : 출력 버퍼
219 : 프리차지 제어 회로 221 : 데이터 비교 회로
223 : 지연 시간 연산 회로 225 : 지연 제어 회로
101 : 패널 102 : 화소 회로
103 : 데이터 드라이버 104 : 스캔 드라이버

Claims (16)

1. 데이터 드라이버에 접속된 복수의 데이터 신호선과, 스캔 드라이버에 접속된 복수의 주사선이 교차하고, 교차에 대응하여 마련된 복수의 화소를 갖는 표시 장치에 있어서,
   상기 데이터 드라이버는,
   상기 데이터 신호선들 중 하나의 데이터 신호선 및 상기 주사선들 중 현재 주사선에 연결된 제1 화소의 계조를 지정하는 현재 계조 전압을 출력하는 수단;
   상기 데이터 신호선 및 상기 주사선들 중 다음 주사선에 연결된 제2 화소의 계조를 지정하는 다음 계조 전압을 취득하는 수단;
   상기 데이터 신호선이 현재 유지하고 있는 상기 현재 계조 전압과 상기 다음 계조 전압에 기초하여 제1 지연 보정값을 산출하는 수단;
   상기 다음 주사선의 위치에 기초하여, 제2 지연 보정값을 산출하는 수단; 및
   상기 데이터 신호선으로 상기 다음 계조 전압을 출력하는 타이밍을 상기 제 1 및 제2 지연 보정 값에 기초하여 지연시키는 수단을 포함하는 것을 특징으로 하는 표시 장치.
2. 삭제
3. 제 1 항에 있어서,
   상기 제 2 지연 보정 값은, 상기 데이터 신호선의 CR 시정수에 기초하여 산출되는 것을 특징으로 하는 표시 장치.
4. 삭제
5. 제 1 항 및 제 3 항 중 어느 한 항에 있어서,
   상기 데이터 드라이버는,
   상기 데이터 신호선으로 상기 다음 계조 전압을 출력하기 전에 프리차지 전압을 출력하는 수단을 더 포함하고,
   상기 데이터 신호선이 유지하고 있는 전압은, 상기 프리차지 전압을 나타내는 것을 특징으로 하는 표시 장치.
6. 데이터 드라이버에 접속된 복수의 데이터 신호선과, 스캔 드라이버에 접속된 복수의 주사선이 교차하고, 교차에 대응하여 마련된 복수의 화소를 갖는 표시 장치의 구동 방법에 있어서,
   상기 데이터 드라이버는,
   상기 데이터 신호선들 중 하나의 데이터 신호선 및 상기 주사선들 중 현재 주사선에 연결된 제1 화소의 계조를 지정하는 현재 계조 전압을 출력하고,
   상기 데이터 신호선 및 상기 주사선들 중 다음 주사선에 연결된 제2 화소의 계조를 지정하는 다음 계조 전압을 취득하고,
   상기 데이터 신호선이 현재 유지하고 있는 상기 현재 계조 전압과 상기 다음계조 전압에 기초하여 제 1 지연 보정값을 산출하고,
   상기 다음 주사선의 위치에 기초하여, 제2 지연 보정값을 산출하고,
   상기 데이터 신호선으로 상기 다음 계조 전압을 출력하는 타이밍을 상기 제1 및 제2 지연 보정 값에 기초하여 지연시키는 것을 특징으로 하는 표시 장치의 구동 방법.
7. 삭제
8. 제 6 항에 있어서,
   상기 제 2 지연 보정 값은, 상기 데이터 신호선의 CR 시정수에 기초하여 산출되는 것을 특징으로 하는 표시 장치의 구동 방법.
9. 삭제
10. 제 6 항 및 제 8 항 중 어느 한 항에 있어서,
    상기 데이터 신호선으로 상기 다음 계조 전압을 출력하기 전에 프리차지 전압을 출력하는 것을 더 포함하고,
    상기 데이터 신호선이 유지하고 있는 전압은, 상기 프리차지 전압을 나타내는 것을 특징으로 하는 표시 장치의 구동 방법.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제

Images