KR102176513B1 - Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑 - Google Patents

Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑 Download PDF

Info

Publication number
KR102176513B1
KR102176513B1 KR1020167002578A KR20167002578A KR102176513B1 KR 102176513 B1 KR102176513 B1 KR 102176513B1 KR 1020167002578 A KR1020167002578 A KR 1020167002578A KR 20167002578 A KR20167002578 A KR 20167002578A KR 102176513 B1 KR102176513 B1 KR 102176513B1
Authority
KR
South Korea
Prior art keywords
region
fin
impurity
impurity source
dielectric layer
Prior art date
Application number
KR1020167002578A
Other languages
English (en)
Other versions
KR20160063310A (ko
Inventor
왈리드 엠. 하페즈
치아-홍 잔
젱-야 디. 예
슈-유 창
네빌 디아스
차나카 무나싱헤
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160063310A publication Critical patent/KR20160063310A/ko
Application granted granted Critical
Publication of KR102176513B1 publication Critical patent/KR102176513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

불순물 소스막은 비평면 반도체 핀 구조의 일부를 따라 형성된다. 불순물 소스막은 소스막으로부터 반도체 핀 내로 확산하는 것에 이어서 전기적으로 활성 상태가 되는 불순물의 소스로서 기능할 수 있다. 일 실시예에서, 불순물 소스막은 핀의 활성 영역과 기판 사이에 배치되는 서브-핀 영역의 일부의 측벽 표면에 인접하여 배치되고 활성 영역보다 기판에 더 근접한다. 추가적인 실시예들에서, 불순물 소스막은 기판이 영역으로부터 활성 핀 영역을 전기적으로 분리하는 분리 구조의 적어도 일부인 P/N 접합을 형성하는 기판의 영역에 대해 서브-핀 영역을 상보적으로 도핑시키는 도펀트의 소스를 제공할 수 있다.

Description

FINFET 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑{ISOLATION WELL DOPING WITH SOLID-STATE DIFFUSION SOURCES FOR FINFET ARCHITECTURES}
본 발명의 실시예들은 일반적으로 집적 회로들(ICs)에 관한 것으로, 보다 구체적으로 FinFET들의 웰 불순물 도핑에 관한 것이다.
모놀리식 IC들은 일반적으로 실리콘 웨이퍼와 같은 평면 기판 위에 제조된 금속-산화물-반도체 전계-효과 트랜지스터들(MOSFETs)과 같은 다수의 트랜지스터를 포함한다. 시스템-온-칩(SoC) 아키텍처들은 아날로그 및 디지털 회로 양쪽 모두에서 트랜지스터들을 사용한다. 고속 아날로그 및 디지털 회로의 모놀리식 통합은 부분적으로 문제가 있을 수 있으며, 그 이유는 디지털 스위칭이 아날로그 회로의 정밀도 및 선형성을 제한할 수 있는 기판 잡음을 유도할 수 있기 때문이다. 따라서, 기판 분리를 더 크게 하는 것은 향상된 SoC 성능에 이점이 된다.
도 1a는 제1 포트(Port 1)와 제2 포트(Port 2) 간의 기판 분리를 측정하기 위해 사용될 수 있는 모놀리식 디바이스 구조(101)의 배열을 나타낸다. 일반적으로, 신호 S1은 Port 1에 인가되고 대응하는 잡음 신호 S2의 세기는 2개의 신호 세기들의 비율(S2/S1)로서 정의된 분리에 의해 Port 2에서 측정된다. 가드 링(110)과 같은 가드 링 구조들과, 딥 웰(120)과 같은 웰 분리 구조들은, 기판 분리를 향상시키기 위해 제공될 수 있다. 도시된 바와 같이, 가드 링(110)은 반전된 다이오드가 임의의 잡음 감지 회로(예를 들어, 아날로그 회로의 하나 이상의 트랜지스터들)를 확실히 에워싸는 P/N/P 불순물 타입 영역들을 형성한다. 그와 같은 가드 링 구조들은 20dB 이상에 의해 분리를 향상시킬 수 있다. 기판 분리는 가드 링(110) 내에서 (n형 트랜지스터들이 배치될 수 있는) p웰 아래에 배치된 n형 영역을 포함하는 예시적인 딥 웰(120)에 의해 더욱 향상될 수 있다. 가드 링(110)과 딥 웰(120)의 n형 영역들은 Port 1과 Port 2 사이의 기판 분리를 더욱 향상시키기 위해, 트리플-웰 프로세스에서 종종 발견되는 바와 같이, 연속적으로 형성될 수 있다. 그와 같은 딥 웰 분리들은 단독으로 가드 링 구조에 대해, 35dB 이상에 의해 분리를 향상시킬 수 있다.
딥 웰 구조들은 일반적으로 예를 들어, n웰을 위한 고에너지 인(phosphorus) 주입에 의한 이온 주입을 통해 제조된다. 고에너지는 충분한 웰 깊이를 달성하기 위해 필요하며, 이 깊이는 도 1b에 도시된 바와 같이, 특히 상부에 놓여진 액티브 디바이스 실리콘이 비평면(예를 들어, finFET) 아키텍처(102)를 갖는, 기판의 상부면 아래에 수백의 나노미터일 수 있다. 그러나, 그와 같은 주입 프로세스들은 상부에 놓여진 액티브 디바이스 실리콘(150)에 손상을 입힐 수 있고, 또한 디바이스 스케일링의 리미터(limiter)일 수 있는 주입된 종(species) 농도 프로파일과 연관된다.
따라서, 양호한 분리를 제공하고 비평면 디바이스 아키텍처들을 잘 받아들이는 웰 도핑을 위한 디바이스 구조들 및 기술들이 유익할 것이다.
본 명세서에 설명된 재료는 첨부 도면들에서 제한이 아니라 예로서 예시되어 있다. 예시의 단순성 및 명료성을 위해, 도면들에 도시된 엘리먼트들은 반드시 비율에 맞춰 그려진 것은 아니다. 예를 들어, 일부 엘리먼트들의 치수들은 명료성을 위해 다른 엘리먼트들에 비해 과장될 수 있다. 또한, 적절한 것으로 고려되는 경우, 대응하거나 유사한 엘리먼트들을 나타내기 위해서 도면들 간에 참조 라벨들이 반복되었다. 도면들에서:
도 1a는 모놀리식 반도체 디바이스의 2개의 영역들 사이에 분리의 레벨을 평가하기 위한 종래 구조의 단면도이다;
도 1b는 모놀리식 반도체 디바이스의 서브-핀(sub-fin) 영역에 분리 웰을 형성하기 위한 종래 주입 기술을 도시한 종래의 구조의 단면도이다;
도 2a는 실시예에 따라, 분리 웰 도핑을 위한 고체-상태 확산 소스들을 갖는 finFET 아키텍처를 갖는 통합 마이크로전자 디바이스의 평면도이다;
도 2b는 실시예에 따라, 도 2a의 통합 마이크로전자 디바이스에 도시된 B-B' 평면을 따른 단면도이다;
도 2c는 실시예에 따라, 도 2a의 통합 마이크로전자 디바이스에 도시된 C-C' 평면을 따른 단면도이다;
도 2d는 실시예에 따라, 도 2a의 통합 마이크로전자 디바이스에 도시된 D-D' 평면을 따른 단면도이다;
도 3은 실시예에 따라, 분리 웰 도핑을 위한 고체-상태 확산 소스들을 갖는 finFET 아키텍처를 갖는 통합 마이크로전자 디바이스를 형성하는 방법들을 예시한 흐름도이다;
도 4는 실시예에 따라, 웰 도핑을 위한 다수의 고체-상태 확산 소스들을 갖는 finFET 아키텍처를 갖는 통합 마이크로전자 디바이스를 형성하는 방법들을 예시한 흐름도이다;
도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 도 5g, 도 5h, 도 5i 및 도 5j는 실시예에 따라, 도 2a에 도시된 아키텍처에 도달하기 위해 도 4에 예시된 특별한 제조 동작들이 수행되는 진전된 finFET의 단면도들이다;
도 6은 본 발명의 실시예들에 따라, finFET의 서브-핀 영역의 일부에 인접한 분리 불순물 소스막들을 갖는 모놀리식 IC를 사용하는 모바일 컴퓨팅 플랫폼 및 데이터 서버 머신을 나타낸다;
도 7은 본 발명의 실시예에 따른 전자 컴퓨팅 디바이스의 기능 블록도이다.
하나 이상의 실시예들은 동봉된 도면들을 참조하여 기술된다. 특정 구성들 및 배열들이 상세히 도시되고 논의되지만, 이는 단지 예시의 목적으로 행해진 것임을 이해해야 한다. 관련 기술의 숙련된 자라면 본 설명의 사상 및 범위를 벗어나지 않고 다른 구성들 및 배열들이 가능하다는 것을 인식할 것이다. 본 명세서에 기술된 기술들 및/또는 배열들이 본 명세서에 상세히 기술된 것과는 다른 다양한 다른 시스템들 및 애플리케이션들에 이용될 수 있음은 관련 기술의 숙련된 자에게 명백할 것이다.
본 명세서의 일부를 형성하고, 예시적 실시예들을 예시하는 첨부 도면에 대한 하기 상세한 설명을 참조한다. 또한, 기타 실시예들이 이용될 수 있고, 청구 대상의 범위로부터 벗어나지 않으면서 구조적 및/또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 예컨대, 위, 아래, 상부, 하부 등의 방향 또는 참조는 단지 도면들에서의 특징들의 설명을 용이하게 하기 위해 사용될 수 있으며, 이들은 청구된 과제의 적용을 한정하려는 의도는 아니라는 것에 또한 유의해야 한다. 따라서, 하기 상세한 설명은 제한적인 의미로 취해서는 안되며, 청구된 과제의 범위는 오로지 첨부된 청구항들 및 이들의 균등물에 의해서만 정의된다.
다음의 설명에서, 복수의 상세가 제시되지만, 본 발명이 이들 특정 상세 없이 실시될 수 있다는 것은 본 분야의 숙련된 자에게 명백할 것이다. 일부 경우에, 본 발명을 모호하게 하는 것을 회피하기 위해서 잘 알려진 방법들 및 디바이스들은 상세하게 보다는 블록도 형태로 도시된다. 본 명세서 전체에 걸쳐 "실시예(an embodiment)" 또는 "일 실시예(one embodiment)"에 대한 언급은, 이 실시예와 관련하여 설명된 특별한 특징, 구조, 기능, 또는 특성이 본 발명의 적어도 일 실시예에 포함되는 것을 의미한다. 따라서, 이 명세서 전반의 다양한 곳에서 구문 "실시예에서" 또는 "일 실시예에서"의 출현은 반드시 본 발명의 동일 실시예를 지칭하는 것은 아니다. 또한, 특별한 특징들, 구조들, 기능들, 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다. 예를 들어, 2개의 실시예와 연관되는 특별한 특징들, 구조들, 기능들, 또는 특성들이 상호 배타적이지 않은 임의의 경우에 제1 실시예는 제2 실시예와 조합될 수 있다.
본 발명의 설명 및 첨부된 특허청구범위에서 사용되는 바와 같이, 단수 형태 "어떤", "한" 및 "그"는, 문맥이 명확하게 다른 것을 가리키지 않는 한, 복수 형태를 포함하는 것으로 보아야 한다. 또한, 본 명세서에서 사용되는 용어 "및/또는"은, 열거된 관련 항목들 중 하나 이상의 항목들의 임의의 및 모든 가능한 조합들을 지칭하고 포괄한다는 것을 이해해야 할 것이다.
용어 "결합된(coupled)" 및 "접속된(connected)"은, 이들의 파생어와 함께, 본 명세서에서 컴포넌트들 간의 기능적 또는 구조적 관계들을 설명하는데 사용될 수 있다. 이러한 용어들은 상호에 대한 동의어로서 의도되는 것은 아니라는 점을 이해해야 한다. 오히려, 특별한 실시예들에서, "접속된"은 2개 이상의 엘리먼트들이 서로 직접 물리적, 광학적, 또는 전기적으로 접촉함을 나타내는데 사용될 수 있다. "결합된"은 2개 이상의 엘리먼트들이 서로 직접적으로 또는 간접적으로(이들 사이에 다른 개재하는 엘리먼트들을 가짐) 물리적, 광학적, 또는 전기적 접촉하는 것, 및/또는 2개 이상의 엘리먼트들이(예를 들어, 인과 관계에서와 같이) 서로 상호작용하거나 협력하는 것을 나타내는데 이용될 수 있다.
본 명세서에 사용되는 "위에(over)", "아래에(under)", "사이에(between)" 및 "상에(on)"라는 용어들은, 그러한 물리적인 관계가 주목할 만한 경우에 다른 컴포넌트들 또는 층들에 대한 하나의 컴포넌트 또는 재료층의 상대적인 위치를 지칭한다. 예를 들어, 재료층들의 맥락에서, 다른 층 위에 또는 아래에 배치된 하나의 층은 다른 층과 직접적으로 접촉하고 있거나 하나 이상의 개재층들을 구비할 수 있다. 또한, 2개의 층 사이에 배치된 하나의 층은 이 2개의 층과 직접 접촉할 수도 있고, 또는 하나 이상의 개재하는 층을 가질 수도 있다. 이에 반해, 제2 층 "상의" 제1 층은 그 제2 층과 직접 접촉한다. 컴포넌트 조립들의 맥락에서 유사한 차이들이 만들어 질 것이다.
상세한 설명 및 특허청구범위 전체에 걸쳐 사용되는 바와 같이, 용어 "중 적어도 하나" 또는 "중 하나 이상"에 의해 결합되는 아이템들의 목록은 임의 조합의 목록화된 아이템들을 의미할 수 있다. 예를 들어, 문구 "A, B 또는 C 중 적어도 하나"는 A; B; C; A 및 B; A 및 C; B 및 C; 또는 A, B 및 C를 의미할 수 있다.
아래 보다 상세하게 기술된 바와 같이, 적어도 하나의 불순물 소스막은 비평면 반도체 핀 구조의 일부를 따라 형성된다. 불순물 소스막은 소스막으로부터 반도체 핀으로 확산하는 것에 이어서 전기적으로 활성 상태가 되는 불순물의 적어도 하나의 유형의 소스로서 기능할 수 있다. 그러한 실시예에서, 불순물 소스막은 핀의 활성 영역과 기판 간에 배치된 서브-핀 영역의 일부의 측벽 표면에 인접하여 배치되고 활성 영역에서보다 기판에 더 근접하여 있다. 추가적인 실시예들에서, 불순물 소스막은 활성 핀 영역을 기판의 영역으로부터 전기적으로 분리하는 분리 구조의 적어도 일부인 P/N 접합을 형성하는 기판의 영역에 대해 상보적으로 도핑된 서브-핀 영역이 되는 도펀트의 소스를 제공할 수 있다.
또한, 아래 보다 상세하게 기술된 바와 같이, finFET 아키텍처를 갖는 통합 마이크로전자 디바이스는 불순물 소스막이 기판에 근접하는 서브-핀 영역의 부분의 측벽에 인접하여 형성되는 고체-상태 확산 소스에 따라 좌우될 수 있다. 제2 막은 기판보다 활성 영역에 더 근접하는 서브-핀 영역의 부분의 측벽에 인접되도록 불순물 소스막 위에 형성될 수 있다. 제2 막은 비도핑된 분리 유전체 또는 제2 불순물 소스막일 수 있다. 도펀트들은 불순물 소스막(들)로부터 소스막들에 근접하는 서브-핀 영역의 부분들 내로 드라이브(drive)된다. 다음으로, 게이트 스택과 소스/드레인은 핀의 활성 영역에 형성된다.
실시예들에서, 통합 마이크로전자 디바이스는 기판과 기판 상에 배치된 복수의 트랜지스터들을 포함한다. 적어도 하나의 트랜지스터는 기판으로부터 연장되는 비평면 반도체 핀(즉, finFET)을 포함한다. 도 2a는 실시예에 따라, finFET 아키텍처를 가지고 분리 웰 도핑을 위한 고체-상태 확산에 적어도 부분적으로 좌우되는 트랜지스터들을 갖는 통합 마이크로전자 디바이스(200)의 평면도이다. 마이크로전자 디바이스(200)는 반도체 기판, 반도체 온 절연체(SOI) 기판, 또는 절연체 기판(예를 들어, 사파이어), 그와 유사한 것, 및/또는 이들의 조합과 같은, 그러나 이에 국한되지 않는 IC를 형성하는데 적합한 본 분야에서 공지된 임의의 기판일 수 있는 기판(205) 상에 배치된다. 한가지 예시적인 실시예에서, 기판(205)은 실리콘과 같은, 그러나 이에 국한되지 않는 실질적으로 단결정 반도체를 포함한다. 기판(205)이 n형 또는 p형 도전성일 수 있지만, 예시적인 실시예에서, 기판(205)은 p형 도전성 가지고, 비의도적으로 도핑된 실리콘 기판상에 배치된 저항성 p형 실리콘 에피택셜층을 포함할 수 있다. 제1 기판 영역(211)으로부터 연장되는 것은 비평면 반도체 보디들, 또는 "핀들"(201, 202)이고 제2 기판 영역(212)으로부터 연장되는 것은 핀들(203 및 204)이다. 핀들(201-204)은 유리하게는 실질적으로 단결정이고, 기판(205)과 동일한 결정 배향을 갖는다. 그러나, 다결정 핀 실시예들은 본 발명의 실시예들이 핀들(201-204)의 마이크로구조 또는 조성에 의해 현저하게 제한되지 않는 것과 같이 또한 가능하다. 핀들(201-204)은 모두가 동일한 반도체 조성들을 가질 수 있거나 그들 간에 상이할 수 있다. 게다가, 하나 이상의 핀은 에피택셜 층 구조를 포함하거나 동종의 반도체일 수 있다. 예시적인 반도체 조성은 실리콘, 게르마늄 또는 이들의 합금과 같은 IV족 시스템, 또는 GaAs, InP, InGaAs, 및 이와 유사한 것과 같은 III-V족 시스템, 또는 GaN과 같은 III-N족 시스템을 포함한다. 각각의 기판 영역(211, 212)내에서 분리 유전체(208)는 핀들(201-204) 사이에 배치된다. 분리 유전체(208)는 실리콘 이산화물, 실리콘 산질화물 또는 실리콘 질화물 중 하나 이상의 하나 이상의 층과 같은, 그러나 이에 국한되지 않는 임의의 종래의 조성을 가질 수 있다.
도 2b 및 도 2c에 도시된 바와 같이, 핀들(201 및 202)은 동일한 동종의 반도체이다. 기판(205)이 실질적으로 단결정 실리콘인 실시예들의 경우, 핀들(201-202)은 기판(205)과 인접하는(즉, 별개의 재료 조성의 층이 개재되지 않는) 실질적으로 단결정 실리콘이다. 핀들(201-204)은 광범위한 구조적인 형태들 및 치수를 가질 수 있다. 예시적 실시예에서, 핀들(201, 202)은 (예를 들어, x-y 평면을 따라)기판 표면의 평면에 (예를 들어, 도 2b에서의 y-z 평면 및 도 2c에서의 x-z 평면을 따라) 평행하지 않은 측벽 표면과, 둥근 형태일 수 있거나 실질적으로 기판의 상부 표면을 갖는 평면일 수 있는 상부 표면을 포함한다. 소정 실시예들에서, 핀들(201, 202)은 50nm 미만, 유리하게는 30nm 미만, 보다 유리하게는 20nm 미만의 횡방향 핀 폭(Wfin)을 갖는다. 소정의 그러한 실시예들에서, 핀들(201, 202)은 200nm 미만, 유리하게는 150nm 미만, 보다 유리하게는 20nm와 150nm 사이인 수직 높이(Hfin)만큼 기판(205)으로부터 추가로 연장된다. 핀들(201, 202)의 길이(도 2c에서의 Lfin)는 프로세스 능력, 파라미터의 요구사항, 기타 등등의 함수로써 임의적이다. 핀들(203-204)은 핀들(201, 202)과 실질적으로 동일한 핀 치수를 가질 수 있다.
실시예들에서, 반도체 핀들은 트랜지스터 채널 및 소스/드레인 반도체가 상주하는 활성 영역을 포함한다. 도 2b 및 도 2c에 도시된 바와 같이, 핀들(201, 202)은 핀의 z-높이를 따라 부분들로 분할되고, 각각의 부분은 전체 핀 높이 Hfin 미만의 z-높이를 갖는다. 핀들(201, 202)의 활성 영역은 향상된 핀 측벽 높이(H3)와 연관된다. 예를 들어, 게이트 유전체(예를 들어, 실리콘 이산화물 및/또는 실리콘 질화물 및/또는 실리콘 산질화물 및/또는 HfO2와 같은 고유전 재료(higher-K material), 또는 이와 유사한 것)와, 폴리 실리콘 및/또는 하나 이상의 금속과 같은, 그러나 이에 국한되지 않는 임의의 종래의 재료일 수 있는 게이트 전극을 포함하는 게이트 스택(260)이, 활성 핀 영역에 전기적으로 결합된다. 게이트 스택(260)의 대향 측에는 핀들(201-204)의 소스/드레인 반도체 영역들에 결합되는 소스/드레인 콘택들(255)이 있다.
실시예들에서, 반도체 핀은 핀의 활성 영역과 기판 사이에 배치되는 서브-핀 영역을 더 포함한다. 실시예들에서, 서브-핀 영역의 적어도 일부에는 하나 이상의 전기적으로 활성인 불순물이 도핑된다. 핀(201)의 경우, 서브-핀 영역은 기판(205)에 근접하며 증가된 핀 측벽 높이 H1와 연관된 하부 서브-핀 영역(210A)을 포함한다. 핀(202)은 유사한 하부 서브-핀 영역(210B)을 포함한다. 예시적인 실시예에서, 하부 서브-핀 영역들(210A, 210B)에는 인, 비소(실리콘의 n형 도펀트) 및 붕소(실리콘의 p형 도펀트)와 같은, 그러나 이에 국한되지 않는 하나 이상의 전기적으로 활성인 불순물이 불순물 도핑되지만, 임의의 종래의 도펀트 종들이 반도체 재료 시스템(예를 들어, GaN 시스템을 위한 알루미늄, 기타 등등)에 따라 선택될 수도 있다. 추가적인 실시예들에서, 하부 서브-핀 영역들(210A, 210B)은 실질적으로 동일한 불순물 및 불순물 농도를 갖는다. 예시적인 실리콘 핀 실시예들에서, 하부 서브-핀 영역들(210A, 210B)은 1017cm-3과 1019cm-3 사이의 불순물 농도를 갖는다. 그러한 실시예에서, 하부 서브-핀 영역들(210A, 210B)은 기판(205)의 도전형과 정반대인 도전형을 갖는다. 예를 들어, 기판(205)이 p형인 경우, 하부 서브-핀 영역들(210A, 210B)은 (예를 들어, 1017cm-3과 1019cm-3 사이의 인 불순물을 갖는)n형이다. 이와 같이, 하부 서브-핀 영역들(210A, 210B)은 핀들(201, 202)의 상부에 놓여진 활성 영역에 분리를 제공하는 딥 카운터-도핑된(deep counter-doped) "웰"(예를 들어, n웰)로서 기능할 수 있다.
실시예들에서, 2개의 불순물 도핑된 하부 서브-핀 영역들 간의 기판의 표면층은 또한 기판 표면층 아래에 배치되는 기판의 서브-표면 영역으로부터 명확하게 불순물 도핑된다. 도 2b를 참조하면, 기판 표면층(206)은 서브-영역들(210A, 210B)과 실질적으로 동일한 불순물 도펀트 농도(예를 들어, 1017cm-3 - 1019cm-3)를 갖는다. 추가적인 실시예들에서, 기판 표면층(206)의 두께(Ts)는 반도체 핀들(201, 202)의 횡방향 폭(Wfin)보다 크지 않고, 유리하게는 Wfin의 50％와 100％ 사이이다. 도 2a 및 도 2d에 추가로 도시된 바와 같이, 표면층(206)은 기판 영역(212)에는 없고 따라서 핀들(201-204)의 서브세트 사이에만 존재한다.
실시예들에서, 통합 마이크로전자 장치는 하부 서브-핀 영역의 측벽 표면에 인접하여 배치되는 제1 불순물 소스막을 포함한다. 그와 같은 실시예들의 경우, 불순물 소스막은 고체-상태 확산에 의해 하부 서브-핀 영역을 도핑하기 위한 불순물들의 소스로서 이용될 수 있다. 도 2a에 도시된 바와 같이, 제1 불순물 소스막(215)은 핀들(201, 202)의 대향하는 측벽들에 인접하여 배치되는데, 보다 상세하게는 핀 반도체와 직접적으로 접촉한다. 그러나, 기타 실시예들에서, 개재 재료층(intervening material layer)이 불순물 소스막과 핀 반도체간에 배치될 수 있다. 불순물 소스막(215)은 기판(205)의 상부 표면으로부터, 불순물 소스막(215)의 두께(예를 들어, 1-5nm)로부터 핀 높이 Hfin의 임의의 높은 퍼센트까지의 범위일 수 있는, 대략 H1까지 연장된다.
도 2b에서 추가로 도시된 바와 같이, 불순물 소스막(215)은 기판 표면층(206) 위에(예를 들어, 기판 표면층과 직접 접촉하여) 배치된다. 불순물 소스막(215)은 폭넓은 범위의 두께를 가질 수 있지만, 예시적인 실시예들에서, Wfin이 20nm 미만인 경우, 불순물 소스막(215)은, 핀 측벽(예를 들어, 도 2b에서의 T1)에 대해 법선 측정된 바와 같이, 10nm 미만, 유리하게는 7nm 미만, 보다 유리하게는 1nm와 5nm 사이이다. 추가 실시예들에서, 기판 표면층(206) 위에 배치된 불순물 소스막(215)은 핀 측벽과 실질적으로 동일한 두께를 갖는다(즉, 불순물 소스막(215)은 T1의 실질적으로 등각의 두께를 갖는다).
불순물 소스막(215)에는 인, 비소(실리콘의 n형 도펀트들) 및 붕소(실리콘의 p형 도펀트)와 같은, 그러나 이에 국한되지 않는 하부 서브-핀 영역 내에 존재하는 전기적 불순물이 도핑된다. 추가적인 실시예들에서, 불순물 소스막(215)은 불순물 도핑된 유리와 같은, 그러나 이에 국한되지 않는 절연성 유전체 박막이다. 소정의 그러한 실시예들에서, 불순물 소스막(215)은 붕소 도핑된 규산염 유리(BSG) 또는 인 도핑된 규산염 유리(PSG)이다. 다른 옵션은 도핑된 질화물, 도핑된 금속막, 도핑된 반도체막, 및 이와 유사한 것을 포함한다. 예시적인 실시예에서, 기판(205)이 실질적으로 p형 실리콘인 경우, 불순물 소스막(215)에는 하부 서브-핀 영역을 1017cm-3과 1019cm-3 사이의 인 불순물 농도를 갖는 n형이 되게 하는, 인과 같은 불순물이 도핑된다. 따라서, 불순물 소스막(215)은 하부 서브-핀 영역내에 원하는 불순물 농도를 제공하기 위해 충분히 높은 퇴적된 불순물 농도 및 막 두께를 갖는다. 하나의 예로서, 불순물 소스막(215)은 1020- 1021cm-3까지 인이 도핑되며 핀들(201, 202)의 측벽들과 직접 접촉하는 1-5nm 두께의 PSG막이다.
실시예들에서, 서브-핀 영역은 활성 영역에 근접하고 증가된 핀 측벽 높이 H2와 연관되는 상부 서브-핀 영역을 더 포함한다. 전체 서브-핀 측벽 높이가 H1+H2에 대응함으로써, 상부 및 하부 영역들에 대한 서브-핀의 비율은 하부 서브-핀 영역과 활성 영역간에 원하는 수직 공간을 제공하기 위해 불순물 소스막들(예를 들어, 215)의 프로세싱을 통해 가변될 수 있다. H1 및 H2는 둘다 제로가 아니라는 범위내에서 광범위하게 달라질 수 있다. 본 명세서의 다른 곳에서 추가로 설명된 바와 같이, H1=0의 한계(limit)는 도 2d에서의 핀(203)을 사용하는 finFET로 표현되고 H2=0의 한계(limit)는 도 2d에서의 핀(204)을 사용하는 finFET로 표현된다.
도 2b에 도시된 바와 같이, 불순물 소스막(215)은, 불순물 소스막(215) 위에 및/또는 핀들(201, 202)의 상부 서브-핀 영역들의 측벽 표면들에 인접하여, 배치된 분리 유전체(208) 또는 제2 불순물 소스막(235) 중 적어도 하나에 의해 상부 서브-핀 영역들(230A, 230B)의 측벽 표면에는 없다(분리 유전체(208)는 불순물 소스막들(215, 235)을 완전하게 드러내기 위해 도 2a에 투명하게 도시되어 있다). 제2 불순물 소스막이 상부 서브-핀 영역(230A)에 대해, 측벽 표면들에 인접하는 경우, 상부 서브-핀 영역에는 제2 불순물 소스막에 존재하는 불순물이 불순물 도핑된다. 분리 유전체가 상부 서브-핀 영역(230B)에 대해, 측벽 표면에 인접하는 경우, 상부 서브-핀 영역은 분리 유전체에는 유리하게 제1 불순물 소스막(215)에 존재하는 불순물이 실질적으로 없는(또한, 제2 불순물 소스막(235)에 존재하는 불순물도 실질적으로 없는) 실질적으로 비도핑된 상태일 수 있다. 도시되지는 않았지만, 실리콘 질화물 또는 이와 유사한 것과 같은 실질적으로 비도핑된 캠핑(capping) 유전체층은 불순물 소스막(215)과 불순물 소스막(235)간에 배치될 수 있고, 불순물 소스막(235)이 불순물 소스막(215)과 접촉하는 영역들에서 불순물 소스막(215)과 불순물 소스막(235)간에 도펀트들의 상호혼합을 제한하는데 도움을 줄 수 있다.
불순물 소스막(235)은 인, 비소, 또는 붕소와 같은, 그러나 이에 국한되지 않는 불순물의 고체-상태 확산 도펀트 소스의 역할을 할 수 있다. 실시예에서, 상부 서브-핀 영역(230A)과, 상부 서브-핀 영역(230A)의 측벽 표면들에 인접한 제2 불순물 소스막(235)에는, 하부 서브-핀 영역(210A)의 도전형에 대한 상보적인 도전형을 상부 서브-핀 영역(230A)에 제공하는 제2 불순물이 도핑된다. 상부 서브-핀 도핑은 또한 상부 서브-핀 영역(230A)이 상부에 놓여진 활성 핀 영역으로부터 명확하게 도핑되게 할 수 있다. 한가지 예로서, 하부 서브-핀 영역(210A)가 n형일 때 상부 서브-핀 영역(230A)은 p형이다. 상부 서브-핀 영역(230A)은 1017cm-3과 1019cm-3 사이의 불순물 농도로 도핑될 수 있다. 상부 서브-핀 도핑은 (예를 들어, 핀 활성 영역과 기판 사이에 반전 다이오드(reverse diode)가 확실하게 존재할 수 있도록) 기판(205)의 도전형의 기능으로서 특별한 MOS 구조에 필요하고; 임계 전압 조정에 필요하거나; 분리 구조의 진전에 필요한 웰-도핑을 포함하는, 하나 이상의 전기적 기능들을 제공할 수 있다. 도 2a 및 도 2b에 도시된 예시적인 실시예에서, 관련 도핑된 서브-핀 영역들(210A 및 230A)과 함께, 핀(201)은 기판-분리형 NMOS 트랜지스터의 일부를 형성한다. 관련 도핑된 서브-핀 영역들(210B 및 230B)과 함께, 핀(202)은 기판-분리형 PMOS 트랜지스터의 일부를 형성한다. 따라서, 도 2a 및 도 2b는 광범위한 통합 마이크로전자 디바이스들에 구현될 수 있는 모놀리식 CMOS 회로에 존재하는 finFET 구조들을 나타낸다.
추가적인 실시예들에서, 불순물 소스막(235)은 불순물 소스막(215)를 위한 옵션으로서 이전에 기술된 재료들 중 임의의 것을 포함한다. 소정의 그러한 실시예들에서, 불순물 소스막(235)은 불순물 소스막(215)과 동일한 재료이지만, 상보적으로 도핑된다. 예를 들어, 불순물 소스막(235)은 불순물 도핑된 유리와 같은, 그러나 이에 국한되지 않는 도핑된 절연성 유전체 박막일 수 있다. 소정의 그러한 실시예들에서, 불순물 소스막(235)은 붕소 도핑된 규산염 유리(BSG) 또는 인 도핑된 규산염 유리(PSG)이다. 다른 옵션들은 도핑된 질화물, 도핑된 금속막, 도핑 반도체막, 및 이와 유사한 것을 포함한다. 기판(205)이 실질적으로 p형 실리콘이고, 불순물 소스막(215)이 PSG인 예시적인 실시예에서, 불순물 소스막(235)은 상부 서브-핀 영역(230A)이 1017cm-3과 1019cm-3 사이의 붕소 불순물 농도를 갖는 p형이 되게 하는, 붕소와 같은 불순물이 도핑된 규산염 유리이다. 따라서, 불순물 소스막(235)은 상부 서브-핀 영역(230A) 내에 원하는 불순물 농도를 제공하기 위해 충분히 높은 퇴적된 불순물 농도 및 막두께를 갖는다. 불순물 소스막(235)은 불순물 소스막(215)에 대해 이전에 기술된 범위내의 임의의 두께를 가질 수 있다. 실시예에서, 예를 들어, 불순물 소스막(235)은 보론이 1020-1021cm-3까지 도핑되며 높이 H2를 초과하여 핀들(201, 202)의 측벽들과 직접 접촉하는 1-5nm 두께의 BSG막이다. 도 2b에 도시된 예시적인 실시예에서, 제2 불순물 소스막(235)이 불순물 소스막(215) 위에 배치되는 영역들에서, 불순물 소스막(215)은 분리 유전체(208)가 불순물 소스막(215) 위에 배치되는(즉, 불순물 소스막(235)이 없는) 영역들에서 제2 측벽 두께 T2보다 더 큰 T1의 제1 측벽 두께를 갖는다.
제2 불순물 소스막을 갖는 실시예들에서, 분리 유전체는 제1 및 제2 불순물 소스 양쪽 모두 위에 배치되고, 인접하는 반도체 핀들의 서브-핀 영역들 사이의 임의의 공간들을 또한 다시 채울 수 있다. 예를 들어, 도 2b에 도시된 바와 같이, 분리 유전체(208)는 불순물막들(215 및 235) 위에 배치되며, 이 분리 유전체(208)의 상부 표면은 서로 실질적으로 동일한 바와 같이(예를 들어, 높이 H3를 갖는) 핀들(201, 202)의 활성 영역을 정의하기 위해 불순물막(235)과 평면이다. 도시되지는 않았지만, 소정의 실시예들에서, 분리 유전체(208)는 불순물 소스막들로부터 도펀트들의 외부 확산을 제한하도록 제공될 수 있는, 불순물 소스막들(215 및 235) 중 하나 이상과 접촉하여 배치되는, 실리콘 질화물 라이너, 또는 이와 유사한 것과 같은 다수의 층들을 포함할 수 있다.
실시예들에서, 기판상에 배치된 추가적인 트랜지스터들은 상부 및 하부 서브-핀 영역을 갖는 반도체 핀을 유사하게 포함하지만, 상부 및 하부 서브-핀 영역은 상보적으로 도핑되지 않고, 균일하게 도핑될 수 있거나, 상부 서브-핀 영역, 또는 하부 서브-핀 영역 어느 것도 기판의 불순물 도핑과는 현저하게 벗어난 불순물 도핑을 갖는다. 상부 서브-핀 영역과 하부 서브-핀 영역간의 임의의 도핑 차이가 부족한 그러한 트랜지스터들은 임의의 기판 분리 접합이 부족할 수 있지만, 예를 들어, 기판 결합형 잡음 소스들에 둔감한 디지털 회로들에는 여전히 유용하다. 기판 분리를 갖는 일부 트랜지스터들과 기판 분리가 없는 다른 것들을 갖는 실시예들은 소정 SoC 구현들에서 발견될 수 있다. 예를 들어, 도 2a 및 도 2d에 도시된 바와 같이, 불순물 소스막들(215 및 235) 양쪽 모두가 반도체 핀(203)의 측벽 표면들에는 없음으로써, 하부 서브-핀 영역(210C)과 상부 서브-핀 영역(230C) 양쪽 모두는 기판(205)과 실질적으로 동일한 반도체이다. 유사하게, 기판 표면층(210D)은 기판(205)의 도전성(예를 들어 p형)을 갖는다. 이들 구조적인 특성에 의해, 핀(203)은 예를 들어, 비-기판-분리형 PMOS 트랜지스터의 일부를 형성할 수 있다. 그러나, 불순물 소스막(235)은 핀(204)에 인접하여 배치되기 때문에 상부 서브-핀 영역(230D)은 상부 서브-핀 영역(230A)과 실질적으로 동일한 웰형 도핑(예를 들어, p형)을 가질 수 있다. 따라서, 핀(204)은 예를 들어, 비-기판-분리형 NMOS 트랜지스터의 일부를 형성할 수 있다. 따라서, 도 2a 및 도 2b는 SoC와 같은, 광범위한 혼합된 신호(아날로그 및 디지털 회로) 통합 마이크로전자 디바이스들에 구현될 수 있는 모놀리식 CMOS 회로에 존재하는 finFET 구조들을 나타낸다. 도 2d에 도시된 실시예에서, 하부 서브-핀 영역(210D)은 상부 서브-핀 영역(230D)과 실질적으로 동일한 것(예를 들어, 양쪽 모두 p형)으로 도핑되고, 이는 불순물 소스(215)가 전체 서브-핀 측벽 높이 H1+H2에 이르기 때문이다.
현재 상세히 기술된 고체-상태 확산 소스들에 의해 예시적인 finFET 웰 도핑과 연관된 다수의 구조적 소자들을 이용함으로써, 그러한 구조들을 제조하는 방법들은 도 3의 흐름도를 참조하여 추가로 기술된다. 예시된 구현들에서, 프로세스(301)는 동작들(310, 320, 330, 340 및/또는 350) 중 하나 이상에 의해 예시된 바와 같이 하나 이상의 동작들, 기능들, 또는 작용들을 포함할 수 있다. 그러나, 본 명세서에서의 실시예들은 일부가 스킵될 수 있도록 동작들 중 임의의 수의 동작을 포함할 수 있다. 또한, 다양한 실시예들은 명료성을 위해 도시되지 않은 부가적인 동작들을 포함할 수 있다.
예시적 방법(301)은 반도체 핀이 상부에 배치된 기판을 수용하는 동작(310)에서 시작한다. 예를 들어, 도 2a에 도시된 각각의 핀들(201-204)을 갖는 기판은 입력 개시 재료로서 수용될 수 있다. 이러한 핀 구조들은 임의의 종래 수단에 의해 형성될 수 있기 때문에, 그들의 제조의 추가적인 설명은 본 명세서에서 제공되지 않는다.
방법(301)은 불순물 소스막이 반도체 핀들 중 적어도 하나의 서브-핀 영역의 하부만의 측벽에 인접하여 형성되는 동작(320)으로 진행한다. 다음으로, 동작(330)에서, 핀들 중 적어도 하나를 위한 서브-핀 영역의 상부의 측벽에 인접하여 막이 형성된다. 이 제2 막은 동작(310)에서 수용된 상태에 비해 서브-핀 영역의 상부의 도핑을 현저하게 변경하기에 충분한 전기적 활성 불순물들이 적어도 부족하거나 실질적으로 비도핑된 분리 유전체막 또는 제2 불순물 소스막일 수 있다.
동작(340)에서, 동작(320)에서 퇴적된 적어도 불순물 소스막으로부터의 도펀트들은 예를 들어, 기판-분리 접합을 형성하기 위해 서브-핀 영역의 하부에 드라이브된다. 퍼니스 드라이브 또는 급속 가열 어닐링(rapid thermal anneal)과 같은 임의의 가열 프로세스는 불순물 소스막에 존재하는 불순물들이 서브-핀 영역의 상부까지 멀리 확산하지 않고(예를 들어, 20-30nm 이하일 수 있는, 횡방향 핀 두께 미만까지) 하부 서브-핀 영역내에서 핀의 전체 횡방향 두께를 침투하는 충분한 고체-상태 확산을 달성하기 위해 수행될 수 있다. 다음으로, 방법(301)은 서브-핀 영역 위에 배치된 핀의 활성 영역을 이용하는 디바이스의 종래의 양태들의 형성에 의해 완성한다. 예시적인 실시예에서, 게이트 스택 및 소스/드레인들은 본 분야에서 종래의 임의의 기술을 이용하여 MOS 트랜지스터 구조를 완성하기 위해 형성된다.
도 4는 실시예들에 따라, 웰 도핑을 위한 다수의 고체-상태 확산 소스들을 갖는 finFET 아키텍처를 갖는 통합 마이크로전자 디바이스를 형성하는 방법들을 추가로 예시한 흐름도이다. 본 명세서에서의 실시예들은 일부가 스킵될 수 있도록 동작들 중 임의의 수의 동작을 포함할 수 있다. 또한, 다양한 실시예들은 명료성을 위해 도시되지 않은 부가적인 동작들을 포함할 수 있다. 그러한 방법들은 예를 들어, 도 4에 예시된 특별한 제조 동작들이 실시예에 따라, 도 2a 내지 도 2d에 도시된 아키텍처에 궁극적으로 도달하기 위해 수행되는 것과 같이, 진전된 finFET의 단면도들인, 도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 도 5g, 도 5h, 도 5i 및 도 5j에 도시된 구조들 중 하나 이상을 형성하기 위해 이용될 수 있다.
예시적인 방법(401)은 복수의 반도체 핀들을 갖는 기판을 수용하는 동작(410)에서 시작한다. 동작(410)에서 수용되는 바와 같은 예시적인 구조는 도 5a에 예시되어 있다. 도 2a 내지 도 2d와 관련하여 본 명세서의 다른 곳에서 설명된 기판들 및 핀 구조들 중 임의의 것이 입력 개시 재료로서 동작(410)에서 수용될 수 있다. 동작(415)에서, 제1 불순물 소스막은 핀들의 측벽 위에 퇴적된다. 도 5b에 도시된 예시적인 실시예에서, 불순물 소스막(215)은 핀 측벽(201A) 위에, 핀 상부 표면(201B) 위에, 및 기판(205)의 개재 표면(intervening surface)들 위에 적합하게 퇴적된다. 퇴적 기술은 화학 기상 증착(CVD), 원자층 증착(ALD) 및 물리적 기상 증착(PVD)을 포함하는 예시적인 기술들에 의해, 불순물 소스막(215)의 조성에 따라 좌우될 수 있다. 동작(415)에서 퇴적된 불순물 소스막은 하나의 특정의 예시적인 실시예인 1020-1021cm-3의 인 도핑을 갖는 PSG의 1-5nm로 이전에 기술된 두께 및 조성들 중 임의의 것을 추가로 구비할 수 있다.
도 4로 되돌아 가서, 방법(401)은 서브-핀 영역의 하부에만 인접하는 막을 보호하기 위해 제1 불순물 소스막 위에 에치 마스크가 퇴적 및 리세스되는 동작(420)으로 진행한다. 도 5c는 핀들(201, 202) 위의 레벨에서 평탄화되도록 도포되는 예시적인 에치 마스크(522)를 나타낸다. 한가지 유리한 실시예에서, 에치 마스크(522)는 종래의 기술이 적용된 임의의 종래의 포토레지스트이다. 에치 마스크(522)는 다른 재료들일 수 있거나, 비정질, 또는 "다이아몬드형" 탄소 하드마스크와 같은, 그러나 이에 국한되지 않는 하나 이상의 다른 재료들을 포함할 수 있다. 에치 마스크의 도포후에, 에치 마스크는 핀들의 기판 분리 도핑이 필요하지 않고 및/또는 원하지 않는 기판의 영역들에 있는 에치 마스크의 전체 두께를 제거하기 위해 종래의 기술들에 의해 선택적으로 패터닝될 수 있다. 예를 들어, 포토레지스트 에치 마스크는 기판의 일부로부터 에치 마스크의 영역들을 선택적으로 제거하기 위해 리소그래피 패터닝될 수 있다. 그 다음으로, 선택적으로 패터닝되든지 또는 블랭킷 형태로 패터닝되든지, 에치 마스크가 반도체 핀들 또는 개재 에치 정지층에 대해 선택적으로 리세스되어, 마스크가 불순물 소스막에 의해 추후 도핑되게 될 하부 서브-핀 영역에 인접하는 영역들에만 있는 하부에 놓여진 불순물 소스막을 보호하게 된다. 도 5d는 또한 핀 측벽 높이 H1에 대응하는 원하는 마스크 두께로 건식 또는 습식 화학 프로세스에 의해 마스크(522)를 에치 백(현상)하는 예시적인 실시예를 나타낸다.
도 4로 되돌아 가서, 동작(425)에서, 에치 마스크에 의해 보호되지 않는 불순물 소스막의 일부는 반도체 핀들 및 계면(interfacial)(에치-정지)층에 대해 선택적으로 제거된다. 임의의 종래의 에치는 불순물 소스막 조성에 따라 동작(425)에서 이용될 수 있다. 불순물 소스막이 PSG인 예시적인 실시예에서, 반도체에 대해 높은 선택도를 가진 임의의 종래의 습식 또는 건식 유전체 에치는 도 5d에 도시된 구조에 도달하기 위해 이용될 수 있다. (예를 들어, 제2 핀의 제2 서브-핀 영역의 상부 및 하부에 인접하는 제1 불순물 소스막을 비마스크하기 위해 에치 마스크를 패터닝함으로써) 에치 마스크(522)가 핀 측벽으로부터 완벽하게 제거된 임의의 영역들, 불순물 소스막(215)은 전체 서브-핀 영역으로부터 완벽하게 제거될 것이다. 핀들(201, 202)의 반도체 표면들이 예시적인 실시예에서 불순물 소스막(215)의 에칭에 의해 노출된다고 할지라도, 개재 에치 정지층은 불순물 소스막(215)이 직접적으로 핀들(201, 202)에 배치되지 않을 경우에 그 대신에 노출될 수 있다.
다음으로, 방법(401)은 옵션인 사전-드라이브(pre-drive)가 수행되는 동작(430)으로 진행될 수 있다. 수행되면, 불순물 소스막의 불순물들은 서브-핀 영역의 하부로 드라이브된다. 온도 및 시간 파라미터들은 핀 폭, 원하는 핀 도펀트 농도 및 불순물 소스막 및/또는 반도체 핀내의 불순물 이동도와 같은, 그러나 이에 국한되지 않는 다양한 인자들에 기초하여 선택될 수 있다. 예시적인 온도 범위는 700-1100C이고 예시적인 시간 범위는 30nm 미만인 예시적인 핀 폭의 경우 수 초 내지 수 분이다. 그러한 사전-드라이브의 효과들은 도펀트들(520)이 불순물 소스막(215)에 가장 근접한 서브-핀 영역의 하부에 진입하는 것은 물론, 기판(205)의 근접 영역들에 진입하는 것으로 도시된 도 5e에 나타나 있다.
사전-드라이브에 후속하여, 또는 어떠한 사전-드라이브 동작도 수행되지 않은 경우, 방법(401)은 제2 불순물 소스막이 핀들의 측벽 위에 퇴적되는 동작(435)으로 진행한다. 도 5f에 도시된 예시적인 실시예에서, 불순물 소스막(235)은 핀들(201, 202) 위는 물론, 불순물 소스막(215)(존재할 경우) 위에 적합하게 퇴적된다. 불순물 소스막(215)이 이전에 완벽하게 제거된 핀들의 경우, 불순물 소스막(235)은 핀의 전체 측벽 높이(예를 들어, Hfin)와 접촉할 수 있다. 동작(435)에서 사용되는 퇴적 기술은 CVD, ALD 및 PVD를 포함하는 예시적인 기술들에 의해, 불순물 소스막(235)의 조성에 따라 다시 좌우될 수 있다. 동작(435)에서 퇴적된 불순물 소스막(235)은 하나의 특정의 예시적인 실시예인 1020-1021cm-3의 붕소 도핑을 갖는 BSG의 1-5nm로 이전에 기술된 두께 및 조성들 중 임의의 것을 추가로 구비할 수 있다.
방법(401)은 동작(440)에서 마스킹 적어도 하나의 핀을 마스킹하고 제2 불순물 소스막의 노출부를 제거하는 것을 진행한다. 임의의 종래의 포토레지스트 에치 마스크, 에치 마스크의 포토리소그래피 패터닝, 및 하부에 놓여진 불순물막의 후속 에칭은 동작(440)에서 수행될 수 있다. 추가로 도 5g에 도시된 바와 같이, 남겨진 불순물 소스막(235)의 일부는 두께 T1을 갖는 불순물 소스막(215) 위에 배치될 수 있는 반면 다른 영역들에서의 불순물 소스막(235)의 제거는 2개의 불순물 소스막들(235, 215)간의 에치 선택도의 기능으로서, 불순물 소스막(215)의 두께를 제2 두께 T2까지 감소시킨다. 불순물 소스막(235)이 BSG이고 불순물 소스막(215)이 PSG인 예시적 실시예의 경우, 에치 선택도는 T1과 T2간의 차이는 단지 수 nm이거나 심지어 감지할 수 없도록 에쳔트 화학 반응의 적절한 선택에 매우 민감하게 이루어질 수 있다. T1과 T2간의 더 큰 구별은 다른 재료 시스템들 및/또는 제거 프로세스의 경우 가시적일 수 있다. 불순물 소스막(215)이 이전에 완벽하게 제거된 핀들의 경우, 불순물 소스막(235)은 또한 핀 반도체로부터 완벽하게 제거될 수 있다.
도 4로 되돌아 가서, 동작(450)에서, 분리 유전체는 존재하는 임의의 불순물 소스막(예를 들어, 동작들(415 및 435)에서 형성된 제1 및 제2 불순물 소스막) 위에 형성된다. 분리 유전체는 예를 들어, 갭 필링 유전체 퇴적 프로세스 및 평탄화 폴리시, 기타 등등을 갖는 임의의 종래의 기술들을 통해 형성될 수 있다. 다음으로, 동작(455)에서, 분리 유전체는 핀들의 활성 영역을 정의하기 위해 반도체 핀들 및/또는 개재 정지층에 선택적으로 리세스된다. 임의의 종래의 분리 리세스 프로세스는 핀들(201, 202)이 분리 유전체(208)의 상부 표면으로부터 측벽 높이 H3를 연장하는 활성 영역들을 갖는 도 5h에 나타낸 중간 구조를 달성하기 위해 이용될 수 있다. 동작(420)에서 수행된 에치 마스크 리세싱에 의해 정의된 바와 같은, 측벽 높이 H1와 관련하여, 분리 유전체(208)의 노출된 표면은 불순물 소스막(235)(존재할 경우)이 서브-핀 영역의 상부에 인접하는 측벽 높이 H2를 추가로 정의한다. 불순물 소스막들(215, 235) 양쪽 모두가 이전에 완벽하게 제거되었을 경우, 분리 유전체(208)의 리세싱은 기판과 실질적으로 동일한 불순물 도핑을 갖는 서브-핀 영역으로부터 활성 영역을 정의한다. 불순물 소스막(235)이 남겨졌지만, 불순물 소스막(215)이 제거된 경우, 분리 유전체(208)의 리세싱은 불순물 소스막(235)에서의 불순물의 동종 도핑을 갖는 서브-핀 영역으로부터 활성 영역을 정의한다.
서브-핀 및 활성 영역들이 현재 정의되어 있는 채로 동작(460)(도 4)에서 계속하면, 불순물 소스막들로부터의 불순물들은 불순물 소스막들에 가장 가까운 핀의 구분된 부분들로 드라이브된다. 동작(460)은 소스막(들)로부터 인접한 반도체로 도펀트들의 확산을 증진시키는데 적합하도록 본 분야에서 공지된 임의의 개선된 온도 프로세스를 수반할 수 있다. 온도 및 시간 파라미터들은 핀 폭, 원하는 핀 도핑 농도, 사전-드라이브 동작(430)이 이전에 수행되었는지, 및 불순물 소스막(들) 및/또는 반도체 핀 내의 불순물 이동도와 같은, 그러나 이에 국한되지 않는 다양한 인자들에 기초하여 선택될 수 있다. 예시적인 온도 범위는 700-1100C 이고 예시적인 시간 범위는 30nm 미만인 예시적인 핀 폭의 경우 수 초 내지 수 분이다. 도 5i에 도시된 바와 같이, 드라이브 동작(460)은 상부 서브-핀 영역(230A)에 제2 불순물을 도핑한다. 다수의 불순물 소스막들이 서브-핀 영역의 구분된 부분들에 인접하는 경우, 드라이브 동작(460)은 서브-핀 영역의 구분된 부분들에 다양한 국부 불순물 소스막들로부터의 불순물들을 도핑한다. 예를 들어, 불순물 소스막(215)이 PSG이고 불순물 소스막(235)이 BSG인 경우, 상부 서브-핀 영역에는 하부 서브-핀 영역(210A)에 대해 상보적인 도전형이 도핑된다.
다음으로, 방법(401)은 예를 들어, 기판-분리형 또는 비-기판-분리형 핀 구조들 중 하나 이상을 사용하여 CMOS 회로를 형성하기 위해 핀들의 각각의 활성 영역을 위한 게이트 스택 및 소스/드레인을 형성하고, 게이트 스택 및 소스/드레인을 상호접속하는 것과 같은, 그러나 이에 국한되지 않는 종래의 트랜지스터 제조 동작들에 의해 완성한다. 도 5j에 도시된 예시적인 실시예에서, 게이트 스택(260) 및 소스/드레인의 형성은 도 2a 내지 도 2d에 관련하여 본 명세서의 다른 곳에서 이전에 기술된 특징들 중 하나 이상을 갖는, 구조(200)에 도달한다.
도 6은 모바일 컴퓨팅 플랫폼(1005) 및/또는 데이터 서버 머신(1006)이 본 발명의 실시예들에 따라, 불순물 도핑된 서브-핀 영역들에 인접한 불순물 소스막들을 갖는 모놀리식 IC를 사용하는 시스템(1000)을 나타낸다. 서버 머신(1006)은 예를 들어, 예시적 실시예에서 패키징된 모놀리식 IC(1050)를 포함하는, 전자데이터 프로세싱에 대해 함께 네트워킹되고 랙(rack)내에 배치된 임의 수의 고성능 컴퓨팅 플랫폼들을 포함하는 임의의 상업적인 서버일 수 있다. 모바일 컴퓨팅 플랫폼(1005)은 각각의 전자 데이터 디스플레이, 전자 데이터 프로세싱, 무선 전자 데이터 송신, 또는 그와 유사한 것을 위해 구성된 임의의 휴대용 디바이스일 수 있다. 예를 들어, 모바일 컴퓨팅 플랫폼(1005)은 태블릿, 스마트 폰, 랩탑 컴퓨터, 기타 등등 중 임의의 것일 수 있으며, 디스플레이 스크린(예를 들어, 용량성, 유도성, 저항성, 터치스크린), 칩-레벨 또는 패키지-레벨 통합 시스템(1010) 및 배터리(1015)를 포함할 수 있다.
확대도(1020)에 설명된 통합 시스템(1010) 내에 배치되었는지의 여부, 또는 서버 버신(1006) 내에 독립적 패키지형 칩으로서, 패키징된 모놀리식 IC(1050)는 불순물 소스막에 인접하는 불순물 도핑된 서브-핀 영역을 갖는 적어도 하나의 finFET를 갖는 모놀리식 구조를 사용하는 메모리 칩(예를 들어, RAM), 또는 프로세서 칩(예를 들어, 마이크로프로세서, 멀티-코어 마이크로프로세서, 그래픽 프로세서, 또는 이와 유사한 것)을 포함하고, 유리하게는 기판 분리 도핑된 하부 서브-핀 영역을 갖는 적어도 하나의 finFET와 그러한 분리 도핑없이 하부 서브-핀 영역을 갖는 적어도 하나의 다른 finFET를 갖는 SoC 구조를 포함한다. 모놀리식 IC(1050)는 전력 관리 집적 회로(PMIC)(1030), 광대역 RF(무선) 송신기 및/또는 수신기(TX/RX)를 포함하는 RF(무선) 집적 회로(RFIC)(1025)(예를 들어, 디지털 베이스밴드 및 전송 경로 상의 전력 증폭기 및 수신 경로 상의 저잡음 증폭기를 더 포함하는 아날로그 프론트 엔드 모듈을 포함함), 및 그 제어기(1035) 중 하나 이상과 함께 보드, 기판 또는 인터포저(1060)에 추가로 결합될 수 있다.
기능적으로, PMIC(1030)는 배터리 전력 조절, DC-투-DC 변환 등을 수행하고, 따라서 배터리(1015)에 결합되는 입력 및 다른 기능 모듈들에 전류 공급을 제공하는 출력을 갖는다. 추가로 예시된 바와 같이, 예시적 실시예에서, RFIC(1025)는, Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생어 뿐만 아니라 3G, 4G, 5G 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜들을 포함하지만, 이에 국한되지 않는 임의의 복수의 무선 표준들 또는 프로토콜들을 구현하도록 안테나(도시 생략)에 결합되는 출력을 갖는다. 대안적인 구현들에서, 이들 보드-레벨 모듈들 각각은 모놀리식 IC(1050)의 패키지 기판에 결합된 개별 IC들상에 또는 모놀리식 IC(1050)의 패키지 기판에 결합된 단일 IC내에 통합될 수 있다.
도 7은 본 개시 내용의 적어도 일부 구현예들에 따라 배열된, 컴퓨팅 디바이스(1100)의 기능 블록도이다. 컴퓨팅 디바이스(1100)는 예를 들어, 플랫폼(1005) 또는 서버 머신(1006) 내부에서 발견될 수 있으며, 본 명세서에서 논의되는 로컬 레벨간 상호접속부들을 포함할 수 있는, 프로세서(1104)(예를 들어, 애플리케이션 프로세서)와 적어도 하나의 통신 칩(1106)과 같은, 그러나 이에 국한되지 않는 복수의 컴포넌트를 호스팅하는 마더보드(1102)를 더 포함한다. 실시예들에서, 적어도 하나의 프로세서(1104), 하나 이상의 통신 칩(1106) 또는 그와 유사한 것들. 프로세서(1104)는 마더보드(1102)에 물리적으로 및/또는 전기적으로 결합될 수 있다. 일부 예들에서, 프로세서(1104)는 프로세서(1104) 내에 패키징된 집적 회로 다이를 포함한다. 일반적으로, 용어 "프로세서" 또는 "마이크로프로세서"는 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수도 있는 다른 전자 데이터로 변환하기 위해 레지스터들 및/또는 메모리로부터의 전자 데이터를 프로세싱하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수도 있다.
다양한 예들에서, 하나 이상의 통신 칩들(1106)은 또한 마더보드(1102)에 물리적으로 및/또는 전기적으로 결합될 수 있다. 추가적인 구현들에서, 통신 칩들(1106)은 프로세서(1104)의 일부일 수 있다. 그 응용들에 따라, 컴퓨팅 디바이스(1100)는 마더보드(1102)에 물리적으로 및 전기적으로 결합될 수 있거나 결합되지 않을 수 있는 기타 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서(crypto processor), 칩셋, 안테나, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량저장 디바이스(예컨대, 하드 디스크 드라이브, 고체 상태 드라이브(SSD), 콤팩트 디스크(CD), DVD(digital versatile disk) 등)를 포함하지만, 이에 제한되지는 않는다.
통신 칩(1106)은 컴퓨팅 디바이스(1100)에게의 및 이것으로부터의 데이터의 전송을 위한 무선 통신을 가능하게 할 수 있다. "무선"이라는 용어 및 그 파생어는, 비고체 매체를 통한 변조된 전자기 방사(electromagnetic radiation)의 사용을 통하여 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하는데 사용될 수 있다. 이러한 용어는 관련 장치들이 임의의 와이어도 포함하지 않는다는 것을 의미하지 않지만, 일부 실시예들에서는 포함하지 않을 수도 있다. 통신 칩들(1106)은 본 명세서의 다른 곳에서 설명된 것들을 포함하지만 이에 제한되지는 않는 복수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 논의된 바와 같이, 컴퓨팅 디바이스(1100)는 복수의 통신 칩들(706)을 포함할 수 있다. 예를 들어, 제1 통신 칩은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용일 수 있으며, 제2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용일 수 있다.
본 명세서에 제시된 특정 특징들은 다양한 구현예들을 참조하여 설명되었지만, 이러한 설명은 제한의 의미로 해석되는 것으로 의도되지는 않는다. 따라서, 본 명세서에 설명된 구현예들의 다양한 수정물들뿐만 아니라 다른 구현예들 - 이들은 본 개시 내용이 속하는 기술 분야의 숙련된 자에게 명백함 - 은 본 개시 내용의 사상 및 범위 내에 있는 것으로 간주된다.
본 발명은 이와 같이 설명된 실시예들에 제한되지는 않으며, 첨부 청구항들의 범위로부터 벗어나지 않으면서 변형 및 변경으로 실시될 수 있다는 것이 인식될 것이다. 예를 들어, 위의 실시예들은 특징들의 특정 조합을 포함할 수 있다.
예시적인 실시예에서, 통합 마이크로전자 디바이스는 기판을 포함한다. 비평면 반도체 핀을 포함하는 제1 트랜지스터는 기판으로부터 연장된다. 핀은 핀의 활성 영역과 기판 사이에 배치된 서브-핀 영역을 가지고, 서브-핀 영역은 또한 기판에 근접한 하부 서브-핀 영역과 활성 영역에 근접한 상부 서브-핀 영역을 포함한다. 제1 불순물 소스막은 하부 서브-핀 영역의 측벽 표면에 인접하여 배치되지만, 상부 서브-핀 영역에는 없다. 제1 불순물 소스막에는 하부 서브-핀 영역에 존재하는 불순물이 도핑된다. 게이트 스택은 활성 영역의 측벽 표면에 인접하여 배치된다.
추가적인 실시예에서, 디바이스는 제1 불순물 소스막 위에 및 상부 서브-핀 영역의 측벽 표면에 인접하여 배치되는 유전체를 더 포함한다. 분리 유전체에는 제1 불순물 소스막에 존재하는 불순물이 실질적으로 없다.
추가적인 실시예에서, 디바이스는 제2 불순물을 포함하고 제1 불순물 소스막 위에 및 상부 서브-핀 영역의 측벽 표면에 인접하여 배치되는 제2 불순물 소스막을 더 포함한다. 상부 서브-핀 영역에는 하부 서브-핀 영역의 도전형에 대해 상보적인 도전형을 갖는 제2 불순물이 도핑된다.
추가적인 실시예에서, 디바이스는 제2 불순물을 포함하고 제1 불순물 소스막 위에 및 상부 서브-핀 영역의 측벽 표면에 인접하여 배치되는 제2 불순물 소스막을 더 포함한다. 상부 서브-핀 영역에는 하부 서브-핀 영역의 도전형에 대해 상보적인 도전형을 갖는 제2 불순물이 도핑된다. 제2 비평면 반도체 핀을 포함하는 제2 트랜지스터는 기판으로부터 연장되고, 제2 핀은 제2 핀의 제2 활성 영역과 기판 사이에 배치된 제2 서브-핀 영역을 갖는다. 제2 서브-핀 영역은 기판에 근접하는 제2 하부 서브-핀 영역과 제2 활성 영역에 근접하는 제2 상부 서브-핀 영역을 더 포함한다. 제1 불순물 소스막은 또한 제2 하부 서브-핀 영역의 측벽 표면에 인접하여 배치되지만, 제2 상부 서브-핀 영역에는 없다. 분리 유전체는 제1 불순물 소스막 위에 및 제2 상부 서브-핀 영역의 측벽 표면에 인접하여 배치된다. 분리 유전체에는 제1 또는 제2 불순물 소스막에 존재하는 불순물이 실질적으로 없다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 하부 서브-핀 영역은 상부 서브-핀 영역의 불순물 도핑과는 별개의 불순물 도핑을 가지고, 제1 불순물 소스막은 하부 서브-핀 영역의 불순물을 포함한다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 하부 서브-핀 영역에는 기판의 도전형에 대해 상보적인 도전형을 갖는 불순물이 도핑된다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 상부 서브-핀 영역은 하부 서브-핀 영역과 활성 핀 영역 양쪽 모두와는 별개의 불순물 도핑을 갖는다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 상부 서브-핀 영역에는 하부 서브-핀 영역에 대해 상보적인 도전형을 갖는 불순물이 도핑된다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 제1 핀은 20nm 미만의 횡방향 폭을 가지고, 기판으로부터 20-150nm만큼 연장된다. 제1 불순물 소스막은 1nm와 7nm 사이의 두께를 갖는 규산염 유리막을 포함한다. 하부 서브-핀 영역은 1017cm- 3와 1019cm-3 사이의 도펀트 농도를 갖는다.
추가적인 실시예들에서, 디바이스 실시예들 중 임의의 것에 대해, 제3 트랜지스터는 기판으로부터 연장되는 제3 비평면 반도체 핀을 포함한다. 제3 핀은 제3 핀의 제3 활성 영역과 기판 사이에 배치된 제3 서브-핀 영역을 갖는다. 제3 서브-핀 영역은 기판에 근접하는 제3 하부 서브-핀 영역과 제3 활성 영역에 근접하는 제3 상부 서브-핀 영역을 더 포함한다. 제1 불순물 소스막은 제3 하부 서브-핀 영역과 제3 상부 서브-핀 영역의 측벽 표면에는 없다. 제2 불순물 소스막은 또한 상부 서브-핀 영역의 측벽 표면에 인접하여 배치된다.
추가적인 실시예들에서, 디바이스는 제1 불순물 소스막 위에 및 상부 서브-핀 영역의 측벽 표면에 인접하여 배치되는 제2 불순물 소스막을 포함하는 제2 불순물 소스막을 포함한다. 상부 서브-핀 영역에는 붕소가 도핑된다. 제2 트랜지스터는 기판으로부터 연장되는 제2 비평면 반도체 핀을 포함하고, 제2 핀은 제2 핀의 제2 활성 영역과 기판 사이에 배치되는 제2 서브-핀 영역을 갖는다. 제2 서브-핀 영역은 기판에 근접하는 제2 하부 서브-핀 영역과 제2 활성 영역에 근접하는 제2 상부 서브-핀 영역을 더 포함한다. 제1 불순물 소스막은 또한 제2 하부 서브-핀 영역의 측벽 표면에 인접하여 배치되고 제2 상부 서브-핀 영역에는 없다. 분리 유전체는 제1 불순물 소스막 위에 및 제2 상부 서브-핀 영역의 측벽 표면에 인접하여 배치된다. 분리 유전체에는 제1 또는 제2 불순물 소스막에 존재하는 불순물이 실질적으로 없다. 제2 게이트 스택은 제2 활성 영역의 측벽 표면에 인접하며, 분리 유전체 위에 배치된다. 제3 트랜지스터는 기판으로부터 연장되는 제3 비평면 반도체 핀을 포함한다. 제3 핀은 제3 핀의 제3 활성 영역과 기판 사이에 배치되는 제3 서브-핀 영역을 갖는다. 제1 불순물 소스막은 제3 서브-핀 영역의 측벽 표면에는 없다. 제2 불순물 소스막은 또한 제3 서브-핀 영역의 측벽 표면에 인접하여 배치된다. 제3 게이트 스택은 제3 활성 영역의 측벽 표면에 인접하여 배치된다. 제1 및 제3 트랜지스터는 NMOS 트랜지스터이고 제2 트랜지스터는 PMOS 트랜지스터이다. 제1 및 제2 불순물 소스막은 각각 도핑된 규산염 유리를 포함한다. 제1 및 제2 하부 서브-핀 영역은 도핑된 n형이다. 제1 및 제2 하부 서브-핀 영역을 분리하는 기판의 제1 영역에서의 표면층은 도핑된 n형이다. 제1 영역에서의 표면층 아래에 배치된 기판의 서브-표면 영역과, 제3 서브-핀 영역을 제1 및 제2 하부 서브-핀 영역으로부터 분리하는 기판의 제2 영역에서의 표면층은 도핑된 p형이다.
실시예들에서, 모바일 컴퓨팅 플랫폼은, 상술한 예시적인 실시예들 중 임의의 것의 디바이스, 디바이스에 통신가능하게 결합된 디스플레이 스크린, 및 디바이스에 통신가능하게 결합된 무선 송수신기를 포함한다.
실시예들에서, 통합 마이크로전자 디바이스를 제조하는 방법은 비평면 반도체 핀을 수용하는 단계, 불순물 소스막을 형성하는 단계, 불순물 소스막 위에 제2 막을 형성하는 단계, 불순물 소스막으로부터의 도펀트들을 드라이브하는 단계, 및 게이트 스택 및 소스/드레인을 형성하는 단계를 포함한다. 비평면 반도체 핀은 기판으로부터 연장되어 형성되고, 서브 핀 영역은 핀의 활성 영역과 기판 사이에 배치된다. 불순물 소스막은 기판에 근접하는 상기 서브-핀 영역의 하부의 측벽에 인접하여 형성된다. 제2 막은 불순물 소스막 위에 그리고 활성 영역에 근접하는 상기 서브-핀 영역의 상부의 측벽에 인접하여 형성된다. 도펀트들은 불순물 소스막으로부터 서브-핀 영역의 하부 내로 드라이브된다. 게이트 스택 및 소스/드레인은 활성 영역 위에 형성된다.
추가적인 실시예들에서, 불순물 소스막을 형성하는 단계는, 불순물 소스막을 핀의 측벽 위에 퇴적하는 단계, 상기 서브-핀 영역의 하부에 인접하는 불순물 소스막을 보호하기 위해 불순물 소스막 위에 에치 마스크를 형성하고 리세스하는 단계; 및 드라이브하는 단계 이전에 제1 불순물 소스막의 비마스크 부분을 제거하는 단계를 더 포함한다.
추가적인 실시예들에서, 불순물 소스막 위에 제2 막을 형성하는 단계는 제1 불순물 소스막 위에 그리고 상부 서브-핀 영역의 측벽 표면에 인접하는 제2 불순물을 포함하는 제2 불순물 소스막을 형성하는 단계를 더 포함한다. 드라이브하는 단계는 하부 서브-핀 영역의 도전형에 대해 상보적인 도전형을 갖도록 제2 불순물을 상기 상부 서브-핀 영역에 도핑한다.
추가적인 실시예들에서, 기판으로부터 연장되는 비평면 반도체 핀을 수용하는 단계는 복수의 비평면 반도체 핀들을 수용하는 단계를 더 포함하고, 핀들은 각각 핀의 활성 영역과 상기 기판 사이에 배치된 서브-핀 영역을 갖는다. 이들 실시예에서, 제2 불순물 소스막을 형성하는 단계는 복수의 핀들의 측벽 위에 제2 불순물 소스막을 퇴적하는 단계를 더 포함한다. 다음으로, 핀들 중 적어도 하나는 마스킹된다. 제2 불순물 소스막의 비마스크 부분은 제거된다. 분리 유전체는 제1 및 제2 불순물 소스막 위에 형성된다. 분리 유전체와 상기 제2 불순물 소스막은 활성 핀 영역을 노출시키기 위해 리세스된다. 드라이브하는 단계는 제1 및 제2 불순물 소스막으로부터의 불순물들을 서브-핀 영역들의 부분에 도핑한다.
추가적인 실시예들에서, 불순물 소스막은 기판의 도전형에 대해 상보적인 도전형을 갖도록 하부 서브-핀 영역을 도핑한다.
상술한 예시적인 실시예들 중 임의의 것에서, 기판으로부터 연장되는 비평면 반도체 핀을 수용하는 단계는 복수의 비평면 반도체 핀들을 수용하는 단계를 더 포함하고, 핀들은 각각 핀의 활성 영역과 기판간에 배치되는 서브-핀 영역을 갖는다. 불순물 소스막 위에 에치 마스크를 형성하고 리세스하는 단계는 제2 핀의 제2 서브-핀 영역의 상부 및 하부에 인접하는 제1 불순물 소스막을 비마스크 처리하도록 에치 마스크를 패터닝하는 단계와, 드라이브하는 단계 이전에 제1 불순물 소스막의 비마스크 부분을 제거하는 단계를 더 포함한다.
예시적인 실시예들은 시스템 온 칩(SoC)을 형성하는 방법을 더 포함한다. 기판으로부터 연장되는 복수의 비평면 반도체 핀들이 수용되고, 핀들 각각은 핀의 활성 영역과 기판 사이에 배치된 서브-핀 영역을 갖는다. 기판의 제1 영역에서의 핀들은 핀의 측벽 위에 제1 불순물 소스막을 퇴적함으로써, 기판의 제2 영역에서의 핀들로부터 전기적으로 분리된다. 제1 에치 마스크는 제1 불순물 소스막 위에 퇴적된다. 제1 에치 마스크는 제1 및 제2 핀들에 인접하는 제1 불순물 소스막을 보호하고 제3 핀에 인접하는 제1 불순물 소스막을 노출하도록 패터닝된다. 패터닝된 제1 에치 마스크는 서브-핀 영역의 하부에 인접하는 불순물 소스막만을 보호하도록 리세스된다. 제1 불순물 소스막의 비마스크 부분들은 제거된다. 불순물들은 제1 불순물 소스막으로부터 서브-핀 영역들의 하부 내로 드라이브된다. 복수의 핀들의 측벽 위에 제2 불순물 소스막을 퇴적함으로써, 제1 기판 영역의 부분에 상보 웰이 형성된다. 제2 에치 마스크는 제1 핀에 인접하는 제2 불순물 소스막을 보호하고 제2 핀에 인접하는 제2 불순물 소스막을 노출하도록 패터닝된다. 제2 불순물 소스막의 비마스크 부분들은 제거된다. 분리 유전체는 제1 및 제2 불순물 소스막 위에 형성된다. 분리 유전체 및 제2 불순물 소스막은 핀들의 활성 영역들을 노출하도록 리세스된다. 불순물들은 제2 불순물 소스막으로부터 서브-핀 영역의 상부 내로 드라이브된다. CMOS 회로는 핀들의 각각의 활성 영역에 대한 게이트 스택 및 소스/드레인을 형성하고, 게이트 스택과 소스/드레인을 상호접속함으로써 제1 및 제2 기판 영역내에 제조된다.
추가적인 실시예들에서, 상보 웰은 제3 핀에 인접하는 제2 불순물 소스막을 보호하도록 제2 에치 마스크를 패터닝함으로써 제2 기판 영역의 부분에 형성된다.
그러나, 위의 실시예들은 이와 관련하여 제한되지는 않고, 다양한 구현예들에서, 위의 실시예들은 이러한 특징들의 서브세트만을 행하는 것, 이러한 특징들의 상이한 순서를 행하는 것, 이러한 특징들의 상이한 조합을 행하는 것, 및/또는 명시적으로 열거된 특징들 외에 부가적인 특징들을 행하는 것을 포함할 수 있다. 따라서, 본 발명의 범위는 첨부 청구항들을 참조하여, 이러한 청구항들에 부여된 것에 대한 등가물들의 전체 범위와 함께 결정되어야 한다.

Claims (20)

  1. 구조체로서,
    실리콘을 포함하며 또한 제2 영역 위의 제1 영역을 포함하는 제1 핀;
    상기 제1 영역의 측벽 표면에 인접한 제1 게이트 스택 - 상기 제1 게이트 스택은 게이트 유전체 및 게이트 전극을 포함함-;
    제1 소스 및 상기 제1 영역에 연결된 제1 드레인;
    상기 제2 영역의 측벽 표면에 인접한 제1 유전체층 - 상기 제1 유전체층은 상기 제2 영역 내에도 존재하고 도전형과 연관되어 있는 불순물을 포함함-;
    실리콘을 포함하며 또한 제4 영역 위의 제3 영역을 포함하는 제2 핀;
    상기 제3 영역의 측벽 표면에 인접한 제2 게이트 스택;
    상기 제3 영역에 연결된 제2 소스 및 제2 드레인;
    상기 제4 영역의 측벽 표면에 인접한 제2 유전체층; 및
    상기 제1 게이트 스택과 상기 제2 영역의 상기 측벽 표면과 교차하는 기판 표면 사이의 분리 재료(isolation material) - 상기 분리 재료는 또한 상기 제1 유전체층과 상기 제2 유전체층 사이에 있고, 상기 분리 재료는 상기 제1 유전체층 및 상기 제2 유전체층에 인접하고 실리콘 및 질소를 포함하는 층을 포함하는 복수의 유전체층을 포함함 -
    를 포함하는 구조체.
  2. 제1항에 있어서,
    상기 제1 유전체층은 PSG(phosphorus-doped silicate glass)를 포함하고,
    상기 불순물은 인이며,
    상기 제1 핀은 PMOS 트랜지스터와 연관되어 있는, 구조체.
  3. 제1항에 있어서,
    상기 제1 유전체층은 상기 게이트 유전체와 접촉하는, 구조체.
  4. 제1항에 있어서,
    상기 제1 영역은 20nm 미만의 횡방향 폭을 갖고,
    상기 제1 핀은 20nm와 150nm 사이의 수직 높이를 가지며,
    상기 제1 유전체층은 상기 측벽 표면에 대하여 수직으로 측정했을 때 1nm와 5nm 사이의 두께를 갖는, 구조체.
  5. 제1항에 있어서,
    상기 제1 유전체층은 등각의 두께(conformal thickness)를 갖는, 구조체.
  6. 제1항에 있어서,
    상기 제2 유전체층은 상기 제4 영역에도 존재하며 제2 상보적인 도전형과 연관되어 있는 제2 불순물을 포함하는, 구조체.
  7. 삭제
  8. 제6항에 있어서,
    상기 제1 유전체층은 PSG(phosphorus-doped silicate glass)를 포함하고,
    상기 제1 핀은 PMOS 트랜지스터와 연관되어 있고,
    상기 제2 유전체층은 BSG(boron-doped silicate glass)를 포함하며,
    상기 제2 핀은 NMOS 트랜지스터와 연관되어 있는, 구조체.
  9. 제8항에 있어서,
    상기 제1 유전체층과 상기 제2 유전체층은 상기 제1 핀의 상기 제2 영역 또는 상기 제2 핀의 상기 제4 영역 중 적어도 하나의 측벽 표면에 인접한 층들의 스택 내의 두개 층인, 구조체.
  10. 제9항에 있어서,
    상기 층들의 스택은 상기 제1 유전체층과 상기 제2 유전체층 사이에 실리콘 질화물층을 더 포함하는, 구조체.
  11. 제6항에 있어서,
    상기 제1 영역은 1017cm-3와 1019cm-3 사이의 농도의 상기 불순물을 포함하는, 구조체.
  12. 제11항에 있어서, 상기 제4 영역은 1017cm-3와 1019cm-3 사이의 농도의 상기 제2 불순물을 포함하는, 구조체.
  13. 제1항에 있어서, 상기 제1 유전체층은 상기 측벽 표면에 대하여 수직으로 측정했을 때의 두께를 갖고 상기 제2 영역의 상기 측벽 표면과 교차하는 기판 표면 위로 상기 두께보다 큰 거리만큼 연장되는 불순물을 포함하고, 상기 기판 표면으로부터 상기 분리 재료를 분리시키는, 구조체.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020167002578A 2013-09-25 2013-09-25 Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑 KR102176513B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/061732 WO2015047253A1 (en) 2013-09-25 2013-09-25 Isolation well doping with solid-state diffusion sources for finfet architectures

Publications (2)

Publication Number Publication Date
KR20160063310A KR20160063310A (ko) 2016-06-03
KR102176513B1 true KR102176513B1 (ko) 2020-11-09

Family

ID=52744160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002578A KR102176513B1 (ko) 2013-09-25 2013-09-25 Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑

Country Status (6)

Country Link
US (4) US10090304B2 (ko)
EP (3) EP3203529B1 (ko)
KR (1) KR102176513B1 (ko)
CN (3) CN106887411B (ko)
TW (1) TWI540732B (ko)
WO (1) WO2015047253A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812336B2 (en) * 2013-10-29 2017-11-07 Globalfoundries Inc. FinFET semiconductor structures and methods of fabricating same
US9390976B2 (en) * 2014-05-01 2016-07-12 International Business Machines Corporation Method of forming epitaxial buffer layer for finFET source and drain junction leakage reduction
US9496181B2 (en) 2014-12-23 2016-11-15 Qualcomm Incorporated Sub-fin device isolation
KR102262827B1 (ko) * 2014-12-30 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9343371B1 (en) * 2015-01-09 2016-05-17 Globalfoundries Inc. Fabricating fin structures with doped middle portions
US9847333B2 (en) * 2015-03-09 2017-12-19 Globalfoundries Inc. Reducing risk of punch-through in FinFET semiconductor structure
US10304681B2 (en) 2015-06-22 2019-05-28 Intel Corporation Dual height glass for finFET doping
CN106356301A (zh) * 2015-07-17 2017-01-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9847388B2 (en) * 2015-09-01 2017-12-19 International Business Machines Corporation High thermal budget compatible punch through stop integration using doped glass
WO2017044117A1 (en) * 2015-09-11 2017-03-16 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors
CN108028272B (zh) * 2015-09-25 2022-09-27 英特尔公司 具有反向掺杂的掺杂剂扩散屏障的高电子迁移率晶体管
CN106558490A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
US20170148790A1 (en) * 2017-01-27 2017-05-25 International Business Machines Corporation Stop Layer Through Ion Implantation For Etch Stop
US9721949B1 (en) * 2016-01-29 2017-08-01 GlobalFoundries, Inc. Method of forming super steep retrograde wells on FinFET
US9881919B2 (en) 2016-03-03 2018-01-30 International Business Machines Corporation Well and punch through stopper formation using conformal doping
US9978751B2 (en) * 2016-05-20 2018-05-22 Mediatek Inc. Semiconductor structure
WO2017218014A1 (en) 2016-06-17 2017-12-21 Intel Corporation Field effect transistors with gate electrode self-aligned to semiconductor fin
US10056503B2 (en) * 2016-10-25 2018-08-21 International Business Machines Corporation MIS capacitor for finned semiconductor structure
US9805988B1 (en) 2016-12-01 2017-10-31 Globalfoundries Inc. Method of forming semiconductor structure including suspended semiconductor layer and resulting structure
US10134902B2 (en) * 2016-12-15 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS FinFET
US10002793B1 (en) 2017-03-21 2018-06-19 Globalfoundries Inc. Sub-fin doping method
US10665569B2 (en) * 2017-05-25 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transistor device and method for fabricating the same
CN109216273A (zh) * 2017-07-06 2019-01-15 联华电子股份有限公司 半导体结构及其制造方法
US10522409B2 (en) 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with dummy fin structure and method for forming the same
US10276692B1 (en) 2017-11-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin diode structure and methods thereof
US11710789B2 (en) * 2021-07-07 2023-07-25 Qualcomm Incorporated Three dimensional (3D) double gate semiconductor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134864A1 (en) * 2004-01-28 2007-06-14 Anderson Brent A Method and structure to create multiple device widths in finfet technology in both bulk and soi
US20130043536A1 (en) * 2011-08-19 2013-02-21 Irfan Rahim Buffered finfet device

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562665B1 (en) * 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US6475890B1 (en) * 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
US6995412B2 (en) * 2002-04-12 2006-02-07 International Business Machines Corporation Integrated circuit with capacitors having a fin structure
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
KR100487567B1 (ko) 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
JP4717014B2 (ja) 2004-01-22 2011-07-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 垂直型ｆｉｎ−ｆｅｔｍｏｓデバイス
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
KR100672826B1 (ko) * 2004-12-03 2007-01-22 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
JP4504214B2 (ja) 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
JP4490927B2 (ja) 2006-01-24 2010-06-30 株式会社東芝 半導体装置
KR100703984B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법 및 그 구조
JP2007299991A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
US20080111185A1 (en) 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
US8217435B2 (en) * 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US7939862B2 (en) * 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US7851865B2 (en) * 2007-10-17 2010-12-14 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure
US8883597B2 (en) 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US7939889B2 (en) * 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
JP5159413B2 (ja) * 2008-04-24 2013-03-06 株式会社東芝 半導体装置及びその製造方法
US8153493B2 (en) * 2008-08-28 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET process compatible native transistor
US7862962B2 (en) * 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US8053299B2 (en) * 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8110467B2 (en) * 2009-04-21 2012-02-07 International Business Machines Corporation Multiple Vt field-effect transistor devices
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8357569B2 (en) 2009-09-29 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating finfet device
US8114761B2 (en) 2009-11-30 2012-02-14 Applied Materials, Inc. Method for doping non-planar transistors
US8557692B2 (en) * 2010-01-12 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET LDD and source drain implant technique
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8524570B2 (en) * 2010-09-27 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for improving gate contact
US9166022B2 (en) 2010-10-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8211759B2 (en) * 2010-10-21 2012-07-03 International Business Machines Corporation Semiconductor structure and methods of manufacture
TWI636526B (zh) 2011-06-21 2018-09-21 鈺創科技股份有限公司 動態記憶體結構
JP2013042067A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 半導体装置およびその製造方法
US8890207B2 (en) 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
US8519482B2 (en) * 2011-09-28 2013-08-27 Globalfoundries Singapore Pte. Ltd. Reliable contacts
US8796124B2 (en) * 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
US8963257B2 (en) * 2011-11-10 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors and methods for fabricating the same
WO2013095349A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Semiconductor device having metallic source and drain regions
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US9171929B2 (en) * 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8921218B2 (en) * 2012-05-18 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate finFET device and method of fabricating thereof
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8841188B2 (en) * 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
US9275911B2 (en) * 2012-10-12 2016-03-01 Globalfoundries Inc. Hybrid orientation fin field effect transistor and planar field effect transistor
US9536792B2 (en) * 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9306069B2 (en) 2013-09-11 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of fin field effect transistor
US9305797B2 (en) * 2013-01-17 2016-04-05 Applied Materials, Inc. Polysilicon over-etch using hydrogen diluted plasma for three-dimensional gate etch
US9184233B2 (en) 2013-02-27 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finFET device
US8999792B2 (en) * 2013-03-15 2015-04-07 Qualcomm Incorporated Fin-type semiconductor device
KR102220806B1 (ko) 2013-06-20 2021-02-26 인텔 코포레이션 도핑된 서브-핀 영역을 갖는 비평면 반도체 디바이스 및 그 제조 방법
US9953975B2 (en) * 2013-07-19 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming STI regions in integrated circuits
US9379106B2 (en) * 2013-08-22 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
US9093302B2 (en) * 2013-11-13 2015-07-28 Globalfoundries Inc. Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
US9368626B2 (en) * 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
US9236474B2 (en) * 2014-02-21 2016-01-12 Stmicroelectronics, Inc. Method to form strained channel in thin box SOI structures by elastic strain relaxation of the substrate
US9431537B2 (en) * 2014-03-26 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN104952922B (zh) 2014-03-27 2019-05-21 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法
US9230991B2 (en) * 2014-04-16 2016-01-05 Stmicroelectronics, Inc. Method to co-integrate oppositely strained semiconductor devices on a same substrate
US9418903B2 (en) * 2014-05-21 2016-08-16 Globalfoundries Inc. Structure and method for effective device width adjustment in finFET devices using gate workfunction shift
US9490365B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US9490346B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US9502538B2 (en) * 2014-06-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of fin-like field effect transistor
US20150372139A1 (en) * 2014-06-18 2015-12-24 GLOBALFOUNDERS Inc. Constraining epitaxial growth on fins of a finfet device
US9793273B2 (en) * 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
US9306067B2 (en) * 2014-08-05 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Nonplanar device and strain-generating channel dielectric
KR102230198B1 (ko) * 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9502418B2 (en) * 2014-10-02 2016-11-22 International Business Machines Corporation Semiconductor devices with sidewall spacers of equal thickness
US9548362B2 (en) * 2014-10-10 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. High mobility devices with anti-punch through layers and methods of forming same
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
US9362181B1 (en) * 2014-12-05 2016-06-07 Globalfoundries Inc. Methods of forming diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
US9536882B2 (en) * 2014-12-18 2017-01-03 Globalfoundries Inc. Field-isolated bulk FinFET
US9659766B2 (en) * 2014-12-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with etched fin structure
US9679917B2 (en) * 2014-12-23 2017-06-13 International Business Machines Corporation Semiconductor structures with deep trench capacitor and methods of manufacture
US9515072B2 (en) * 2014-12-26 2016-12-06 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
US9876114B2 (en) * 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9929242B2 (en) * 2015-01-12 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9806154B2 (en) 2015-01-20 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
US9390981B1 (en) * 2015-02-05 2016-07-12 Globalfoundries Inc. Method of forming a complementary metal oxide semiconductor structure with N-type and P-type field effect transistors having symmetric source/drain junctions and optional dual silicides
US9543382B1 (en) * 2015-03-19 2017-01-10 Altera Corporation FinFET with improved SEU performance
US9564437B1 (en) * 2015-08-25 2017-02-07 International Business Machines Corporation Method and structure for forming FinFET CMOS with dual doped STI regions
US9947788B2 (en) * 2016-02-09 2018-04-17 Globalfoundries Inc. Device with diffusion blocking layer in source/drain region
US10332877B2 (en) * 2016-08-21 2019-06-25 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
KR102633141B1 (ko) * 2016-12-07 2024-02-02 삼성전자주식회사 집적회로 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134864A1 (en) * 2004-01-28 2007-06-14 Anderson Brent A Method and structure to create multiple device widths in finfet technology in both bulk and soi
US20130043536A1 (en) * 2011-08-19 2013-02-21 Irfan Rahim Buffered finfet device

Also Published As

Publication number Publication date
WO2015047253A1 (en) 2015-04-02
US20200251471A1 (en) 2020-08-06
EP3050088A4 (en) 2017-05-03
CN105493253B (zh) 2019-11-29
CN106887411A (zh) 2017-06-23
CN110047933A (zh) 2019-07-23
TWI540732B (zh) 2016-07-01
EP4224531A2 (en) 2023-08-09
US20190287973A1 (en) 2019-09-19
TW201517274A (zh) 2015-05-01
US20160211262A1 (en) 2016-07-21
KR20160063310A (ko) 2016-06-03
US10090304B2 (en) 2018-10-02
US20170125419A1 (en) 2017-05-04
CN106887411B (zh) 2020-12-22
US10340273B2 (en) 2019-07-02
EP3203529B1 (en) 2022-12-21
EP3050088A1 (en) 2016-08-03
CN105493253A (zh) 2016-04-13
CN110047933B (zh) 2022-11-08
US10854607B2 (en) 2020-12-01
EP3203529A1 (en) 2017-08-09
EP4224531A3 (en) 2023-08-23
US10643999B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
KR102176513B1 (ko) Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑
US11616015B2 (en) Integrated circuit device with back-side interconnection to deep source/drain semiconductor
CN106463533B (zh) 高电压晶体管和低电压非平面晶体管的单片集成
KR102218366B1 (ko) 고전압 전계효과 트랜지스터들을 위한 확장된-드레인 구조체
KR102241180B1 (ko) Cmos 호환가능 폴리사이드 퓨즈 구조체를 갖는 반도체 구조체
CN113851473A (zh) 堆叠叉片晶体管
KR102385395B1 (ko) Finfet 도핑을 위한 이중 높이 유리
US12020929B2 (en) Epitaxial layer with substantially parallel sides

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant