KR102157490B1 - 전송 장치, 전송 방법 및 전송 시스템 - Google Patents

전송 장치, 전송 방법 및 전송 시스템 Download PDF

Info

Publication number
KR102157490B1
KR102157490B1 KR1020197025346A KR20197025346A KR102157490B1 KR 102157490 B1 KR102157490 B1 KR 102157490B1 KR 1020197025346 A KR1020197025346 A KR 1020197025346A KR 20197025346 A KR20197025346 A KR 20197025346A KR 102157490 B1 KR102157490 B1 KR 102157490B1
Authority
KR
South Korea
Prior art keywords
frame
class
unit
transmission
information
Prior art date
Application number
KR1020197025346A
Other languages
English (en)
Other versions
KR20190105109A (ko
Inventor
아야코 이노우에
사치코 다니구치
유스케 사카가미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190105109A publication Critical patent/KR20190105109A/ko
Application granted granted Critical
Publication of KR102157490B1 publication Critical patent/KR102157490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2807—Exchanging configuration information on appliance services in a home automation network
    • H04L12/2812—Exchanging configuration information on appliance services in a home automation network describing content present in a home automation network, e.g. audio video content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/251—Cut-through or wormhole routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2483—Traffic characterised by specific attributes, e.g. priority or QoS involving identification of individual flows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/205—Quality of Service based
    • H04L49/206—Real Time traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/252—Store and forward routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Abstract

전송 장치는, 입력된 프레임 내에 저장된 저장 정보에 근거하여, 복수의 포트 중에서 프레임을 출력하는 출력 포트를 결정하는 출력 포트 결정부와, 컷스루 방식으로 전송하는 프레임을 출력하는 출력 포트에 대하여 프레임이 입력되는 입력 포트를 1대1로 대응시키고, 프레임이 입력된 입력 포트의 종별 정보와 프레임의 클래스 정보와 출력 포트 결정부에서 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드 방식으로 전송하는 제 2 경로에 할당하는 할당부와, 제 1 프레임을 출력 포트로부터 출력하고, 제 2 프레임의 클래스 정보에 근거하여 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 제 2 프레임을 출력 포트로부터 출력하는 IET 출력 제어부를 구비했으므로, 종래의 전송 장치보다, IET의 저지연 전송 기능을 간단한 제어로 실현할 수 있다.

Description

전송 장치, 전송 방법 및 전송 시스템
본 발명은, 복수의 포트를 갖고, 수신한 프레임을 전송하는 전송 장치, 전송 방법 및 전송 시스템에 관한 것이다.
산업용 이더넷(등록상표) 네트워크에서는, 전송하는 프레임 중에서 저지연(low-latency) 전송이 요청되는 프레임과 전송 지연이 허용되는 프레임이 있다. 예컨대, 기기의 제어 데이터를 다루는 제어계 프레임은 고속성, 높은 신뢰성의 실현을 위해, 엄격한 지연 요구가 요청되는 일이 있다. 또한, 영상 데이터, 음성 데이터, 유저 데이터 등의 제어계 프레임 이외의 데이터를 다루는 정보계 프레임은, 트래픽 종별마다 지연 요구가 상이하지만, 제어계 프레임과 비교하면 지연은 허용되는 일이 많다. 이하에서는, 제어계 프레임과 같은 저지연 전송이 요청되는 프레임을 저지연 클래스의 프레임이라고 기재한다. 또한, 저지연 클래스의 프레임에 비하여, 지연 요구가 비교적 엄격하지 않고 지연 전송이 허용되는 프레임을 일반 클래스의 프레임이라고 기재한다. 저지연 클래스의 프레임은, 일반 클래스의 프레임에 우선하여 전송할 필요가 있다.
종래, 프레임을 저지연으로 전송하는 방식으로서, 컷스루(cut-through) 방식이 있다. 컷스루 방식은, 일반적인 다중화 장치의 전송 방식인 스토어 앤드 포워드(store-and-forward) 방식과 비교하여, 1프레임분의 데이터를 일단 축적하지 않고 전송하기 때문에, 저지연으로 전송하는 것이 가능하다. 저지연 클래스의 프레임을 일반 클래스의 프레임에 우선하여 전송하는 경우, 예컨대, 비특허문헌 1의 전송 장치에서는, IEEE 802.3br에서 표준 규격화되어 있는 인터럽트 전송(interrupt transfer)을 행함으로써 저지연 클래스의 프레임의 전송 지연 시간을 저감하는 IET(Interspersing Express Traffic) 기술을 적용한 MAC(Media Access Control)를 구비하고 있다. 비특허문헌 1의 전송 장치는, 저지연 클래스의 프레임에 대하여 저지연으로 전송하기 위해 지연을 억제하는 컷스루 방식의 전송을 행하는 컷스루 기억부를, 각 출력 포트에 대하여 입력 포트 수만큼 구비하고 있다. IET 기술은, 일반 클래스의 프레임의 전송 중에 저지연 클래스의 프레임의 전송의 요구가 발생한 경우, 이더넷(등록상표)의 최소 프레임 길이를 만족시키는 범위에서 일반 클래스의 프레임의 전송을 중단하고, 저지연 클래스의 프레임을 인터럽트 전송하고, 저지연 클래스의 프레임의 전송 종료 후에 일반 클래스의 프레임의 나머지의 부분을 전송한다. 이와 같이 IET를 적용한 MAC를 구비한 전송 장치는, 저지연 클래스의 프레임의 전송 지연 시간을 저감할 수 있다. IET 기술은, 저지연 클래스의 프레임을 복수 단의 전송 장치를 경유하여 전송하는 경우에 특히 유효한 기술이다.
비특허문헌 1 : 이노우에 아야코, 벳쇼 히로시, 홋타 요시후미, 가와테 류스케 저 "Frame Preemption 방식을 이용한 저지연 이더넷(등록상표) 스위치의 시작 평가" 일반사단법인 전자정보통신학회 신학기보
그렇지만, 상기한 종래의 전송 장치에서는, 컷스루 방식의 전송 때에, 복수의 입력 포트로부터 저지연 클래스의 프레임이 입력된 경우를 고려하여, 각 출력 포트에 대하여 입력 포트 수만큼의 컷스루 기억부가 필요했다. 입력 포트 수만큼의 컷스루 기억부로부터 프레임을 읽어내어 송신하기 때문에, 프레임의 출력 제어가 복잡하다고 하는 문제가 있었다.
본 발명은, 상술한 바와 같은 문제를 해결하기 위해 이루어진 것으로서, 종래의 전송 장치보다, IET의 저지연 전송 기능을 간단한 제어로 실현하는 전송 장치, 전송 방법 및 전송 시스템을 제공하는 것을 목적으로 한다.
본 발명과 관련되는 전송 장치는, 입력된 프레임 내에 저장된 저장 정보에 근거하여, 복수의 포트 중에서 프레임을 출력하는 출력 포트를 결정하는 출력 포트 결정부와, 컷스루 방식으로 전송하는 프레임을 출력하는 출력 포트에 대하여 프레임이 입력되는 입력 포트를 1대1로 대응시키고, 프레임이 입력된 입력 포트의 종별 정보와 프레임의 클래스 정보와 출력 포트 결정부에서 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드 방식으로 전송하는 제 2 경로에 할당하는 할당부와, 제 1 경로에 할당된 제 1 프레임을 출력 포트로부터 출력하고, 제 2 경로에 할당된 제 2 프레임의 클래스 정보에 근거하여 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 제 2 프레임을 출력 포트로부터 출력하는 IET 출력 제어부를 구비한다.
본 발명에 따르면, 종래의 전송 장치보다, IET의 저지연 전송 기능을 간단한 제어로 실현할 수 있다.
도 1은 본 발명의 실시의 형태 1과 관련되는 전송 장치를 포함하는 전송 시스템의 기능 블록도이다.
도 2는 본 발명의 실시의 형태 1과 관련되는 전송 장치의 기능 블록도이다.
도 3은 IET의 프레임의 일례를 나타낸 도면이다.
도 4는 분할 때의 중반 및 말미 프래그먼트의 프레임의 일례를 나타낸 도면이다.
도 5는 본 발명의 실시의 형태 1과 관련되는 전송 장치의 수신부의 기능 블록도이다.
도 6은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 다른 수신부의 기능 블록도이다.
도 7은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 송신부의 기능 블록도이다.
도 8은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 다른 송신부의 기능 블록도이다.
도 9는 본 발명의 실시의 형태 1과 관련되는 전송 장치의 하드웨어 구성도이다.
도 10은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 다른 하드웨어 구성도이다.
도 11은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 동작을 나타내는 플로차트이다.
도 12는 본 발명의 실시의 형태 1과 관련되는 전송 장치의 수신부의 동작을 나타내는 플로차트이다.
도 13은 SMD 값에 의한 클래스 식별 방법을 나타낸 도면이다.
도 14는 클래스 테이블의 일례를 나타낸 도면이다.
도 15는 실시의 형태 1과 관련되는 컷스루로 전송하는 출력 포트에 대한 입력 포트를 나타낸 도면이다.
도 16은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 송신부의 동작을 나타내는 플로차트이다.
도 17은 본 발명의 실시의 형태 1과 관련되는 전송 장치의 송신부의 IET 출력 제어부의 동작을 나타내는 플로차트이다.
도 18은 본 발명의 실시의 형태 2와 관련되는 전송 장치의 송신부의 기능 블록도이다.
도 19는 식별한 프레임의 클래스 정보를 펄스 신호로서 할당부에 송신할 때의 일례를 나타낸 도면이고, (a)는 송신되는 프레임과 시간의 관계를 나타낸 도면, (b)는 프레임의 클래스 정보의 신호치와 시간의 관계를 나타낸 도면이다.
도 20은 본 발명의 실시의 형태 3과 관련되는 전송 장치의 기능 블록도이다.
도 21은 본 발명의 실시의 형태 3과 관련되는 전송 장치의 수신부의 기능 블록도이다.
도 22는 본 발명의 실시의 형태 3과 관련되는 전송 장치의 동작을 나타내는 플로차트이다.
도 23은 본 발명의 실시의 형태 3과 관련되는 전송 장치의 송신부의 IET 출력 제어부의 동작을 나타내는 플로차트이다.
실시의 형태 1.
도 1은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)를 포함하는 전송 시스템(1)의 기능 블록도이다.
전송 시스템(1)은, 전송 장치(11a)와, 전송 장치(11a)에 접속한 단말 장치(21~23)와, 전송 장치(11a)에 접속한 전송 장치(12a)와, 전송 장치(12a)에 접속한 단말 장치(24~26)를 구비하고 있다. 각각의 장치 사이는, 회선을 거쳐서 접속되어 있다.
전송 장치(11a)는, 예컨대, 단말 장치(21)로부터 수신한 프레임을 단말 장치(22)에 전송한다. 또한, 전송 장치(11a)는, 예컨대, 단말 장치(21)로부터 수신한 프레임을 전송 장치(12a)에 전송한다. 전송 장치(12a)는 전송 장치(11a)와 마찬가지의 장치이다. 실시의 형태 1의 전송 장치(11a)에서는, 포트(101)에 단말 장치(21), 포트(102)에 전송 장치(12a), 포트(103)에 단말 장치(22), 포트(104)에 단말 장치(23)가 접속하고 있다. 포트(101~104)는 프레임의 입출력이 가능하다.
전송 장치(11a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있다. 단말 장치(21, 22)와 전송 장치(12a)는, 전송 장치(11a)와 마찬가지로, IET 기술을 적용한 MAC를 구비하고 있다. 단말 장치(23~26)는 IET 기술을 적용한 MAC를 구비하고 있지 않거나, 혹은, 구비하고 있지만 IET 기술을 사용하고 있지 않는 것으로 한다.
이하에서는, 컷스루 방식을 간단히 컷스루라고 기재한다. 또한, 스토어 앤드 포워드 방식을 간단히 스토어 앤드 포워드라고 기재한다.
도 1의 단말 장치(21)는, 전송 장치(11a)와 프레임을 송수신한다. 단말 장치(21)는, 제어 장치, 통신 장치 등이다. 단말 장치(22~23)는, 단말 장치(21)와 마찬가지의 장치이다.
단말 장치(24)는, 전송 장치(12a)와 프레임을 송수신한다. 단말 장치(24)는, 제어 장치, 통신 장치 등이다. 단말 장치(24)는, 단말 장치(21)의 프레임을 송수신하는 전송 장치가 상이할 뿐이고 기능은 마찬가지이다. 단말 장치(25~26)는, 단말 장치(24)와 마찬가지의 장치이다.
실시의 형태 1에서는, 단말 장치(21~26)는, 제어계 프레임과 정보계 프레임도 다룬다. 전송 장치(11a)에 있어서, 포트(101, 102)는, IET를 서포트하고, 컷스루의 전송이 가능한 포트이다. IET로 전송 가능한 포트를 중계 포트라고도 부른다. 또한, 중계 포트 이외의 스토어 앤드 포워드의 전송만 가능한 포트를 단말 포트라고도 부른다. 다시 말해, 전송 장치(11a)에서는, 포트(101, 102)가 중계 포트, 포트(103, 104)가 단말 포트이다.
도 2는 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 기능 블록도이다.
전송 장치(11a)는 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 스토어 앤드 포워드 기억부(81a~84a)와, 컷스루 기억부(91a~92a)와, 송신부(41a~44a)를 구비한다. 또, 전송 장치(12a)는 전송 장치(11a)와 마찬가지의 구성이다.
수신부(31a)는, 포트(101)의 입력 포트이다. 수신부(31a)는, 프레임을 다른 장치로부터 수신하고, 우선 클래스를 식별함과 아울러 출력 포트를 검색하고, 입력 포트와 우선 클래스, 출력 포트 정보로부터, 출력 포트마다 수신한 프레임을 전송하는 경로를 결정한다. 수신부(31a)는, 컷스루로 송신하는 프레임을 컷스루 패스에 송신하고, 스토어 앤드 포워드로 송신하는 프레임을 스토어 앤드 포워드 패스에 송신한다. 도 2에 있어서, 컷스루 패스를 컷스루, 스토어 앤드 포워드 패스를 스토어 앤드 포워드라고 기재한다. 수신부(31a)는, IET 기술을 적용한 MAC를 구비하고 있다. 수신부(32a)는, 수신부(31a)와 마찬가지이다. 단, 수신부(32a)는, 포트(102)의 입력 포트이다.
수신부(33a)는, 포트(103)의 입력 포트이다. 수신부(33a)는, 프레임을 다른 장치로부터 수신하고, 수신한 프레임을 전송하는 포트를 결정한다. 수신부(33a)는, 결정한 경로에 근거하여, 수신한 프레임을 스토어 앤드 포워드 패스에 송신한다. 수신부(33a)는, IET 기술을 적용한 MAC를 구비하고 있지 않더라도 좋다. 수신부(34a)는, 수신부(33a)와 마찬가지이다. 단, 수신부(34a)는, 포트(104)의 입력 포트이다. 수신부(31a~34a)의 상세에 대해서는 후술한다. 또, 수신부는 포트마다 마련되어 있다.
클래스 테이블(51)은, 수신한 프레임 내의 저장 정보와 프레임의 클래스 정보를 대응시키는 테이블이다. 클래스 정보는 저지연 클래스와 일반 클래스의 적어도 2클래스 있고, 각 클래스는 복수의 클래스로 더 나누어져 있더라도 좋다. 클래스 테이블(51)은, 수신부(33a~34a)에 의해 참조된다. 클래스 테이블(51)은, 미리 전송 장치(11a)가 기억하고 있다.
목적지 해결 테이블(52)은, 수신한 프레임 내의 저장 정보와 프레임의 출력 포트 정보를 대응시키는 테이블이다. 목적지 해결 테이블(52)은, 수신부(31a~34a)에 의해 참조된다. 목적지 해결 테이블(52)은, 미리 전송 장치(11a)가 기억하더라도, 전송 장치(11a)에서 입력 포트와 프레임 내의 저장 정보에 근거하여 학습하더라도 좋고, 일반적인 레이어 2 스위치의 FDB(Forwarding Database) 테이블과 마찬가지의 기능을 갖는 것으로 한다.
클래스 테이블(51), 목적지 해결 테이블(52)은, 전송 장치(11a)에 대하여 1개 구비되어 있지만, 각 수신부가 각각 클래스 테이블 및 목적지 해결 테이블을 갖더라도 좋다.
결합 처리부(61)는, 수신한 프레임의 클래스를 식별하고, 저지연 클래스의 스토어 앤드 포워드 패스와 다른 선의 일반 클래스의 스토어 앤드 포워드 패스로 스위칭 처리부(71)에 전송한다. 결합 처리부(61)는, 수신한 일반 클래스의 프레임을 일단 기억하는 기억부도 구비하고 있다. 결합 처리부(61)는, 일반 클래스의 프레임이 분할되어 있는지 여부를 판단하는 기능을 갖고, 수신한 일반 클래스의 프레임이 분할되어 있다고 판단한 경우, 수신한 프레임의 결합을 행한다. 수신한 프레임이 분할되어 있지 않은 경우, 결합 처리하지 않는다. 또, 결합 처리부(61)는, 수신한 일반 클래스의 프레임을 수신한 저지연 클래스의 프레임과 다중하여 스토어 앤드 포워드 패스로 전송하더라도 좋다. 다중하는 경우에는 저지연 클래스의 프레임을 기억하는 기억부도 구비한다.
결합 처리부(62)는, 결합 처리부(61)와 마찬가지의 기능을 갖는다.
스위칭 처리부(71)는, 레이어 2 스위칭 처리를 행한다. 구체적으로는, 스위칭 처리부(71)는, 수신부(31a~34a)에서 결정된 출력 포트 정보와 경로에 근거하여, 수신한 프레임의 송신 목적지가 되는 송신부에 접속하는 컷스루 기억부 혹은 스토어 앤드 포워드 기억부에 수신한 프레임을 할당한다. 스위칭 처리부(71)는, 스토어 앤드 포워드 경로로 수신한 프레임을 다중화 후, 송신 목적지의 스토어 앤드 포워드 기억부에 할당한다.
컷스루 기억부(91a)는, 수신한 프레임을 기억한다. 컷스루 기억부(91a)는, 프레임이 입력되면, 접속하고 있는 송신부(41a)에 송신 요구를 출력한다. 또한, 컷스루 기억부(91a)는, 송신부(41a)로부터 송신 허가가 있었을 경우, 송신부(41a)에 프레임을 송신한다.
컷스루 기억부(92a)는, 컷스루 기억부(91a)와 마찬가지이다. 단, 컷스루 기억부(92a)는, 송신부(41a) 대신에, 송신부(42a)가 된다.
스토어 앤드 포워드 기억부(81a)는, 수신한 프레임을 기억한다. 스토어 앤드 포워드 기억부(81a)는, 기억한 프레임을 우선 클래스 단위로 입력 순으로 관리하고, 프레임이 1프레임 이상 저장되면, 접속하고 있는 송신부(41a)에 송신 요구를 출력한다. 또한, 스토어 앤드 포워드 기억부(81a)는, 송신부(41a)로부터 송신 허가가 있었을 경우, 저장되어 있는 프레임 중에서 우선도가 높은 클래스의 프레임을 우선적으로 송신부(41a)에 송신한다. 저지연 클래스는 일반 클래스보다 우선도가 높은 것으로 한다. 프레임을 송신할 때에, 프레임의 클래스 정보와 프레임 길이 등의 프레임 정보도 송신부(41a)에 통지한다. 프레임의 클래스 정보와 프레임 길이가 프레임 내에 저장되어 있는 경우는, 스토어 앤드 포워드 기억부(81a)는, 송신부(41a)의 송신 허가의 유무에 근거하여, 송신을 개시ㆍ정지한다.
스토어 앤드 포워드 기억부(82a)는, 송신부(41a) 대신에, 송신부(42a)가 된다. 스토어 앤드 포워드 기억부(83a)는, 송신부(41a) 대신에, 송신부(43a)가 된다. 스토어 앤드 포워드 기억부(84a)는, 송신부(41a) 대신에, 송신부(44a)가 된다. 또, 스토어 앤드 포워드 기억부는, 각 송신부에 대하여 각각 1개씩 구비하고 있다.
또한, 컷스루 기억부(91a~92a)는, 저지연 클래스의 프레임을 기억한다. 스토어 앤드 포워드 기억부(81a~84a)는, 저지연 클래스의 프레임과 일반 클래스의 프레임의 양쪽을 기억할 수 있다.
송신부(41a)는, 포트(101)의 출력 포트이다. 송신부(41a)는, 수신한 프레임을 컷스루 혹은 스토어 앤드 포워드로 송신한다. 송신부(41a)는, IET 기술을 적용한 MAC를 구비하고 있다. 송신부(42a)는, 송신부(41a)와 마찬가지이다. 단, 송신부(42a)는, 포트(102)의 출력 포트이다.
송신부(43a)는, 포트(103)의 출력 포트이다. 송신부(43a)는, 수신한 프레임을 스토어 앤드 포워드로 송신한다. 송신부(43a)는, IET 기술을 적용한 MAC를 구비하고 있지 않더라도 좋다. 송신부(44a)는, 송신부(43a)와 마찬가지이다. 단, 송신부(44a)는, 포트(104)의 출력 포트이다. 송신부(41a~44a)의 상세에 대해서는 후술한다. 또, 송신부는 포트마다 마련되어 있다.
여기서, 프레임의 구조에 대하여 설명한다.
도 3은 IET의 프레임의 일례를 나타낸 도면이다.
도 3의 분할되지 않는 IET의 프레임 및, 분할된 선두의 프래그먼트는, "프리앰블", "SMD(Start Mframe Delimiter) 값", "데이터", "CRC(Cyclic Redundancy Check)"로 구성되어 있다. "데이터"는, 일반적인 이더넷(등록상표)의 프레임이고, "목적지 MAC 어드레스", "송신원 MAC 어드레스"를 포함하는 각종 데이터가 기재되어 있다. "CRC"는, 이더넷(등록상표) 프레임의 말미에 저장되고, 프레임의 데이터의 내용의 오류를 검출하기 위한 값인 FCS(Frame Check Sequence)의 값이 저장된다. 괄호로 기재되어 있는 숫자는 byte 수를 나타낸다. 저지연 클래스의 프레임이기 때문에, "SMD 값"은 "SMD-E"가 설정된다. 또한, 비분할의 일반 클래스의 프레임의 "SMD 값"은 "SMD-S"가 설정된다. 분할되는 프레임의 선두 프래그먼트도 도 3과 마찬가지의 프레임으로 구성된다. "SMD 값"에는 "SMD-S", "CRC"에는 선두 프래그먼트의 데이터의 내용의 오류를 검출하고, 분할된 것을 나타내기 위한 "MCRC(Mframe CRC) 값"이 저장된다.
도 4는 분할 때의 중반 및 말미 프래그먼트의 프레임의 일례를 나타낸 도면이다.
도 4의 중반 및 말미 프래그먼트는, "프리앰블", "SMD 값", "Frag Count", "데이터", "CRC"로 구성되어 있다. 도 4의 "SMD 값"은 "SMD-C"가 설정되어 있다. "Frag Count"는, 프래그먼트를 전송할 때마다 차례로 부여되는 값이고, 프래그먼트가 결손되어 있지 않은지를 검사하기 위한 값이다. 중반 프래그먼트의 "CRC"에는 선두 프래그먼트와 마찬가지의 중반 프래그먼트의 데이터의 내용의 오류를 검출하고, 분할된 것을 나타내는 "MCRC", 말미 프래그먼트의 "CRC"에는, 선두 프래그먼트로부터의 분할된 모든 프래그먼트의 데이터인 1프레임분의 데이터의 "FCS" 값이 저장된다.
도 5는 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 수신부(31a)의 기능 블록도이다. 도 5를 참조하면서, 수신부(31a)에 대하여 상세하게 설명한다.
수신부(31a)는, 입력 포트 식별부(311)와, 클래스 식별부(312a)와, 출력 포트 결정부(313)와, 할당부(314a)를 구비한다.
입력 포트 식별부(311)는, 프레임이 입력된 포트의 종별 정보를 식별한다. 포트의 종별 정보란, 예컨대, 입력 포트 번호 등의 포트마다 상이한 정보이다.
클래스 식별부(312a)는, 할당부(314a)가 단말 장치(21)로부터 수신한 IET의 프레임의 헤더에 저장되는 SMD 값으로부터, 저지연 클래스와 일반 클래스를 식별한다.
출력 포트 결정부(313)는, 할당부(314a)가 단말 장치(21)로부터 수신한 프레임 내의 저장 정보로부터, 목적지 해결 테이블(52)을 참조하여, 수신한 프레임의 출력 포트를 결정한다. 출력 포트는 복수 포트의 경우도 있다.
할당부(314a)는, 단말 장치(21)로부터 저지연 클래스의 프레임 혹은 일반 클래스의 프레임을 수신한다. 할당부(314a)는, 입력 포트의 종별 정보, 프레임의 클래스 정보, 출력 포트 정보로부터, 송신부(42a)에 전송하는 저지연 클래스의 프레임이면 컷스루 패스, 송신부(42a) 이외의 포트에 전송하는 저지연 클래스의 프레임과 모든 일반 클래스의 프레임은 스토어 앤드 포워드 패스에 할당한다. 전송하는 포트는 복수의 경우도 있고, 전송 목적지 포트마다 수신한 프레임을 컷스루 경로인지 스토어 앤드 포워드 경로인지를 결정하기 위해, 저지연 클래스의 프레임을 양 경로에 전송하는 일도 있다.
할당부(314a)는, 프레임을 전송할 때에, 클래스 정보와 출력 포트 정보를 프레임의 "헤더" 혹은 "데이터"의 항목에 저장한다.
수신부(32a)의 기능 블록도는, 수신부(31a)와 마찬가지이다. 단, 할당부(314a)는, 전송 장치(12a)로부터 저지연의 클래스의 프레임 혹은 일반 클래스의 프레임을 수신하고, 컷스루 패스에는 송신부(41a)에 출력하는 저지연 클래스의 프레임을 전송한다.
도 6은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 수신부(33a)의 기능 블록도이다. 도 6을 참조하면서, 수신부(33a)에 대하여 상세하게 설명한다.
수신부(33a)는, 수신부(31a)와 마찬가지의 구성이다. 단, IET의 MAC 기능은 실장하고 있지 않더라도 좋다. 또한, 할당부(314b)는, 단말 장치(22)로부터 저지연의 클래스의 프레임 혹은 일반 클래스의 프레임을 수신한다. 클래스 식별부(312b)는, 할당부(314b)가 수신한 프레임 내의 저장 정보로부터, 클래스 테이블(51)을 참조하여, 수신한 프레임이 저지연 클래스의 프레임인지 일반 클래스의 프레임인지를 식별한다. 또, 클래스 식별부(312b)는, 클래스 테이블(51)을 수신 포트마다 갖고, 할당부(314b)가 수신한 프레임의 프레임 내의 저장 정보로부터, 저지연 클래스와 일반 클래스를 식별하더라도 좋다. 또한, 할당부(314b)는, 할당부(314a)와 마찬가지이지만, 프레임의 클래스 정보가 저지연 클래스이더라도 일반 클래스이더라도 프레임을 스토어 앤드 포워드 패스로 전송한다.
수신부(34a)의 기능 블록도는, 수신부(33a)와 마찬가지이다. 단, 할당부(314b)는, 단말 장치(23)로부터 저지연 클래스의 프레임 혹은 일반 클래스의 프레임을 수신한다.
도 7은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 송신부(41a)의 기능 블록도이다. 도 7을 참조하면서, 송신부(41a)에 대하여 상세하게 설명한다.
송신부(41a)는, IET 출력 제어부(411a)와, 클래스 추출부(412)를 구비한다.
클래스 추출부(412)는, 할당부(314b)에서 프레임에 부여된 클래스 정보를 스토어 앤드 포워드 패스로 수신한 프레임으로부터 추출한다.
IET 출력 제어부(411a)는, 스토어 앤드 포워드 패스로부터의 프레임을 송신 중에, 컷스루 패스로부터의 프레임의 송신 요구가 있었을 경우, 클래스 추출부(412)에서 추출된 클래스 정보에 근거하여, 스토어 앤드 포워드로 전송 중의 프레임이 분할 가능한지 여부를 판정한다. 클래스 정보가 저지연 클래스인 경우는, 분할하지 않고 전송 중의 프레임의 최후까지 출력 후, 컷스루 패스의 프레임을 출력한다. 또한, 스토어 앤드 포워드 측의 프레임이 일반 클래스의 프레임이면, 통상의 IET의 출력 제어와 마찬가지로 프레임의 전송 상태에 따라, 컷스루 패스로부터의 프레임은 인터럽트 전송을 할 수 있다. 또한, IET 출력 제어부(411a)는, 스토어 앤드 포워드 패스의 저지연 클래스의 프레임을 분할하지 않고 출력할 때, 프레임의 헤더에 SMD-E 값을 부여한다.
송신부(42a)의 기능 블록도는, 송신부(41a)와 마찬가지이다.
도 8은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 송신부(43a)의 기능 블록도이다. 도 8을 참조하면서, 송신부(43a)에 대하여 상세하게 설명한다.
송신부(43a)는, 스토어 앤드 포워드로 전송하는 프레임을 차례로 송신하는 출력 제어부(411b)를 구비한다. 송신부(43a)는, 클래스 추출부(412)를 구비할 필요는 없지만, 구비하고 있더라도 좋다.
출력 제어부(411b)는, 프레임을 수신한 수신부에서 결정한 경로가 스토어 앤드 포워드로 전송하는 경로뿐이기 때문에, 스토어 앤드 포워드로 출력한다. 또한, 출력 제어부(411b)는, 컷스루로 전송하는 프레임이 입력되지 않기 때문에, IET에 의한 인터럽트 전송을 할 필요는 없다.
송신부(44a)의 기능 블록도는, 송신부(43a)와 마찬가지이다.
다음으로, 실시의 형태 1에 있어서의 전송 장치(11a)의 하드웨어 구성에 대하여 설명한다.
도 9는 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 하드웨어 구성도이다. 도 9를 이용하여, 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 구성에 대하여 설명한다.
전송 장치(11a)는, 버스(111), 처리 회로(116)로 구성된다.
버스(111)는, 각 장치 사이를 전기적으로 접속하고, 프레임을 송수신하는 신호 경로이다.
처리 회로(116)는, 예컨대, 단일 회로, 복합 회로, 프로그램화한 프로세서, ASIC(Application Specific Integrated Circuit), FPGA(Field-Programmable Gate Array), 또는, 이들을 조합한 것이다. 처리 회로(116)는, 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 컷스루 기억부(91a~92a)와, 스토어 앤드 포워드 기억부(81a~84a)와, 송신부(41a~44a)의 각 부의 기능을 합하여 실현한다. 또, 처리 회로(116)는, 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 컷스루 기억부(91a~92a)와, 스토어 앤드 포워드 기억부(81a~84a)와, 송신부(41a~44a)의 기능 각각을 따로따로의 처리 회로로 실현하더라도 좋다.
도 10은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 다른 하드웨어 구성도이다. 도 10을 이용하여, 전송 장치(11a)의 다른 구성에 대하여 설명한다.
전송 장치(11a)의 각 기능은 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어의 조합에 의해 실현된다. 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어의 조합은 프로그램으로서 기술된다.
전송 장치(11a)는, 버스(111), 입출력 인터페이스(112), 메모리(113), 기억 매체(114), CPU(Central Processing Unit)(115)라고 하는 하드웨어를 구비한다. 또, 이하에서는 입출력 인터페이스(112)는 입출력 IF(112)라고 기재한다.
버스(111)는, 도 9와 마찬가지로, 각 장치 사이를 전기적으로 접속하고, 프레임을 송수신하는 신호 경로이다.
입출력 IF(112)는, 프레임을 송수신한다. 수신부(31a~34a)와, 송신부(41a~44a)는, 입출력 IF(112)에 의해 실현한다.
메모리(113)는, 기억 매체(114)에 기억한 프로그램을 로드하는 워크 에리어로서 기능한다. 메모리(113)는, 예컨대, RAM(Random Access Memory)이다.
기억 매체(114)는, 전송 경로를 결정하는 프로그램, 출력 제어를 행하는 프로그램 등의 기능을 실현하는 프로그램을 기억한다. 또한, 기억 매체(114)는, 프레임 데이터, 입력 포트의 종별 정보, 출력 포트 정보, 클래스 정보 등을 기억한다. 기억 매체(114)는, 예컨대, ROM(Read Only Memory), 플래시 메모리, EPROM(Erasable Programmable Read Only Memory), EEPROM(Electrically Erasable Programmable Read Only Memory), 또는, HDD(Hard Disk Drive) 등의 비휘발성 또는 휘발성의 반도체 메모리이다. 기억 매체(114)는, OS(Operating System)도 기억한다. 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스토어 앤드 포워드 기억부(81a~84a)와, 컷스루 기억부(91a~92a)는, 기억 매체(114)에 의해 실현한다.
CPU(115)는, 버스(111)를 거쳐서 다른 장치와 접속하고, 이들 각 장치를 제어한다. CPU(115)는, 메모리(113)에 로드한 기억 매체(114)의 프로그램을 읽어 들이고, 실행한다. CPU(115)는, 기억 매체(114)에 기억한 OS의 적어도 일부를 메모리(113)에 로드하고, OS를 실행하면서, 프로그램을 실행한다. CPU(115)는, 프로세싱을 행하는 IC(Integrated Circuit)이다. 또, CPU는, 중앙 처리 장치, 연산 장치, 마이크로프로세서, 마이크로컴퓨터, 프로세서, DSP(Digital Signal Processor)이더라도 좋다. 수신부(31a~34a)와, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 송신부(41a~44a)는, CPU(115)가 메모리(113)에 로드한 기억 매체(114)의 프로그램을 읽어 들이고, 실행하는 것에 의해 실현한다.
또, 각 장치의 정보, 프레임, 신호치 등을, 메모리(113), 기억 매체(114), 또는, CPU(115) 내의 레지스터 또는 캐시 메모리에 기억한다.
또한, 메모리(113)와 기억 매체(114)는 각 부를 나누지 않고 동일한 장치이더라도 좋다.
또한, 프로그램을, 자기 디스크, 플렉서블 디스크, 광 디스크, 콤팩트 디스크, DVD(Digital Versatile Disc)라고 하는 가반 기록 매체에 기억하더라도 좋다.
또한, 전송 장치(11a)의 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 스토어 앤드 포워드 기억부(81a~84a)와, 컷스루 기억부(91a~92a)와, 송신부(41a~44a)의 각 기능에 대하여, 일부를 전용의 하드웨어로 실현하고, 일부를 소프트웨어 또는 펌웨어로 실현하도록 하더라도 좋다. 예컨대, 수신부(31a~34a)와, 클래스 테이블(51)과, 목적지 해결 테이블(52)과, 결합 처리부(61~62)와, 스위칭 처리부(71)와, 컷스루 기억부(91a~92a)와, 스토어 앤드 포워드 기억부(81a~84a)에 대해서는 전용의 하드웨어로서의 처리 회로에서 그 기능을 실현하고, 송신부(41a~44a)에 대해서는 처리 회로인 CPU(115)가 기억 매체(114)에 저장된 프로그램을 읽어내어 실행하는 것에 의해 그 기능을 실현하더라도 좋다. 처리 회로는, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합에 의해, 전송 장치(11a)의 각 기능을 실현할 수 있다.
다음으로, 전송 장치(11a)의 동작에 대하여 설명한다.
도 11은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 동작을 나타내는 플로차트이다. 도 11은 출력 포트가 1포트인 경우의 전송 장치(11a)의 동작을 나타내고 있다. 도 11을 이용하여, 전송 장치(11a)의 동작을 이하에 설명한다.
스텝 S101에 있어서, 수신부(31a)는, 단말 장치(21)로부터 저지연의 클래스의 프레임 혹은 일반 클래스의 프레임을 수신하고, 수신한 프레임을 전송하는 경로를 결정한다. 수신부(31a)는, 결정한 경로에 근거하여, 수신한 프레임을 컷스루로 전송하는 경우는 컷스루 패스에 할당하고, 수신한 프레임을 스토어 앤드 포워드로 전송하는 경우는 스토어 앤드 포워드 패스에 할당한다. 수신부(31a)는, 수신한 프레임을 복수의 포트에 전송하는 경우가 있다. 이와 같은 경우에는, 수신부(31a)는, 프레임을 컷스루 패스 및 스토어 앤드 포워드 패스의 양쪽에 출력하는 경우가 있다. 수신부(32a)~수신부(34a)는, 수신부(31a)와 마찬가지이다. 단, 수신부(33a)와 수신부(34a)는 스토어 앤드 포워드 패스에만 출력한다.
스텝 S102에 있어서, 수신부(31a)는, 수신한 프레임을 컷스루 패스에 할당하는 경우, 스텝 S102 : 예가 되고, 스텝 S106으로 진행한다. 수신부(31a)는, 수신한 프레임을 스토어 앤드 포워드 패스에 할당하는 경우, 스텝 S102 : 아니오가 되고, 스텝 S103으로 진행한다. 수신부(32a)는 수신부(31a)와 마찬가지이다.
스텝 S102에 있어서, 수신부(33a~34a)는, 프레임의 클래스 정보가 저지연 클래스이더라도 일반 클래스이더라도 프레임을 스토어 앤드 포워드 패스에 할당한다. 따라서, 스텝 S102 : 아니오가 되고, 스텝 S103으로 진행한다.
스텝 S103에 있어서, 결합 처리부(61)는, 수신부(31a)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 결합 처리부(61)는, 수신한 프레임이 분할되어 있는지 여부를 판단한다.
스텝 S103에 있어서, 결합 처리부(61)는, 수신한 프레임의 SMD 값이 "SMD-E"의 프레임(스텝 S103 : 예)이면, 그대로 저지연 클래스의 스토어 앤드 포워드 패스로 전송한다. 스텝 S103 : 아니오이고, 수신한 프레임의 SMD 값이 "SMD-S" 또는 "SMD-C"이면, 결합 처리부(61)는, 스텝 S104에서 일반 클래스용의 기억부에 일단 프레임 데이터를 저장한다. 분할되어 있는 경우(스텝 S104 : 예)는 스텝 S105에서 분할된 프래그먼트를 결합하고, 프레임 단위로 일반 클래스의 스토어 앤드 포워드 패스로 전송한다. 분할되어 있지 않은 경우(스텝 S104 : 아니오), 결합 처리부(61)는, 결합 처리를 하지 않고 프레임 단위로 일반 클래스의 스토어 앤드 포워드 패스로 전송한다. 또, 결합 처리부(62)는 결합 처리부(61)와 마찬가지이다.
스텝 S106에 있어서, 스위칭 처리부(71)는, 수신부(31a)로부터 컷스루 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 결합 처리부(61)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 수신부(32a)로부터 컷스루 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 결합 처리부(62)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 수신부(33a)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 수신부(34a)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 스위칭 처리부(71)는, 스토어 앤드 포워드 패스로 수신한 프레임을 다중화하고, 출력 포트마다의 스토어 앤드 포워드 기억부에 할당한다.
예컨대, 수신부(31a)로부터 프레임을 수신하고, 프레임을 포트(102)에 컷스루로 전송하는 경우, 스위칭 처리부(71)는, 프레임을 컷스루 기억부(92a)에 송신한다.
또한, 예컨대, 수신부(31a)로부터 프레임을 수신하고, 프레임을 포트(102)에 스토어 앤드 포워드로 전송하는 경우, 스위칭 처리부(71)는, 프레임을 스토어 앤드 포워드 기억부(82a)에 송신한다.
스텝 S107에 있어서, 컷스루 기억부(91a)는, 스위칭 처리부(71)로부터 송신된 컷스루로 전송하는 프레임을 기억한다. 컷스루 기억부(91a)는, 프레임의 선두로부터 미리 정해진 byte 수만큼 기억했을 때에, 프레임이 컷스루 기억부(91a)에 존재하고, 송신 가능한 것을 나타내는 송신 요구를 송신부(41a)에 송신한다. 여기서, 미리 정해진 byte 수란, 예컨대, 6 byte, 64 byte 등이다. 송신 요구는, 예컨대 송신하고 싶은 프레임 존재의 유무를 나타내는 레벨 신호이다. 컷스루 기억부(92a)는, 컷스루 기억부(91a)와 마찬가지의 기능을 갖는다.
스텝 S107에 있어서, 스토어 앤드 포워드 기억부(81a)는, 스위칭 처리부(71)로부터 송신된 스토어 앤드 포워드로 전송하는 프레임을 기억한다. 스토어 앤드 포워드 기억부(81a)는, 복수의 우선 클래스에 대하여, 클래스마다 입력한 프레임을 입력 순으로 관리하고, 기억한다. 스토어 앤드 포워드 기억부(81a)는, 프레임이 1프레임 이상 스토어 앤드 포워드 기억부(81a)에 존재한 경우에, 송신이 가능한 것을 나타내는 송신 요구를 송신부(41a)에 송신한다. 송신 요구란, 예컨대 송신하고 싶은 프레임의 존재의 유무를 나타내는 레벨 신호이다. 또한, 스토어 앤드 포워드 기억부(81a)는, 송신부(41a)로부터 송신 허가가 있었을 경우, 저장되어 있는 프레임 중에서 우선도가 높은 클래스의 프레임을 우선적으로 송신부(41a)에 송신한다. 프레임을 송신할 때에, 프레임의 클래스 정보와 프레임 길이 등의 프레임 정보도 송신부(41a)에 통지한다. 프레임의 클래스 정보와 프레임 길이가 프레임 내의 헤더 또는 데이터의 선두의 프래그먼트가 되는 부분에 저장되어 있더라도 좋다. 스토어 앤드 포워드 기억부(81a)는, 송신부(41a)의 송신 허가의 유무에 근거하여, 송신을 개시ㆍ정지한다. 스토어 앤드 포워드 기억부(82a~84a)는, 스토어 앤드 포워드 기억부(81a)와 마찬가지의 기능을 갖는다. 단, 스토어 앤드 포워드 기억부(83a)와 스토어 앤드 포워드 기억부(84a)에서는, 송신 요구를 송신하지 않고 우선 클래스가 높은 프레임을 우선하여 입력 순으로 출력 포트의 전송 속도에 따라 송신할 뿐이더라도 좋다. 또한, 그 경우, 프레임 정보를 통지하지 않더라도 좋다.
스텝 S108에 있어서, 송신부(41a)는, 송신 요구를 수신한다. 송신부(41a)는, 컷스루 기억부(91a) 혹은 스토어 앤드 포워드 기억부(81a)에 프레임의 송신 허가를 송신한다. 송신부(41a)는, 송신 허가를 송신한 컷스루 기억부(91a) 혹은 스토어 앤드 포워드 기억부(81a)로부터 프레임을 수신한다. 송신부(41a)는, 송신 허가를 송신한 컷스루 기억부(91a) 또는 스토어 앤드 포워드 기억부(81a)의 어느 한쪽의 저지연의 클래스의 프레임 혹은 일반 클래스의 프레임을 단말 장치(21)에 송신한다. 송신부(42a)는, 송신부(41a)와 마찬가지이지만, 송신 포트(102)에 접속되는 장치는 전송 장치(12a)이다.
스텝 S108에 있어서, 송신부(43a)는, 송신 요구를 수신하더라도 하지 않더라도 좋다. 송신 요구를 수신하는 경우는, 송신부(43a)는, 스토어 앤드 포워드 기억부(83a)에 프레임의 송신 허가를 송신한다. 송신부(43a)는, 스토어 앤드 포워드 기억부(83a)로부터 프레임을 수신한다. 송신부(43a)는, 단말 장치(22)에 저지연의 클래스의 프레임 혹은 일반 클래스의 프레임을 송신한다. 송신 요구를 수신하지 않는 경우, 송신부(43a)는, 스토어 앤드 포워드 기억부(83a)로부터 프레임을 수신하면, 수신한 프레임을 송신한다. 송신부(44a)는, 송신부(43a)와 마찬가지이다.
도 12는 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 수신부(31a)의 동작을 나타내는 플로차트이다. 도 12를 이용하여, 도 11의 스텝 S101의 동작을 이하에 상세하게 설명한다.
할당부(314a)는, 단말 장치(21)로부터 저지연 클래스의 프레임 혹은 일반 클래스의 프레임을 수신하고, 스텝 S201에 있어서, 입력 포트 식별부(311)는, 프레임이 입력된 입력 포트의 종별 정보를 식별한다. 실시의 형태 1에서는, 입력 포트의 종별 정보는, 입력 포트 번호로 한다. 입력 포트 식별부(311)는, 미리 입력 포트 번호가 포트(101)라고 기억하고 있다. 입력 포트 식별부(311)는, 입력 포트의 종별 정보인 포트(101)의 정보를 할당부(341a)에 출력한다. 수신부(32a~34a)의 입력 포트 식별부(311)는, 수신부(31a)의 입력 포트 식별부(311)와 마찬가지의 동작이다.
스텝 S202에 있어서, 클래스 식별부(312a, 312b)는, 수신한 프레임 내의 저장 정보로부터, 수신한 프레임이 저지연 클래스의 프레임인지 일반 클래스의 프레임인지를 식별한다. 도 5의 수신부(31a)의 클래스 식별부(312a)는 클래스 테이블을 참조하지 않는 경우를 나타내고, 도 6의 수신부(33a)의 클래스 식별부(312b)는 클래스 테이블을 참조하는 경우를 나타내고 있다.
도 13은 클래스 식별부(312a)의 SMD 값에 의한 클래스 식별 방법을 나타낸 도면이다.
도 13에서는, 수신한 프레임 내의 저장 정보로서 SMD 값을 이용한다.
클래스 식별부(312a)는, 도 13에 나타내는 바와 같이, 수신한 프레임 내의 저장 정보인 SMD 값이 SMD-E인 경우는, 프레임은 저지연 클래스의 프레임이라고 식별한다. 또한, 클래스 식별부(312a)는, 수신한 프레임 내의 저장 정보인 SMD 값이 SMD-S 또는 SMD-C인 경우는, 프레임은 일반 클래스의 프레임이라고 식별한다.
도 14는 클래스 테이블(51)의 일례를 나타낸 도면이다.
도 14에 나타내는 클래스 테이블(51)에서는, 수신한 프레임 내의 저장 정보로서 목적지 IP 어드레스를 이용하여, 수신한 프레임의 목적지 IP 어드레스와 프레임의 클래스 정보를 대응시키는 테이블이다.
클래스 식별부(312b)는, 도 14에 나타내는 클래스 테이블(51)을 참조하여, 수신한 프레임 내의 저장 정보인 목적지 IP 어드레스가 AA.AA.AA.AA인 경우는, 프레임은 저지연 클래스, CC.CC.CC.CC인 경우는, 프레임은 일반 클래스의 프레임이라고 식별한다. 클래스 테이블(51)에서는 클래스와 대응시키는 프레임 내의 저장 정보는 목적지 IP 어드레스로 한정하지 않는다. 복수의 종별의 프레임 내의 저장 정보를 조합하여 클래스와 대응시키더라도 좋다. 또한, 대응시키는 클래스도 저지연 클래스와 일반 클래스로 분류되어 있으면, 각 클래스에 복수의 클래스를 갖더라도 좋다.
클래스 테이블(51)은 장치에 1개 실장하더라도 좋고, 수신부마다 실장하더라도 좋다.
도 12의 스텝 S202로 돌아간다. 클래스 식별부(312a)는, 프레임의 클래스 정보를 할당부(314a)에 출력한다. 클래스 정보는, 저지연 클래스 또는 일반 클래스이다. 또, 수신부(32a)의 클래스 식별부(312a)는, 수신부(31a)의 클래스 식별부(312a)와 마찬가지의 동작이다. 클래스 식별부(312b)는, 프레임의 클래스 정보를 할당부(314b)에 출력한다. 클래스 정보는, 저지연 클래스 또는 일반 클래스이다. 또, 수신부(34a)의 클래스 식별부(312b)는, 수신부(33a)의 클래스 식별부(312b)와 마찬가지의 동작이다.
스텝 S203에 있어서, 출력 포트 결정부(313)는, 단말 장치(21)로부터 수신한 프레임의 출력 포트를 결정한다. 출력 포트 결정부(313)는, 수신한 프레임 내의 저장 정보로부터, 목적지 해결 테이블(52)을 참조하여, 수신한 프레임을 전송하는 출력 포트를 결정한다.
목적지 해결 테이블(52)은, 일례로서 프레임 내의 목적지 MAC 어드레스나 VLAN(Virtual Local Area Network) 태그 정보 등으로부터 출력 포트를 결정하는, 일반적인 레이어 2 스위치의 FDB 테이블이 있지만, 출력 포트를 결정하기 위한 테이블이면 특별히 한정하지 않는다. 출력 포트 결정부(313)에서는, 목적지 해결 테이블(52)에 의해 결정한 출력 포트 정보를 할당부(314a)에 출력한다. 출력 포트는 복수의 포트이더라도 좋다.
수신부(32a~34a)의 출력 포트 결정부(313)는, 수신부(31a)의 출력 포트 결정부(313)와 마찬가지의 동작이다.
스텝 S204에 있어서, 할당부(314a)는, 입력 포트의 종별 정보와, 클래스 식별부(312a)로부터의 프레임의 클래스 정보와, 출력 포트 결정부(313)로부터의 출력 포트 정보를 수신한다.
할당부(314a)는, 입력 포트의 종별 정보와 프레임의 클래스 정보와 출력 포트 정보에 근거하여, 프레임을 스토어 앤드 포워드 패스 또는 컷스루 패스로 전송할지 결정하여 프레임을 결정한 경로에 할당한다. 또, 컷스루 패스는, 저지연 클래스의 프레임만 전송하고, 1개의 출력 포트에 대하여 1개의 입력 포트가 대응되어 있다.
도 15는 실시의 형태 1과 관련되는 컷스루로 전송하는 입력 포트에 대한 출력 포트를 나타낸 일례이다.
할당부(314a)는, 도 15와 같은 컷스루로 전송하는 입력 포트에 대한 출력 포트의 대응을 비트맵으로 기억하고 있다. 도 15의 출력 포트 비트맵은 오른쪽으로부터 포트(101), 포트(102), 포트(103), 포트(104)에 대응하고 있고, "1"인 포트에 대하여 컷스루 하는 것을 나타내고 있다. 전송 장치(11a)는, 각 출력 포트에 대하여 컷스루로 전송하는 입력 포트를 미리 결정하고 있다. 따라서, 출력 포트 비트맵은 출력 포트마다 입력 포트의 어느 1포트에 있어서 1개만 "1"이 된다. 전송 장치(11a)는, 입력 포트 수만큼의 컷스루 기억부를 가질 필요가 없어지고, 전송 제어가 간단해진다. 또한, 회로 규모의 증대를 막을 수도 있다. 실시의 형태 1에서는, 포트(101)로부터 포트(102)에 전송하는 경우와, 포트(102)로부터 포트(101)에 전송하는 경우가 컷스루로 전송 가능하다. 또, 실시의 형태 1에서는, 포트(101)와 포트(102)의 사이를 쌍방향 모두 컷스루로 전송 가능한 것으로 했지만, 예컨대, 포트(101)로부터 포트(102)에 전송하는 경우만 컷스루로 전송 가능하게 하고, 포트(102)로부터 포트(101)에 전송하는 경우는, 컷스루로의 전송은 불가능하게 하더라도 좋다. 또한, 컷스루로 전송하는 포트는 임의이다. 단, 1개의 출력 포트에 대하여 복수의 입력 포트로부터 컷스루로 전송하도록 할 수는 없다. 복수의 출력 포트에 대하여 1개의 입력 포트로부터만 컷스루로 전송하도록 하는 것은 가능하다.
할당부(314a)는, 프레임의 대상이 저지연 클래스인 프레임에 대하여, 입력 포트의 종별 정보와 출력 포트와 도 15를 대조한다. 대조가 합치하면, 대상의 프레임을 컷스루 패스에 전송한다. 또한, 할당부(314a)는, 프레임의 클래스 정보가 일반 클래스이거나, 혹은 저지연 클래스이더라도 대조가 합치하지 않는 경우, 대상의 프레임을 스토어 앤드 포워드 패스로 전송한다.
할당부(314a)는, 프레임을 전송할 때에, 대상의 프레임에 대한 클래스 정보와 출력 포트 정보를 부여한다. 정보의 부여의 방법은, 프레임의 헤더 또는 데이터에 저장하더라도 좋고, 프레임 단위로 이들의 정보를 1대1로 관리할 수 있는 방법이면 특별히 한정하지 않는다.
도 12의 스텝 S204로 돌아간다. 또, 수신부(32a)의 할당부(314a)는, 수신부(31a)의 할당부(314a)와 마찬가지의 동작이다.
수신부(33a) 혹은 수신부(34a)의 할당부(314b)는, 수신부(31a)의 할당부(314a)와 마찬가지의 동작이지만, 도 15에서는, 입력 포트(103) 혹은 입력 포트(104)를 경유하는 경로에 컷스루는 설정되어 있지 않기 때문에, 프레임의 클래스 정보가 저지연 클래스이더라도 일반 클래스이더라도 프레임을 스토어 앤드 포워드 패스에 할당한다.
도 16은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 송신부(41a)의 동작을 나타내는 플로차트이다. 도 16을 이용하여, 도 11의 스텝 S108의 동작을 이하에 상세하게 설명한다.
스텝 S301에 있어서, 클래스 추출부(412)는, 컷스루 기억부(91a)에 저장되어 있는 프레임을 수신한다. 클래스 추출부(412)는, 할당부(314a)에서 프레임에 저장된 클래스 정보를 프레임으로부터 추출한다. 클래스 추출부(412)는, 추출한 프레임의 클래스 정보를 IET 출력 제어부(411a)에 출력한다. 송신부(42a)의 클래스 추출부(412)는, 송신부(41a)의 클래스 추출부(412)와 마찬가지의 동작이다.
스텝 S302에 있어서, IET 출력 제어부(411a)는, 컷스루 기억부(91a)로부터 수신한 프레임을 출력한다. 또한, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)로부터 수신한 프레임을 출력한다. IET 출력 제어부(411a)는, 스토어 앤드 포워드로 전송하는 프레임의 클래스 정보에 근거하여, 스토어 앤드 포워드 기억부(81a)에 기억되어 있는 프레임을 분할할지 여부를 결정한다. 프레임을 분할하는 경우, IET 출력 제어부(411a)는, 프레임을 분할하여 출력한다. 송신부(42a)의 IET 출력 제어부(411a)는, 송신부(41a)와 마찬가지이다. 송신부(41a~42a)의 IET 출력 제어부(411a) 및 송신부(43a~44a)의 출력 제어부(411b)의 상세에 대해서는, 후술한다.
도 17은 본 발명의 실시의 형태 1과 관련되는 전송 장치(11a)의 송신부(41a)의 IET 출력 제어부(411a)의 동작을 나타내는 플로차트이다. 도 17을 이용하여, 도 16의 스텝 S302의 동작을 이하에 상세하게 설명한다.
IET 출력 제어부(411a)는, 컷스루 기억부(91a) 또는 스토어 앤드 포워드 기억부(81a)로부터 송신 요구를 수신하면 처리를 개시한다.
스텝 S401에 있어서, IET 출력 제어부(411a)는, 컷스루 기억부(91a)로부터 송신 요구를 수신한다. IET 출력 제어부(411a)는, 컷스루 기억부(91a)로부터 송신 요구를 수신한 경우, 컷스루 기억부(91a)에 저지연 클래스의 프레임이 저장되어 있다고 판단하고, 스텝 S401 : 예가 되고, 스텝 S404로 진행한다. IET 출력 제어부(411a)는, 컷스루 기억부(91a)로부터 송신 요구를 수신하지 않은 경우, 컷스루 기억부(91a)에 저지연 클래스의 프레임이 저장되어 있지 않다고 판단하고, 스텝 S401 : 아니오가 되고, 스텝 S402로 진행한다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S401은, 송신부(41a)와 마찬가지이다.
스텝 S402에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 프레임의 송신 허가를 송신한 경우, 또는, IET 출력 제어부(411a)가 IET에 의해 프레임의 전송을 중단하고, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 프레임이 전송 중이라고 판단한 경우, 스텝 S402 : 예가 되고, 스텝 S403으로 진행한다. IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 송신 허가를 송신하지 않은 경우, 또한, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)로부터의 프레임의 전송을 중단하지 않은 경우, 스텝 S402 : 아니오가 되고, 스텝 S409로 진행한다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S402는, 송신부(41a)와 마찬가지이다.
스텝 S409에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)로부터 송신 요구를 수신한 경우, 스토어 앤드 포워드 기억부(81a)에 프레임이 저장되어 있다고 판단하고, 스텝 S409 : 예가 되고, 스텝 S410으로 진행한다. IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)로부터 송신 요구를 수신하지 않은 경우, 스텝 S409 : 아니오가 되고, 스텝 S401로 돌아간다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S409는, 송신부(41a)와 마찬가지이다.
스텝 S410에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 가장 먼저 전송할 프레임이 저지연 클래스라고 판단한 경우, 스텝 S410 : 예가 되고, 스텝 S411로 진행한다. 스텝 S411에서는, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 송신 허가를 송신하고, 스토어 앤드 포워드 기억부(81a)로부터 프레임을 수신한다. IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 가장 먼저 전송할 프레임의 헤더의 SMD 값에 SMD-E를 부여하고, 수신한 프레임의 미리 결정된 byte 수만큼을 단말 장치(21)에 전송한다. 미리 결정된 byte 수만큼이란, 예컨대, 1 byte, 2 byte 등이고, 컷스루 기억부(91a)에 프레임이 오지 않았는지를 확인하는 주기이다. 스텝 S411 후는, 스텝 S401로 돌아간다.
스텝 S410에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 가장 먼저 전송할 프레임이 저지연 클래스가 아니라고 판단한 경우, 스텝 S410 : 아니오가 되고, 스텝 S412로 진행한다. 스텝 S412에서는, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 송신 허가를 송신하고, 스토어 앤드 포워드 기억부(81a)로부터 프레임을 수신한다. IET 출력 제어부(411a)는, 수신한 프레임의 헤더의 SMD 값에 SMD-S를 부여하고, 수신한 프레임의 미리 결정된 byte 수만큼을 단말 장치(21)에 전송한다. 미리 결정된 byte 수만큼이란, 예컨대, 1 byte, 2 byte 등이고, 컷스루 기억부(91a)에 프레임이 오지 않았는지를 확인하는 주기이다. 프레임의 전송을 개시한다. 스텝 S412 후는, 스텝 S401로 돌아간다.
송신부(42a)의 IET 출력 제어부(411a)의 스텝 S410은, 송신부(41a)와 마찬가지이다.
스텝 S403에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 프레임의 송신 허가를 송신한 경우, 스토어 앤드 포워드 기억부(81a)는, 전송 중의 프레임을 송신부(41a)에 계속하여 전송한다. 혹은, 전송을 중단하고 있던 프레임의 송신부(41a)로의 전송을 재개한다. IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)로부터 프레임을 수신하고, 수신한 프레임의 미리 결정된 byte 수만큼을 단말 장치(21)에 전송한다. 미리 결정된 byte 수만큼이란, 예컨대, 1 byte, 2 byte 등이고, 컷스루 기억부(91a)에 프레임이 오지 않았는지를 확인하는 주기이다. 또한, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)의 프레임을 전송 중인 경우, 전송 중인 프레임의 미리 결정된 byte 수만큼을 단말 장치(21)에 전송한다. 스텝 S403 후는, 스텝 S401로 돌아간다. IET 출력 제어부(411a)는 주기적으로 컷스루 기억부(91a)에 프레임이 오지 않았는지를 확인하기 때문에, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 프레임을 모두 전송하기에 시간이 걸리는 경우에도, 도중에 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 프레임을 분할하여, 컷스루 기억부(91a)에 저지연 클래스의 프레임을 우선적으로 전송할 수 있다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S403은, 송신부(41a)와 마찬가지이다.
한편, 스텝 S404에 있어서, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 프레임의 송신 허가를 송신한 경우, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 프레임을 전송 중이라고 판단하고, 스텝 S404 : 예가 되고, 스텝 S406으로 진행한다. IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 프레임의 송신 허가를 송신하지 않은 경우, 스텝 S404 : 아니오가 되고, 스텝 S405로 진행한다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S404는, 송신부(41a)와 마찬가지이다.
스텝 S406에 있어서, IET 출력 제어부(411a)는, 클래스 추출부(412)로부터 입력된 프레임의 클래스 정보가 저지연 클래스인 경우, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 전송 중의 프레임이 저지연 클래스의 프레임이라고 판단하고, 스텝 S406 : 예가 되고, 스텝 S407로 진행한다. IET 출력 제어부(411a)는, 프레임의 클래스 정보가 일반 클래스인 경우, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 전송 중의 프레임이 저지연 클래스의 프레임이 아니라고 판단하고, 스텝 S406 : 아니오가 되고, 스텝 S408로 진행한다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S406은, 송신부(41a)와 마찬가지이다.
스텝 S407에 있어서, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 전송 중의 프레임을 1프레임분의 말미까지 단말 장치(21)에 전송한다. 스텝 S407 후는, 스텝 S405로 진행한다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S407은, 송신부(41a)와 마찬가지이다.
스텝 S408에 있어서, 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 전송 중의 프레임은 일반 클래스의 프레임이다. IET 출력 제어부(411a)는, 컷스루 기억부(91a)에 저장되어 있는 프레임을 인터럽트 전송한다. IET에 의한 분할 후의 프레임은, 예컨대, 분할된 말미의 프레임의 프레임 길이가 이더넷(등록상표)의 최소 프레임 길이인 미리 결정된 byte 수 이상이 아니면 안 되고, 분할된 말미 이외의 프레임에 대해서는, 미리 결정된 byte 수 이상으로 지정된 최소 프레임 길이를 만족시킬 필요가 있다. 여기서, 미리 결정된 byte 수란, 예컨대, 6 byte, 64 byte 등이다. 상기와 같은 분할 가능 조건을 만족시키는 범위에서, IET 출력 제어부(411a)는, 일반 클래스의 프레임의 전송을 중단한다. 스텝 S408 후는, 스텝 S401로 돌아간다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S408은, 송신부(41a)와 마찬가지이다.
한편, 스텝 S405에 있어서, IET 출력 제어부(411a)는, 컷스루 기억부(91a)에 프레임의 송신 허가를 송신한다. 컷스루 기억부(91a)는, 송신부(41a)로부터의 프레임의 송신 허가가 있었을 경우, 프레임을 송신부(41a)에 전송한다. 컷스루 기억부(91a)는, 프레임의 선두로부터 미리 결정된 byte 수만큼 기억한 후, 프레임을 전송한다. IET 출력 제어부(411a)는, 컷스루 기억부(91a)로부터 프레임을 수신한다. IET 출력 제어부(411a)는, 컷스루 기억부(91a)에 저장되어 있는 모든 프레임을 단말 장치(21)에 전송한다. 스텝 S405 후는, 스텝 S401로 돌아간다. 송신부(42a)의 IET 출력 제어부(411a)의 스텝 S405는, 송신부(41a)와 마찬가지이다.
또한, 송신부(43a)의 출력 제어부(411b)는, 항상 스토어 앤드 포워드로 전송하기 때문에, 출력 제어부(411b)는 스토어 앤드 포워드 기억부(83a)에 프레임의 송신 허가를 송신하여 프레임을 수신한다. 출력 제어부(411b)는, 수신한 프레임을 단말 장치(22)에 전송한다.
송신부(44a)의 출력 제어부(411b)의 동작은, 송신부(43a)의 출력 제어부(411b)와 마찬가지이다.
전원을 OFF로 하는 것 혹은 종료 조작이 이루어지는 등의 처리의 종료의 트리거가 있을 때까지 상기와 같은 처리를 반복한다. 이와 같이 함으로써, 종래의 전송 장치보다, IET의 저지연 전송 기능을 작은 회로 규모로 하고, 비용을 낮게 할 수 있다. 또, 상기와 같은 처리를 반복하는 것으로 했지만, 반복하지 않고 1회 행할 뿐이더라도 좋다.
이상 말한 바와 같이, 본 실시의 형태 1의 전송 장치(11a)에 있어서는, 입력된 프레임 내에 저장된 저장 정보에 근거하여, 복수의 포트 중에서 프레임을 출력하는 출력 포트를 결정하는 출력 포트 결정부(313)와, 컷스루 방식으로 전송하는 프레임을 출력하는 출력 포트에 대하여 프레임이 입력되는 입력 포트를 1대1로 대응시키고, 프레임이 입력된 입력 포트의 종별 정보와 프레임의 클래스 정보와 출력 포트 결정부에서 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드 방식으로 전송하는 제 2 경로에 할당하는 할당부(314a)와, 제 1 경로에 할당된 제 1 프레임을 출력 포트로부터 출력하고, 제 2 경로에 할당된 제 2 프레임의 클래스 정보에 근거하여 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 제 2 프레임을 출력 포트로부터 출력하는 IET 출력 제어부(411a)를 구비했으므로, IET의 저지연 전송 기능을 간단한 제어로 실현할 수 있다. 전송 장치(11a)는, 각 출력 포트에 대하여 입력 포트 수만큼의 컷스루 기억부는 필요 없기 때문에, 종래의 전송 장치보다, IET의 저지연 전송 기능을 작은 회로 규모로 하고, 비용을 낮게 할 수 있다. 3포트 이상의 입출력 포트를 갖는 전송 장치에 있어서, 저지연성이 요청되는 프레임을 저지연으로 전송하면서, 종래의 전송 장치보다, IET의 저지연 전송 기능을 간단한 제어로 실현할 수 있다.
또한, 본 실시의 형태 1의 전송 장치(11a)에 있어서는, IET 출력 제어부(411a)는, 제 2 프레임의 클래스 정보가 저지연 클래스인 경우, 제 2 프레임을 분할하지 않고 출력하므로, 스토어 앤드 포워드로 전송된 프레임이더라도, 저지연 클래스의 프레임이면, IET의 출력 제어로 분할되는 일 없이 전송할 수 있다.
또한, 본 실시의 형태 1의 전송 장치(11a)에 있어서는, 컷스루로 전송하는 경로로서 설정하고 있지 않은 경로는 송신부에 대하여 컷스루 기억부는 불필요하기 때문에, 기억 용량을 줄일 수 있다. 그 때문에, 회로 규모의 축소 및 비용의 삭감을 할 수 있다.
또, 상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 도 1과 같은 단말 장치(21~23) 및 전송 장치(12a)와 접속하고 있는 것으로 했지만, 단말 장치 혹은 전송 장치는 합해서 3개 이상 접속되어 있으면, 몇 개이더라도 좋다. 그 경우, 접속되는 장치의 수에 대응하여, 수신부, 송신부, 결합 처리부, 컷스루 기억부, 스토어 앤드 포워드 기억부 등의 수도 변한다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 시스템에서는, 전송 장치(11a)와 전송 장치(12a)를 접속하여 프레임이 2단의 전송 장치를 경유하는 경로가 있지만, 프레임이 복수 단 전송 장치를 경유하는 경로가 있더라도 좋다. 예컨대 단말 장치(22)로부터 전송 장치(12a)를 경유하여 단말 장치(26)에 저지연 클래스의 프레임을 송신하는 경우, 단말 장치(22)로부터 전송 장치(12a)에 컷스루로 전송하는 경로가 설정되어 있지 않기 때문에, 스토어 앤드 포워드로 전송되지만, 전송 장치(12a)로부터 단말 장치(26)에 컷스루로 전송하는 경로가 설정되어 있으면, 2단째 이후의 전송 장치에서는 프레임의 전송 지연을 저감할 수 있다. 특히, 전송 장치의 경유 단 수가 많은 저지연이 요구되는 프레임을 저지연으로 전송할 수 있다.
또한, 1개만 전송 장치를 경유하는 경로가 있더라도 좋다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21)에 접속하는 포트(101)와 전송 장치(12a)에 접속하는 포트(102) 사이를 컷스루로 전송하는 경로로서 설정하고 있지만, 예컨대, 단말 장치(22)에 접속하는 포트(103)와 단말 장치(23)에 접속하는 포트(104) 사이를 컷스루로 전송하는 경로로서 설정하더라도 좋다. 컷스루로 전송하는 경로로서 설정하는 포트 사이는 임의이다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 할당부(314a)는 출력 포트 결정부와 할당부를 합한 부로 했지만, 출력 포트 결정부와 할당부를 따로따로의 독립한 구성으로 하더라도 좋다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, IET 출력 제어부(411a)와 클래스 추출부(412)는, 따로따로의 독립한 구성으로 했지만, IET 출력 제어부(411a)와 클래스 추출부(412)를 합한 부로 하더라도 좋다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 프레임을 저지연 클래스와 일반 클래스로 클래스 분류를 했지만, 저지연 클래스의 프레임 중에서도 우선도를 붙여서 클래스 분류를 하더라도 좋다. 또한, 전송 장치(11a)는, 일반 클래스의 프레임 중에서도 우선도를 붙여서 클래스 분류를 하더라도 좋다. 또한, 전송 장치(11a)는, 프레임의 출력 포트마다 우선도를 붙여서 클래스 분류를 하더라도 좋다. 전송 장치(11a)는, 프레임의 클래스에서 서브클래스는 몇 개 마련하더라도 좋다. 구체적으로는, 예컨대, 전송 장치(11a)는, 저지연 클래스의 프레임 중에서도 우선도를 붙여서 클래스 분류를 하는 경우, 컷스루 기억부를 우선 클래스분 갖고, 컷스루 전송할 때에, 복수의 저지연 클래스 중에서 우선도가 높은 프레임으로부터 전송하더라도 좋다. 이때, 전송 장치(11a)는, 별도로 서브클래스를 나타내는 클래스 정보를 프레임의 "데이터"에 저장하도록 한다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있음과 아울러, 서브클래스를 더 추가할 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21, 22)와 전송 장치(11a~12a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있는 것으로 했다. 또한, 전송 장치(11a)는, 입력 포트의 종별 정보를 입력 포트 번호로 했다. 그러나, 전송 장치(11a)는, 입력 포트의 종별 정보를 각 포트가 미리 기억하고 있는 자신의 포트의 IET 대응 유무 정보로 하더라도 좋다. 다시 말해, IET 대응 유무 정보는, 자신의 포트에 접속하고 있는 장치가 IET에 대응하고 있는지의 정보이다. 이 경우, 단말 장치 및 전송 장치의 일부만이 IET 기술을 적용한 MAC를 구비하고 있는 것으로 한다. 전송 장치(11a)는, 각 포트에서 IET에 대응하고 있는 포트만 컷스루가 설정되어 있다고 인식한다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21, 22)와 전송 장치(11a~12a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있는 것으로 했다. 또한, 전송 장치(11a)는, 입력 포트의 종별 정보를 입력 포트 번호로 했다. 그러나, 전송 장치(11a)는, 입력 포트의 종별 정보를 접속 기기 정보로 하더라도 좋다. 접속 기기 정보란, 입력 포트에 접속하고 있는 기기가 IET에 대응하고 있는 단말 장치인지, IET에 대응하고 있지 않은 단말 장치인지, IET에 대응하고 있는 전송 장치인지, IET에 대응하고 있지 않은 전송 장치인지 등의 어떠한 장치와 접속하고 있는지의 정보이다. 접속 기기 정보는, 미리 전송 장치(11a)에 설정되어 있더라도, 혹은 수신하는 프레임 중에 기재하고 있더라도 좋다. 이 경우, 단말 장치 및 전송 장치의 일부만이 IET 기술을 적용한 MAC를 구비하고 있는 것으로 한다. 전송 장치(11a)는, IET에 대응하고 있는 장치 사이만 컷스루가 설정되어 있다고 인식한다. 이와 같이 구성된 전송 장치(11a)이더라도 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21, 22)와 전송 장치(11a~12a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있는 것으로 했다. 또한, 전송 장치(11a)는, 입력 포트의 종별 정보를 입력 포트 번호로 했다. 그러나, 전송 장치(11a)는, 입력 포트의 종별 정보를 각 포트가 미리 기억하고 있는 자신의 포트의 IET 대응 유무 정보 및 입력 포트 번호의 조합으로 하더라도 좋다. 조합하는 것에 의해, 어느 포트 번호가 IET에 대응하고 있는지를 알 수 있다. 이 경우, 단말 장치 및 전송 장치의 일부만이 IET 기술을 적용한 MAC를 구비하고 있는 것으로 한다. 전송 장치(11a)는, IET에 대응하고 있는 포트 번호만 컷스루가 설정되어 있다고 인식한다. 또, 입력 포트의 종별 정보의 조합은 임의이다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21, 22)와 전송 장치(11a~12a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있는 것으로 했다. 또한, 클래스 식별부(312a)는, 프레임의 저장 정보인 프레임의 목적지 IP 어드레스 혹은 SMD 값과 클래스 테이블(51)에 근거하여, 프레임의 클래스를 식별했다. 그러나, 전송 장치(11a)는, 각 포트가 미리 기억하고 있는 자신의 포트의 IET 대응 유무 정보로부터 프레임의 클래스를 식별하더라도 좋다. 이 경우, 단말 장치 및 전송 장치의 일부만이 IET 기술을 적용한 MAC를 구비하고 있는 것으로 한다. 전송 장치(11a)는, 각 포트에서 IET에 대응하고 있는 포트 사이를 전송시키는 프레임을 저지연 클래스의 프레임으로 식별하고, IET에 대응하고 있지 않은 포트를 포함하는 포트 사이를 전송시키는 프레임을 일반 클래스의 프레임으로 식별하더라도 좋다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 클래스 식별부(312a)는, 프레임의 저장 정보인 프레임의 목적지 IP 어드레스 혹은 SMD 값과 클래스 테이블(51)에 근거하여, 프레임의 클래스를 식별했다. 그러나, 전송 장치(11a)는, 프레임의 저장 정보로서, 목적지 MAC 어드레스, 송신원 MAC 어드레스, VLAN의 우선도, 이더넷(등록상표) 프레임의 우선도, 이더넷(등록상표)의 타입, IP 패킷의 헤더 정보의 일부, 논리 포트 번호 등, 또는 이들의 복수를 조합한 정보 등, 프레임의 저장 정보이면 특별히 한정하지 않는다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 단말 장치(21, 22)와 전송 장치(11a~12a)는, 저지연 클래스의 프레임을 저지연으로 전송하기 위해, IET 기술을 적용한 MAC를 구비하고 있는 것으로 했다. 또한, 클래스 식별부(312a)는, 프레임의 저장 정보인 프레임의 목적지 IP 어드레스 혹은 SMD 값과 클래스 테이블(51)에 근거하여, 프레임의 클래스를 식별했다. 그러나, 전송 장치(11a)는, 미리 기억하고 있는 자신의 포트의 IET 대응 유무 정보 및 SMD 값과 클래스 테이블(51)의 조합에 근거하여, 프레임의 클래스를 식별하더라도 좋다. 이 경우, 단말 장치 및 전송 장치의 일부만이 IET 기술을 적용한 MAC를 구비하고 있는 것으로 한다. 전송 장치(11a)는, 포트에 접속하는 장치가 IET 기술 부적응의 장치인데, 프레임에 SMD 값이 설정되어 있는 경우는, 프레임이 에러인 것으로 하여 폐기하여 버리기 때문에, IET 기술 적응의 장치인지를 확인한 다음에 SMD 값과 클래스 테이블(51)에 근거하여, 클래스를 식별하더라도 좋다. 또, 프레임의 클래스를 식별하는 정보의 조합은 임의이다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 프레임의 클래스의 정보를 할당부가 프레임의 "데이터"의 항목에 저장하여 송신함으로써, 클래스 추출부(412)에 프레임의 클래스 정보를 송신하고 있었지만, 프레임과 클래스 정보를 고유하게 묶을 수 있는 식별 번호에 의해 관리하더라도 좋다. 구체적으로는, 전송 장치(11a)는, 각 프레임에 식별 번호를 할당한다. 전송 장치(11a)는, 프레임의 식별 번호와 프레임의 클래스 정보의 테이블을 구비한다. 전송 장치(11a)는, 클래스 추출부(412)가 프레임을 수신하면, 수신한 프레임의 식별 번호와, 프레임의 식별 번호와 프레임의 클래스 정보의 테이블에 근거하여, 클래스 정보를 추출하더라도 좋다. 또한, 전송 장치(11a)는, 프레임의 식별 번호와 프레임의 클래스 정보의 테이블을 구비하는 대신에 프레임의 클래스 정보를 큐에 차례로 저장하는 것에 의해 클래스 정보를 클래스 추출부(412)에 송신하더라도 좋다. 또, 각 프레임에 식별 번호를 할당하는 부가 할당부의 일례이다. 프레임의 식별 번호와 프레임의 클래스 정보의 테이블 혹은 프레임의 클래스 정보를 저장한 큐가 묶음부의 일례이다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
상기한 본 실시의 형태 1의 전송 장치(11a)에서는, 결합 처리부(61)에서 수신한 프레임의 SMD 값에 의해 저지연 클래스의 스토어 앤드 포워드 패스와 일반 클래스의 스토어 앤드 포워드 패스에 할당했지만, 클래스 테이블의 결과에 근거하여 식별한 클래스에 근거하여, 저지연 클래스의 스토어 앤드 포워드 패스와 일반 클래스의 스토어 앤드 포워드 패스에 할당하더라도 좋다. 이와 같이 구성된 전송 장치(11a)이더라도, 상기한 실시의 형태 1의 효과를 얻을 수 있다.
실시의 형태 2.
실시의 형태 1에서는, 수신부(31a~34a)가 수신한 프레임의 저장 정보에 근거하여 클래스 정보를 수신한 프레임에 저장하여 송신하는 것에 의해, 송신부(41a~42a)가 프레임의 클래스 정보를 식별하고 있었지만, 실시의 형태 2에서는 수신한 프레임의 클래스 정보를 프레임과 병렬로 송신한다. 이 때문에, 실시의 형태 1과 마찬가지의 효과를 얻을 수 있다. 그 이외는, 실시의 형태 1과 마찬가지이다. 이하의 설명에 있어서 이미 설명한 구성 및 동작에 대해서는 동일 부호를 부여하여, 중복되는 설명을 생략한다.
전송 장치(11a)의 수신부(31a)의 동작에 대하여 기술한다.
할당부(314a)는, 클래스 식별부(312a)로부터 프레임의 클래스 정보가 입력되지만, 프레임을 전송할 때에, 대상의 프레임에 대한 클래스 정보와 출력 포트 정보를 프레임에 부여하지 않는다. 할당부(314a)는, 수신한 프레임과 클래스 식별부(312a)로부터 수신한 클래스 정보를 나타내는 펄스 신호를 송신한다. 펄스 신호는, 병렬 정보의 일례이다. 또, 클래스 정보를 나타내는 펄스 신호는, 할당부(314a)로부터 송신된 후, 결합 처리부, 스위칭 처리부, 컷스루 기억부, 스토어 앤드 포워드 기억부를 경유하여 송신부까지 송신된다. 수신부(32a)의 할당부(314a), 수신부(33a, 34a)의 할당부(314b)의 동작은, 수신부(31a)의 할당부(314a)와 마찬가지이다.
도 18은 본 발명의 실시의 형태 2와 관련되는 전송 장치(11a)의 송신부(41a)의 기능 블록도이다.
IET 출력 제어부(411a)는, 프레임의 클래스 정보를 클래스 추출부(412)로부터 수신하는 것이 아니라, 클래스 정보를 나타내는 펄스 신호를 수신한다.
도 19는 할당부(314a)가 프레임의 클래스 정보를 펄스 신호로서 송신할 때의 일례를 나타낸 도면이다.
도 19는 송신되는 프레임과, 그 프레임과 병렬로 송신되는 프레임의 클래스 정보의 관계를 나타낸 도면이다. 도 19(a)는 송신되는 프레임과 시간의 관계를 나타낸 도면이다. 도 19(b)는 프레임의 클래스 정보의 신호치와 시간의 관계를 나타낸 도면이다.
수신부(31a)가 저지연 클래스의 프레임 1, 일반 클래스의 프레임 2, 저지연 클래스의 프레임 3을 수신한 것으로 한다. 클래스 식별부(312a)로부터 프레임의 클래스 정보가 입력되면, 할당부(314a)는 도 19(a)와 같이 각각의 프레임을 송신함과 아울러, 도 19(b)와 같은 펄스 신호를 송신한다. 여기서, 펄스 신호가 "1"인 경우에 저지연 클래스, 펄스 신호가 "0"인 경우에 일반 클래스인 것을 나타낸다. 예컨대, 시각 t1~t2에서는, 할당부(314a)는, 저지연 클래스의 프레임 1을 송신함과 아울러, 펄스 신호 "1"을 송신한다. 일반 클래스의 프레임 2에서는, 시각 t3~t4에서는, 할당부(314a)는, 일반 클래스의 프레임 2를 송신함과 아울러, 펄스 신호 "0"을 송신한다.
또, 펄스 신호가 "1"인 경우에 저지연 클래스, "0"인 경우에 일반 클래스를 나타내는 것으로 했지만, 값은 임의이다. 또한, 펄스 신호가 아닌, 다른 신호를 이용하더라도 좋다.
이상 말한 바와 같이, 본 실시의 형태 2의 전송 장치(11a)에 있어서, 할당부(314a)는, 입력된 프레임의 클래스 정보를 나타내는 병렬 정보를 작성하고, 병렬 정보를 프레임과 병렬로 송신하고, IET 출력 제어부(411a)는, 병렬 정보로부터 클래스 정보를 취득하므로, 프레임에 클래스 정보를 저장하지 않고 실시의 형태 1과 마찬가지의 효과를 얻을 수 있다.
실시의 형태 3.
실시의 형태 1에서는, IET 출력 제어부(411a)가 컷스루 전송의 프레임인지 스토어 앤드 포워드 전송의 프레임인지에 관계없이 저지연 클래스의 프레임의 SMD 값에 SMD-E를 부여하고 있었지만, 컷스루 전송의 저지연 클래스의 프레임의 SMD 값에 SMD-E를 부여하고, 스토어 앤드 포워드 전송의 저지연 클래스의 프레임의 SMD 값에 SMD-S를 부여하는 실시의 형태를 나타낸다. 이하의 설명에 있어서 이미 설명한 구성 및 동작에 대해서는 동일 부호를 부여하여, 중복되는 설명을 생략한다.
도 20은 본 발명의 실시의 형태 3과 관련되는 전송 장치(11a)의 기능 블록도이다. 실시의 형태 1과의 차이는, 수신부(31a~32a)가 클래스 테이블(51)을 참조하고 있는 것이다.
도 21은 본 발명의 실시의 형태 3과 관련되는 전송 장치(11a)의 수신부(31a)의 기능 블록도이다. 실시의 형태 1과의 차이는, 클래스 식별부(312a)가 클래스 테이블(51)을 참조하고 있는 것이다.
다음으로, 본 발명의 실시의 형태 3과 관련되는 전송 장치(11a)의 동작에 대하여 설명한다.
도 22는 본 발명의 실시의 형태 3과 관련되는 전송 장치(11a)의 동작을 나타내는 플로차트이다.
스텝 S501~S502는 실시의 형태 1의 스텝 S101~스텝 S102와 마찬가지이다.
스텝 S503에 있어서, 결합 처리부(61)는, 수신부(31a)로부터 스토어 앤드 포워드 패스로 프레임을 수신한다. 결합 처리부(61)는, 수신한 프레임이 저지연 클래스의 프레임(스텝 S503 : 예)이면, 그대로 저지연 클래스의 스토어 앤드 포워드 패스로 전송한다. 스텝 S503 : 아니오이고, 수신한 프레임이 저지연 클래스의 프레임이 아니면, 스텝 S504로 진행한다.
스텝 S504~S507은 실시의 형태 1의 스텝 S104~스텝 S107과 마찬가지이다. 스텝 S508에 대해서는 후술한다.
도 23은 본 발명의 실시의 형태 3과 관련되는 전송 장치(11a)의 송신부(41a)의 동작을 나타내는 플로차트이다. 도 23을 이용하여, 도 22의 스텝 S508의 동작을 설명한다.
스텝 S601~S609는 실시의 형태 1의 도 17의 스텝 S401~스텝 S409와 마찬가지이다.
스텝 S610에서는, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 가장 먼저 전송할 프레임이 저지연 클래스라고 판단한 경우, 스텝 S610 : 예가 되고, 스텝 S611로 진행한다. 스텝 S611에서는, IET 출력 제어부(411a)는, 스토어 앤드 포워드 기억부(81a)에 송신 허가를 송신하고, 스토어 앤드 포워드 기억부(81a)로부터 프레임을 수신한다. IET 출력 제어부(411a)는, 수신한 프레임의 헤더의 SMD 값에 SMD-S를 부여하고, 수신한 프레임의 미리 결정된 byte 수만큼을 단말 장치(21)에 전송한다. 미리 결정된 byte 수만큼이란, 예컨대, 1 byte, 2 byte 등이고, 컷스루 기억부(91a)에 프레임이 오지 않았는지를 확인하는 주기이다. 프레임의 전송을 개시한다. 스텝 S611 후는, 스텝 S601로 돌아간다.
스텝 S610에 있어서, IET 출력 제어부(411a)가 스토어 앤드 포워드 기억부(81a)에 저장되어 있는 가장 먼저 전송할 프레임이 저지연 클래스가 아니라고 판단한 경우, 스텝 S610 : 아니오가 되고, 스텝 S601로 돌아간다.
그런데, 상기한 실시의 형태에 나타낸 전송 장치 및 전송 방법은 일례에 지나지 않고, 적당히, 조합하여 구성할 수 있는 것으로서, 실시의 형태 단독의 구성으로 한정되는 것이 아니다. 실시의 형태 2와 같이 수신한 프레임의 클래스 정보를 프레임과 병렬로 송신시키더라도 좋다.
이상 말한 바와 같이, 본 실시의 형태 1의 전송 장치(11a)에 있어서, IET 출력 제어부(411a)는, 저지연 클래스이고, 또한 스토어 앤드 포워드로 전송한다고 결정된 프레임을 출력하는 경우, 프레임의 SMD 값을 일반 클래스인 것을 나타내는 SMD-S로 하고, SMD 값과 상이한 우선도를 나타내는 클래스를 저지연 클래스로 한 정보를 프레임에 저장하여 출력하므로, 전송 장치(12a)가 전송 장치(11a)의 클래스 테이블과 마찬가지의 클래스 테이블을 갖고, SMD 값이 아닌 프레임의 "데이터"에 저장된 정보로부터 클래스를 식별하면, "SMD 값"에 "SMD-S"를 설정한 프레임이더라도, 전송 장치(12a)에 전송된 후는 저지연 클래스의 프레임으로 식별되어, 컷스루로 전송할 수 있다.
1 : 전송 시스템
11a, 12a : 전송 장치
21~26 : 단말 장치
101~104 : 포트
31a~34a : 수신부
41a~44a : 송신부
51 : 클래스 테이블
52 : 목적지 해결 테이블
61~64 : 결합 처리부
71 : 스위칭 처리부
81a~84a : 스토어 앤드 포워드 기억부
91a~92a : 컷스루 기억부
111 : 버스
112 : 입출력 IF
113 : 메모리
114 : 기억 매체
115 : CPU
116 : 처리 회로
311 : 입력 포트 식별부
312a~312b : 클래스 식별부
313 : 출력 포트 결정부
314a~314b : 할당부
411a : IET 출력 제어부
411b : 출력 제어부
412 : 클래스 추출부

Claims (18)

  1. 복수의 입력 포트와,
    복수의 출력 포트와,
    상기 복수의 입력 포트 중 어느 하나를 통하여 입력된 프레임 내에 저장된 저장 정보에 근거하여, 상기 복수의 출력 포트 중에서 상기 프레임을 출력하는 출력 포트를 결정하는 출력 포트 결정부와,
    상기 복수의 출력 포트 중 컷스루(cut-through) 방식을 지원하는 하나의 출력 포트를 상기 복수의 입력 포트 중 컷스루 방식을 지원하는 하나의 입력 포트와 미리 대응시키고, 상기 복수의 입력 포트 중 어느 하나를 통하여 프레임이 입력되면, 상기 프레임이 입력된 입력 포트의 종별 정보와 상기 프레임의 클래스 정보와 상기 출력 포트 결정부에서 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드(store-and-forward) 방식으로 전송하는 제 2 경로에 할당하는 할당부와,
    상기 제 1 경로에 할당된 상기 제 1 프레임을 상기 출력 포트로부터 출력하고, 상기 제 2 경로에 할당된 상기 제 2 프레임의 상기 클래스 정보에 근거하여 상기 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 상기 제 2 프레임을 상기 출력 포트로부터 출력하는 IET 출력 제어부
    를 구비한 전송 장치.
  2. 제 1 항에 있어서,
    상기 클래스 정보는, 저지연(low-latency)에서의 전송이 요구되는 저지연 클래스와 상기 저지연 클래스 이외인 일반 클래스이고,
    상기 할당부는, 상기 출력 포트 결정부에서 결정된 출력 포트가 컷스루 방식으로 전송하는 프레임을 출력하는 출력 포트이고, 상기 입력 포트의 종별 정보가 상기 출력 포트에 대하여 1대1로 대응된 입력 포트를 나타내고, 입력된 프레임의 상기 클래스 정보가 상기 저지연 클래스인 경우, 상기 프레임을 상기 제 1 경로에 할당하는
    전송 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 IET 출력 제어부는, 상기 제 2 프레임의 상기 클래스 정보가 저지연 클래스인 경우, 상기 제 2 프레임을 분할하지 않고 출력하는 전송 장치.
  4. 제 1 항에 있어서,
    상기 저장 정보와 프레임의 클래스 정보를 대응시키는 클래스 테이블과,
    상기 저장 정보와 상기 클래스 테이블에 근거하여, 상기 프레임의 상기 클래스 정보를 식별하고, 식별한 상기 클래스 정보를 출력하는 클래스 식별부
    를 구비하는 전송 장치.
  5. 제 1 항에 있어서,
    상기 저장 정보와 프레임의 SMD 값에 근거하여, 상기 프레임의 상기 클래스 정보를 식별하고, 식별한 상기 클래스 정보를 출력하는 클래스 식별부를 구비하는 전송 장치.
  6. 제 4 항에 있어서,
    상기 할당부는, 상기 클래스 식별부로부터 입력된 상기 클래스 정보를 상기 프레임에 저장하고,
    상기 프레임에 저장된 상기 클래스 정보를 상기 프레임으로부터 추출하고, 추출한 상기 프레임의 상기 클래스 정보를 상기 IET 출력 제어부에 송신하는 클래스 추출부를 구비하는
    전송 장치.
  7. 제 1 항에 있어서,
    상기 할당부는, 입력된 프레임의 상기 클래스 정보를 나타내는 병렬 정보를 작성하고, 상기 병렬 정보를 상기 프레임과 병렬로 송신하고,
    상기 IET 출력 제어부는, 상기 병렬 정보로부터 상기 클래스 정보를 취득하는
    전송 장치.
  8. 제 1 항에 있어서,
    상기 프레임에 식별 번호를 할당하는 할당부와,
    상기 식별 번호와 상기 클래스 정보를 고유하게 묶는 묶음부와,
    상기 식별 번호와 상기 묶음부에서 묶인 상기 프레임의 상기 식별 번호와 상기 프레임의 상기 클래스 정보에 근거하여, 상기 프레임의 상기 클래스 정보를 추출하고, 추출한 상기 클래스 정보를 상기 IET 출력 제어부에 송신하는 클래스 추출부
    를 구비하는 전송 장치.
  9. 제 2 항에 있어서,
    상기 할당부는, 상기 입력 포트 및 상기 출력 포트의 IET 대응 유무 정보에 근거하여, 저지연 클래스의 프레임을 상기 제 1 경로나 상기 제 2 경로에 할당하는 전송 장치.
  10. 제 9 항에 있어서,
    상기 할당부는, 상기 입력 포트 및 상기 출력 포트의 양쪽이 IET에 대응하고 있는 경우, 저지연 클래스의 프레임을 상기 제 1 경로에 할당하고, 적어도 상기 입력 포트 또는 상기 출력 포트 중 한쪽이 IET에 대응하고 있지 않은 경우, 상기 저지연 클래스의 프레임을 상기 제 2 경로에 할당하는 전송 장치.
  11. 제 1 항에 있어서,
    상기 입력 포트의 종별 정보는, 입력 포트 번호인 전송 장치.
  12. 제 1 항에 있어서,
    상기 입력 포트의 종별 정보는, IET 대응 유무 정보인 전송 장치.
  13. 제 1 항에 있어서,
    상기 입력 포트의 종별 정보는, 접속 기기 정보인 전송 장치.
  14. 제 2 항에 있어서,
    상기 IET 출력 제어부는, 저지연 클래스이고, 또한 스토어 앤드 포워드 방식으로 전송된 상기 프레임을 출력하는 경우, 상기 프레임의 SMD 값을 저지연 클래스인 것을 나타내는 SMD-E로서 출력하는 전송 장치.
  15. 제 2 항에 있어서,
    상기 IET 출력 제어부는, 저지연 클래스이고, 또한 스토어 앤드 포워드 방식으로 전송된 상기 프레임을 출력하는 경우, 상기 프레임의 SMD 값을 일반 클래스인 것을 나타내는 SMD-S로서 출력하는 전송 장치.
  16. 복수의 입력 포트 및 복수의 출력 포트를 포함하는 전송 장치에서 수행되는 전송 방법에 있어서,
    상기 복수의 입력 포트 중 어느 하나를 통하여 입력된 프레임 내에 저장된 저장 정보에 근거하여, 상기 복수의 출력 포트 중에서 상기 프레임을 출력하는 출력 포트를 결정하는 스텝과,
    상기 복수의 출력 포트 중 컷스루 방식을 지원하는 하나의 출력 포트를 상기 복수의 입력 포트 중 컷스루 방식을 지원하는 하나의 입력 포트와 미리 대응시키고, 상기 복수의 입력 포트 중 어느 하나를 통하여 프레임이 입력되면, 상기 프레임이 입력된 입력 포트의 종별 정보와 상기 프레임의 클래스 정보와 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드 방식으로 전송하는 제 2 경로에 할당하는 스텝과,
    상기 제 1 경로에 할당된 상기 제 1 프레임을 상기 출력 포트로부터 출력하고, 상기 제 2 경로에 할당된 상기 제 2 프레임의 상기 클래스 정보에 근거하여 상기 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 상기 제 2 프레임을 상기 출력 포트로부터 출력하는 스텝
    을 구비한 전송 방법.
  17. 복수의 전송 장치를 포함하는 전송 시스템에 있어서, 상기 복수의 전송 장치의 각각은,
    복수의 입력 포트와,
    복수의 출력 포트와,
    상기 복수의 입력 포트 중 어느 하나를 통하여 입력된 프레임 내에 저장된 저장 정보에 근거하여, 상기 복수의 출력 포트 중에서 상기 프레임을 출력하는 출력 포트를 결정하는 출력 포트 결정부와,
    상기 복수의 출력 포트 중 컷스루 방식을 지원하는 하나의 출력 포트를 상기 복수의 입력 포트 중 컷스루 방식을 지원하는 하나의 입력 포트와 미리 대응시키고, 상기 복수의 입력 포트 중 어느 하나를 통하여 프레임이 입력되면, 상기 프레임이 입력된 입력 포트의 종별 정보와 상기 프레임의 클래스 정보와 상기 출력 포트 결정부에서 결정된 출력 포트에 근거하여, 제 1 프레임을 컷스루 방식으로 전송하는 제 1 경로에 할당하고, 제 2 프레임을 스토어 앤드 포워드 방식으로 전송하는 제 2 경로에 할당하는 할당부와,
    상기 제 1 경로에 할당된 상기 제 1 프레임을 상기 출력 포트로부터 출력하고, 상기 제 2 경로에 할당된 상기 제 2 프레임을 스토어 앤드 포워드 방식으로 전송함과 아울러, 상기 제 2 프레임의 상기 클래스 정보에 근거하여 상기 제 2 프레임을 분할할지 여부를 결정하고, 결정에 근거하여 상기 제 2 프레임을 상기 출력 포트로부터 출력하는 IET 출력 제어부
    를 구비한 전송 시스템.
  18. 제 17 항에 있어서,
    상기 클래스 정보는, 저지연에서의 전송이 요구되는 저지연 클래스와 상기 저지연 클래스 이외인 일반 클래스이고,
    상기 복수의 전송 장치는 프레임 내에 저장된 저장 정보에 근거하여, 상기 저지연 클래스와 상기 일반 클래스를 식별하는 클래스 식별부를 구비한
    전송 시스템.
KR1020197025346A 2017-03-06 2017-03-06 전송 장치, 전송 방법 및 전송 시스템 KR102157490B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/008660 WO2018163229A1 (ja) 2017-03-06 2017-03-06 転送装置、転送方法及び転送システム

Publications (2)

Publication Number Publication Date
KR20190105109A KR20190105109A (ko) 2019-09-11
KR102157490B1 true KR102157490B1 (ko) 2020-09-18

Family

ID=63447378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025346A KR102157490B1 (ko) 2017-03-06 2017-03-06 전송 장치, 전송 방법 및 전송 시스템

Country Status (6)

Country Link
US (1) US11223495B2 (ko)
JP (1) JP6605177B2 (ko)
KR (1) KR102157490B1 (ko)
CN (1) CN110366841B (ko)
TW (1) TWI663846B (ko)
WO (1) WO2018163229A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114374476A (zh) 2018-03-31 2022-04-19 华为技术有限公司 传输数据的方法和转发设备
WO2022226762A1 (zh) * 2021-04-27 2022-11-03 华为技术有限公司 数据转发和调度方法和装置
EP4106283A1 (en) * 2021-06-16 2022-12-21 ADVA Optical Networking SE Time-sensitive transmission of ethernet traffic between endpoint network nodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5302559B2 (ja) * 2008-03-26 2013-10-02 トヨタ自動車株式会社 転送切替型ネットワーク装置及びフレーム転送方法
JP2016103700A (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 スイッチ装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838684A (en) * 1996-02-22 1998-11-17 Fujitsu, Ltd. Low latency, high clock frequency plesioasynchronous packet-based crossbar switching chip system and method
US6185203B1 (en) * 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6144668A (en) * 1997-11-26 2000-11-07 International Business Machines Corporation Simultaneous cut through and store-and-forward frame support in a network device
JP4105341B2 (ja) 1999-08-13 2008-06-25 富士通株式会社 フラグメントサイズ変更方法及びルータ装置
KR20010027148A (ko) * 1999-09-10 2001-04-06 서평원 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법
JP3584859B2 (ja) 2000-06-29 2004-11-04 日本電気株式会社 パケットスケジューリング装置
US20020118692A1 (en) * 2001-01-04 2002-08-29 Oberman Stuart F. Ensuring proper packet ordering in a cut-through and early-forwarding network switch
SE0104113D0 (sv) * 2001-12-07 2001-12-07 Ericsson Telefon Ab L M A wireless station and a transmission method in a wireless local area network
JP2003338844A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp パケット転送方法および中継装置
US20080273546A1 (en) * 2007-05-03 2008-11-06 Xyratex Technology Limited Data switch and a method of switching
US9882823B2 (en) * 2012-03-08 2018-01-30 Marvell World Trade Ltd. Systems and methods for blocking transmission of a frame in a network device
US9013997B2 (en) * 2012-06-01 2015-04-21 Broadcom Corporation System for performing distributed data cut-through
WO2014007556A1 (ko) * 2012-07-05 2014-01-09 엘지전자 주식회사 무선 통신 시스템에서 단말 간 직접 통신을 위한 단말 검출 신호 송신 방법 및 이를 위한 장치
US9426248B2 (en) * 2012-11-22 2016-08-23 Mitsubishi Electric Corporation Data collection and transfer apparatus
US9544247B2 (en) * 2013-03-15 2017-01-10 Innovasic, Inc. Packet data traffic management apparatus
WO2014147483A2 (en) 2013-03-20 2014-09-25 Marvell World Trade Ltd. Cut-through processing for slow and fast ports
US9419912B2 (en) * 2014-02-11 2016-08-16 International Business Machines Corporation Selective underflow protection in a network switch
WO2015162734A1 (ja) * 2014-04-23 2015-10-29 三菱電機株式会社 中継装置およびデータ転送方法
US9699118B2 (en) * 2014-04-25 2017-07-04 Avago Technologies General Ip (Singapore) Pte. Ltd. System for flexible dynamic reassignment of throughput
US9397941B2 (en) * 2014-06-27 2016-07-19 International Business Machines Corporation Dual purpose on-chip buffer memory for low latency switching
CN105099954B (zh) * 2014-12-05 2018-09-14 国家电网公司 一种变电站过程层报文共网共口传输***
EP3032785B1 (en) * 2014-12-12 2022-04-06 Net Insight AB Transport method in a communication network
US9894013B2 (en) * 2015-02-03 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Early queueing network device
WO2016132402A1 (ja) * 2015-02-20 2016-08-25 三菱電機株式会社 通信フレーム転送装置および通信システム
US11044183B2 (en) * 2015-12-29 2021-06-22 Xilinx, Inc. Network interface device
JP6494880B2 (ja) * 2016-10-26 2019-04-03 三菱電機株式会社 転送装置およびフレーム転送方法
KR101860234B1 (ko) * 2016-12-20 2018-05-21 엘에스산전 주식회사 듀얼 포트 스위치의 링크 속도 설정 방법
CN108462646B (zh) * 2017-02-17 2020-08-25 华为技术有限公司 一种报文处理方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5302559B2 (ja) * 2008-03-26 2013-10-02 トヨタ自動車株式会社 転送切替型ネットワーク装置及びフレーム転送方法
JP2016103700A (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 スイッチ装置

Also Published As

Publication number Publication date
US20200280457A1 (en) 2020-09-03
KR20190105109A (ko) 2019-09-11
WO2018163229A1 (ja) 2018-09-13
JPWO2018163229A1 (ja) 2019-07-25
JP6605177B2 (ja) 2019-11-13
US11223495B2 (en) 2022-01-11
CN110366841B (zh) 2021-09-17
TW201834415A (zh) 2018-09-16
TWI663846B (zh) 2019-06-21
CN110366841A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
US11848859B2 (en) System and method for facilitating on-demand paging in a network interface controller (NIC)
US8208470B2 (en) Connectionless packet data transport over a connection-based point-to-point link
US6628615B1 (en) Two level virtual channels
KR102157490B1 (ko) 전송 장치, 전송 방법 및 전송 시스템
US10015112B2 (en) Memory-efficient handling of multicast traffic
US9264385B2 (en) Messaging with flexible transmit ordering
US20130232279A1 (en) Decode Data for Fast PCI Express Multi-Function Device Address Decode
CN106027426B (zh) 防止欠载的分组存储器***、方法和设备
US9413654B2 (en) System, relay device, method, and medium
US20160112318A1 (en) Information processing system, method, and information processing apparatus
JP7116255B2 (ja) ネットワーク機器及び変換装置
US11455266B2 (en) Universal serial bus device and host
CN114064542A (zh) 通用串行总线装置与主机

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant