KR20010027148A - 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법 - Google Patents

이더넷 스위칭 시스템의 패킷 처리 장치 및 방법 Download PDF

Info

Publication number
KR20010027148A
KR20010027148A KR1019990038739A KR19990038739A KR20010027148A KR 20010027148 A KR20010027148 A KR 20010027148A KR 1019990038739 A KR1019990038739 A KR 1019990038739A KR 19990038739 A KR19990038739 A KR 19990038739A KR 20010027148 A KR20010027148 A KR 20010027148A
Authority
KR
South Korea
Prior art keywords
packet
output port
unit
frame
mac
Prior art date
Application number
KR1019990038739A
Other languages
English (en)
Inventor
박성준
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990038739A priority Critical patent/KR20010027148A/ko
Publication of KR20010027148A publication Critical patent/KR20010027148A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration

Abstract

본 발명은 이더넷 망에서 수신한 패킷을 신속하게 처리할 수 있도록 한 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법에 관한 것이다.
본 발명은, 이더넷 스위칭 시스템의 패킷 처리 장치에 있어서, 이더넷 망으로부터 프레임 패킷을 수신하여 상기 프레임 패킷의 페이로드를 디코딩하는 MAC와; 상기 MAC과 동일 계층에 위치되어, 상기 MAC으로부터 상기 프레임 패킷에 대한 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정하는 검색 엔진부와; 상기 검색 엔진부에서 송출되는 출력포트에 대한 정보와 상기 MAC에서 송출되는 패킷을 더하여 송출하는 합성부와; 상기 합성부에서 출력되어 출력포트의 할당을 대기하는 프레임 패킷을 전송받아 저장하는 메모리 수단과; 상기 합성부에서 송출되는 프레임 패킷의 출력포트를 검색하여 해당 출력포트의 사용 가능 여부에 따라 상기 프레임 패킷의 전송 경로를 결정하는 제어 수단과; 상기 제어 수단의 제어 하에 상기 합성부에서 출력되는 프레임 패킷이 해당 출력포트로 바로 전송되거나 상기 메모리 수단으로 전송되도록 경로를 연결하는 스위칭 수단을 구비하여 이루어진다.

Description

이더넷 스위칭 시스템의 패킷 처리 장치 및 방법{apparatus and method for packet processing in Ethernet switching system}
본 발명은 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법에 관한 것으로서, 특히 이더넷 망에서 수신한 패킷을 신속하게 처리할 수 있도록 한 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법에 관한 것이다.
종래 이더넷 스위칭 시스템(Ethernet Switching System)의 패킷 처리 장치는 도 1에 도시하는 바와 같이, MAC(Media Access Control)(1)와, 제1FIFO(First-In First-Out)(2)와, 패킷 검색 엔진부(3)와, 제2FIFO(4)와, 제3FIFO(5)와, 제4FIFO(8)와, 제어부(9)와, 메모리 인터페이스부(6)와, 패킷 메모리부(7)를 구비하여 이루어진다.
이와 같은 구성에 있어서, MAC(1)은 꼬임선(Twisted Pair Cable), 동축케이블(Coaxial Cable) 또는 광섬유(Optical Fiber) 등의 전송 매체로 구성되는 이더넷 망과 연결되어 송수신되는 프레임 패킷(Frame Packet)의 물리적 정합을 실행하는 물리층 처리기를 통해 수신되는 프레임 패킷의 오류 체크를 실행하며, 오류가 검출되지 않는 경우 목적지 어드레스의 정보로부터 출력포트의 결정을 위해 패킷 검색 엔진부(3)로 프레임 패킷의 전송을 실행하고, 패킷 검색 엔진부(3)로부터 목적지 어드레스의 분석을 통해 출력포트가 결정되어 인가되는 프레임 패킷을 목적지 라우터 또는 게이트웨이 측에 전송하기 위해 이더넷 망으로 전송한다.
제1FIFO(2)는 MAC(1)에서 목적지 어드레스의 출력포트 결정을 위하여 패킷 검색 엔진부(3)로 출력되는 프레임 패킷을 선입력 선출력되도록 일시 저장한다.
패킷 검색 엔진부(3)는 제1FIFO(2)에서 인가되는 프레임 패킷을 설정된 검색 알고리즘에 따라 분석하여 목적지 어드레스에 해당하는 출력포트를 결정한다.
제2FIFO(4) 및 제3FIFO(5)는 패킷 검색 엔진부(3)에서 출력포트가 결정되어 출력되는 프레임 패킷이 패킷 메모리부(7)에 저장될 때 패킷 메모리부(7)의 오버플로우를 방지하기 위하여 프레임 패킷을 일시 저장하여 완충시킨다.
패킷 메모리부(7)는 패킷 검색 엔진부(3)에서 출력포트가 결정된 프레임 패킷을 제2FIFO(4) 및 제3FIFO(5)를 통해 수신받아 저장하고, 새로이 수신되는 프레임 패킷이 검출되는 경우 출력포트가 결정되어 저장된 프레임 패킷을 MAC(1)를 통해 이더넷 망으로 전송한다.
메모리 인터페이스부(6)는 패킷 메모리부(7)와의 인터페이스를 담당하는 것으로, 제3FIFO(5)를 통해 인가되는 프레임 패킷을 패킷 메모리부(7)로 전송하고, 패킷 메모리부(7)로부터 전송되는 프레임 패킷을 제4FIFO(8)로 전송한다.
제4FIFO(8)는 패킷 메모리부(7)에서 MAC(1)로 인가되는 프레임 패킷이 선입력 선출력되도록 일시 저장한다.
제어부(9)는 MAC(1)를 제어하여 물리층 처리기를 통해 이더넷 망에서 수신된 프레임 패킷을 출력포트의 결정을 위해 패킷 검색 엔진부(3)로 전송하고, 출력포트가 결정된 프레임 패킷을 패킷 메모리부(7)에 저장하고, 결정된 출력포트로 프레임 패킷이 전송되도록 제어한다.
이와 같은 구성으로 이루어진 이더넷 스위칭 시스템의 패킷 처리 장치는 이더넷 망에서 수신받은 프레임 패킷을 축적 전송 방법(stroe-and-forward) 또는 비축적 전송 방식(cut-through)으로 처리한다.
먼저, 축적 전송 방법에 대해서 설명하면 다음과 같다.
MAC(1)는 이더넷 망에서 수신받은 프레임 패킷을 체크하여 정상인지를 판단하고, 정상으로 판단되면 이더넷 망으로부터 수신되는 프레임 패킷을 패킷 검색 엔진부(3)로 전송하기 위하여 제1FIFO(2)에 인가하여 저장한다.
제1FIFO(2)에 저장된 프레임 패킷은 패킷 검색 엔진부(3)로 인가되고, 제1FIFO(2)로부터 프레임 패킷을 전달받은 패킷 검색 엔진부(3)는 검색 알고리즘에 따라 프레임 패킷을 분석하여 목적지 어드레스에 해당하는 출력포트를 결정한 후, 제2 및 제3FIFO(4, 5)를 통해 패킷 메모리부(7)의 오버플로우가 발생되지 않도록 완충한 다음 메모리 인터페이스부(6)를 통해 패킷 메모리부(7)의 지정되는 어드레스 번지에 순차적으로 프레임 패킷을 저장한다.
전술한 바와 같이, 패킷 메모리부(7)에 목적지 어드레스에 따라 출력포트가 결정되어 저장된 프레임 패킷이 이더넷 망으로 전송되기 위하여 제4FIFO(8)에 인가되어 대기하고 있는 상태에서 MAC(1)가 이더넷 망으로부터 새로운 패킷을 수신하는 것이 제어부(9)에서 검출되는 경우, 제어부(9)는 제4FIFO(8)를 제어하여 목적지 어드레스에 따라 출력포트가 결정된 프레임 패킷을 MAC(1)를 통해 소정의 상태로 처리한 다음 물리층 처리기를 통해 이더넷 망으로 전송한다.
그리고, 패킷 검색 엔진부(3)에서 수신되는 프레임 패킷의 출력포트를 결정하지 못하는 경우에는 현재의 목적지 어드레스에 대한 IP를 저장시킨 다음 수신된 프레임 패킷을 제2 및 제3FIFO(4, 5)를 통해 패킷 메모리부(7)에 저장하고, MAC(1)가 이더넷 망으로부터 새로운 패킷을 수신하는 것이 제어부(9)에서 검출되는 경우, 제어부(9)는 출력포트가 결정되지 못한 프레임 패킷을 이더넷 스위칭 시스템이 가지고 있는 모든 MAC 포트를 통해 이더넷 망으로 전송한다.
한편, 비축적 전송 방식은 상기한 축적 전송 방법과는 달리 프레임 패킷을 패킷 메모리부(7)에 보내지 않고 패킷 검색 엔진부(3)에서 출력포트가 결정되면 바로 해당 MAC(1)로 프레임 패킷을 전송한다.
이상에서 살펴본 바와 같이, 종래의 이더넷 스위칭 시스템의 패킷 처리 장치는 축적 전송 방법이나 비축적 전송 방식으로 패킷을 처리할 때, 목적지 어드레스와 소오스 어드레스를 분석하여 출력포트를 결정하는 패킷 검색 엔진부(3)가 전체 프레임 패킷을 수신받기 위해 전체 프레임 패킷이 수신될 때까지 기다려야 하므로 수신되는 패킷이 입력된 이후 결정된 포트로 출력되기까지 지연 시간이 많이 발생되는 문제점이 있다. 또한, 프레임 패킷의 전송 시간 지연으로 인해 더 많은 메모리 공간이 요구되는 문제점이 있다.
그리고, 한 이더넷 스위칭 시스템에서 축적 전송 방법과 비축적 전송 방식을 모두 구현시키고자 하는 경우에는 두 방식의 상이함으로 인해 이더넷 스위칭 시스템의 구조가 복잡해지는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 패킷 검색 엔진부에서 프레임 패킷의 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정하도록 함으로써, 패킷 처리 시간을 단축시킬 수 있도록 하는 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법을 제공함에 그 목적이 있다.
본 발명의 또 다른 목적은 패킷 검색 엔진부에서 결정된 출력포트의 사용 가능 여부에 따라 패킷 전송 경로 연결을 제어하여 간단한 구조로 프레임 패킷을 바로 해당 출력포트로 전송하거나 패킷 메모리부로 전송할 수 있도록 하는 데 있다.
도 1은 종래 이더넷 스위칭 시스템의 패킷 처리 장치를 나타내는 도.
도 2는 본 발명에 따른 이더넷 스위칭 시스템의 패킷 처리 장치의 구성을 보인 도.
도 3은 본 발명에 적용되는 MAC의 내부 구성을 보인 도.
도 4는 본 발명에 따른 이더넷 스위칭 시스템의 패킷 처리 방법을 설명하기 위한 플로우챠트.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10. MAC(Media Access Control), 11. 매체 의존 인터페이스부,
13. 수신 처리부, 15. 수신 FIFO,
17. 송신 FIFO, 19. 송신 처리부,
20. 패킷 검색 엔진부, 23. 제1FIFO,
25. 제2FIFO, 30. 합성부,
35. 스위칭부, 40. 제3FIFO,
45. 메모리 인터페이스부, 50. 패킷 메모리부,
55. 제4FIFO, 60. 제어부,
전술한 목적을 달성하기 위한 본 발명은, 이더넷 스위칭 시스템의 패킷 처리 장치에 있어서, 이더넷 망으로부터 프레임 패킷을 수신하여 상기 프레임 패킷의 페이로드를 디코딩하는 MAC와; 상기 MAC과 동일 계층에 위치되어, 상기 MAC으로부터 상기 프레임 패킷에 대한 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정하는 검색 엔진부와; 상기 검색 엔진부에서 송출되는 출력포트에 대한 정보와 상기 MAC에서 송출되는 패킷을 더하여 송출하는 합성부와; 상기 합성부에서 출력되어 출력포트의 할당을 대기하는 프레임 패킷을 전송받아 저장하는 메모리 수단과; 상기 합성부에서 송출되는 프레임 패킷의 출력포트를 검색하여 해당 출력포트의 사용 가능 여부에 따라 상기 프레임 패킷의 전송 경로를 결정하는 제어 수단과; 상기 제어 수단의 제어 하에 상기 합성부에서 출력되는 프레임 패킷이 해당 출력포트로 바로 전송되거나 상기 메모리 수단으로 전송되도록 경로를 연결하는 스위칭 수단을 구비하여 이루어진다.
그리고, 상기 제어 수단은 상기 합성부에서 송출되는 프레임 패킷의 출력포트가 사용 가능이면 상기 프레임 패킷이 바로 해당 출력포트로 전송되도록 하고, 상기 프레임 패킷의 출력포트의 사용을 대기하여야 하는 상태인 경우에는 상기 프레임 패킷이 메모리 수단으로 전송되도록 결정하는 제어부와; 상기 제어부의 제어 하에 상기 합성부에서 송출되는 프레임 패킷이 상기 메모리 수단이나 해당 출력포트로 전송되도록 경로를 연결하기 위하여 상기 스위칭 수단을 제어하는 경로 제어부를 구비하여 이루어지는 것을 특징으로 한다.
그리고, 상기 MAC은 이더넷 망과의 인터페이스를 담당하는 매체 의존 인터페이스부와; 상기 매체 의존 인터페이스부를 통해 이더넷 망으로부터 수신받은 프레임 패킷을 디코딩하여 목적지 어드레스와 소오스 어드레스를 상기 검색 엔진부로 전송하고, 나머지 페이로드도 디코딩하는 수신 처리부와; 상기 수신 처리부에서 출력되는 패킷을 인가받아 상기 합성부로 전송하는 수신 FIFO와; 상기 패킷 메모리부나 상기 합성부로부터 전송되는 프레임 패킷을 일시 저장하는 송신 FIFO와; 상기 송신 FIFO로부터 전송받은 프레임 패킷을 상기 매체 의존 인터페이스부를 통해 이더넷 망으로 전송하는 송신 처리부를 구비하여 이루어지는 것을 특징으로 한다.
한편, 본 발명의 이더넷 스위칭 시스템의 패킷 처리 방법은 MAC에서 이더넷 망으로부터 프레임 패킷을 수신받아 디코딩하여 목적지 어드레스와 소오스 어드레스만을 추출하여 상기 MAC와 동일 계층에 위치되어 있는 검색 엔진부로 전달하는 과정과; 상기 검색 엔진부는 상기 목적지 어드레스와 소오스 어드레스에 의거하여 출력포트를 결정하여 출력포트에 대한 정보를 출력하고, 상기 MAC은 상기 패킷의 나머지 페이로드에 대한 디코딩을 수행하여 출력하는 과정과; 합성부에서 상기 검색 엔진부에서 출력되는 출력포트에 대한 정보와 상기 MAC에서 출력되는 패킷을 더하여 출력하는 과정과; 상기 합성부에서 출력되는 패킷의 출력포트가 사용 가능한 지를 판단하는 과정과; 상기 판단결과 상기 패킷의 출력포트가 사용 가능한 경우에는 상기 패킷이 해당 출력포트를 통해 이더넷 망으로 바로 전송되도록 경로를 설정하고, 상기 설정된 경로를 통해 상기 패킷을 해당 출력포트로 바로 전송시키는 과정을 구비하여 이루어진다.
그리고, 상기 판단결과 상기 패킷의 출력포트의 사용을 대기하여야 하는 상태인 경우에는 해당 출력포트가 사용 가능할 때까지 상기 패킷을 메모리 수단에 저장시키기 위해 상기 패킷이 메모리 수단으로 전송되도록 경로를 설정하고, 상기 설정된 경로를 통해 상기 패킷을 메모리 수단으로 전송하는 과정을 더 구비하여 이루어지는 것을 특징으로 한다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법에 대해서 상세하게 설명한다.
도 2는 본 발명에 따른 이더넷 스위칭 시스템의 패킷 처리 장치의 구성을 보인 도이다. 도 2에 도시하는 바와 같이, 본 발명에 따른 이더넷 스위칭 시스템의 패킷 처리 장치는 MAC(10)와, 제1FIFO(23)와, 패킷 검색 엔진부(20)와, 제2FIFO(25)와, 합성부(30)와, 스위칭부(35)와, 제3FIFO(40)와, 메모리 인터페이스부(45)와, 패킷 메모리부(50)와, 제4FIFO(55)와, 제어부(60)와, 경로 제어부(65)를 구비하여 이루어진다.
이와 같은 구성에 있어서, MAC(10)는 이더넷 망과 연결되어 송수신되는 프레임 패킷의 물리적 정합을 실행하는 물리층 처리기를 통해 수신되는 프레임 패킷의 오류 체크를 실행하며, 오류가 검출되지 않는 경우 프레임 패킷의 출력포트를 결정하기 위해 목적지 어드레스와 소오스 어드레스만을 제1FIFO(23)를 통해 패킷 검색 엔진부(20) 측으로 전송함과 동시에 수신되는 프레임 패킷의 나머지 페이로드(payload)에 대한 디코딩을 실행하며, 목적지 어드레스의 분석에 따라 출력포트가 결정되어 인가되는 프레임 패킷을 목적지 라우터 또는 게이트웨이 측에 전송하기 위해 이더넷 망으로 전송한다.
도 3은 본 발명에 적용되는 MAC(10)의 내부 구성을 보인 도이다. 도 3에 도시하는 바와 같이, 본 발명에 적용되는 MAC(10)은 매체 의존 인터페이스부(11)와, 수신 처리부(13)와, 수신 FIFO(15)와, 송신 FIFO(17)와, 송신 처리부(19)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 매체 의존 인터페이스부(11)는 물리층 처리기와의 인터페이스를 담당하는 것으로서, 물리층 처리기로부터 프레임 패킷을 수신받아 수신 처리부(13)로 전송하고, 송신 처리부(19)에서 전송되는 프레임 패킷을 물리층 처리기로 전송한다.
수신 처리부(13)는 매체 의존 인터페이스부(11)를 통해 물리층 처리기로부터 수신받은 프레임 패킷을 디코딩하여 목적지 어드레스와 소오스 어드레스는 제1FIFO(23)를 통해 패킷 검색 엔진부(20)로 전송하고, 나머지 페이로드는 디코딩하여 수신 FIFO(15)로 보낸다.
수신 FIFO(15)는 수신 처리부(13)에서 출력되는 패킷을 일시 저장한다.
송신 FIFO(17)는 이더넷 망으로 전송하기 위한 패킷을 일시 저장한다.
송신 처리부(19)는 송신 FIFO(17)로부터 전송받은 패킷을 매체 의존 인터페이스부(11)를 통해 이더넷 망으로 전송한다.
한편, 제1FIFO(23)는 MAC(10)에서 목적지 어드레스의 출력포트 결정을 위하여 패킷 검색 엔진부(20)로 출력되는 목적지 어드레스와 소오스 어드레스를 일시 저장한다.
패킷 검색 엔진부(20)는 MAC(10)와 동일 계층에 위치되어, 제1FIFO(23)를 통해 MAC(10)으로부터 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정한다.
제2FIFO(25)는 패킷 검색 엔진부(20)에서 출력되는 출력포트에 대한 정보를 일시 저장한다.
합성부(30)는 제2FIFO(25)로부터 출력되는 출력포트에 대한 정보와 MAC(10)의 수신 FIFO(15)로부터 출력되는 패킷을 더하여 출력한다.
제어부(60)는 MAC(10)를 제어하여 물리층 처리기를 통해 이더넷 망으로부터 수신받은 프레임 패킷의 출력포트 결정을 위해 프레임 패킷을 패킷 검색 엔진부(20)로 전송하고, 합성부(30)에서 출력되는 프레임 패킷의 출력포트를 검색하여 해당 출력포트의 사용 가능 여부에 따라 프레임 패킷을 패킷 메모리부(50)에 저장할 것인지 해당 출력포트로 전송할 것인지를 결정한다. 즉, 합성부(30)에서 출력되는 프레임 패킷의 출력포트가 사용 가능이면 프레임 패킷이 해당 출력포트로 전송되도록 하고, 해당 출력포트의 사용을 대기하여야 하는 상태인 경우에는 프레임 패킷이 패킷 메모리부(50)로 전송되도록 결정한다.
경로 제어부(65)는 제어부(60)의 제어 하에 프레임 패킷이 패킷 메모리부(50)나 해당 출력포트로 전송되도록 스위칭부(35)를 제어한다. 즉, 프레임 패킷이 해당 출력포트로 전송되도록 결정된 경우에는 스위칭부(35)를 제어하여 프레임 패킷이 해당 출력포트로 직접 전송되도록 경로를 연결하고, 프레임 패킷이 패킷 메모리부(50)로 전송되도록 결정된 경우에는 스위칭부(35)를 제어하여 프레임 패킷이 패킷 메모리부(50)로 전송되도록 경로를 연결한다.
스위칭부(35)는 경로 제어부(65)의 제어 하에 합성부(30)에서 출력되는 패킷이 패킷 메모리부(50)나 목적지 MAC(10)으로 전송되도록 경로를 연결한다.
제3FIFO(40)는 합성부(30)에서 출력되어 출력포트의 할당을 대기하는 프레임 패킷이 패킷 메모리부(50)에 저장될 때 패킷 메모리부(50)의 오버플로우를 방지하기 위하여 합성부(30)에서 출력되는 프레임 패킷을 일시 저장하여 완충시킨다.
메모리 인터페이스부(45)는 패킷 메모리부(50)와의 인터페이스를 담당하는 것으로, 제3FIFO(40)를 통해 인가되는 프레임 패킷을 패킷 메모리부(50)로 전송하고, 패킷 메모리부(50)로부터 전송되는 프레임 패킷을 제4FIFO(55)로 전송한다.
패킷 메모리부(50)는 합성부(30)에서 출력되어 출력포트의 할당을 대기하는 프레임 패킷을 저장한다.
제4FIFO(55)는 패킷 메모리부(50)로부터 출력되어 출력포트의 할당을 대기하는 프레임 패킷을 일시 저장하여 데이터의 유실을 방지한다.
도 4는 본 발명에 따른 이더넷 스위칭 시스템의 패킷 처리 방법을 설명하기 위한 플로우챠트이다.
MAC(10)은 이더넷 망을 떠돌아다니는 프레임 패킷을 물리층 처리기를 통해 수신받아 디코딩하여 목적지 어드레스와 소오스 어드레스만을 제1FIFO(23)를 통해 패킷 검색 엔진부(20)로 전달한다(S10, S12). 제1FIFO(23)를 통해 MAC(10)으로부터 목적지 어드레스와 소오스 어드레스를 인가받은 패킷 검색 엔진부(20)는 MAC(10)으로부터 인가받은 목적지 어드레스와 소오스 어드레스에 의거하여 출력포트를 결정하고, MAC(10)은 수신되는 패킷의 나머지 페이로드에 대한 디코딩을 수행한다(S14). 이후, 패킷 검색 엔진부(20)는 결정된 출력포트에 대한 정보를 제2FIFO(25)를 통해 합성부(30)로 송출하고, MAC(10)은 디코딩이 완료된 패킷을 통해 합성부(30)로 송출한다(S16).
합성부(30)는 제2FIFO(25)를 통해 패킷 검색 엔진부(20)에서 송출되는 출력포트에 대한 정보와 MAC(10)에서 송출되는 패킷을 더하여 송출한다(S18). 합성부(30)에서 출력되는 패킷은 스위칭부(35)에서 설정된 경로에 따라 패킷 메모리부(50)나 해당 출력포트로 전송되는 데, 제어부(60)는 합성부(30)에서 출력되는 패킷의 출력포트가 사용 가능인지를 판단한다(S20). 상기한 과정 S20의 판단결과 합성부(30)에서 출력되는 패킷의 출력포트가 사용 가능인 경우에는 합성부(30)에서 출력되는 패킷이 해당 출력포트를 통해 이더넷 망으로 바로 전송되도록 경로 제어부(65)는 스위칭부(35)를 제어하여 합성부(30)에서 출력되는 프레임 패킷이 해당 출력포트로 바로 전송되도록 경로를 연결하고(S22), 합성부(30)에서 출력되는 패킷을 상기한 과정 S22에서 연결된 경로를 따라 해당 출력포트로 바로 전송하여 이더넷 망으로 송출한다(S24).
한편, 상기한 과정 S20의 판단결과 합성부(30)에서 출력되는 패킷의 출력포트의 사용을 대기하여야 하는 상태인 경우에는 해당 출력포트가 사용 가능할 때까지 패킷을 보관하기 위한 패킷 메모리부(50)에 저장시키기 위해 경로 제어부(65)는 스위칭부(35)를 제어하여 합성부(30)에서 출력되는 프레임 패킷이 패킷 메모리부(50)로 전송되도록 경로를 연결하고(S26), 합성부(30)에서 출력되는 패킷을 상기한 과정 S26에서 연결된 경로를 따라 제3FIFO(40)에 일시 저장한 후 메모리 인터페이스부(45)를 통해 패킷 메모리부(50)에 전송하여 지정되는 어드레스 번지에 순차적으로 저장한다(S28). 이후, 패킷 메모리부(50)에 저장되어 있는 패킷의 해당 출력포트가 사용 가능해지면 제어부(60)는 제4FIFO(55)를 통해 출력포트가 사용 가능해진 프레임 패킷을 해당 출력포트로 전송하여 이더넷 망으로 송출한다(S30).
본 발명의 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같은 본 발명의 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법에 따르면, 패킷 검색 엔진부에서 프레임 패킷의 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정하도록 함으로써, 패킷 처리 시간을 단축시킬 수 있는 효과가 있다.
그리고, 패킷 검색 엔진부에서 결정된 출력포트의 사용 가능 여부에 따라 경로 제어부가 스위칭부를 제어하여 패킷 전송 경로를 연결함으로써, 간단한 구조로 프레임 패킷을 바로 해당 출력포트로 전송하거나 패킷 메모리부로 전송할 수 있는 효과가 있다.

Claims (5)

  1. 이더넷 스위칭 시스템의 패킷 처리 장치에 있어서,
    이더넷 망으로부터 프레임 패킷을 수신하여 상기 프레임 패킷의 페이로드를 디코딩하는 MAC와;
    상기 MAC과 동일 계층에 위치되어, 상기 MAC으로부터 상기 프레임 패킷에 대한 목적지 어드레스와 소오스 어드레스만을 인가받아 출력포트를 결정하는 검색 엔진부와;
    상기 검색 엔진부에서 송출되는 출력포트에 대한 정보와 상기 MAC에서 송출되는 패킷을 더하여 송출하는 합성부와;
    상기 합성부에서 출력되어 출력포트의 할당을 대기하는 프레임 패킷을 전송받아 저장하는 메모리 수단과;
    상기 합성부에서 송출되는 프레임 패킷의 출력포트를 검색하여 해당 출력포트의 사용 가능 여부에 따라 상기 프레임 패킷의 전송 경로를 결정하는 제어 수단과;
    상기 제어 수단의 제어 하에 상기 합성부에서 출력되는 프레임 패킷이 해당 출력포트로 바로 전송되거나 상기 메모리 수단으로 전송되도록 경로를 연결하는 스위칭 수단을 구비하여 이루어지는 것을 특징으로 하는 이더넷 스위칭 시스템의 패킷 처리 장치.
  2. 제 1항에 있어서, 상기 제어 수단은
    상기 합성부에서 송출되는 프레임 패킷의 출력포트가 사용 가능이면 상기 프레임 패킷이 바로 해당 출력포트로 전송되도록 하고, 상기 프레임 패킷의 출력포트의 사용을 대기하여야 하는 상태인 경우에는 상기 프레임 패킷이 메모리 수단으로 전송되도록 결정하는 제어부와;
    상기 제어부의 제어 하에 상기 합성부에서 송출되는 프레임 패킷이 상기 메모리 수단이나 해당 출력포트로 전송되도록 경로를 연결하기 위하여 상기 스위칭 수단을 제어하는 경로 제어부를 구비하여 이루어지는 것을 특징으로 하는 이더넷 스위칭 시스템의 패킷 처리 장치.
  3. 제 1항에 있어서, 상기 MAC은
    이더넷 망과의 인터페이스를 담당하는 매체 의존 인터페이스부와;
    상기 매체 의존 인터페이스부를 통해 이더넷 망으로부터 수신받은 프레임 패킷을 디코딩하여 목적지 어드레스와 소오스 어드레스를 상기 검색 엔진부로 전송하고, 나머지 페이로드도 디코딩하는 수신 처리부와;
    상기 수신 처리부에서 출력되는 패킷을 인가받아 상기 합성부로 전송하는 수신 FIFO와;
    상기 패킷 메모리부나 상기 합성부로부터 전송되는 프레임 패킷을 일시 저장하는 송신 FIFO와;
    상기 송신 FIFO로부터 전송받은 프레임 패킷을 상기 매체 의존 인터페이스부를 통해 이더넷 망으로 전송하는 송신 처리부를 구비하여 이루어지는 것을 특징으로 하는 이더넷 스위칭 시스템의 패킷 처리 장치.
  4. 이더넷 스위칭 시스템의 패킷 처리 방법에 있어서,
    MAC에서 이더넷 망으로부터 프레임 패킷을 수신받아 디코딩하여 목적지 어드레스와 소오스 어드레스만을 추출하여 상기 MAC와 동일 계층에 위치되어 있는 검색 엔진부로 전달하는 과정과;
    상기 검색 엔진부는 상기 목적지 어드레스와 소오스 어드레스에 의거하여 출력포트를 결정하여 출력포트에 대한 정보를 출력하고, 상기 MAC은 상기 패킷의 나머지 페이로드에 대한 디코딩을 수행하여 출력하는 과정과;
    합성부에서 상기 검색 엔진부에서 출력되는 출력포트에 대한 정보와 상기 MAC에서 출력되는 패킷을 더하여 출력하는 과정과;
    상기 합성부에서 출력되는 패킷의 출력포트가 사용 가능한 지를 판단하는 과정과;
    상기 판단결과 상기 패킷의 출력포트가 사용 가능한 경우에는 상기 패킷이 해당 출력포트를 통해 이더넷 망으로 바로 전송되도록 경로를 설정하고, 상기 설정된 경로를 통해 상기 패킷을 해당 출력포트로 바로 전송시키는 과정을 구비하여 이루어지는 것을 특징으로 하는 이더넷 스위칭 시스템의 패킷 처리 방법.
  5. 제 4항에 있어서, 상기 판단결과 상기 패킷의 출력포트의 사용을 대기하여야 하는 상태인 경우에는 해당 출력포트가 사용 가능할 때까지 상기 패킷을 메모리 수단에 저장시키기 위해 상기 패킷이 메모리 수단으로 전송되도록 경로를 설정하고, 상기 설정된 경로를 통해 상기 패킷을 메모리 수단으로 전송하는 과정을 더 구비하여 이루어지는 것을 특징으로 하는 이더넷 스위칭 시스템의 패킷 처리 방법.
KR1019990038739A 1999-09-10 1999-09-10 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법 KR20010027148A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990038739A KR20010027148A (ko) 1999-09-10 1999-09-10 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038739A KR20010027148A (ko) 1999-09-10 1999-09-10 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20010027148A true KR20010027148A (ko) 2001-04-06

Family

ID=19611045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038739A KR20010027148A (ko) 1999-09-10 1999-09-10 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20010027148A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613178B1 (ko) * 2000-12-22 2006-08-17 한국전자통신연구원 상호 연결 시스템과 그의 제어 방법
KR20190105109A (ko) * 2017-03-06 2019-09-11 미쓰비시덴키 가부시키가이샤 전송 장치, 전송 방법 및 전송 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613178B1 (ko) * 2000-12-22 2006-08-17 한국전자통신연구원 상호 연결 시스템과 그의 제어 방법
KR20190105109A (ko) * 2017-03-06 2019-09-11 미쓰비시덴키 가부시키가이샤 전송 장치, 전송 방법 및 전송 시스템

Similar Documents

Publication Publication Date Title
US5535338A (en) Multifunction network station with network addresses for functional units
US20050128949A1 (en) Network system having a plurality of switches capable of improving transmission efficiency and method thereof
US20020110122A1 (en) Dynamic packet processor architecture
KR0137089B1 (ko) 고속 중계 처리 lan간 접속 장치
JP2018166258A (ja) 中継通信方法、中継通信プログラム、及び中継通信装置
US5859848A (en) Asynchronous transfer mode packet conversion to one of plural formats
KR100798926B1 (ko) 패킷 스위치 시스템에서의 패킷 포워딩 장치 및 방법
US20060174058A1 (en) Recirculation buffer for semantic processor
US5864553A (en) Multiport frame exchange system
CA2288365C (en) Adaptive buffer management for voice over packet based networks
US7773595B2 (en) System and method for parsing frames
KR20000054938A (ko) 이더넷 정합장치의 패킷 처리장치 및 방법
KR20010027148A (ko) 이더넷 스위칭 시스템의 패킷 처리 장치 및 방법
US6999450B2 (en) Ethernet based TDM switch
JP2000078188A (ja) 優先経路制御方法及びルータ装置
US20010008528A1 (en) Communication path control method and repeating apparatus
US6970460B2 (en) Multiplexing apparatus
KR100479572B1 (ko) 이동통신 시스템에서 호 처리 제어장치
JPH09149067A (ja) スイッチングハブ
JP3838172B2 (ja) フレーム転送装置およびプログラム
JP2002368786A (ja) パケット転送方法及びパケット転送装置
KR100403215B1 (ko) 브이오피 게이트웨이의 다수 링크 정합 구조 및 링크포트별 이중화 방법
KR100483538B1 (ko) Ｒｔｐ와 ｔｄｍ 인터페이스 장치 및 방법
KR100818776B1 (ko) Ｗａｎ 가속기 및 ｔｃｐ 성능 향상을 통한 ｗａｎ 가속방법
KR100250485B1 (ko) 노드간 프레임의 고속 패킷 스위치 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid