KR102157059B1 - 면실장 인덕터의 제조 방법 - Google Patents

Abstract

(과제) 고습 환경 하에서도 소체에의 고착 강도가 강한 외부전극을 갖는 면실장 인덕터의 제조 방법을 제공하는 것을 목적으로 한다.
(해결 수단) 본 발명의 면실장 인덕터의 제조 방법은 도선을 권회해서 코일을 형성한다. 주로 금속 자성 분말과 수지를 함유하는 밀봉재를 이용하여 코일을 내포하고, 또한 코일의 양 단부의 적어도 일부가 그 표면 상에 노출되도록 코어부를 형성한다. 또한, 이 코어부의 외부전극을 형성하는 부분의 적어도 일부는 표면의 평활도를 그 주위의 표면의 평활도보다 저하시킨다. 이 코어부에 코일과 도통하는 외부전극을 형성한다.

Description

면실장 인덕터의 제조 방법{METHOD OF PRODUCING SURFACE-MOUNT INDUCTOR}

본 발명은 면실장 인덕터의 제조 방법에 관한 것으로서, 특히 면실장 인덕터의 외부전극 형성 방법에 관한 것이다.

종래부터 칩 형상의 소체에 도전성 페이스트를 이용하여 외부전극을 형성한 면실장 인덕터가 사용되고 있다. 예를 들면, 일본 특허 공개 2005-116708에 있어서 권선을 밀봉한 수지 성형 칩의 표면에 도전성 페이스트를 도포한 후 경화시켜서 바탕전극을 형성하고, 또한 도금 처리를 행해서 외부전극을 형성하는 방법이 개시되어 있다.

일반적으로 이러한 종래의 면실장 인덕터에서는, 도전성 페이스트로서 에폭시 수지 등의 열경화성 수지와 Ag 등의 금속 입자를 분산시킨 것이 사용된다. 이러한 도전성 페이스트는 열경화성 수지의 경화에 의한 수축응력을 이용하여 수지 중에 분산되어 있는 금속 입자끼리 또는 금속 입자와 도선을 접촉시켜서 도통시키고 있다.

그런데, 도전성 페이스트 중의 수지는 고습 환경 하에서 열화되는 경향이 있다. 일본 특허 공개 2005-116708과 같은 면실장 인덕터를 통상의 도전성 페이스트 를 이용하여 형성했을 경우, 내습 시험을 행하면 소체와 외부전극의 접착 강도가 열화되어 외부전극이 박리된다고 하는 문제가 있었다.

다른 전극 형성 방법으로서, 일본 특허 공개 평 10-284343에 개시되어 있는 바와 같이 도전성 페이스트 중의 금속 분말을 소결시켜서 바탕전극을 형성하는 방법이 있다. 이 도전성 페이스트는 Ag 등의 금속 분말과 유리 프릿 등의 무기 결합재와 유기 비히클을 혼련한 것이 사용된다. 이 도전성 페이스트를 칩 형상의 소체에 도포한 후, 600∼1000℃의 열을 가해서 소결시켜서 바탕전극을 형성한다. 이 방법을 사용하면 금속 분말끼리가 소결되어 소체에 베이킹되기 때문에 소체와 외부전극의 접착 강도를 강하게 할 수 있다. 그러나, 이 방법에서는 도전성 페이스트 중의 유리 프릿 등의 무기 결합재를 용융할 필요가 있기 때문에 600℃ 이상의 고온에서의 열처리를 행하지 않으면 안된다. 그 때문에, 도선을 권회한 권선을 주로 자성 분말과 수지로 이루어지는 밀봉재에 의해 그 내부에 밀봉하는 면실장 인덕터를 작성할 경우, 250℃보다 고온에서 열처리를 행하면 밀봉재 중의 수지 또는 도선의 자기융착성의 피막 등이 열화되어 버리기 때문에 이 방법은 채용할 수 없다.

그래서, 본 발명에서는 고습 환경 하에서도 소체에의 고착 강도가 강한 외부전극을 갖는 면실장 인덕터의 제조 방법을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서 본 발명의 면실장 인덕터의 제조 방법은 도선을 권회해서 코일을 형성한다. 주로 금속 자성 분말과 수지를 함유하는 밀봉재를 이용하여 코일을 내포하고, 또한 코일의 양 단부의 적어도 일부가 그 표면 상에 노출되도록 코어부를 형성한다. 또한, 이 코어부의 외부전극을 형성하는 부분의 적어도 일부는 표면의 평활도를 그 주위의 표면의 평활도보다 저하시킨다. 이 코어부에 코일과 도통하는 외부전극을 형성한다.

(발명의 효과)

본 발명에 의하면 고습 환경 하에서도 소체에의 고착 강도가 강한 외부전극을 갖는 면실장 인덕터를 제조할 수 있다.

도 1은 본 발명의 제 1 실시예에서 사용하는 공심 코일의 사시도이다.
도 2는 본 발명의 제 1 실시예의 코어부의 사시도이다.
도 3은 본 발명의 제 1 실시예의 코어부를 가공한 상태의 코어부의 사시도이다.
도 4는 본 발명의 제 1 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도이다.
도 5는 본 발명의 제 1 실시예의 방법으로 작성한 면실장 인덕터의 사시도이다.
도 6은 본 발명의 제 2 실시예의 코어부의 사시도이다.
도 7은 본 발명의 제 2 실시예의 코어부를 가공한 상태의 코어부의 사시도이다.
도 8은 본 발명의 제 2 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도이다.
도 9는 본 발명의 제 2 실시예의 방법으로 작성한 면실장 인덕터의 사시도이다.
도 10은 본 발명의 제 3 실시예의 코어부의 사시도이다.
도 11은 본 발명의 제 3 실시예의 코어부를 가공한 상태의 코어부의 사시도이다.
도 12는 본 발명의 제 3 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도이다.
도 13은 본 발명의 제 3 실시예의 방법으로 작성한 면실장 인덕터의 사시도이다.
도 14는 본 발명의 제 4 실시예의 코어부의 사시도이다.
도 15는 본 발명의 제 4 실시예의 코어부를 가공한 상태의 코어부의 사시도이다.
도 16은 본 발명의 제 4 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도이다.
도 17은 본 발명의 제 4 실시예의 방법으로 작성한 면실장 인덕터의 사시도이다.
도 18은 본 발명에 의한 코어부의 다른 가공 상태를 나타내는 코어부의 사시도이다.
도 19는 본 발명에 의한 코어부의 또 다른 가공 상태를 나타내는 코어부의 저면도이다.

본 발명의 면실장 인덕터의 제조 방법에 의하면, 코어부의 외부전극을 형성하는 부분의 적어도 일부의 표면 거칠기가 그 주위보다 커지므로, 도전성 페이스트가 코어부 표면의 오목부에 침입함과 아울러 외부전극과 소체의 접촉이 커진다. 또한, 본 발명의 면실장 인덕터의 제조 방법에 의하면, 소결 온도가 250℃ 이하인 금속 미립자를 포함하는 도전성 페이스트를 코어부의 표면 상에 도포함으로써 도전성 페이스트를 구성하는 금속 미립자가 코어부 표면의 오목부에 의해 침입하기 쉬워짐과 아울러 외부전극과 소체의 접촉이 커진다. 또한, 소결 온도가 250℃ 이하인 금속 미립자를 포함하는 도전성 페이스트를 사용함으로써 저온에서 금속 미립자끼리나 금속 입자와 내부의 도체가 소결된 상태가 되어 고습 환경 하에 있어서도 직류저항이 열화할 일이 없다.

(실시예)

이하에, 도면을 참조하면서 본 발명의 면실장 인덕터의 제조 방법을 설명한다.

도 1∼도 5를 참조하면서 본 발명의 제 1 실시예의 면실장 인덕터의 제조 방법에 대하여 설명한다. 도 1에 본 발명의 제 1 실시예에서 사용하는 공심 코일의 사시도를 나타낸다. 도 2에 본 발명의 제 1 실시예의 면실장 인덕터의 코어부의 사시도를 나타낸다. 도 3에 제 1 실시예의 코어부를 가공한 상태의 코어부의 사시도를 나타낸다. 도 4에 제 1 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도를 나타낸다. 도 5에 본 발명의 제 1 실시예의 방법으로 작성한 면실장 인덕터의 사시도를 나타낸다.

우선, 자기융착성의 피막을 갖는 단면이 평각 형상인 도선을 이용하여 코일을 형성한다. 도 1에 나타내는 바와 같이 도선을 그 양 단부(1a)가 최외주가 되도록 소용돌이 형상으로 2단의 바깥방향 감기로 권회해서 코일(1)을 작성한다. 본 실시예에서 사용하는 도선은 자기융착성의 피막으로서 이미드 변성 폴리우레탄층을 갖는 것을 사용했다. 자기융착성의 피막은 폴리아미드계나 폴리에스테르계 등이어도 좋고, 내열 온도가 높은 것 쪽이 바람직하다. 또한, 본 실시예에서는 단면이 평각 형상인 것을 사용하지만, 환선이나 단면이 다각 형상인 것을 사용해도 좋다.

이어서, 밀봉재로서 철계 금속 자성 분말과 에폭시 수지를 혼합해서 분말 형상으로 입자화한 것을 사용하고, 압축 성형법으로 도 2에 나타내는 바와 같은 코일을 내포하는 코어부(2)를 성형한다. 이 때, 코일의 단부(1a)는 코어부(2)의 표면 상에 노출되도록 한다. 본 실시예에서는 압축 성형법으로 코어부를 작성했지만, 압분 성형법 등의 성형 방법으로 코어부를 작성해도 좋다.

이어서, 노출되는 단부(1a)의 표면의 피막을 기계 박리에 의해 제거한 후, 도 3에 나타내는 바와 같이 코어부(2)의 외부전극을 형성하는 부분 전체를 레이저, 블라스트 처리, 연마 등을 이용하여 그 표면에 존재하는 수지 성분 등을 제거해서 표면을 거칠게 하고, 코어부(2)의 외부전극을 형성하는 부분 전체의 표면 거칠기를 그 주위보다 크게 한다. 이것에 의해, 코어부(2)의 외부전극을 형성하는 부분 전체의 표면의 평활도가 그 주위의 표면의 평활도보다 저하된다.

이어서, 도 4에 나타내는 바와 같이 이 코어부(2)의 외부전극을 형성하는 부분에 도전성 페이스트(3)를 딥법으로 도포한다. 본 실시예에서는 도전성 페이스트로서 에폭시 수지 등의 열경화성 수지와 Ag 등의 금속 입자를 분산시킨 것을 사용했다. 또한, 본 실시예에서는 도전성 페이스트의 도포 방법으로서 딥법을 사용했지만, 인쇄법이나 포팅법 등의 방법을 사용해도 좋다.

도전성 페이스트(3)를 도포한 코어부(2)를 200℃로 열처리하여 코어부(2)를 경화시킴과 아울러 도전성 페이스트 중의 열경화성 수지를 경화시킨다. 이것에 의해, 도전성 페이스트의 수지 중에 분산되어 있는 금속 입자끼리 또는 금속 입자와 도선을 열경화성 수지의 경화에 의한 수축 응력을 이용해서 접촉시켜서 도통시킨다. 또한, 도전성 페이스트 중의 열경화성 수지와 금속 입자가 코어부(2)의 표면을 거칠게 한 부분에 형성된 코어부 표면의 오목부에 침입한 상태에서 도전성 페이스트(3)가 코어부(2)에 고착된다.

최후에, 도금 처리를 행해 도전성 페이스트의 표면 상에 외부전극(4)을 형성하고, 도 5에 나타내는 바와 같은 면실장 인덕터를 얻는다. 또한, 도금 처리에 의해 형성되는 전극은 Ni, Sn, Cu, Au, Pd 등으로부터 1개 또는 복수를 적당하게 선택해서 형성하면 좋다.

(제 2 실시예)

도 6∼도 9를 참조하면서 본 발명의 제 2 실시예의 면실장 인덕터의 제조 방법에 대하여 설명한다. 도 6에 본 발명의 제 2 실시예의 면실장 인덕터의 코어부의 사시도를 나타낸다. 도 7에 제 2 실시예의 코어부를 가공한 상태의 코어부의 사시도를 나타낸다. 도 8에 제 2 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도를 나타낸다. 도 9에 본 발명의 제 2 실시예의 방법으로 작성한 면실장 인덕터의 사시도를 나타낸다.

우선, 제 1 실시예에서 사용한 도선을 그 양 단부(11a)가 최외주가 되도록 소용돌이 형상으로 2단의 바깥방향 감기로 권회해서 코일(11)을 작성한다. 본 실시예에서는 코일(11)의 단부(11a)는 코일(11)의 권회부를 사이에 두고 대향하도록 인출한다. 이어서, 제 1 실시예에서 사용한 밀봉재와 동일한 조성의 밀봉재를 사용하고, 압축 성형법으로 도 6에 나타내는 바와 같은 코일(11)을 내포하는 코어부(12)를 성형한다. 이 때, 코일의 단부(11a)는 코어부(12)의 대향하는 측면 상에 노출되도록 한다.

이어서, 노출되는 양 단부(11a)의 표면의 피막을 기계 박리에 의해 제거한 후, 도 7에 나타내는 바와 같이 코어부(12)의 외부전극을 형성하는 부분 전체를 레이저, 블라스트 처리, 연마 등을 이용하여 그 표면에 존재하는 수지 성분 등을 제거해서 표면을 거칠게 하고, 코어부(12)의 외부전극을 형성하는 부분 전체의 표면 거칠기를 그 주위보다 크게 한다. 이것에 의해, 코어부(12)의 외부전극을 형성하는 부분 전체의 표면의 평활도가 그 주위의 표면의 평활도보다 저하된다.

이어서, 도 8에 나타내는 바와 같이 이 코어부(12)의 외부전극을 형성하는 부분에 제 1 실시예에서 사용한 도전성 페이스트(13)를 인쇄법으로 L자 형상으로 도포한다. 이 도전성 페이스트(13)를 도포한 코어부(12)를 200℃로 열처리하여 코어부(12)를 경화시킴과 아울러 도전성 페이스트 중의 열경화성 수지를 경화시킨다. 이것에 의해, 도전성 페이스트의 수지 중에 분산되어 있는 금속 입자끼리 또는 금속 입자와 도선을 열경화성 수지의 경화에 의한 수축 응력을 이용해서 접촉시켜서 도통시킨다. 또한, 도전성 페이스트 중의 열경화성 수지와 금속 입자가 코어부(12)의 표면을 거칠게 한 부분에 형성된 코어부 표면의 오목부에 침입한 상태에서 도전성 페이스트(13)가 코어부(12)에 고착된다.

최후에, 도금 처리를 행해 도전성 페이스트의 표면 상에 외부전극(14)을 형성하고, 도 9에 나타나 있는 바와 같은 L자 형상의 외부전극(14)을 갖는 면실장 인덕터를 얻는다.

(제 3 실시예)

도 10∼도 13을 참조하면서 본 발명의 제 3 실시예의 면실장 인덕터의 제조 방법에 대하여 설명한다. 도 10에 본 발명의 제 3 실시예의 면실장 인덕터의 코어부의 사시도를 나타낸다. 도 11에 제 3 실시예의 코어부를 가공한 상태의 코어부의 사시도를 나타낸다. 도 12에 제 3 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도를 나타낸다. 도 13에 본 발명의 제 3 실시예의 방법으로 작성한 면실장 인덕터의 사시도를 나타낸다.

우선, 자기융착성의 피막을 갖는 단면이 평각 형상인 도선을 그 양 단부(21a)가 최외주가 되도록 소용돌이 형상으로 2단의 바깥방향 감기로 권회해서 코일(21)을 작성한다. 이어서, 밀봉재로서 철계 금속 자성 분말과 에폭시 수지를 혼합해서 분말 형상으로 입자화한 것을 사용하고, 압축 성형법으로 도 10에 나타내는 바와 같은 코일을 내포하는 코어부(22)를 성형한다. 이 때, 코일의 단부(21a)는 코어부(22)의 표면 상에 노출되도록 한다.

이어서, 노출되는 양 단부(21a)의 표면의 피막을 기계 박리에 의해 제거한 후, 도 11에 나타내는 바와 같이 코어부(22)의 외부전극을 형성하는 부분 전체를 레이저, 블라스트 처리, 연마 등을 이용하여 그 표면에 존재하는 수지 성분 등을 제거해서 표면을 거칠게 하고, 코어부(22)의 외부전극을 형성하는 부분 전체의 표면 거칠기를 그 주위보다 크게 한다. 이것에 의해, 코어부(22)의 외부전극을 형성하는 부분 전체의 표면의 평활도가 그 주위의 표면의 평활도보다 저하된다.

이어서, 도 12에 나타내는 바와 같이 이 코어부(22)의 외부전극을 형성하는 부분에 도전성 페이스트(23)를 딥법으로 도포한다. 본 실시예에서는 도전성 페이스트로서 입경이 10㎚ 이하인 Ag 미립자와 유기용제 등을 혼합해서 페이스트화한 것을 사용했다. 금속은 그 입경을 100㎚보다 작게 하면 사이즈 효과에 의해 소결 온도나 융점 등이 강하된다. 특히, 10㎚ 이하의 사이즈로 되면 현저하게 소결 온도나 융점은 강하된다. 본 실시예에서는 Ag 미립자를 사용하지만 Au 또는 Cu를 사용해도 좋다. 그리고, 본 실시예에서는 도전성 페이스트의 도포 방법으로서 딥법을 사용했지만, 인쇄법이나 포팅법 등의 방법을 사용해도 좋다.

이어서, 도전성 페이스트(23)를 도포한 코어부(22)를 200℃에서 열처리하여 코어부(22)를 경화시킴과 아울러 도전성 페이스트(23) 중의 Ag 미립자를 소결시킨다. Ag 미립자는 10㎚ 이하의 입경이기 때문에 이 정도의 온도에서도 용이하게 소결하는 것이 가능해진다. 금속 미립자를 소결시킴으로써 제 1 실시예나 제 2 실시예와 같이 금속 입자끼리 또는 금속 입자와 도선의 접촉의 경우보다 강고한 금속간의 결합이 되기 때문에, 접속 신뢰성이 높은 코일과 도전성 페이스트의 도통을 얻을 수 있다. 100㎚보다 큰 입경의 금속 분말을 혼합한 경우에도 금속 미립자가 소결 또는 용융 상태가 되기 때문에 금속 미립자를 단지 접촉한 것보다 강고한 금속간의 결합을 얻을 수 있다. 그리고, 250℃ 이하의 열처리이면 되므로 코어부나 도선의 피막에의 손상이 적다. 또한, 도전 페이스트 중의 Ag 미립자가 코어부(22)의 표면을 거칠게 부분에 형성된 코어부 표면의 오목부에 침입한 상태에서 도전성 페이스트(23)가 소결되어 도전성 페이스트가 코어부(22)에 고착된다. 이 코어부(22)에 고착된 도전성 페이스트의 금속의 함유량은 85∼98%로 되었다.

최후에, 도금 처리를 행해 도전성 페이스트의 표면 상에 외부전극(24)을 형성하고, 도 13에 나타내는 바와 같은 면실장 인덕터를 얻는다. 또한, 도금 처리에 의해 형성되는 전극은 Ni, Sn, Cu, Au, Pd 등으로부터 1개 또는 복수를 적당하게 선택해서 형성하면 좋다.

(제 4 실시예)

도 14∼도 17을 참조하면서 본 발명의 제 4 실시예의 면실장 인덕터의 제조 방법에 대하여 설명한다. 도 14에 본 발명의 제 4 실시예의 면실장 인덕터의 코어부의 사시도를 나타낸다. 도 15에 제 4 실시예의 코어부를 가공한 상태의 코어부의 사시도를 나타낸다. 도 16에 제 4 실시예의 도전성 페이스트를 도포한 상태의 코어부의 사시도를 나타낸다. 도 17에 본 발명의 제 4 실시예의 방법으로 작성한 면실장 인덕터의 사시도를 나타낸다.

우선, 제 3 실시예에서 사용한 도선을 그 양 단부(31a)가 최외주가 되도록 소용돌이 형상으로 2단의 바깥방향 감기로 권회해서 코일(31)을 작성한다. 본 실시예에서는 코일(31)의 단부(31a)는 코일(31)의 권회부를 사이에 두고 대향하도록 인출한다. 이어서, 제 3 실시예에서 사용한 밀봉재와 동일한 조성의 밀봉재를 사용하고, 압축 성형법으로 도 14에 나타내는 바와 같은 코일(31)을 내포하는 코어부(32)를 성형한다. 이 때, 코일의 단부(31a)는 코어부(32)의 대향하는 측면 상에 노출되도록 한다.

이어서, 노출되는 양 단부(31a)의 표면의 피막을 기계 박리에 의해 제거한 후, 도 15에 나타내는 바와 같이 코어부(32)의 외부전극을 형성하는 부분 전체를 레이저, 블라스트 처리, 연마 등을 이용하여 그 표면에 존재하는 수지 성분 등을 제거해서 표면을 거칠게 하고, 코어부(32)의 외부전극을 형성하는 부분 전체의 표면 거칠기를 그 주위보다 크게 한다. 이것에 의해, 코어부(32)의 외부전극을 형성하는 부분 전체의 표면의 평활도가 그 주위의 표면의 평활도보다 저하된다.

이어서, 도 16에 나타내는 바와 같이 이 코어부(32)의 외부전극을 형성하는 부분에 도전 페이스트(33)를 인쇄법으로 L자 형상으로 도포한다. 본 실시예에서는 도전성 페이스트로서 입경이 10㎚ 이하인 Ag 미립자와, 입경이 0.1∼10㎛인 Ag 입자와, 에폭시 수지를 혼합해서 페이스트화한 것을 사용했다. 도전성 페이스트 중에 포함되는 입경이 0.1∼10㎛인 Ag 미립자의 비율은, 입경이 10㎚ 이하인 Ag 미립자와 입경이 0.1∼10㎛인 Ag 미립자의 총 합계에 대하여 30wt%로 되도록 도전성 페이스트를 조제했다. 입경이 0.1∼10㎛인 금속 입자를 30∼50wt% 함유함으로써 100㎚보다 작은 입경의 금속 미립자만의 경우와 비교하여 열경화시의 열수축을 저감하는 효과를 이룬다. 또한, 금속 미립자의 양이 적기 때문에 재료 비용의 저감에도 기대할 수 있다.

이어서, 이 도전성 페이스트(33)를 도포한 코어부(32)를 200℃로 열처리하여 코어부(32)을 경화시킴과 아울러 도전 페이스트(33) 중의 Ag 미립자를 소결시킨다. 이 때, 도전 페이스트 중의 Ag 미립자가 코어부(32)의 표면을 거칠게 한 부분에 형성된 코어부 표면의 오목부에 침입한 상태에서 도전성 페이스트(33)가 소결되어 도전성 페이스트가 코어부(32)에 고착된다. 또한, 이 코어부(32)에 고착된 도전성 페이스트의 금속의 함유량은 85∼98%로 되었다.

최후에, 도금 처리를 행해 도전성 페이스트의 표면 상에 외부전극(34)을 형성하고, 도 17에 나타나 있는 바와 같은 면실장 인덕터를 얻는다.

상기 실시예에서는 밀봉재로서 자성 분말에 철계 금속 자성 분말, 수지에 에폭시 수지를 혼합한 것을 사용했다. 그러나, 이에 한정하지 않고 예를 들면 자성 분말로서 페라이트계 자성 분말 등이나, 절연 피막 형성이나 표면 산화 등의 표면개질을 행한 자성 분말을 사용해도 좋다. 또한, 유리 분말 등의 무기물을 첨가해도 좋다. 그리고, 수지로서 폴리이미드 수지나 페놀 수지 등의 열경화성 수지나 폴리에틸렌 수지나 폴리아미드 수지 등의 열가소성 수지를 사용해도 좋다.

상기 실시예에서는 코일로서 2단의 소용돌이 형상으로 권회한 것을 사용했지만 이것에 한정하지 않고, 예를 들면 에지와이즈 감기나 정렬 감기로 권회한 것이나, 타원형 뿐만 아니라 원형이나 직사각형이나 사다리꼴, 반원 형상, 그것들을 조합시킨 형상으로 권회한 것이라도 좋다.

상기 실시예에서는 코일의 단부 표면의 피막을 박리하는 방법으로서 기계 박리를 사용했지만, 이에 한정하지 않고 다른 박리 방법을 이용하여도 가능하다. 또한, 코어부를 형성하기 전에 미리 단부의 피막을 박리해도 좋다.

상기 실시예에서는 코어부의 외부전극을 형성하는 부분 전체를 레이저, 블라스트 처리, 연마 등을 이용하여 그 표면에 존재하는 수지 성분 등을 제거해서 표면을 거칠게 하고, 코어부의 외부전극을 형성하는 부분 전체의 표면의 평활도를 그 주위의 표면의 평활도보다 저하시켰지만, 예를 들면 제 1 실시예와 제 3 실시예에 있어서 도 18에 나타내는 바와 같이 코어부의 상하면만 외부전극을 형성하는 부분의 표면의 평활도를 그 주위의 표면의 평활도보다 저하시켜도 좋다. 또한, 제 1 내지 제 4 실시예에 있어서, 도 19에 나타내는 바와 같이 코어부 저면의 외부전극을 형성하는 부분 중 일부의 표면의 평활도를 그 주위의 표면의 평활도보다 저하시켜도 좋다. 또한, 코어부의 저면 전체의 평활도를 다른 면의 평활도보다 저하시키고, 이 코어부에 외부전극을 형성해도 좋다.

1, 11, 21, 31 : 코일(1a, 11a, 21a, 31a: 단부)
2, 12, 22, 32 : 코어부
3, 13, 23, 33 : 도전성 페이스트
4, 14, 24, 34 : 외부전극

Claims (13)

1. 도선을 권회해서 코일을 형성하고, 상기 코일이 코어부 내에 매설된 면실장 인덕터의 제조 방법으로서,
   도선을 그 양단이 외주에 위치하도록 권회해서 형성된 코일이, 금속 자성 분말과 수지로 이루어지는 밀봉재를 이용하여 형성된 코어부 내에, 상기 도선의 양 단부의 표면이 상기 코어부의 표면에 노출, 연장하도록 매설되고,
   상기 코어부의 외부전극 형성영역 내에 있어서 상기 코어부 표면의 평활도를 상기 코어부의 외부전극 형성영역의 주위의 표면의 평활도보다 저하시키며,
   상기 코어부의 외부전극 형성영역에, 열경화성 수지와 금속 입자를 포함하는 도전성 페이스트를 도포해서 상기 코어부의 평활도가 저하된 부분에 형성된 표면의 오목부 내에 상기 도전성 페이스트를 침입시켜, 상기 코어부와 상기 도전성 페이스트의 열경화성 수지를 경화시켜서 상기 코어부에 상기 코일과 도통하는 외부전극을 형성한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
2. 도선을 권회해서 코일을 형성하고, 상기 코일이 코어부 내에 매설된 면실장 인덕터의 제조 방법으로서,
   도선을 그 양단이 외주에 위치하도록 권회해서 형성된 코일이, 금속 자성 분말과 수지로 이루어지는 밀봉재를 이용하여 형성된 코어부 내에, 상기 도선의 양 단부의 표면이 상기 코어부의 표면에 노출, 연장하도록 매설되고,
   상기 코어부의 외부전극 형성영역 내에 있어서 상기 코어부 표면의 평활도를 상기 코어부의 외부전극 형성영역의 주위의 표면의 평활도보다 저하시키며,
   상기 코어부의 외부전극 형성영역에, 열경화성 수지와 소결 온도가 250℃ 이하인 금속 미립자를 포함하는 도전성 페이스트를 도포해서 상기 코어부의 평활도가 저하된 부분에 형성된 오목부 내에 상기 도전성 페이스트를 침입시켜, 상기 코어부를 열처리하여 상기 금속 미립자를 소결시켜서 상기 코어부의 표면에 상기 코일과 도통하는 외부전극을 형성한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
3. 제 2 항에 있어서,
   상기 밀봉재의 수지가 열경화성 수지로 이루어지고, 상기 열처리에 의해 코어부를 경화시킴과 아울러 상기 금속 미립자를 소결시켜서 외부전극을 구성하는 바탕전극을 형성한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
4. 제 2 항에 있어서,
   상기 금속 미립자가 Ag, Au, Cu 중 어느 하나를 포함하고, 그 입경을 100㎚보다 작게 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
5. 제 3 항에 있어서,
   상기 금속 미립자가 Ag, Au, Cu 중 어느 하나를 포함하고, 그 입경을 100㎚보다 작게 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
6. 제 4 항에 있어서,
   상기 도전성 페이스트에 있어서 0.1∼10㎛ 입경의 금속 입자를 더 포함하고, 그 도전성 페이스트 중에 포함되는 상기 금속 미립자와 그 금속 입자의 총 합계에 대하여 그 금속 입자의 비율을 30∼50wt%로 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
7. 제 5 항에 있어서,
   상기 도전성 페이스트에 있어서 0.1∼10㎛ 입경의 금속 입자를 더 포함하고, 그 도전성 페이스트 중에 포함되는 상기 금속 미립자와 그 금속 입자의 총 합계에 대하여 그 금속 입자의 비율을 30∼50wt%로 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
8. 삭제
9. 제 3 항에 있어서,
   상기 바탕전극에 함유하는 금속의 함유율을 85∼98%로 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
10. 삭제
11. 제 5 항에 있어서,
    상기 바탕전극에 함유하는 금속의 함유율을 85∼98%로 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.
12. 삭제
13. 제 7 항에 있어서,
    상기 바탕전극에 함유하는 금속의 함유율을 85∼98%로 한 것을 특징으로 하는 면실장 인덕터의 제조 방법.

Images