KR102153168B1 - 반도체 자재 어태칭 방법 - Google Patents

반도체 자재 어태칭 방법 Download PDF

Info

Publication number
KR102153168B1
KR102153168B1 KR1020180078142A KR20180078142A KR102153168B1 KR 102153168 B1 KR102153168 B1 KR 102153168B1 KR 1020180078142 A KR1020180078142 A KR 1020180078142A KR 20180078142 A KR20180078142 A KR 20180078142A KR 102153168 B1 KR102153168 B1 KR 102153168B1
Authority
KR
South Korea
Prior art keywords
target
vision unit
attaching
hole
semiconductor material
Prior art date
Application number
KR1020180078142A
Other languages
English (en)
Other versions
KR20190038280A (ko
Inventor
이경식
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to CN201811074331.4A priority Critical patent/CN109616427B/zh
Priority to TW107132850A priority patent/TWI784051B/zh
Publication of KR20190038280A publication Critical patent/KR20190038280A/ko
Application granted granted Critical
Publication of KR102153168B1 publication Critical patent/KR102153168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 자재를 어태칭하는 과정에서 어태칭 포지션의 위치오차를 신속하고 정확하게 수정할 수 있는 반도체 자재 어태칭 장치의 어태칭 방법에 관한 것이다. 본 발명에 따르면 비전유닛의 화각 내 검출되는 자재가 어탱칭될 어태칭 영역의 행열정보에 따라 산출된 간격만큼 비전 또는 테이블을 이동시켜 각각의 타겟 어태칭 영역이 서로 다른 위치에 있는 복수개의 영상을 획득하고 이들의 영상들로부터 타겟 어태칭 영역의 위치를 판단하는 것을 특징으로 한다.

Description

반도체 자재 어태칭 방법{Semiconductor Device Attaching Method}
본 발명은 반도체 자재 어태칭 방법에 관한 것이다. 보다 상세하게, 본 발명은 반도체 자재의 어태칭 포지션을 정확하게 검출하여 검사 정밀도를 향상시키기 위한 반도체 자재 어태칭 장치의 어태칭 방법에 관한 것이다.
반도체 자재 어태칭 장치에서 개별화된 반도체 자재는 후속 공정을 위하여 어태칭 대상물에 어태칭하기 위해서 어태칭 대상물의 미리 결정된 어태칭 위치를 먼저 정확하게 파악해야 한다.
이러한 어태칭 장치는 다수의 반도체 자재를 기판에 본딩하기 위한 본딩장치가 될 수도 있고, 그 외에 후속 공정을 위해 테이프 상에 부착되기 위한 부착장치일 수도 있다. 또한 반도체 자재에 전자파 차단을 위한 EMI 스퍼터링을 위해 타공된 테이프에 반도체 자재의 볼면이 수용되도록 반도체 자재를 테이프에 부착하는 어태칭 장치가 될 수 있다.
특히, EMI 스퍼터링을 위한 어태칭 장치에서는, 반도체 자재를 테이프에 부착시 테이프의 홀 위치를 정확히 검출하여 홀이 형성된 부분에 반도체 자재의 볼면(범프)이 수용될 수 있도록 정확한 위치에 부착하여 범프는 전자파 차단 재료로부터 보호되어야 한다. 만약 반도체 자재가 홀의 정위치에 부착되지 않았을 경우에는 리크(leak)된 부분을 통해 반도체 자재의 범프에도 스퍼터링이 되어 반도체 자재의 전기적 특성에 악영향을 미치게 된다.
따라서, 어태칭 테이블이나 위치를 검출하는 비전 카메라에 의한 광학적인 옵셋값(X축, Y축, Z축) 으로 인해 평면 상의 위치오차 또는 θ축 상의 틀어짐 등의 위치오차가 정밀도에 반영이 되기 때문에 어태칭 공정을 위하여 어태칭 대상물 상의 다수의 어태칭 포지션을 정확하게 검출하는 것이 매우 중요하다.
이러한 문제를 해결하기 위하여, 하나의 어태칭 포지션의 정확도 판단을 위해 어태칭 포지션 상부에서 비전유닛을 통해 각각의 어태칭 포지션을 하나씩 복수 회 촬상할 경우에는 정밀도 검사에 많은 시간이 소요될 수 밖에 없었다.
한편, 최근들어 반도체 공정성능이 향상되어 고속, 고해상도의 카메라가 증가되고, 반도체 자재의 사이즈는 점점 작아지는 추세이므로, FOV(field of view) 내에 들어오는 자재의 개수가 증가하고 있다.
따라서 생산성 향상을 위해 FOV 내에 들어오는 자재들을 모두 검사한다고 하더라도 어태칭 테이블과 비전카메라의 기구적인 오차값이 정밀도에 반영이 될 수 밖에 없었다.
본 발명은 전술한 문제를 해결하기 위해 반도체 자재의 어태칭 위치를 신속하고 정확하게 검출할 수 있는 반도체 자재 어태칭 장치의 어태칭 방법을 제공하는 것을 해결하고자 하는 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명은 반도체 자재가 본딩되는 복수개의 본딩영역이 형성된 회로기판; 상기 회로기판이 재치되는 테이블; 및 상기 회로기판의 본딩영역을 촬상하는 비전유닛을 구비하는 반도체 자재 어태칭 장치의 어태칭 방법으로서, 상기 비전유닛으로 상기 반도체 자재가 본딩될 타겟 본딩영역과 인접한 복수 개의 본딩영역을 한 샷(shot)으로 촬상하는 제1촬상단계; 상기 타겟 본딩영역을 촬상한 후 타겟 본딩영역이 상기 비전유닛의 화각 내의 다른 위치에 들어오도록 비전유닛의 화각에 들어오는 본딩영역의 행열정보에 따라 산출된 간격으로 비전유닛 또는 테이블을 이송하는 단계; 상기 산출된 간격으로 비전유닛 또는 테이블이 이송된 상태에서, 상기 비전유닛으로 상기 타겟 본딩영역을 촬상하는 제2촬상단계; 상기 이송하는 단계 및 제2촬상단계를 복수회 반복하여 상기 비전유닛의 화각 내에서 상기 타겟 본딩영역이 서로 다른 위치에 있는 복수개의 영상을 획득하는 단계; 및 상기 획득된 복수개의 타겟 본딩영역의 영상들로부터 상기 타겟 본딩영역의 위치를 판단하는 단계를 포함하는 반도체 자재 어태칭 방법을 제공할 수 있다.
또한, 상기 과제를 해결하기 위하여, 본 발명은 반도체 자재의 범프가 수용되기 위한 복수의 관통홀이 형성되며, 상기 반도체 자재의 스퍼터링 공정을 위해 스탠실에 부착되는 테이프; 상기 테이프가 재치되는 테이블; 및 상기 테이프의 관통홀을 촬상하는 비전유닛을 구비하는 반도체 자재 어태칭 장치의 어태칭 방법으로서, 상기 비전유닛으로 상기 반도체 자재의 범프가 수용될 타겟 관통홀과 인접한 복수 개의 관통홀을 한 샷(shot)으로 촬상하는 제1촬상단계; 상기 타겟 관통홀을 촬상한 후 타겟 관통홀이 상기 비전유닛의 화각 내의 다른 위치에 들어오도록 비전유닛의 화각에 들어오는 관통홀의 행열정보에 따라 산출된 간격으로 비전유닛 또는 테이블을 이송하는 단계; 상기 산출된 간격으로 비전유닛 또는 테이블이 이송된 상태에서, 상기 비전유닛으로 상기 타겟 관통홀을 촬상하는 제2촬상단계; 상기 이송하는 단계 및 제2촬상단계를 복수회 반복하여 상기 비전유닛의 화각 내에서 상기 타겟 관통홀이 서로 다른 위치에 있는 복수개의 영상을 획득하는 단계; 및 상기 획득된 복수개의 타겟 관통홀의 영상들로부터 상기 타겟 관통홀의 위치를 판단하는 단계를 포함하는 반도체 자재 어태칭 방법을 제공할 수 있다.
이 경우, 상기 제1촬상단계 및 제2촬상단계는 각각의 위치에서 복수회 반복 촬상하며, 반복 촬상하여 얻은 복수개의 위치값들의 평균값으로 위치를 판단할 수 있다.
또한, 제1촬상단계의 위치값 및 제2촬상단계를 복수회 반복하여 얻은 복수 개의 위치값들 중에서 특정 튀는 위치값이 발견되는 경우 해당 데이터를 필터링하고, 제1촬상단계의 위치값 및 제2촬상단계를 복수 회 반복하여 얻은 복수 개의 위치값들 중에서 복수의 데이터에서 모두 상이한 편차가 발생되는 경우에는 재얼라인을 수행하거나, 해당 위치값을 불량으로 간주할 수 있다.
또한, 상기 비전유닛의 화각에 들어오는 상기 본딩영역은 M행 X N열로 형성되고, 상기 M, N은 정수이며, 상기 제2촬상단계는, 상기 M이 짝수인 경우에 M/2열 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하고, 상기 M이 홀수인 경우에 (M+1)/2열 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하며, 상기 N이 짝수인 경우에 N/2 행 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하고, 상기 N이 홀수인 경우에 (N+1)/2 행 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상할 수 있다.
그리고, 상기 비전유닛의 화각에 들어오는 상기 관통홀은 M행 X N열로 형성되고, 상기 M, N은 정수이며, 상기 제2촬상단계는, 상기 M이 짝수인 경우에 M/2열 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하고, 상기 M이 홀수인 경우에 (M+1)/2열 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하며, 상기 N이 짝수인 경우에 N/2 행 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하고, 상기 N이 홀수인 경우에 (N+1)/2 행 간격만큼 이동하면서 상기 타겟 관통홀을 촬상할 수 있다.
또한, 상기 비전유닛 또는 상기 테이블이 한 피치 간격으로 이동하면서 상기 비전유닛으로 상기 타겟 본딩영역을 촬상할 수 있다.
또한, 상기 비전유닛 또는 상기 테이블이 한 피치 간격으로 이동하면서 상기 비전유닛으로 상기 타겟 관통홀을 촬상할 수 있다.
그리고, 상기 타겟 본딩영역이 서로 다른 위치에 있는 복수 개의 영상을 획득하는 단계는 상기 비전유닛의 센터를 기준으로 상기 타겟 본딩영역이 좌측 상부, 우측 상부, 좌측 하부, 우측 하부에 위치하는 영상을 획득할 수 있도록 산출된 간격으로 비전유닛으로 촬상하여 영상을 획득할 수 있다.
또한, 상기 타겟 관통홀이 서로 다른 위치에 있는 복수 개의 영상을 획득하는 단계는 상기 비전유닛의 센터를 기준으로 상기 타겟 관통홀이 좌측 상부, 우측 상부, 좌측 하부, 우측 하부에 위치하는 영상을 획득할 수 있도록 산출된 간격으로 상기 비전유닛 또는 테이블을 이동시키면서 비전유닛으로 촬상하여 영상을 획득할 수 있다.
또한, 상기 스탠실은 상기 테이프에 형성된 관통홀에 대응되는 위치에 상기 테이프 관통홀보다 크게 형성된 관통홀이 복수개 구비되며, 상기 비전유닛 촬상단계에서, 상기 스탠실의 관통홀의 외곽과 상기 테이프 관통홀의 외곽 의 영상을 추출하여 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차를 획득하고, 획득된 공차가 최초 설정범위 이내인지 확인할 수 있다.
또한, 상기 스탠실은 상기 테이프에 형성된 관통홀에 대응되는 위치에 상기 테이프 관통홀보다 크게 형성된 관통홀이 복수개 구비되며, 상기 반도체 자재의 범프가 상기 테이프의 관통홀에 수용된 후에는 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차와 상기 반도체 자재의 범프의 위치를 비교하여 반도체 자재의 부착 상태를 검사할 수 있다.
본 발명에 따른 반도체 자재 어태칭 장치의 어태칭 방법에 의하면, 반도체칩 등의 반도체 자재 및 상기 반도체 자재가 어태칭될 어태칭 포지션(회로기판, 테이프)의 크기가 미세화되어도 어태칭 포지션의 위치오차를 정확하게 판단하여 정밀도를 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 자재 어태칭 방법에 의하면, 비전유닛의 화각 내에 복수 개의 어태칭 포지션이 배치되도록 하고, 그 중 타겟 어태칭 포지션의 위치가 화각 내에 서로 다른 위치에 배치되도록 하여 촬상된 복수 개의 이미지로부터 타겟 어태칭 포지션의 위치오차를 판단하므로 위치오차의 판단의 정확성이 향상될 수 있다.
또한, 본 발명에 따른 반도체 자재 어태칭 방법에 의하면, 화각 내 검출되는 어태칭 대상의 행열 정보에 따라 산출된 최적의 피치 간격으로 이동하면서 각각의 검사에서 얻은 중첩된 영상을 통해 비전 센터를 기준으로 하나의 타겟 어태칭 포지션이 좌상, 우상, 좌하, 우하 각각 다른 위치에서 검출되는 영상 정보를 획득할 수 있으므로, 하나의 타겟 어태칭 포지션에 대한 멀티샷 효과를 얻을 수 있을 뿐만 아니라 비전 검사시 기구적, 영상적, 위치적 결함을 배제할 수 있으므로 영상 불량을 줄이고 신뢰성있는 영상 정보를 얻을 수 있다.
또한, 본 발명에 따른 반도체 자재 어태칭 방법에 의하면, 반도체 자재 사이즈가 작아서 화각 내 검출되는 어태칭 대상(자재)가 많아질 경우에도 화각 내 검출되는 어태칭 대상의 행열 정보에 따라 산출된 최적의 피치 간격으로 비전을 이동시켜 비전 검사 위치를 다르게 함으로써, 비전 검사 속도를 단축시킬 수 있어 UPH(unit per hour)를 향상시킬 수 있다.
또한, 화각 내 검출 가능한 모든 어태칭 포지션을 검사하되, 샷간에 검사되는 타겟 어태칭 포지션을 중첩시켜 검출함으로써 한 자재에 대한 멀티샷 효과가 가능해지며, 멀티샷을 통해 검출된 위치들을 평균내어 보다 정확한 위치값 산출이 가능하며, 기구적인 오차값을 확인 및 오차값의 영향을 배제할 수 있다.
또한, 검출된 여러샷의 촬영 영상들 중 특정위치에서의 촬영값이 좋지 않을 경우에는 해당 데이터를 필터링해서 사용하거나, 반복적으로 특정 위치값이 튀는 경우에는 특정 위치의 영상면(조도)에 문제가 있음을 알 수 있기 때문에 이를 반영하여 정확한 위치값을 산출할 수도 있고, 여러샷의 영상 모두에서 상이한 편차가 발생할 경우 해당 위치를 재얼라인하거나, 불량으로 간주하여 추후 공정에서 배제시킴으로써 불량을 사전에 방지할 수 있다.
또한, 본 발명에 따른 반도체 자재 어태칭 장치의 어태칭 방법의 다른 실시예에 따르면, 자재의 옵셋검사 및 PBI(Post Bonding Inspection) 검사도 가능해진다.
도 1은 본 발명의 제1실시예에 있어서, 반도체 자재를 어태칭하는 복수 개의 어태칭 포지션이 구비되는 어태칭 대상물의 평면도를 도시한다.
도 2는 본 발명의 제1실시예에 있어서, 비전유닛이 어태칭 공정 전에 어태칭 포지션을 촬상하는 상태를 도시한다.
도 3은 본 발명의 제1실시예에 있어서, 비전유닛 및 어태칭 대상물이 거치되는 어태칭 테이블이 상대 이송하며, 타겟 어태칭 포지션이 서로 다른 위치에 배치된 상태에서 타겟 어태칭 포지션이 포함된 복수의 이미지를 촬상하는 과정을 도시한다.
도 4는 본 발명의 제1실시예에 있어서, 도 3의 비전유닛에 의하여 촬상된 복수의 이미지에서의 타겟 어태칭 포지션을 중첩시킨 이미지를 도시한다.
도 5는 본 발명의 제1실시예에 있어서, 스퍼터링 공정을 위한 스퍼터링 테이프가 부착된 스탠실 부재의 부착홀의 단면도 및 상기 부착홀에 스퍼터링 대상 반도체 자재인 BGA 방식의 반도체칩이 부착된 상태의 단면도를 도시한다.
도 6은 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치의 비전유닛이 어태칭 공정 전에 본딩영역을 촬상하는 상태를 도시한다.
도 7은 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치의 비전유닛 및 웨이퍼가 거치되는 웨이퍼 테이블이 상대 이송하며, 타겟 본딩영역이 서로 다른 위치에 배치된 상태에서 타겟 본딩영역이 포함된 복수의 이미지를 촬상하는 과정을 도시한다.
도 8은 본 발명의 제2실시예에 있어서, 도 7의 비전유닛에 의하여 촬상된 복수의 이미지에서의 타겟 본딩영역을 중첩시킨 이미지를 도시한다.
도 9는 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치의 비전유닛의 어태칭 공정 전에 X축 방향으로 산출된 피치간격으로 이동하면서 본딩영역을 촬상하면서 중첩시킨 이미지를 도시한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제1실시예에 따른 어태칭 유닛을 구비하는 반도체 자재 어태칭 장치(attaching device)가 반도체 자재를 픽업하여 어태칭하는 복수 개의 어태칭 포지션(110)이 구비되는 어태칭 대상물(100)의 평면도를 도시하며, 도 2는 본 발명의 제1실시예에 있어서, 비전유닛(200)이 어태칭 공정 전에 어태칭 포지션(110)의 위치오차 판단을 위하여 촬상하는 상태를 도시한다.
본 발명의 반도체 자재 어태칭 방법에 사용되는 반도체 자재 어태칭 장치는 예를 들면, 기판에 본딩 대상 반도체 자재를 본딩하는 본딩장치이거나, 후속 공정을 위해 테이프에 반도체 자재를 부착하는 부착장치가 될 수도 있다. 또한, 스퍼터링 공정을 위하여 스퍼터링 테이프(t)가 부착된 스퍼터링 부재(S)에 스퍼터링 대상 반도체 자재를 본딩 또는 부착하기 위하여 사용되는 반도체 자재 어태칭 장치가 될 수도 있으나, 이에 한정되지 않으며 반도체 공정 상에서 반도체 자재를 어태칭 대상물(100)에 어태칭 하는 경우에는 모두 적용이 가능하다.
본 발명에 따른 반도체 자재 어태칭 방법은 반도체 자재를 기판이나 웨이퍼에 본딩하기 위한 제1어태칭방법과 반도체 자재를 테이프에 부착하기 위한 제2어태칭방법으로 크게 분류될 수 있다.
먼저, 본 발명의 제1어태칭방법에 사용되는 반도체 자재 어태칭 장치는 반도체 자재가 본딩되는 복수 개의 본딩영역이 형성된 회로기판; 상기 회로기판이 재치되는 테이블; 및 상기 반도체 자재가 본딩될 타겟 본딩영역과 인접한 복수 개의 본딩영역을 한 샷(shot)으로 촬상하되, 상기 타겟 본딩영역이 여러샷에 걸쳐 다른 위치에 검출되도록 복수 회 촬상하는 비전유닛을 포함하며, 상기 회로기판과 상기 비전유닛은 상대 이동에 의해 이동 가능하게 구비되고, 상기 비전유닛이 FOV내에 검출되는 어태칭 대상의 행열 정보에 따라 산출된 피치(pitch) 간격으로 이동하면서 본딩영역을 촬상하는 것을 특징으로 한다.
여기에서 회로기판은 사각형 타입의 기판이 될 수도 있고, 웨이퍼가 될 수도 있다.
본 발명에서 회로기판과 비전유닛은 상대 운동에 의해 이동하면서 촬상이 가능하다. 이때, 회로기판과 상기 비전유닛의 상대 운동은 회로기판이 X축 및 Y축 방향으로 이동 가능하게 구비되는 상태에서 비전유닛이 고정타입이 될 수도 있고, 반대로 회로기판이 고정 타입이고, 비전유닛이 X축 및 Y축 방향으로 이동 가능하게 구성될 수도 있으며, 회로기판이 X축(또는 Y축) 방향으로 이동 가능하고, 비전유닛이 Y축(또는 X축) 방향으로 이동 가능하게 구성하여 회로기판과 비전유닛이 각각의 일축 방향으로 상대 이동 함에 따라 촬상할 수도 있다.
이러한 구성은 작업자 및 장비의 구성에 따라 적절하게 변형하여 적용될 수 있다.
본 발명에서 타겟 본딩영역이 여러샷에 걸쳐 다른 위치에 검출되도록 복수회 촬상한다는 것은 비전유닛의 화각 내에 들어오는 타겟 본딩영역(어태칭 영역)에 대하여 비전 센터를 중심으로 타겟 본딩영역이 좌상, 좌하, 우상, 우하에 각각 위치하는 것을 의미할 수 있다, 즉, 동일한 타겟 본딩영역에 대하여 비전 센터를 중심으로 좌상(왼쪽 상부), 우상(오른쪽 상부), 좌하(왼쪽 하부), 우하(오른쪽 하부) 부근에 타겟 본딩영역이 위치하도록 비전유닛과 회로기판의 상대 운동을 통해 복수회 촬상하고 이들의 영상을 통해 타겟 본딩영역의 위치를 정확하게 검출할 수 있게 된다.
본 발명의 제2어태칭방법에 사용되는 반도체 자재 어태칭 장치는 반도체 자재의 범프가 수용되기 위한 복수의 관통홀이 형성되며, 반도체 자재의 스퍼터링 공정을 위해 스탠실에 부착되는 테이프; 상기 테이프가 재치되는 테이블; 및 상기 복수의 관통홀 중 검사하고자 하는 타겟 관통홀과 인접한 복수 개의 관톨홀을 한 샷으로 촬상하되, 상기 타겟 관통홀이 여러샷에 걸쳐 다른 위치에 검출되도록 복수 회 촬상하는 비전유닛을 포함하며, 상기 테이블과 상기 비전유닛은 상대 이동이 가능하게 구비되며, 상기 비전유닛이 FOV내에 검출되는 어태칭 대상의 행열 정보에 따라 산출된 피치 간격으로 상기 관통홀을 촬상하는 것을 특징으로 한다.
본 발명의 제 1어태칭방법 및 제2어태칭방법에 사용되는 반도체 자재 어태칭 장치는 여러샷에 걸쳐 타겟 본딩영역 또는 타겟 관통홀이 다른 위치에 검출되도록 비전유닛으로 복수 회 촬상할 때, 각각의 위치에서 2회 이상 반복 촬상할 수도 있다. 한자리에서 2회 이상 반복 촬상하는 경우 장비 구동 중 또는 외부 요인에 의해 장비에 가해지는 진동의 영향을 배제할 수 있어서 더욱 신뢰성있는 정확한 위치값을 획득할 수 있다.
최근에는 반도체칩 등의 반도체 자재의 크기가 미세화되고, 이를 어태칭 대상물(100)(회로기판 또는 테이프)에 어태칭하는 경우에도 기판의 단자 등의 크기가 미세화되므로 어태칭 공정의 정밀도가 요구된다.
이와 같이, 어태칭 공정의 정밀도를 위하여, 일반적으로 반도체 자재의 반도체 자재 어태칭 장치는 반도체 자재가 어태칭될 타켓 어태칭 포지션(110)(타겟 본딩영역 또는 타겟 관통홀)을 촬상하여 어태칭 포지션(110)을 포함하는 이미지를 추출하기 위한 비전유닛(200)을 구비하고, 반도체 자재 어태칭 장치의 제어부는 반도체 자재를 어태칭 대상물(100)에 어태칭하기 전에 미리 설정된 기준치 만큼 비전유닛(200) 또는 어태칭 테이블을 이동시켜 타겟 어태칭 포지션을 촬상한다. 이때 비전유닛이나 어태칭 테이블의 X축, Y축, Z축 틀어짐(straightness, flatness, rolling, pitching, yawing) 때문에 미리 설정된 기준치로 이동한다 하더라도 작업 위치별로 비전유닛 FOV내에 오차가 생길 수 있으며, 기구적인 오차 또는 외부 환경의 변수로 인해 비전에서 검출 오류가 발생하고 반도체 자재를 잘못 본딩할 수 있는 문제가 생길 수도 있다.
따라서, FOV 내에 들어오는 반도체 자재를 검사시 기구적인 오차값으로 검사하는 위치 또는 FOV 영역 내의 검출 영역에 따라 다른 오차값이 생길 수 있기 때문에 본 발명에서는 멀티 포지션 검사를 통해 평균적인 오차값을 확보할 수 있다.
따라서 위치별로 검출된 옵셋들의 평균 또는 보상치를 구하면 기구적인 부분에서 발생하는 오차의 영향을 줄일 수 있게 되고 정밀도를 확보할 수 있게 된다.
이러한 본 발명의 검사방법은 비전 검사시 레퍼런스(reference)나 기준마크(fiducial)가 없어 상대 보정이 불가능한 경우에 특히 유용하다. 타겟 어태칭 포지션의 위치오차를 반복적으로 구하고, 위치별로 검출된 오차값의 보상값을 계산하고, 구해진 보상값을 사용함으로써 기구적인 부분에서 발생하는 오차를 없앨 수 있게 된다.
여기서, 타켓 어태칭 포지션이란 반도체 자재가 부착되어야 할 복수 개의 어태칭 포지션 중 특정 순서에 어태칭 유닛에 의하여 반도체 자재가 부착될 목표 어태칭 포지션을 의미하는 것으로, 복수 개의 어태칭 포지션은 잠재적으로 타겟 어태칭 포지션이 될 수 있다. 본 발명에서 타겟 어태칭 포지션을 타겟 본딩영역 또는 타겟 관통홀이라 칭할 수 있다.
최근에는 비전유닛(200)을 구성하는 이미지 소자 등의 화소, 해상도 또는 렌즈의 화각 등이 개량되고, 반도체 자재의 사이즈는 점점 작아지는 추세이므로 화각 내에 들어오는 자재의 개수가 증가되기 때문에 넓은 영역을 비전을 이용하여 정밀하게 검출하는 방법이 지속적으로 개발되고 있다.
종래에는 반도체 자재를 어태칭하기 위한 어태칭 포지션의 위치오차를 판단하기 위하여 비전유닛(200)으로 타켓 어태칭 포지션을 촬상하는 경우, 촬상 결과의 품질의 편차 등으로 인해 하나의 화각(FOV) 내에 하나의 타겟 어태칭 포지션이 중심부에 배치된 상태에서 여러 번 촬상하여 타겟 어태칭 포지션의 위치오차를 판단하는 방법을 사용하였으나, 촬상 과정에서 빛의 방향 또는 그림자 등의 요인은 쉽게 변경되지 않으므로, 여러 번 동일한 타켓 어태칭 포지션을 촬상하여도 위치오차를 정확하게 판단하기 위한 이미지를 얻지 못하는 경우가 발생될 수 있었다. 또한, 각각의 타겟 어태칭 포지션을 각각 복수회 촬상함에 따라 수많은 타겟 어태칭 포지션을 복수회 검사하는데는 상당히 많은 시간이 소요되었다.
그러나, 본 발명에 따른 반도체 자재 어태칭 장치는 비전유닛의 화각(fov) 내에 들어오는 반도체 자재를 모두 검사하되, 한 피치씩 이동한 상태에서 중첩된 검사의 멀티샷으로 정확성과 신뢰도를 더욱 높일 수 있다. 즉, 본 발명은 검사하고자 하는 타겟 어태칭 포지션과 인접한 복수 개의 어태칭 포지션을 한샷으로 촬상하되, 타겟 어태칭 포지션이 여러샷에 걸쳐 다른 위치(비전 센터를 중심으로 타겟 어태칭 포지션이 왼쪽 상부, 오른쪽 상부, 왼쪽 하부, 오른쪽 하부에 위치하도록)에 검출될 수 있도록 한 피치씩 이동하면서 복수 회 촬상함으로써 촬상시 조면 및 작업위치가 달라지게 되어 같은 검출오류를 배제할 수 있어 신뢰도 있는 검사가 가능해진다.
따라서, 본 발명에 따른 반도체 자재 어태칭 장치는 타켓 어태칭 포지션(110)의 위치오차를 정확하게 판단하기 위하여 상기 어태칭 대상물(100)에서 검사하고자 하는 타겟 어태칭 포지션과 인접한 복수 개의 타겟 어태칭 포지션을 한샷으로 촬상하되, 타겟 어태칭 포지션이 여러샷에 걸쳐 다른 위치에 검출되도록 복수 회 촬상하는 비전유닛(200)을 포함할 수 있고, 상기 비전유닛은 상기 타겟 어태칭 포지션이 여러 샷에 걸쳐 다른 위치에 검출되도록 FOV에 검출되는 어태칭 대상의 행열 정보에 따라 산출된 피치만큼 이동하면서 촬상하여 샷간에 검사되는 어태칭 포지션의 중첩된 이미지를 획득할 수 있고 이에 의해 타겟 어태칭 포지션 간에 정확한 위치값을 산출할 수 있게 된다.
이하에서는 본 발명의 제1실시예에 따른 반도체 자재 어태칭 장치로서, 도 1 내지 도 5를 참고로 설명한다. 제1실시예에서는 반도체 자재를 테이프에 부착하기 위한 제2어태칭장치를 예로 들어 설명한다.
앞서 어태칭 대상물은 회로기판이나 웨이퍼가 될 수도 있으며, 테이프가 부착된 링프레임일 수도 있고, 반도체 자재의 스퍼터링 공정을 위한 스퍼터링 테이프가 부착된 스퍼터링부재 또는 스탠실 부재일 수 있지만, 도 1에서는 테이프(100)라 명명할 수 있다. 테이프에는 복수 개의 관통홀(110)이 복수 개의 열과 행으로 배치되도록 구성될 수 있다. 여기서, 테이프는 반도체 자재의 스퍼터링 공정을 위한 스퍼터링 테이프로, 테이프를 지지하는 스퍼터링부재 또는 스탠실에 부착되어 있으며, 테이프 테이블에 재치된 상태로 공급될 수 있다.
도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 반도체 자재 어태칭 장치의 비전유닛(200)의 화각(FOV) 내에는 4개의 관통홀(110)이 촬상되며, 하나의 촬상 이미지에 4개의 관통홀(110)을 함께 포함되어 촬상한다.
상기 관통홀에는 반도체 자재의 볼면(범프)이 수용된 상태로, 반도체 자재의 테두리 부분이 테이프에 부착된다. 비전유닛에 의해 촬상되는 관통홀(110)은 도 2에 도시된 비전유닛(200)의 화각 내에 4개가 배치될 수 있고, 테이프가 재치되는 테이블의 이동 또는 비전유닛(200) 중 어느 하나가 이송되는 방법으로 한 피치씩 이동하면서 테이프 관통홀을 촬상하고, 샷 간에 관통홀을 중첩해서 검사함으로써 하나의 관통홀을 여러샷에 걸쳐 다른 위치에 검출되도록 촬상될 수 있음을 의미한다.
즉, 이물질의 존재, 간섭, 빛의 방향 또는 그림자 등의 요인과 장치에서 발생되는 진동 등의 이유로 타겟 관통홀의 이미지가 정확하지 않은 경우, 도 2에 도시된 화각 내에서 타겟 관통홀의 위치가 바뀌도록 이송한 후 이를 촬상하여 타겟 관통홀의 위치오차 정보를 정확하게 판단할 수 있다.
예를 들어, 복수의 이미지를 통해 타켓 관통홀의 위치 오차의 평균을 구하여 위치오차를 결정하거나, 특별하게 큰 오차값을 갖는 이미지는 촬영 과정에서 오류가 있는 것으로 판단하여 이를 배제 또는 필터링하여 양질의 데이터만을 위치오차 판단자료로 활용할 수 있다.
본 발명의 제1실시예에서는 비전유닛의 화각이 2행 X 2열로 한 샷에4개의 관통홀의 이미지를 검출할 수 있기에 한 피치씩 이동하면서 중첩된 영상을 획득하였으나, 비전유닛의 화각에 한번에 들어오는 관통홀의 행열 정보에 따라 촬영 간격은 다를 수 있다.
도 3은 본 발명의 제1실시예에 따른 반도체 자재 어태칭 장치의 비전유닛(200) 및 테이프(100)가 거치되는 테이블이 이송하며, 테이프에 형성된 타겟 관통홀(tap)이 서로 다른 위치에 배치된 상태에서 타겟 관통홀(tap)이 포함된 복수의 이미지를 촬상하는 과정을 도시한다.
비전유닛(200)의 화각(FOV) 내에 타겟 관통홀(tap)의 위치가 변경되도록 하는 방법으로 상기 테이블 및 상기 비전유닛(200) 중 적어도 하나는 X-Y 평면상에서 이송이 가능하도록 구성되면 된다.
상기 테이블 및 상기 비전유닛(200) 중 하나의 구성이 X-Y 평면상에서 이송하게 구성될 수도 있으나, 상기 비전유닛(200)이 X축(또는 Y축) 방향으로 이송하고, 상기 테이블이 Y축(또는 X축) 방향으로 이송하도록 구성되어 비전유닛과 테이블이 서로 상대이동 가능하게 구성될 수도 있다.
도 3에 도시된 실시예에서, 상기 비전유닛(200)은 X축 이송이 가능하고, 상기 테이프(100)가 거치된 어태칭 테이블은 Y축 방향 이송이 가능한 것으로 예를들어 설명한다.
도 3은 상기 타겟 관통홀(tap)이 비전유닛(200)의 화각(FOV) 내에 2행 2열 총 4개가 촬상되는 경우, 비전유닛(200) 또는 테이블의 이송에 따라 타겟 관통홀(tap)의 위치가 변화되며 촬상되는 과정을 도시하며, 도 4는 도 3에서 촬상되는 이미지들을 상기 타켓 관통홀(110)을 중심으로 중첩시킨 이미지를 도시한다.
도 3(a)는 초기 조건에서 타겟 관통홀(tap)이 오른쪽 하부에 배치된 상태를 도시하며,
도 3(b)는 도 3(a)에 도시된 상태에서 비전유닛(200)이 X축 방향 오른쪽으로 이송되어, 상기 타겟 관통홀(tap)이 왼쪽 하부로 위치가 변경된 상태를 도시하며,
도 3(c)는 도 3(b)에 도시된 상태에서 어태칭 테이블이 Y축 방향 하방으로 이송되어, 상기 타겟 관통홀(tap)이 왼쪽 상부로 위치가 변경된 상태를 도시하며,
도 3(d)는 도 3(c)에 도시된 상태에서 비전유닛(200)이 X축 방향으로 왼쪽으로 이송되어, 상기 타겟 관통홀(tap)이 오른쪽 상부로 위치가 변경된 상태를 도시한다.
즉, 이를 좌표화하여 표시하면, 상기 타겟 어태칭 관통홀(tap)은 화각 내의 왼쪽 하부의 포지션의 좌표를 (1, 1)로 가정하는 경우, 도 3(a), 도 3(b), 도 3(c) 및 도 3(d)의 좌표는 (1, 2), (1, 1), (2, 1) 및 (2, 2)로 4개의 좌표로 이동하는 효과를 얻을 수 있다.
본 발명의 제1실시예인 도 2 내지 도 4를 참조하면, 비전유닛의 FOV가 2행 X 2열인 경우 1피치씩 이동하면서 촬영하여 각각의 관통홀은 중첩되어 하나의 타겟 관통홀당4번의 멀티샷 효과가 있다. 만약 어태칭될 자재의 크기가 더 작아 비전유닛의 FOV가 3행X 3열인 경우에 1피치씩 이동하면서 촬영하는 경우에는 각각의 관통홀이 중첩되어 하나의 타겟 관통홀당 9번의 멀티샷 효과를 갖게된다.
본 발명은 전술한 바와 같이, 하나의 타겟 관통홀(tap)을 하나의 화각 내에서 서로 다른 위치, 바람직하게는 비전센터를 기준으로 상하좌우의 4군데 위치(좌상, 우상, 좌하, 우하)에 배치되도록 하여 여러 장의 이미지를 획득하여 이를 기초로 타켓 관통홀의 위치오차를 판단하는 경우, 그 위치오차의 판단의 정확성이 향상될 수 있는 것이다.
즉, 타켓 관통홀(110)이 화각 내부의 동일한 위치에 배치된 상태에서 여러 장의 이미지를 촬상하는 경우, 이물질, 광량, 빛의 방향 또는 그림자 등의 영향을 동일하게 받을 가능성이 크지만, 비전유닛(200)의 화각 내에 복수 개의 관통홀(110)이 함께 촬상될 수 있는 경우, 도 3에 도시된 바와 같이 비전유닛(200)의 화각 내에서 타겟 관통홀(tap)의 위치를 변경하며, 타겟 어태칭 포지션(tap)이 포함된 여러 장의 이미지를 통해 타겟 관통홀의 보다 정확한 위치를 판단할 수 있다.
도 4에 도시된 바와 같이, 총 4개의 촬상 이미지에서 상기 타겟 관통홀 (tap)의 상대적인 위치는 서로 다르지만 서로 다른 위치에 배치된 타켓 관통홀 (110)의 위치를 촬상하여 각각의 이미지에 반영된 오차를 비교 분석하여 반도체 자재를 어태칭하는 과정에서 위치오차를 수정하여 어태칭할 수 있다.
따라서, 전술한 예에서, 상기 비전유닛(200)은 2행 X 2열의 관통홀(110)을 하나의 이미지로 촬상이 가능하고, 상기 비전유닛은 타켓 관통홀(110)이 2행 X 2열의 각각의 4개의 위치에 배치된 상태의 4개의 이미지를 획득하고 이들의 위치를 설정된 기준치와 비교하여 4개의 위치 오차값을 획득하게 된다. 이들의 위치 오차값 중에서 일부 촬영값 중 특정 위치에서 얻은 데이터값이 유독 오차범위를 벗어나거나 잘못 나왔을 경우에는 해당 위치 촬영시 장비의 구동 또는 검출면이 불균일하거나 파티클 등의 외부 요인으로 오차가 발생한 것으로 간주하고, 해당 위치 데이터값은 필터링해서 사용하면 된다. 만약 4개의 위치 오차값이 모두 편차가 있을 경우에는 다시 검사를 수행해보거나, 해당 포지션에 문제가 있음을 간주하고 해당 포지션에는 추후 반도체 자재 부착을 생략함으로써 자재 낭비 및 불량을 최소화할 수 있다.
정리하면, 본 발명의 제1실시예에 따른 반도체 자재의 어태칭 방법은 반도체 자재를 어태칭할 타겟 관통홀(본딩영역) 및 상기 타겟 관통홀(본딩영역)과 인접한 어태칭 타겟 관통홀(본딩영역)이 비전유닛의 화각 내에 배치된 상태로 비전유닛으로 촬상하는 비전유닛 촬상단계, 타켓 관통홀(본딩영역)을 상기 비전유닛의 화각 내의 다른 위치로 이송하는 타겟 이송단계, 상기 비전유닛 촬상단계에서 촬상된 이미지를 통해 상기 타켓 관통홀(본딩영역)의 위치오차를 판단하는 위치오차 판단단계; 상기 위치오차 판단단계의 판단 결과에 따라 반도체 자재를 어태칭하는 반도채 자재 어태칭 단계;를 포함하고, 상기 비전유닛 촬상단계 및 상기 타겟 이송단계는 복수 회 반복하여 수행되며, 상기 위치오차 판단단계는 상기 비전유닛 촬상단계에서 촬상된 복수 개의 이미지를 근거로 구해진 복수 개의 영상들의 위치값을 평균내어 타겟 관통홀(본딩영역)의 위치를 판단하는 방법을 사용하여 위치 판단의 정확성을 향상시키고, 정확하게 반도체 자재를 어태칭할 수 있다.
이때, 비전유닛 촬상단계를 복수 회 반복하여 얻은 복수 개의 위치값들의 평균을 산출하여 위치값으로 설정할 수 있고, 각각의 위치값들을 통해 위치오차값을 산출할 수 있으며 이에 의해 위치 보상값을 구할 수도 있다.
한편, 비전유닛 촬상단계를 복수 회 반복하여 얻은 복수 개의 위치값들 중에서 특정 튀는 위치값이 발견되는 경우 해당 데이터를 필터링 할 수 있으며, 반복적으로 특정 위치값이 튀는 경우에는 특정 위치의 영상면(조도)이 문제가 있음을 알 수 있기 때문에 이를 반영하여 정확한 위치값을 산출할 수도 있고, 복수의 데이터에서 모두 편차가 발생되는 경우에는 재검사를 수행하거나, 해당 위치값을 불량으로 간주할 수도 있다.
도 5는 본 발명의 제1실시예에 따른 스퍼터링 공정을 위한 스퍼터링 테이프(t)가 부착된 스탠실 부재(S)의 부착홀의 단면도 및 상기 부착홀에 본 발명의 제1실시예에 따른 반도체 자재 어태칭 장치에 의하여 스퍼터링 대상 반도체 자재인 BGA 방식의 반도체칩이 부착된 상태의 단면도를 도시한다.
전술한 바와 같이, 상기 반도체 자재는 볼전극이 저면에 구비된 BGA(Ball Grid Array) 방식의 반도체 자재이며, 상기 테이프(100)는 반도체 자재의 스퍼터링 공정을 위한 스퍼터링 테이프(t)가 부착된 스탠실 부재(S)이며, 상기 관통홀(110)은 상기 스퍼터링 테이프(t)와 상기 스탠실 부재(S)에 함께 형성된 반도체 자재의 볼전극면 관통을 위하여 형성된 복수 개의 홀일 수 있다.
상기 스탠실 부재와 상기 스퍼터링 테이프(t)는 도 5(a)에 도시된 바와 같이 대응되는 위치에 홀(th, sh)을 형성하여 타켓 어태칭 포지션(110)으로서의 관통홀을 형성한다. 상기 스탠실 부재와 상기 스퍼터링 테이프(t)에 형성된 홀은 대응되는 위치에 형성되어 관통홀을 형성하지만 스퍼터링 테이프(t)에 형성된 홀의 크기가 더 작게 구성되어 스퍼터링 작업 중에 테이프에 형성된 홀 틈새로 누설되어 자재의 볼면에 스퍼터링 되는 것을 막을 수 있고, 혹시라도 누설된 스퍼터링 증착제로 스탠실 부재가 오염되는 것을 막을 수 있다.
BGA(Ball Grid Array) 방식의 반도체 자재의 스퍼터링 공정시 반도체칩의 하면의 볼전극 또는 볼전극면이 스퍼터링되는 것을 방지하기 위하여 접착물질이 도포된 스퍼터링 테이프(t)에 관통홀을 형성하고 상기 관통홀 주변에 반도체칩의 저면 테두리가 부착되도록 하고 볼전극은 관통홀을 통해 하방으로 노출되도록 할 수 있다
즉, 도 5(b)에 도시된 바와 같이, 상기 반도체칩의 크기는 반도체칩 하면의 볼범프는 스퍼터링 되지 않고 반도체칩의 테두리 부분이 스퍼터링 테이프에 잘 부착될 수 있도록 스퍼터링 테이프의 관통홀의 크기보다 크게 구성되는 것이 바람직하다. 스퍼터링 부재에는 상기 테이프의 관통홀에 대응되는 위치에 테이프홀보다 약간 크게 형성된 관통홀이 복수 개 마련되어 있으며, 스퍼터링 부재의 관통홀과 테이프의 관통홀은 모두 직사각형의 개구이다. 또한, 스퍼터링 부재의 두께는 반도체칩의 범프의 두께와 대략 동일하거나 범프의 두께보다 약간 두껍게 형성된다.
한편, 본 발명에서 반도체칩이 테이프의 홀에 부착이 되면 테이프의 크기보다 큰 반도체칩에 의해 테이프의 홀을 검출할 수가 없다. 이를 위해 반도체 자재가 부착된 후에는 부착된 자재를 뒤집을 경우 스탠실의 테두리와 스퍼터링 테이프의 테두리를 모두 검출할 수 있기 때문에 스탠실과 테이프의 외곽을 각각 추출하여 이들의 공차를 검출하여 재검증이 가능하다. 또한 스탠실의 외곽으로부터 반도체 칩의 범프를 함께 검사함으로써 본딩 후의 PBI(Post Bonding Inspection) 검사도 가능해진다.
상기 비전유닛 촬상단계에서, 상기 스탠실의 관통홀의 외곽과 상기 테이프 관통홀의 외곽의 영상을 추출하여 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차를 획득하고, 획득된 공차가 최초 설정범위 이내인지 확인한다. 최초 설정범위 이내의 범위에 있을 경우에는 스탠실의 관통홀에 테이프 관통홀이 잘 맞게 형성되어 있는지를 판단할 수 있다. 만약 최초 설정범위를 벗어난 경우에는 스탠실의 관통홀에 테이프 관통홀이 불량으로 형성된 경우이거나, 비전이 잘못 촬영한 경우이므로 재검사를 수행한다. 재검사를 수행한 이후에도 스탠실의 관통홀과 테이프 관통홀의 공차가 맞지 않는 경우에는 불량으로 간주하여 상기 관통홀에는 반도체 자재를 부착하지 않는다.
또한, 상기 반도체 자재가 상기 테이프의 관통홀에 부착이 된 후에는 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차와 상기 반도체 자재의 볼전극의 위치를 비교하여 반도체 자재의 부착상태 PBI(post bonding inspection) 검사를 수행할 수 있다. PBI검사시 또는 스탠실과 테이프의 외곽을 추출하고자 할 때는 복합 조명을 사용하여 검사시 밝기를 조절함으로써 더욱 선명한 영상 획득이 가능하다.
앞서, 도 1 내지 도 5를 참고하여 본 발명의 제1실시예에 따른 반도체 자재 어태칭 장치를 설명하였으나, 이하에서는 도 6내지 도 9를 참고하여 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치를 설명한다.
본 발명의 제2실시예는 본딩될 자재의 크기가 작아 비전유닛의 화각에 여러 개의 부착영역이 들어오는 경우 각각의 본딩영역에 대한 영상을 제1실시예와 같이 1피치씩 이동하면서 영상을 획득하는데는 많은 검사시간이 소요되기 때문에 자재가 본딩될 본딩영역의 행열정보에 따라 산출된 피치 간격만큼 이동하면서 영상을 획득할 수 있는 최적의 검사방법이다.
참고로, 제1실시예에서는 반도체 자재를 테이프에 부착하기 위한 제 2어태칭장치의 어태칭 방법을 설명하였으나, 제 2실시예에서는 반도체 자재를 웨이퍼(100')에 본딩하기 위한 제1어태칭장치의 어태칭 방법을 예로들어 설명하고자 한다.
또한, 제1실시예에서 비전유닛의 화각(fov) 내에는 2행 X 2열의 어태칭 대상이 한 샷에 검출되지만, 제2실시예에서는 3행 X 3열의 어태칭 대상이 한 샷에 검출되는 경우를 나타내었다. 제1실시예와 중복되는 내용은 생략한다.
도 6에 도시된 바와 같이 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치의 비전유닛(200')의 화각(fov) 내에는 3행 X 3열로 9개의 본딩영역(110')이 촬상되며, 하나의 촬상 이미지에 9개의 본딩영역(110')이 함께 포함되어 촬상한다.
상기 본딩영역(110')에는 각각의 반도체 칩이나 반도체 자재가 부착되는 곳으로 웨이퍼(또는 기판)와 칩(자재)의 정확한 전기적 연결이 수행되기 때문에 정밀하고 정확한 본딩을 위하여 본딩영역(어태칭 포지션)의 정확한 위치 정보를 검출하는 것이 중요하다. 그러나 앞서 설명한 바와 같이 본딩영역의 정확도 판단을 위해 각각의 본딩영역을 하나씩 복수회 촬상할 경우에는 정밀도 검사에 많은 시간이 소요될 수 밖에 없고, 작업위치, 조면, 또는 기구적 오차값에 의해 타겟 본딩영역(tap)의 위치에 따라 검출된 영상에 결함이 있을 수 있으므로, 화각 내 검출 가능한 모든 본딩영역(110')을 검사하되, 샷간에 검사되는 타겟 본딩영역을 중첩시켜 검출함으로써 타겟 본딩영역에 대한 멀티샷 효과를 얻을 수 있게 되는 것이다.
도 7은 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치에서, 비전유닛의 화각 내에 웨이퍼에 형성된 본딩영역이 서로 다른 위치에 배치된 상태에서 타겟 본딩영역이 포함된 복수의 이미지를 촬상하는 과정을 도시한 것이다.
이때 비전유닛의 화각 내에 타겟 본딩영역의 위치가 변경되도록 하는 방법으로 웨이퍼가 놓여지는 웨이퍼 테이블과 비전유닛 중 적어도 하나는 X-Y 평면 상에서 이송이 가능하도록 구성된다.
웨이퍼 테이블과 비전유닛(200') 중 하나의 구성이 X-Y 평면상에서 이송 가능하게 구성될 수도 있고, 웨이퍼 테이블은 Y축(또는 X)축, 비전유닛(200')은 X축(또는 Y축) 방향으로 이송 가능하게 구성될 수도 있다. 따라서, 비전유닛과 웨이퍼 테이블은 서로 상대 이동이 가능하게 구비된다.
도 7에 도시된 제2실시예에서, 상기 비전유닛(200')은 X축 이송이 가능하고, 웨이퍼가 거치된 웨이퍼 테이블은 Y축 이송이 가능한 것으로 예를들어 설명한다.
도 7은 타겟 본딩영역이 비전유닛(200')의 화각(fov) 내에서 3행 X 3열로 총 9개가 촬상되는 경우, 비전유닛 또는 웨이퍼 테이블의 이송에 따라 타겟 본딩영역의 위치가 변화되며 촬상되는 과정을 도시하며, 도 8은 도 7에서 촬상되는 이미지들을 타겟 본딩영역을 중심으로 중첩시킨 이미지를 도시한다.
도 7(a)는 초기 조건에서 타겟 본딩영역이 우측 하부에 배치된 상태를 도시하고,
도 7(b)는 도 7(a)에 도시된 상태에서 비전유닛(200')이 X축 방향으로 우측으로 2피치 이송하여 타겟 본딩영역이 좌측 하부에 배치된 상태를 도시하며,
도 7(c)는 도 7(b)에 도시된 상태에서 웨이퍼 테이블이 Y축 방향으로 하방으로 2피치 이송하여 타겟 본딩영역이 좌측 상부에 배치된 상태를 도시하며,
도 7(d)는 도 7(c)에 도시된 상태에서 비전유닛이 X축 방향으로 좌측으로 2피치 이송하여 타겟 본딩영역이 우측 상부에 배치된 상태를 도시한다.
즉, 이를 좌표화하여 표시하면, 타겟 본딩영역은 화각 내의 좌측 하부의 포지션의 좌표를 (1,1)로 가정하는 경우 도 7(a)는 (1,3), (1,1), (3,1) 및 (3,3)의 4개의 좌표로 이동하는 효과를 얻을 수 있다.
앞서 도 1내지 도 4에 따른 제1실시예에서는 비전유닛(200)의 FOV가 2행X 2열인 경우를 도시하여 각각의 관통홀이 중첩되어 하나의 본딩영역(110')당 4번의 멀티샷 효과를 가지며, 도 6 내지 도 9에 따른 제 2실시예에서는 비전유닛(200')의 FOV가 3행X 3열인 경우이다.
비전유닛(200')의 FOV가 3행X 3열인 경우에는 2피치씩 이동하면서 촬영하여 마찬가지로 각각의 본딩영역(110')이 중첩되어 하나의 타겟 본딩영역 당 동일하게 4번의 멀티샷 효과를 갖게된다. 이때 4번이라 함은 동일한 타겟 본딩영역이 서로 다른 위치에서 검출되도록 비전센터를 기준으로 상하좌우(좌상, 우상, 좌하, 우하)에 위치한 영상을 획득하는 것을 의미한다.
비전 중심 라인에 위치한 본딩영역(110')의 경우에는 작업위치에 따른 옵셋값이 적어 정확한 위치값 획득이 가능하지만 각각 외곽에 위치한 본딩영역(110')은 위치에 따라 기구적, 광학적 옵셋값이 생길 수 있기 때문에 동일한 본딩영역(110')이 서로 다른 위치(좌상, 우상, 좌하, 우하)에 배치된 상태에서 각각의 위치에서 얻은 영상들을 중첩하여 해당 타겟 본딩영역에 대한 정확한 위치 정보를 획득할 수 있다. 또한, 타겟 본딩영역에서 각각 서로 다른 위치에서 검출된 여러장의 이미지를 획득할 수 있다. 따라서 본딩영역의 행열 정보에 따라 산출된 피치 간격만큼 이동하면서 영상을 획득하면 검사시간을 단축시켜 UPH를 향상시키면서도 각각의 본딩영역 본딩영역(110')에 대한 정밀한 위치 판단이 가능해진다.
한편, 본 발명의 제2실시예에서 피치를 산출하는 방법은 다음과 같다. 일반적으로 fov 는 정방형 원 형태로 영상을 검출하게 되며, fov 에 검출되는 자재는 자재의 형상에 따라 M행 X N열의 영상을 얻을 수 있다.
이때 M과 N은 정수이며, 짝수일 수도 있고, 홀수일 수도 있다.
M이 짝수인 경우에는 M/2 열 간격만큼 이동하면서 타겟 본딩영역의 영상을 획득할 수 있고, M이 홀수인 경우에는 (M+1)/2 열 간격만큼 이동하면서 타겟 포지션의 영상을 획득할 수 있다. 마찬가지로 N이 짝수인 경우에는 N/2 행 간격만큼 이동하면서 타겟 본딩영역의 영상을 획득할 수 있고, N이 홀수인 경우에는 (N+1)/2 행 간격만큼 이동하면서 타겟 본딩영역의 영상을 획득할 수 있다.
본 발명의 제2실시예에서는 3행X 3열인 경우로 각각 3의 홀수이므로 (3+1)/2= 2피치만큼 이동하면서 타겟 본딩영역의 영상을 획득할 수 있게 된다.
마찬가지로 4행 X 4열인 경우에는 2피치씩 이동하면서 영상을 획득하게 되고, 5행 X 5열인 경우에는 3피치씩 이동하면서 영상을 획득할 수 있게 된다.
참고로, 자재의 형상에 따라 비전의 FOV가 검출하는 M행의 수와 N열의 수는 서로 다를 수도 있다. 즉, 4행 X 3열의 영상을 검출하게 되는 경우에는 열 간격은 M이 짝수이므로 4/2=2피치씩 이동하면서 검출하고, 행 간격은 N이 홀수이므로 (3+1)/2=2피치씩 이동하면서 중첩되는 영상을 획득할 수 있다.
한편, 도 9에 도시된 바와 같이 본 발명의 제2실시예에 따른 반도체 자재 어태칭 장치에서 비전유닛의 본딩 공전 전에 본딩영역(110')을 촬상하는 간격에 따른 타겟 본딩영역을 중첩시킨 이미지이며, 비전유닛(200')이 본딩영역(110')의 행열 정보에 따라 산출된 2피치 간격으로 X축 방향으로 피치 이동하면서 촬상한 이미지를 도시한 것이다.
본 발명의 제2실시예에서 하나의 화각(fov) 에 3행 X 3열의 영상이 획득되며, M이 홀수이므로 (3+1)/2=2열 간격만큼 피치 이동하면서 영상을 획득하게 된다. X축 방향(우측)으로 이동하면서 웨이퍼의 1~3행에 대한 영상을 다 획득한 후에는 N이 홀수이므로 (3+1)/2=2행 간격만큼 테이블이 Y축 방향(하방)으로 2피치 이동한 후 이동한 후 비전 카메라를 X축 방향(좌측)으로 이동하면서 2열 간격으로 피치 이동하면서 웨이퍼의 3~5행에 대한 본딩영역의 영상을 획득하게 된다. 이러한 과정을 순차적으로 반복하면서 웨이퍼의 본딩영역의 영상을 수집하면 각각의 타겟 본딩영역에 대한 중첩된 영상을 획득할 수 있다.
참고로, 본 발명의 제1 및 제 2실시예에서는 설명의 편의를 위해 3행에 위치한 타겟 본딩영역을 기준으로 설명하였으나, 1,2행에 위치한 타겟 본딩영역을 검사하기 위해서는 1,2행에 위치한 타겟 본딩영역이 비전 센터를 기준으로 좌상, 우상, 좌하, 우하에 각각 위치한 영상을 얻을 수 있도록 본딩영역(110')이 존재하지 않는 외곽영역에서부터 촬영을 시작할 수도 있다.
본 발명에 따른 반도체 자재 어태칭 장치의 어태칭 방법은 이와 같이 미세화된 크기의 반도체 자재의 본딩영역(110')의 위치오차를 비전유닛(200')으로 판단하여 어태칭 과정에서 위치오차가 수정되도록 하여 어태칭 공정의 후속 공정, 예를 들면 반도체 자재의 본딩공정 또는 스퍼터링 공정 등에서 제품의 불량 등을 최소화할 수 있다.
즉, 본 발명의 1실시예 및 2 실시예에서는 반도체 자재가 웨이퍼나 테이프에 부착하기 전에 각각 웨이퍼의 본딩영역, 테이프의 관통홀을 검사하는 예로 설명하였으나, 각각의 본딩영역에 반도체 칩이나 자재가 부착된 후 잘부착되었는지 PBI(post bonding inspection) 등의 검사에서도 동일한 방식으로 검사함으로써 검사 신뢰도를 높일 수 있게 된다.
본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
100 : 어태칭 대상물 100': 웨이퍼
110 : 어태칭 포지션 110': 본딩영역
tap : 타겟 어태칭 포지션(타겟 본딩 포지션)
200, 200' : 비전유닛
fov : 화각
sp : 반도체칩

Claims (12)

  1. 반도체 자재가 본딩되는 복수 개의 본딩영역이 형성된 회로기판; 상기 회로기판이 재치되는 테이블; 및 상기 회로기판의 본딩영역을 촬상하는 비전유닛을 구비하는 반도체 자재 어태칭 장치의 어태칭 방법으로서,
    상기 비전유닛으로 상기 반도체 자재가 본딩될 타겟 본딩영역과 인접한 복수 개의 본딩영역을 한 샷(shot)으로 촬상하는 제1촬상단계;
    상기 타겟 본딩영역을 촬상한 후 타겟 본딩영역이 상기 비전유닛의 화각 내의 다른 위치에 들어오도록 비전유닛의 화각에 들어오는 본딩영역의 행열정보에 따라 산출된 간격으로 비전유닛 또는 테이블을 이송하는 단계;
    상기 산출된 간격으로 비전유닛 또는 테이블이 이송된 상태에서, 상기 비전유닛으로 상기 타겟 본딩영역을 촬상하는 제2촬상단계;
    상기 이송하는 단계 및 제2촬상단계를 복수회 반복하여 상기 비전유닛의 화각 내에서 상기 타겟 본딩영역이 서로 다른 위치에 있는 복수개의 영상을 획득하는 단계; 및
    상기 획득된 복수개의 타겟 본딩영역의 영상들로부터 상기 타겟 본딩영역의 위치를 판단하는 단계를 포함하는 반도체 자재 어태칭 방법.
  2. 반도체 자재의 범프가 수용되기 위한 복수의 관통홀이 형성되며, 상기 반도체 자재의 스퍼터링 공정을 위해 스탠실에 부착되는 테이프; 상기 테이프가 재치되는 테이블; 및 상기 테이프의 관통홀을 촬상하는 비전유닛을 구비하는 반도체 자재 어태칭 장치의 어태칭 방법으로서,
    상기 비전유닛으로 상기 반도체 자재의 범프가 수용될 타겟 관통홀과 인접한 복수 개의 관통홀을 한 샷(shot)으로 촬상하는 제1촬상단계;
    상기 타겟 관통홀을 촬상한 후 타겟 관통홀이 상기 비전유닛의 화각 내의 다른 위치에 들어오도록 비전유닛의 화각에 들어오는 관통홀의 행열정보에 따라 산출된 간격으로 비전유닛 또는 테이블을 이송하는 단계;
    상기 산출된 간격으로 비전유닛 또는 테이블이 이송된 상태에서, 상기 비전유닛으로 상기 타겟 관통홀을 촬상하는 제2촬상단계;
    상기 이송하는 단계 및 제2촬상단계를 복수회 반복하여 상기 비전유닛의 화각 내에서 상기 타겟 관통홀이 서로 다른 위치에 있는 복수개의 영상을 획득하는 단계; 및
    상기 획득된 복수개의 타겟 관통홀의 영상들로부터 상기 타겟 관통홀의 위치를 판단하는 단계를 포함하는 반도체 자재 어태칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1촬상단계 및 상기 제2촬상단계는 각각의 위치에서 복수회 반복하여 촬상을 수행하며,
    상기 획득된 복수개의 영상들로부터 상기 위치를 판단하는 단계는,
    각각의 위치에서 복수회 반복하여 수행된 상기 제1촬상단계 및 상기 제2촬상단계에서 얻은 복수 개의 위치값들의 평균값으로 위치를 판단하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1촬상단계 및 상기 제2촬상단계는 각각의 위치에서 복수회 반복하여 촬상을 수행하며,
    상기 획득된 복수개의 영상들로부터 상기 위치를 판단하는 단계는,
    복수회 반복하여 수행된 상기 제1촬상단계 및 상기 제2촬상단계에서 얻은 복수개의 위치값들 중에서 특정 튀는 위치값이 발견되는 경우에는 해당 데이터를 필터링하고,
    복수회 반복하여 수행된 상기 제1촬상단계 및 상기 제2촬상단계에서 얻은 복수개의 위치값들 중에서 복수의 데이터에서 모두 상이한 편차가 발생되는 경우에는 재얼라인을 수행하거나, 해당 위치값을 불량으로 간주하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  5. 제1항에 있어서,
    상기 비전유닛의 화각에 들어오는 본딩영역은 M행 X N열로 형성되고,
    상기 M, N은 정수이며,
    상기 제2촬상단계는,
    상기 M이 짝수인 경우에는 M/2열 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하고, 상기 M이 홀수인 경우에는 (M+1)/2 열 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하며,
    상기 N이 짝수인 경우에는 N/2행 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하고, 상기 N이 홀수인 경우에는 (N+1)/2 행 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  6. 제2항에 있어서,
    상기 비전유닛의 화각에 들어오는 관통홀은 M행 X N열로 형성되고,
    상기 M, N은 정수이며,
    상기 제2촬상단계는,
    상기 M이 짝수인 경우에는 M/2열 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하고, 상기 M이 홀수인 경우에는 (M+1)/2 열 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하며,
    상기 N이 짝수인 경우에는 N/2행 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하고, 상기 N이 홀수인 경우에는 (N+1)/2 행 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하는 것을 특징으로 하는 반도체 자재 어태칭 방법
  7. 제1항에 있어서,
    상기 비전유닛의 화각에 들어오는 본딩영역은 M행 X N열로 형성되고,
    상기 M, N은 정수이며,
    상기 제2촬상단계는,
    상기 비전유닛 또는 상기 테이블이 1열 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하며, 상기 비전유닛 또는 상기 테이블이 1행 간격만큼 이동하면서 상기 타겟 본딩영역을 촬상하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  8. 제2항에 있어서,
    상기 비전유닛의 화각에 들어오는 관통홀은 M행 X N열로 형성되고,
    상기 M, N은 정수이며,
    상기 제2촬상단계는,
    상기 비전유닛 또는 상기 테이블이 1열 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하며, 상기 비전유닛 또는 상기 테이블이 1행 간격만큼 이동하면서 상기 타겟 관통홀을 촬상하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  9. 제1항에 있어서,
    상기 타겟 본딩영역이 서로 다른 위치에 있는 복수 개의 영상을 획득하는 단계는 상기 비전유닛의 센터를 기준으로 상기 타겟 본딩영역이 좌측 상부, 우측 상부, 좌측 하부, 우측 하부에 위치하는 영상을 획득할 수 있도록 산출된 간격으로 비전유닛으로 촬상하여 영상을 획득하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  10. 제2항에 있어서,
    상기 타겟 관통홀이 서로 다른 위치에 있는 복수 개의 영상을 획득하는 단계는 상기 비전유닛의 센터를 기준으로 상기 타겟 관통홀이 좌측 상부, 우측 상부, 좌측 하부, 우측 하부에 위치하는 영상을 획득할 수 있도록 산출된 간격으로 상기 비전유닛 또는 테이블을 이동시키면서 비전유닛으로 촬상하여 영상을 획득하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  11. 제2항에 있어서,
    상기 스탠실은 상기 테이프에 형성된 관통홀에 대응되는 위치에 상기 테이프 관통홀보다 크게 형성된 관통홀이 복수개 구비되며,
    상기 비전유닛의 상기 제1촬상단계 또는 상기 비전유닛의 상기 제2촬상단계에서, 상기 스탠실의 관통홀의 외곽과 상기 테이프 관통홀의 외곽의 영상을 추출하여 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차를 획득하고, 획득된 공차가 최초 설정범위 이내인지 확인하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
  12. 제2항에 있어서,
    상기 스탠실은 상기 테이프에 형성된 관통홀에 대응되는 위치에 상기 테이프 관통홀보다 크게 형성된 관통홀이 복수개 구비되며,
    상기 타겟 관통홀의 위치를 판단하는 단계 이후에, 판단된 위치에 따라 상기 반도체 자재의 범프를 상기 테이프의 관통홀에 수용시키는 단계; 및
    상기 반도체 자재의 범프를 상기 테이프의 관통홀에 수용시킨 상태에서, 상기 스탠실의 관통홀과 상기 테이프 관통홀 간의 공차와 상기 관통홀에 수용된 상기 반도체 자재의 범프의 위치를 비교하여 반도체 자재의 부착 상태를 검사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 자재 어태칭 방법.
KR1020180078142A 2017-09-29 2018-07-05 반도체 자재 어태칭 방법 KR102153168B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811074331.4A CN109616427B (zh) 2017-09-29 2018-09-14 半导体材料附接方法
TW107132850A TWI784051B (zh) 2017-09-29 2018-09-18 半導體材料附接方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170127855 2017-09-29
KR1020170127855 2017-09-29

Publications (2)

Publication Number Publication Date
KR20190038280A KR20190038280A (ko) 2019-04-08
KR102153168B1 true KR102153168B1 (ko) 2020-09-07

Family

ID=66164341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180078142A KR102153168B1 (ko) 2017-09-29 2018-07-05 반도체 자재 어태칭 방법

Country Status (2)

Country Link
KR (1) KR102153168B1 (ko)
TW (1) TWI784051B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591951B1 (ko) 2003-02-06 2006-06-20 가부시키가이샤 신가와 다이본딩 방법 및 장치
JP2014206547A (ja) 2008-01-16 2014-10-30 オルボテック リミテッド 複数のカメラを使用した基板検査

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238984B1 (ko) * 1997-08-26 2000-01-15 윤종용 리드프레임의 이송장치 및 그 방법
US6156625A (en) * 1998-03-07 2000-12-05 Texas Instruments Incorporated Partial semiconductor wafer processing using wafermap display
KR20060129791A (ko) * 2005-06-13 2006-12-18 아주하이텍(주) 자동 광학 검사 시스템 및 방법
CN103426787B (zh) * 2012-05-08 2016-04-20 韩美半导体株式会社 检查半导体封装的印刷电路板的方法
TWI559423B (zh) * 2014-11-04 2016-11-21 梭特科技股份有限公司 晶粒攝影裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591951B1 (ko) 2003-02-06 2006-06-20 가부시키가이샤 신가와 다이본딩 방법 및 장치
JP2014206547A (ja) 2008-01-16 2014-10-30 オルボテック リミテッド 複数のカメラを使用した基板検査

Also Published As

Publication number Publication date
TW201916201A (zh) 2019-04-16
KR20190038280A (ko) 2019-04-08
TWI784051B (zh) 2022-11-21

Similar Documents

Publication Publication Date Title
US20060016066A1 (en) Pick and place machine with improved inspection
US6671397B1 (en) Measurement system having a camera with a lens and a separate sensor
US20120327215A1 (en) High speed optical sensor inspection system
TWI444613B (zh) 攝像檢查裝置及攝像檢查方法
TW201631678A (zh) 位置精度檢查方法、位置精度檢查裝置及位置檢查單元
US20070003126A1 (en) Method and apparatus for evaluating a component pick action in an electronics assembly machine
JP2002310929A (ja) 欠陥検査装置
TWI516759B (zh) 半導體封裝的印刷電路板之檢測方法
JPWO2020065850A1 (ja) ３次元測定装置
CN112577970A (zh) 一种检测方法、检测设备的对准方法以及检测设备
JP2008261667A (ja) 基板検査装置及び基板検査方法
KR102153168B1 (ko) 반도체 자재 어태칭 방법
KR101745883B1 (ko) 인쇄회로기판의 광학 검사 장치 및 방법
KR20220044741A (ko) 웨이퍼 외관 검사 장치 및 방법
TWI429902B (zh) 電路板的標記檢知及偏移量檢知之方法及其置件方法
JPH06140799A (ja) 部品実装方法
JP4867219B2 (ja) 検査装置及び検査装置の位置決め方法
CN109616427B (zh) 半导体材料附接方法
US8306313B2 (en) Method for placing at least one component provided with connection points on a substrate, as well as such a device
TWI449119B (zh) Circuit board placement method
JP2008541489A (ja) 電子アセンブリ機械の部品ピッキング動作を評価するための方法及び装置
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
KR101659305B1 (ko) 부품 장착 후 검사방법
JP7377655B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP2007005690A (ja) 半導体装置用検査装置およびこれを用いた半導体装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant