CN109616427B - 半导体材料附接方法 - Google Patents

半导体材料附接方法 Download PDF

Info

Publication number
CN109616427B
CN109616427B CN201811074331.4A CN201811074331A CN109616427B CN 109616427 B CN109616427 B CN 109616427B CN 201811074331 A CN201811074331 A CN 201811074331A CN 109616427 B CN109616427 B CN 109616427B
Authority
CN
China
Prior art keywords
target
semiconductor material
vision unit
photographing
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811074331.4A
Other languages
English (en)
Other versions
CN109616427A (zh
Inventor
李暻植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanmi Semiconductor Co Ltd
Original Assignee
Hanmi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180078142A external-priority patent/KR102153168B1/ko
Application filed by Hanmi Semiconductor Co Ltd filed Critical Hanmi Semiconductor Co Ltd
Publication of CN109616427A publication Critical patent/CN109616427A/zh
Application granted granted Critical
Publication of CN109616427B publication Critical patent/CN109616427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本发明涉及在附接半导体材料的过程中可快速准确地校正附接位置的位置误差的半导体材料附接装置的附接方法。本发明的特征在于，使视觉或工作台移动根据在视觉单元的视角内检测出的材料所要附接的附接区域的矩阵信息计算的间隔，并且获取各个目标附接区域处于互不相同的位置的多个影像，并从这些影像来判断目标附接区域的位置。

Description

半导体材料附接方法
技术领域
本发明涉及半导体材料附接方法。更详细地，本发明涉及通过准确地检测半导体材料的附接位置来提高检查精度的半导体材料附接装置的附接(Semiconduct or DeviceAttaching Method)方法。
背景技术
在半导体材料附接装置中经个别化的半导体材料首先必须准确地掌握附接对象的预设的附接位置，以便为了后续工序而对附接对象进行附接。
这种附接装置可以为用于将多个半导体材料粘合在基板的粘合装置，还可以是为了其他的后续工序而用于附着在带上的附着装置。并且，可以为将半导体材料附着于带上的附接装置，以便为了进行用于屏蔽电磁波的电磁兼容性(EMI)溅射而在半导体材料进行打孔的带中收容半导体材料的球面。
尤其，在用于电磁兼容性溅射的附接装置中，当在带上附着半导体材料时，需要准确地检测出带的孔的位置，并附着在正确的位置以能够在形成孔的部分容纳半导体材料的球面(凸点)，从而保护凸点免受电磁波屏蔽材料的影响。若半导体材料未附着于孔的正确位置，则通过泄漏(leak)的部分还溅射至半导体材料的凸点，因此对半导体材料的电特性产生不利影响。
因此，由于通过用于检测附接工作台或位置的视觉摄像头而导致的光学偏移值(X轴、Y轴、Z轴)，而平面上的位置误差或θ轴上的偏移等的位置误差反映在精度上，因此，为了附接工序而准确地检测附接对象上的多个附接位置是非常重要的。
为了解决这些问题，当为了一个附接位置的准确度判断而通过视觉单元在附接位置上部将各个附接位置分别拍摄多次时，只能在精度检查上消耗很多时间。
另一方面，近年来半导体工序性能得以提高，高速、高分辨率的摄像头增多，半导体材料的尺寸逐渐趋于变小，因此，进入视角(FOV，field of view)内的材料的数量增加。
因此，尽管为了提高生产率而逐一检查进入视角内的所有材料，但附接工作台和视觉摄像头的机械性误差值不得不反映在精度中。
发明内容
为了解决上述的问题，本发明以提供一种可快速且准确地检测出半导体材料的附接位置的半导体材料附接装置的附接方法。
为了解决上述问题，本发明可提供半导体材料附接方法，上述半导体材料附接方法为具有形成有多个半导体材料进行粘合的粘合区域的电路基板、用于放置上述电路基板的工作台以及用于拍摄上述电路基板的粘合区域的视觉单元的半导体材料附接装置的附接方法，上述半导体材料附接方法包括：利用上述视觉单元，以单镜头(shot)拍摄上述半导体材料所要进行粘合的目标粘合区域和相邻的多个粘合区域的第一拍摄步骤；拍摄上述目标粘合区域之后，为了使目标粘合区域进入上述视觉单元的视角内的其他位置而根据进入视觉单元的视角的粘合区域的矩阵信息来计算的间隔来移送视觉单元或工作台的步骤；在以计算的上述间隔来移送视觉单元或工作台的状态下，利用上述视觉单元来拍摄上述目标粘合区域的第二拍摄步骤；通过多次重复上述移送步骤及第二拍摄步骤，来获取上述视觉单元的视角内的上述目标粘合区域处于互不相同的位置的多个影像的步骤；以及从所获取的多个上述目标粘合区域的影像来判断上述目标粘合区域的位置的步骤。
并且，为了解决上述问题，本发明可提供半导体材料附接方法，上述半导体材料附接方法为具有形成有多个用于收容半导体材料的凸点的通孔且为了上述半导体材料的溅射工序而附着于模板的带、用于放置上述带的工作台以及用于拍摄上述带的通孔的视觉单元的半导体材料附接装置的附接方法，上述半导体材料附接方法包括：利用上述视觉单元，以单镜头(shot)拍摄所要收容上述半导体材料的凸点的目标通孔和相邻的多个通孔的第一拍摄步骤；拍摄上述目标通孔之后，为了使目标通孔进入上述视觉单元的视角内的其他位置而根据进入视觉单元的视角的通孔的矩阵信息来计算的间隔来移送视觉单元或工作台的步骤；在以计算的上述间隔来移送视觉单元或工作台的状态下，利用上述视觉单元来拍摄上述目标通孔的第二拍摄步骤；通过多次重复上述移送步骤及第二拍摄步骤，来在上述视觉单元的视角内获取上述目标通孔处于互不相同的位置的多个影像的步骤；以及从所获取的多个上述目标通孔的影像来判断上述目标通孔的位置的步骤。
在这种情况下，上述第一拍摄步骤及第二拍摄步骤在各自位置上重复拍摄多次，并可利用由重复拍摄所获取的多个位置值的平均值来判断位置。
并且，当从第一拍摄步骤的位置值及通过重复多个第二拍摄步骤来获取的多个位置值之中发现特定异常的位置值时，过滤相应的数据，第一拍摄步骤的位置值及通过重复多次第二拍摄步骤获取的多个位置值之中的多个数据中均产生不同的偏差时，可进行重新校准或将相应的位置值视为不良。
并且，进入上述视觉单元的视角的上述粘合区域可形成为M行×N列，上述M、N可以为整数，在上述第二拍摄步骤中，当上述M为偶数时，可一边移动M/2列间隔，一边拍摄上述目标粘合区域，当上述M为奇数时，可一边移动(M+1)/2列，一边拍摄上述目标粘合区域，当上述N为偶数时，可一边移动N/2行间隔，一边拍摄上述目标粘合区域，当上述N为奇数时，可一边移动(N+1)/2行间隔，一边拍摄。
并且，进入上述视觉单元的视角的上述通孔可形成为M行×N列，上述M、N可以为整数，在上述第二拍摄步骤中，当上述M为偶数时，可一边移动M/2列间隔，一边拍摄上述目标通孔，当上述M为奇数时，可一边移动(M+1)/2列，一边拍摄上述目标通孔，当上述N为奇数时，可一边移动N/2行间隔，一边拍摄上述目标通孔，当上述N为奇数时，可一边移动(N+1)/2行间隔，一边拍摄上述目标通孔。
并且，可一边随着上述视觉单元或上述工作台移动一节距间隔，一边利用上述视觉单元来拍摄上述目标粘合区域。
并且，可一边随着上述视觉单元或上述工作台移动一节距间隔，一边利用上述视觉单元来拍摄上述目标通孔。
并且，在获取上述目标粘合区域处于互不相同的位置的多个影像的步骤中，以为了可获取上述目标粘合区域以上述视觉单元的中心为基准的位于左上部、右上部、左下部及右下部的影像而计算出的间隔，可利用视觉单元进行拍摄来获取影像。
并且，在获取上述目标通孔处于互不相同的位置的多个影像的步骤中，以为了能够获取上述目标通孔以上述视觉单元的中心为基准的位于左上部、右上部、左下部及右下部的影像而计算出的间隔，一边使上述视觉单元或工作台移动，一边利用视觉单元拍摄来获取影像。
并且，上述模板在与形成于上述带的通孔相对应的位置中具有多个大于上述带的通孔的通孔，在上述视觉单元拍摄步骤中，可通过提取上述模板的通孔的***和上述带的通孔的***的影像，来获取上述模板的通孔和上述带的通孔之间的公差，并确认所获取的公差是否为初始设定范围以内。
并且，上述模板在与形成于上述带的通孔相对应的位置具有多个大于上述带的通孔的通孔，上述半导体材料的凸点收容于上述带的通孔之后，可通过对上述模板的通孔和上述带的通孔之间的公差与上述半导体材料的凸点的位置进行比较，来检查半导体材料的附着状态。
根据本发明的半导体材料附接装置的附接方法，即使半导体芯片等的半导体材料及上述半导体材料所要附接的附接位置(电路基板、带)的大小被微型化，也可准确地判断附接位置的位置误差，并可使精度提高。
并且，根据本发明的半导体材料附接方法，使视觉单元的视角内配置有多个附接位置，并使其中的目标附接位置的位置在视角内配置于互不相同的位置，通过所拍摄的多个图像来判断目标附接位置的位置误差，因此可提高位置误差的判断的准确性。
并且，根据本发明的半导体材料附接方法，随着以根据视角内所检测到的附接对象的矩阵信息来计算出的最佳节距间隔移动，并通过由各个检查中获取的重叠的影像，获取一个目标附接位置在以视觉中心为基准的左上、右下、左下及右下的各个其他位置中检测到的影像信息，因此，不仅可取得对于一个目标附接位置的多镜头效果，还可排除视觉检查时的机械性、影像性、位置性的缺陷，从而可减少缺陷影像并取得可靠的影像信息。
并且，根据本发明的半导体材料附接方法，在因半导体材料的尺寸小而在视角内检测到的附接对象(材料)增多的情况下，也以根据视角内检测到的附接对象的矩阵信息来计算出的最佳节距间隔来使视觉移动，使得视觉检查位置不同，从而可缩短视觉检查速度来提高每小时单位(UPH，nit per hour)。
并且，检查视角内可检测到的所有附接位置，并通过重叠镜头之间所检查到的目标附接位置来进行检测，从而可实现对于一个材料的多镜头效果，并且可对通过多镜头检测到的多个位置求出平均值并计算出准确的位置值，因此可确认机械性误差值并消除误差值的影响。
并且，当在所检测到的多个镜头的拍摄影像当中，在特定位置上的拍摄值不良好时，过滤使用相应的数据，或者当特定位置值重复异常时，可判断出特定位置的影像面(照度)存在问题，因此通过反映该问题而计算出准确的位置值，或者当从多个镜头的所有影像均产生不同的偏差时，对相应的位置进行重新校准或视为不良并在后续工序中排除，从而可预先防止不良现象。
并且，根据本发明的半导体材料附接装置的附接方法的其他实施例，还可进行材料的偏移检查及后粘接检查(PBI，Post Bonding Inspection)。
附图说明
图1为示出本发明的第一实施例中具有多个附接半导体材料的附接位置的附接对象的平面图。
图2为示出本发明的第一实施例中视觉单元在附接工序之前拍摄附接位置的状态。
图3为示出本发明的第一实施例中的用于放置视觉单元及附接对象的附接工作台进行相对移动，目标附接位置在配置于互不相同的位置的状态下拍摄包括目标附接位置的多个图像的过程。
图4为示出本发明的第一实施例中使由图3的视觉单元拍摄而成的多个图像中的目标附接位置重叠的图像。
图5为示出本发明的第一实施例中的附着有用于溅射工序的溅射带的模板部件的附着孔的剖视图及上述附着孔中附着有作为溅射对象的半导体材料的焊球阵列封装(BGA)方式的半导体芯片的状态的剖视图。
图6为示出根据本发明的第二实施例的半导体材料附接装置的视觉单元在附接工序之前拍摄粘合区域的状态。
图7为示出根据本发明的第二实施例的半导体材料附接装置的用于放置视觉单元及晶片的晶片工作台进行相对移送，并在目标粘合区域配置于互不相同的位置的状态下拍摄包括目标粘合区域的多个图像的过程。
图8为示出本发明的第二实施例中使由图7的视觉单元拍摄的多个图像中的目标粘合区域重叠的图像。
图9为根据本发明的第二实施例的半导体材料附接装置的视觉单元在附接工序之前一边向X轴方向以计算出的节距间隔移动一边拍摄粘合区域并使之重叠的图像。
附图标记的说明
100：附接对象 100'：晶片
110：附接位置 110'：粘合区域
tap：目标附接位置(目标粘合位置)
200、200'：视觉单元
fov：视角
sp：半导体芯片
具体实施方式
以下，参照附图，详细说明本发明的多个优选实施例。但是，本发明不限定于在此所说明的多个实施例，而是还能够以不同方式进行具体化。反而，在此所描述的多个实施例是为了使公开内容更加彻底且完整，以及为了向本发明所属技术领域的普通技术人员充分传达本发明的构思而提供。贯穿说明书全文，相同的附图标记表示相同的结构要素。
图1为示出根据本发明的第一实施例的具有附接单元的半导体材料附接装置(attaching device)通过拾取半导体材料并进行附接的具有多个附接位置110的附接对象100的平面图，图2为示出本发明的第一实施例中的视觉单元200为了在附接工序之前判断附接位置110的位置误差而拍摄的状态。
本发明的半导体材料附接方法中所使用的半导体材料附接装置，例如，将粘合对象半导体材料粘合在基板中的粘合装置、或者为了后续工序而在带上附着半导体材料的附着装置。并且，还可以是为了溅射工序而在附着有溅射带t的溅射部件S上粘合或附着作为溅射对象的半导体材料所使用的半导体材料附接装置，但不限定于此，在半导体工序上将半导体材料附接于附接对象100的情况下均可适用。
本发明的半导体材料附接方法大致可分为用于将半导体材料粘合在基板或晶片的第一附接方法和用于将半导体材料附着在带上的第二附接方法。
首先，本发明的第一附接方法中所使用的半导体材料附接装置包括：电路基板，其形成有用于粘合多个半导体材料的粘合区域；工作台，用于放置上述电路基板；以及视觉单元，其以单镜头(shot)拍摄上述半导体材料所要进行粘合的目标粘合区域和相邻的多个粘合区域，并拍摄多次，使得上述目标粘合区域经过多个镜头在其他位置中被检测出，上述半导体材料附接装置的特征在于，上述电路基板和上述视觉单元可借助相对移动来移动，上述视觉单元以节距(pitch)间隔移动并拍摄粘合区域，所述节距间隔时候根据在视角fov内所检测到的附接对象的矩阵信息而计算的。
在这里，电路基板可以为呈矩形的基板，还可以为晶片。
在本发明中，电路基板和视觉单元可借助相对运动来移动并拍摄。在此情况下，就电路基板和上述视觉单元的相对运动而言，在电路基板可以向X轴及Y轴方向移动的方式设置的状态下，视觉单元可以为固定型，反之，电路基板可以是固定型，而视觉单元以能够向X轴及Y轴方向移动的方式设置，还可使电路基板向X轴(或Y轴)方向移动，视觉单元以能够向Y轴(或X轴)方向移动的方式设置，使得电路基板和视觉单元随着向各自的单轴方向进行相对移动而进行拍摄。
这种结构可根据工作人员及设备的结构来适当变形利用。
在本发明中，通过拍摄多次来经由多个镜头在其他位置检测出目标粘合区域可以指相对于进入视觉单元的视角内的目标粘合区域(附接区域)，目标粘合区域以视觉中心为中心的分别位于左上、左下、右下及右下，即，通过视觉单元和电路基板的相对运动进行拍摄多次，使得相对于相同的目标粘合区域，目标粘合区域位于以视觉中心为中心的左上(左侧上部)、右下(右侧上部)、左下(左侧下部)、右下(右侧下部)附近，通过这些影像可准确地检测出目标粘合区域的位置。
本发明的第二附接方法中所使用的半导体材料附接装置包括：带，其形成有多个用于容纳半导体材料的凸点的通孔，且为了半导体材料的溅射工序而附着于模板；工作台，其用于放置上述带；以及视觉单元，以单镜头拍摄上述多个通孔中的所要检查的目标通孔和相邻的多个通孔，并通过拍摄多次，使得经由多个镜头在其他位置检测出上述目标通孔，上述半导体材料附接装置的特征在于，上述工作台和上述视觉单元以能够相对移动的方式设置，上述视觉单元以节距间隔来拍摄上述通孔，所述节距间隔是根据视角内所检测到的附接对象的矩阵信息来计算的。
本发明的第一附接方法及第二附接方法所使用的半导体材料附接装置，在经由多个镜头利用视觉单元拍摄多次来使得在其他位置检测出目标粘合区域或目标通孔时，还可在各个位置上可重复拍摄两次以上。当在一个位置上重复拍摄两次以上时，可排除因设备驱动或外界因素而向设备施加的振动的影响，因而可取得更具有可靠性的准确的位置值。
近年来，半导体芯片等的半导体材料的大小被微型化，在将此附接于附接对象100(电路基板或带)的情况下，也因基板的端子等的大小的微型化而要求附接工序的精度。
如上所述，为了附接工序的精度，半导体材料的半导体材料附接装置通常具有用于通过拍摄半导体材料所要附接的目标附接位置110(目标粘合区域或目标通孔)来提取包括附接位置110的图像的视觉单元200，在将半导体材料附接于附接对象100之前，半导体材料附接装置的控制部使视觉单元200或附接工作台移动预设的标准值并拍摄目标附接位置。此时，由于视觉单元或附接工作台的X轴、Y轴及Z轴的偏移(直线度(straightness)、平坦度(flatness)、滚动(rolli ng)、俯仰(pitching)、横摆(yawing))，即使移动预设的标准值，也可能按照各个工作位置在视觉单元视角内产生误差，还可因机械性的误差或外界环境的变数而有可能导致视觉上的检测错误和半导体材料的不正确粘合的问题。
因此，当检查进入视角内的半导体材料时，根据以机械性的误差值检查的位置或视角区域内的检测区域有可能产生不同的误差值，因此本发明中可通过多位置检查来确保平均误差值。
因此，如果求出按照各个位置检测出的多个偏移的平均或补偿值，可减少机械性的部分中所产生的误差的影响并可确保精度。
本发明的这种检查方法尤其在视觉检查时因无参考值(reference)或基准值(fiducial)而无法进行相对补正的情况下有用。反复求出目标附接位置的位置误差，并计算按照各个位置检测出的误差值的补偿值，并使用所求出的补偿值，从而可消除机械性的部分中所产生的误差。
在这里，所谓目标附接位置是指半导体材料需要附着的多个附接位置中半导体材料以特定顺序通过附接单元所要附着的目标附接位置，多个附接位置潜在地可以为目标附接位置。在本发明中，可将目标附接位置称为目标粘合区域或目标通孔。
最近，由于构成视觉单元200的图像器件等的像素、分辨率或镜头的视角等得以改善，半导体材料的尺寸逐渐变小的趋势，因此，进入视角内的材料的数量增加，从而正在持续开发利用视觉精确检测广域的方法。
以往，在为了判断用于附接半导体材料的附接位置的位置误差而利用视觉单元200来拍摄目标附接位置时，因拍摄结果的品质的偏差等而使用了通过在一个视角fov内一个目标附接位置配置于中心部的状态下拍摄多次来判断目标附接位置的位置误差的方法，但在拍摄过程中光的方向或影子等的因素不易改变，因此，有可能发生即使多次拍摄相同的目标附接位置也无法取得用于准确地判断位置误差的图像的情况。并且，随着分别拍摄多次各个目标附接位置，在多次检查很多目标附接位置的方面上消耗相当多的时间。
然而，本发明的半导体材料附接装置将所有进入视觉单元的视角fov内的半导体材料进行检查，并且可利用移动每一个节距的状态下所重叠的检查的多镜头来进一步提高准确性和可靠性。即，本发明以单镜头拍摄所要检查的目标附接位置和相邻的多个附接位置，并且随着移动每一节距来拍摄多次，使得可经由多个镜头在其他位置(使目标附接位置位于以视觉中心为中心的左侧上部、右侧上部、左侧下部及右侧下部)上检测出目标附接位置，从而在拍摄时照面及工作位置改变，可排除相同的检测错误，从而并可实现具有可靠性的检查。
因此，为了准确地判断目标附接位置110的位置误差，本发明的半导体材料附接装置可包括视觉单元200，所述视觉单元以单镜头拍摄在上述附接对象100中的所要检查的目标附接位置和相邻的多个目标附接位置，并拍摄多次，使得经由多个镜头在其他位置检测目标附接位置，上述视觉单元移动相当于根据在视角中所检测到的附接对象的矩阵信息计算的节距的距离并进行拍摄，使得经过多个镜头在其他位置检测出上述目标附接位置，因此可获取在镜头之间所检查到的附接位置的重叠图像，由此可在目标附接位置之间计算出准确的位置值。
在下文中，作为根据本发明的第一实施例的半导体材料附接装置，参照图1至图5说明。在第一实施例中以用于将半导体材料附着于带中的第二附接装置作为一例进行说明。
前述的附接对象可以为电路基板或晶片，还可以为附着有带的环形框架，也可以为附着有用于半导体材料的溅射工序的溅射带的溅射部件或模板部件，但在图1中可命名为带100。在带中，多个通孔110能够以多个列和行的方式配置形成。在这里，带为用于半导体材料的溅射工序的溅射带，并附着于用于支持带的溅射部件或模板，并能够以放置于带工作台的状态来进行供给。
如图所示，根据本发明的第一实施例的半导体材料附接装置的视觉单元200的视角fov内中拍摄有4个通孔110，在一个拍摄图像中包括4个通孔110一同拍摄。
在上述通孔中，容纳有半导体材料的球面(凸点)的状态下，半导体材料的边框部分附着于带。通过视觉单元拍摄的通孔110可在如图2所示的视觉单元200的视角内配置有4个，并且随着利用用于放置带的工作台的移动或视觉单元200中的一种进行移送的方法来移动每一个节距并拍摄带通孔，在各个镜头之间重叠通孔来进行检查，从而意味着能够以经过多个镜头来在其他位置中检测到一个通孔的方式拍摄。
即，因异物的存在、干涉、光的方向或影子等的因素和在装置中所产生的振动等原因而使目标通孔的图像不准确时，以在图2中所示的视角内变换目标通孔的位置的方式移送之后，将其拍摄来准确地判断目标通孔的位置误差信息。
例如，通过多个图像来求出目标通孔的位置误差的平均而确定位置误差，或将具有特别大的误差值的图像视为在拍摄过程中产生错误并将此排除或过滤，仅将优良的数据作为位置误差的判断资料。
在本发明的第一实施例中，视觉单元的视角能够以2行×2列单镜头检测4个通孔的图像，因此，获取了每移动每一节距所重叠的影像，但根据一次性地进入视觉单元的视角的通孔的矩阵信息，拍摄间隔可不同。
图3为示出根据本发明的第一实施例的半导体材料附接装置的视觉单元200及放置带100的工作台移送，在形成于带的目标通孔tap配置于互不相同的位置的状态下，拍摄包括目标通孔tap的多个图像的过程。
作为视觉单元200的视角fov内的目标通孔tap的位置变更的方法，上述工作台及上述视觉单元200中至少一种能够在X-Y平面上移送即可。
上述工作台及上述视觉单元200中的一个机构能够以在X-Y平面上移送的方式构成，但也可以是上述视觉单元200向X轴(或Y轴)方向移送，上述工作台向Y轴(或X轴)方向移送，使得视觉单元与工作台能够以互相相对移动。
在图3中所示的实施例中，以上述视觉单元200可进行X轴移送，放置有上述带100的附接工作台可进行Y轴方向移送的情况举例说明。
图3为示出在上述目标通孔tap在视觉单元200的视角fov内被拍摄为2行2列共4个的情况下，随着视觉单元200或工作台的移送，目标通孔tap的位置改变并进行拍摄的过程，图4为示出将图3中所拍摄的多个图像以上述目标通孔110为中心进行重叠的图像。
图3的(a)为示出在初始条件下目标通孔tap配置于右侧下部的状态，图3的(b)为示出图3的(a)中所示的状态下视觉单元200向X轴方向右侧进行移送且上述目标通孔tap向左侧下部改位的状态，图3的(c)为在图3的(b)中所示的状态下附接工作台向Y轴方向下方进行移送且上述目标通孔tap向左侧上部改位的状态，图3的(d)为示出在图3的(c)中所示的状态下视觉单元200向X轴方向左侧进行移送且上述目标通孔tap向右侧上部改位的状态。
即，当将此以坐标来表示时，可取得的效果是，在将视角内的左侧下部的位置坐标假设为(1，1)时，上述目标附接通孔tap在图3(a)、图3(b)、图3(c)及图3(d)的坐标向(1，2)、(1，1)、(2，1)及(2，2)的4个坐标移动。
参照作为本发明的第一实施例的图2至图4，当视觉单元的视角为2行×2列的情况下，每移动1节距都进行拍摄，通过各个通孔重叠可具有每一个目标通孔4次的多镜头效果。若因所要附接的材料的尺寸更小而视觉单元的视角为3行×3列的情况下，随着每移动1节距来进行拍摄时通过各个通孔重叠可具有每一个目标通孔9次的多镜头效果。
如上所述，本发明中使一个目标通孔tap在一个视角内配置于互不相同的位置，优选地，配置于以视觉中心为基准的上下左右的4处位置(左上、右下、左下及右下)，因此当通过获取多张图像并以此为基准来判断目标通孔的位置误差时，可提高该位置误差的判断的准确性。
即，当目标通孔110配置于视角内部的相同位置的状态下拍摄多张图像时，同样受到异物、光量、光的方向或影子等的影响的可能性较大，但当在视觉单元200的视角内多个通孔110一同进行拍摄时，如图3所示，可在视觉单元200的视角内变更目标通孔tap的位置，并通过包括目标附接位置tap的多种图像可判断目标通孔的更准确的位置。
如图4所示，在总4个拍摄图像中，上述目标通孔tap的相对位置互不相同，但通过拍摄配置于互不相同的位置的目标通孔110的位置来比较分析各个图像中所反映的误差，并且可在附接半导体材料的过程中修改位置误差并进行附接。
因此，在上述的例中，上述视觉单元200可用一个图像拍摄2行×2列的通孔110，上述视觉单元获取目标通孔110配置于2行×2列的各个4个位置的状态的4个图像，并与设定的标准值比较它们的位置，从而可获取4个位置误差值。它们的位置误差值中的一部分拍摄值中，尤其是在特定位置取得的数值脱离误差范围或发生错误时，视为因相应位置拍摄时设备的驱动或检测面不均匀或颗粒等的外界因素而产生的误差，相应的位置数值经过滤使用即可。若4个位置误差值均产生偏差时，重新进行检查或者视为相应的位置中产生问题，并在相应的位置中省略后续半导体材料附着，从而可使材料浪费及不良最小化。
总而言之，根据本发明的第一实施例的半导体材料的附接方法，包括：所要附接半导体材料的目标通孔(粘合区域)及与上述目标通孔(粘合区域)相邻的附接目标通孔(粘合区域)以配置于视觉单元的视角内的状态利用视觉单元进行拍摄的视觉单元拍摄步骤；将目标通孔(粘合区域)向上述视觉单元的视角内的其他位置进行移送的目标移送步骤；通过上述视觉单元拍摄步骤中所拍摄的图像，来判断上述目标通孔(粘合区域)的位置误差的位置误差判断步骤；根据上述位置误差判断步骤的判断结果来将半导体材料进行附接的半导体材料附接步骤，上述视觉单元拍摄步骤及上述目标移送步骤重复执行多次，上述位置误差判断步骤利用对基于上述视觉单元拍摄步骤中所拍摄的多个图像求出的多个影像的位置值求出平均来判断目标通孔(粘合区域)的位置的方法，从而壳提高位置判断的准确性，并可准确地附接半导体材料。
此时，计算出由重复多次视觉单元拍摄步骤而取得的多个位置值的平均，并可设定为位置值，通过各个位置值来价算出位置误差值，并且由此还可求出位置补偿值。
另一方面，当在由重复多次视觉单元拍摄步骤而取得的多个位置值中发现特定异常的位置值时，可过滤相应的数值，并在特定位置值反复异常的情况下，可知特定位置的影像面(照度)存在问题，因此通过反映此来计算出准确的位置值，在多个数值中均产生偏差时，可重新检查或将相应的位置值视为不良。
图5为示出根据本发明的第一实施例的附着有用于溅射工序的溅射带t的模板部件S的附着孔的剖视图及通过根据本发明的第一实施例的半导体材料附接装置来上述附着孔附着有作为溅射对象的半导体材料的焊球阵列封装方式的半导体芯片的状态的剖视图。
如上所述，上述半导体材料为在底面具有球电极的焊球阵列封装(BGA，Ball GridArray)方式的半导体材料，上述带100为附着有用于半导体材料的溅射工序的溅射带t的模板部件S，上述通孔110可以为为了一同在上述溅射带t和上述模板部件S形成的半导体材料的球电极面贯通所形成的多个孔。
上述模板部件和上述溅射带t为图5的(a)部分中所示的对应的位置中形成孔th、孔sh，并形成作为目标附接位置110的通孔。形成于上述模板部件和上述溅射带t的孔形成于相应的位置中，并形成通孔，但通过使形成于溅射带t的孔的尺寸更小来防止从溅射工作中形成于带的孔的缝隙泄漏并溅射在材料的球面，并防止有可能因泄漏的溅射沉积剂而污染模板部件。
焊球阵列封装(BGA，Ball Grid Array)方式的半导体材料的溅射工序时，为了防止半导体芯片的下部面的球电极或球电极面被溅射，涂敷有粘结物质的溅射带t中形成通孔，并使得在上述通孔的周边附着导体芯片的底面边框，并且可使球电极通过通孔向下方露出。
即，如图5的(b)部分所示，优选地，上述半导体芯片的尺寸大于溅射带的通孔的尺寸，以便半导体芯片下部面的球形凸点不被溅射，并且半导体芯片的边框部分易于附着于溅射带中。在溅射部件中在相应于上述带的通孔的位置上设有多个稍微大于带孔的通孔，溅射部件的通孔和带的通孔均为矩形开口。并且，溅射部件的厚度与半导体芯片的凸点的厚度大致相同或稍微厚于凸点的厚度。
另一方面，在本发明中，当半导体芯片附着于带的孔中时，因半导体芯片的尺寸大于带的尺寸而无法检测带的孔。为此，当半导体材料附着之后，当掀翻所附着的材料时，模板的边框和溅射带的边框均可检测出，因此通过分别提取模板和带的***，来检测它们的公差并可进行重新检验。并且，从模板的***一同检查半导体芯片的凸点，从而还可实现粘合后的焊后自动检查(PBI，Post Bonding Inspection)。
在上述视觉单元拍摄步骤中，通过提取上述模板的通孔的***和上述带通孔的***的影像来取得上述模板的通孔和上述带的通孔之间的公差，并确认所获取的公差是否为初始设定范围以内。当处于初始设定范围以内的范围时，可判断带通孔是否在模板的通孔中合适。当脱离初始设定范围时，模板的通孔中的带通孔为不良或为视觉拍摄错误的情况，因此重新检查。在进行重新检查之后，模板的通孔和带通孔的公差不合适时，视为不良，并在上述通孔中不附着半导体材料。
并且，在上述半导体材料附着在上述带的通孔之后，可通过比较上述模板的通孔和上述带的通孔之间的公差与上述半导体材料的球电极的位置，来进行半导体材料的附着状态焊后自动检查(PBI，post bonding inspection)。在进行焊后自动检查时或预提取模板与带的***时，使用复合照明来调节检查时的亮度，从而可取得更加鲜明的影像。
在上文中，参照图1至图5来说明的根据本发明的第一实施例的半导体材料附接装置，但在下文中参照图6至图9来说明根据本发明的第二实施例的半导体材料附接装置。
本发明的第二实施例为所要粘合的材料的尺寸小，因此多个附着区域进入视觉单元的视角时，如第一实施例中所述，对各个粘合区域的影像随着移动每一节距并取得影像，这需要很多检查时间，因此可随着以根据材料进行粘合的粘合区域的矩阵信息计算的节距间隔移动并取得影像的最佳检查方法。
作为参考，在第一实施例中说明了用于在带中附着半导体材料的第二附接装置的附接方法，但在第二实施例中，预举例说明用于将半导体材料粘合在晶片100’中的第一附接装置的附接方法。
并且，在第一实施例中，视觉单元的视角fov内中以单镜头检测出2行×2列的附接对象，但在第二实施例中，示出了以单镜头检测出3行×3列的附接对象的情况。省略与第一实施例重复的内容。
如图6所示，根据本发明的第二实施例的半导体材料附接装置的视觉单元200’的视角fov内以3行×3列拍摄9个粘合区域110’，一个拍摄图像中包括9个粘合区域110’一同拍摄。
在上述粘合区域110’中，晶片(或基板)和芯片(材料)向各个半导体芯片或半导体材料附着的位置进行准确的电连接，因此，为了精细且准确地粘合，检测粘合区域(附接位置)的准确的位置信息尤为重要。但是，如上文中所述，当为了粘合区域的准确度判断而将各个粘合区域一个一个拍摄多次时，精度检查只能消耗很多时间，并且通过工作位置、照面或机械性误差值来根据目标粘合区域tap的位置所检测出的影像存在缺陷，因此检查视角内可检测的所有粘合区域110’，并且在镜头之间重叠所检查的目标粘合区域来进行检测，从而可取得对于目标粘合区域的多镜头效果。
图7为示出根据本发明的第二实施例的半导体材料附接装置中的在视觉单元的视角内的形成于晶片上的粘合区域配置于互不相同的位置的状态下拍摄包括目标粘合区域的多个图像的过程。
此时，利用在视觉单元的视角内变更目标粘合区域的位置的方法，放置晶片的晶片工作台和视觉单元中至少一个在X-Y平面上移送。
晶片工作台和视觉单元200’之中的一个结构可在X-Y平面上以可移送的方式构成，还能够以晶片工作台向Y轴(或X轴)、视觉单元200’向X轴(或Y轴)方向移送的方式构成。因此，视觉单元和晶片工作台可互相相对移动。
在图7中所示的第二实施例中举例说明上述视觉单元200’可向X轴移送且放置晶片的晶片工作台可向Y轴移送的情况。
图7为示出在目标粘合区域在视觉单元200’的视角fov内以3行×3列拍摄总9个时，随着视觉单元或晶片工作台的移送，目标粘合区域的位置变更并进行拍摄的过程，图8为示出将图7中所拍摄的多个图像以目标粘合区域为中心重叠的图像。
图7(a)为示出初始条件下目标粘合区域配置于右下部的状态，
图7(b)为示出在图7(a)中所示的状态下视觉单元200’向X轴方向右侧移送2节距且目标粘合区域配置于左下部的状态，
图7(c)为示出在图7(b)中所示的状态下晶片工作台向Y轴方向的下方移送2节距且目标粘合区域配置于左上部的状态，
图7(d)为示出在图7(c)中所示的状态下视觉单元向X轴方向左侧移送2节距且目标粘合区域配置于右上部的状态。
即，当对此表示为坐标时，可取得如下的效果：在目标粘合区域将视角内的左下部的位置的坐标假定位(1，1)的情况下，图7(a)向(1，3)、(1，1)、(3，1)及(3，3)的4个坐标移动。
在上文中，在根据图1至图4的第一实施例中，示出视觉单元200的视角为2行×2列的情况，因此各个通孔重叠并每个粘合区域110’具有4次多镜头效果，根据图6至图9的第二实施例为视觉单元200’的视角为3行×3列的情况。
在3行×3列的情况下，随着视觉单元200’的视角移动每2节距并拍摄，相同地，各个粘合区域110’重叠并每一个目标粘合区域相同地具有4次多镜头效果。此时，所谓4次是指为了在互不相同的位置检测出相同的目标粘合区域，获取以视觉中心为基准的位于上下左右(左上、右下、左下及右下)的影像。
在位于视觉中心线上的粘合区域110’的情况下，根据工作位置的偏移值小，因此可取得准确的位置值，但位于各个***的粘合区域110’根据位置可产生机械性、光学性偏移值，因此相同的粘合区域110’配置于互不相同的位置(左上、右下、左下及右下)的状态下从各个位置所获取的多个影像进行重叠来取得对于相应的目标粘合区域的准确的位置信息。并且，在目标粘合区域中可取得分别在互不相同的位置检测出的多张图像。因此，随着以根据粘合区域的矩阵信息计算的节距间隔进行移动并取得影像，可缩短检查时间，并提高每小时件数(UPH)又可实现各个粘合区域对粘合区域110’的精细的位置判断。
另一方面，本发明的第二实施例中计算节距的方法如下。通常，fov以呈正方形圆的形态检测出影像，在fov检测出的材料可根据材料的形状来取得M行×N列的影像。
此时，M和N可以为整数，也可以为偶数，也可以为奇数。
当M为偶数时，可随着移动M/2列间隔来取得目标粘合区域的影像，当M为奇数时，可随着移动(M+1)/2列间隔来取得目标位置的影像。与此相同地，当N为偶数时，可随着移动N/2行间隔来取得目标粘合区域的影像，当N为奇数时，可随着移动(N+1)/2行间隔来取得目标粘合区域的影像。
在本发明的第二实施例中，以3行×3列的情况，分别为3的奇数，因此可随着移动(3+1)/2＝2节距来取得目标粘合区域的影像。
与此相同地，在4行×4列的情况下，可随着移动每2节距来取得影像，在5行×5列的情况下，可随着移动每3节距来取得影像。
作为参考，根据材料的形态，视觉的视角所检测的M行的数和N列的数可互不相同。即，在检测4行×3列的影像的情况下，列间隔因M为偶数而随着移动每4/2＝2节距来进行检测，行间隔因N为奇数而随着移动每(3+1)/2＝2节距来可取得重叠的影像。
另一方面，如图9中所示，根据本发明的第二实施例的半导体材料附接装置中，在视觉单元的粘合空转之前，使根据拍摄粘合区域110’的间隔的目标粘合区域重叠的图像，视觉单元200’以根据粘合区域110’的矩阵信息计算的2节距间隔向X轴方向进行节距移动所拍摄的图像。
在本发明的第二实施例中，一个视角fov中取得3行×3列的影像，因M为奇数，因此随着以(3+1)/2＝2列间隔进行节距移动来取得影像。在向X轴方向(右侧)移动并取得相对于晶片的1～3行的所有影像之后，因N为奇数，因此以(3+1)/2＝2行间隔，工作台向Y轴方向(下方)移动2节距之后，将视觉摄像头向X轴方向(左侧)移动，并以2列间隔进行节距移动，来取得相对于晶片的3～5行的粘合区域的影像。依次重复这种过程，当收集晶片的粘合区域的影像时，可取得对于各个目标粘合区域的重叠的影像。
作为参考，在本发明的第一及第二实施例中，为了便于说明，以位于3行的目标粘合区域为基准进行了说明，但为了检查位于1，2行的目标粘合区域，还可从不存在粘合区域110’的***区域开始拍摄，以便可取得位于1、2行的目标粘合区域以视觉中心为基准的位于左上、右下、左下及右下的影像。
本发明的半导体材料附接装置的附接方法利用视觉单元200’来判断这种微型化的尺寸的半导体材料的粘合区域110’的位置误差，并使得在附接过程中位置误差得以修改，从而附接工序的后续工序，例如，半导体材料的粘合工序或溅射工序等工序中使产品的缺陷等最小化。
即，在本发明的1实施例及2实施例中，以半导体材料附着于晶片或带之前检查各个晶片的粘合区域、带的通孔作为一例进行了说明，但半导体芯片或材料附着于各个粘合区域之后，是否附着良好在焊后自动检查(PBI，post bonding inspection)等的检查中也用相同的方法进行检查，从而可提高检查可靠性。
在本说明书中，参照了本发明的优选实施例来进行了说明，但本发明所属技术领域的普通技术人员在不脱离以下所叙述的发明要求保护范围中所记载的本发明的思想及区域的范围内，可对本发明进行多种修改及变更。因此，只要所变形的实施基本上包括本发明的发明要求保护范围的结构要素，均应视为包含在本发明的技术范畴中。

Claims (12)

1.一种半导体材料附接方法，所述附接方法为具有形成有多个半导体材料进行粘合的粘合区域的电路基板、用于放置上述电路基板的工作台以及用于拍摄上述电路基板的粘合区域的视觉单元的半导体材料附接装置的附接方法，其特征在于，包括：
利用上述视觉单元，以单镜头拍摄上述半导体材料所要进行粘合的目标粘合区域和相邻的多个粘合区域的第一拍摄步骤；
拍摄上述目标粘合区域之后，为了使目标粘合区域进入上述视觉单元的视角内的其他位置而根据进入视觉单元的视角的粘合区域的矩阵信息来计算的间隔来移送视觉单元或工作台的步骤；
在以计算的上述间隔来移送视觉单元或工作台的状态下，利用上述视觉单元来拍摄上述目标粘合区域的第二拍摄步骤；
通过多次重复上述移送步骤及第二拍摄步骤，来获取在上述视觉单元的视角内的上述目标粘合区域处于互不相同的位置的多个影像的步骤；以及
从所获取的多个上述目标粘合区域的影像来判断上述目标粘合区域的位置的步骤。
2.一种半导体材料附接方法，其具有形成有多个用于收容半导体材料的凸点的通孔且为了上述半导体材料的溅射工序而附着于模板的带、用于放置上述带的工作台以及用于拍摄上述带的通孔的视觉单元的半导体材料附接装置的附接方法，其特征在于，包括：
利用上述视觉单元，以单镜头拍摄所要收容上述半导体材料的凸点的目标通孔和相邻的多个通孔的第一拍摄步骤；
拍摄上述目标通孔之后，为了使目标通孔进入上述视觉单元的视角内的其他位置，根据进入视觉单元的视角的通孔的矩阵信息来计算的间隔来移送视觉单元或工作台的步骤；
在以计算的上述间隔来移送视觉单元或工作台的状态下，利用上述视觉单元来拍摄上述目标通孔的第二拍摄步骤；
通过多次重复上述移送步骤及第二拍摄步骤，来在上述视觉单元的视角内获取上述目标通孔处于互不相同的位置的多个影像的步骤；以及
从所获取的多个上述目标通孔的影像来判断上述目标通孔的位置的步骤。
3.根据权利要求1或2所述的半导体材料附接方法，其特征在于，上述第一拍摄步骤及第二拍摄步骤在各自位置上重复拍摄多次而执行拍摄，
所述从所获取的多个影像来判断上述位置的步骤，是利用所述第一拍摄步骤及所述第二拍摄步骤重复拍摄多次所获取的多个位置值的平均值来判断位置。
4.根据权利要求1或2所述的半导体材料附接方法，其特征在于，
当从上述第一拍摄步骤的位置值及通过重复多次第二拍摄步骤获取的多个位置值之中发现特定异常的位置值时，过滤相应的数据，
当从上述第一拍摄步骤的位置值及通过重复多次第二拍摄步骤获取的多个位置值之中的多个数据中均产生不同的偏差时，进行重新校准或将相应的位置值视为不良。
5.根据权利要求1所述的半导体材料附接方法，其特征在于，
进入上述视觉单元的视角的粘合区域形成为M行×N列，
上述M、N为整数，
在上述第二拍摄步骤中，
当上述M为偶数时，一边移动M/2列间隔，一边拍摄上述目标粘合区域，当上述M为奇数时，一边移动(M+1)/2列间隔，一边拍摄上述目标粘合区域，
当上述N为偶数时，一边移动N/2行间隔，一边拍摄上述目标粘合区域，当上述N为奇数时，一边移动(N+1)/2行间隔，一边拍摄上述目标粘合区域。
6.根据权利要求2所述的半导体材料附接方法，其特征在于，
进入上述视觉单元的视角的通孔形成为M行×N列，
上述M、N为整数，
在上述第二拍摄步骤中，
当上述M为偶数时，一边移动M/2列间隔，一边拍摄上述目标通孔，当上述M为奇数时，一边移动(M+1)/2列间隔，一边拍摄上述目标通孔，
当上述N为偶数时，一边移动N/2行间隔，一边拍摄上述目标通孔，当上述N为奇数时，一边移动(N+1)/2行，一边拍摄上述目标通孔。
7.根据权利要求1所述的半导体材料附接方法，其特征在于，
一边随着上述视觉单元或上述工作台移动一节距间隔，一边利用上述视觉单元来拍摄上述目标粘合区域。
8.根据权利要求2所述的半导体材料附接方法，其特征在于，
一边随着上述视觉单元或上述工作台移动一节距间隔，一边利用上述视觉单元来拍摄上述目标通孔。
9.根据权利要求1所述的半导体材料附接方法，其特征在于，在获取上述目标粘合区域处于互不相同的位置的多个影像的步骤中，以为了能够获取上述目标粘合区域以上述视觉单元的中心为基准的位于左上部、右上部、左下部及右下部的影像而计算出的间隔，利用视觉单元进行拍摄来获取影像。
10.根据权利要求2所述的半导体材料附接方法，其特征在于，在获取上述目标通孔处于互不相同的位置的多个影像的步骤中，以为了能够获取上述目标通孔以上述视觉单元的中心为基准的位于左上部、右上部、左下部及右下部的影像而计算出的间隔，一边使上述视觉单元或工作台移动，一边利用视觉单元进行拍摄来获取影像。
11.根据权利要求2所述的半导体材料附接方法，其特征在于，
上述模板在与形成于上述带的通孔相对应的位置中具有多个大于上述带的通孔的通孔，
在上述第一拍摄步骤或所述第二拍摄步骤中，通过提取上述模板的通孔的***和上述带的通孔的***的影像，来获取上述模板的通孔和上述带的通孔之间的公差，并确认所获取的公差是否为初始设定范围以内。
12.根据权利要求2所述的半导体材料附接方法，其特征在于，
上述模板在与形成于上述带的通孔相对应的位置中具有多个大于上述带的通孔的通孔，
上述半导体材料的凸点收容于上述带的通孔之后，通过对上述模板的通孔和上述带的通孔之间的公差与上述半导体材料的凸点的位置进行比较，来检查半导体材料的附着状态。
CN201811074331.4A 2017-09-29 2018-09-14 半导体材料附接方法 Active CN109616427B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20170127855 2017-09-29
KR10-2017-0127855 2017-09-29
KR10-2018-0078142 2018-07-05
KR1020180078142A KR102153168B1 (ko) 2017-09-29 2018-07-05 반도체 자재 어태칭 방법

Publications (2)

Publication Number Publication Date
CN109616427A CN109616427A (zh) 2019-04-12
CN109616427B true CN109616427B (zh) 2023-12-29

Family

ID=66001798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811074331.4A Active CN109616427B (zh) 2017-09-29 2018-09-14 半导体材料附接方法

Country Status (1)

Country Link
CN (1) CN109616427B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936203A (ja) * 1995-07-20 1997-02-07 Canon Inc 移動体装置及びその制御方法
JPH11220006A (ja) * 1998-01-29 1999-08-10 Techno Horon:Kk 対象物のアライメント方法
CN1812070A (zh) * 2004-12-20 2006-08-02 松下电器产业株式会社 探测卡及其制造方法以及对准方法
JP2010096513A (ja) * 2008-10-14 2010-04-30 Toshiba Corp 半導体チップの外観検査方法
JP2011061069A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936203A (ja) * 1995-07-20 1997-02-07 Canon Inc 移動体装置及びその制御方法
JPH11220006A (ja) * 1998-01-29 1999-08-10 Techno Horon:Kk 対象物のアライメント方法
CN1812070A (zh) * 2004-12-20 2006-08-02 松下电器产业株式会社 探测卡及其制造方法以及对准方法
JP2010096513A (ja) * 2008-10-14 2010-04-30 Toshiba Corp 半導体チップの外観検査方法
JP2011061069A (ja) * 2009-09-11 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN109616427A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
US10107853B2 (en) Apparatus and method for inspecting PCB-mounted integrated circuits
WO2011007651A1 (ja) 基板検査装置
US6671397B1 (en) Measurement system having a camera with a lens and a separate sensor
CN111742399B (zh) 接触精度保证方法、接触精度保证机构和检查装置
TW201631678A (zh) 位置精度檢查方法、位置精度檢查裝置及位置檢查單元
US20060016066A1 (en) Pick and place machine with improved inspection
KR100894051B1 (ko) 전자 소자 검사, 회전장치 및 방법
KR20120065964A (ko) 부품 실장 시스템 및 부품 실장 시스템에 있어서의 실장 상태 검사 방법
JP2014503824A (ja) 視覚検査装置
TWI516759B (zh) 半導體封裝的印刷電路板之檢測方法
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
CN109616427B (zh) 半导体材料附接方法
KR102354344B1 (ko) 반도체 소자 접착 기기
JP5060821B2 (ja) 基板検査装置及び基板検査方法
TWI784051B (zh) 半導體材料附接方法
JP2007027302A (ja) 検査装置及び検査装置の位置決め方法
KR20170012911A (ko) Aoi 연동형 틸팅 기판 검사장치
KR20220097138A (ko) 반도체 패키지 절단 및 분류 장치
TW201743389A (zh) 用於重組晶圓之測試系統及其方法
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
WO2006125102A1 (en) Method and apparatus for evaluating a component pick action in an electronics assembly machine
KR102430827B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI449119B (zh) Circuit board placement method
JP2010033593A (ja) 半導体集積回路装置の製造方法
WO2023157061A1 (ja) 検査装置、実装装置、検査方法、及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant