CN103426787B - 检查半导体封装的印刷电路板的方法 - Google Patents

Abstract

公开一种检查半导体封装的印刷电路板的方法，可提高拍摄印刷电路板（PCB）安装区域的图案时的精度、可充分确保总的检查时间而不降低每小时产量（UPH）、并可快速检查PCB的安装区域的缺陷。该方法通过接合装置执行，接合装置包括：晶片供给单元；接合台；将多个芯片传送到接合台的接合提取器；及第一可视***，拍摄PCB的允许上面分别安装芯片的安装区域，该方法包括：制备具有在上面将要分别安装多个芯片的多个安装区域的PCB；通过使用第一可视***对设置于接合台上的PCB的各个安装区域执行多次图像拍摄，以获得PCB的各个安装区域的多个位置值；和根据多个位置值，确定PCB的各个安装区域的最终位置值。

Description

检查半导体封装的印刷电路板的方法

本申请要求2012年5月8日提交的韩国专利申请No.10-2012-0048631和2012年6月13日提交的韩国专利申请No.10-2012-0063195的优先权，在此援引上述专利申请作为参考，如同在这里完全阐述一样。

技术领域

本发明涉及一种检查半导体封装的印刷电路板（PCB）的方法，尤其涉及一种可提高拍摄PCB安装区域的图案时的精度、充分确保总检查时间而不降低每小时产量（UPH）、并快速检查PCB安装区域的缺陷的检查半导体封装的PCB的方法。

背景技术

一般来说，需要以高精度执行将半导体芯片贴合到PCB的工艺，PCB具有其中固定半导体芯片的多个安装区域。

此外，半导体芯片和PCB的安装区域需要以高精度进行电连接。为了降低缺陷率，半导体芯片需要安装在安装区域的精确位置（图案）处。

安装半导体芯片的工艺可称为接合工艺。根据需要精度的接合工艺的特性（specificity），在完成对PCB的整***置和其中固定半导体芯片的PCB区域（安装区域）的位置的检查之后，半导体芯片安装在基板上。

对此，可使用可视***（vision）获取PCB的位置信息和PCB上形成的半导体芯片固定部（安装区域）的位置信息。可使用PCB上形成的多个参考坐标（例如基准标记）识别PCB的位置。此外，可通过拍摄相应安装区域的图案获取PCB上形成的安装区域的位置信息（或位置值）。

安装工艺需要非常高的精度，因而需要精确地识别所有半导体芯片固定部的位置信息。因而，需要非常精确地检查安装区域的图案。

同时，倒装芯片接合装置可包括多个接合头，每个接合头都可被传送到倒装芯片接合装置的预定位置，提取或安装半导体芯片。

对此，通过安装成在X轴和Y轴方向上交叉的台架型传送装置，接合头可被传送到X-Y平面上的预定位置。

接合头在传送过程中可以以高速加速。当重复执行高速传送工艺时，在组成每条传送线的组件中会产生热量，特定组件会由于热量而热膨胀，导致传送位置的精度降低。

此外，在拍摄过程中，接合头的传送对可视***具有影响（例如振动），因为这种振动施加给可视***，所以拍摄过程中可视***的精度降低。

此外，倒装芯片接合装置可包括位于不同工作区中的多个可视***，可视***可与接合头一起被整体传送。对此，由安装在不同工作区中的可视***的移动带来的振动彼此作用，因而在拍摄安装区域的图案时的精度降低。

因此，需要一种能快速精确检查图案以获取安装区域的位置信息的检查半导体封装的PCB的方法。

PCB具有以矩阵形式布置的多个安装区域，可在PCB上标记出表示相应安装区域是否具有缺陷的标记。

每个安装区域都可被作出标记以感测缺陷，在安装半导体芯片之前检查安装区域是否存在缺陷，并仅在不具有缺陷的安装区域上安装半导体芯片。

可使用可视***确认这种标记，可视***被传送到相应安装区域，以确认安装区域的标记并保持静止以用于拍摄。也就是说，可视***通过重复移动和停止与PCB上形成的安装区域的数量对应的次数，感测是否存在缺陷。

因而，可视***以静止状态拍摄每个安装区域的标记，由此PCB的检查时间增加，整个制造工艺被延迟。

此外，在感测安装区域是否具有缺陷之后，通过可视***获取PCB的位置信息和PCB上形成的半导体芯片固定部（安装区域）的位置信息。可使用PCB上形成的多个参考坐标（例如基准标记）识别PCB的位置。此外，可通过拍摄相应安装区域的图案获取PCB上形成的安装区域的位置信息。

安装工艺需要非常高的精度，因而需要精确地识别所有半导体芯片固定部的位置信息。因而，需要非常精确地检查安装区域的图案。

因此，需要一种能快速精确检查标记以感测是否存在缺陷并快速精确检查图案以获取安装区域的位置信息的检查半导体封装的PCB的方法。

发明内容

因此，本发明旨在提供一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的检查半导体封装的PCB的方法。

本发明的一个目的是提供一种检查半导体封装的印刷电路板（PCB）的方法，能快速精确检查PCB安装区域的图案。

本发明的另一个目的是提供一种检查半导体封装的PCB的方法，可提高拍摄安装区域的图案时的精度。

本发明的又一个目的是提供一种检查半导体封装的PCB的方法，可充分确保总检查时间而不降低每小时产量（UPH）。

本发明的再一个目的是提供一种检查半导体封装的PCB的方法，可使传送线的传送操作最少化，减小由于产生的热量导致的位置误差，并防止由于传送操作产生的振动而导致的拍摄精度降低。

本发明的再一个目的是提供一种检查半导体封装的PCB的方法，能快速检查PCB安装区域的缺陷。

本发明的再一个目的是提供一种检查半导体封装的PCB的方法，能在倒装芯片接合工艺之前快速精确检查PCB的缺陷和图案。

在下面的描述中将列出本发明的附加优点、目的和特点，这些优点、目的和特点的一部分从下面的描述对于所属领域普通技术人员来说是显而易见的，或者可从本发明的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。

为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种检查半导体封装的印刷电路板（PCB）的方法，所述方法通过接合装置执行，所述接合装置包括：晶片供给单元；接合台；用于将多个芯片传送到所述接合台的接合提取器；以及第一可视***，所述第一可视***用于拍摄所述PCB的安装区域，在所述安装区域上允许分别安装所述芯片，所述方法包括：（a）制备具有多个安装区域的PCB，其中在所述多个安装区域上将要分别安装所述多个芯片；（b）通过使用所述第一可视***对设置于所述接合台上的PCB的各个安装区域执行多次图像拍摄，以获得所述PCB的各个安装区域的多个位置值；和（c）根据所述PCB的各个安装区域的多个位置值，确定所述PCB的各个安装区域的最终位置值。

所述第一可视***可设置在所述接合提取器的一侧。

各个安装区域的最终位置值可以是各个安装区域的多个位置值的平均值。

各个安装区域的最终位置值可以是通过滤除噪声值或预定范围内的值而获得的多个位置值的平均值。

可以在改变选自下列条件构成的集合中的至少一个条件的同时，通过拍摄多个图像执行步骤（b），所述条件包括：光强、曝光时间、光源类型和距所述PCB的距离。

所述接合装置还可包括检查单元，所述检查单元包括用于检查安装于所述PCB上的芯片的安装状态的第二可视***，所述检查单元使用所述第二可视***多次检查安装于所述PCB上的每个芯片。

所述接合装置还可包括：焊剂单元，所述焊剂单元用于保持焊剂被涂布在通过所述接合提取器从所述晶片供给单元传送的每个芯片上；以及第三可视***，所述第三可视***设置在所述焊剂单元的一侧并用于检查通过所述接合提取器传送的每个芯片的下表面，所述焊剂单元和所述第三可视***可设置在平行于Y轴方向的轴上。

所述安装区域可包括第一安装区域和第二安装区域，步骤（b）还包括下述步骤：在将所述第一可视***移动到所述第一安装区域的同时关于所述第一安装区域是否存在标记进行拍摄，以检测是否具有标记。

步骤（b）可包括下述步骤：当感测到所述第一安装区域的标记时，所述第一可视***不停在所述第一安装区域的参考位置处，而是在所述第一可视***移动到与所述第一安装区域相邻的所述第二安装区域的同时对所述第二安装区域的标记进行连续拍摄。

所述安装区域可包括第一安装区域和第二安装区域，步骤（b）还包括下述步骤：将所述第一可视***移动到形成于所述第一安装区域的边缘部分处的第一参考位置；在所述第一参考位置处多次拍摄所述第一安装区域的第一图案；以及在将所述第一可视***移动到形成于所述第一安装区域的另一边缘部分处的第二参考位置的同时，关于所述第一安装区域是否存在标记进行拍摄。

所述方法还可包括：当未感测到所述标记时，在将所述第一可视***停在所述第一安装区域的第二参考位置之后，在所述第二参考位置处多次拍摄所述第一安装区域的第二图案。

所述方法还可包括：当感测到所述标记时，将所述第一可视***移动到与所述第一安装区域相邻的所述第二安装区域的第一参考位置，而不是将所述第一可视***停在所述第一安装区域的第二参考位置处。

所述方法还可包括：通过检查所述PCB的基准标记确认每个安装区域的参考位置。

可根据被多次检查的第一和第二图案的位置值，分别确定所述第一安装区域的第一和第二图案的位置。

在本发明的另一方面，提供一种检查半导体封装的印刷电路板（PCB）的方法，所述方法通过接合装置执行，所述接合装置包括：晶片供给单元；包括第四可视***的预对准单元，所述第四可视***用于拍摄所述PCB的安装区域，在所述安装区域上允许分别安装多个芯片；接合台；用于将每个芯片从所述晶片供给单元传送到所述接合台的接合提取器；以及第一可视***，所述第一可视***用于拍摄所述接合台中的PCB的安装区域，所述方法包括：（a）制备具有多个安装区域的PCB，其中在所述多个安装区域上将要分别安装所述多个芯片；（b）通过使用所述第四可视***对设置于所述接合台上的PCB的各个安装区域执行多次图像拍摄，以获得所述PCB的各个安装区域的多个位置值；和（c）根据所述PCB的各个安装区域的多个位置值，确定所述PCB的各个安装区域的最终位置值。

应当理解，本发明前面的大体描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的解释。

附图说明

给本发明提供进一步理解并且并入到本申请中以组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于说明本发明的原理。在附图中：

图1是根据本发明一实施方式的倒装芯片接合装置的平面图；

图2是根据本发明一实施方式的接合头的侧视图；

图3是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的原理图；

图4是用于描述根据本发明另一实施方式的检查半导体封装的PCB的方法的原理图；

图5是用于描述根据本发明的检查半导体封装的PCB的方法的曲线图；

图6是PCB的平面图，用于描述根据本发明一实施方式的检查半导体封装的PCB的方法；

图7是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的效果的曲线图；

图8是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的曲线图；

图9是根据本发明一实施方式的PCB的平面图；

图10是根据本发明另一实施方式的PCB的平面图；

图11是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的原理图；以及

图12是用于描述根据本发明另一实施方式的检查半导体封装的PCB的方法的原理图。

具体实施方式

现在将详细描述本发明的优选实施方式，附图中图解了这些实施方式的一些例子。尽可能地在整个附图中将使用相同的参考标记表示相同或相似的部件。

下文将参照附图详细描述根据本发明一实施方式的检查半导体封装的印刷电路板（PCB）的方法。附图仅仅是用于举例说明，提供附图是为了充分地描述本发明的实施方式。因而，附图不应被理解为限制本发明的范围。

此外，在整个附图中，相似的参考标记表示相似或相应的元件，对这些元件的详细描述可仅提供一次。在附图中，为了便于说明，可能放大或减小了元件的尺寸和形状。

此外，应当理解，尽管本文使用术语“第一”、“第二”等描述各种元件，但这些元件不应当被限制于这些术语。这些术语仅仅是用于区分一个元件与另一个元件。

图1是根据本发明一实施方式的倒装芯片接合装置1000的平面图。图2是根据本发明一实施方式的接合头的侧视图。

倒装芯片接合是这样一种工艺，即，使用锯切设备将晶片切割为多个芯片，提取每个芯片并将每个芯片安装在印刷电路板（PCB）的允许在上面分别安装芯片的每个参考接合位置（即安装区域）上。

倒装芯片接合工艺可包括：通过使用提取器（picker）吸附芯片的顶表面来提取每个芯片；将提取器旋转180°以使芯片上侧转向下的翻转步骤；使用接合提取器提取由提取器提取的芯片，以将芯片传送到接合提取器的传送步骤；通过移动接合提取器将芯片浸泡在焊剂中，从而用焊剂涂布芯片的下表面的焊剂涂布步骤；检查涂布有焊剂的芯片的提取位置的步骤；以及通过将接合提取器传送到接合台，将芯片安装在位于接合台上的PCB的相应参考接合位置上的接合步骤。

下文将参照附图详细描述倒装芯片接合装置1000（下文也称为接合装置）的每个元件。

参照图1和2，倒装芯片接合装置1000包括：晶片供给单元100，用于供给晶片W；晶片单元200，用于装载由晶片供给单元100供给的晶片W；翻转提取器300，用于提取晶片单元200上装载的晶片W被切割成的多个芯片U；接合头400（1）和400（2），可在X轴、Y轴和Z轴方向上移动，可相对于Z轴以θ角旋转，并从各个翻转提取器300接收芯片以提取芯片；焊剂单元510（1）和510（2），通过移动接合头400（1）和400（2），焊剂单元510（1）和510（2）用于保持焊剂f被涂布在由接合头400（1）和400（2）提取的芯片的下表面上；接合台700，在接合台700的下表面设置有PCB，在PCB上将要安装涂布有焊剂f的芯片U；和控制单元，用于控制翻转提取器300、接合头400（1）和400（2）及焊剂单元510（1）和510（2）。

此外，接合头400（1）和400（2）可分别包括：接合提取器410（1）和410（2），用于提取通过翻转提取器300而将上侧向下翻转的芯片；以及第一可视***430（1）和430（2），在一个横向方向上分别与接合提取器410（1）和410（2）间隔开预定距离。

此外，倒装芯片接合装置1000包括至少一个对准信息供给单元520，对准信息供给单元520包括基准标记（FM），对准信息供给单元520可向各个接合头400（1）和400（2）的第一可视***430（1）和430（2）提供关于基准标记FM的位置信息。

当倒装芯片接合装置1000中包含的每个元件（例如，翻转提取器300、接合头400（1）和400（2）、焊剂单元510（1）和510（2）、接合台700、晶片单元200、晶片供给单元100、传送线等）由于重复的工艺而热变形或者每个元件的相对位置由于倒装芯片接合装置1000产生的振动或外部因素产生的振动而变化时，对准信息供给单元520可提供关于每个元件的相对位置变化的信息（即变化的距离和变化的方向）。

特别是，倒装芯片接合装置1000的接合头400（1）和400（2）通过如图1中所示的台架结构或类似结构移动，因而用于驱动的电机产生热量，在设定接合头400（1）和400（2）的值时很容易由于热量而产生误差。此外，很重要的是，检查由于在倒装芯片接合装置1000的操作过程中产生的振动而在制造工艺中导致的变化（例如变形的程度）并修正该变形。下面将描述用于将接合头400（1）和400（2）传送到X-Y平面上的任意位置的台架结构。

此外，接合头400（1）和400（2）安装成在晶片单元200、翻转提取器300、焊剂单元510（1）和510（2）、第三可视***530（1）和530（2）以及接合台700上方可垂直移动，并安装成在晶片单元200、接合台700、焊剂单元510（1）和510（2）以及翻转提取器300之间可横向移动。特别是，如图1中所示，接合头400（1）和400（2）安装成沿第一传送线1300（1）和1300（2）在X轴方向上可移动，并安装成沿第二传送线1100（1）和1100（2）在Y轴方向上可移动。

对此，第一传送线1300（1）和1300（2）及第二传送线1100（1）和1100（2）具有重叠的台架结构并可配置成将接合头400（1）和400（2）传送到X-Y平面上的任意位置。传送线的数量可根据需要增加或减少。

此外，晶片单元200、焊剂单元510（1）和510（2）、接合台700和翻转提取器300可安装在由第一传送线1300（1）和1300（2）及第二传送线1100（1）和1100（2）限定的空间中。

参照图1，接合头400（1）和400（2）可具有相同的结构并可分别安装在彼此间隔开预定距离的第二传送线1100（1）和1100（2）处。

参照图2，接合提取器410（1）包括：直接向芯片传输真空吸附力以提取芯片的吸附头411；以及连接吸附头411与接合头400（1）并向吸附头411传输真空吸附力的连接部件415。吸附头411可相对于Z轴顺时针和/或逆时针旋转提取的芯片。因此，吸附头411可在控制单元的控制下对芯片的位置执行θ修正。

接合头400（1）的第一可视***430（1）安装成在横向方向（例如，图2中所示的Y轴方向）与接合提取器410（1）间隔开预定距离，即第一距离。为了防止当接合提取器410（1）提取芯片或将芯片浸泡在焊剂f中时与第一可视***430（1）的空间干扰，第一可视***430（1）可安装成使第一可视***430（1）的透镜表面设置于接合提取器410（1）的吸附头411的吸附表面上方。

此外，第一可视***430（1）可包括光源单元440（1），光源单元440（1）可包括直光单元441和侧光单元442。第一可视***430（1）获取至少一个对准信息供给单元520的基准标记FM的位置信息、晶片W的每个芯片的位置信息、以及接合台700的PCB的将要安装每个芯片的参考接合位置的位置信息。

第一可视***430（1）和430（2）获取的位置信息被传送到控制单元，控制单元计算位置信息，以通过移动接合头400（1）和400（2）和/或接合提取器410（1）和410（2），执行每个芯片的位置的X轴修正和Y轴修正。

此外，从接合提取器410（1）和410（2）的下方拍摄每个接合提取器410（1）和410（2）的吸附头411和每个芯片的第三可视***530（1）和530（2）（即下部可视***）可设置在位于焊剂单元510（1）和510（2）与接合台700之间的各个接合头400（1）和400（2）的移动路径上。

第三可视***530（1）和530（2）是用于为接合提取器410（1）和410（2）收集芯片的位置信息的照相机。特别是，第三可视***530（1）和530（2）拍摄每个接合提取器410（1）和410（2）的吸附头411的中心是否与芯片的中心一致、每个接合提取器410（1）和410（2）的吸附头411的中心与芯片的中心的偏差距离、芯片相对于每个接合提取器410（1）和410（2）的吸附头411的偏差角度、芯片上形成的凸块（球状物）的对准状态等。

此外，第三可视***530（1）和530（2）可设置在接合头400（1）和400（2）的移动路径下方，从而能够向上观看进行拍摄。第三可视***530（1）和530（2）可以是向上观看的可视***。

通过拍摄分别由接合头400（1）和400（2）吸附的芯片（倒装芯片）的下表面，可获取关于每个芯片的位置等的信息。此外，第三可视***530（1）和530（2）甚至可通过拍摄正被传送的芯片的下表面上的单个点，根据初始输入的芯片的位置信息，确定变形（旋转）的程度和芯片在某一方向上的变化量。然而，优选拍摄至少两个点，以更精确地提取图像。

此外，当芯片位于第三可视***530（1）和530（2）的视场（FOV）内时，可执行一次两点拍摄（一次拍照操作），以从拍摄的图像识别每个芯片的位置。然而，当芯片不位于第三可视***530（1）和530（2）的FOV内时，可执行两次两点拍摄。如上所述，下表面被浸泡在每个焊剂单元510（1）和510（2）的焊剂x中的芯片被传送到接合台700。

同时，由用于沿第一传送线1300（1）和1300（2）及第二传送线1100（1）和1100（2）传送每个元件的移动部和驱动部件产生的热量可导致位置误差，这种由热膨胀导致的位置误差可降低倒装芯片接合工艺的精度。因而，为了使热膨胀最小化，可考虑下述方法，即，使沿每条传送线在X轴或Y轴方向上传送的每个元件（例如第三可视***530（1）和530（2））的传送次数或传送距离最小化。

对于此操作，在倒装芯片接合装置1000中，第三可视***530（1）和530（2）及焊剂单元510（1）和510（2）可彼此平行地分别设置于与第二传送线1100（1）和1100（2）（即Y轴方向）平行的任意轴上，因此，元件在X轴方向上的传送次数可减少一次。此外，当元件在X轴方向上的传送停止一次时，受热的台架驱动电机可被冷却，因而可减小热变形。

此外，翻转提取器300、第三可视***530（1）和530（2）及焊剂单元510（1）和510（2）可彼此平行地分别设置于与第二传送线1100（1）和1100（2）（即Y轴方向）平行的任意轴上，因此，元件在X轴方向上的传送次数可减少两次。此外，当元件在X轴方向上的传送停止两次时，受热的台架驱动电机可被冷却，因而可减小热变形。

接合台700设置有将要在上面安装芯片的PCB。此外，在接合台700的前侧设置有预对准单元600，预对准单元600预先检查PCB的位置和对准信息。

预对准单元600可包括第四可视***610。第四可视***610收集和检查（整体检查）每个PCB的位置信息和印刷电路状态，并收集关于将要在上面安装每个芯片的PCB的参考接合位置的位置信息（例如图案）。

当倒装芯片接合装置1000包括预对准单元600时，位置和对准信息（例如，安装区域和图案的位置等）已被预先检查的PCB被传送到接合台700，由此可缩短接合台700中PCB的位置和对准信息的检查时间。也就是说，预对准单元600对PCB的所有安装区域的每一个执行整体检查，接合台700仅检查从预对准单元600传送来的PCB的一些安装区域或PCB上形成的FM，由此通过绘图工艺获得PCB的位置和对准信息。因此，可缩短接合台700中PCB的位置和对准信息的检查时间。

此外，控制单元控制翻转提取器300、接合头400（1）和400（2）及焊剂单元510（1）和510（2）。特别是，控制单元根据由第一可视***430（1）和430（2）、第三可视***530（1）和530（2）及第四可视***610获取的位置信息，针对接合台700的PCB的参考接合位置（安装区域）修正每个芯片的位置。也就是说，控制单元根据由第一可视***430（1）和430（2）、第三可视***530（1）和530（2）及第四可视***610获取的位置信息，执行对芯片位置的X轴修正、Y轴修正和θ修正。

此外，当倒装芯片接合装置1000的每个元件（例如翻转提取器300、接合头400（1）和400（2）、焊剂单元510（1）和510（2）、接合台700、晶片单元200、晶片供给单元100、传送线等）由于重复的制造工艺而热变形时，控制单元根据由第一可视***430（1）和430（2）获取的至少一个对准信息供给单元520的位置信息来计算由于热变形而导致的变形量（误差值），精确计算PCB的参考接合区域的位置，并当执行倒装芯片接合工艺时调整接合提取器410（1）和410（2）的参考坐标，由此修正芯片的位置。

此外，在翻转提取器300提取芯片之后，控制单元控制翻转提取器300返回到晶片单元200上方的预定位置。也就是说，控制单元控制翻转提取器300，使得在预定位置处始终执行将上侧被向下翻转的芯片从翻转提取器300传送到接合提取器410（1）和410（2）的工艺。对此，本文使用的预定位置是这样的位置，在该位置，上侧被向下翻转的芯片被传送到接合提取器410（1）和410（2）。

如上所述，拍摄PCB的安装区域的图案以减小缺陷率非常重要。特别是，在需要几微米精度的倒装芯片接合装置1000等中，由于振动导致的误差值也会非常显著地影响设备的精度，因而为了精确拍摄位置，相应可视***的振动以及从正被传送的元件施加给相应可视***的振动和由其他外力产生的振动被最小化，需要从在施加振动时拍摄的安装区域的位置信息（图案）去除由振动导致的影响。

下文将参照附图详细描述根据本发明一实施方式的检查半导体封装的PCB的方法。

图3是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的原理图。图4是用于描述根据本发明另一实施方式的检查半导体封装的PCB的方法的原理图。图5是用于描述根据本发明的检查半导体封装的PCB的方法的曲线图。

根据本发明一实施方式的检查半导体封装的PCB的方法涉及拍摄倒装芯片接合装置1000的PCB10的图案的方法，倒装芯片接合装置1000包括晶片供给单元100、焊剂单元510（1）和510（2）、预对准单元600、接合台700、以及第一可视***430（1）和430（2），第一可视***430（1）和430（2）用于拍摄各个PCB10的安装区域11，将要在安装区域11上分别安装由晶片W切割而成的芯片。

此外，接合装置1000可包括晶片供给单元100、接合台700、将多个芯片传送到接合台700的接合提取器410（1）、以及第一可视***430（1），第一可视***430（1）拍摄允许芯片分别安装在其上的PCB的安装区域。

根据本发明一实施方式的检查半导体封装的PCB的方法包括：（a）制备具有多个安装区域的PCB，在多个安装区域上将要分别安装多个芯片；（b）通过使用第一可视***430（1）对设置于接合台上的PCB的各个安装区域进行多次图像拍摄，以获得PCB的各个安装区域的多个位置值；以及（c）根据PCB的各个安装区域的多个位置值确定PCB的各个安装区域的最终位置值。

通过拍摄相应安装区域的图案，可获取PCB上形成的安装区域的位置值。

第一可视***430（1）可设置在接合提取器410（1）的一侧。

各个安装区域的最终位置值可以是各个安装区域的多个位置值的平均值。

各个安装区域的最终位置值可以是通过滤除噪声值或预定范围内的值而获得的多个位置值的平均值。

可在改变选自下列条件构成的集合中的至少一个条件的同时，通过拍摄多个图像执行步骤（b），这些条件包括：光强、曝光时间、光源类型和距PCB的距离。

倒装芯片接合装置1000可进一步包括检查单元800，检查单元800包括用于检查安装于PCB上的芯片的安装状态的第二可视***810，检查单元800使用第二可视***810多次检查安装于PCB上的每个芯片。

接合装置可进一步包括：焊剂单元510（1），用于保持焊剂涂布到通过接合提取器410（1）从晶片供给单元100传送的每个芯片上；以及第三可视***530（1），设置在焊剂单元510（1）的一侧并用于检查通过接合提取器410（1）传送的每个芯片的下表面，焊剂单元510（1）和第三可视***530（1）可设置在平行于Y轴方向的轴上。

下文将参照附图详细描述通过使用第一可视***对设置于接合台上的PCB的各个安装区域执行多次图像拍摄（下文也称为“多连拍”），以获得PCB的各个安装区域的多个位置值的步骤。

在步骤（c）中，各个安装区域11的最终位置值可被确定为各个安装区域的多个位置值的平均值。被多次检查的各个安装区域的位置值可简单相加在一起，可获得位置值之和的平均值。可选择地，为了更精确地获得各个安装区域的位置值，可过滤被多次检查的各个安装区域的位置值。通过过滤工艺，在各个安装区域的位置值之中可仅选择处于±3σ范围内的值，并可获得排除了处于±3σ范围之外的值之后的位置值的平均值，从而确定各个安装区域的最终位置值。

如上所述可通过预对准单元600执行各个安装区域的位置值的检查，或者可在接合台700中的芯片的接合工艺之前执行各个安装区域的位置值的检查。特别是，当通过预对准单元600执行步骤（b）时，可通过第四可视***610将PCB10的安装区域11的位置值成像。

此外，在预对准单元600，通过第四可视***610执行拍摄图像的步骤。本方法可包括通过使用第四可视***对设置于预对准单元上的PCB的各个安装区域多次拍摄图像，以获得PCB的各个安装区域的多个位置值的步骤。

另一方面，当在接合台700中执行的接合工艺之前执行步骤（b）时，可通过第一可视***430（1）和430（2）将PCB10的安装区域11的位置值成像。

此外，预对准单元600对PCB的每个安装区域执行整体检查，接合台700仅检查从预对准单元600传送来的PCB的一些安装区域或PCB上形成的FM，由此通过绘图工艺获得PCB的位置值和对准信息。因此，可缩短接合台700中PCB的位置和对准信息的检查时间。

此外，可在接合提取器410（1）和410（2）以匀速移动的时段中或者在接合提取器410（1）和410（2）静止的时段中，使用第四可视***610检查PCB的安装区域上形成的各个图案的位置值。

下文将参照图3和4详细描述使用第一可视***430（1）和430（2）拍摄各个安装区域至少两次的工艺。

参照图3，当向第一可视***430（1）或430（2）输入停止信号并且第一可视***430（1）或430（2）停在第一参考位置R1处时，第一可视***430（1）或430（2）根据台架型或线性电机等的移动而移动，因而甚至在第一可视***430（1）或430（2）中都产生细微振动。因而，产生了自初始位置起具有预定振幅d的振动，因此很难移动第一可视***430（1）或430（2）的位置。

对此，当从控制单元输入成像信号时，相应安装区域11的位置值可成像在非期望的位置R2和R3处。在这种情形中，很难精确拍摄安装区域11的位置值，因而不会精确获得安装区域11的位置值。特别是，在需要几微米精度的倒装芯片接合装置1000中，当根据具有一些误差的位置信息执行倒装芯片接合工艺时，缺陷率增加，因而不能确保精度。

参照图5，随着时间T流逝，第一可视***430（1）和430（2）（430）的振动减小，因此，振幅A减小，并且安装区域11的位置值具有收敛于某一值的数据，然而不可能预测何时发生由外部因素产生的振动以及何时振动减小。因而，随着拍摄操作次数增加，可获得更加精确的值。

<表1>

次数	拍照1	拍照2	拍照3	拍照4	拍照5	最小值	最大值	差值	平均值
										1	-1171.8	-1169.4	-1167.2	-1167.3	-1174.6	-1174.6	-1167.2	7.4	-1170.1
2	-1177.3	-1177.0	-1172.0	-1166.8	-1169.8	-1177.3	-1166.8	10.5	-1172.6
										3	-1172.2	-1169.1	-1166.7	-1167.7	-1175.1	-1175.1	-1166.7	8.4	-1170.2
4	-1172.1	-1169.2	-1166.7	-1167.3	-1174.6	-1174.6	-1166.7	7.9	-1170.0

5	-1171.9	-1170.1	-1166.9	-1166.3	-1172.8	-1172.8	-1166.3	6.5	-1169.6
										6	-1171.6	-1168.1	-1166.3	-1168.7	-1175.9	-1175.9	-1166.3	9.6	-1170.1
7	-1171.6	-1171.1	-1170.0	-1168.0	-1167.0	-1171.6	-1167.0	4.6	-1169.5
										8	-1171.0	-1171.1	-1169.4	-1168.0	-1167.0	-1171.1	-1166.5	4.6	-1169.0
9	-1171.6	-1170.2	-1166.6	-1165.8	-1170.7	-1171.6	-1165.8	5.8	-1169.0
										10	-1167.5	-1167.0	-1170.7	-1175.3	-1174.7	-1175.3	-1167.0	8.3	-1171.0
最小值	-1177.3	-1177.0	-1172.0	-1175.3	-1175.9	-1177.3			-1172.6
										最大值	-1167.5	-1167.0	-1166.3	-1165.8	-1166.7		-1165.8		-1169.0
差值	9.8	10.0	5.7	9.5	9.2				3.6

表1显示了通过对PCB的每个安装区域执行五连拍并重复此操作十次所获得的结果值。在表1中，拍照1表示在五连拍之中第一次拍照的位置值，拍照2表示在五连拍之中第二次拍照的位置值，拍照3表示第三次拍照的位置值，拍照4表示第四次拍照的位置值，拍照5表示第五次拍照的位置值。

根据上述列出的数据，拍照1的位置值的变化量差值是9.8，拍照5的位置值的变化量差值是9.2。从表1所示的结果可确认，由振动导致的位置值不会收敛，直到完成第五次拍照为止。相反，可获得10次重复操作的每一操作的位置值之和的平均值，平均变化量为3.6，这表示变化率减小。

此外，从表1所示的结果可确认，与通过对单个PCB执行一次多连拍获得平均值时相比，当通过对单个PCB执行至少两次多连拍获得平均值时，位置值的误差会减小更多。

对此，可使用两种方法获得通过重复执行至少两次多连拍而测量的位置值的平均值。

作为第一种方法，将通过对PCB执行一次多连拍而获得的各位置值和通过对PCB执行第二和第三次多连拍而获得的各位置值相加在一起，可计算位置值之和的平均值，从而获得最终位置值。

作为第二种方法，对PCB执行一次多连拍，计算拍摄值的平均值，并使用平均值获得第一安装区域的位置值。重复地，对PCB执行多连拍，计算拍摄值的平均值，并使用平均值获得第二安装区域的位置值。此过程重复执行多次例如N次，计算拍摄值的每个平均值，使用各个平均位置值获得第1到第N个安装区域的值，计算这些安装区域的值的平均值，由此获得最终位置值。

优选地，可预先设定拍摄操作的次数、拍摄时间和拍摄间隔，以获得测量精度，并且可在执行测量时由用户任意设定。在上述实验中，在向预对准单元600的第四可视***610输入停止信号之后，以7ms的间隔执行5次（t1到t5）多连拍，但并不限于此。例如，可在向第四可视***610输入停止信号后经过了预定时间（例如10到30ms（t1））之后，以预定时间间隔（例如5到10ms）执行至少两次多连拍。

对此，可使用多个所拍摄的个别安装区域的位置值的平均值，确定相应安装区域11的位置值。可在向第一可视***430（1）和430（2）输入停止信号之后拍摄至少两次安装区域。可紧接在输入停止信号之后或者经过了预定时间之后执行多次拍摄。对此，预定时间可以是在向第一可视***430（1）和430（2）输入停止信号之后，第一可视***430（1）和430（2）的振动下降到可容许振幅以下的时段。

类似地，可在向第一可视***430（1）和430（2）输入停止信号之后，感测第一可视***430（1）和430（2）的振动，当进入了第一可视***430（1）和430（2）的振动下降到可容许振幅以下的时段时，以预定时间间隔执行至少两次连拍，并计算拍摄值的平均值，以将平均值设为位置值。

同时，当计算平均值时，通过过滤安装区域的位置值，可不将具有较大误差的位置值加到平均值。特别是，计算安装区域的所测量的位置值的平均值。对此，在测量的位置值之中，会产生由于相对大的误差（例如超过±3σ范围的情形）而导致具有低可靠性的位置值。因而，可在去除具有低可靠性的所测量的位置值之后计算平均值，以提高误差精度。

使用测量的位置值的平均值计算每个测量的位置值的标准偏差，并且当计算的标准偏差大于设定值时，去除具有较大偏差的位置值（这些位置值是无效值）。重复执行此过程，以将标准偏差减小到有效水平。在各个图案的位置值之中仅选择±3σ范围内的值，并可获得排除了处于±3σ范围之外的值之后的位置值的平均值，从而确定安装区域的图案位置。

在步骤（b）中，光的曝光量、曝光时间、光源类型和焦距中的至少一个可根据多次拍摄的第n次操作而变化。例如，根据诸如光的曝光量或曝光时间这样的条件，可获得亮图像和暗图像，可组合这些图像，以获取具有均匀亮度的图像。可选择地，在通过根据多次拍摄的第n次操作改变上面列出的条件执行拍摄之后，可选择清晰拍摄的图像。

拍摄安装区域的图案的方法可根据可视***的视场而变化。当可视***具有较宽的视场时，可使用一次拍摄安装区域的全部图案的方法。另一方面，当可视***具有较窄的视场时，可使用拍摄安装区域的多个局部图案（例如第一和第二凸块）的方法。图3中所示的实施方式应用一次拍摄全部图案的方法，图4中所示的实施方式应用拍摄局部图案的方法。

图4显示了拍摄PCB20的安装区域21的第一和第二凸块21a和21b的图案的方法。为了确定第一凸块21a的位置值，可拍摄第一凸块21a至少两次，且为了确定第二凸块21b的位置值，可拍摄第二凸块21b至少两次。如上所述，可分别使用第一和第二凸块21a和21b的位置值的平均值确定相应安装区域21的每个位置值。待拍摄的第一和第二凸块21a和21b可沿对角线设置。

图6是PCB的平面图，用于描述根据本发明一实施方式的检查半导体封装的PCB的方法。图7是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的效果的曲线图。图8是用于描述根据本发明一实施方式的检查半导体封装的PCB的方法的曲线图。

如上所述，可通过预对准单元600、接合台700或包括用于检查芯片和PCB的安装状态的第二可视***810的检查单元800，执行对PCB的各个安装区域拍摄图像的工艺。此外，可多次检查每个安装区域的位置值，或者可仅多次检查PCB的一些安装区域或FM。

根据一实施方式，可通过预对准单元600或检查单元800，对PCB的每个安装区域执行步骤（b），并且可通过接合台700对某些安装区域选择性执行步骤（b）。这是因为预对准单元600有足够的时间拍摄全部安装区域的图像，因而接合台700可选择性拍摄某些安装区域的图像以用于确认。

参照图6，可在接合台700执行接合工艺之前，拍摄PCB的全部安装区域（即PCB（1）的1到50和PCB（2）的1到50）的图像。此外，为了提高设备的每小时产量（UPH）并使接合头400（1）和400（2）的移动路径最小化，PCB的安装区域可分为两组并分别使用第一可视***430（1）和430（2）（见图1）拍摄PCB的安装区域。

<表2>

<表3>

表2显示了在Y轴方向上移动而在X轴方向不移动之后拍摄的每个凸块1和2（2点）的位置值，表3显示了在X轴方向上移动而在Y轴方向不移动之后拍摄的每个凸块的位置值。

表2显示了在预对准单元600通过使用第四可视***610重复拍摄每个PCB十次，执行单拍和五连拍的情形中，当第四可视***610仅在Y轴方向移动而不在X轴方向上移动时，单拍（左侧）和多连拍（右侧）的变化量。参照表2，可以确认，尽管仅在Y轴方向移动的过程中在设备中会产生很小的振动，但通过多连拍提高了精度。

此外，每个凸块1和2下面列出的X和Y表示X轴变化量和Y轴变化量（当发生振动时，拍摄值在X和Y轴方向均变化），表2显示了十次重复拍摄的最小值、最大值、平均值、3σ和精度（基于产生的振动（振幅），最小值与最大值之间的差值）。

表3显示了当第四可视***610在X轴方向上移动而不在Y轴方向上移动时，单拍（左侧）和多连拍（右侧）的变化量。特别是，尽管由于在X轴方向上移动过程中产生较大振动，单拍的X轴的精度（振幅）为10.9到11.0，但在X轴方向上移动过程中通过多连拍，X轴的精度显著增加到2.7到2.9。也就是说，当在产生较大振动的情形中执行多连拍时，可确保精度。

因而，当执行单拍时，由于振动导致的位置值的误差增加，因而精度降低。与此相对照，通过多连拍来拍摄安装区域的图案，并使用拍摄图案的平均值确定安装区域的图案，由此可提高精度。

<表4>

参照表4和图7，可以确认，随着从单拍到多连拍（五次）（在获得几次拍摄的值的平均值的情形中），振动衰减效果得到改善。然而，必须选择适当次数的拍摄操作，因为随着拍摄操作次数增加，拍摄花费的时间变长。

图7是通过应用根据本发明一实施方式的检查半导体封装的PCB的方法获取的曲线图。参照图7，可以确认，随着拍摄操作次数增加，振动衰减效果增加。

参照图8，当第四可视***610在预对准单元600中拍摄每个安装区域的图像时，可在焊剂单元510（1）和510（2）或接合台700中使用接合头400（1）和400（2）连续执行操作。接合头400（1）和400（2）的传送工艺通过振动等影响正在预对准单元600中工作的第四可视***610，从而降低精度。

下文将描述接合头400（1）和400（2）的传送工艺。传送工艺可在时段上被划分为移动开始的从a1到a2的加速周期、从b1到b2的定速周期、从c1到c2的用于停止的减速周期、以及静止周期d1。

对此，在从a1到a2的加速周期以及从c1到c2的减速周期中，正在预对准单元600中工作的第四可视***610显著受到振动等影响，结果精度降低。当第四可视***610在接合头400（1）和400（2）的从b1到b2的定速周期和静止周期d1中拍摄安装区域的图案时，第四可视***610很少受到振动影响。

因而，在从b1到b2的定速周期和静止周期d1中可执行图像拍摄。然而，根据本发明，使用通过多连拍获得的图案值的平均值可减小由于振动导致的误差值，因而，可贯穿接合头400（1）和400（2）的整个传送工艺，在预对准单元600中执行步骤（b）和（c）。特别是，当产生较大振动时，多连拍操作很有效。即使产生很小的振动或者不产生振动，通过多连拍操作仍可获取更加精确的位置。

如上所述，提供了一种减小由于台架结构的热膨胀（热变形）导致的位置误差的方法。

通过使用减小位置误差的这些方法，当拍摄图案时可提高精度。

此外，如上所述，焊剂单元510（1）和510（2）和第三可视***530（1）和530（2）可分别设置于与接合头的传送线（即Y轴方向）平行的相同轴上，翻转提取器300、焊剂单元510（1）和510（2）及第三可视***530（1）和530（2）分别可设置于与Y轴方向平行的相同轴上。通过这种结构，X轴方向上的传送操作次数可减小一次或两次。通过减少X轴方向上的传送操作次数，可抑制台架驱动单元的热变形，并可减小设备中产生的振动量。

倒装芯片接合装置1000可进一步包括检查单元800，检查单元800包括用于检查PCB的第二可视***810，其中对PCB已经在接合台700中完全执行了接合工艺。在向第二可视***810输入停止信号之后，检查单元800可通过以预定时间间隔对安装区域执行至少两次多连拍，最终精确检查已完成接合的PCB。

如上所述，使用根据本发明实施方式的检查半导体封装的PCB的方法，可快速精确地检查PCB的安装区域的位置值。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，当拍摄安装区域的图案时可提高精度。

而且，根据本发明实施方式的检查半导体封装的PCB的方法，可确保足够的总检查时间，同时不降低倒装芯片接合装置1000的总的每小时产量（UPH）。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可使传送线的传送操作最小化，可解决与由于产生热量而导致的位置误差有关的问题，并可防止由于传送操作产生的振动导致的拍摄精度降低。

此外，根据本发明实施方式的检查半导体封装的PCB的方法能快速检查安装区域（前述接合位置）的缺陷，并可通过第一可视***430或第四可视***610感测安装区域的缺陷。此外，如上所述，仅在没有缺陷的安装区域中执行接合工艺。在接合工艺之前，可通过预对准单元600或通过接合台700执行缺陷的检查。

为了便于解释，多个安装区域可包括第一安装区域和第二安装区域。

对此，根据本发明一实施方式的检查半导体封装的PCB的方法在步骤（b）中可进一步包括在将第一可视***移动到第一安装区域的同时关于第一安装区域是否存在标记进行拍摄，以检测是否具有标记。

当感测到第一安装区域的标记时，在步骤（c）中，第一可视***430可不停在第一安装区域的参考位置处，而是在第一可视***430被传送到与第一安装区域相邻的第二安装区域的同时对第二安装区域的标记执行连拍。

根据本发明，为了识别相应安装区域的标记，不停止可视***，而是在移动可视***的同时时拍摄相应安装区域，因而不必停止与安装区域对应的次数就可拍摄各个安装区域的标记，这使得检查时间减少。

此外，当没有感测到每个安装区域的标记时，可视***停在相应安装区域的参考位置处，随后拍摄图案，用于精确获取相应安装区域的位置信息。参考位置可以是从对准信息供给单元520供给的相应安装区域的位置信息，并且参考位置可以是考虑到可视***的视场，允许拍摄安装区域的图案的位置。因而，可在到达相应安装区域的参考位置之前，根据可视***的视场确定用于识别标记的拍摄位置。此外，与图案的拍摄不同，标记的拍摄不需要高精度，标记的拍摄对应于标记的检查以用于识别安装区域是否存在缺陷，因而标记的拍摄不受在移动可视***时随拍摄带来的振动等的影响。因此，可应用在运动中进行拍摄的方法。

也就是说，在多个安装区域之中，可视***仅停在没有显示标记的安装区域中，然后拍摄这些安装区域的图案，以确定图案的位置，由此可缩短检查时间。

可通过光源单元440（1）的侧光单元442执行标记的拍摄，可通过光源单元440（1）的直光单元441执行图案的位置值的检查。

图9是根据本发明一实施方式的PCB的平面图。图10是根据本发明另一实施方式的PCB的平面图。

参照图9，PCB10可以是以预定的列和行布置有多个安装区域11，12和13的矩阵形式。在一实施方式中，安装区域可以是12×12的阵列形式。对此，在检查了导电电路图案的短路和/或异常外观之后，可通过油墨等在每个安装区域上形成缺陷标记，并且可使用具有各种形状的标记来执行缺陷标记工艺。

如图9中所示，根据是否存在缺陷，第一、第二和第三安装区域11，12和13的每个都可被作出标记。例如，基于图9所示的PCB10的第一行，当第三安装区域13具有缺陷时，可用字母“X”标记第三安装区域13。

为了检查具有这种结构的PCB10中的第一、第二和第三安装区域11，12和13的每一个是否存在缺陷，需要确认相应安装区域是否具有标记。尽管图9中仅显示了第一、第二和第三安装区域11，12和13，但需要检查所有安装区域。

参照图10，PCB30是以预定的列和行布置有多个安装区域（即第一到第五安装区域31到35）的矩阵形式。在一实施方式中，安装区域可以是5×5的阵列形式。对此，在检查了导电电路图案的短路和/或异常外观之后，可通过油墨等在PCB30上形成缺陷标记，并且可使用具有各种形状的标记执行缺陷标记工艺。可不对相应安装区域作出标记，或者PCB30可包括布置在单独空间中，例如布置在左侧或右侧的缺陷显示单元36。例如，如图10中所示，基于PCB30的第一行，当第一到第五安装区域31到35之中的第三安装区域33具有缺陷时，缺陷显示单元36的数量可与属于相应行的安装区域的数量对应。缺陷显示单元36可以是圆形金属垫，其数量与属于相应行的安装区域的数量对应。

在具有这种结构的PCB30中，为了确认属于相应行的第一到第五安装区域31到35是否具有缺陷，可仅拍摄缺陷显示单元36，而不用拍摄每个相应安装区域，由此感测属于相应行的第一到第五安装区域31到35是否存在缺陷。

图11是用于描述根据本发明一实施方式的检查半导体封装的PCB40的方法的原理图。

PCB40可以是以预定的列和行布置有多个安装区域41，42和43的矩阵形式。例如，PCB40可包括第一、第二和第三安装区域41，42和43，对具有缺陷的第二安装区域42作出标记。

参照图11，布置PCB40，PCB40具有第一、第二和第三安装区域41，42和43（其上安装有通过切割晶片W而形成的多个芯片），可通过预对准单元600或接合台700执行PCB40的标记检查和/或图案拍摄。

第一可视***430在从初始位置P1到第一安装区域41的传送过程中拍摄第一安装区域41的标记，以用于感测缺陷。对此，允许标记拍摄的位置P2可以是在第一可视***430到达第一安装区域41的参考位置P3之前的位置，并且可通过考虑第一可视***430的视场等，不同地确定位置P2。

如图11中所示，第一安装区域41没有被作出标记，因而通过由第一可视***430执行的拍摄没有感测到标记。因而确定第一安装区域41没有缺陷，可执行多次图案拍摄（步骤（c）），以获取第一安装区域41的精确位置信息。对此，第一可视***430停在第一安装区域41的参考位置P3处并拍摄第一安装区域41的图案。上面已经提供了通过拍摄图案确定图案位置的工艺，因而省略其详细描述。

此外，当完成了对第一安装区域41的图案拍摄之后，第一可视***430移动到第二安装区域42，第一可视***430在从第一安装区域41的参考位置P3到第二安装区域42的参考位置的传送过程中拍摄第二安装区域42的标记，以用于感测缺陷。对此，如上所述，拍摄标记的位置P4可以是在第一可视***430到达第二安装区域42的参考位置之前的位置。

对此，当感测到第二安装区域42的标记时，确定第二安装区域42具有缺陷。此外，因为不必在第二安装区域42上安装芯片，所以第一可视***430不停在第二安装区域42的参考位置处，而是在被传送到与第二安装区域42相邻的第三安装区域43的同时对第三安装区域43的标记连续成像。

此外，第三安装区域43没有被作出标记，因而通过由第一可视***430执行的拍摄没有感测到标记。因而，确定第三安装区域43没有缺陷，并且可执行多次图案拍摄，以获取第三安装区域43的精确位置信息。对此，第一可视***430停在第三安装区域43的参考位置P6处。

如上所述，第一可视***430在拍摄标记以确定是否存在缺陷的过程中不停止，且第一可视***430仅在没有缺陷的安装区域上停止以拍摄图案，因此，缺陷检查和图案拍摄花费的时间缩短。

图12是用于描述根据本发明另一实施方式的检查半导体封装的PCB的方法的原理图。

参照图12，检查半导体封装的PCB的方法的步骤（b）可进一步包括：将第一可视***430传送到形成于第一安装区域边缘部分处的第一参考位置、在第一参考位置处多次拍摄第一安装区域的第一图案、以及在将第一可视***430移动到形成于第一安装区域另一边缘部分处的第二参考位置的同时，关于是否存在第一安装区域的标记进行拍摄。

对此，步骤（b）可进一步包括：当未感测到标记时，在将第一可视***430停在第一安装区域的第二参考位置之后，在第二参考位置处多次拍摄第一安装区域的第二图案。另一方面，当感测到第一安装区域的标记时，可将第一可视***430传送到与第一安装区域相邻的第二安装区域的第一参考位置，而不是将第一可视***430停在第一安装区域的第二参考位置处。当第一可视***430具有宽视场时，可使用拍摄安装区域的全部图案的方法。另一方面，当可视***具有窄视场时，可使用拍摄安装区域的多个局部图案的方法。图11中所示的实施方式应用拍摄全部图案的方法，图12中所示的实施方式应用拍摄局部图案的方法。

参照图12，布置具有第一、第二和第三安装区域51，52和53（其上安装有通过切割晶片W而形成的多个芯片）的PCB，并且可通过预对准单元600或接合台700执行PCB的标记检查和/或图案拍摄。

对此，为了拍摄任意一个安装区域的全部图案，在相应安装区域的至少两个边缘部分处拍摄局部图案（即第一和第二图案）。因而，将第一可视***430传送到形成于第一安装区域51的边缘部分51a处的第一参考位置P1，然后在第一参考位置P1处多次拍摄第一安装区域51的第一图案。

随后，在第一可视***430传送到形成于第一安装区域51的另一边缘部分51b处的第二参考位置P3的同时，拍摄第一安装区域51的标记。用于拍摄是否存在标记的第一可视***430的位置P2可为第一可视***430在第一安装区域51的第一和第二参考位置P1和P3之间的移动路径。第一和第二参考位置P1和P3可设置在第一安装区域51的对角线方向。

因为第一安装区域51没有被作出标记，所以第一可视***430没有感测到标记，因而确定第一安装区域51不具有缺陷。此外，为了拍摄第二图案，第一可视***430移动到第一安装区域51的第二参考位置P3，在将第一可视***430停在第一安装区域51的第二参考位置P3之后，在第二参考位置P3处多次拍摄第一安装区域51的第二图案。

对此，如上所述，控制单元可根据被多次检查的第一和第二图案的位置值，分别确定第一安装区域51的第一和第二图案的位置。

此外，第一可视***430移动到形成在第二安装区域52的边缘部分52a中的第一参考位置P4，在第二安装区域52的第一参考位置P4处多次拍摄第二安装区域52的第一图案。

之后，在从第二安装区域52的第一参考位置P4传送到形成于另一边缘部分52b中的第二参考位置的同时，执行第二安装区域52的缺陷检查。对此，第二安装区域52被作出标记，因而第一可视***430感测到标记。当感测到标记时，确定第二安装区域52具有缺陷，其上不安装芯片。因而，第一可视***430不移动到形成于第二安装区域52的另一边缘部分52b中的第二参考位置，而是移动到与第二安装区域52相邻的第三安装区域53。

此外，在第三安装区域53中，在形成于边缘部分53a中的第一参考位置P6处拍摄第一图案，并在第一可视***430从第一参考位置P6传送到第二参考位置P8的同时进行拍摄以确认是否存在标记，如图在第一安装区域51中那样。

对此，第三安装区域53没有被作出标记，因而第一可视***430移动到第二参考位置P8并多次拍摄第三安装区域53的第二图案。

即使在拍摄局部图案的过程中，第一可视***430在第一和第二图案的拍摄操作之间不停止，而是拍摄标记以感测是否存在缺陷，因而缩短了检查时间。

同时，图10中所示的PCB30在一侧设置有缺陷显示单元36。在具有这种结构的PCB30中，可依次执行所有安装区域的标记检查和相应安装区域的图案检查。特别是，在第一可视***430连续移动的同时可拍摄缺陷显示单元36，通过缺陷显示单元36获取的关于安装区域是否存在缺陷的信息可被输入到控制单元。之后，当第一可视***430不停止地完成对缺陷显示单元36的拍摄时，控制单元控制第一可视***430仅移动到不具有缺陷的安装区域，且第一可视***430可拍摄每个安装区域的图案。

如上所述，根据本发明实施方式的检查半导体封装的PCB的方法，可快速检查PCB的安装区域的缺陷。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，当拍摄每个安装区域的图案时可提高精度。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可在倒装芯片接合工艺之前快速精确地执行PCB的缺陷检查和图案检查。

如上所述，根据本发明实施方式的检查半导体封装的PCB的方法，可快速精确执行PCB的安装区域的图案检查。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，当拍摄每个安装区域的图案时可提高精度。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可充分确保总检查时间而不降低倒装芯片接合装置的总的每小时产量（UPH）。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可使传送线的传送操作最少化，解决与由于产生热量而导致的位置误差有关的问题，并可防止由于传送操作产生的振动导致的拍摄精度降低。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可快速检查PCB的安装区域的缺陷。

此外，根据本发明实施方式的检查半导体封装的PCB的方法，可在倒装芯片接合工艺之前快速精确地执行PCB的缺陷检查和图案检查。

在不脱离本发明的精神或范围的情况下，本发明可进行各种修改和变化，这对于所属领域普通技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求书范围及其等效范围内的对本发明的所有修改和变化。

Claims (15)

1.一种检查半导体封装的印刷电路板PCB的方法，所述方法通过接合装置执行，所述接合装置包括：晶片供给单元；接合台；用于将多个芯片传送到所述接合台的接合提取器；以及第一可视***，所述第一可视***用于拍摄所述PCB的安装区域，在所述安装区域上允许分别安装所述芯片，所述方法包括：

(a)制备具有多个安装区域的PCB，其中在所述多个安装区域上将要分别安装所述多个芯片；

(b)通过使用所述第一可视***对设置于所述接合台上的PCB的各个安装区域执行多次图像拍摄，以获得所述PCB的各个安装区域的多个位置值；和

(c)根据所述PCB的各个安装区域的多个位置值，确定所述PCB的各个安装区域的最终位置值，

其中在改变选自下列条件构成的集合中的至少一个条件的同时，通过拍摄多个图像执行步骤(b)，所述条件包括：光强、曝光时间、光源类型和距所述PCB的距离。

2.根据权利要求1所述的方法，其中所述第一可视***设置在所述接合提取器的一侧。

3.根据权利要求1所述的方法，其中各个安装区域的最终位置值是各个安装区域的多个位置值的平均值。

4.根据权利要求1所述的方法，其中各个安装区域的最终位置值是通过滤除噪声值或预定范围内的值而获得的多个位置值的平均值。

5.根据权利要求1所述的方法，其中所述接合装置还包括检查单元，所述检查单元包括用于检查安装于所述PCB上的芯片的安装状态的第二可视***，

其中所述检查单元使用所述第二可视***多次检查安装于所述PCB上的每个芯片。

6.根据权利要求1或5所述的方法，其中所述接合装置还包括：焊剂单元，所述焊剂单元用于保持焊剂被涂布在通过所述接合提取器从所述晶片供给单元传送的每个芯片上；以及第三可视***，所述第三可视***设置在所述焊剂单元的一侧并用于检查通过所述接合提取器传送的每个芯片的下表面，

其中所述焊剂单元和所述第三可视***设置在平行于Y轴方向的轴上。

7.根据权利要求1所述的方法，其中所述安装区域包括第一安装区域和第二安装区域，

其中步骤(b)还包括下述步骤：在将所述第一可视***移动到所述第一安装区域的同时关于所述第一安装区域是否存在标记进行拍摄，以检测是否具有标记。

8.根据权利要求7所述的方法，其中步骤(b)包括下述步骤：当感测到所述第一安装区域的标记时，所述第一可视***不停在所述第一安装区域的参考位置处，而是在所述第一可视***移动到与所述第一安装区域相邻的所述第二安装区域的同时对所述第二安装区域的标记进行连续拍摄。

9.根据权利要求1所述的方法，其中所述安装区域包括第一安装区域和第二安装区域，

其中步骤(b)还包括下述步骤：

将所述第一可视***移动到形成于所述第一安装区域的边缘部分处的第一参考位置；

在所述第一参考位置处多次拍摄所述第一安装区域的第一图案；以及

在将所述第一可视***移动到形成于所述第一安装区域的另一边缘部分处的第二参考位置的同时，关于所述第一安装区域是否存在标记进行拍摄。

10.根据权利要求9所述的方法，还包括：当未感测到所述标记时，在将所述第一可视***停在所述第一安装区域的第二参考位置之后，在所述第二参考位置处多次拍摄所述第一安装区域的第二图案。

11.根据权利要求9所述的方法，还包括：当感测到所述标记时，将所述第一可视***移动到与所述第一安装区域相邻的所述第二安装区域的第一参考位置，而不是将所述第一可视***停在所述第一安装区域的第二参考位置处。

12.根据权利要求8或9所述的方法，还包括：通过检查所述PCB的基准标记确认每个安装区域的参考位置。

13.根据权利要求10所述的方法，其中根据被多次检查的第一和第二图案的位置值，分别确定所述第一安装区域的第一和第二图案的位置。

14.一种检查半导体封装的印刷电路板PCB的方法，所述方法通过接合装置执行，所述接合装置包括：晶片供给单元；接合台；用于将多个芯片传送到所述接合台的接合提取器；以及第一可视***，所述第一可视***用于拍摄所述PCB的安装区域，在所述安装区域上允许分别安装所述芯片，所述安装区域包括第一安装区域和第二安装区域，所述方法包括：

(a)制备具有多个安装区域的PCB，其中在所述多个安装区域上将要分别安装所述多个芯片；

(b)通过使用所述第一可视***对设置于所述接合台上的PCB的各个安装区域执行多次图像拍摄，以获得所述PCB的各个安装区域的多个位置值；和

(c)根据所述PCB的各个安装区域的多个位置值，确定所述PCB的各个安装区域的最终位置值，

其中步骤(b)还包括下述步骤：在将所述第一可视***移动到所述第一安装区域的同时关于所述第一安装区域是否存在标记进行拍摄，以检测是否具有标记。

15.根据权利要求14所述的方法，其中步骤(b)包括下述步骤：当感测到所述第一安装区域的标记时，所述第一可视***不停在所述第一安装区域的参考位置处，而是在所述第一可视***移动到与所述第一安装区域相邻的所述第二安装区域的同时对所述第二安装区域的标记进行连续拍摄。