KR102153002B1 - 프린지 필드형 액정표시장치 및 그 제조방법 - Google Patents
프린지 필드형 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR102153002B1 KR102153002B1 KR1020140079805A KR20140079805A KR102153002B1 KR 102153002 B1 KR102153002 B1 KR 102153002B1 KR 1020140079805 A KR1020140079805 A KR 1020140079805A KR 20140079805 A KR20140079805 A KR 20140079805A KR 102153002 B1 KR102153002 B1 KR 102153002B1
- Authority
- KR
- South Korea
- Prior art keywords
- connection pattern
- layer
- contact hole
- electrode
- forming
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000010409 thin film Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000011159 matrix material Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 133
- 238000002161 passivation Methods 0.000 claims description 40
- 239000010949 copper Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 8
- -1 copper nitride Chemical class 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 229910016547 CuNx Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241000872198 Serjania polyphylla Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명의 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치 및 그 제조방법은 컬러 필터 온 박막 트랜지스터 구조를 적용하여 연결 패턴을 이용하여 드레인 전극과 화소 전극을 접속하여 단차가 낮아져 안정적으로 접속되는 효과를 제공하는 한편, 하프-톤(halftone) 노광을 이용하여 연결 패턴과 블랙매트릭스를 어레이 기판에 공통 전극과 함께 형성함으로써 공정을 단순화하는 한편, 블랙매트릭스를 어레이 기판에 형성함에 따라 어레이 기판과의 정렬 마진을 고려할 필요가 없어 선 폭을 감소시킬 수 있게 되며, 개구율이 향상하기 위한 것이다.
Description
본 발명은 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 컬러 필터 온 박막 트랜지스터 구조를 적용한 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정 셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
일반적으로, 액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 컬러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
이러한 박막 트랜지스터 기판과 컬러 필터 기판을 합착하여 액정을 주입 및 봉입하여 액정 패널을 완성하거나, 두 기판 중 어느 하나에 액정을 형성한 다음 합착하여 액정 패널을 완성하게 된다. 이때, 컬러 필터 기판의 컬러 필터가 박막 트랜지스터 기판의 화소 전극과 일대일로 대응되도록 두 기판을 정렬시켜 합착하게 된다. 그런데, 두 기판의 정렬이 바르지 못한 경우 빛샘 불량이 발생하게 된다.
이를 방지하기 위하여, 컬러 필터 기판의 블랙 매트릭스 폭을 넓게 형성하는 방안이 있으나, 이는 개구율 저하를 초래한다.
따라서, 최근에는 컬러 필터를 박막 트랜지스터 기판에 형성하는 컬러 필터 온 박막 트랜지스터(Color Filter On Thin Film Transistor; COT) 구조가 고안되어졌다.
도 1을 참조하면, 하나의 기판 상에 컬러필터와 박막트랜지스터가 동시에 구비되는 COT형 액정표시장치에 있어서, 상기 기판(10)은, 도 1에 도시된 바와 같이, 컬러필터(50) 및 박막트랜지스터(TFT)가 형성되는데, 상기 화소 영역에는 수직 교차되어 단위 화소를 정의하는 게이트 라인(미도시) 및 데이터 라인(40)과, 상기 두 라인의 교차 지점에 형성되어 신호를 스위칭하는 박막트랜지스터와, 상기 박막트랜지스터를 포함한 상기 각 화소 영역에 형성된 컬러필터(50)와, 화소 영역을 정의한 부분의 상기 컬러필터(50)상에서 빛샘을 차광하는 불투명한 유기물질로 이루어진 블랙매트릭스(60)와, 상기 블랙매트릭스(60) 상부에 형성되어 표면을 평탄화하는 제 1 보호막(70)을 포함한다.
상기 화소 영역 내에는 프린지 필드를 형성하기 위한 제 2 보호막(90)을 사이에 두고 공통 전극(80)과 화소 전극(100)이 형성되어 있으며, 이때 상기 공통 전극(80)은 화소 영역 내에 전면에 단일패턴으로 형성되고, 화소 전극(100)은 다수개의 슬릿(미도시)을 가지도록 형성된다.
이때, 화소 전극(100)은 제 2 보호막(90), 공통 전극(80), 제 1 보호막(70) 및 컬러필터(50)을 관통하는 컨택홀(미도시)을 통해 노출된 드레인 전극(45b)와 접속된다.
이와 같이, 화소 전극이 상부에 형성되는 종래의 컬러 필터 온 박막 트랜지스터 구조를 적용한 프린지 필드형 액정표시장치는 화소 전극(100)과 드레인 전극(45b)과의 접속을 위해 제 2 보호막(90), 공통 전극(80), 제 1 보호막(70) 및 컬러필터(50)을 관통하는 컨택홀(미도시)을 구비하여야만 한다.
하지만, 종래의 액정표시장치용 어레이 기판의 화소 전극을 드레인 전극과 접속하기 위한 공정에서 적층된 층들은 단차로 인해 컨택홀이 깊어져 잔막이 발생할 수 있다.
이와 같은 종래의 문제점을 도 2를 참조하여 설명하기로 한다.
도 2는 화소 전극(100) 및 드레인 전극(45b)의 컨택 불량을 보여주는 도면이다. 도 2에 도시한 바와 같이, 컨택홀(미도시)을 형성하는 식각 공정에서 컨택홀 내부에 형성된 제2보호막(90)의 깊은 단차로 인해 제2보호막이 완전히 식각되지 않고 잔막(70a)으로 남은 경우, 제2보호막(90)의 잔막(70a)으로 인해 드레인 전극(45b)과 화소 전극(200)간의 컨택이 이루어 지지 않는 문제가 발생할 수 있다.
뿐만 아니라, 종래에는 COT 구조의 프린지 필드형 액정표시장치에서는, 상기 빛샘을 차광하는 불투명한 유기물질을 패터닝공정으로 블랙매트릭스가 형성된다. 그러나, 블랙 매트릭스를 형성하기 위해서는 마스크공정이 추가적으로 필요하므로 공정수가 증가하여 생산성 저하 및 제조 원가 상승이 초래되는 문제점이 발생할 수 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 깊은 단차로 인해 발생할 수 있는 잔막 문제를 개선하고, 마스크 공정수를 줄일 수 있는 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 프린지 필드형 액정표시장치는 화소부를 포함하는 기판; 상기 제 1 기판의 화소부에 서로 교차하여 화소 영역을 정의하는 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 형성되며, 게이트 전극과 반도체층과 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터; 상기 박막 트랜지스터가 형성된 기판 상에 각 화소 영역에 형성된 컬러 필터; 상기 컬러 필터의 일부가 제거 되어 상기 드레인 전극을 노출시키는 제 1 컨택홀; 상기 컬러 필터상에 형성된 제 1 보호막; 상기 제 1 보호막의 일부가 제거 되어 상기 드레인 전극을 노출시키는 제 2 컨택홀; 상기 제 1 보호막 상에 상기 박막 트랜지스터가 형성된 영역과 이격되며 화소 영역에 단일 패턴으로 형성된 공통 전극; 상기 박막 트랜지스터가 형성된 영역 상에 형성된 연결 패턴; 상기 공통 전극과 상기 연결 패턴 상에 형성된 제 2 보호막; 상기 제 2 보호막의 일부가 제거 되어 상기 연결 패턴을 노출시키는 제3 컨택홀; 상기 제2보호막 상에 형성되고 상기 연결 패턴을 통해 상기 드레인 전극과 전기적으로 접속되도록 형성된 화소 전극을 포함한다.
본 발명에 따른 프린지 필드형 액정표시장치의 제조방법은 화소부를 포함하는 제1 기판을 제공하는 단계; 상기 기판의 화소부에 제1 도전막으로 이루어진 게이트 전극과 게이트 라인을 형성하는 단계; 상기 게이트 전극과 게이트 라인이 형성된 제 1 기판 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막이 형성된 제 1 기판의 화소부에 반도체층과 제2 도전막으로 이루어진 소스 전극과 드레인 전극을 형성하며, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인을 형성하는 단계; 상기 제 1 기판의 각 화소 영역에 컬러 필터를 형성하는 단계; 상기 컬러 필터를 선택적으로 제거하여 상기 드레인 전극의 일부를 노출시키는 제 1 컨택홀을 형성하는 단계; 상기 컬러 필터가 형성된 기판 위에 제 1 보호막을 형성하는 단계; 상기 제 1 보호막을 선택적으로 제거하여 상기 드레인 전극의 일부를 노출시키는 제 2 컨택홀을 형성하는 단계; 상기 제1 보호막 및 제1 및 제2 컨택홀에 의해 노출된 상기 드레인 전극 상에 제3 도전막과 제4 도전막을 차례로 형성하는 단계; 상기 제3 도전막 및 상기 제4 도전막이 형성된 기판 상에 하프-톤 마스크를 이용하여 상기 화소 영역에 제3 도전막을 패터닝하여 공통 전극을 형성하며, 상기 박막 트랜지스터 영역에 제3 도전막 및 제4 도전막을 패터닝하여 연결 패턴을 형성하는 단계; 상기 제 1 기판 위에 제 2 보호막을 형성하는 단계; 상기 제 2 보호막을 선택적으로 제거하여 상기 연결 패턴의 일부를 노출시키는 제 3 컨택홀을 형성하는 단계; 및 상기 제 2 보호막 및 상기 제 3 컨택홀을 통해 노출된 연결패턴 상에 제5 도전막을 형성하는 단계; 상기 기판의 화소영역에 제5 도전막을 패터닝하여 화소 전극을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 화소 전극이 드레인 전극과 전기적 접속할 때 단차가 낮아져 안정적으로 접속되는 효과를 제공한다.
또한, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 하프-톤(halftone) 노광을 이용하여 블랙매트릭스(Black Matrix; BM)를 어레이 기판에 공통 전극과 함께 형성함으로써 1번의 포토리소그래피 공정의 생략으로 제조비용이 절감되는 효과를 제공한다.
도 1은 종래 컬러 필터를 박막 트랜지스터 기판에 형성하는 프린지 필드형 액정표시장치를 개략적으로 나타내는 단면도이다.
도 2는 종래의 잔막 문제를 나타내는 단면도이다.
도 3은 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판
일부를 개략적으로 나타내는 평면도이다.
도 4는 도 3에 도시된 어레이 기판의 A1-A2선에 따른 어레이 기판 일부를 개략적으로 나타내는 단면도이다.
도 5a 내지 도 5g는 상기 도 3에 도시된 어레이 기판의 A1-A2선에 따른 제조공정을 순차적으로 나타내는 평면도이다.
도 6a 내지 도 6g는 상기 도 3에 도시된 어레이 기판의 A1-A2선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 2는 종래의 잔막 문제를 나타내는 단면도이다.
도 3은 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판
일부를 개략적으로 나타내는 평면도이다.
도 4는 도 3에 도시된 어레이 기판의 A1-A2선에 따른 어레이 기판 일부를 개략적으로 나타내는 단면도이다.
도 5a 내지 도 5g는 상기 도 3에 도시된 어레이 기판의 A1-A2선에 따른 제조공정을 순차적으로 나타내는 평면도이다.
도 6a 내지 도 6g는 상기 도 3에 도시된 어레이 기판의 A1-A2선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도 3은 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도 4는 도 3에 도시된 어레이 기판의 A1-A2선에 따른 어레이 기판 일부를 개략적으로 나타내는 단면도이다.
참고로, 도면에는 설명의 편의를 위해 적색(R)의 서브-컬러 필터로 구성되는 하나의 화소를 예를 들어 나타내고 있으며, 또한 실제의 액정표시장치에서는 M개의 게이트 라인과 N개의 데이터 라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
상기 도면들에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)은 어레이 기판(110), 게이트 전극(121), 게이트 절연막(130), 반도체층(141), 소스 전극(145a), 드레인 전극(145b), 컬러 필터(150), 제 1 보호막(160), 공통 전극(170), 블랙매트릭스(180), 연결 패턴(185), 제 2 보호막(190) 및 화소 전극(200)을 포함하여 이루어진다.
상기 어레이 기판(110) 위에 종횡으로 배열되어 화소 영역을 정의하는 게이트 라인(120)과 데이터 라인(140)이 형성되어 있다. 또한, 상기 게이트 라인(120)과 데이터 라인(140)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소 영역 내에는 프린지 필드를 발생시켜 액정분자를 구동시키는 공통 전극(170)과 다수의 슬릿(op)을 가진 화소 전극(200)이 형성되어 있다.
상기 박막 트랜지스터는 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진다.
상기 게이트 전극(121)은 상기 어레이 기판(110) 상에 형성된다. 이 때, 게이트 전극(121)은 상기 게이트 라인(120)과 동일한 게이트 금속층으로 이루어질 수 있으며, 상기 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 게이트 절연막(130)은 상기 게이트 전극(121)과 상기 소스 전극(145a) 및 드레인 전극(145b)의 절연을 위하여 게이트 전극(121) 상에 형성되어 있다. 상기 게이트 절연막(130)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기절연물로 이루어질 수 있다
상기 반도체층(141)은 상기 게이트 절연막(130) 상에 형성되어 있다. 상기 게이트 전극(121)에 공급되는 게이트 전압에 의해 상기 소스 전극(145a)과 드레인 전극(145b) 간에 전도채널이 형성된다. 상기 반도체층(141)은 실리콘계 반도체 물질로 이루어질 수도 있고 산화물 반도체 물질로 이루어질 수도 있다.
또한, 반도체층(141)의 소스 영역 및 드레인 영역은 오믹-컨택층(143)을 통해 상기 소오 전극 및 드레인 전극(145a, 145b)과 오믹-컨택을 형성하게 된다.
상기 소스 전극(145a)과 드레인 전극(145b)은 상기 반도체층(141) 상에서 서로 이격되어 있다. 상기 소스 전극(145a)과 드레인 전극(145b)은 상기 데이터 라인(140)과 동일한 데이터 금속층으로 이루어질 수 있으며, 상기 데이터 금속층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 컬러 필터(150)는 상기 박막 트랜지스터가 형성된 어레이 기판(110)에 화소 영역별로 구분되도록 박스 형태으로 형성된다. 이 때, 컬러 필터(150)는 게이트 라인(120) 및 데이터 라인(140)과 중첩되지 않도록 이격되거나 부분적으로 중첩되게 형성되며, 드레인 전극(145b)의 일부를 노출시키는 제 1 컨택홀(150a)를 가지도록 형성된다.
상기 제 1 보호막(160)은 상기 컬러 필터(150) 상에 형성되어 있다. 상기 제 1 보호막(160)은 포토아크릴(PAC)과 같은 유기절연물질로 형성되어 하부기판을 평탄화 시킨다.
또한, 상기 제 1 보호막(160)은 드레인 전극(145b)의 일부를 노출시키는 제 2 컨택홀(160a)을 가지도록 형성된다.
상기 공통 전극(170)은 상기 제1 보호막(160) 상에 형성되어 있다. 상기 공통 전극(170)은 상기 제 2 보호막(190)을 사이에 두고 상기 화소 전극(200)과 함께 프린지 필드(field)를 형성하여 액정(미도시)의 배열방향을 조절한다.
또한, 상기 공통 전극(170)은 상기 박막 트랜지스터가 형성된 영역을 이격시키며 화소 영역 전체에 형성되어 있으며, 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성된다.
상기 블랙매트릭스(180)는 상기 화소 영역을 구분하고 상기 게이트 라인(120) 및 데이터 라인(140)으로 빛이 새는 것을 방지하기 위해, 상기 게이트 라인(120) 및 데이터 라인(140)와 중첩된 영역의 상기 공통 전극 상에 불투명한 금속물질로 블랙매트릭스(180)를 형성한다.
또한, 상기 블랙매트릭스(180)는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 이중막으로 사용 시 저반사 효과가 좋은 알루미늄(Al), 구리(Cu), 질화구리(CuNx)와 같은 구리 합금, 몰리브덴(Mo) 및 몰리브덴 티타늄(MoTi)과 같은 몰리브덴 합금 등의 불투명한 도전물질로 형성된다.
상기 연결 패턴(185)은 상기 박막 트랜지스터 상부 영역에 2층 이상의 다중층으로 이루어지는데, 상부 연결 패턴(180a)과 하부 연결 패턴(170a)로 구성되어 형성된다.
또한 하부 연결 패턴(170a)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성되며, 상부 연결 패턴(180a)은 알루미늄(Al), 구리(Cu), 질화구리(CuNx)와 같은 구리 합금, 몰리브덴(Mo) 및 몰리브덴 티타늄(MoTi)과 같은 몰리브덴 합금 등의 불투명한 도전물질로 형성된다.
제 2 보호막(190)은 상기 공통 전극(170), 상기 블랙매트릭스(180) 및 연결 패턴(185) 상에 형성되어 있다. 상기 제 2 보호막(190)은 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)과 같은 무기절연막으로 형성할 수 있다.
또한, 상기 제 2 보호막(190)은 상기 연결 패턴(185)의 일부를 노출시키는 제 3 컨택홀(190a)을 가지도록 형성된다. 이때 상기 제 1 컨택홀 및 제 2 컨택홀과 제 3 컨택홀은 박막 트랜지스터 상부에 형성하지만 서로 중첩되지 않도록 형성된다.
상기 화소 전극(200)은 화소 영역 내에 제2 보호막(190) 및 제 3 컨택홀(190a)을 통해 연결 패턴(180a) 상부에 박스 형태로 형성되는 동시에 각각의 화소 영역 내에서 다수의 슬릿(op)을 가지도록 형성된다.
또한 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 형성된다.
상기 연결 패턴(185) 중 상기 하부 연결 패턴(170a)는 은 상기 제 1 컨택홀(150a)과 제 2 컨택홀(160a)을 통해 드레인 전극과 직접 컨택되고, 상기 상부 연결 패턴(180a)는 제 3 컨택홀을 통해 화소 전극과 직접 컨택이 된다. 이렇게 형성된 상기 연결 패턴(185)는 드레인 전극(145b)과 상기 화소 전극(200)을 전기적으로 접속하게 된다. 이때, 공통 전극(170)에는 공통전압(Vcom)이 공급되지만, 연결 패턴(185)에는 공통전압(Vcom)이 공급되지 않는다.
이와 같이 제 1 컨택홀(150a) 및 제 2 컨택홀(160a)를 통해 노출되는 상기 드레인 전극(145b)과 제 1 컨택홀(150a), 제 2 컨택홀(160a)과 중첩되지 않게 형성된 제 3 컨택홀(190a)를 통해 화소 전극(200)이 직접 컨택하는 것이 아니고, 연결 패턴(185)를 통해 접속되므로, 상기 연결 패턴(185)를 통해 드레인 전극(145b)과 상기 화소 전극(200)이 접속되므로 하부 기판에 컬러 필터를 형성하여 컨택홀이 깊을 경우 한번의 공정으로 식각되지 않아 남을 수 있는 하부 잔막 문제를 해결할 수 있다.
이하, 상기와 같이 구성되는 프린지 필드형 액정표시장치의 어레이 기판 제조방법을 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5g는 상기 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.
도 6a 내지 도 6g는 상기 도 3에 도시된 어레이 기판의 A1-A2선에 따른 제조공정을 순차적으로 나타내는 단면도이다
도 5a 및 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트 전극(121)과 게이트 라인(120)을 형성한다.
이때, 상기 게이트 전극(121)과 게이트 라인(120)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
다음으로, 도 5b 및 도 6b에 도시된 바와 같이, 상기 게이트 전극(121)과 게이트 라인(120)이 형성된 어레이 기판(110) 전면에 게이트 절연막(130), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소스 전극과 드레인 전극 및 데이터 라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 반도체층(141)을 형성하며, 상기 반도체층(141) 상부에 상기 제 2 도전막으로 이루어진 소스 전극(145a)과 드레인 전극(145b)을 형성한다.
이때, 상기 제 2 마스크 공정을 통해 상기 어레이 기판(110)의 데이터 라인 영역에 상기 제 2 도전막으로 이루어진 데이터 라인(140)을 형성한다.
이때, 상기 반도체층(141) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 반도체층(141)의 소스/드레인 영역과 상기 소스/드레인 전극(145a, 145b) 사이를 오믹-컨택(ohmic contact)시키는 오믹-컨택층(143)이 형성되게 된다.
또한, 상기 데이터 라인(140) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터 라인(140)과 실질적으로 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴과 제 1 n+ 비정질 실리콘 박막패턴이 각각 형성되게 된다.
여기서, 본 발명의 실시예에 따른 상기 반도체층(141), 소스 전극(145a), 드레인 전극(145b) 및 데이터 라인(140)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 2 마스크공정)을 통해 동시에 형성할 수 있게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 반도체층(141), 소스 전극(145a), 드레인 전극(145b) 및 데이터 라인(140)은 2번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 5c 및 도 6c에 도시된 바와 같이, 상기 반도체층(141), 소스 전극(145a), 드레인 전극(145b) 및 데이터 라인(140)이 형성된 어레이 기판(110) 전면에 감광 특성의 컬러 레지스트를 도포하고 마스크(제 3 내지 제 5 마스크공정)를 이용하여 광을 조사한 후, 현상액을 작용시켜 원하는 패턴을 형성함으로써 각 화소 영역에 적색(R), 녹색(G) 및 청색(B)의 컬러 필터(150)를 형성한다.
이때, 각각의 컬러 필터는 게이트 라인(120) 및 데이터 라인(140)의 일부 영역과 중첩되며, 각각의 컬러 필터와 않도록 이격되거나 부분적으로 중첩되게 형성되며, 드레인 전극(145b)의 일부를 노출시키는 제 1 컨택홀(150a)를 가지도록 형성된다.
다음으로, 도 5d 및 도 6d에 도시된 바와 같이, 상기 컬러 필터(150)가 형성된 어레이 기판(110) 전면에 제 1 보호막(160)을 형성한다.
이때, 상기 제 1 보호막(160)은 포토아크릴(PAC)과 같은 유기절연물질로 형성할 수 있다.
이후, 포토리소그래피공정(제 6 마스크공정)을 통해 상기 제 1 보호막(160)을 선택적으로 제거함으로써 상기 드레인 전극(145a)의 일부를 노출시키는 제 2 컨택홀(160a)을 형성한다.
다음으로, 도 5e 및 도 6e에 도시된 바와 같이, 상기 제 1 보호막(160)이 형성된 어레이 기판(110) 전면에 차례대로 제 3 도전막과 제 4 도전막을 형성한다.
이때, 상기 제 3 도전막은 공통 전극, 연결 패턴을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질로 이루어질 수 있다.
또한, 상기 제 4 도전막은 블랙매트릭스, 연결 패턴을 구성하기 위해 ITO 또는 IZO와 이중막으로 사용 시 저반사 효과가 좋은 알루미늄(Al), 구리(Cu), 질화구리(CuNx)와 같은 구리 합금, 몰리브덴(Mo) 및 몰리브덴 티타늄(MoTi)과 같은 몰리브덴 합금 등의 불투명한 도전물질로 이루어질 수 있다.
이후, 포토리소그래피공정(제 7 마스크 공정)을 통해 상기 제 3 도전막 및 제 4 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소 영역에 상기 제 3 도전막으로 이루어진 공통 전극(170)을 형성된다.
또한 상기 박막 트랜지스터 상부 영역에 각각 상기 제 3 도전막으로 이루어진 하부 연결패턴(170a) 및 상기 제 4 도전막으로 이루어진 상부 연결패턴(180a)이 형성되며, 상기 하부 연결패턴(170a)와 상부 연결패턴(180a)은 동일한 형태로 패터닝되며 연결패턴(185)를 형성한다.
이때, 상기 제 7 마스크 공정을 통해 상기 어레기 기판(110)의 게이트 라인 및 데이터 라인 영역에 공통 전극 상부에 제 4 도전막으로 이루어진 블랙매트릭스(180)를 형성한다.
여기서, 본 발명의 실시예에 따른 상기 공통 전극(170), 연결패턴(185) 및 블랙매트릭스(180)는 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 7 마스크공정)을 통해 동시에 형성할 수 있게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 공통 전극(170), 연결패턴(185) 및 블랙매트릭스(180)은 2번의 마스크공정을 통해 형성할 수도 있다.
이와 같이, 본 발명의 실시예에 따르면, 상기 상기 박막 트랜지스터와 게이트 라인(120) 및 데이터 라인(140)으로 빛이 새는 것을 방지하기 위해 상기 박막 트랜지스터와 게이트 라인(120) 및 데이터 라인(140) 영역의 상기 공통 전극(170) 위에 불투명한 금속물질로 블랙매트릭스(180)를 형성하는데, 이때 하프-톤(halftone) 노광을 이용하여 상기 공통 전극(170)과 함께 상기 어레이 기판(110)에 블랙매트릭스(180)을 형성함으로써 1번의 포토리소그래피 공정을 생략할 수 있다.
또한, 블랙매트릭스(180)을 하부 어레이 기판(110)에 형성함에 따라 어레이 기판(110)과의 정렬 마진을 고려할 필요가 없어 선 폭을 감소시킬 수 있게 되며, 개구율이 향상될 수 있다.
다음으로, 도 5f 및 도 6f에 도시된 바와 같이, 상기 공통 전극(170), 연결패턴(185) 및 블랙매트릭스(180)가 형성된 어레이 기판(110) 전면에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)과 같은 무기 절연 물질로 어레기 기판을 평탄화시키는 제 2 보호막(190)을 형성한다.
이후, 포토리소그래피공정(제 8 마스크공정)을 통해 상기 제 2 보호막(190)을 선택적으로 제거함으로써 상기 연결 패턴(185)의 일부를 노출시키는 제 3 컨택홀(190a)를 형성한다.
이때, 제 3 컨택홀(190a)은 박막 트랜지스터 상부에 형성하지만 제 1 컨택홀(150a) 및 제 2 컨택홀(160a)과 중첩되지 않도록 형성한다.
다음으로, 도 5g 및 도 6g에 도시된 바와 같이, 상기 제 2 보호막(190)이 형성된 어레이 기판(110) 전면에 투명한 도전물질로 이루어진 제 5 도전막을 형성한 후, 포토리소그래피공정(제 9 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 어레이 기판(110)의 화소 영역에 다수의 슬릿(op)을 가진 화소 전극(200)을 형성한다.
이때, 제 2 보호막(190)에 중에서 제 3 컨택홀(190a) 내부에도 화소 전극(200)이 형성된다. 연결 패턴(185)를 통해 드레인 전극(145b)과 화소 전극(200)이 전기적으로 접속된다.
도시하지는 않았지만, 본 발명의 실시예에 따른 어레이 기판(110)은 컬럼 스페이서(미도시)에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 대향기판(미도시)과 대향하여 합착시키고 그 사이에 액정층을 형성하여 본 발명의 실시예에 따른 프린지 필드형 액정표시장치를 형성한다.
여기서, 상기 본 발명의 실시예의 프린지 필드형 액정표시장치는 이상은 게이트 전극(121)이 반도체층(141)의 아래에 형성되는 바텀 게이트(Bottom Gate) 구조에 대해서 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 게이트 전극(121)이 반도체층(141)의 위에 형성되는 탑 게이트(Top gate) 구조를 포함한다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110 : 어레이 기판
120 : 게이트 라인 121 : 게이트 전극
140 : 데이터 라인 141 : 액티브층
145a : 소스 전극 145b : 드레인 전극
150 : 컬러 필터 160 : 제 1 보호막
170 : 공통 전극 180 : 블랙매트릭스
185 : 연결 패턴
170a : 하부 연결 패턴 180a : 상부 연결 패턴
190 : 제 2 보호막 200 : 화소 전극
150a : 제 1 컨택홀 160a : 제 2 컨택홀
190a : 제 3 컨택홀
120 : 게이트 라인 121 : 게이트 전극
140 : 데이터 라인 141 : 액티브층
145a : 소스 전극 145b : 드레인 전극
150 : 컬러 필터 160 : 제 1 보호막
170 : 공통 전극 180 : 블랙매트릭스
185 : 연결 패턴
170a : 하부 연결 패턴 180a : 상부 연결 패턴
190 : 제 2 보호막 200 : 화소 전극
150a : 제 1 컨택홀 160a : 제 2 컨택홀
190a : 제 3 컨택홀
Claims (12)
- 화소부를 포함하는 기판;
상기 기판의 화소부에 서로 교차하여 화소 영역을 정의하는 게이트 라인과 데이터 라인;
상기 게이트 라인과 데이터 라인의 교차 영역에 형성되며, 게이트 전극과 반도체층과 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터;
상기 박막 트랜지스터가 형성된 기판 상에 각 화소 영역에 형성된 컬러 필터;
상기 컬러 필터의 일부가 제거 되어 상기 드레인 전극을 노출시키는 제 1 컨택홀;
상기 컬러 필터상에 형성된 제 1 보호막;
상기 제 1 보호막의 일부가 제거 되어 상기 드레인 전극을 노출시키는 제 2 컨택홀;
상기 제 1 보호막 상에 상기 박막 트랜지스터가 형성된 영역과 이격되며 화소 영역에 단일 패턴으로 형성된 공통 전극;
상기 박막 트랜지스터가 형성된 영역 상에 형성된 연결 패턴;
상기 공통 전극과 상기 연결 패턴 상에 형성된 제 2 보호막;
상기 제 2 보호막의 일부가 제거 되어 상기 연결 패턴을 노출시키는 제3 컨택홀;
상기 제2보호막 상에 형성되고 상기 연결 패턴을 통해 상기 드레인 전극과 전기적으로 접속되도록 형성된 화소 전극,
상기 게이트 라인 및 상기 데이터 라인 영역의 상기 공통 전극 상에 형성된 블랙매트릭스을 포함하며,
상기 연결 패턴은 동일한 형태를 갖는 하부 연결 패턴 및 상부 연결 패턴의 이중층으로 구성되고,
상기 하부 연결 패턴은 상기 공통 전극과 동일한 물질로 형성되며, 상기 상부 연결 패턴은 상기 블랙매트릭스와 동일한 물질로 형성되는, 프린지 필드형 액정표시장치. - 제 1 항에 있어서,
상기 제 3 컨택홀은 제 1 컨택홀 또는 제 2 컨택홀과 중첩되지 않게 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치. - 삭제
- 제 1 항에 있어서,
상기 하부 연결 패턴은 상기 제 1 컨택홀 및 제 2 컨택홀을 통해 드레인 전극과 컨택되고, 상기 상부 연결 패턴은 상기 제 3 컨택홀을 통해 화소 전극과 컨택되는 것을 특징으로 하는 프린지 필드형 액정표시장치. - 제 1 항에 있어서,
상기 하부 연결 패턴은 인듐-틴-옥사이드(Indium Tin Oxide;ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명한 도전물질로 이루어진 것을 특징으로 하는 프린지 필드형 액정표시장치. - 제 1 항에 있어서,
상기 상부 연결 패턴은 알루미늄(Al), 구리(Cu), 질화구리(CuNx) 합금, 몰리브덴(Mo) 또는 몰리브덴 티타늄(MoTi) 합금의 불투명한 도전물질로 이루어진 것을 특징으로 하는 프린지 필드형 액정표시장치. - 삭제
- 화소부를 포함하는 기판을 제공하는 단계;
상기 기판의 화소부에 제1 도전막으로 이루어진 게이트 전극과 게이트 라인을 형성하는 단계;
상기 게이트 전극과 게이트 라인이 형성된 기판 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막이 형성된 기판의 화소부에 반도체층과 제2 도전막으로 이루어진 소스 전극과 드레인 전극을 형성하며, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인을 형성하는 단계;
상기 기판의 각 화소 영역에 컬러 필터를 형성하는 단계;
상기 컬러 필터를 선택적으로 제거하여 상기 드레인 전극의 일부를 노출시키는 제 1 컨택홀을 형성하는 단계;
상기 컬러 필터가 형성된 기판 위에 제 1 보호막을 형성하는 단계;
상기 제 1 보호막을 선택적으로 제거하여 상기 드레인 전극의 일부를 노출시키는 제 2 컨택홀을 형성하는 단계;
상기 제1 보호막 및 제1 및 제2 컨택홀에 의해 노출된 상기 드레인 전극 상에 제3 도전막과 제4 도전막을 차례로 형성하는 단계;
상기 제3 도전막 및 상기 제4 도전막이 형성된 기판 상에 하프-톤 마스크를 이용하여 상기 화소 영역에 제3 도전막을 패터닝하여 공통 전극을 형성하며, 박막 트랜지스터 영역에 제3 도전막 및 제4 도전막을 패터닝하여 연결 패턴을 형성하는 단계;
상기 기판 위에 제 2 보호막을 형성하는 단계;
상기 제 2 보호막을 선택적으로 제거하여 상기 연결 패턴의 일부를 노출시키는 제 3 컨택홀을 형성하는 단계; 및
상기 제 2 보호막 및 상기 제 3 컨택홀을 통해 노출된 연결패턴 상에 제5 도전막을 형성하는 단계;
상기 기판의 화소영역에 제5 도전막을 패터닝하여 화소 전극을 형성하는 단계를 포함하는 프린지 필드형 액정표시장치의 제조방법. - 제 8 항에 있어서,
상기 연결 패턴을 형성할 때 동일한 형태로 패터닝하여 상부 연결 패턴과 하부 연결 패턴의 이중층으로 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법. - 제 9 항에 있어서,
상기 제3 도전막은 인듐-틴-옥사이드(Indium Tin Oxide;ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)의 투명한 도전물질로 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법. - 제 9 항에 있어서,
상기 제4 도전막은 알루미늄(Al), 구리(Cu), 질화구리(CuNx) 합금, 몰리브덴(Mo) 또는 몰리브덴 타늄(MoTi) 합금의 불투명한 도전물질로 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법. - 제 8 항에 있어서,
상기 제 1 보호막 상에 상기 공통 전극 및 상기 연결 패턴을 형성할 때 상기 게이트 라인 및 상기 데이터 라인이 형성된 영역에 블랙매트릭스를 더 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140079805A KR102153002B1 (ko) | 2014-06-27 | 2014-06-27 | 프린지 필드형 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140079805A KR102153002B1 (ko) | 2014-06-27 | 2014-06-27 | 프린지 필드형 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160001875A KR20160001875A (ko) | 2016-01-07 |
| KR102153002B1 true KR102153002B1 (ko) | 2020-09-08 |
Family
ID=55168627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140079805A KR102153002B1 (ko) | 2014-06-27 | 2014-06-27 | 프린지 필드형 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102153002B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016137255A1 (ko) * | 2015-02-27 | 2016-09-01 | 한국전자통신연구원 | 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010014975A (ja) * | 2008-07-03 | 2010-01-21 | Toshiba Mobile Display Co Ltd | 液晶表示パネル |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101049001B1 (ko) * | 2004-05-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치 |
| KR101463026B1 (ko) * | 2007-12-11 | 2014-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101887371B1 (ko) * | 2011-07-22 | 2018-08-13 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
| KR101960363B1 (ko) * | 2011-10-12 | 2019-03-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
-
2014
- 2014-06-27 KR KR1020140079805A patent/KR102153002B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010014975A (ja) * | 2008-07-03 | 2010-01-21 | Toshiba Mobile Display Co Ltd | 液晶表示パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160001875A (ko) | 2016-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8519396B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof | |
| KR101392276B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN106802519B (zh) | 液晶显示装置及其制造方法 | |
| KR101048927B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20140083650A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101981279B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110071313A (ko) | Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법 | |
| JP5893604B2 (ja) | Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 | |
| EP1939674B1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR102164941B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
| US7652738B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| KR20120076181A (ko) | 액정표시장치의 어레이기판 및 이의 제조방법 | |
| KR102153002B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR102248240B1 (ko) | 표시장치 및 그 제조방법 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110070564A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR102390430B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR102061680B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR102084397B1 (ko) | 액정표시장치의 제조방법 | |
| KR102010394B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20080057035A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080057034A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |