KR102150022B1

KR102150022B1 - 리페어 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치

Info

Publication number: KR102150022B1
Application number: KR1020140063640A
Authority: KR
Inventors: 박경태; 김태곤; 소동윤; 조성호
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-05-27
Filing date: 2014-05-27
Publication date: 2020-09-01
Also published as: KR20150136670A; US20150348466A1; US9754532B2

Abstract

리페어 픽셀 회로는 주사 신호 및 리페어 데이터 신호에 기초하여 리페어 배선을 통해 유기 발광 다이오드로 흐르는 발광 전류의 전류량 제어하는 발광 제어부, 리페어 배선과 발광 제어부가 연결되는 제1 노드에 접속되며, 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부, 전원 전압과 발광 제어부 사이에 연결되고, 발광 전류에 대한 미러 전류를 리페어 배선 전위 초기화부에 제공하는 전류 미러부, 발광 제어 신호에 기초하여 발광 제어부와 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 스위치 및 발광 제어 신호에 기초하여 발광 제어부와 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 스위치를 포함한다.

Description

리페어 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치 {REPAIR PIXEL CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 리페어 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.

유기 발광 표시(organic light emitting display: OLED) 장치는 양극(anode)과 음극(cathode)으로부터 각기 제공되는 정공들과 전자들이 상기 양극과 음극 사이에 위치하는 발광층에서 결합하여 생성되는 광을 이용하여 영상, 문자 등의 정보를 나타낼 수 있는 표시 장치를 말한다. 이러한 유기 발광 표시 장치는 넓은 시야각, 빠른 응답 속도, 얇은 두께, 낮은 소비 전력 등의 여러 가지 장점들을 가지므로 유망한 차세대 디스플레이 장치로 각광받고 있다.

리페어 픽셀 회로는 상기 유기 발광 표기 장치의 제조 공정 중에서 발생되는 일부 불량 픽셀회로들을 대신하여 유기 발광 소자에 발광 전류를 제공하기 위해 상기 유기 발광 표기 장치의 비표시 영역에 배치될 수 있다. 상기 발광 전류는 리페어 배선을 통해 상기 유기 발광 소자로 전달된다. 다만, 표시 패널 내에 추가된 리페어 배선으로 인해, 리페어 배선과 인접한 다른 배선들과 상기 리페어 배선 사이에 커플링 및 이에 의한 기생 커패시턴스가 발생할 수 있다. 상기 기생 커패시턴스 등에 의해 발광 전류가 급격히 변화하여 유기 발광 다이오드가 오발광하는 문제점이 있다. 특히, 어두운 휘도를 표현하는 저계조 발광 시, 상기 발광 전류가 상승하여 명점이 시인될 수 있다.

본 발명의 일 목적은 리페어 배선 초기화부를 포함하는 리페어 픽셀 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 리페어 픽셀 회로를 포함하는 유기 발광 표시 장치를 제공하는 것이다.

다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 리페어 픽셀 회로는 주사 신호 및 리페어 데이터 신호에 기초하여 상기 리페어 배선을 통해 상기 유기 발광 다이오드로 흐르는 상기 발광 전류의 전류량 제어하는 발광 제어부, 상기 리페어 배선과 상기 발광 제어부가 연결되는 제1 노드에 접속되며, 상기 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부, 전원 전압과 상기 발광 제어부 사이에 연결되고, 상기 발광 전류에 대한 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 전류 미러부, 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 스위치 및 상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 스위치를 포함할 수 있다.

일 실시예에 의하면, 상기 전류 미러부는, 제1 단자가 상기 전원 전압에 연결되고, 제2 단자가 제1 발광 스위치에 연결되며, 게이트 단자가 상기 제2 단자와 연결되고, 상기 리페어 배선에 상기 발광 전류를 제공하는 제1 트랜지스터 및 게이트 단자가 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고, 제1 단자가 상기 전원 전압에 연결되며, 제2 단자가 상기 리페어 배선 전위 초기화부에 연결되고, 상기 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 제2 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 발광 전류 및 상기 미러 전류는 상기 제1 발광 스위치 및 상기 제2 발광 스위치가 턴-온되면 생성될 수 있다.

일 실시예에 의하면, 상기 리페어 배선 전위 초기화부는, 게이트 단자가 게이트 초기화 신호를 인가받고, 제1 단자가 게이트 로우 전압을 인가받는 제3 트랜지스터 및 게이트 단자가 상기 제3 트랜지스터의 제2 단자에 연결되고, 제1 단자가 리페어 배선 초기화 전압을 인가받으며, 제2 단자가 상기 제1 노드에 연결되는 제4 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 제3 트랜지스터는 상기 게이트 초기화 신호의 턴-온 구간에서 상기 게이트 로우 전압을 상기 제4 트랜지스터의 상기 게이트 단자에 인가하고, 상기 제4 트랜지스터의 상기 게이트 단자에 상기 게이트 로우 전압이 인가되면, 상기 제4 트랜지스터가 턴-온 되어 상기 리페어 배선의 전위를 초기화할 수 있다.

일 실시예에 의하면, 상기 미러 전류는 상기 제4 트랜지스터의 상기 게이트 단자로 제공될 수 있다.

일 실시예에 의하면, 상기 미러 전류의 크기가 클수록 상기 제4 트랜지스터가 빠르게 턴-오프될 수 있다.

일 실시예에 의하면, 상기 리페어 배선 전위 초기화부는, 상기 전원 전압과 상기 제4 트랜지스터의 상기 게이트 단자 사이에 접속되는 홀드(hold) 커패시터를 더 포함할 수 있다.

일 실시예에 의하면, 상기 발광 제어부는, 게이트 단자가 상기 주사 신호를 인가받고, 제1 단자가 상기 리페어 데이터 신호를 인가받는 제5 트랜지스터 및 게이트 단자가 구동 전압을 인가받는 제2 노드에 연결되고, 제1 단자가 상기 제1 트랜지스터의 제2 단자에 연결되며, 제2 단자가 상기 제2 발광 스위치에 연결되는 구동 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 제5 트랜지스터는 상기 주사 신호의 턴-온 구간에서 상기 리페어 데이터 신호를 상기 구동 트랜지스터의 상기 제1 단자에 인가할 수 있다.

일 실시예에 의하면, 상기 구동 트랜지스터는 상기 제2 노드에 인가되는 상기 구동 전압에 기초하여 상기 발광 전류를 상기 리페어 배선을 통해 상기 유기 발광 다이오드에 공급할 수 있다.

일 실시예에 의하면, 상기 제1 발광 스위치는 게이트 단자가 상기 발광 제어 신호를 인가받고, 제1 단자가 상기 제1 트랜지스터의 상기 제2 단자에 연결되며, 제2 단자가 상기 구동 트랜지스터의 상기 제1 단자에 연결되는 제6 트랜지스터를 포함하고, 상기 제2 발광 스위치는 게이트 단자가 상기 발광 제어 신호를 인가받고, 제1 단자가 상기 구동 트랜지스터의 상기 제2 단자에 연결되며, 제2 단자가 상기 제1 노드에 연결되는 제7 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 발광 제어 신호의 턴-온 구간에서, 상기 제6 트랜지스터는 상기 제1 트랜지스터와 상기 구동 트랜지스터를 전기적으로 연결시키고, 상기 발광 제어 신호의 턴-온 구간에서, 상기 제7 트랜지스터는 상기 구동 트랜지스터와 상기 리페어 배선을 전기적으로 연결시킬 수 있다.

일 실시예에 의하면, 상기 리페어 픽셀 회로는 제1 단자가 상기 구동 트랜지스터의 상기 제2 단자에 연결되고, 제2 단자가 상기 제2 노드에 연결되며, 게이트 단자가 상기 주사 신호를 인가받고, 상기 주사 신호를 기초로 턴-온되어 상기 구동 트랜지스터의 문턱 전압을 보상하는 제8 트랜지스터, 제1 단자가 초기화 전압을 인가받고, 제2 단자가 상기 제2 노드에 연결되며, 게이트 단자가 게이트 초기화 신호를 인가받고, 상기 게이트 초기화 신호를 기초로 턴-온되어 상기 구동 트랜지스터의 게이트 전압을 초기화시키는 제9 트랜지스터 및 상기 전원 전압과 상기 제2 노드 사이에 접속되는 스토리지(storage) 커패시터를 더 포함할 수 있다.

본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 유기 발광 표시 장치는 유기 발광 다이오드를 구비한 픽셀 회로들을 포함하는 표시 패널, 상기 표시 패널의 외곽에 배치되고, 불량으로 판정된 불량 픽셀 회로를 대신하여 리페어 배선을 통해 유기 발광 다이오드에 발광 전류를 공급하는 리페어 픽셀 회로를 포함하는 더미 픽셀, 상기 픽셀 회로들 및 상기 리페어 픽셀 회로에 주사 신호를 공급하는 주사 구동부, 상기 픽셀 회로들에 데이터 신호를 공급하고, 상기 리페어 픽셀 회로에 상기 데이터 신호에 상응하는 리페어 데이터 신호를 공급하는 데이터 구동부, 상기 픽셀 회로들 및 상기 리페어 픽셀 회로에 발광 제어 신호를 공급하는 발광 구동부 및 상기 주사 구동부, 상기 데이터 구동부 및 상기 발광 구동부를 제어하는 타이밍 제어부를 포함하고, 상기 리페어 픽셀 회로는 리페어 배선 초기화 전압에 기초하여 상기 리페어 배선을 초기화할 수 있다.

일 실시예에 의하면, 상기 리페어 픽셀 회로는, 주사 신호 및 리페어 데이터 신호에 기초하여 상기 리페어 배선을 통해 상기 유기 발광 다이오드로 흐르는 상기 발광 전류의 전류량 제어하는 발광 제어부, 상기 리페어 배선과 상기 발광 제어부가 연결되는 제1 노드에 접속되며, 상기 리페어 배선 초기화 전압에 기초하여 상기 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부, 전원 전압과 상기 발광 제어부 사이에 연결되고, 상기 발광 전류에 대한 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 전류 미러부, 상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 스위치 및 상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 스위치를 포함할 수 있다.

일 실시예에 의하면, 상기 전류 미러부는 제1 단자가 상기 전원 전압에 연결되고, 제2 단자가 제1 발광 스위치에 연결되며, 게이트 단자가 상기 제2 단자와 연결되고, 상기 리페어 배선에 상기 발광 전류를 제공하는 제1 트랜지스터 및 게이트 단자가 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고, 제1 단자가 상기 전원 전압에 연결되며, 제2 단자가 상기 리페어 배선 전위 초기화부에 연결되고, 상기 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 제2 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 리페어 배선 전위 초기화부는 게이트 단자가 게이트 초기화 신호를 인가받고, 제1 단자가 게이트 로우 전압을 인가받는 제3 트랜지스터 및 게이트 단자가 상기 제3 트랜지스터의 제2 단자에 연결되고, 제1 단자가 상기 리페어 배선 초기화 전압을 인가받으며, 제2 단자가 상기 제1 노드에 연결되는 제4 트랜지스터를 포함할 수 있다.

일 실시예에 의하면, 상기 제3 트랜지스터는 상기 게이트 초기화 신호의 턴-온 구간에서 상기 게이트 로우 전압을 상기 제4 트랜지스터의 상기 게이트 전극에 인가하고, 상기 제4 트랜지스터의 상기 게이트 전극에 상기 게이트 로우 전압이 인가되면, 상기 제4 트랜지스터가 턴-온 되어 상기 리페어 배선의 전위를 초기화할 수 있다.

일 실시예에 의하면, 상기 미러 전류는 상기 제4 트랜지스터의 상기 게이트 단자로 공급될 수 있다.

본 발명의 실시예들에 따른 픽셀 리페어 회로 및 유기 발광 표시 장치는 리페어 배선을 초기화시킴으로써, 리페어 배선에 대한 커플링 및 기생 커패시턴스를 보상(또는 제거)할 수 있다. 특히, 블랙 계조 및/또는 저계조 발광 시, 발광 전류 상승에 의한 유기 발광 다이오드 오발광을 최소화할 수 있다. 따라서, 유기 발광 표시 장치의 화질이 개선될 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 리페어 픽셀 회로를 나타내는 블록도이다.
도 2는 도 1의 리페어 픽셀 회로의 일 예를 나타내는 회로도이다.
도 3은 도 2의 리페어 픽셀 회로가 동작하는 일 예를 나타내는 파형도이다.
도 4는 발광 구간에서 도 2의 리페어 픽셀 회로의 동작의 일 예를 나타내는 도면이다.
도 5는 발광 구간에서 도 2의 리페어 픽셀 회로의 동작의 다른 예를 나타내는 도면이다.
도 6은 도 1의 리페어 픽셀 회로의 다른 예를 나타내는 회로도이다.
도 7은 본 발명의 실시예들에 따른 리페어 픽셀 회로를 포함하는 유기 발광 표시 장치를 나타내는 블록도이다.
도 8a는 도 7의 유기 발광 표시 장치에 리페어 픽셀 회로가 배치되는 일 예를 나타내는 도면이다.
도 8b는 도 7의 유기 발광 표시 장치에 리페어 픽셀 회로가 배치되는 다른 예를 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 구비한 전자 기기를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 리페어 픽셀 회로를 나타내는 블록도이고, 도 2는 도 1의 리페어 픽셀 회로의 일 예를 나타내는 회로도이다.

도 1 및 도 2를 참조하면, 리페어 픽셀 회로(100)는 발광 제어부(120), 리페어 배선 전위 초기화부(140), 전류 미러부(160), 제1 발광 스위치(180a) 및 제2 발광 스위치(180b)를 포함할 수 있다. 표시 패널 내에서, 불량 픽셀 회로를 발견한 경우, 리페어 픽셀 회로(100)는 상기 불량 픽셀 회로를 대신하여 리페어 배선(RL)을 통해 상기 불량 픽셀 회로에 연결되었던 유기 발광 다이오드(101)에 발광 전류(IE)를 공급할 수 있다. 이 때, 레이저 커팅 등을 통해 상기 불량 픽셀 회로는 유기 발광 다이오드(101)와 단선될 수 있다.

도 1에 도시된 바와 같이, 발광 제어부(120)는 주사 신호(GW) 및 리페어 데이터 신호(RDATA)에 기초하여 리페어 배선(RL)을 통해 유기 발광 다이오드(101)로 흐르는 발광 전류(IE)의 전류량을 제어할 수 있다. 즉, 발광 제어부(120)는 리페어 배선(RL)에 연결될 수 있다. 리페어 배선(RL)은 발광 전류(IE)를 유기 발광 다이오드(101)로 전달할 수 있다.

구체적으로, 주사 신호(GW)는 리페어 데이터 신호(RDATA)가 발광 제어부(120)에 인가되는 타이밍을 조절할 수 있고, 리페어 데이터 신호(RDATA)는 계조 정보를 포함하는 전압 값을 가질 수 있다. 일 실시예에서, 주사 신호(GW)는 주사 배선을 통해 발광 제어부(120)에 인가되고, 리페어 데이터 신호(RDATA)는 데이터 배선에 연결된 리페어 데이터 배선을 통해 발광 제어부(120)에 인가될 수 있다. 따라서, 리페어 데이터 신호(RDATA)는 상기 불량 픽셀 회로에 인가될 데이터 신호에 상응할 수 있다. 그러므로, 특정 픽셀 회로에 불량이 탐지되더라도, 리페어 픽셀 회로(100)에 의해 정상적인 발광 전류(IE)가 공급되고, 유기 발광 다이오드(101)는 정상적으로 발광할 수 있다.

리페어 배선 초기화부(140)는 리페어 배선(RL)과 발광 제어부(120)가 전기적으로 연결되는 제1 노드(N1)에 접속되며, 리페어 배선(RL)(즉, 제1 노드(N1))의 전위를 초기화시킬 수 있다. 리페어 배선(RL)은 소정의 표시 영역을 커버하도록 상기 표시 패널 내부에 길게 형성될 수 있다. 예를 들면, 리페어 배선(RL)은 상기 표시 패널에 배치되는 데이터 배선과 실질적으로 평행하게 배치될 수 있다.

따라서, 리페어 배선(RL)은 복수의 픽셀 회로들(200)에 제어 신호들을 인가하는 복수의 신호 배선들과 인접하여 배치될 수 있다. 리페어 배선(RL) 및 상기 신호 배선들에 인가되는 전압 변화들에 의해 리페어 배선(RL)과 상기 신호 배선들 사이에 커플링 및 기생 커패시턴스(C1, C2)가 발생할 수 있다. 특히, 리페어 배선(RL)은 리페어 배선(RL)과 인접하여 배치된 유기 발광 다이오드들(EL)의 애노드들 및 픽셀 회로들(200)에 애노드 초기화 신호를 공급하는 애노드 초기화 신호 배선들과의 기생 커패시턴스가 크게 발생할 수 있다. 기생 커패시턴스(C1, C2)에 의해 리페어 배선(RL)에 인가되는 전압이 흔들릴 수 있으며, 이에 의해 리페어 배선(RL)에 흐르는 발광 전류(IE)가 급격하게 변화하여 유기 발광 다이오드(101)가 오발광할 수 있다.

리페어 배선 초기화부(140)는 매 프레임의 일정 기간 동안 리페어 배선(RL)의 전위를 일정한 전압(예를 들면, 리페어 배선 초기화 전압)으로 초기화할 수 있다. 따라서, 원하는 발광 전류(IE)가 유기 발광 다이오드(101)에 안정적으로 공급될 수 있다.

전류 미러부(160)는 전원 전압(ELVDD)과 발광 제어부(120) 사이에 연결되고, 발광 전류(IE)에 대한 미러 전류(IM)를 리페어 배선 초기화부(140)에 제공할 수 있다. 일 실시예에서, 발광 전류(IE)는 발광 기간에 생성될 수 있다. 전류 미러부(160)는 발광 전류(IE)에 대해 일정한 크기 비율을 갖는 미러 전류(IM)를 생성할 수 있다. 미러 전류(IM)는 발광 전류(IM)의 크기에 비례할 수 있다. 즉, 발광 전류(IM)가 증가하면, 미러 전류(IE)도 증가하게 된다. 일 실시예에서, 미러 전류(IM)는 발광 전류(IE)의 크기와 실질적으로 동일할 수 있다. 다른 실시예에서, 미러 전류(IM)는 발광 전류(IE)의 크기보다 작을 수도 있다.

유기 발광 다이오드(101)의 발광 계조는 발광 전류(IE) 및 미러 전류(IM)의 전류량에 비례할 수 있다. 즉, 고계조(예를 들면, 200계조) 발광 시의 발광 전류(IE) 및 미러 전류(IM)가 저계조(예를 들면, 30계조 이하) 발광 시의 발광 전류(IE) 및 미러 전류(IM)보다 각각 클 수 있다. 이 때, 미러 전류(IM)는 리페어 배선 초기화부(140)가 동작되는 시간을 결정할 수 있다. 예를 들면, 미러 전류(IM)의 크기가 클수록 리페어 배선 초기화부(140)는 상기 발광 기간에서 짧은 시간 동안 동작하고, 리페어 배선(RL)의 전위는 짧은 시간 동안 초기화될 수 있다. 즉, 발광 기간에, 발광 계조가 클수록 리페어 배선(RL)이 초기화되는 시간은 짧아질 수 있다.

제1 발광 스위치(180a)는 발광 제어 신호에 기초하여 발광 제어부(120)와 전류 미러부(160) 사이의 연결 동작을 제어하고, 제2 발광 스위치(180b)는 상기 발광 제어 신호에 기초하여 발광 제어부(120)와 리페어 배선(RL) 사이의 전기적 연결 동작을 제어할 수 있다. 구체적으로, 제1 발광 스위치(180a)는 발광 제어부(120)와 전류 미러부(160) 사이의 전기적 연결 및 분리 동작을 수행할 수 있고, 제2 발광 스위치(180b)는 발광 제어부(120)와 리페어 배선(RL) 사이의 전기적 연결 및 분리 동작을 수행할 수 있다. 일 실시예에서, 제1 발광 스위치(180a)와 제2 발광 스위치(180b)는 동시에 on/off되는 스위치의 기능을 수행할 수 있다. 예를 들면, 유기 발광 다이오드(101)에 발광 전류(IE)가 공급되는 경우, 제1 및 제2 발광 스위치들(180a, 180b)은 전류 미러부(160), 발광 제어부(120) 및 리페어 배선(RL)을 전기적으로 연결하고, 발광 전류(IE)의 공급을 중단하는 경우, 제1 및 제2 발광 스위치들(180a, 180b)은 전류 미러부(160), 발광 제어부(120) 및 리페어 배선(RL)을 전기적으로 분리할 수 있다. 이하, 도 2를 참조하여 리페어 픽셀 회로(100)의 구조 및 동작에 대해 자세히 설명하기로 한다.

도 2에 도시된 바와 같이, 전류 미러부(160)는 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 포함하고, 리페어 배선 전위 초기화부(140)는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 포함하며, 발광 제어부(120)는 제5 트랜지스터(T5) 및 구동 트랜지스터(TD)를 포함할 수 있다.

일 실시예에서, 전류 미러부(160)는 제1 단자가 전원 전압(ELVDD)에 연결되고, 제2 단자가 제1 발광 스위치(180a)에 연결되며, 게이트 단자가 상기 제2 단자와 다이오드 연결되는 제1 트랜지스터(T1), 및 게이트 단자가 제1 트랜지스터(T1)의 상기 게이트 단자에 연결되고, 제1 단자가 전원 전압(ELVDD)에 연결되며, 제2 단자가 리페어 배선 전위 초기화부(140)에 연결되는 제2 트랜지스터(T2)를 포함할 수 있다. 제2 트랜지스터(T2)는 미러 전류(IM)를 리페어 배선 전위 초기화부(140)에 제공할 수 있다. 즉, 전류 미러부(160)의 제1 및 제2 트랜지스터들(T1, T2)은 발광 제어부(120)의 동작에 의해 생성된 발광 전류(IE)에 대한 미러 전류(IM)을 생성할 수 있다. 미러 전류(IM)는 리페어 배선 전위 초기화부(140)에 제공될 수 있다. 다만, 이는 예시적인 것으로서 전류 미러부(160)의 구성이 이에 한정되는 것은 아니다.

미러 전류(IM)의 크기는 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 사이즈에 의해 결정될 수 있다. 즉, 제2 트랜지스터(T2)의 채널 폭(W2)에 대한 채널 길이(L2)의 비(W2/L2)에 대한 제1 트랜지스터(T1)의 채널 폭(W1)에 대한 채널 길이(L1)의 비(W1/L2)와의 관계에 의해 미러 전류(IM)의 크기가 결정될 수 있다. 이를 수학식으로 나타내면 다음과 같다.

[수학식 1]

따라서, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)의 사이즈가 동일하면, 미러 전류(IM)는 발광 전류(IE) 와 실질적으로 동일한 크기를 가질 수도 있다. 다만, 이는 예시적인 것으로서, 발광 전류(IE)에 대한 미러 전류(IM)의 비율이 이에 한정되는 것은 아니다. 즉, 발광 전류(IE)에 대한 미러 전류(IM)의 크기는 리페어 배선 전위 초기화부(140)의 동작 시간을 적절하게 조절할 수 있도록 선택될 수 있다.

일 실시예에서, 리페어 배선 전위 초기화부(140)는 게이트 단자가 게이트 초기화 신호(GI)를 인가받고, 제1 단자가 게이트 로우 전압(VGL)을 인가받는 제3 트랜지스터(T3) 및 게이트 단자가 제3 트랜지스터(T3)의 제2 단자에 연결되고, 제1 단자가 리페어 배선 초기화 전압(VINIT1)을 인가 받으며, 제2 단자가 제1 노드(N1)에 연결되는 제4 트랜지스터(T4)를 포함할 수 있다. 제3 트랜지스터(T3)는 게이트 초기화 신호(GI)의 턴-온 구간에서 게이트 로우 전압(VGL)을 제4 트랜지스터(T4)의 상기 게이트 단자에 인가할 수 있다. 제4 트랜지스터(T4)는 인가받은 게이트 로우 전압(VGL)에 의해 턴-온되고, 리페어 배선(RL)의 전위를 초기화시킬 수 있다. 다시 말하면, 제4 트랜지스터(T4)가 턴-온되면, 리페어 배선(RL)의 전위가 초기화되고, 제4 트랜지스터(T4)가 턴-오프되면, 리페어 배선(RL) 전위의 초기화가 중단될 수 있다. 다만, 이는 예시적인 것으로서, 제3 트랜지스터(T3)의 상기 제1 단자에 인가되는 전압이 게이트 로우 전압(VGL)에 한정되는 것은 아니다.

일 실시예에서, 미러 전류(IM)는 제4 트랜지스터(T4)의 상기 게이트 단자로 공급될 수 있다. 따라서, 턴-온된 제4 트랜지스터(T4)는 미러 전류(IM)의 공급에 의해 일정 시간 경과 후 턴-오프될 수 있다. 일 실시예에서, 미러 전류(IM)의 크기가 클수록 제4 트랜지스터(T4)는 빠르게 턴-오프될 수 있다. 즉, 계조가 클수록 유기 발광 다이오드(101)의 발광 기간에 리페어 배선(RL)의 전위가 초기화되는 시간은 짧아질 수 있다.

일 실시예에서, 리페어 배선(RL)이 초기화되는 전압은 리페어 배선 초기화 전압(VINIT1)에 상응할 수 있다. 리페어 배선 초기화 전압(VINIT1)은 -1.8V ~ -2.0V일 수 있다. 리페어 배선 초기화 전압(VINIT2)은 구동 트랜지스터(TD)의 게이트 단자를 초기화하기 위해 제공되는 초기화 전압(VINIT)과는 다른 전압일 수 있다. 리페어 배선(RL)이 초기화되는 기간에서, 리페어 배선(RL)과 상기 다른 배선들간에 발생되는 기생 커패시턴스(C1,C2)에 의한 전압 변동은 리페어 배선 초기화 전원 전압에 의해 보상(또는, 제거)될 수 있다. 따라서, 발광 전류(IE)의 급격한 변화로 인한 유기 발광 다이오드(101)의 오발광이 최소화될 수 있다.

발광 제어부(120)는 게이트 단자가 주사 신호(GW)를 인가받고, 제1 단자가 리페어 데이터 신호(RDATA)를 인가받는 제5 트랜지스터(T5) 및 게이트 단자가 구동 전압을 인가받는 제2 노드(N2)에 연결되고, 제1 단자가 제1 트랜지스터(T1)의 상기 제2 단자에 연결되며, 제2 단자가 제2 발광 스위치(180b)에 연결되는 구동 트랜지스터(TD)를 포함할 수 있다. 제5 트랜지스터(T5)는 주사 신호(GW)에 따라 리페어 데이터 신호(RDATA)를 구동 트랜지스터(TD)에 인가할 수 있다. 일 실시예에서, 제5 트랜지스터(T5)는 주사 신호(GW)에 의한 턴-온 구간에서 리페어 데이터 신호(RDATA)를 구동 트랜지스터(TD)의 상기 제1 단자에 인가할 수 있다. 구동 트랜지스터(TD)는 상기 제2 노드(N2)에 인가되는 상기 구동 전압(또는, 계조 전압)에 기초하여 발광 전류(IE)를 생성할 수 있다. 발광 전류(IE)는 리페어 배선(RL)을 통해 유기 발광 다이오드(101)에 공급될 수 있다.

일 실시예에서, 리페어 픽셀 회로(100)는 제1 단자가 구동 트랜지스터(TD)의 상기 제2 단자에 연결되고, 제2 단자가 제2 노드(N2)에 연결되며, 게이트 단자가 주사 신호(GW)를 인가받고, 주사 신호(GW)를 기초로 턴-온되어 구동 트랜지스터(TD)의 문턱 전압을 보상하는 제8 트랜지스터(T8)를 더 포함할 수 있다. 턴-온된 제8 트랜지스터(T8)에 의해 구동 트랜지스터(TD)는 다이오드 연결되고, 구동 트랜지스터(Td)의 문턱 전압만큼 전원 전압(ELVDD)에서 하강한 전압이 구동 트랜지스터(Td)의 상기 게이트 단자에 전달될 수 있다. 따라서, 구동 트랜지스터(Td)의 문턱 전압이 보상될 수 있다.

또한, 일 실시예에서, 리페어 픽셀 회로(100)는 제1 단자가 초기화 전압(VINIT2)을 인가받고, 제2 단자가 상기 제2 노드(N2)에 연결되며, 게이트 단자가 게이트 초기화 신호(GI)를 인가받고, 게이트 초기화 신호(GI)를 기초로 턴-온되어 구동 트랜지스터(TD)의 게이트 전압을 초기화시키는 제9 트랜지스터(T9)를 더 포함할 수 있다. 게이트 초기화 신호(GI)에 의해 제9 트랜지스터(T9)가 턴-온되면, 제2 노드(N2)에 초기화 전압(VINIT2)이 전달되고, 구동 트랜지스터(TD)의 상기 게이트 전압이 초기화될 수 있다.

일 실시예에서, 리페어 픽셀 회로(100)는 전원 전압(ELVDD)과 제2 노드(N2) 사이에 접속되는 스토리지(storage) 커패시터(Cst)를 더 포함할 수 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(TD)의 상기 게이트 전압과 소스 전압을 유지하는 역할을 할 수 있다. 즉, 스토리지 커패시터(Cst)에 의해 상기 게이트 단자와 상기 소스 단자 사이의 전압차가 일정하게 유지될 수 있다.

일 실시예에서, 제1 발광 스위치(180a)는 게이트 단자가 발광 제어 신호(EM)를 인가받고, 제1 단자가 제1 트랜지스터(T1)의 상기 제1 단자에 연결되며, 제2 단자가 구동 트랜지스터(TD)의 상기 제1 단자에 연결되는 제6 트랜지스터(T6)를 포함할 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호(EM)의 턴-온 구간에서 제1 트랜지스터(T1)와 구동 트랜지스터(TD)를 전기적으로 연결시킬 수 있다. 여기서, 발광 제어 신호(EM)의 턴-온 구간은 발광 구간, 턴-오프 구간은 비발광 구간에 해당될 수 있다.

일 실시예에서, 제2 발광 스위치(180b)는 게이트 단자가 발광 제어 신호(EM)를 인가받고, 제1 단자가 제1 트랜지스터(T1)의 상기 제2 단자에 연결되며, 제2 단자가 제1 노드(N1)에 연결되는 제7 트랜지스터(T7)를 포함할 수 있다. 제7 트랜지스터(T7)는 발광 제어 신호(EM)의 턴-온 구간에서 제1 트랜지스터(T1)와 리페어 배선(RL)을 전기적으로 연결시킬 수 있다.

제6 및 제7 트랜지스터들(T6, T7)이 턴-온 되었을 때(즉, 상기 발광 구간에서), 발광 전류(IE)가 생성되며, 이와 동시에 미러 전류(IM)가 생성될 수 있다. 따라서, 상기 발광 구간이 시작할 때 미러 전류(IM)가 제 4 트랜지스터(T4)의 상기 게이트 단자로 공급될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 픽셀 리페어 회로(100)는 리페어 배선(RL)을 초기화시킴으로써, 리페어 배선(RL)에서의 커플링 및 기생 커패시턴스(C1, C2)를 보상(또는 제거)할 수 있다. 특히, 블랙 계조 및/또는 저계조 발광 시, 발광 전류(IE) 상승에 의한 유기 발광 다이오드(101) 오발광을 최소화할 수 있다.

도 3은 도 2의 리페어 픽셀 회로가 동작하는 일 예를 나타내는 파형도이다.

도 3을 참조하면, 상기 파형도는 하나의 프레임에서, 발광 제어 신호(EM), 게이트 초기화 신호(GI), 주사 신호(GW), 리페어 데이터 신호(RDATA)의 동작을 나타내고, 제4 트랜지스터(T4)의 게이트 단자(N3)에서의 전압 변화 및 리페어 배선(RL)에서의 전압 변화를 도시하고 있다.

일 실시예에서, T1 구간은 비발광 구간을 나타내고, T2 구간은 발광 구간을 나타낼 수 있다. 도 2의 리페어 픽셀 회로(100)의 트랜지스터들이 PMOS 트랜지스터인 경우의 신호들에 대한 파형도를 나타낸다. 상기 트랜지스터들이 NMOS 트랜지스터인 경우라면, 리페어 픽셀 회로(100)는 도 3의 신호들의 반전된 신호들로 실질적으로 동일한 동작을 수행할 수 있다.

비발광 구간(T1)에서는 발광 제어 신호(EM)가 하이 레벨(high level)로 상승하고, 제6 및 제7 트랜지스터들(180a, 180b)이 턴-오프될 수 있다. 따라서, 직전 프레임에서 발광된 유기 발광 다이오드(101)의 발광을 차단할 수 있다.

게이트 초기화 신호(GI)가 로우 레벨(low level)로 인가되는 구간에서는, 제3 및 제9 트랜지스터들(T3, T9)이 턴-온될 수 있다. 제3 트랜지스터(T3)가 턴-온됨에 따라, 제4 트랜지스터(T4)의 게이트 단자(N3)에 게이트 로우 전압(VGL)이 인가되고, 제4 트랜지스터(T4)가 턴-온될 수 있다. 또한, 제4 트랜지스터(T4)가 턴-온됨에 따라, 리페어 배선(RL)은 리페어 배선 초기화 전압(VINIT1)으로 초기화될 수 있다. 리페어 배선(RL) 전위의 초기화는 계조 전압의 크기에 상관없이 비발광 구간(T1)에서는 계속 유지될 수 있다. 제9 트랜지스터(T9)가 턴-온됨에 따라, 구동 트랜지스터(TD)의 게이트 노드가 초기화될 수 있다.

게이트 초기화 신호(GI)가 다시 하이 레벨로 상승하고, 주사 신호(GW)가 로우 레벨로 인가되는 구간에서는, 제5 및 제8 트랜지스터들(T5, T8)이 턴-온될 수 있다. 게이트 초기화 신호(GI)가 하이 레벨로 상승하면, 제3 및 제9 트랜지스터(T3, T9)가 턴-오프될 수 있다. 제5 트랜지스터(T5)가 턴-온됨에 따라, 리페어 데이터 신호(RDATA(n))가 구동 트랜지스터(TD)의 제1 단자로 인가될 수 있다. 제2 노드(N2)에는 리페어 데이터 신호(RDATA(n))에 기초한 구동 전압이 인가될 수 있다. 또한, 제8 트랜지스터(T8)가 턴-온됨에 따라 구동 트랜지스터(Td)의 문턱 전압이 보상될 수 있다.

주사 신호(GW)가 다시 하이 레벨로 상승하면, 제5 및 제8 트랜지스터들(T5, T8)이 턴-오프될 수 있다.

발광 구간(T2)에서는 발광 제어 신호(EM)가 로우 레벨로 하강하고, 제6 및 제7 트랜지스터들(180a, 180b)이 턴-온될 수 있다. 구동 트랜지스터(TD)는 상기 구동 전압에 대응하는 발광 전류(IE)를 생성하고, 리페어 배선(RL)을 통행 유기 발광 다이오드(101)에 공급할 수 있다.

발광 구간(T2)에서, 전류 미러부(160)는 발광 전류(IE)에 대한 미러 전류(IM)를 리페어 배선 초기화부(140)의 제4 트랜지스터(T4)의 게이트 단자에 제공할 수 있다. 제4 트랜지스터(T4)가 턴-오프되는 속도는 미러 전류(IM)의 크기에 의해 결정될 수 있다. 제4 트랜지스터(T4)가 턴-오프되면, 리페어 배선(RL)의 초기화가 중단되고, 발광 전류(IE)를 공급하기 위한 계조 전압이 리페어 배선(RL)에 인가될 수 있다.

예를 들면, 255 계조로 표현되는 표시 패널에 있어서, 화이트(white) 또는 고계조(예를 들어, 200계조 이상의 계조) 발광 시(즉, a로 표시), 수백pA(피코-암페어)의 미러 전류(IM)가 제4 트랜지스터(T4)의 상기 게이트 단자에 제공되고, 제4 트랜지스터(T4)는 P1 시점에 턴-오프될 수 있다. P1 시점부터 상기 고계조에 대응하는 고계조 전압(a')이 리페어 배선(RL)에 인가되어 유기 발광 다이오드(101)를 발광할 수 있다.

중계조 발광 시(즉, b로 표시), 수십~수백pA의 미러 전류(IM)가 제4 트랜지스터(T4)의 상기 게이트 단자에 제공되고, 제4 트랜지스터(T4)는 P1 시점보다 나중인 P2 시점에 턴-오프될 수 있다. P1 시점부터 상기 중계조에 대응하는 중계조 전압(b')이 리페어 배선(RL)에 인가되어 유기 발광 다이오드(101)를 발광할 수 있다.

마찬가지로, 블랙(black) 또는 저계조(예를 들어, 30계조 이하) 발광 시(즉, c로 표시), 수~수십pA의 미러 전류(IM)가 제4 트랜지스터(T4)의 상기 게이트 단자에 제공될 수 있다. 미러 전류(IM)가 작기 때문에, 제4 트랜지스터(T4)는 충분히 오랜 시간 턴-온 상태를 유지하고, 리페어 배선(RL)은 지속적으로 리페어 배선 초기화 전압(VNINT1)으로 초기화될 수 있다. 일 실시예에서, 상기 저계조 및/또는 상기 블랙 계조에 대응하는 계조 전압(c')은 리페어 배선 초기화 전압(VNINT1)에 상응할 수 있다. 따라서, 다른 배선들과의 커플링 및 기생 커패시턴스에 의한 저계조 및 블랙 계조에서의 오발광이 제거될 수 있다. 다만, 중계조 및 상기 고계조에서, 커플링 및 기생 커패시턴스에 의한 오발광은 사용자에게 시인되기는 어려우므로, 중계조 및/또는 고계조 발광 시, 리페어 배선(RL)을 지속적으로 리페어 배선 초기화 전압(VNINT1)으로 초기화는 것이 필수적인 것은 아니다.

도 4는 발광 구간에서 도 2의 리페어 픽셀 회로의 동작의 일 예를 나타내는 도면이고, 도 5는 발광 구간에서 도 2의 리페어 픽셀 회로의 동작의 다른 예를 나타내는 도면이다.

구체적으로, 도 4는 제4 트랜지스터가 턴-온된 구간에서의 상기 리페어 픽셀 회로의 동작의 일 예를 나타내는 도면이고, 도 5는 제4 트랜지스터가 턴-오프된 구간에서의 상기 리페어 픽셀 회로의 동작의 일 예를 나타내는 도면이다. 도 4 및 도 5에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.

도 4를 참조하면, 제4 트랜지스터(T4)가 턴-온되고, 리페어 배선(RL)이 리페어 배선 초기화 전압(VINIT1)으로 초기화될 수 있다.

정상 동작하는 픽셀 회로(200)는 도 2의 리페어 픽셀 회로(100)와 유사한 구성을 가지고, 유사하게 동작할 수 있다. 즉, 제5 내지 제 9 트랜지스터들(T5', T6', T7', T8', T9') 및 구동 트랜지스터(TD')는 도 2의 제5 내지 제 9 트랜지스터들(T5, T6, T7, T8, T9) 및 구동 트랜지스터(TD)와 실질적으로 동일한 구조로 배치되고 동일한 기능을 수행할 수 있다.

일 실시예에서, 픽셀 회로(200)는 유기 발광 다이오드(EL)의 애노드에 인가되는 전압을 초기화하는 제10 트랜지스터(T10') 및 유기 발광 다이오드(EL)의 애노드와 캐소드에 연결된 커패시터를 더 포함할 수 있다. 제10 트랜지스터(T10')의 게이트 단자는 애노드 초기화 신호(GB)를 인가받고, 제1 단자는 초기화 전압(VINIT2)을 인가받으며, 제2 단자는 제7 트랜지스터(T7')의 제2 단자에 연결될 수 있다. 제10 트랜지스터(T10')가 턴-온되면, 제10 트랜지스터(T10')는 직전 프레임에서의 유기 발광 다이오드(EL)의 애노드에 잔류하는 전압을 초기화 전압(VINIT2)으로 초기화할 수 있다.

리페어 배선(RL)과 유기 발광 다이오드(EL)의 상기 애노드 사이에 발생되는 커플링에 의해 기생 커패시턴스(C1)가 생성될 수 있다. 또한, 리페어 배선(RL)과 픽셀회로들에 애노드 초기화 신호(GB)를 제공하는 배선 사이에 발생되는 커플링에 의해서도 기생 커패시턴스(C2)가 발생될 수 있다.

제4 트랜지스터(T4)의 턴-온 상태에서는, 리페어 배선(RL)이 리페어 배선 초기화 전압(VINIT1)으로 초기화되므로, 상기 기생 커패시턴스들(C1, C2)의 영향이 제거될 수 있다. 따라서, 리페어 배선(RL)에 연결된 유기 발광 다이오드(101)의 오발광이 최소화될 수 있다.

도 5를 참조하면, 제4 트랜지스터(T4)가 턴-오프되어 리페어 배선(RL)의 초기화가 중단될 수 있다. 즉, 리페어 배선(RL)이 중단된 상태에서 픽셀 전류(IE2)가 유기 발광 다이오드(101)로 제공될 수 있다. 따라서, 픽셀 전류(IE2)는 기생 커패시턴스들(C1, C2)의 영향을 받을 수 있다. 다만, 유기 발광 다이오드(101)가 30계조 이상의 중계조 및 고계조로 발광하는 경우에는, 상기 오발광이 시인되지 않으므로, 기생 커패시턴스들(C1, C2)의 영향은 무시될 수 있다.

도 6은 도 1의 리페어 픽셀 회로의 다른 예를 나타내는 회로도이다.

도 6을 참조하면, 리페어 픽셀 회로(600)는 발광 제어부(120), 리페어 배선 전위 초기화부(140), 전류 미러부(160), 제1 발광 제어부(180a) 및 제2 발광 제어부(180b)를 포함할 수 있다. 도 6에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 6의 리페어 픽셀 회로(600)는 홀드 커패시터(Chold)를 제외하면, 도 2의 리페어 픽셀 회로(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.

일 실시예에서, 리페어 배선 초기화부(140)는 전원 전압(ELVDD)과 제4 트랜지스터(T4)의 게이트 단자 사이에 접속되는 홀드(hold) 커패시터(Chold)를 더 포함할 수 있다. 홀드 커패시터(Chold)에 의해 전원 전압(ELVDD)과 제4 트랜지스터(T4)의 상기 게이트 단자 사이의 전압차가 일정하게 유지될 수 있다. 저계조 발광 시, 낮은 미러 전류(IM)에 의해 제4 트랜지스터(T4)의 턴-오프 동작이 수행되지 않아, 표시 패널에 암점이 시인될 수 있다. 홀드 커패시터(Chold)는 저계조 발광 시, 제4 트랜지스터(T4)를 턴-오프시키도록 전압을 공급할 수 있다. 따라서, 홀드 커패시터(Chold) 저계조 발광 시 발생할 수 있는 암점을 제거하는 역할을 할 수 있다.

도 7은 본 발명의 실시예들에 따른 리페어 픽셀 회로를 포함하는 유기 발광 표시 장치를 나타내는 블록도이다.

도 7을 참조하면, 유기 발광 표시 장치(700)는 표시 패널(710), 주사 구동부(720), 데이터 구동부(730), 발광 구동부(740), 타이밍 제어부(750) 및 리페어 픽셀 회로(RP)를 포함하는 더미 픽셀부(760)를 포함할 수 있다. 유기 발광 표시 장치(700)는 실시예에 따라 전원 공급부를 더 포함할 수 있다.

표시 패널(710)은 유기 발광 다이오드를 각각 포함하는 nㅧm(단, n과 m은 2이상의 정수)개의 픽셀 회로(PX)들과, 행 방향으로 형성되어 주사 신호를 전달하는 n 개의 주사 배선들(SL1, SL2, , SLn), 행 방향으로 형성되어 발광 제어 신호를 전달하는 n개의 발광 제어 배선들(EL1, EL2, , ELn), 열 방향으로 형성되어 데이터 신호를 전달하는 m 개의 데이터 라인들(DL1, DL2, , DLm)을 포함할 수 있다. 또한, 표시 패널(710)은 행 방향으로 형성되고, 불량 픽셀 회로를 대신하여 유기 발광 다이오드에 발광 전류를 공급하는 리페어 배선들(RL1, , RLn)을 더 포함할 수 있다.

주사 구동부(720)는 주사 배선들(SL1, SL2, , SLn)과 연결되어 픽셀 회로(PX)에 상기 데이터 신호가 기록되도록 픽셀 회로(PX)를 제어하는 상기 주사 신호를 표시 패널(710)에 인가할 수 있다. 또한, 주사 구동부(720)는 리페어 픽셀 회로(RP)를 제어하도록 상기 주사 신호와 실질적으로 동일한 신호를 더미 픽셀부(760)에 인가할 수 있다.

데이터 구동부(730)는 데이터 배선들(DL1, DL2, , DLm)과 연결되어 픽셀 회로(PX)에 포함된 상기 유기 발광 다이오드의 발광 정보를 갖는 상기 데이터 신호를 표시 패널(710)에 인가할 수 있다. 또한, 데이터 구동부(730)는 상기 데이터 신호와 실질적으로 동일한 리페어 데이터 신호를 더미 픽셀부(760)에 인가할 수 있다.

발광 구동부(740)는 발광 제어 배선들(EL1, EL2, , ELn)과 연결되어 픽셀 회로(PX)에 포함된 상기 유기 발광 다이오드가 발광하도록 제어하는 상기 발광 제어 신호를 표시 패널(710)에 인가할 수 있다. 또한, 발광 구동부(740)는 리페어 픽셀 회로(RP)를 제어하도록 상기 발광 제어 신호와 실질적으로 동일한 신호를 더미 픽셀부(760)에 인가할 수 있다.

타이밍 제어부(750)는 주사 구동부(720), 데이터 구동부(730) 및 발광 구동부(740)의 구동 타이밍을 제어할 수 있다.

상기 전원 공급부는 표시 패널(710)에 전원 전압(ELVDD), 저전원 전압(ELVSS) 및 초기화 전압(VINIT2)를 인가할 수 있다. 일 실시예에서, 상기 전원 공급부는 각 리페어 픽셀 회로(RP)에 전원 전압(ELVDD), 리페어 배선 초기화 전압(VINIT1), 초기화 전압(VINIT2) 및 게이트 로우 전압(VGL)을 인가할 수 있다.

일 실시예에서, 더미 픽셀부(760)에 포함되는 각각의 리페어 픽셀 회로(RP)는 상기 주사 신호 및 상기 리페어 데이터 신호에 기초하여 리페어 배선(RL1, , RLn)을 통해 유기 발광 다이오드로 흐르는 상기 발광 전류의 전류량 제어하는 발광 제어부, 게이트 로우(low) 전압(VGL)에 기초하여 상기 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부, 전원 전압과 상기 발광 제어부 사이에 연결되고, 상기 발광 전류에 대한 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 전류 미러부, 상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 제어 스위치 및 상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 제어 스위치를 포함할 수 있다. 표시 패널 내에서, 불량 픽셀 회로(792)를 발견한 경우, 리페어 픽셀 회로(RP)는 불량 픽셀 회로(792)를 대신하여 리페어 배선(RLn)을 통해 불량 픽셀 회로(792)에 연결되었던 유기 발광 다이오드(790)에 발광 전류를 공급할 수 있다. 불량 픽셀 회로(792)는 레이저 커팅 등을 통해 유기 발광 다이오드(101)와 단선될 수 있다.

리페어 픽셀 회로(RP)는 계조에 따른 상기 미러 전류를 이용해 상기 리페어 배선의 전위를 초기화하는 시간을 조절할 수 있다.

일 실시예에서, 전류 미러부(160)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함하고, 리페어 배선 초기화부(140)는 제3 트랜지스터 및 제4 트랜지스터(T4)를 포함하며, 발광 제어부(120)는 제 5 트랜지스터 및 구동 트랜지스터(TD)를 포함하고, 제1 발광 스위치(180a)는 제6 트랜지스터(T6)을 포함하며, 제2 발광 스위치(180b)는 제7 트랜지스터(T7)를 포함할 수 있다. 또한, 리페어 픽셀 회로(RP)는 제 8 트랜지스터(T8), 제9 트랜지스터(T9) 및 스토리지 커패시터(Cst)를 더 포함할 수 있다.

다른 실시예에서, 리페어 배선 초기화부(140)는 홀드 커패시터(Chold)를 더 포함할 수 있다. 다만, 더미 픽셀부(760)에 포함되는 리페어 픽셀 회로(RP)의 구성 및 동작은 도 1 내지 도 6에서 상술한 구성 및 동작과 실질적으로 동일하므로, 그에 대한 중복되는 설명은 생략하기로 한다.

상술한 바와 같이, 본 발명의 실시예들에 따른 유기 발광 표시 장치(700)는 리페어 배선을 초기화시키는 픽셀 리페어 회로(RP)를 포함함으로써, 리페어 배선(RL)에서의 커플링 및 기생 커패시턴스(C1, C2)를 보상(또는 제거)할 수 있다. 특히, 블랙 계조 및/또는 저계조 발광 시, 발광 전류 상승에 의한 유기 발광 다이오드(790) 오발광을 최소화할 수 있다. 따라서, 유기 발광 표시 장치(700)의 화질이 개선될 수 있다.

도 8a는 도 7의 유기 발광 표시 장치에 리페어 픽셀 회로가 배치되는 일 예를 나타내는 도면이다.

도 8a를 참조하면, 유기 발광 표시 장치(800)의 표시 영역(DA)에는 표시 패널(710)이 배치되며, 표시 영역(DA)을 둘러싼 비표시 영역(PA)에는 복수의 리페어 픽셀 회로들(RP)이 배치될 수 있다.

일 실시예에서, 복수의 리페어 픽셀 회로들(RP)은 표시 패널(710)의 좌측면 및 우측면에 각각 배치될 수 있다. 예를 들면, 제1 행에 배치된 리페어 픽셀 회로들(RP)은 각각 제1 좌측 리페어 배선(RL1) 및 제1 우측 리페어 배선(RR1)을 통해 표시 패널(710)의 제1 행에 배치된 픽셀 회로들(PX)을 절반씩 커버할 수 있다. 즉, 좌측 리페어 배선들(RL1, RL2, , RLn) 및 우측 리페어 배선들(RR1, RR2, , RRn)은 게이트 배선들과 실질적으로 평행하게 배치될 수 있다.

도 8a에 도시된 바와 같이, 리페어 픽셀 회로(100)는 불량 픽셀 회로(812)를 대신하여 유기 발광 다이오드(810)에 정상적인 발광 전류를 제공할 수 있다. 리페어 픽셀 회로(RP)의 구성 및 동작은 도1 내지 도 6을 참조하여 상술하였으므로, 이와 중복되는 설명은 생략하기로 한다.

도 8b는 도 7의 유기 발광 표시 장치에 리페어 픽셀 회로가 배치되는 다른 예를 나타내는 도면이다.

도 8b를 참조하면, 유기 발광 표시 장치(850)의 표시 영역(DA)에는 표시 패널(710)이 배치되며, 표시 영역(DA)을 둘러싼 비표시 영역(PA)에는 복수의 리페어 픽셀 회로들(RP)이 배치될 수 있다.

일 실시예에서, 복수의 리페어 픽셀 회로들(RP)은 표시 패널(710)의 상측에 각각 배치될 수 있다. 예를 들면, 제1 열에 배치된 리페어 픽셀 회로(RP)는 제1 리페어 배선(RL1)을 통해 표시 패널(710)의 제1 열에 배치된 픽셀 회로들(PX)을 커버할 수 있다. 즉, 리페어 배선들(RL1, RL2, , RLm)은 데이터 배선들과 실질적으로 평행하게 배치될 수 있다. 다만, 이는 예시적인 것으로서, 리페어 픽셀 회로들(RP) 및 리페어 배선들의 배치가 이에 한정되는 것은 아니다.

도 8b에 도시된 바와 같이, 리페어 픽셀 회로(100)는 불량 픽셀 회로(822)를 대신하여 유기 발광 다이오드(820)에 정상적인 발광 전류를 제공할 수 있다. 리페어 픽셀 회로(RP)의 구성 및 동작은 도1 내지 도 6을 참조하여 상술하였으므로, 이와 중복되는 설명은 생략하기로 한다.

도 9는 본 발명의 실시예들에 따른 유기 발광 표시 장치를 구비한 전자 기기를 나타내는 블록도이다.

도 9를 참조하면, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 저장 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 유기 발광 표시 장치(960)를 포함할 수 있다. 이 때, 유기 발광 표시 장치(960)는 도 7의 유기 발광 표시 장치(700)에 상응할 수 있다. 나아가, 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

프로세서(910)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(910)는 마이크로프로세서(micro processor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(910)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(920)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(930)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(940)는 키보드, 키패드, 터치스크린, 터치패드, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 유기 발광 표시 장치(960)는 입출력 장치(940) 내에 구비될 수도 있다. 파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 파워를 공급할 수 있다.

유기 발광 표시 장치(960)는 표시 패널(710), 주사 구동부(720), 데이터 구동부(730), 발광 구동부(740), 타이밍 제어부(750) 및 리페어 픽셀 회로(100)를 포함하는 더미 픽셀부(760)를 포함할 수 있다. 유기 발광 표시 장치(700)는 실시예에 따라 전원 공급부를 더 포함할 수 있다. 상기 리페어 픽셀 회로(100)는 발광 제어부(120), 리페어 배선 초기화부(140), 전류 미러부(160), 제1 발광 스위치(180a) 및 제2 발광 스위치(180b)를 포함할 수 있다. 리페어 픽셀 회로(100)는 계조에 따른 상기 미러 전류를 이용해 상기 리페어 배선의 전위를 초기화하는 시간을 조절할 수 있다.

본 발명은 임의의 표시 장치 및 상기 표시 장치를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 개인용 컴퓨터, 노트북, 태블릿, 휴대폰, 스마트폰, 스마트패드, 피디에이(PDA), 피엠피(PMP), 디지털 카메라, MP3 플레이어, 휴대용 게임 콘솔, 네비게이션 등에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100, 600: 리페어 픽셀 회로 101: 유기 발광 다이오드
120: 발광 제어부 140: 리페어 배선 초기화부
160: 전류 미러부 180a: 제1 발광 스위치
180b: 제2 발광 스위치 200: 픽셀 회로
700, 800: 유기 발광 표시 장치 710: 표시 패널
720: 주사 구동부 730: 데이터 구동부
740: 발광 구동부 750: 타이밍 제어부
760: 더미 픽셀부 792: 불량 픽셀 회로
900: 전자 기기

Claims

복수의 픽셀 회로들 중에서 불량으로 판정된 불량 픽셀 회로를 대신하여 리페어 배선을 통해 유기 발광 다이오드에 발광 전류를 공급하는 리페어 픽셀 회로에 있어서,
주사 신호 및 리페어 데이터 신호에 기초하여 상기 리페어 배선을 통해 상기 유기 발광 다이오드로 흐르는 상기 발광 전류의 전류량 제어하는 발광 제어부;
상기 리페어 배선과 상기 발광 제어부가 연결되는 제1 노드에 접속되며, 상기 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부;
전원 전압과 상기 발광 제어부 사이에 연결되고, 상기 발광 전류에 대한 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 전류 미러부;
발광 제어 신호에 기초하여 상기 발광 제어부와 상기 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 스위치; 및
상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 스위치를 포함하는 리페어 픽셀 회로.
제 1 항에 있어서, 상기 전류 미러부는,
제1 단자가 상기 전원 전압에 연결되고, 제2 단자가 제1 발광 스위치에 연결되며, 게이트 단자가 상기 제2 단자와 연결되고, 상기 리페어 배선에 상기 발광 전류를 제공하는 제1 트랜지스터; 및
게이트 단자가 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고, 제1 단자가 상기 전원 전압에 연결되며, 제2 단자가 상기 리페어 배선 전위 초기화부에 연결되고, 상기 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
제 2 항에 있어서, 상기 발광 전류 및 상기 미러 전류는 상기 제1 발광 스위치 및 상기 제2 발광 스위치가 턴-온되면 생성되는 것을 특징으로 하는 리페어 픽셀 회로.
제 2 항에 있어서, 상기 리페어 배선 전위 초기화부는,
게이트 단자가 게이트 초기화 신호를 인가받고, 제1 단자가 게이트 로우(low) 전압을 인가받는 제3 트랜지스터; 및
게이트 단자가 상기 제3 트랜지스터의 제2 단자에 연결되고, 제1 단자가 리페어 배선 초기화 전압을 인가받으며, 제2 단자가 상기 제1 노드에 연결되는 제4 트랜지스터를 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
제 4 항에 있어서, 상기 제3 트랜지스터는 상기 게이트 초기화 신호의 턴-온 구간에서 상기 게이트 로우 전압을 상기 제4 트랜지스터의 상기 게이트 단자에 인가하고,
상기 제4 트랜지스터의 상기 게이트 단자에 상기 게이트 로우 전압이 인가되면, 상기 제4 트랜지스터가 턴-온 되어 상기 리페어 배선의 전위를 초기화시키는 것을 특징으로 하는 리페어 픽셀 회로.
제 5 항에 있어서, 상기 미러 전류는 상기 제4 트랜지스터의 상기 게이트 단자로 제공되는 것을 특징으로 하는 리페어 픽셀 회로.
제 6 항에 있어서, 상기 미러 전류의 크기가 클수록 상기 제4 트랜지스터가 빠르게 턴-오프되는 것을 특징으로 하는 리페어 픽셀 회로.
제 5 항에 있어서, 상기 리페어 배선 전위 초기화부는,
상기 전원 전압과 상기 제4 트랜지스터의 상기 게이트 단자 사이에 접속되는 홀드(hold) 커패시터를 더 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
제 5 항에 있어서, 상기 발광 제어부는,
게이트 단자가 상기 주사 신호를 인가받고, 제1 단자가 상기 리페어 데이터 신호를 인가받는 제5 트랜지스터; 및
게이트 단자가 구동 전압을 인가받는 제2 노드에 연결되고, 제1 단자가 상기 제1 트랜지스터의 상기 제2 단자에 연결되며, 제2 단자가 상기 제2 발광 스위치에 연결되는 구동 트랜지스터를 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
제 9 항에 있어서, 상기 제5 트랜지스터는 상기 주사 신호에 의한 턴-온 구간에서 상기 리페어 데이터 신호를 상기 구동 트랜지스터의 상기 제1 단자에 인가하는 것을 특징으로 하는 리페어 픽셀 회로.
제 10 항에 있어서, 상기 구동 트랜지스터는 상기 제2 노드에 인가되는 상기 구동 전압에 기초하여 상기 발광 전류를 상기 리페어 배선을 통해 상기 유기 발광 다이오드에 공급하는 것을 특징으로 하는 리페어 픽셀 회로.
제 9 항에 있어서, 상기 제1 발광 스위치는, 게이트 단자가 상기 발광 제어 신호를 인가받고, 제1 단자가 상기 제1 트랜지스터의 상기 제2 단자에 연결되며, 제2 단자가 상기 구동 트랜지스터의 상기 제1 단자에 연결되는 제6 트랜지스터를 포함하고,
상기 제2 발광 스위치는, 게이트 단자가 상기 발광 제어 신호를 인가받고, 제1 단자가 상기 구동 트랜지스터의 상기 제2 단자에 연결되며, 제2 단자가 상기 제1 노드에 연결되는 제7 트랜지스터를 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
제 12 항에 있어서, 상기 발광 제어 신호의 턴-온 구간에서, 상기 제6 트랜지스터는 상기 제1 트랜지스터와 상기 구동 트랜지스터를 전기적으로 연결시키고,
상기 발광 제어 신호의 턴-온 구간에서, 상기 제7 트랜지스터는 상기 구동 트랜지스터와 상기 리페어 배선을 전기적으로 연결시키는 것을 특징으로 하는 리페어 픽셀 회로.
제 12 항에 있어서,
제1 단자가 상기 구동 트랜지스터의 상기 제2 단자에 연결되고, 제2 단자가 상기 제2 노드에 연결되며, 게이트 단자가 상기 주사 신호를 인가받고, 상기 주사 신호를 기초로 턴-온되어 상기 구동 트랜지스터의 문턱 전압을 보상하는 제8 트랜지스터;
제1 단자가 초기화 전압을 인가받고, 제2 단자가 상기 제2 노드에 연결되며, 게이트 단자가 게이트 초기화 신호를 인가받고, 상기 게이트 초기화 신호를 기초로 턴-온되어 상기 구동 트랜지스터의 게이트 전압을 초기화시키는 제9 트랜지스터; 및
상기 전원 전압과 상기 제2 노드 사이에 접속되는 스토리지(storage) 커패시터를 더 포함하는 것을 특징으로 하는 리페어 픽셀 회로.
유기 발광 다이오드를 구비한 픽셀 회로들을 포함하는 표시 패널;
상기 표시 패널의 외곽에 배치되고, 불량으로 판정된 불량 픽셀 회로를 대신하여 리페어 배선을 통해 유기 발광 다이오드에 발광 전류를 공급하는 리페어 픽셀 회로를 포함하는 더미 픽셀부;
상기 픽셀 회로들 및 상기 리페어 픽셀 회로에 주사 신호를 공급하는 주사 구동부;
상기 픽셀 회로들에 데이터 신호를 공급하고, 상기 리페어 픽셀 회로에 상기 데이터 신호에 상응하는 리페어 데이터 신호를 공급하는 데이터 구동부;
상기 픽셀 회로들 및 상기 리페어 픽셀 회로에 발광 제어 신호를 공급하는 발광 구동부; 및
상기 주사 구동부, 상기 데이터 구동부 및 상기 발광 구동부를 제어하는 타이밍 제어부를 포함하고,
상기 리페어 픽셀 회로는 리페어 배선 초기화 전압에 기초하여 상기 리페어 배선을 초기화시키는 것을 특징으로 하는 유기 발광 표시 장치.
제 15 항에 있어서, 상기 리페어 픽셀 회로는,
주사 신호 및 리페어 데이터 신호에 기초하여 상기 리페어 배선을 통해 상기 유기 발광 다이오드로 흐르는 상기 발광 전류의 전류량 제어하는 발광 제어부;
상기 리페어 배선과 상기 발광 제어부가 연결되는 제1 노드에 접속되며, 상기 리페어 배선 초기화 전압에 기초하여 상기 리페어 배선의 전위를 초기화시키는 리페어 배선 전위 초기화부;
전원 전압과 상기 발광 제어부 사이에 연결되고, 상기 발광 전류에 대한 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 전류 미러부;
상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 전류 미러부 사이의 전기적 연결 동작을 제어하는 제1 발광 스위치; 및
상기 발광 제어 신호에 기초하여 상기 발광 제어부와 상기 리페어 배선 사이의 전기적 연결 동작을 제어하는 제2 발광 스위치를 포함하는 유기 발광 표시 장치.
제 16 항에 있어서, 상기 전류 미러부는,
제1 단자가 상기 전원 전압에 연결되고, 제2 단자가 제1 발광 스위치에 연결되며, 게이트 단자가 상기 제2 단자와 연결되고, 상기 리페어 배선에 상기 발광 전류를 제공하는 제1 트랜지스터; 및
게이트 단자가 상기 제1 트랜지스터의 상기 게이트 단자에 연결되고, 제1 단자가 상기 전원 전압에 연결되며, 제2 단자가 상기 리페어 배선 전위 초기화부에 연결되고, 상기 미러 전류를 상기 리페어 배선 전위 초기화부에 제공하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
제 17 항에 있어서, 상기 리페어 배선 전위 초기화부는,
게이트 단자가 게이트 초기화 신호를 인가받고, 제1 단자가 게이트 로우(low) 전압을 인가받는 제3 트랜지스터; 및
게이트 단자가 상기 제3 트랜지스터의 제2 단자에 연결되고, 제1 단자가 상기 리페어 배선 초기화 전압을 인가받으며, 제2 단자가 상기 제1 노드에 연결되는 제4 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
제 18 항에 있어서, 상기 제3 트랜지스터는 상기 게이트 초기화 신호의 턴-온 구간에서 상기 게이트 로우 전압을 상기 제4 트랜지스터의 상기 게이트 전극에 인가하고,
상기 제4 트랜지스터의 상기 게이트 전극에 상기 게이트 로우 전압이 인가되면, 상기 제4 트랜지스터가 턴-온 되어 상기 리페어 배선의 전위를 초기화하는 것을 특징으로 하는 유기 발광 표시 장치.
제 19 항에 있어서, 상기 미러 전류는 상기 제4 트랜지스터의 상기 게이트 단자로 공급되는 것을 특징으로 하는 리페어 픽셀 회로.