KR102123991B1 - 반도체 패키지 및 이를 구비하는 전자 시스템 - Google Patents

반도체 패키지 및 이를 구비하는 전자 시스템 Download PDF

Info

Publication number
KR102123991B1
KR102123991B1 KR1020130025584A KR20130025584A KR102123991B1 KR 102123991 B1 KR102123991 B1 KR 102123991B1 KR 1020130025584 A KR1020130025584 A KR 1020130025584A KR 20130025584 A KR20130025584 A KR 20130025584A KR 102123991 B1 KR102123991 B1 KR 102123991B1
Authority
KR
South Korea
Prior art keywords
chip
temperature
semiconductor chip
temperature detection
package
Prior art date
Application number
KR1020130025584A
Other languages
English (en)
Other versions
KR20140111449A (ko
Inventor
임윤혁
박결
황희정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130025584A priority Critical patent/KR102123991B1/ko
Priority to US14/104,435 priority patent/US9666503B2/en
Publication of KR20140111449A publication Critical patent/KR20140111449A/ko
Application granted granted Critical
Publication of KR102123991B1 publication Critical patent/KR102123991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지 및 이를 구비하는 전자 시스템이 개시된다. 반도체 패키지는 내부 회로를 구비하는 패키지 기판 상에 실장되어 내부회로와 전기적으로 연결되는 반도체 칩, 이격되어 배치되는 외부 열원의 온도를 검출하는 비접촉 온도 검출유닛 및 비접촉 온도 검출유닛으로부터 검출된 외부 열원의 온도에 따라 반도체 칩의 동작을 제어하는 온도 조절유닛을 포함한다. 동적 온도 조절(DTS) 방식으로 모바일 시스템의 발열을 제어하는 경우 케이스의 검출온도를 이용함으로써 CPU 칩의 구동효율을 현저하게 개선할 수 있다.

Description

반도체 패키지 및 이를 구비하는 전자 시스템 {Semiconductor package and electronic system including the same}
본 발명은 반도체 패키지 및 이를 구비하는 전자 시스템에 관한 것으로서, 보다 상세하게는 모바일용 반도체 패키지 및 이를 구비하는 모바일 시스템에 관한 것이다.
최근 반도체 소자를 응용한 전자제품의 소형화, 박형화, 고속화 및 고성능 경향에 따라 반도체 패키지도 소형화 및 고밀도화 되고 있다. 고밀도 반도체 패키지의 고속 및 고성능 구동은 반도체 패키지의 내부에서 더 많은 열을 발생시키므로 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자제품의 동작 안정성과 제품 신뢰성을 확보하는 데 필수적이다. 이에 따라, 고집적 반도체 패키지에는 다양한 방열 시스템이 제공되고 있다.
최근에는 반도체 패키지를 구비하는 전자제품을 최적하게 구동하기 위해 반도체 칩을 포함한 전자제품의 구동온도가 설정된 한계온도(limit temperature)를 넘으면 반도체 칩의 구동을 소프트웨어적으로 제한하는 동적 온도 조절(dynamic thermal management, DTM) 방식이 널리 이용되고 있다.
DTM 방식에 의하면, 전자제품에 포함된 구동 칩의 한계온도와 전자제품을 둘러싸는 하우징인 케이스의 한계온도를 미리 설정하고 구동 칩의 동작온도가 칩 한계온도를 넘거나 케이스의 온도가 케이스 한계온도를 넘는 경우 상기 구동 칩의 성능을 자동으로 제한한다.
이때, 상기 칩의 구동온도는 구동 칩의 표면온도를 검출하는 다양한 온도 검출수단에 의해 검출할 수 있지만, 케이스의 온도는 반도체 패키지 내부에서 직접 측정할 수 없다. 이에 따라, 구동 칩의 검출온도에 기초하여 경험적인 보상온도를 부가하여 케이스의 한계온도를 설정하고 있다.
따라서, 구동 칩의 실제 동작온도는 한계온도보다 충분히 낮지만 상기 보상온도를 부가함으로써 케이스의 한계온도보다는 높게 되는 경우, 실제 전자제품의 발열량은 허용가능한 수준이지만 DTM에 의해 케이스 온도가 한계온도보다 높은 것으로 인식되어 구동 칩의 성능은 제한된다. 이에 따라, 상기 구동 칩을 구비하는 반도체 패키지의 성능을 현저하게 저하시키는 요인으로 작용하게 된다.
이에 따라, 구동 칩뿐만 아니라 구동 칩이 포함된 반도체 패키지가 배치된 전자제품의 외부 케이스의 온도도 검출할 수단이 요구된다.
본 발명의 실시예들은 상기의 문제점을 해결하고자 제안된 것으로서, 외부에 배치된 검출 대상의 온도를 측정할 수 있는 비접촉 온도 센서를 구비한 반도체 패키지를 제공한다.
본 발명의 또 다른 실시예들은 상기한 바와 같은 반도체 패키지를 구비하는 반도체 모듈을 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 패키지는 내부 회로를 구비하는 패키지 기판 상에 실장되어 상기 내부회로와 전기적으로 연결되는 반도체 칩, 이격되어 배치되는 외부 열원의 온도를 검출하는 비접촉 온도 검출유닛 및 상기 비접촉 온도 검출유닛으로부터 검출된 상기 외부 열원의 온도에 따라 상기 반도체 칩의 동작을 제어하는 온도 조절유닛을 포함한다.
일실시예로서, 상기 비접촉 온도 검출유닛은 상기 열원으로부터 발생되는 적외선 복사열을 흡수하여 기전력을 발생하는 적외선 반응형(Infrared Ray (IR) responsive) 열전쌍(thermocouple), 상기 열전쌍의 단자와 연결되어 상기 기전력을 측정하는 측정부 및 측정된 상기 기전력으로부터 상기 외부 열원의 온도를 수득하고 수득된 상기 외부 열원의 온도를 상기 온도 조절유닛으로 전송하는 검출부를 포함한다.
일실시예로서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩과 일체로 제공된다.
일실시예로서, 상기 반도체 칩의 상부에 배치되어 상기 반도체 칩으로부터 발생된 열을 방출하고, 상기 온도 검출 유닛에 대응하는 상기 반도체 칩의 표면을 노출하도록 개구되어 상기 복사열이 상기 온도 검출 유닛에 도달하는 관통 홀을 구비하는 방열유닛을 더 포함한다.
일실시예로서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩과 구별되도록 부가적으로 제공되는 것을 포함한다.
일실시예로서, 상기 비접촉 온도 검출유닛은 상기 패키지 기판 상에 독립적인 비접촉형 온도 검출 칩으로 배치되고 상기 반도체 칩과 상기 온도 검출 칩은 상기 내부 회로를 통하여 서로 전기적으로 연결된다.
일실시예로서, 상기 반도체 칩 및 상기 온도 검출 칩의 상부에 배치되어 상기 반도체 칩 및 상기 온도 검출 칩으로부터 발생된 열을 방출하고, 상기 온도 검출 칩을 노출하도록 개구되어 상기 복사열이 유동하는 관통 홀을 구비하는 방열유닛을 더 포함한다.
일실시예로서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩 상에 독립적인 온도 검출 칩으로 배치되고 상기 반도체 칩과 상기 온도 검출 칩은 관통전극을 통하여 서로 전기적으로 연결되어 상기 온도 검출 칩과 상기 반도체 칩은 칩 스택 구조물을 구성한다.
일실시예로서, 상기 반도체 칩의 상부에 배치되어 으로부터 발생된 열을 방출하는 히트 슬러그 및 상기 히트 슬러그와 상기 패키지 기판을 연결하는 도전성 플러그를 더 포함하고, 상기 비접촉 온도 검출 유닛은 상기 히트 슬러그에 배치된다.
일실시예로서, 상기 반도체 칩의 상부에 배치되어 상기 반도체 칩과 전기적으로 연결되는 접속체인 인터포저(interposer)를 더 포함하고, 상기 비접촉 온도 검출유닛은 상기 인터포저에 배치된다.
일실시예로서, 상기 반도체 칩의 온도를 검출하는 칩 온도 검출유닛을 더 포함한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 전자 시스템은 폐쇄된 수용공간을 구비하고 상기 수용공간의 내부에 마더 보드가 배치된 케이스 및 상기 마더 보드에 결합되고 내부 회로를 구비하는 패키지 기판, 상기 패키지 기판 상에 실장되어 상기 내부회로와 전기적으로 연결되는 반도체 칩, 상기 케이스의 온도를 검출하는 비접촉 온도 검출유닛 및 검출된 상기 케이스의 온도에 따라 상기 반도체 칩의 동작을 제어하는 온도 조절유닛을 구비하는 반도체 패키지를 포함한다.
일실시예로서, 상기 비접촉 온도 검출 유닛은 상기 반도체 칩의 내부, 상기 패키지 기판의 상면 및 상기 반도체 칩의 상면 중의 어느 하나에 배치된다.
일실시예로서, 상기 반도체 패키지는 상기 반도체 칩으로부터 발생된 열을 방출하기 위한 히트 슬러그 및 상기 히트 슬러그와 상기 패키지 기판을 접속하는 도전성 접속체를 더 포함하고, 상기 비접촉 온도 검출유닛은 상기 히트 슬러그의 표면에 배치된다.
일실시예로서, 상기 반도체 칩은 모바일 애플리케이션 프로세스의 중앙처리장치(central process unit, CPU) 칩을 포함한다.
상기와 같은 본 발명의 실시예들에 따르면, 반도체 패키지를 감싸는 케이스의 온도를 반도체 패키지에 구비된 비접촉 온도 검출유닛에 의해 검출할 수 있다. 이에 따라, 동적 온도 조절과정에 의해 반도체 패키지의 온도를 조절하는 경우, 반도체 패키지를 구성하는 반도체 칩의 구동효율을 높일 수 있다. 특히, 모바일용 애플리케이션 프로세스(AP)에 배치된 중앙처리장치의 경우 칩 온도를 기준으로 케이스의 최대 허용온도를 설정하는 종래의 동적 온도 조절(DTS) 방식과 비교하여 중앙처리장치의 구동효율을 현저하게 높일 수 있다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 나타내는 단면도이다.
도 2는 본 발명의 일실시예에 따라 도 1에 도시된 비접촉 온도 검출 유닛을 나타내는 구성도이다.
도 3은 도 1에 도시된 반도체 패키지의 변형례로서 제1 변형 패키지를 나타내는 단면도이다.
도 4는 도 1에 도시된 반도체 패키지의 다른 변형례로서 제2 변형 패키지를 나타내는 단면도이다.
도 5는 도 4에 도시된 반도체 패키지의 변형례로서 제3 변형 패키지를 나타내는 도면이다.
도 6은 도 2에 도시된 반도체 패키지의 또 다른 변형례로서 제4 변형 패키지를 나타내는 단면도이다.
도 7은 도 6에 도시된 반도체 패키지의 변형례로서 제5 변형 패키지를 나타내는 도면이다.
도 8은 도 6에 도시된 반도체 패키지의 변형례로서 제 6변형 패키지를 나타내는 도면이다.
도 9는 도 8에 도시된 반도체 패키지의 변형례로서 제 7변형 패키지를 나타내는 도면이다.
도 10은 도 5에 도시된 반도체 패키지의 변형례로서 제 8변형 패키지를 나타내는 도면이다.
도 11은 도 10에 도시된 반도체 패키지의 변형례로서 제 9변형 패키지를 나타내는 도면이다.
도 12는 본 발명의 일실시예에 따라 비접촉신 온도 검출유닛을 구비하는 반도체 패키지를 포함하는 전자 시스템을 나타내는 개략적인 구성도이다.
도 13은 본 발명의 일실시예에 의한 반도체 패키지를 구비하는 모바일 시스템을 나타내는 블록도이다.
도 14는 도 13에 도시된 모바일 시스템의 변형례를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
반도체 패키지
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 나타내는 단면도이다.
도 1을 참조하면, 내부 회로(12)를 구비하는 패키지 기판(10) 상에 실장되어 상기 내부회로(12)와 전기적으로 연결되는 반도체 칩(20), 이격되어 배치되는 외부 열원(미도시)의 온도를 검출하는 비접촉 온도 검출유닛(30) 및 상기 비접촉 온도 검출유닛(30)으로부터 검출된 상기 외부 열원의 온도에 따라 상기 반도체 칩의 동작을 제어하는 온도 조절유닛(40)을 포함한다.
일실시예로서, 상기 패키지 기판(10)은 상면과 하면에 배치된 도전성 구조물들을 전기적으로 연결하는 회로패턴인 내부회로(12)를 구비하고 소정의 강도를 갖는 평판형상의 기판을 포함한다. 예를 들면, 상기 패키지 기판(10)은 절연성 및 내열성 물질을 포함하고 소정의 강도를 갖는 평판형상의 기판 몸체(11)와 상기 기판 몸체(11)의 내부에 배치된 다수의 내부 회로(12)를 포함한다. 상기 내부 회로(12)는 상기 몸체(11)의 상면 및 하면에 노출된 접속패드와 연결되고 상기 접속패드와 상기 내부 회로(12)를 통하여 상기 반도체 칩(20) 및 외부 접속체(미도시)가 서로 전기적으로 연결된다. 상면에 배치된 상기 접속패드는 상기 반도체 칩(20)과 접촉하고 하면에 배치된 상기 접속패드는 상기 외부 접속체가 연결되는 접속단자(13)와 연결된다. 예를 들면, 상기 접속단자(13)는 솔더 볼을 포함한다.
예를 들면, 상기 몸체(11)는 에폭시 수지 기판, 폴리이미드 기판과 같은 열경화성 수지 계통이나 평판이나 액정 폴리에스테르 필름이나 폴리아미드 필름과 같은 내열성 유기필름이 부착된 평판을 포함한다. 상기 내부회로(12)는 상기 몸체(11)의 내부에 패턴형상으로 배치되고 전원공급을 위한 전원배선과 접지 배선 및 신호전송을 위한 신호배선을 포함한다. 각 배선들은 상기 몸체의 상면 및 하면에 각각 형성된 다수의 층간 절연막에 의해 서로 구분되어 배치될 수 있다. 본 실시예의 경우 상기 패키지 기판(10)은 상기 회로패턴이 인쇄공정에 의해 형성된 인쇄 회로기판(printed circuit board, PCB)을 포함한다.
일실시예로서, 상기 반도체 칩(20)은 상기 회로기판(1100) 상에 배치되어 외부로부터 에너지를 공급받아 증폭이나 발진과 같은 전기적 작동을 통하여 열에너지를 발생시키는 적어도 하나의 능동소자를 포함한다.
예를 들면, 상기 반도체 칩(20)은 실리콘 웨이퍼와 같은 반도체 기판 상에 다수의 층간 절연막을 매개로 적층된 다수의 도전성 구조물(미도시)과 층간절연막에 의해 상기 도전성 구조물과 분리되어 배치되고 상기 도전성 구조물로 신호를 전달하는 배선 구조물(미도시)을 포함한다. 상기 도전성 구조물과 배선 구조물은 보호막에 의해 외부환경으로 보호된다.
상기 도전성 구조물은 서로 대응하는 하나의 트랜지스터와 커패시터로 이루어진 디램 메모리 소자의 단위 구조물 또는 플래시 메모리 소자를 구성하는 스트링 선택 트랜지스터, 셀 선택 트랜지스터 및 접지 선택 트랜지스터를 구성하는 개별적인 단위 트랜지스터를 포함한다. 또한, 상기도전성 구조물은 상기 디램 메모리 소자 또는 상기 플래시 메모리 소자를 구동하는 논리 회로 소자를 포함할 수 있다.
상기 배선 구조물은 상기 층간 절연막을 관통하여 상기 도전성 구조물과 접촉하는 금속성 플러그 및 상기 금속성 플러그와 연결되며 상기 층간절연막 상에 배치되는 금속 배선(metal wiring)을 포함한다. 상기 금속배선은 입출력 신호를 전송하기 위한 신호 라인(signal line)뿐만 아니라 상기 도전성 구조물로 전원을 공급하기 위한 전원 라인(power line)이나 상기 도전성 구조물을 접지시키기 위한 접지 라인(ground line)을 포함할 수 있다.
상기 반도체 칩(20)은 다이의 활성면이 상기 패키지 기판(10)의 상면을 향하도록 뒤집어(flipping) 지게 배치되고 상기 패키지 기판(10)의 접속패드와 상기 활성면 상에 배치된 반도체 칩(20)의 콘택 패드(미도시)는 솔더 범프와 같은 접속 구조물(21)을 통하여 서로 연결된다. 상기 접속 구조물(21)은 리플로우 공정에 의해 상기 패키지 기판(10) 상에 압착되고 상기 반도체 칩(20)의 활성면과 상기 패키지 기판(10)과의 이격공간은 언더 필링막(미도시)에 의해 매립될 수 있다. 이에 따라, 상기 접속 구조물(21)에 의해 상기 반도체 칩(20)과 패키지 기판(10)을 전기적으로 연결시키고 패키지 기판(10)에 반도체 칩(20)을 안정적으로 고정할 수 있다.
도시되지는 않았지만, 반도체 칩의 활성면이 상방을 향하도록 배치되는 페이스 업(face up) 구조로 배치되고 본딩 와이어와 같은 연결배선에 의해 상기 패키지 기판(10)과 연결될 수도 있다.
상기 반도체 칩(20)은 단일 칩 패키지로 구성될 수도 있고 다수의 칩이 적층된 적층 칩 패키지를 포함할 수도 있다. 특히, 적층 칩 패키지는 본딩 와이어 또는 관통전극과 같은 다양한 접속수단을 통하여 전기적으로 서로 연결될 수 있다.
상기 단일 칩 패키지는 디램 소자나 플래시 소자와 같은 메모리 소자나 상기 메모리 소자를 구동하는 논리소자를 포함할 수 있다. 상기 단일 메모리칩은 단일 반도체 칩으로 구성된 칩 단위 패키지(chip scaled package, CSP)를 포함하며 특히 집적회로 소자와 범프 구조물이 웨이퍼 단위로 패키징 된 후 칩 단위로 절단되어 제조되는 웨이퍼 레벨 칩 단위 패키지(wafer level chip scaled package, WLCSP)를 포함한다. 예를 들면, 상기 단일 칩 패키지 구조물은 상기 단일 칩의 활성면이 상기 패키지 기판(10)을 향하도록 플립 칩 구조로 배치될 수 있다.
상기 적층 칩 패키지는 다수의 메모리 소자가 적층되거나 메모리 소자와 메모리 소자를 구동하기 위한 논리소자가 서로 적층되어 단일한 패키지 구조물로 제공될 수 있다. 예를 들면, 상기 로직 칩과 메모리 칩이 웨이퍼 레벨에서 적층되어 칩온칩으로 구성될 수도 있고 인터포즈의 상면과 하면에 각각 배치되어 시스템 인 패키지(SIP)로 구성될 수도 있다.
상기 비접촉 온도 검출 유닛(30)은 상기 반도체 패키지(100)의 내부에 배치되어 상기 반도체 패키지(100)와 이격되어 배치되는 외부 열원(미도시)의 온도를 검출한다. 따라서, 상기 온도 검출 유닛(30)은 검출대상인 외부 열원과 접촉하지 않은 상태에서 상기 외부 열원의 온도를 검출한다. 예를 들면, 상기 비접촉 온도 검출 유닛(30)은 상기 외부 열원으로부터 방출되는 적외선 복사열을 이용하여 표면온도를 검출하는 적외선 온도 센서를 포함할 수 있다.
도 2는 본 발명의 일실시예에 따라 도 1에 도시된 비접촉 온도 검출 유닛을 나타내는 구성도이다.
도 2를 참조하면, 본 발명의 일실시예에 의한 비접촉 온도 검출 유닛(30)은 상기 외부 열원으로부터 발생되는 적외선 복사열을 흡수하여 기전력을 발생하는 적외선 반응형(Infrared Ray (IR)-responsive) 열전쌍(thermocouple, 31), 상기 열전쌍(31)의 단자와 연결되어 상기 기전력을 측정하는 측정부(32) 및 측정된 상기 기전력으로부터 상기 외부 열원의 온도를 수득하고 수득된 상기 외부 열원의 온도를 상기 온도 조절유닛으로 전송하는 검출부(33)를 포함한다.
상기 열전쌍(31)은 물리적 성질이 상이한 제1 및 제2 금속 배선(31a, 31b)을 포함한다. 상기 제1 및 제2 금속배선(31a, 31b)의 일단은 서로 접합되어 접합부를 형성하고 이와 대응하는 타단은 분리되어 상기 측정부(32)로 연결된다. 상기 접합부가 가열되는 경우 제베크 효과에 의해 상기 제1 및 제2 배선(31a, 31b)을 따라 열기전력이 발생하고 상기 열기전력은 측정부(32)에 의해 측정된다. 이때, 상기 열전쌍(31)의 접합부는 상기 외부 열원의 복사열을 흡수할 수 있는 위치에 배치된다.
예를 들면, 상기 제1 및 제2 배선(312a, 31b)을 구성하는 금속물질의 쌍은 백금-백금 로듐, 철-콘스탄탄 및 구리-콘스탄탄 중의 어느 하나를 포함할 수 있다.
상기 측정부(32)는 제1 및 제2 배선(31a,31b)과 전기적으로 연결되어 상기 열기전력을 측정하고, 측정된 상기 열기전력
상기 외부 열원이 가열되어 발생하는 복사열에 의해 상기 접합부가 가열되면 열기전력이 발생하고 상기 측정부(32)에서 측정된다. 예를 들면, 상기 측정부(32)는 제1 및 제2 배선(31a,31b) 사이에 배치되는 적절한 저항소자 및 검출신호를 증폭할 수 있는 증폭기를 포함한다. 측정된 상기 열기전력은 상기 검출부(33)로 전송되어 상기 외부 열원의 검출온도로 변환되고 상기 검출온도는 온도 조절유닛으로 전송된다.
따라서, 상기 온도 검출유닛(30)은 상기 외부 열원과 접촉하지 않고 이격되어 상기 외부열원으로부터 방출되는 적외선 복사열을 이용하여 표면온도를 검출한다.
본 실시예에서는 상기 온도 검출유닛(30)은 상기 반도체 칩(20)의 내부에 일체로 배치된다. 예를 들면, 칩 제조공정이 완료된 웨이퍼의 상면에 상기 온도 검출유닛(30)을 패터닝 할 수 있다. 그러나, 후술하는 바와 같이 상기 온도 검출 유닛(30)은 별도의 칩으로 제조되어 패키지 공정에서 상기 패키지 기판(10) 상에 반도체 칩(20)과 개별적으로 배치되거나 히트 슬러그와 같은 추가 구성부재 상에 배치될 수도 있다.
본 실시예에서 상기 비접촉형 온도 검출유닛(30)으로서 적외선 온도 검출기를 예시하고 있지만, 상기 외부 열원과 접촉하지 않고 온도를 검출할 수 있다면 다양한 검출 장치가 이용될 수 있음은 자명하다.
상기 반도체 패키지(100)는 상기 반도체 칩(10)의 온도를 검출하는 칩 온도 검출유닛(39)을 더 포함한다. 반도체 패키지(100)의 온도는 주로 반도체 칩(10)의 구동시 발생하는 열에 의해 결정되므로 상기 칩 온도 검출 유닛(39)은 상기 반도체 칩(20)의 표면과 접촉하여 직접 반도체 칩의 온도를 검출한다. 예를 들면, 상기 칩 온도 검출 유닛(39)은 상기 반도체 칩(20)의 표면에 직접 배치된 열전소자인 서미스터나 온도 검출회로를 포함할 수 있다. 그러나, 상기 칩 온도 검출유닛(39)도 상기 반도체 칩(20)과 구별되는 별개의 칩으로 제작되어 상기 패키지 기판(10) 상에 실장되거나 히트 슬러그에 배치되어 상기 패키지 기판(10)과 전기적으로 연결되도록 배치될 수도 있음은 자명하다.
상기 비접촉 온도 검출유닛(30) 및 상기 칩 온도 검출유닛(39)에 의해 검출된 온도는 상기 온도 조절유닛(40)으로 전송되어 상기 외부 열원 및 상기 반도체 칩(20)의 기준온도와 각각 비교된다. 외부 열원의 온도 또는 반도체 칩(20)의 온도가 기준온도보다 높은 경우, 상기 온도 조절유닛(40)은 상기 반도체 칩(20)의 동작을 제어하여 반도체 칩(20)으로부터 발생하는 열량을 조절한다. 상기 반도체 패키지(100)의 온도는 주로 상기 반도체 칩(20)으로부터 발생하는 열에 의해 결정되므로 상기 온도 조절유닛(40)은 반도체 패키지(40)의 온도를 조절하기 위해 상기 반도체 칩(20)의 동작속도를 줄이거나 동작을 정지시킬 수 있다. 이에 따라, 상기 반도체 패키지(100)의 고열로 인한 오작동이나 데이터 손실을 방지할 수 있다.
예를 들면, 상기 온도 조절유닛(40)은 상기 반도체 패키지(100)가 안정적으로 동작할 수 있는 최고 허용온도인 기준온도를 설정하는 설정부(미도시), 상기 비접촉 온도 검출 유닛(30) 및 상기 칩 온도 검출 유닛(39)으로부터 전송된 검출 온도를 상기 기준온도를 초과하는 경우 상기 칩 내부의 특정회로 혹은 상기 반도체 칩(20) 자체를 제어하여 동작속도를 제어하는 제어부(미도시)를 구비하는 동적 온도 조절기(dynamic temperature management, DTM)를 포함한다.
선택적으로, 상기 온도 조절유닛(40)은 상기 비접촉 온도 검출유닛(30) 및/또는 상기 칩 온도 검출유닛(39)을 구동하는 파워를 공급하는 구동부(미도시)를 더 구비할 수 있다. 그러나, 상기 온도 검출유닛들(30,39)은 별도의 파워라인을 통하여 구동파워를 공급 받을 수도 있다.
특히, 상기 반도체 패키지(100)에 에어 팬이나 펠티에 소자와 같이 강제 냉각(active cooling) 유닛이 구비되는 경우, 상기 강제 냉각 유닛도 상기 구동부에 의해 구동되도록 구성할 수 있다. 이에 따라, 상기 반도체 칩(20)이나 외부 열원의 온도에 따라 선택적으로 강제 냉각을 수행함으로써 상기 반도체 패키지(100)의 방열효율을 현저하게 개선할 수 있다.
본 실시예의 경우, 상기 온도 조절 유닛(40)은 상기 반도체 칩(20)의 내부에 구비되어 반도체 칩과 일체로 제공된다. 그러나, 상기 반도체 칩(20)과 별개의 칩으로 제조되어 상기 패키지 기판(100) 상에 배치되어 시스템 온 칩(SoC)의 형태로 제공되거나 상기 반도체 칩(20)의 상부에 적층되어 칩온칩(CoC)의 형태로 제공될 수 있음은 자명하다. 또한, 상기 반도체 칩(20)이 로직 소자와 메모리 소자의 적층 칩으로 구성되는 경우 상기 로직 소자의 내부에 배치될 수도 있다.
상기 반도체 칩(20)은 봉지재(50)에 의해 상기 패키지 기판(10)에 고정되고 외부 환경으로부터 보호된다. 예를 들면, 상기 봉지재(50)는 상기 반도체 칩(20)을 덮도록 상기 패키지 기판(10)의 전면에 형성된 절연성 수지를 구비하는 몰딩부 및 상기 반도체 칩(20)과 상기 패키지 기판(10) 사이를 매립하고 상기 반도체 칩(20)을 상기 기판 몸체(11)에 고정하는 언더 필링막을 포함한다.
상기 몰딩부는 에폭시 수지, 열경화성 수지, 규산염, 촉매제 또는 물감 색소 등을 포함하는 혼합물을 포함한다. 본 실시예의 경우, 상기 몰딩부(1310)는 에폭시 수지인 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함한다. 상기 언더 필링막은 에폭시와 경화제의 혼합물에 실리카와 같은 방열 필러(dissipating pillar)를 포함한다.
상기 몰딩부가 상기 반도체 칩(20)의 표면을 덮도록 배치되거나 상기 반도체 칩(20)의 표면과 상기 몰딩부의 상면이 동일한 평면에 배치되어 반도체 칩(20)의 표면이 노출되도록 배치될 수도 있다. 특히, 상기 반도체 칩(20)이 페이스-다운(face-down) 구조를 갖는 경우 상기 몰딩부를 연마하여 반도체 칩(20)의 표면을 노출시킴으로써 상기 반도체 패키지(100)의 두께를 줄일 수 있다.
상기 반도체 칩(20)이 상기 몰딩부에 의해 덮여지는 경우, 상기 비접촉 온도 검출유닛(30)에 대응하는 몰딩부는 개구되어 외부 열원으로부터 방사되는 복사열이 상기 온도 검출유닛(30)으로 직접 도달할 수 있도록 관통홀(미도시)이 배치되어야 한다. 외부 열원으로부터 복사되는 적외선은 실리콘을 관통하므로 상기 반도체 칩(20)의 표면이 몰딩부의 상면과 동일한 평면을 갖도록 노출되는 경우에는 상기 외부 열원으로부터 복사되는 적외선은 상기 온도 검출 유닛(300에 의해 충분히 감지될 수 있다. 그러나, 적외선은 수지 혼합물로 구성된 몰딩부에 의해 반사되므로 상기 반도체 칩의 내부에 배치된 온도 검출유닛(30)에 의해 감지되지 않는다. 이에 따라, 상기 비접촉식 온도 검출유닛(30)의 상부에 배치된 몰딩부는 개방되어 적외선 복사경로를 제공한다.
상술한 바와 같은 본 발명의 일실시예에 의한 반도체 패키지는 반도체 칩뿐만 아니라 반도체 패키지의 외부에 배치된 외부 열원에 대해서도 검출온도에 따라서 반도체 패키지의 동적 온도 조절기(DTM)를 구동한다.
종래에는 외부 열원의 온도를 직접 검출할 수 없었으므로 반도체 칩의 검출온도를 기준으로 경험에 근거한 소정의 온도 마진을 외부열원의 온도로 간주하여 상기 동적 온도 조절기를 구동한다. 이에 따라, 반도체 칩의 온도는 기준온도보다 낮은 경우에도 동적 온도 조절기는 외부 열원의 온도가 기준온도를 충족하는 것으로 판단하여 상기 반도체 칩(20)의 동작을 제어하게 되어 상기 반도체 패키지(100)의 구동성능을 저하시키는 원인으로 지적되었다.
그러나, 본 발명에 의한 반도체 패키지는 적외선 센서를 이용한 비접촉신 온도 검출유닛을 이용하여 외부 열원의 온도를 직접 검출하므로 마진온도가 아니라 실제 검출온도를 기준으로 상기 동적 온도 조절기를 구동한다. 이에 따라, 외부 열원의 온도로 설정된 마진 온도로 인한 반도체 칩의 구동성능 저하를 방지함으로써 상기 반도체 패키지의 작동효율을 높일 수 있다.
상술한 바와 같은 반도체 패키지(100)는 패키지의 사용 환경과 전자제품의 특성에 따라 다양하게 변형될 수 있으며 이에 따라 상기 외부 온도 검출 유닛도 다양하게 배치될 수 있다.
도 3은 도 1에 도시된 반도체 패키지의 변형례로서 제1 변형 패키지를 나타내는 단면도이다. 도 3에 도시된 제1 변형 패키지는 반도체 칩으로부터 발생된 열을 방출하기 위한 히트 슬러그를 구비하고 있는 점을 제외하고는 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 도 3에서 도 1과 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 3을 참조하면, 본 발명의 일실시예에 의한 제1 변형 패키지(200)는 상기 봉지재(50)의 상부에 상기 반도체 칩(20)으로부터 발생하는 열을 외부로 방출하기 위한 히트 슬러그(70)가 배치된다. 예를 들면, 열전달 특성이 우수한 접착부재(60)를 사용하여 상기 봉지재(50)의 상부에 상기 히트 슬러그(70)를 부착할 수 있다.
본 실시예의 경우, 상기 봉지재(50)의 표면과 상기 반도체 칩(20)의 상면이 동일한 평면을 갖도록 노출되어 상기 히트 슬러그(70)는 노출면 접촉형(exposed molded under-fill, eMUF) 구조를 갖는다. 그러나, 상기 봉지재(50)에 의해 상기 반도체 칩(20)이 덮여지도록 배치될 수도 있음은 이미 언급한 바와 같다.
상기 접착부재(60)는 에폭시 수지, 폴리이미드 또는 영구 감광재(permanent photoresist)와 같은 절연물질을 포함한다. 상기 접착부재의 내부에는 상기 히트 슬러그(70)로의 열전달을 촉진하는 방열 보조재를 더 배치할 수 있다. 예를 들면, 열전도성 계면물질(thermal interface material, TIM), 금속 페이스트(metal paste) 및 나노 입자를 더 포함할 수 있다.
이때, 상기 비접촉성 온도 검출 유닛(30)의 상부에 위치하는 상기 접착부재(60)와 히트 슬러그(70)를 부분적으로 제거하여 상기 온도 검출 유닛(30)이 배치된 반도체 칩(20)의 상면을 노출하는 관통 홀(72)을 제공한다. 상기 개구(72)는 상기 외부 열원에서 방출하는 적외선 복사열이 상기 온도 검출 유닛(30)으로 도달할 수 있는 적외선 복사경로를 제공한다.
이에 따라, 상기 제1 변형 패키지(200)는 적외선 복사경로인 관통 홀(72)을 통하여 외부 열원의 온도를 직접 검출 할 수 있다. 본 실시예에서는 상기 히트 슬러그(70) 및 접착부재(60)가 상기 외부 열원으로부터 방출되는 적외선 복사열이 관통할 수 없으므로 복사경로를 제공하기 위해 관통 홀(72)을 형성하였지만, 상기 히트 슬러그나 접착부재를 적외선 복사열이 관통할 수 있는 물질로 구성되거나 상기 외부 열원이 상기 히트 슬러그나 접착부재를 관통할 수 있는 복사파를 방출하는 경우에는 상기 관통 홀이 반드시 제공될 필요가 없음은 자명하다.
도 4는 도 1에 도시된 반도체 패키지의 다른 변형례로서 제2 변형 패키지를 나타내는 단면도이다. 도 4에 도시된 제2 변형 패키지는 외부 열원의 온도를 검출하는 비접촉 온도 검출 유닛이 상기 반도체 칩(20)과 구별되는 별도의 칩으로 제작되어 상기 패키지 기판(10) 상에 실장되는 점을 제외하고는 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 도 4에서 도 1과 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 4를 참조하면, 본 발명의 일실시예에 의한 제2 변형 패키지(300)는 상기 외부 열원의 온도를 검출하기 위한 비접촉형 온도 검출 칩(80)을 구비한다.
상기 비접촉형 온도 검출 칩(80)은 도 1 및 도 2에 도시된 상기 비접촉형 온도 검출 유닛(30)을 반도체 제조 공정을 통하여 상기 반도체 칩(20)과 구별되는 별개의 웨이퍼 상에 형성한 독립적인 칩이다. 따라서, 상기 반도체 칩(20)과 상기 온도 검출 칩(80)은 서로 개별적으로 칩으로 제조되어 패키징 공정에 의해 상기 패키지 기판(10) 상에 실장된다.
본 실시예의 경우, 상기 온도 검출 칩(80)은 플립 칩으로 배치되어 솔더 범프(82)에 의해 상기 패키지 기판(10)에 접속된다. 그러나, 상기 온도 검출 칩(80)의 활성면이 상부를 향하도록 페이스 업 형태로 배치되고 본딩 와이어에 의해 상기 패키지 기판(10)에 접속될 수도 있음은 자명하다.
이때, 상기 온도 검출 칩(30)은 상기 패키지 기판(10)의 내부 회로(12)를 통하여 상기 반도체 칩(20)에 구비된 온도 조절 유닛(40)과 전기적으로 연결된다. 이에 따라, 상기 온도 검출 칩(30)으로부터 검출된 외부 열원의 온도는 상기 온도 조절유닛(40)으로 전송되어 외부 열원의 검출온도에 따라 상기 반도체 칩(20)의 동작을 제어할 수 있다.
도 5는 도 4에 도시된 반도체 패키지의 변형례로서 제3 변형 패키지를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 일실시예에 제3 변형 패키지(300a)는 도 4에 도시된 제2 변형 패키지(300)의 상부에 도 3에 도시된 바와 같은 접착부재(60)와 히트 슬러그(70)를 더 포함한다. 이때, 상기 접착부재(60) 및 히트 슬러그(70)의 일부를 제거하여 상기 온도 검출 칩(80)을 노출하는 관통 홀(72)을 형성함으로써 외부 열원으로부터 방출된 적외선 복사열이 상기 온도 검출 칩(80)으로 안내할 수 있다.
도 6은 도 2에 도시된 반도체 패키지의 또 다른 변형례로서 제4 변형 패키지를 나타내는 단면도이다. 도 6에 도시된 제4 변형 패키지는 반도체 칩(20) 상에 온도 검출 칩과 추가 반도체 칩이 적층된 것을 제외하고는 제3 변형 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 도 6에서 도 2와 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 6을 참조하면, 본 발명의 일실시예에 의한 제4 변형 패키지(400)는 상기 반도체 칩(20)의 상부에 적층된 온도 검출 칩(80) 및 추가 반도체 칩(80a)을 포함한다.
예를 들면, 상기 추가 반도체 칩(80a)과 상기 온도 검출 칩(80)은 상기 반도체 칩(20)의 상부에 적층되어 칩 스택 패키지를 구성하고 관통전극(86)에 의해 상기 반도체 칩(20), 추가 반도체 칩(80a) 및 상기 온도 검출 칩(80)은 전기적으로 서로 연결된다. 예를 들면, 상기 반도체 칩(20)은 논리회로 소자를 포함하고 상기 추가 반도체 칩(80a)은 메모리 소자를 포함할 수 있다. 상기 관통전극(86)은 관통 실리콘 비아(through-silicon via, TSV) 전극을 포함하며 상기 관통전극(86)과 추가 반도체 칩(80a) 및 온도 검출 칩(80) 사이에는 접속 범프(84)가 배치된다.
선택적으로, 상기 온도 조절 유닛(40)은 상기 반도체 칩(20)을 대신하여 추가 반도체 칩(80a) 상에 배치될 수도 있으며 상기 추가 반도체 칩(80a)의 온도를 검출하기 위한 추가 칩 온도 검출 유닛(미도시)이 상기 추가 반도체 칩(80a) 상에 더 배치될 수도 있다.
상기 봉지재(50)의 상부에 추가 봉지재(50a)를 배치하여 상기 온도 검출 칩(80) 및 추가 반도체 칩(80a)을 고정하고 외부 환경으로부터 보호할 수 있다.
상기 온도 검출 칩(80)에 의해 검출된 외부 열원의 온도는 상기 접속 범프(84) 및 관통전극(86)을 통하여 상기 온도 조절 유닛(40)으로 전송된다 온도 조절 유닛(40)은 외부 열원 또는 반도체 칩(20)의 검출 온도가 설정된 기준온도를 초과하는 경우 상기 반도체 칩(20)의 동작을 제어하여 발열을 억제한다. 상기 추가 반도체 칩(80a)의 검출온도가 전송되는 경우에는 추가 반도체 칩(80a)도 상기 온도 조절유닛(40)에 의해 동작이 제어될 수 있다.
도 7은 도 6에 도시된 반도체 패키지의 변형례로서 제5 변형 패키지를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 일실시예에 제5 변형 패키지(400a)는 도 6에 도시된 제4 변형 패키지(400)의 상부에 도 3에 도시된 바와 같은 접착부재(60)와 히트 슬러그(70)를 더 포함한다. 이때, 상기 접착부재(60) 및 히트 슬러그(70)의 일부를 제거하여 상기 온도 검출 칩(80)을 노출하는 관통 홀(72)을 형성함으로써 외부 열원으로부터 방출된 적외선 복사열을 상기 온도 검출 칩(80)으로 안내할 수 있다.
도 8은 도 6에 도시된 반도체 패키지의 변형례로서 제 6변형 패키지를 나타내는 도면이다.
도 8을 참조하면, 본 발명의 일실시예에 의한 제 6 변형 패키지(500)는 도 6에 도시된 제4 변형 패키지(400)의 반도체 칩이 와이어 본딩에 의해 패키지 기판(10)과 연결되고 추가 반도체 칩(80a)이 부가되지 않은 점을 제외하고는 제4 변형 패키지(400)와 실질적으로 동일한 구성을 갖는다. 도 6에 도시된 추가 반도체 칩(80a)은 반도체 패키지의 사용 환경에 따라 부가될 수도 있음은 자명하다.
상기 반도체 칩(20)은 본딩 와이어(25)에 의해 상기 패키지 기판(10)과 연결되고 상기 온도 검출 칩(80)은 솔더 범프(82)에 의해 상기 반도체 칩(20)의 접속패드에 연결된다.
상기 온도 검출 칩(80)에 의해 검출된 외부 열원의 온도는 상기 솔더 범프(82)에 의해 온도 조절유닛(40)으로 전송되고 검출된 외부 열원의 온도에 따라 상기 반도체 칩(20)의 동작속도가 조절될 수 있다.
도 9는 도 8에 도시된 반도체 패키지의 변형례로서 제 7변형 패키지를 나타내는 도면이다.
도 9를 참조하면, 본 발명의 일실시예에 의한 제7 변형 패키지(600)는 도 8에 도시된 제 6 변형 패키지(500)의 하부에 부가적으로 반도체 패키지가 배치되어 상부 패키지(UP)와 하부 패키지(LP)가 서로 적층된 패키지 온 패키지(PoP) 구조로 배치된다.
일실시예로서, 상기 상부 패키지(UP)는 도 8에 도시된 제6 변형 패키지(500)를 포함한다. 그러나, 상기 상부 패키지(UP)는 상기 외부 열원의 온도를 검출할 수 있는 비접촉 온도 검출 유닛 또는 상기 온도 검출 칩을 배치할 수 있다면 다양한 구조의 반도체 패키지가 이용될 수 있다. 예를 들면, 도 1 및 도 3 내지 도 11에 도시된 반도체 패키지가 상기 상부 패키지(UP)로 이용될 수 있다.
상기 하부 패키지(LP)는 하부 패키지 기판(110) 상에 하부 반도체 칩(120)이 실장되고 하부 봉지재(150)에 의해 상기 하부 반도체 칩(120)과 하부 패키지 기판(110)이 고정된다. 상기 제7 변형 패키지(600)는 사용 환경에 따라 패키지 구조물이 배치될 수 있다. 예를 들면, 상기 하부 패키지 기판(110) 상에 다수의 칩 구조물이 배치된 시스템 인 패키지(SIP)나 상기 하부 반도체 칩(120)이 다수의 칩으로 적층된 칩 스택 패키지 또는 상기 반도체 칩이 단일한 칩을 구비하는 웨이퍼 레벨 칩 스케일 패키지를 포함할 수 있다.
상기 하부 패키지(LP) 및 상부 패키지(UP)는 도전성 접속 플러그(170)에 의해 연결된다. 상기 도전성 접속 플러그(150)는 상기 하부 봉지재(150)를 관통하여 상기 하부 패키지 기판(110)의 상면 접속패드와 상기 상부 패키지 기판(10)의 하면 접속패드에 연결된다. 예를 들면, 전기 전도성 뿐만 아니라 충분한 강도를 갖는 금속성 물질로 상기 접속 플러그(150)를 형성하여 상기 하부 및 상부 패키지 기판(10,110)의 전기적 연결뿐만 아니라 기계적 결합 안정성도 높일 수 있다.
특히, 상기 상부 패키지(UP)와 상기 하부 패키지(LP) 사이의 이격공간에는 방열특성이 우수한 언더 필 수지층(160)을 배치하여 상부 및 하부 패키지 사이의 방열성능을 개선하고 결합 안정성을 높일 수 있다.
이때, 상기 반도체 칩(20) 상에는 상기 온도 조절유닛(40) 및 칩 온도 검출유닛(39)이 배치되고 상기 하부 반도체 칩(120) 상에는 하부 반도체 칩의 온도를 검출하기 위한 하부 칩 온도 검출 유닛(139)이 배치된다. 상기 하부 칩 온도 검출유닛(139)을 통하여 검출된 하부 반도체 칩(120)의 온도와 상기 칩 온도 검출유닛(39)을 통하여 검출된 상기 반도체 칩(20)의 온도 및 상기 비접촉 온도 검출 칩(80)을 통하여 검출된 상기 외부 열원의 온도는 상기 도전 플러그(150)와 상기 패키지 기판(10)의 내부회로(11)를 통하여 상기 온도 조절유닛(40)으로 전송된다.
상기 온도 조절유닛(40)은 상기 외부 열원, 상부 패키지(UP) 및 하부 패키지(LP)에 대한 기준온도를 각각 저장하고 전송된 검출온도와 서로 비교하여 검출온도가 기준온도를 넘는 경우 상기 반도체 칩(20) 이나 하부 반도체 칩(120)을 동시에 또는 개별적으로 제어하여 동작속도를 제한한다. 이에 따라, 상기 제7 변형 패키지(600)의 온도를 기준온도 이하로 유지하여 패키지의 동작불량을 방지하고 데이터 신뢰성을 높일 수 있다.
도 10은 도 5에 도시된 반도체 패키지의 변형례로서 제 8변형 패키지를 나타내는 도면이다. 도 10에 도시된 제8 변형 패키지는 상기 비접촉 온도 검출 칩(80)이 상기 히트 슬러그(70) 상에 배치된 것을 제외하고는 도 5에 도시된 제3 변형 패키지(300a)와 실질적으로 동일한 구성을 갖는다. 따라서, 도 10에서 도 5와 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 10을 참조하면, 본 발명의 일실시예에 의한 제8 변형 패키지(700)는 상기 히트 슬러그(70)의 표면에 배치되는 비접촉 온도 검출 칩(80) 및 상기 히트 슬러그(70)와 상기 패키지 기판(10)을 연결하는 도전성 접속 플러그(90)를 구비한다. 상기 온도 검출 칩(80)이 히트 슬러그(70)의 표면에 노출되므로 적외선 복사경로를 제공하는 관통 홀이 상기 히트 슬러그(70)에 제공되지 않더라도 상기 외부 열원의 온도를 충분히 정확하게 검출할 수 있다.
예를 들면, 상기 히트 슬러그(70)는 열전도성이 우수한 금속성 몸체와 상기 몸체의 표면을 덮는 유전막(미도시) 및 상기 유전막 상에 배치된 도전패턴(미도시)을 구비하고 상기 도전패턴은 내부 접속라인(미도시)을 통해 상기 도전성 접속 플러그(90)와 연결된다. 상기 온도 검출 칩(80)은 상기 도전패턴과 전기적으로 연결되도록 상기 유전막 상에 배치되어 상기 도전패턴 및 상기 도전성 접속 플러그(90)를 통하여 상기 패키지 기판(10)의 내부회로(11)와 연결된다.
따라서, 상기 온도 검출 칩(80)으로부터 검출된 외부 열원의 온도는 상기 도전패턴, 상기 도전성 접속 플러그(90) 및 상기 내부 회로(11)를 통하여 상기 반도체 칩(20)에 구비된 온도 조절 유닛(40)으로 전송된다. 이에 따라, 상기 외부 열원의 검출온도에 따라 상기 반도체 칩(20)의 동작속도가 제어하여 상기 제8 변형 패키지(700)의 온도를 조절할 수 있다.
도시되지는 않았지만, 상기 온도 조절유닛(40)도 상기 온도 검출 칩(80)과 마찬가지로 상기 반도체 칩(20)이 아니라 상기 히트 슬러그(70)의 유전막 상에 배치될 수 있다. 이때, 상기 반도체 칩의 동작속도에 대한 제어신호는 상기 도전패턴, 상기 도전성 접속 플러그(90) 및 상기 내부 회로(11)를 통하여 상기 반도체 칩(20)으로 인가된다.
도 11은 도 10에 도시된 반도체 패키지의 변형례로서 제 9변형 패키지를 나타내는 도면이다. 본 발명의 일실시예에 의한 제9 변형 패키지(800)는 히트 슬러그를 대신하여 도전성 접속기판인 인터포저(interposer)가 배치된 점을 제외하고는 도 10에 도시된 제8 변형 패키지(700)와 실질적으로 동일하다. 따라서, 도 11에서 도 10과 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 11을 참조하면, 본 발명의 일실시예에 의한 제9 변형 패키지(800)는 상기 반도체 칩(20)의 상면 및 상기 봉지재(50)의 상면에 도전성 접속기판(78)을 포함한다. 본 실시에의 경우, 상기 도전성 접속기판은 내부에 회로배선을 구비하는 인터포저(interposer)를 포함하고 상기 접착부재(60)에 의해 상기 반도체 칩(20)과 봉지재(50)에 접착된다.
따라서, 상기 반도체 칩(20)은 상기 인터포저의 하면에 배치되고 상기 인터포저의 상면에 추가적인 도전성 구조물, 반도체 칩(미도시) 및 반도체 패키지(미도시)가 배치될 수 있다. 이에 따라, 상기 제9 변형 패키지(800)의 높이 증가를 억제하면서 상기 패키지(800) 내부에 배치되는 반도체 칩과 도전성 구조물의 밀도를 높임으로써 패키지의 집적도를 높일 수 있다.
본 실시예의 경우, 상기 도전성 접속 기판(78)은 실리콘 인터포저를 포함하며 상기 외부 열원의 온도를 검출하는 온도 검출 칩(80)은 상기 도전성 접속 기판(78)의 하면에 배치될 수 있다. 그러나, 상기 도전성 접속 기판(78)이 플라스틱 인터포저를 포함하는 경우 상기 온도 검출 칩(80)은 도전성 접속기판(78)의 상면에 배치되거나 온도 검출 칩(80)을 노출하는 관통 홀(미도시)이 제공된다. 적외선 복사파는 실리콘 인터포저를 관통할 수 있지만 플라스틱 인터포저의 표면에서는 반사되기 때문이다.
도 3 내지 도 11을 통하여 개시된 변형 패키지들은 상기 비접촉 온도 검출 유닛을 배치하는 방식에 따라 예시적으로 구분된 것들이며 본 발명의 범위가 도시된 변형 패키지들로 국한되는 것이 아님은 자명하다.
반도체 패키지를 구비하는 전자 시스템
도 12는 본 발명의 일실시예에 따라 비접촉신 온도 검출유닛을 구비하는 반도체 패키지를 포함하는 전자 시스템을 나타내는 개략적인 구성도이다.
도 12를 참조하면, 본 발명의 일실시예에 의한 전자 시스템(2000)은 폐쇄된 수용 공간(S)을 구비하고 상기 수용 공간(S)의 내부에 마더 보드(1200)가 배치된 케이스(1100) 및 상기 마더 보드(1200)에 결합되고 내부 회로(12)를 구비하는 패키지 기판(10), 상기 패키지 기판(10) 상에 실장되어 상기 내부회로(12)와 전기적으로 연결되는 반도체 칩(20), 상기 케이스(1100)의 온도를 검출하는 비접촉 온도 검출유닛(30) 및 검출된 상기 케이스(1100)의 온도에 따라 상기 반도체 칩(90)의 동작을 제어하는 온도 조절유닛(40)을 구비하는 반도체 패키지(1000)를 포함한다.
예를 들면, 상기 케이스(1100)는 상기 전자 시스템(2000)의 외형을 유지하고 내부공간에 배치된 상기 반도체 패키지(1000)나 모듈과 같은 구성부품들을 외부환경으로부터 보호한다. 특히, 외부 충격으로부터 상기 구성부품들을 보호하기 위하여 충분한 강성과 강도를 갖고 상기 구성부품들로부터 발생한 열을 효율적으로 방출하도록 충분한 열전도성을 갖는다.
본 실시예의 경우, 상기 케이스(1100)는 하부 케이스(1110) 및 상부 케이스(1120)를 포함하며 하부 케이스(1110)의 표면에 상기 마더보드(1200)가 배치되고 상기 상부 케이스(1120)는 브라켓(1300)에 의해 고정된 상기 반도체 패키지(1000)를 덮어서 외부와 단절하고 상기 수용공간(S)의 내부에서 내부 구성 부품들을 고정한다.
상기 반도체 패키지(1000)는 상기 마더 보더(1200) 상에 고정되어 상기 전자 시스템(2000)에 요구되는 동작을 수행한다. 예를 들면, 상기 반도체 패키지(100)는 패키지 기판(10) 상에 실장된 반도체 칩(20)를 포함하고 상기 케이스(1100)의 온도를 검출할 수 있는 비접촉식 온도 검출유닛(30) 및 상기 온도 검출 유닛(30)에 의해 검출된 케이스의 온도에 따라 상기 반도체 칩의 동작을 제어하는 온도 조절 유닛(40)을 포함한다. 본 실시예에서, 상기 반도체 패키지(1000)는 도 1 및 도 3 내지 도 11에 도시된 반도체 패키지들 중의 어느 하나를 포함한다. 따라서, 상기 반도체 패키지(1000)의 구성요소에 대한 더 이상의 상세한 설명은 생략한다.
상기 케이스(1100)의 온도가 과도하게 높은 경우 상기 반도체 칩(20)으로부터 발생된 열이 외부로 충분히 방출되지 못하여 상기 반도체 패키지(1000)의 동작 안정성이 저하된다. 이때, 상기 온도 검출 유닛(40)에 의해 과열된 상기 케이스(1100)에서 방출되는 적외선 복사열을 검출하여 상기 케이스(1100)의 온도를 검출하고 상기 온도 조절유닛(40)으로 전송하여 상기 반도체 칩(20) 동작속도를 저하시킬 수 있다. 이에 따라, 상기 반도체 칩(20)으로부터 발생되는 열량을 억제하여 상기 반도체 패키지(1000)의 온도를 저하시킬 수 있다. 이에 따라, 상기 반도체 패키지(1000)를 구비하는 전자 시스템(2000)의 신뢰성을 높일 수 있다.
본 실시예에서는 상기 비접촉 온도 검출유닛(30)이 상기 반도체 칩(20)에 일체로 구비된 것을 개시하고 있지만, 상기 반도체 패키지(1000)의 구성에 따라 다양하게 배치될 수 있다. 도 3 내지 도 11에 도시된 바와 같이 상기 반도체 칩(20)의 내부에 패터닝 된 집적회로로 제공될 수도 있고, 별도의 반도체 칩으로 제작되어 상기 패키지 기판(10)에 실장되거나 상기 반도체 칩(20)의 상부에 적층될 수도 있다.
또한, 상기 반도체 패키지(1000)가 방열을 위한 히트 슬러그(heat slug)를 구비하는 경우 상기 히트 슬러그에 부착될 수도 있다. 히트 슬러그에 배치된 온도 검출 유닛(30)에 의해 검출된 외부 열원의 온도는 히트 슬러그와 패키지 기판 사이에 배치된 도전성 플러그를 통하여 상기 온도 조절유닛(40)으로 전송될 수 있다.
본 실시예의 경우, 상기 반도체 칩(20)은 메모리 소자와 로직 회로 소자가 단일한 칩 상에 배치된 시스템 인 패키지(SIP)를 포함한다. 예를 들면, 상기 반도체 칩(20)은 중앙처리유닛(central process unit, CPU), 그래픽 처리유닛(graphic process unit, GPU), 상기 CPU 및 GPU와 연결된 로직 회로 및 메모리 소자를 포함한다. 상기 비접촉형 온도 검출유닛(30)에 의해 상기 시스템 온 칩의 외부에 배치된 케이스의 온도를 검출하고 상기 칩 온도 검출유닛(39)에 의해 상기 CPU, GPU 및 메모리 소자의 온도를 각각 검출하여 각 검출온도에 따라 상기 CPU, GPU 및 메모리의 동작을 개별적으로 제어할 수 있다. 이에 따라, 반도체 패키지(1000)의 내부에 배치되는 반도체 칩(20) 뿐만 아니라 반도체 패키지(1000)의 외부에 배치되는 케이스(1100)도 검출온도를 기준으로 온도제어를 수행할 수 있다.
도 13은 본 발명의 일실시예에 의한 반도체 패키지를 구비하는 모바일 시스템을 나타내는 블록도이다. 도 14는 도 13에 도시된 모바일 시스템의 변형례를 나타내는 블록도이다.
도 13을 참조하면, 상기 모바일 시스템(3000)은 폐쇄된 수용공간(S)을 갖는 케이스(C)의 내부에 마더 보드(M)가 배치되고 상기 마더 보드(M) 상에 다수의 반도체 패키지들이 실장된다.
예를 들면, 상기 마더 보드(M)의 일면 또는 양면에 중앙처리장치(CPU, 2100), 베이스 밴드 칩(2200), 고주파 송신칩(2300), 고주파 수신칩(2400) 및 메모리 칩(2500)들이 실장된다. 상기 중앙처리장치(2100)는 통화나 무선 인터넷을 이용할 때 기지국과 통신하는 신호를 생성하고 해석하고 멀티미디어 데이터를 위한 오디오 및 비디오 신호를 처리한다. 또한, 상기 중앙처리장치(2100)는 키패드(2800)로부터 출력된 키 입력신호를 인가받을 수 있고 모바일 기기의 상태나 동작과정 등을 시각적으로 표시하는 표시부(2900)를 제어한다. 상기 메모리 칩(2500)은 중앙처리장치(2100)의 제어동작에 필요한 데이터를 저장할 수 있는 낸드 플래시나 에스-디램 소자를 포함한다. 고주파 송신칩(230) 및 수신칩(240)은 안테나(A)를 통해 기지국과 고주파 신호(RF signal)를 송수신한다. 송수신된 고주파 신호는 듀플렉서(2600)에 의해 분리된다. 베이스 밴드 칩(2200)에 의해 디지털 신호 및 호출신호(calling signal)를 처리할 수 있다.
상기 중앙처리장치(CPU, 2100), 베이스 밴드 칩(2200), 고주파 송신칩(2300), 고주파 수신칩(2400) 및 메모리 칩(2500)의 각각은 도1과 도 3 내지 도 11에 도시된 반도체 패키지 중의 어느 하나의 구조를 갖도록 패키징되어 마더 보드(M) 상에 탑재될 수 있다.
예를 들면, 각 칩(2100 내지 2500)의 상면에는 각 칩의 온도를 검출하기 위한 칩 온도 검출유닛(2110,2210,2310,2410,2510)이 배치되고 상기 케이스(C)의 온도를 검출하기 위한 비접촉 온도 검출 유닛(2220)이 상기 중앙처리장치(CPU)의 상면에 배치된다. 또한, 상기 칩 온도 검출유닛과 비접촉 온도 검출유닛(2220)을 통하여 검출된 각 칩의 온도와 케이스의 온도에 따라 상기 각 칩의 동작속도를 제어하여 발열량을 조절하는 온도 조절유닛(2230)이 상기 중앙처리장치(CPU,2100)에 구비된다.
베이스 밴드 칩(2200), 고주파 송신칩(2300), 고주파 수신칩(2400) 및 메모리 칩(2500)은 상기 마더 보드(M)에 의해 상기 중앙처리장치(2100)와 전기적으로 연결되므로 상기 각 칩의 검출온도에 관한 신호는 상기 중앙처리장치(2100)에 배치된 온도 조절유닛(2230)으로 전송된다.
따라서, 상기 온도 조절유닛(2230)은 각 칩(2100, 2200, 2300, 2400, 2500)의 검출온도와 상기 케이스(C)의 검출온도를 각각의 기준온도와 비교하여 어느 하나라도 검출온도가 기준온도를 넘는 경우 상기 각 칩의 동작을 개별적으로 제어한다. 이에 따라, 상기 모바일 시스템(3000)의 온도 조절 과정에서 상기 케이스(C)의 실제 검출온도를 이용함으로써 상기 각 칩의 구동효율을 현저하게 개선할 수 있다.
종래에는 상기 케이스의 온도를 검출하기 어려워 발열량이 가장 큰 중앙처리장치(2100)의 검출온도를 기준으로 소정의 허용 가능 온도(allowable temperature)를 부가하여 케이스의 기준 온도로 설정하고 모바일 시스템에 대한 온도 조절을 수행하였다. 이에 따라, 중앙처리장치(2100)의 최대 허용 온도에 도달하기 전에 항상 케이스의 최대 허용온도에 먼저 도달하므로 중앙처리장치(2100)는 최대 구동능력만큼 구동되지 못하여 중앙처리장치의 구동효율을 저하시키는 원인으로 지적되었다. 예를 들면, 쿼드 코아 CPU의 경우 케이스(C)에 대한 허용가능온도를 10℃로 설정할 경우 약 20%의 구동효율 저하가 발생한다.
그러나, 본원발명의 경우 상기 케이스(C)에 대해서도 직접 온도를 검출하고 중앙처리장치(2100)와 케이스(C)에 대한 과열여부를 독립적으로 판단하여 모바일 시스템의 온도 조절을 수행함으로써 중앙처리장치(2100)의 구동능력을 온전하게 이용할 수 있다.
본 실시예의 경우, 온도 조절유닛(2230) 및 비접촉 온도 검출유닛(2220)은 상대적으로 발열량이 높은 중앙처리장치(2100) 상에 배치하여 모바일 시스템(3000) 전체의 동적 온도 조절(dynamic temperature management, DTM)을 효율적으로 수행한다.
그러나, 상기 모바일 시스템(3000)에 대한 온도 조절 과정의 효율(DTM efficiency)을 저하시키지 않는 한 다양하게 배치될 수 있음은 자명하다. 예를 들면, 도 14에 도시된 바와 같이 마더 보드(M) 상에 독립 온도 조절유닛(2710) 및 독립 비접촉 온도 검출유닛(2720)을 개별적으로 배치하고 각 칩의 칩 온도 검출유닛(2110,2210,2310,2410,2510)을 통하여 검출된 칩 검출온도는 상기 마더 보드(M)를 통하여 독립 온도 조절유닛(2710)으로 전송되도록 구성할 수도 있다.
상술한 바와 같은 모바일 시스템에 의하면, 케이스의 온도를 직접 검출하여 모바일 시스템의 동적 온도 조절 프로세스에 이용함으로써 반도체 칩의 성능을 최대한 이용할 수 있다.
본 발명의 일실시예에 의한 반도체 패키지 및 이를 구비하는 전자 시스템에 의하면, 반도체 패키지를 감싸는 케이스의 온도를 반도체 패키지에 구비된 비접촉 온도 검출유닛에 의해 검출할 수 있다. 이에 따라, 동적 온도 조절과정에 의해 반도체 패키지의 온도를 조절하는 경우, 반도체 패키지를 구성하는 반도체 칩의 구동효율을 높일 수 있다.
특히, 모바일용 애플리케이션 프로세스(AP)에 배치된 중앙처리장치의 경우 칩 온도를 기준으로 케이스의 최대 허용온도를 설정하는 종래의 동적 온도 조절(DTS) 방식과 비교하여 중앙처리장치의 구동효율을 현저하게 높일 수 있다.
본 발명은 집적회로 소자를 응용하는 통신 장치나 저장 장치 등의 전자 제품을 생산하는 제조업 등 산업 전반에 걸쳐 널리 유용하게 채택되어 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 폐쇄된 수용공간을 구비하고 상기 수용공간의 내부에 마더 보드가 배치된 케이스; 및
    상기 마더 보드에 결합되고 내부 회로를 구비하는 패키지 기판, 상기 패키지 기판 상에 실장되어 상기 내부회로와 전기적으로 연결되는 반도체 칩, 상기 케이스의 온도를 검출하는 비접촉 온도 검출유닛 및 검출된 상기 케이스의 온도에 따라 상기 반도체 칩의 동작을 제어하는 온도 조절유닛을 구비하는 반도체 패키지를 포함하는 것을 특징으로 하는 전자 시스템.
  2. 제1항에 있어서, 상기 비접촉 온도 검출유닛은 상기 케이스로부터 발생되는 적외선 복사열을 흡수하여 기전력을 발생하는 적외선 반응형(Infrared Ray (IR) responsive) 열전쌍(thermocouple), 상기 열전쌍의 단자와 연결되어 상기 기전력을 측정하는 측정부 및 측정된 상기 기전력으로부터 상기 케이스의 온도를 수득하고 수득된 상기 케이스의 온도를 상기 온도 조절유닛으로 전송하는 검출부를 포함하는 것을 특징으로 하는 전자 시스템.
  3. 제1항에 있어서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩과 일체로 제공되는 것을 특징으로 하는 것을 특징으로 하는 전자 시스템.
  4. 제3항에 있어서, 상기 반도체 칩의 상부에 배치되어 상기 반도체 칩으로부터 발생된 열을 방출하고, 상기 비접촉 온도 검출 유닛에 대응하는 상기 반도체 칩의 표면을 노출하도록 개구되어 상기 케이스로부터 발생하는 복사열이 상기 비접촉 온도 검출 유닛에 도달하는 관통 홀을 구비하는 방열유닛을 더 포함하는 것을 특징으로 하는 전자 시스템.
  5. 제1항에 있어서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩과 구별되도록 부가적으로 제공되는 것을 포함하는 것을 특징으로 하는 전자 시스템.
  6. 제5항에 있어서, 상기 비접촉 온도 검출유닛은 상기 패키지 기판 상에 독립적인 비접촉형 온도 검출 칩으로 배치되고 상기 반도체 칩과 상기 온도 검출 칩은 상기 내부 회로를 통하여 서로 전기적으로 연결되는 것을 특징으로 하는 전자 시스템.
  7. 제6항에 있어서, 상기 반도체 칩 및 상기 온도 검출 칩의 상부에 배치되어 상기 반도체 칩 및 상기 온도 검출 칩으로부터 발생된 열을 방출하고, 상기 온도 검출 칩을 노출하도록 개구되어 상기 케이스로부터 발생하는 복사열이 유동하는 관통 홀을 구비하는 방열유닛을 더 포함하는 것을 특징으로 하는 전자 시스템.
  8. 제5항에 있어서, 상기 비접촉 온도 검출유닛은 상기 반도체 칩 상에 독립적인 온도 검출 칩으로 배치되고 상기 반도체 칩과 상기 온도 검출 칩은 관통전극을 통하여 서로 전기적으로 연결되어 상기 온도 검출 칩과 상기 반도체 칩은 칩 스택 구조물을 구성하는 것을 특징으로 하는 전자 시스템.
  9. 제5항에 있어서, 상기 반도체 칩의 상부에 배치되어 상기 반도체 칩으로부터 발생된 열을 방출하는 히트 슬러그 및 상기 히트 슬러그와 상기 패키지 기판을 연결하는 도전성 플러그를 더 포함하고, 상기 비접촉 온도 검출 유닛은 상기 히트 슬러그에 배치되는 것을 특징으로 하는 전자 시스템.
  10. 삭제
KR1020130025584A 2013-03-11 2013-03-11 반도체 패키지 및 이를 구비하는 전자 시스템 KR102123991B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130025584A KR102123991B1 (ko) 2013-03-11 2013-03-11 반도체 패키지 및 이를 구비하는 전자 시스템
US14/104,435 US9666503B2 (en) 2013-03-11 2013-12-12 Semiconductor package and electronic system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130025584A KR102123991B1 (ko) 2013-03-11 2013-03-11 반도체 패키지 및 이를 구비하는 전자 시스템

Publications (2)

Publication Number Publication Date
KR20140111449A KR20140111449A (ko) 2014-09-19
KR102123991B1 true KR102123991B1 (ko) 2020-06-17

Family

ID=51487543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025584A KR102123991B1 (ko) 2013-03-11 2013-03-11 반도체 패키지 및 이를 구비하는 전자 시스템

Country Status (2)

Country Link
US (1) US9666503B2 (ko)
KR (1) KR102123991B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014203385A1 (de) * 2014-02-25 2015-08-27 Robert Bosch Gmbh Elektronisches System sowie Herstellungsverfahren und Vorrichtung zum Herstellen eines elektronischen Systems
US20160094258A1 (en) * 2014-09-25 2016-03-31 Electronics And Telecommunications Research Institute Transceiver module and communication apparatus including the same
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
EP3279938B1 (en) * 2015-03-30 2020-03-11 Pezy Computing K.K. Semiconductor device
CN105489568B (zh) * 2015-11-25 2019-01-22 中国科学院微电子研究所 一种倒装芯片的倒装封装结构及倒装芯片
WO2018006258A1 (en) * 2016-07-05 2018-01-11 Shenzhen Xpectvision Technology Co., Ltd. Bonding materials of dissimilar coefficients of thermal expansion
KR102325564B1 (ko) 2017-03-08 2021-11-12 삼성전자주식회사 전자 장치의 동적 열 관리 방법
US10182750B1 (en) * 2017-04-27 2019-01-22 Verily Life Sciences Llc Electrically-isolated and moisture-resistant designs for wearable devices
US11756856B2 (en) * 2018-10-02 2023-09-12 Intel Corporation Package architecture including thermoelectric cooler structures
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
CN112050949B (zh) * 2020-09-11 2022-03-15 京东方科技集团股份有限公司 一种传感器及其制作方法和测试方法、测试装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080317087A1 (en) * 2005-11-17 2008-12-25 Mitsuteru Kimura Calibrating Method of Current Detection Type Thermocouple or the Like, Calibration Method of Offset of Operational Amplifier, Current Detection Type Thermocouple, Infrared Sensor and Infrared Detector
JP2010232519A (ja) 2009-03-27 2010-10-14 Fujitsu Ltd ヒートシンク
US20130126508A1 (en) 2011-11-17 2013-05-23 Texas Instruments Incorporated Extending Radiation Tolerance By Localized Temperature Annealing Of Semiconductor Devices

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278867A (en) * 1978-12-29 1981-07-14 International Business Machines Corporation System for chip joining by short wavelength radiation
JPS61128765A (ja) * 1984-11-26 1986-06-16 Hitachi Ltd ゲ−ト制御半導体電力変換装置
US4754141A (en) * 1985-08-22 1988-06-28 High Technology Sensors, Inc. Modulated infrared source
US6463396B1 (en) * 1994-05-31 2002-10-08 Kabushiki Kaisha Toshiba Apparatus for controlling internal heat generating circuit
JPH0883880A (ja) 1994-09-12 1996-03-26 Nippon Avionics Co Ltd 温度センサ付き半導体パッケージ
US5600174A (en) * 1994-10-11 1997-02-04 The Board Of Trustees Of The Leeland Stanford Junior University Suspended single crystal silicon structures and method of making same
US5763885A (en) * 1995-12-19 1998-06-09 Loral Infrared & Imaging Systems, Inc. Method and apparatus for thermal gradient stabilization of microbolometer focal plane arrays
US5895972A (en) * 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US5844208A (en) * 1997-04-04 1998-12-01 Unisys Corporation Temperature control system for an electronic device in which device temperature is estimated from heater temperature and heat sink temperature
DE19852430C2 (de) 1998-11-13 2000-09-14 Siemens Ag Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
KR20010038316A (ko) 1999-10-25 2001-05-15 윤종용 열 검사 칩을 내장한 반도체 패키지
US6670538B2 (en) * 2001-01-05 2003-12-30 Endevco Corporation Thermal radiation sensor
KR100762772B1 (ko) * 2003-09-09 2007-10-02 아사히 가세이 일렉트로닉스 가부시끼가이샤 적외선 센서 ｉｃ, 적외선 센서 및 그 제조 방법
JP3756168B2 (ja) * 2004-03-19 2006-03-15 株式会社ソニー・コンピュータエンタテインメント 回路の発熱制御方法、装置およびシステム
NO20042771D0 (no) * 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
KR100613170B1 (ko) * 2004-10-12 2006-08-17 삼성전자주식회사 매트릭스 스위치를 이용한 온도 측정 장치, 반도체 패키지및 냉각 시스템
KR100690926B1 (ko) * 2006-02-03 2007-03-09 삼성전자주식회사 마이크로 열유속 센서 어레이
KR101257841B1 (ko) * 2007-01-05 2013-05-07 삼성디스플레이 주식회사 압전 방식 잉크젯 헤드와 그 제조 방법
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
KR101505551B1 (ko) 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
KR20080085798A (ko) 2008-08-05 2008-09-24 이영주 적층형 열화상 센서장치
KR100999760B1 (ko) 2008-09-26 2010-12-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR20110077936A (ko) 2009-12-30 2011-07-07 주식회사 동부하이텍 이미지 센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP5418510B2 (ja) * 2010-02-25 2014-02-19 日立化成株式会社 評価用半導体チップ、評価システム及びそのリペア方法
KR101752829B1 (ko) 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
KR101918261B1 (ko) * 2011-11-28 2018-11-14 삼성전자주식회사 모바일 장치용 반도체 패키지
US9476772B2 (en) * 2012-03-29 2016-10-25 Analog Devices, Inc. Temperature sensor and an infrared detector including such a sensor
KR101159639B1 (ko) 2012-04-23 2012-06-27 이현영 일체형 광센서 패키지
US9354126B2 (en) * 2012-11-30 2016-05-31 International Business Machines Corporation Calibrating thermal behavior of electronics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080317087A1 (en) * 2005-11-17 2008-12-25 Mitsuteru Kimura Calibrating Method of Current Detection Type Thermocouple or the Like, Calibration Method of Offset of Operational Amplifier, Current Detection Type Thermocouple, Infrared Sensor and Infrared Detector
JP2010232519A (ja) 2009-03-27 2010-10-14 Fujitsu Ltd ヒートシンク
US20130126508A1 (en) 2011-11-17 2013-05-23 Texas Instruments Incorporated Extending Radiation Tolerance By Localized Temperature Annealing Of Semiconductor Devices

Also Published As

Publication number Publication date
US9666503B2 (en) 2017-05-30
KR20140111449A (ko) 2014-09-19
US20140254092A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
KR102123991B1 (ko) 반도체 패키지 및 이를 구비하는 전자 시스템
US9583430B2 (en) Package-on-package device
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US8604615B2 (en) Semiconductor device including a stack of semiconductor chips, underfill material and molding material
US10032696B2 (en) Chip package using interposer substrate with through-silicon vias
US8319298B2 (en) Integrated circuit module
US7026719B2 (en) Semiconductor package with a heat spreader
US20150221625A1 (en) Semiconductor package having a dissipating plate
TWI703704B (zh) 堆疊式封裝、行動電腦裝置以及電子裝置
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
US9837595B2 (en) Semiconductor package assembly with thermal recycling function
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
KR20140113029A (ko) 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
US9355931B2 (en) Package-on-package devices and methods of manufacturing the same
TW201810600A (zh) 半導體封裝
US8399994B2 (en) Semiconductor chip and semiconductor package having the same
KR102170197B1 (ko) 패키지 온 패키지 구조들
TWI593032B (zh) 具塊狀介層插塞的封裝基板及其半導體封裝
US9530714B2 (en) Low-profile chip package with modified heat spreader
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
EP4203020A1 (en) Edge-aligned template structure for integrated circuit packages
US6972489B2 (en) Flip chip package with thermometer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant