KR20180069636A - 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지 - Google Patents

반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지 Download PDF

Info

Publication number
KR20180069636A
KR20180069636A KR1020160172023A KR20160172023A KR20180069636A KR 20180069636 A KR20180069636 A KR 20180069636A KR 1020160172023 A KR1020160172023 A KR 1020160172023A KR 20160172023 A KR20160172023 A KR 20160172023A KR 20180069636 A KR20180069636 A KR 20180069636A
Authority
KR
South Korea
Prior art keywords
heat
heat transfer
pattern
heat dissipation
semiconductor substrate
Prior art date
Application number
KR1020160172023A
Other languages
English (en)
Inventor
손종필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160172023A priority Critical patent/KR20180069636A/ko
Priority to US15/678,197 priority patent/US10211123B2/en
Priority to CN201711326167.7A priority patent/CN108231711B/zh
Publication of KR20180069636A publication Critical patent/KR20180069636A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4043—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to have chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 메모리 소자 및 칩 적층 패키지가 개시된다. 반도체 메모리 소자는 제1 도전형을 갖는 반도체 기판에 배치된 다수의 트랜지스터 구조물 및 반도체 기판에 배치되고 제2 도전형을 갖는 다수의 국소 웰을 구비하는 집적회로 소자 구조물, 집적회로 소자 구조물의 상면에 일정한 간격으로 쌓여진 적층 구조를 구비하고, 트랜지스터 구조물과 접속하도록 신호전달 접속체에 의해 서로 연결되어 트랜지스터 구조물로 신호를 전송하는 신호전송 패턴 및 국소 웰과 접속하도록 열전달 접속체에 의해 서로 연결되는 열분산 패턴을 구비하는 배선 구조물 및 열분산 패턴과 연결되어 외부 열원으로부터 생성된 열을 상기 열분산 패턴으로 전달하는 전열 구조물을 포함한다. 메모리 소자와 결합된 로직 소자의 고온영역으로부터 구동열을 분산시켜 고온영역의 온도를 낮출 수 있다.

Description

반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지 {Semiconductor memory device and chip stack package having the same}
본 발명은 반도체 메모리 소자 및 이를 구비하는 칩 적층 반도체 패키지에 관한 것으로서, 보다 상세하게는, 열분산 회로(thermal dispersion circuit)를 구비하는 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지에 관한 것이다.
스마트 폰이나 태블릿 피시(tablet PC)와 같은 소형 모바일 기기의 보급이 증가함에 따라, CPU(central process unit), DSP(digital signal processor) 및/또는 마이크로 컨트롤러(micro controller)가 단일한 칩으로 제공되는 로직 소자와 데이터를 저장하는 적어도 하나의 메모리 소자를 결합하여 단일한 반도체 패키지로 제공되는 애플리케이션 프로세서(application processor, AP)의 사용이 증가하고 있다.
최근에는 모바일 기기의 용도와 사용분야가 다양해지고 이를 지원하기 위한 성능 향상에 대한 요청이 강해짐에 따라 로직 소자의 내부에 다양한 부가기능 칩들이 실장되고 있다. 이에 따라, 모바일 기기를 구동하는 경우 상기 애플리케이션 프로세서의 내부 구동 열량은 지속적으로 증가하고 있으며 애플리케이션 프로세서의 안정적인 동작을 위해 AP 구동열을 안정적으로 배출할 것이 요구된다.
특히, 처리신호와 동작의 특성에 따라 상기 부가기능 칩들의 일부는 주위보다 현저히 높은 슈퍼 구동열(super operation heat)을 발생하는 슈퍼 발열소스(super heat source)로 기능하여 상기 애플리케이션 프로세서(AP)의 내부에 상대적으로 매우 높은 온도를 갖는 초고온 영역(extremely hot spot)이 형성되는 경우가 빈번하게 나타나고 있다.
예를 들면, 상기 모바일 기기의 그래픽 특성이 강화됨에 따라 로직 소자에 CPU와 별도로 그래픽 신호를 처리하기 위한 그래픽 프로세서 유닛(graphic process unit, GPU)이 실장되는 경우가 증가하고 있다. GPU는 일상적인 모바일 기기의 구동신호는 처리하지 않고 이미지 데이터를 가공하기 위한 그래픽 신호만 처리하는 집적회로 칩으로서 CPU로 인가되는 그래픽 신호를 선택적으로 호출하여 처리한다.
해상도와 색상정보라는 이미지 데이터의 특성에 의해 상기 그래픽 신호는 일상적인 동작신호와 비교하여 더 많은 신호부담(signal load)을 생성하므로 상기 그래픽 신호를 처리하는 GPU는 주위의 다른 칩이나 AP의 동작단위와 비교하여 상대적으로 현저하게 많은 구동열을 발생하게 된다. 즉, 상기 AP가 구동되는 경우, GPU는 슈퍼 구동열을 발생함으로써 AP내에서 초고온 영역으로 기능하게 된다.
초고온 영역에서 발생하는 슈퍼 구동열을 적절하게 분산시키거나 제거하지 못할 경우 애플리케이션 프로세서의 안정적인 동작을 저해하고 최악의 경우 애플리케이션 프로세서에 의해 구동되는 모바일 시스템 전체의 동작을 정지시킬 수도 있다.
따라서, 애플리케이션 프로세서의 동작 안정성을 높이기 위해서는 로직 소자와 메모리 소자의 정상적인 구동에서 발생하는 프로세서 구동열(process operation heat)의 원활한 방열뿐만 아니라 상기 초고온 영역에서 발생하는 슈퍼 구동열의 분산 및 방열에 대한 고려가 요구된다.
본 발명은 상술한 바와 같은 문제점을 개선하기 위해 제안된 것으로서, 본 발명의 목적은 비활성 금속 적층패턴을 배선 구조물로 구비하여 초고온 영역에서 생성된 슈퍼 구동열을 저장함으로써 슈퍼 구동열을 분산하는 열분산 회로를 구비하는 반도체 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 상술한 바와 같은 반도체 메모리 소자에 결합되어 생성된 슈퍼 구동열을 효과적으로 제거할 수 있는 칩 적층 패키지를 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 메모리 소자는 제1 도전형을 갖는 반도체 기판에 배치된 다수의 트랜지스터 구조물 및 상기 반도체 기판에 배치되고 상기 제1 도전형과 상이한 제2 도전형을 갖는 다수의 국소 웰을 구비하는 집적회로 소자 구조물, 상기 집적회로 소자 구조물의 상면에 일정한 간격으로 쌓여진 적층 구조를 구비하고, 상기 트랜지스터 구조물과 접속하도록 신호전달 접속체에 의해 서로 연결되어 상기 트랜지스터 구조물로 신호를 전송하는 신호전송 패턴 및 상기 국소 웰과 접속하도록 열전달 접속체에 의해 서로 연결되는 열분산 패턴을 구비하는 배선 구조물, 및 상기 열분산 패턴과 연결되어 외부 열원으로부터 생성된 열을 상기 열분산 패턴으로 전달하는 전열 구조물을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 소자는 반도체 기판에 배치된 다수의 트랜지스터 구조물을 구비하는 집적회로 소자 구조물, 상기 집적회로 소자 구조물의 상면에 일정한 간격으로 쌓여진 적층 구조를 구비하고, 상기 트랜지스터 구조물과 접속하도록 신호전달 접속체에 의해 서로 연결되어 상기 트랜지스터 구조물에 대한 구동신호를 전송하는 신호전송 패턴 및 열전달 접속체에 의해 서로 연결되는 열분산 패턴을 구비하는 배선 구조물, 상기 열분산 패턴과 연결되도록 상기 반도체 기판의 전면에 배치되어 상기 열분산 패턴에 저장된 열을 외부로 방출하는 방열부재(heat spreader), 및 상기 열분산 패턴과 연결되어 외부 열원으로부터 생성된 열을 상기 열분산 패턴으로 전송하는 전열 구조물을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 칩 적층 패키지는 내부 회로패턴을 구비하는 회로기판, 논리회로 소자와 부가기능 칩을 구비하고 상기 부가기능 칩의 고온 구동열에 의해 주위보다 높은 온도를 갖는 고온영역(hot spot)을 갖고 상기 회로기판에 실장되는 제1 다이(die), 및 전기적으로 서로 연결되도록 상기 제1 다이 상에 적층되고, 데이터를 저장하는 집적회로 소자 구조물, 상기 집적회로 소자 구조물로 신호를 전송하는 신호전송 구조물 및 상기 고온 구동열을 분산시켜 상기 고온영역의 온도를 저하시키는 열분산 구조물을 구비하는 배선 구조물 및 상기 고온 구동열을 상기 열분산 구조물로 전달하는 전열 구조물을 구비하는 제2 다이를 포함한다.
본 발명에 의한 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지에 의하면, 메모리 소자의 배선 구조물은 트랜지스터 구조물로 동작신호를 전송하는 신호전송 구조물과 트랜지스터 구조물과 전기적으로 분리되어 결합되는 다이의 고온영역으로부터 열을 흡수하여 분산시키는 열분산 구조물을 구비한다.
이에 따라, 고발열 소자를 구비하는 외부 연결소자를 반도체 메모리 소자와 결합하여 패키지 구조물을 형성하는 경우, 반도체 메모리 소자에 대한 동작신호는 신호전송 구조물을 통하여 트랜지스터 구조물로 전송되고, 고발열체의 높은 구동열은 열전달 범프를 통하여 열분산 구조물로 분산시킴으로써 패키지 구조물 내부의 구동열을 효과적으로 분산시킬 수 있다.
이때, 상기 열분산 구조물은 반도체 기판과 서로 다른 도전형을 갖는 국소 웰에 연결함으로써 트랜지스터 구조물과 전기적으로 분리할 수 있다. 따라서, 상기 고발열 소자와 반도체 메모리 소자가 동일한 전원에 의해 구동된다 할지라도 신호간섭이나 노이즈로부터 트랜지스터 구조물을 충분히 보호할 수 있다. 특히, 상기 열분산 구조물(250)은 종래의 신호전송 구조물(220)과 동일한 공정에 의해 동시에 형성함으로써 추가공정 없이 패키지 구조물의 열분산을 위한 금속패턴을 용이하게 배치할 수 있다.
뿐만 아니라, 재배선 막구조물(re-directional layer structure)을 배치하여 외부 열원과 열분산 구조물을 서로 연결할수 있다. 이에 따라, 외부열원과 열분산 구조물의 위치와 무관하게 패키지 구조물을 형성할 수 있다. 이에 따라, 상기 반도체 메모리 소자를 포함하는 패키지 구조물의 결합 자유도를 높일 수 있다.
도 1은 본 발명의 일실시예에 의한 반도체 메모리 소자를 나타내는 구성도이다.
도 2a는 도 1에 도시된 반도체 메모리 소자의 제1 변형례를 나타내는 구성도이다.
도 2b는 도 1에 도시된 반도체 메모리 소자의 제2 변형례를 나타내는 구성도이다.
도 3은 본 발명의 일실시예에 따라 열전달 회로의 구성을 나타내는 구성도이다.
도 4a는 도 1에 도시된 반도체 메모리 소자의 제3 변형례를 나타내는 구성도이다.
도 4b는 도 1에 도시된 반도체 메모리 소자의 제4 변형례를 나타내는 구성도이다.
도 5는 도 1에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
도 6은 도 2a에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
도 7은 도 6에 도시된 칩 적층 패키지의 변형례를 나타내는 도면이다.
도 8은 도 4a에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명한다.
도 1은 본 발명의 일실시예에 의한 반도체 메모리 소자를 나타내는 구성도이다.
도 1을 참조하면, 본 발명의 일실시예에 의한 반도체 메모리 소자(500)는 데이터를 저장하는 다수의 트랜지스터 구조물(110)이 배치된 집적회로 소자 구조물(100), 상기 집적회로 소자 구조물(100)로 신호를 전송하는 배선 구조물(200) 및 외부열원(미도시)으로부터 생성된 열을 배선 구조물(200)에 마련된 비활성 금속패턴인 열분산 패턴으로 전송하여 상기 외부열원으로부터 생성된 열을 분산하는 전열 구조물(300)로 구성된다.
예를 들면, 상기 집적회로 소자 구조물(100)은 제1 도전형을 갖는 반도체 기판(101)에 기판공정(front end of line (FEOL) process)을 통하여 형성되는 다수의 트랜지스터 구조물(110)들을 구비한다.
상기 기판(101)은 실리콘 기판, 갈륨비소 기판, 실리콘 게르마늄 기판과 같은 반도체 기판을 포함하고 불순물로 도핑되어 일정한 전기적 극성을 갖는다. 예를 들면, 상기 반도체 기판(101)은 +극성을 갖는 p형 기판 또는 -극성을 갖는 n형 기판으로 구분할 수 있다. 이와 달리, 상기 반도체 기판(101)은 p형 또는 n형으로 조절된 한 쌍의 반도체 층이 절연층에 의해 구분되는 실리콘 온 인슐레이터(silicon on insulator, SOI) 기판일 수도 있다. 상기 반도체 기판(101)은 전기적으로 p형 또는 n형 반도체 특성을 갖는다면 다양한 기판이 이용될 수 있다.
예를 들면, 상기 반도체 기판(101) 상에 게이트 유전막과 도전막이 적층된 게이트 구조물을 형성하고 상기 게이트 구조물과 인접한 반도체 기판(101)으로 불순물을 주입하여 소스 및 드레인 접합(junction) 영역을 형성함으로써 트랜지스터(미도시)를 형성한다. 이어서, 상기 트랜지스터에 대응하는 커패시터를 형성함으로써 서로 대응하는 하나의 트랜지스터와 커패시터로 구성되는 디램(DRAM) 메모리 소자의 단위 트랜지스터 구조물(110)을 형성할 수 있다. 이와 달리, 상기 반도체 기판(101) 상에 스트링 선택 트랜지스터, 다수의 셀 선택 트랜지스터 및 접지 선택 트랜지스터로 구성되는 플래시 메모리 소자의 단위 트랜지스터 구조물(110)을 형성할 수도 있다.
상기 트랜지스터 구조물(110)은 반도체 기판(101)의 활성면에 구비된 콘택패드(112)와 접속하는 접속라인(114)을 통하여 후술하는 배선 구조물(200)과 연결된다. 이에 따라, 상기 트랜지스터 구조물(110)은 배선 구조물(200)을 통하여 외부와 전기적으로 연결된다. 예를 들면, 상기 접속라인(114)은 드레인 접합영역과 연결되는 드레인 플러그 및 소스 접합영역과 연결되는 소스 플러그를 포함한다.
이때, 상기 반도체 기판(101)에 배치되는 트랜지스터 구조물(110)의 개수와 구성은 상기 집적회로 구조물(100)의 특성에 따라 다양하게 제공될 수 있다. 예를 들면, 상기 콘택 패드(112)를 반도체 기판(101)의 주변부 또는 중앙부에 배치함으로써 다수의 트랜지스터 구조물(110)을 에지패드 타입 또는 센터패드 타입으로 배치할 수 있다.
상기 반도체 기판(101)의 활성면에는 상기 트랜지스터 구조물(110)과 이격되도록 반도체 기판(101)과 다른 도전형을 갖는 국소 웰(120)이 배치된다.
예를 들면, 상기 트랜지스터 구조물(110)을 완성한 후 반도체 기판(101)의 활성면으로 불순물을 국부적으로 주입하여 기판(101)과 서로 다른 도전형을 갖는 국소 웰(120)을 형성할 수 있다. 이에 따라, 상기 국소 웰(120)과 접속하는 접속부는 상기 반도체 기판(101)에 대하여 전기적으로 분리된다. 예를 들면, 상기 트랜지스터 구조물(110)이 PMOS 트랜지스터로 제공되는 경우 상기 국소 웰(120)은 n형 불순물로 도핑된 n형 웰로 제공되고, 상기 트랜지스터 구조물(110)에 NMOS 트랜지스터로 제공되는 경우 상기 국소 웰(120)은 p형 불순물로 도핑된 p형 웰로 제공된다.
상기 집적회로 소자 구조물(100) 상에 층간 절연막에 의해 절연되는 다층 금속배선 패턴을 구비하는 배선 구조물(200)이 제공된다. 상기 배선 구조물(200)은 금속배선 형성공정과 층간 절연막에 의한 절연공정을 반복적으로 수행하는 배선공정(back end of line (BEOL) process)을 통하여 형성된다.
예를 들면, 상기 배선 구조물(200)은 집적회로 소자 구조물(100)을 덮는 층간 절연 패턴(210), 상기 층간 절연패턴(210)을 관통하여 콘택패드(112)와 접속하는 신호전송 구조물(220) 및 상기 층간 절연패턴(210)을 관통하여 상기 국소 웰(120)과 접속하는 열분산 구조물(250)로 구성된다.
콘택패드(112) 및 국소 웰(120)이 배치된 반도체 기판(101)의 활성면을 덮는 제1 층간 절연막을 형성한 후 상기 제1 층간 절연막 상에 접속체에 의해 상기 콘택 패드(112) 및 국소 웰(120)과 접속하는 제1 금속패턴(M1)을 형성한다. 이어서, 상기 제1 금속패턴(M1)을 덮는 제2 층간 절연막을 형성한 후 상기 제2 층간 절연막 상에 접속체에 의해 상기 제1 금속 패턴(M1)과 접속하는 제2 금속패턴(M2)을 형성한다. 제2 금속패턴(M2)을 덮는 제3 층간 절연막을 형성한 후 제2 금속패턴(M2)과 연결되는 접속체를 형성한다. 이에 따라, 상기 배선 구조물(200)은 층간 절연패턴(210)에 의해 구분되고 일정한 간격으로 적층되고 상기 접속체에 의해 서로 연결되는 다층 금속패턴으로 제공된다.
본 실시예에서는 제1 및 제2 금속패턴(M1,M2)으로 구성되는 2층의 금속 적층패턴을 개시하지만, 이는 예시적인 것에 불과하며 상기 반도체 메모리 소자(500)의 특성이나 메모리 용량에 따라 2층 이상의 다층 금속 적층패턴을 배치할 수 있음은 자명하다.
이때, 상기 콘택 패드(112)와 접속하는 접속체 및 금속패턴은 상기 트랜지스터 구조물(110)로 신호를 전송하는 신호전송 구조물(220)로 제공되고 상기 국소 웰(120)과 접속하는 접속체 및 금속패턴은 후술하는 전열 구조물(300)에 의해 외부열원으로부터 생성된 열을 분산하는 열분산 구조물(250)로 제공된다.
따라서, 상기 신호전송 구조물(220)은 상기 트랜지스터 구조물(110)로 동작신호를 전송하는 신호전송 패턴(222) 및 상기 신호전송 패턴(222)과 접속하는 신호전달 접속체(224)로 구성되고, 상기 열분산 구조물(250)은 외부열원으로부터 생성된 열을 전달하는 열분산 패턴(252) 및 상기 열분산 패턴(252)과 접속하는 열전달 접속체(254)로 구성된다.
신호전송 패턴(222)과 열분산 패턴(252)은 동일한 층간 절연패턴(210) 상에 동일한 공정에 의해 형성되므로 동일한 조성을 갖고 동일한 평면상에 배치된다. 마찬가지로, 동일한 평면상에 배치되는 신호전송 패턴(222) 및 열분산 패턴(252)과 접속하는 신호전달 접속체(224) 및 열전달 접속체(254)도 동일한 층간 절연막을 관통하도록 동일한 공정에 의해 형성되므로 동일한 조성을 갖고 동일한 평면상에 배치된다.
본 실시예의 경우, 상기 신호전송 패턴(222) 및 열분산 패턴(252)은 도전성 금속패턴으로 제공되고 상기 신호전달 접속체(224) 및 열전달 접속체(254)는 도전성 금속 비아 구조물로 제공된다.
상기 신호전송 구조물(220)은 상기 반도체 메모리 소자(500)의 접속 터미널(미도시) 및 콘택패드(112)와 연결되어 트랜지스터 구조물(110)로 전기적 신호를 전송하거나 트랜지스터 구조물(110)에 저장된 전기적 상태를 읽어올 수 있다. 예를 들면, 상기 신호전송 구조물(220)은 상기 트랜지스터 구조물(110)로 인가되는 데이터 입출력 신호, 트랜지스터 구조물(110)을 구동하는 전원을 공급하는 파워신호 및 상기 트랜지스터 구조물(110)을 접지시키는 접지신호를 전송할 수 있다. 이와 달리, 상기 열분산 구조물(250)은 후술하는 전열 구조물(300) 및 국소 웰(120)에 연결되어 외부 열원으로부터 생성된 열의 전달경로를 제공할 뿐 전기적으로는 집적회로 소자 구조물(100)과 분리된다.
이에 따라, 상기 외부열원과 반도체 메모리 소자(500)가 동일한 구동전원에 연결된 경우에도 외부열원에 의한 신호간섭이나 노이즈로부터 집적회로 소자 구조물(100)을 보호하면서 외부열원으로부터 생성된 구동열을 효과적으로 분산할 수 있다.
특히, 상기 열분산 구조물(250)은 신호전송 구조물(220)과 동일한 공정에 의해 형성되므로, 별도의 추가적인 공정을 수행하지 않더라도 외부열원의 구동열을 효과적으로 분산함으로써 반도체 메모리 소자(500) 및 상기 반도체 메모리 소자(500)를 구비하는 반도체 패키지의 열손상을 최소화 할 수 있다.
후술하는 바와 같이, 상기 열분산 구조물(250)로 분산되어 임시로 저장된 열은 방열 구조물(heat spreader)에 의해 외부로 방출될 수 있다.
일실시예로서, 상기 배선 구조물(200)의 하부에는 외부열원에 의해 생성된 구동열을 열분산 구조물(250)로 전달하는 전열 구조물(300)이 배치된다.
배선 구조물(200)을 덮는 보호막(미도시)을 형성하고 상기 보호막 상에 신호전송 구조물(220)과 접속하는 접속 터미널(미도시) 및 열분산 구조물(250)과 접속하는 전열 구조물(300)이 배치된다.
상기 접속 터미널 및 전열 구조물(300)은 반도체 메모리 소자(500)와 연결되는 외부 연결소자의 구조와 특성에 따라 다양하게 제공될 수 있다. 특히, 후술하는 바와 같이 상기 외부 열원이 로직소자와 일체로 제공되어 슈퍼 구동열을 생성하는 고발열 소자를 구비하는 경우, 상기 반도체 메모리 소자(500)는 외부 연결소자에 플립 칩 구조로 결합되고 상기 접속 터미널 및 전열 구조물(300)은 솔더 범프나 마이크로 범프와 같은 범프 구조물로 제공된다. 이에 따라, 반도체 메모리 소자(500)와 외부 연결소자를 전기적 및 열적으로 연결하면서 결합의 기계적 안정성도 높일 수 있다.
본 실시예의 경우, 상기 전열 구조물(300)은 열분산 구조물(250)과 접속하는 적어도 하나의 열전달 범프(310)로 제공된다.
예를 들면, 상기 열분산 구조물(250)의 최상부 열전달 접속체(254)와 접속하는 범프패드(312)를 형성하고 리플로우 공정에 의해 상기 범프 패드(312)에 압착되는 열전달 범프(310)를 형성할 수 있다.
특히, 상기 열전달 범프(310)는 상기 고발열 소자의 위치에 대응하도록 배치하여 반도체 메모리 소자(500)와 외부 연결소자의 패키징 공정에 의해 열전달 범프(310)는 고발열 소자와 자동으로 접속하게 된다. 따라서, 상기 열전달 범프(310)의 위치는 반도체 메모리 소자(500)와 외부 연결소자의 결합형태(package configuration)와 외부 연결소자에서 상기 고발열 소자의 상대적 위치 및 반도체 메모리 소자(500)에서 상기 열분산 구조물(250)의 상대적 위치에 따라 결정된다.
상술한 바와 같은 구조를 갖는 반도체 메모리 소자(500)는 다양한 외부 연결소자와 결합하여 반도체 패키지 구조물로 활용된다. 이때, 결합되는 외부 연결소자에 구비된 고발열 소자의 구동열은 효과적으로 분산된다.
이에 따라, 고발열 소자를 구비하는 외부 연결소자를 반도체 메모리 소자(500)와 결합하여 패키지 구조물을 형성하는 경우, 반도체 메모리 소자(500)에 대한 동작신호는 상기 접속 터미널을 통하여 집적회로 구조물(100)로 전송되고, 고발열체의 높은 구동열은 열전달 범프(310)를 통하여 신속하게 열분산 구조물(250)로 분산시킴으로써 패키지 구조물 내부의 구동열을 효과적으로 분산시킬 수 있다.
이때, 상기 열분산 구조물(250)은 반도체 기판(101)과 서로 다른 도전형을 갖도록 기판(101)의 활성면에 배치된 국소 웰(120)에 연결됨으로써 집적회로 구조물(100)과 전기적으로 분리될 수 있다. 따라서, 상기 고발열 소자와 반도체 메모리 소자(500)가 동일한 전원에 의해 구동된다 할지라도 신호간섭이나 노이즈로부터 트랜지스터 구조물(110)을 충분히 보호할 수 있다.
특히, 상기 열분산 구조물(250)은 종래의 신호전송 구조물(220)과 동일한 공정에 의해 동시에 형성함으로써 추가공정 없이 패키지 구조물의 열분산을 위한 금속패턴을 용이하게 배치할 수 있다.
상기 전열 구조물(300)은 열분산 구조물(250)과 외부 열원의 위치에 관한 한정을 제거하기 위해 다양하게 변형될 수 있다. 예를 들면, 상기 배선 구조물(200)의 하부에 재배선 막구조물(re-directional layer structure)을 배치하여 외부 열원의 위치와 무관하게 열분산 구조물(250)과 접속시킬 수 있다.
도 2a는 도 1에 도시된 반도체 메모리 소자의 제1 변형례를 나타내는 구성도이며, 도 2b는 도 1에 도시된 반도체 메모리 소자의 제2 변형례를 나타내는 구성도이다. 도 2a 및 도 2b에 도시된 변형례에서 외부열원과 열분산 구조물(250)을 연결하는 전열 구조물(300)의 구성을 제외하고는 도 1에 도시된 반도체 메모리 소자(500)와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 2a를 참조하면, 반도체 메모리 소자의 제1 변형례(501)는 열전달 범프(310)와 열전달 회로(320)를 구비하는 전열 구조물(300)을 포함한다.
배선 구조물(200)의 상면에 단열 및 절연특성이 우수한 절연물질로 구성된 캡핑막을 형성하고 상기 캡핑막의 내부에 열전달 범프(310)와 열분산 구조물(250)을 연결하여 전열경로를 제공하는 전열라인을 형성한다. 예를 들면, 상기 캡핑막을 패터닝하여 열전달 범프(310)와 열분산 구조물(250)을 연결하는 비아 홀(미도시) 및 트렌치(미도시)를 구비하는 캡핑 패턴(301)을 형성하고 상기 비아 홀 및 트렌치의 내부를 열전도성이 우수한 금속물질로 매립하여 전열라인을 형성할 수 있다. 이에 따라, 상기 전열라인은 서로 이격된 열전달 범프(310) 및 열분산 구조물(250)에 접속되어 열전달 범프(310)와 상기 열분산 구조물(250) 사이의 전열경로로 제공된다.
따라서, 고발열 소자를 구비하는 외부 연결소자를 제1 변형 메모리 소자(501)와 결합하여 패키지 구조물을 형성하는 경우, 고발열 소자의 위치 및 열분산 구조물(250)의 위치와 무관하게 메모리 소자와 외부 연결소자를 결합할 수 있으므로 결합의 자유도를 높일 수 있다.
본 실시예에서와 같이, 상기 제1 변형 메모리 소자(501)가 센터패드 타입으로 제공되고 열분산 구조물(250)이 반도체 기판(101)의 에지부에 분포하며, 외부 연결소자의 고발열 소자가 반도체 기판(101)의 중앙부에 정렬되는 경우에도, 열전달 회로(320)를 통하여 기판의 에지부에 분포하는 열분산 구조물(250)로 용이하게 고발열 소자의 구동열을 분산시킬 수 있다.
도 2b를 참조하면, 반도체 메모리 소자의 제2 변형례(502)는 열전달 범프(310)와 복층으로 배치된 열전달 회로(320)를 구비하는 전열 구조물(300)을 포함한다.
배선 구조물(200)의 상면에 절연물질로 구성된 제1 및 제2 캡핑막(미도시)을 형성하고 상기 제1 및 제2 캡핑막의 내부에 각각 배치되어 전기적으로 서로 분리되고 다수의 열전달 범프(310a, 310b)와 다수의 열분산 구조물(250a, 250b)을 개별적으로 연결하여 개별적인 전열경로를 제공하는 다수의 적층 전열라인(321,322)을 형성한다. 이에 따라, 외부 열원과 열분산 구조물(250)을 개별적으로 연결하여 외부 열원의 특성에 따라 열분산 구조물(250)을 지정할 수 있다.
예를 들면, 상기 제1 캡핑막을 패터닝하여 제1 열전달 범프(310a)와 제1 열분산 구조물(250a)을 연결하는 비아 홀(미도시) 및 트렌치(미도시)를 구비하는 제1 캡핑 패턴을 형성하고 상기 비아 홀 및 트렌치의 내부를 열전도성이 우수한 금속물질로 매립하여 제1 전열라인(321)을 형성한다. 이어서, 제1 전열라인(321)을 덮는 제2 캡핑막을 패터닝하여 제2 열전달 범프(310b)와 제2 열분산 구조물(250b)을 연결하는 비아 홀(미도시) 및 트렌치(미도시)를 구비하는 제2 캡핑 패턴을 형성하고 상기 비아 홀 및 트렌치의 내부를 열전도성이 우수한 금속물질로 매립하여 제2 전열라인(322)을 형성한다. 따라서, 제1 및 제2 캡핑패턴은 서로 적층되어 배치되는 제1 및 제2 전열라인(321,322)을 분리하는 절연패턴(301)을 구성한다.
특히, 상기 절연패턴(301)을 관통하는 신호라인과의 간섭을 방지하기 위해 상기 열전달 회로(320)는 분리된 전열라인인 단속라인(broken line)을 연결하는 브리지 라인 및 상기 브리지 라인과 단속 전열라인들을 연결하는 브리지 비아를 더 구비할 수 있다.
도 3은 본 발명의 일실시예에 따라 열전달 회로의 구성을 나타내는 구성도이다. 도 3은 도 2 및 도 2b에 도시된 열전달 회로의 A부분을 확대하여 나타내는 도면이다.
도 3을 참조하면, 상기 열전달 회로(320)는 선택적으로 신호전송 구조물(220)로 집적회로 구조물(100)의 동작신호를 전송하는 신호라인(SL)에 의해 분리되는 단속라인(320a), 상기 단속라인(320a)을 매개하기 위한 브리지 라인(320b) 및 상기 단속라인(320a)과 브리지 라인(320b)을 접속하는 브리지 비아(320c)를 구비한다.
따라서, 배선 구조물(200)을 덮는 캡핑패턴(301)의 내부에서 상기 신호라인(SL)과 전열라인이 서로 간섭하는 경우 신호라인(SL)보다는 전열라인을 단절시켜 단속라인(320a)으로 형성하고 상기 단속라인을 브리지 라인(320b) 및 브리지 비아(320c)를 이용하여 서로 연결할 수 있다. 이에 따라, 신호라인(SL)과의 간섭을 회피하면서 열전달 범프(310)와 열분산 구조물(250)사이에서 연속적인 열전달 회로(320)를 제공할 수 있다.
반도체 메모리 소자와 결합하는 외부 연결소자의 고발열 소자로부터 순간적으로 큰 구동열이 발생하는 경우, 상기 열분산 구조물(250)은 상기 구동열을 외부로 방출하기 전에 패키지 구조물의 내부의 비활성 금속패턴을 이용하여 적절히 분산함으로써 패키지 구조물에 대한 열적손상을 최소화 시킬 수 있다.
이때, 상기 고발열 소자로부터 생성된 구동열은 열분산 구조물(250)에 분산되어 저장될 수도 있지만, 방열수단을 통하여 외부로 방출되도록 구성할 수도 있다.
도 4a는 도 1에 도시된 반도체 메모리 소자의 제3 변형례를 나타내는 구성도이며, 도 4b는 도 1에 도시된 반도체 메모리 소자의 제4 변형례를 나타내는 구성도이다. 도 4a에 도시된 반도체 메모리 소자의 제3 변형례(503)는 국소 웰을 방열부재와 연결되는 관통 전열 부재로 대체하는 것을 제외하고는 도 1에 도시된 반도체 메모리 소자(500)와 실질적으로 동일한 구성을 갖는다. 또한, 도 4b에 도시된 반도체 메모리 소자의 제4 변형례(504)는 국소 웰을 방열부재와 연결되는 관통 전열 부재로 대체하는 것을 제외하고는 도 2a에 도시된 제1 변형 메모리 소자(501)와 실질적으로 동일한 구성을 갖는다.
도 4a를 참조하면, 반도체 메모리 소자의 제3 변형례(503)는 열분산 구조물(250)과 연결되는 방열부재(heat spreader, 400)를 배치하여 열분산 구조물(250)로 전달된 열을 제3 변형 메모리 소자(503)의 외부로 방출한다. 이에 따라, 외부열원으로부터 생성된 구동열은 집적회로 소자 구조물(100) 내부에 배치된 열분산 구조물(250)을 통하여 분산되고 방열부재(400)를 통하여 외부로 방출된다.
상기 방열부재(400)는 반도체 기판(101)의 배면을 덮도록 배치되고 방열 접착제(미도시)에 의해 상기 기판(101)에 부착된다. 예를 들면, 상기 방열부재(400)는 상기 기판(101)의 배면에 코팅되는 열전도성 박막으로 구성될 수도 있고 상기 기판(101)의 배면에 배치된 공랭식 또는 수냉식의 방열 구조물로 구성될 수도 있다.
본 실시예의 경우, 상기 방열 부재(400)는 상기 집적회로 구조물(100)의 배면에 접착되는 방열평판을 포함한다. 이때, 상기 방열 평판은 열팽창계수와 탄성계수(young's modulus, E)가 상기 반도체 기판(101)과 유사하고 방열 접착제보다 높은 열전도도를 갖도록 구성한다. 이에 따라, 외부열원이나 상기 집적회로 소자 구조물(100)로부터 발생되는 열에 의한 반도체 기판(101)의 비틀림(warpage)을 최소화 한다.
이때, 에폭시 수지, 경화제 및 열전달용 충진제를 구비하는 열전도성 계면물질(thermal interface material, TIM)을 방열 접착제로 이용할 수 있다.
특히, 집적회로 소자 구조물(100)의 상부에 배치된 열분산 구조물(250)로 분산된 외부열원의 구동열을 상기 방열부재(400)로 전달할 수 있도록 반도체 기판(101)을 관통하여 열분산 구조물(250)과 방열부재(400)를 연결하는 관통 전열부재(150)가 배치된다.
예를 들면, 상기 관통 전열부재는 반도체 기판(101)을 관통하여 방열부재(400) 및 열분산 구조물(250)과 접속하는 관통 실리콘 비아(through silicion via, TSV)를 포함한다. 특히, 상기 관통 실리콘 비아는 열전도성이 우수한 금속물질로 형성하여 신속하게 열을 방출하는 방열 비아(thermal via)로 제공된다. 예를 들면, 상기 방열비아는 열전도도 높은 구리나 알루미늄으로 구성될 수 있다.
이에 따라, 열전달 범프(310)와 같은 전열 구조물(300)을 통하여 열분산 구조물(250)로 전달된 외부 결합소자의 구동열은 관통 전열부재(150)와 방열부재(400)를 통하여 외부로 배출됨으로써 제3 변형 메모리 소자(503)와 외부 결합소자의 패키지 구조물이 외부 결합소자의 높은 구동열에 의해 손상되는 것을 방지할 수 있다.
특히, 메모리 소자의 신호전송 구조물(220)과 동시에 형성되는 잉여 금속패턴 구조물인 열분산 구조물(250)을 통하여 외부 결합소자의 고발열 소자로부터 발생되는 고온의 열을 신속하게 제거함으로써 패키지 구조물 내열특성을 현저하게 높일 수 있다.
도 4b를 참조하면, 반도체 메모리 소자의 제4 변형례(504)는 제2 변형례(502)와 마찬가지로 열전달 범프(310)와 열전달 회로(320)를 구비하는 전열 구조물(300)을 포함한다. 상기 열전달 범프(310) 및 열전달 회로(320)는 제2 변형 메모리 소자(502)와 실질적으로 동일한 구성을 가지므로 더 이상의 상세한 설명은 생략한다.
제3 변형 메모리 소자(503)와 마찬가지로, 기판(101)의 주변부에 배치된 열분산 구조물(250)에 각각 접속하는 관통 전열부재(150)를 배치하여 열분산 구조물(250)로 분산된 열을 방열부재(400)를 통하여 효율적으로 외부로 방출할 수 있다.
따라서, 고발열 소자를 구비하는 외부 연결소자를 제4 변형 메모리 소자(504)와 결합하여 패키지 구조물을 형성하는 경우, 외부 결합소자의 고발열 소자로부터 발생되는 고온의 열을 신속하게 제거함으로써 패키지 구조물 내열특성을 현저하게 높일 수 있다.
특히, 고발열 소자의 위치 및 열분산 구조물(250)의 위치와 무관하게 메모리 소자와 외부 연결소자를 결합할 수 있으므로 결합의 자유도를 높일 수 있다.
도 5는 도 1에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
도 5를 참조하면, 본 발명의 일실시예에 의한 칩 적층 패키지(1000)는 내부 회로패턴(711)을 구비하는 회로기판(700), 논리회로 소자(610)와 부가기능 칩(620)을 구비하고 상기 부가기능 칩(620)의 고온 구동열에 의해 주위보다 높은 온도를 갖는 고온영역(hot spot, HS)을 갖고 상기 회로기판(700)에 실장되는 제1 다이(die, 600) 및 전기적으로 서로 연결되도록 상기 제1 다이(600) 상에 적층되고, 데이터를 저장하는 집적회로 소자 구조물(100), 상기 집적회로 소자 구조물(100)로 신호를 전송하는 신호전송 구조물(220) 및 상기 고온 구동열을 분산시켜 상기 고온영역(HS)의 온도를 저하시키는 열분산 구조물(250)을 구비하는 배선 구조물(200) 및 상기 고온 구동열을 상기 열분산 구조물(250)로 전달하는 전열 구조물(300)을 구비하는 제2 다이(500)룰 포함한다.
일실시예로서, 상기 회로기판(700)은 절연성 및 내열성 물질을 포함하고 소정의 강도를 갖고 내부에 다수의 회로패턴(711)이 배치되는 평판형상의 몸체(710)를 구비한다. 상기 회로패턴(711)은 상기 몸체(710)의 상면 및 하면에 노출된 본딩패드(730)와 연결되고 상기 본딩패드(730)와 상기 회로패턴(711)을 통하여 상기 제1 다이(600) 및 외부 시스템(미도시)이 서로 전기적으로 연결된다. 상기 몸체(710)의 상면에 배치된 본딩패드(730)는 제2 다이(600)와 연결되고 하면에 배치된 본딩패드(730)는 외부 시스템이 연결되는 접속단자(720)와 연결된다. 예를 들면, 상기 접속단자(720)는 솔더 볼을 포함한다.
예를 들면, 상기 몸체(710)는 에폭시 수지 기판, 폴리이미드 기판과 같은 열경화성 수지 계통이나 평판이나 액정 폴리에스테르 필름이나 폴리아미드 필름과 같은 내열성 유기필름이 부착된 평판을 포함한다. 상기 회로패턴(711)은 상기 몸체(710)의 내부에 패턴형상으로 배치되고 전원공급을 위한 전원배선과 접지 배선 및 신호전송을 위한 신호배선을 포함한다. 각 배선들은 상기 몸체(710)의 상면 및 하면에 각각 형성된 다수의 층간 절연막에 의해 서로 구분되어 배치될 수 있다. 본 실시예의 경우 상기 회로기판(100)은 상기 회로패턴이 인쇄공정에 의해 형성된 인쇄회로기판(printed circuit board, PCB)을 포함한다.
일실시예로서, 상기 제1 다이(600)는 상기 회로기판(700) 상에 배치되어 외부로부터 전원을 공급받아 다양한 전기적 작동을 통하여 열에너지를 발생시키는 능동소자를 포함한다.
예를 들면, 상기 제1 다이(600)는 실리콘 웨이퍼와 같은 반도체 기판 상에 다수의 층간 절연막을 매개로 적층된 도전성 구조물과 상기 도전성 구조물로 신호를 전달하는 배선 구조물(미도시)을 포함한다.
상기 도전성 구조물은 상기 칩 스택 패키지(1000)와 결합하는 외부 시스템의 동작을 제어하고 구동하는 다양한 논리회로 소자(610)를 포함한다. 예를 들면, 외부 시스템의 동작을 제어하는 CPU(central process unit), DSP(digital signal processor) 및/또는 마이크로 컨트롤러(micro controller)가 상기 제1 다이(600)에 제공될 수 있다.
상기 배선 구조물은 층간 절연막을 관통하여 도전성 구조물과 접촉하는 금속성 플러그 및 금속 배선(metal wiring)을 포함한다. 상기 금속배선은 입출력 신호를 전송하기 위한 신호 라인(signal line)뿐만 아니라 상기 도전성 구조물로 전원을 공급하기 위한 전원 라인(power line)이나 상기 도전성 구조물을 접지시키기 위한 접지 라인(ground line)을 포함할 수 있다.
특히, 상기 제1 다이(600)는 상기 논리회로 소자(610)에 부가하여 칩 적층 패키지의 동작특성에 따라 다양한 부가기능 칩(620)이 함께 배치될 수 있다. 이때, 상기 논리회로 소자(610)와 부가기능 칩(620)은 단일 칩 패키지로 구성될 수도 있고 적층 칩 패키지로 구성될 수도 있다.
예를 들면, 상기 부가기능 칩(620)은 전용 그래픽 신호처리 유닛인 그래픽 프로세서 유닛(graphic process unit, GPU)을 구비하는 GPU 칩을 포함한다. 그래픽 신호를 처리하는 GPU는 주위의 다른 칩이나 논리회로 소자와 비교하여 상대적으로 현저하게 많은 슈퍼 구동열을 생성함으로써 상기 제2 다이(600)의 내부에 초고온 영역(hot spot, HS)이 형성된다.
이와 같은 초고온 영역(HS)은 칩 적층 패키지(1000)의 동작특성과 용도에 따라 다수 형성될 수 있으며 제2 다이(600)의 레이아웃에 따라 다양한 위치에 분포하게 된다.
본 실시예의 경우, 상기 제1 다이(600)는 활성면이 상방을 향하도록 페이스 업(face up) 구조로 회로기판(600)에 배치되고 회로기판(700)의 본딩패드(730)와 제1 다이(600)의 콘택패드(630)는 본딩 와이어(BW)에 의해 서로 연결된다. 이와 달리, 상기 제1 다이(600)는 활성면이 하방을 향하도록 페이스 다운(face down) 구조로 회로기판(600)에 배치되고 솔더 범프와 같은 접속 구조물에 의해 서로 연결될 수 있음은 자명하다.
상기 제2 다이(500)는 전기적으로 서로 연결되도록 상기 제1 다이(600) 상에 적층되고, 전기적 이진상태(binary mode)를 데이터를 저장하는 메모리 소자를 포함한다.
예를 들면, 상기 제2 다이(500)는 서로 대응하는 하나의 트랜지스터와 커패시터로 단위로 이루어진 디램 메모리 소자 또는 스트링 선택 트랜지스터, 셀 선택 트랜지스터 및 접지 선택 트랜지스터로 구성되는 다수의 트랜지스터 블록단위로 이루어진 플래시 메모리 소자로 구성될 수 있다.
이때, 상기 제2 다이(500)는 상기 데이터를 저장하는 집적회로 소자 구조물(100), 상기 집적회로 소자 구조물(100)로 신호를 전송하는 신호전송 구조물(220) 및 상기 슈퍼 구동열을 분산시켜 상기 고온영역(HS)의 온도를 저하시키는 열분산 구조물(250)을 구비하는 배선 구조물(200) 및 상기 슈퍼 구동열을 상기 열분산 구조물(250)로 전달하는 전열 구조물(300)을 구비한다.
제1 다이(600)로부터 전송된 동작신호는 신호 범프(SB)를 통하여 신호전송 구조물(220)로 전송되어 트랜지스터 구조물(110)에 인가된다. 이와 달리, GPU 칩과 같이 단위시간당 발열량이 높은 고발열 소자의 구동에 의해 생성되는 슈퍼 구동열은 고온영역(HS)과 접속하는 열전달 범프(310)를 통하여 열분산 구조물(250)로 전달된다. 이에 따라, 상기 고온영역(HS)의 열이 열분산 구조물(250)로 흡수되어 제2 다이(600)의 내부로 분산되어 고온영역(HS)의 온도를 저하시킨다.
이에 따라, 제1 다이(600)의 고온영역(HS)으로부터 생성되는 슈퍼 구동열을 제2 다이(500)의 내부로 신속하게 분산시킴으로써 칩 적층 패키지(1000)의 신뢰성과 안정성을 높일 수 있다.
본 실시예의 경우, 상기 제2 다이(500)는 도 1에 도시된 반도체 메모리 소자(500)와 실질적으로 동일한 구조를 가지므로 더 이상의 상세한 설명은 생략한다.
본 실시예의 경우, 상기 제2 다이(500)는 활성면이 상기 제1 다이(600)의 상면을 향하도록 뒤집어(flipping) 지게 배치되고 상기 신호 범프(SB) 및 열전달 범프(310)와 같은 접속 구조물을 통하여 서로 연결된다. 상기 신호 범프(SB) 및 열전달 범프(310)는 리플로우 공정에 의해 제1 및 제2 다이(600,500) 사이에서 압착되고 그 사이의 이격공간은 언더 필링막(UF)에 의해 매립될 수 있다.
이에 따라, 제1 및 제2 다이(600,500)는 상기 신호 범프(SB)에 의해 전기적으로 연결되고, 상기 열전달 범프(310)에 의해 열적으로 연결된다. 상기 신호 범프(SB) 및 열전달 범프(310)는 제1 및 제2 다이(600,500)를 안정적으로 고정할 수 있다.
이때, 상기 열전달 범프(310)는 제1 다이(600)의 고발열 소자 또는 고온영역(HS)과 접속하도록 배치되어야 하므로, 제2 다이(500)는 열전달 범프(310)와 고온영역(HS)이 접속할 수 있는 구조로만 결합되어야 한다. 이에 따라, 제1 및 제2 다이의 패키지 구조는 제1 다이(600)의 레이아웃에 전적으로 의존하게 된다.
도 6은 도 2a에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 칩 적층 패키지(1001)는 제1 및 제2 다이(600,500) 사이에 배치되어 고온영역(HS)에 접속하는 열전달 범프(310)와 열분산 구조물(250)을 연결하여 전열경로로 기능하는 열전달 회로(320)가 배치된다.
따라서, 고발열 소자인 부가기능 칩(620)위 위치 및 열분산 구조물의 위치와 무관하게 제1 및 제2 다이(600,500)를 결합함으로써 다이의 결합 자유도를 높일 수 있다.
본 실시예의 경우, 상기 제2 다이(500)는 도 2a에 도시된 제1 변형 메모리 소자(501)와 실질적으로 동일한 구조를 가지므로 더 이상의 상세한 설명은 생략한다.
선택적으로, 보조 열전달 범프(315)가 캡핑패턴(301)의 하부가 더 배치될 수 있다. 상기 보조 열전달 범프(315)는 상기 열전달 회로(320) 및 제1 다이(600)와 연결되어 제1 및 제2 다이(600,500) 사이에 배치된다.
슈퍼 구동열이 고온영역(HS)으로부터 열전달 회로(320)를 따라 전달되면 상기 보조 열전달 범프(315)를 통하여 상기 고온영역(HS)이 아닌 제1 다이(600)의 다른 영역으로 분산될 수 있다.
제1 다이(600)의 동작특성이나 레이아웃의 특성에 의해 상대적으로 온도가 낮은 저온영역(cooling spot, CS)이 분포하는 경우, 상기 저온영역(CS)의 상부에 보조 열전달 범프(315)를 추가적으로 배치함으로써 고온영역(HS)의 슈퍼 구동열을 저온영역(CS)으로 분산시킬 수 있다.
이에 따라, 상기 슈퍼 구동열은 제1 다이(600)의 고온영역(HS)으로부터 제1 다이의 저온영역(CS) 및 제2 다이(500)의 열분산 구조물(250)로 분산되어 고온영역(HS)의 온도를 신속하게 저하시킬 수 있다.
도 7은 도 6에 도시된 칩 적층 패키지의 변형례를 나타내는 도면이다. 도 7에 도시된 변형 칩 적층 패키지는 제1 및 제2 다이의 측부와 접촉하는 수직 방열부재(800)를 더 구비하는 것을 제외하고는 도 6에 도시된 칩 적층 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 더 이상의 상세한 설명은 생략한다.
도 7을 참조하면, 변형 칩 적층 패키지(1003)는 제1 및 제2 다이(600,500)의 측부와 접촉하고 상기 회로기판(600)의 상면으로부터 연장하는 수직 방열부재(800)를 더 포함한다.
상기 열전달 회로(320)는 측부 방열부재(800)까지 연장하는 연장라인(320a)을 더 구비하여 고온영역(HS)으로부터 전달된 열은 수직 방열부재(800)를 통하여 외부로 방출될 수 있다. 상기 수직 방열부재(800)는 후술하는 수평 방열부재와 실질적으로 동일한 구성을 가지므로 더 이상의 상세한 설명은 생략한다.
이에 따라, 상기 고온영역(HS)의 슈퍼 구동열을 신속하게 외부로 방출할 수 있다.
도 8은 도 4a에 도시된 반도체 메모리 소자를 구비하는 칩 적층 패키지를 나타내는 구성도이다.
도 8을 참조하면, 본 발명의 다른 실시예에 의한 칩 적층 패키지(1004)는 열분산 구조물(250)과 연결되는 수평 방열부재(heat spreader, 400)를 배치하여 열분산 구조물(250)로 전달된 열을 칩 적층 패키지(1004)의 외부로 방출한다. 이에 따라, 고온영역(HS)으로부터 생성된 슈퍼 구동열은 배선 구조물(200) 내부에 배치된 열분산 구조물(250)을 통하여 분산되고 상기 수평 방열부재(400)를 통하여 외부로 방출된다.
이때, 상기 열분산 구조물(250)로 분산된 슈퍼 구동열을 상기 방열부재(400)로 전달할 수 있도록 반도체 기판(101)을 관통하여 열분산 구조물(250)과 방열부재(400)를 연결하는 관통 전열부재(150)가 배치된다.
예를 들면, 상기 관통 전열부재는 반도체 기판(101)을 관통하여 방열부재(400) 및 열분산 구조물(250)과 접속하는 관통 실리콘 비아(through silicion via, TSV)를 포함한다. 특히, 상기 관통 실리콘 비아는 열전도성이 우수한 금속물질로 형성하여 신속하게 열을 방출하는 방열 비아(thermal via)로 제공된다. 예를 들면, 상기 방열비아는 열전도도 높은 구리나 알루미늄으로 구성될 수 있다.
이에 따라, 열전달 범프(310)와 같은 전열 구조물(300)을 통하여 열분산 구조물(250)로 전달된 외부 결합소자의 구동열은 관통 전열부재(150)와 수평 방열부재(400)를 통하여 외부로 배출됨으로써 칩 적층 패키지(1004)가 높은 구동열에 의해 손상되는 것을 방지할 수 있다.
본 실시예의 경우, 상기 제1 다이(600)는 모바일 시스템을 구동하는 중앙 처리유닛(central process unit, CPU)과 다수의 이미지 신호들을 처리하는 그래픽 처리유닛(graphic process unit, GPU)을 구비하는 논리회로 소자를 포함하고, 상기 제2 다이(500)는 상기 중앙처리 유닛의 제어에 따라 상기 데이터를 저장하거나 호출하는 메모리 소자를 포함하여, 상기 모바일 시스템을 구동하는 애플리케이션 프로세서(application processor)로 제공된다.
상술한 바와 같은 본 발명의 일실시예에 의한 반도체 메모리 장치 및 이를 구비하는 칩 적층 패키지에 의하면, 메모리 소자의 배선 구조물은 트랜지스터 구조물로 동작신호를 전송하는 신호전송 구조물과 트랜지스터 구조물과 전기적으로 분리되어 결합되는 다이의 고온영역으로부터 열을 흡수하여 분산시키는 열분산 구조물을 구비한다.
이에 따라, 고발열 소자를 구비하는 외부 연결소자를 반도체 메모리 소자와 결합하여 패키지 구조물을 형성하는 경우, 반도체 메모리 소자에 대한 동작신호는 신호전송 구조물을 통하여 트랜지스터 구조물로 전송되고, 고발열체의 높은 구동열은 열전달 범프를 통하여 열분산 구조물로 분산시킴으로써 패키지 구조물 내부의 구동열을 효과적으로 분산시킬 수 있다.
이때, 상기 열분산 구조물은 반도체 기판과 서로 다른 도전형을 갖는 국소 웰에 연결함으로써 트랜지스터 구조물과 전기적으로 분리할 수 있다. 따라서, 상기 고발열 소자와 반도체 메모리 소자가 동일한 전원에 의해 구동된다 할지라도 신호간섭이나 노이즈로부터 트랜지스터 구조물을 충분히 보호할 수 있다. 특히, 상기 열분산 구조물(250)은 종래의 신호전송 구조물(220)과 동일한 공정에 의해 동시에 형성함으로써 추가공정 없이 패키지 구조물의 열분산을 위한 금속패턴을 용이하게 배치할 수 있다.
뿐만 아니라, 재배선 막구조물(re-directional layer structure)을 배치하여 외부 열원과 열분산 구조물을 서로 연결할수 있다. 이에 따라, 외부열원과 열분산 구조물의 위치와 무관하게 패키지 구조물을 형성할 수 있다. 이에 따라, 상기 반도체 메모리 소자를 포함하는 패키지 구조물의 결합 자유도를 높일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 제1 도전형을 갖는 반도체 기판에 배치된 다수의 트랜지스터 구조물 및 상기 반도체 기판에 배치되고 상기 제1 도전형과 상이한 제2 도전형을 갖는 다수의 국소 웰을 구비하는 집적회로 소자 구조물;
    상기 집적회로 소자 구조물의 상면에 일정한 간격으로 쌓여진 적층 구조를 구비하고, 상기 트랜지스터 구조물과 접속하도록 신호전달 접속체에 의해 서로 연결되어 상기 트랜지스터 구조물로 신호를 전송하는 신호전송 패턴 및 상기 국소 웰과 접속하도록 열전달 접속체에 의해 서로 연결되는 열분산 패턴을 구비하는 배선 구조물; 및
    상기 열분산 패턴과 연결되어 외부 열원으로부터 생성된 열을 상기 열분산 패턴으로 전달하는 전열 구조물을 포함하는 반도체 메모리 소자.
  2. 제1항에 있어서, 상기 전열 구조물은 상기 열분산 패턴 및 상기 외부열원과 접속하는 적어도 하나의 열전달 범프를 포함하는 반도체 메모리 소자.
  3. 제1항에 있어서, 상기 전열 구조물은,
    상기 외부 열원과 접속하는 적어도 하나의 열전달 범프; 및
    상기 열전달 범프 및 상기 열분산 패턴에 접속되어 서로 이격된 상기 열전달 범프와 상기 열분산 패턴 사이의 전열경로로 제공되는 열전달 회로를 구비하는 반도체 메모리 소자.
  4. 반도체 기판에 배치된 다수의 트랜지스터 구조물을 구비하는 집적회로 소자 구조물;
    상기 집적회로 소자 구조물의 상면에 일정한 간격으로 쌓여진 적층 구조를 구비하고, 상기 트랜지스터 구조물과 접속하도록 신호전달 접속체에 의해 서로 연결되어 상기 트랜지스터 구조물에 대한 구동신호를 전송하는 신호전송 패턴 및 열전달 접속체에 의해 서로 연결되는 열분산 패턴을 구비하는 배선 구조물;
    상기 열분산 패턴과 연결되도록 상기 반도체 기판의 전면에 배치되어 상기 열분산 패턴에 저장된 열을 외부로 방출하는 방열부재(heat spreader); 및
    상기 열분산 패턴과 연결되어 외부 열원으로부터 생성된 열을 상기 열분산 패턴으로 전송하는 전열 구조물을 포함하는 반도체 메모리 소자.
  5. 제4항에 있어서, 상기 반도체 기판을 관통하여 상기 방열부재와 상기 열분산 패턴을 연결하는 관통 전열부재(thermal penetration member)를 더 포함하는 반도체 메모리 소자.
  6. 제4항에 있어서, 상기 전열 구조물은,
    상기 외부 열원과 접속하는 적어도 하나의 열전달 범프; 및
    상기 열전달 범프 및 상기 열분산 패턴에 접속되어 서로 이격된 상기 열전달 범프와 상기 열분산 패턴 사이의 전열 경로를 제공하는 열전달 회로를 더 구비하는 반도체 메모리 소자.
  7. 내부 회로패턴을 구비하는 회로기판;
    논리회로 소자와 부가기능 칩을 구비하고 상기 부가기능 칩의 고온 구동열에 의해 주위보다 높은 온도를 갖는 고온영역(hot spot)을 갖고 상기 회로기판에 실장되는 제1 다이(die); 및
    전기적으로 서로 연결되도록 상기 제1 다이 상에 적층되고, 데이터를 저장하는 집적회로 소자 구조물, 상기 집적회로 소자 구조물로 신호를 전송하는 신호전송 구조물 및 상기 고온 구동열을 분산시켜 상기 고온영역의 온도를 저하시키는 열분산 구조물을 구비하는 배선 구조물 및 상기 고온 구동열을 상기 열분산 구조물로 전달하는 전열 구조물을 구비하는 제2 다이를 포함하는 칩 적층 패키지(chip stack package).
  8. 제7항에 있어서, 상기 집적회로 소자 구조물은 제1 도전형을 갖는 반도체 기판에 배치된 다수의 트랜지스터 구조물 및 상기 제1 도전형과 상이한 제2 도전형을 갖는 상기 반도체 기판 상에 배치되는 다수의 국소 웰을 구비하고;
    상기 배선 구조물은 상기 신호전송 구조물은 상기 트랜지스터 구조물과 연결되고 상기 열분산 구조물은 상기 국소 웰과 연결되도록 상기 집적회로 소자 구조물의 상면에 적층 패턴으로 배치되며; 및
    상기 전열 구조물은 상기 고온영역과 접속하는 적어도 하나의 열전달 범프 및 상기 열전달 범프 및 상기 열분산 패턴에 접속되어 전열경로를 제공하는 열전달 회로를 구비하는 칩 적층 패키지.
  9. 제7항에 있어서, 상기 집적회로 소자 구조물은 반도체 기판에 배치된 다수의 트랜지스터 구조물 및 상기 반도체 기판을 관통하여 전열용 관통부재를 구비하고;
    상기 배선 구조물은 상기 신호전송 구조물은 상기 트랜지스터 구조물과 연결되고 상기 열분산 구조물은 상기 전열용 관통부재와 연결되도록 상기 집적회로 소자 구조물의 상면에 적층 패턴으로 배치되고; 및
    상기 전열 구조물은 상기 고온영역과 접속하는 적어도 하나의 열전달 범프 및 상기 열전달 범프 및 상기 열분산 패턴에 접속되어 전열경로를 제공하는 열전달 회로를 구비하는 칩 적층 패키지.
  10. 제9항에 있어서, 상기 제2 다이는 상기 반도체 기판의 배면을 덮도록 배치되며 상기 전열용 관통부재와 연결되어 상기 열분산 구조물에 저장된 열을 외부로 방출하는 방열부재를 더 구비하는 칩 적층 패키지.
KR1020160172023A 2016-12-15 2016-12-15 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지 KR20180069636A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160172023A KR20180069636A (ko) 2016-12-15 2016-12-15 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US15/678,197 US10211123B2 (en) 2016-12-15 2017-08-16 Semiconductor memory device and a chip stack package having the same
CN201711326167.7A CN108231711B (zh) 2016-12-15 2017-12-13 半导体存储器件以及具有其的芯片堆叠封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160172023A KR20180069636A (ko) 2016-12-15 2016-12-15 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지

Publications (1)

Publication Number Publication Date
KR20180069636A true KR20180069636A (ko) 2018-06-25

Family

ID=62556389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160172023A KR20180069636A (ko) 2016-12-15 2016-12-15 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지

Country Status (3)

Country Link
US (1) US10211123B2 (ko)
KR (1) KR20180069636A (ko)
CN (1) CN108231711B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721604B2 (en) 2020-05-04 2023-08-08 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629512B2 (en) * 2018-06-29 2020-04-21 Xilinx, Inc. Integrated circuit die with in-chip heat sink
KR20200136580A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 패키지
KR20220004269A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 반도체 패키지
KR20220048695A (ko) 2020-10-13 2022-04-20 삼성전자주식회사 반도체 칩, 적층 반도체 칩 구조체, 및 이를 포함하는 반도체 패키지
CN112420089B (zh) * 2020-12-02 2024-05-17 海光信息技术股份有限公司 存储装置、连线方法及装置以及计算机可读存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104187A1 (en) 2003-10-31 2005-05-19 Polsky Cynthia H. Redistribution of substrate interconnects
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
US20080258293A1 (en) 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US7842607B2 (en) 2008-07-15 2010-11-30 Stats Chippac, Ltd. Semiconductor device and method of providing a thermal dissipation path through RDL and conductive via
US8450804B2 (en) * 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
US8466054B2 (en) * 2010-12-13 2013-06-18 Io Semiconductor, Inc. Thermal conduction paths for semiconductor structures
US9023688B1 (en) * 2013-06-09 2015-05-05 Monolithic 3D Inc. Method of processing a semiconductor device
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
US9368479B2 (en) 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
US9953957B2 (en) 2015-03-05 2018-04-24 Invensas Corporation Embedded graphite heat spreader for 3DIC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721604B2 (en) 2020-05-04 2023-08-08 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
CN108231711A (zh) 2018-06-29
CN108231711B (zh) 2023-04-18
US20180174941A1 (en) 2018-06-21
US10211123B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
US11037852B2 (en) 3DIC packaging with hot spot thermal management features
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
US20180366444A1 (en) Stacked-die including a die in a package substrate
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
US20150221625A1 (en) Semiconductor package having a dissipating plate
EP3091573A2 (en) Semiconductor chip package assembly with improved heat dissipation performance
US20140319668A1 (en) High thermal performance 3d package on package structure
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
TWI407545B (zh) 整合熱電元件與晶片的封裝體
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
US9666503B2 (en) Semiconductor package and electronic system including the same
US20140264339A1 (en) Heat slug having thermoelectric elements and semiconductor package including the same
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20160004828A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US20080277786A1 (en) Semiconductor package substrate
US7723843B2 (en) Multi-package module and electronic device using the same
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
US20240014171A1 (en) Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods
US20190103153A1 (en) 3d chip stack with integrated voltage regulation
JP2017004997A (ja) 半導体装置
TWI837021B (zh) 電子封裝件
KR20230053415A (ko) 반도체 패키지 및 이의 냉각 시스템
KR20170109328A (ko) 반도체 패키지