KR102101954B1 - 자기터널접합을 포함하는 자기 기억 소자 - Google Patents

자기터널접합을 포함하는 자기 기억 소자 Download PDF

Info

Publication number
KR102101954B1
KR102101954B1 KR1020130133751A KR20130133751A KR102101954B1 KR 102101954 B1 KR102101954 B1 KR 102101954B1 KR 1020130133751 A KR1020130133751 A KR 1020130133751A KR 20130133751 A KR20130133751 A KR 20130133751A KR 102101954 B1 KR102101954 B1 KR 102101954B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
tunnel barrier
magnetic structure
width
Prior art date
Application number
KR1020130133751A
Other languages
English (en)
Other versions
KR20150051797A (ko
Inventor
김영현
김재훈
김주현
김환균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130133751A priority Critical patent/KR102101954B1/ko
Priority to US14/339,480 priority patent/US9299920B2/en
Publication of KR20150051797A publication Critical patent/KR20150051797A/ko
Application granted granted Critical
Publication of KR102101954B1 publication Critical patent/KR102101954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Abstract

자기 기억 소자가 제공된다. 자기 기억 소자는 기판 상의 자기터널접합을 포함하되, 상기 자기터널접합은 터널 배리어를 사이에 두고 서로 이격된 제1 자성 구조체 및 제2 자성 구조체를 포함한다. 일 단면의 관점에서, 상기 터널 배리어의 상부의 폭은 상기 터널 배리어의 하부의 폭보다 크다.

Description

자기터널접합을 포함하는 자기 기억 소자{MAGNETIC MEMORY DEVICES HAVING MAGNETIC TUNNEL JUNCTION}
본 발명은 자기 기억 소자에 관한 것으로, 보다 상세하게는, 자기터널접합을 구비하는 자기 기억 소자에 관한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합 패턴(Magnetic tunnel junction pattern; MTJ)을 포함할 수 있다. 자기터널접합 패턴은 두 개의 자성체와 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체의 자화 방향들에 따라 자기터널접합 패턴의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체의 자화 방향이 반평행한 경우에 자기터널접합 패턴은 큰 저항 값을 가질 수 있으며, 두 자성체의 자화 방향이 평행한 경우에 자기터널접합 패턴은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다.
전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는 자기터널접합(MTJ)을 구성하는 자성층들 간의 전기적 단락을 방지함으로써, 우수한 신뢰성을 갖는 자기 기억 소자를 제공하는데 있다.
본 발명에 따른 자기 기억 소자는, 기판 상의 자기터널접합을 포함하되, 상기 자기터널접합은 터널 배리어를 사이에 두고 서로 이격된 제1 자성 구조체 및 제2 자성 구조체를 포함하고, 일 단면의 관점에서(in a cross-sectional view), 상기 터널 배리어의 상부의 폭은 상기 터널 배리어의 하부의 폭보다 클 수 있다.
일 실시예에 따르면, 상기 터널 배리어는 상기 하부에서 상기 상부를 향하여 단조적으로(monotonically) 증가하는 폭을 가질 수 있다.
일 실시예에 따르면, 상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가할 수 있다.
일 실시예에 따르면, 상기 제1 자성 구조체는 상기 기판과 상기 터널 배리어 사이에 배치되고, 상기 제2 자성 구조체는 상기 터널 배리어를 사이에 두고 상기 제1 자성 구조체로부터 이격되어 배치되고, 일 단면의 관점에서, 상기 제2 자성 구조체의 상부의 폭은 상기 제2 자성 구조체의 하부의 폭보다 작을 수 있다.
일 실시예에 따르면, 상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가하고, 상기 제2 자성 구조체의 폭은 상기 기판으로부터의 거리가 멀어질수록 감소할 수 있다.
일 실시예에 따르면, 상기 터널 배리어의 상면은 상기 제2 자성 구조체의 하면에 접할 수 있다.
일 실시예에 따르면, 일 단면의 관점에서, 상기 제1 자성 구조체의 상부의 폭은 상기 제1 자성 구조체의 하부의 폭보다 작을 수 있다.
일 실시예에 따르면, 상기 제1 자성 구조체의 폭은 상기 기판으로부터의 거리가 멀어질수록 감소하고, 상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가할 수 있다.
일 실시예에 따르면, 상기 제2 자성체 구조체는 변경 가능한 자화 방향을 갖는 적어도 하나의 자성층을 포함할 수 있다.
일 실시예에 따르면, 상기 제2 자성체 구조체는 일 방향으로 고정된 자화 방향을 갖는 적어도 하나의 자성층을 포함할 수 있다.
본 발명에 따른 자기 기억 소자는 기판 상의 터널 배리어, 상기 기판과 상기 터널 배리어 사이의 제1 자성 구조체, 및 상기 터널 배리어를 사이에 두고 상기 제1 자성 구조체로부터 이격된 제2 자성 구조체를 포함하되, 일 단면의 관점에서(in a cross-sectional view), 상기 터널 배리어는 상기 기판의 상면에 수직한 기준면으로부터 제1 방향으로 기울어진 측벽 프로파일 가지고, 상기 제2 자성 구조체는 상기 기준면으로부터 상기 제1 방향에 반평행한 제2 방향으로 기울어진 측벽 프로파일을 가질 수 있다.
일 실시예에 따르면, 상기 터널 배리어의 측벽과 상기 터널 배리어의 하면 사이의 각은 90도보다 클 수 있다.
일 실시예에 따르면, 상기 제2 자성 구조체의 측벽과 상기 제2 자성 구조체의 하면 사이의 각은 90도보다 작을 수 있다.
일 실시예에 따르면, 상기 터널 배리어의 상면은 상기 제2 자성 구조체의 하면과 접할 수 있다.
일 실시예에 따르면, 상기 제1 자성 구조체는 상기 기준면으로부터 상기 제2 방향으로 기울어진 측벽 프로파일을 가질 수 있다.
본 발명의 개념에 따르면, 자기터널접합을 구성하는 터널 배리어가 네거티브 측벽 프로파일을 가짐에 따라, 상기 터널 배리어의 측벽에 증착된 식각 부산물이 용이하게 제거될 수 있다. 따라서, 상기 터널 배리어를 사이에 두고 서로 이격된 자성층들 사이의 전기적 단락이 방지되어, 우수한 신뢰성을 갖는 자기 기억 소자가 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 기억 소자의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 2 내지 도 5는 본 발명의 실시예들에 따른 자기터널접합을 설명하기 위한 도면들이다.
도 6은 본 발명의 일 실시예에 따른 자기기억소자를 나타내는 단면도이다.
도 7은 도 6의 A부분을 확대한 도면이다.
도 8은 본 발명의 일 실시예에 따른 자기터널접합을 설명하기 위한 그래프이다.
도 9 내지 도 12는 본 발명의 실시예들에 따른 자기터널접합의 일부를 구성하는 제1 자성 구조체를 설명하기 위한 단면도들이다.
도 13 및 도 16은 본 발명의 실시예들에 따른 자기터널접합의 일부를 구성하는 제2 자성 구조체를 설명하기 위한 단면도들이다.
도 17 내지 도 21은 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이다.
도 22는 도 21의 B부분을 확대한 도면이다.
도 23 및 도 24는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 자기 기억 소자의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 1을 참조하면, 단위 메모리 셀(UMC)은 서로 교차하는 제1 배선(L1) 및 제2 배선(L2) 사이에서 이들을 연결한다. 상기 단위 메모리 셀(UMC)은 선택 소자(SW) 및 자기터널접합(magnetic tunnel junction; MTJ)을 포함할 수 있다. 상기 선택 소자(SW) 및 상기 자기터널접합(MTJ)은 전기적으로 직렬로 연결될 수 있다. 상기 제1 및 제2 배선들(L1, L2) 중의 하나는 워드라인으로 사용되고 다른 하나는 비트라인으로 사용될 수 있다.
상기 선택 소자(SW)는 상기 자기터널접합(MTJ)을 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 예를 들면, 상기 선택 소자(SW)는 다이오드, 피엔피 바이폴라 트랜지스터, 엔피엔 바이폴라 트랜지스터, 엔모스 전계효과트랜지스터 및 피모스 전계효과트랜지스터 중의 하나일 수 있다. 상기 선택 소자(SW)가 3단자 소자인 바이폴라 트랜지스터 또는 모스 전계효과트랜지스터로 구성되는 경우, 추가적인 배선(미도시)이 상기 선택 소자(SW)에 연결될 수 있다.
상기 자기터널접합(MTJ)은 제1 자성 구조체(MS1), 제2 자성 구조체(MS2) 및 이들 사이의 터널 배리어(TBR)를 포함할 수 있다. 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각은 자성 물질로 형성되는 적어도 하나의 자성층을 포함할 수 있다. 일부 실시예들에 따르면, 도 1에 도시된 것처럼, 상기 단위 메모리 셀(UMC)은 상기 제1 자성 구조체(MS1)와 상기 선택 소자(SW) 사이에 개재되는 제1 도전 구조체(CS1) 및 상기 제2 자성 구조체(MS2)와 상기 제2 배선(L2) 사이에 개재되는 제2 도전 구조체(CS2)를 더 포함할 수 있다.
도 2 내지 도 5는 본 발명의 실시예들에 따른 자기터널접합을 설명하기 위한 도면들이다.
도 2 내지 도 5를 참조하면, 상기 제1 자성 구조체(MS1)의 자성층 및 제2 자성 구조체(MS2)의 자성층 중의 하나의 자화 방향는, 통상적인 사용 환경 아래에서, 외부 자계(external magnetic field)에 상관없이 고정된다. 이하에서, 이러한 고정된 자화 특성을 갖는 자성층은 고정층(fixed layer, PNL)으로 정의된다. 상기 제1 자성 구조체(MS1)의 자성층 또는 제2 자성 구조체(MS2)의 자성층 중 다른 하나의 자화 방향은 그것에 인가되는 외부 자계에 의해 스위치될 수 있다. 이하에서, 이러한 가변적인 자화 특성을 갖는 자성층은 자유층(free layer, FRL)으로 정의된다. 상기 자기터널접합(MTJ)는 상기 터널 배리어(TBR)에 의해 분리된 적어도 하나의 상기 자유층(FRL) 및 적어도 하나의 상기 고정층(PNL)을 구비할 수 있다.
상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유층(FRL) 및 상기 고정층(PNL)의 자화 방향들에 의존적일 수 있다. 일 예로, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유층(FRL) 및 상기 고정층(PNL)의 자화 방향들이 평행한 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 결과적으로, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유층(FRL)의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 메모리 장치에서의 데이터 저장 원리로서 이용될 수 있다.
상기 자기터널접합(MTJ)을 구성하는 상기 제1 및 제2 자성 구조체들(MS1, MS2)은, 도 2 내지 도 5에 도시된 것처럼, 기판(100) 상에 차례로 형성될 수 있다. 이 경우, 상기 자기터널접합(MTJ)은, 그것을 구성하는 자유 층(FRL)과 상기 기판(100) 사이의 상대적 배치, 자유층(FRL)과 고정층(PNL)의 형성 순서, 및/또는 자유층(FRL)과 고정층(PNL)의 자화 ?향에 따라, 네 가지 유형으로 구분될 수 있다.
일 예로, 상기 제1 및 제2 자성 구조체들(MS1, MS2)은 각각 상기 기판(100)의 상부면에 실질적으로 수직한 자화 방향을 가질 수 있다. 도 2에 도시된 것처럼, 상기 자기터널접합(MTJ)은 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 고정층(PNL) 및 상기 자유층(FRL)을 포함하도록 구성되는 제1 유형의 자기터널접합(MTJ1)이거나, 도 3에 도시된 것처럼, 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 자유층(FRL) 및 상기 고정층(PNL)을 포함하도록 구성되는 제2 유형의 자기터널접합(MTJ2)일 수 있다.
다른 예로, 상기 제1 및 제2 자성 구조체들(MS1, MS2)은 각각 상기 기판(100)의 상부면에 평행한 자화 방향을 가질 수 있다. 도 4에 도시된 것처럼, 상기 자기터널접합(MTJ)은 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 고정층(PNL) 및 상기 자유층(FRL)을 포함하도록 구성되는 제3 유형의 자기터널접합(MTJ3)이거나, 도 5에 도시된 것처럼, 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 자유층(FRL) 및 상기 고정층(PNL)을 포함하도록 구성되는 제4 유형의 자기터널접합(MTJ4)일 수 있다.
도 6은 본 발명의 일 실시예에 따른 자기기억소자를 나타내는 단면도이고, 도 7은 도 6의 A부분을 확대한 도면이다. 도 8은 본 발명의 일 실시예에 따른 자기터널접합을 설명하기 위한 그래프이다.
도 6을 참조하면, 기판(100) 상에 제1 유전막(102)이 배치될 수 있고, 하부 콘택 플러그(104)가 상기 제1 유전막(102)을 관통할 수 있다. 상기 하부 콘택 플러그(104)의 하부면은 선택 소자의 일 단자에 전기적으로 접속될 수 있다. 상기 기판(100)은 반도체 특성을 갖는 물질들, 절연성 물질들, 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 일 예로, 상기 기판(100)은 실리콘 웨이퍼일 수 있다. 상기 제1 유전막(102)은 산화물, 질화물, 및/또는 산화질화물을 포함할 수 있다. 상기 하부 콘택 플러그(104)는 도전 물질을 포함할 수 있다. 일 예로, 상기 도전 물질은, 도펀트로 도핑된 반도체(ex, 도프트 실리콘, 도프트 게르마늄, 도프트 실리콘-게르마늄 등), 금속(ex, 티타늄, 탄탈늄, 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 중 적어도 하나일 수 있다.
상기 제1 유전막(102) 상에 제1 도전 구조체(CS1), 자기터널접합(MTJ), 및 제2 도전 구조체(CS2)가 차례로 적층될 수 있다. 상기 제1 도전 구조체(CS1)는 상기 하부 콘택 플러그(104)의 상면에 전기적으로 접속될 수 있다. 상기 제1 도전 구조체(CS1)는, 도시하지 않았지만, 상기 제1 유전막(102) 상에 차례로 적층된 제1 전극 및 시드층을 포함할 수 있다. 상기 자기터널접합(MTJ)은 상기 제1 도전 구조체(CS1) 상의 제1 자성 구조체(MS1), 상기 제1 자성 구조체(MS1) 상의 제2 자성 구조체(MS2), 및 상기 제1 자성 구조체(MS1)와 상기 제2 자성 구조체(MS2) 사이의 터널 배리어(TBR)를 포함할 수 있다. 구체적으로, 상기 제1 자성 구조체(MS1)는 상기 제1 도전 구조체(CS1)와 상기 터널 배리어(TBR) 사이에 배치될 수 있고, 상기 제2 자성 구조체(MS2)는 상기 터널 배리어(TBR)와 상기 제2 도전 구조체(CS2) 사이에 배치될 수 있다. 상기 제2 도전 구조체(CS2)는, 도시하지 않았지만, 상기 제2 자성 구조체(MS2) 상의 제2 전극 및 상기 제2 자성 구조체(MS2)와 상기 제2 전극 사이의 캐핑층을 포함할 수 있다.
일 단면의 관점에서(in a cross-sectional view), 상기 터널 배리어(TBR)의 적어도 일부분은, 도 8에 도시된 바와 같이, 상기 기판(100)으로부터의 거리가 멀어짐에 따라 증가하는 폭(WT)을 가질 수 있다. 즉, 상기 기판(100)으로부터 상대적으로 멀리 떨어진 상기 터널 배리어(TBR)의 상부의 폭은, 상기 기판(100)에 상대적으로 가까운 상기 터널 배리어(TBR)의 하부의 폭보다 클 수 있고, 상기 터널 배리어(TBR)는 상기 하부에서 상기 상부를 향하여 단조적으로 증가하는 폭(WT)을 가질 수 있다.
일 실시예에 따르면, 상기 터널 배리어(TBR)의 하면의 폭(WTL)은 상기 터널 배리어(TBR)의 상면의 폭(WTU)보다 작을 수 있고, 상기 터널 배리어(TBR)의 폭(WT)은 그 하면으로부터 그 상면을 향하여 단조적으로 증가할 수 있다. 이에 따라, 상기 터널 배리어(TBR)는, 도 7에 도시된 바와 같이, 상기 기판(100)의 상면에 수직한 기준면(S)으로부터 제1 방향(D1)으로 기울어진 측벽 프로파일을 가질 수 있다. 이하에서, 상기 제1 방향(D1)으로 기울어진 측벽 프로파일은 네거티브(negative) 측벽 프로파일로 정의된다. 상기 터널 배리어(TBR)의 하면과 상기 터널 배리어(TBR)의 측벽 사이의 각(angle, aT)은 약 90도보다 클 수 있다.
일 단면의 관점에서, 상기 제1 자성 구조체(MS1)는, 도 8에 도시된 바와 같이, 상기 기판(100)으로부터의 거리가 멀어짐에 따라 감소하는 폭(W1)을 가질 수 있다. 즉, 상기 기판(100)으로부터 상대적으로 멀리 떨어진 상기 제1 자성 구조체(MS1)의 상부의 폭은, 상기 기판(100)에 상대적으로 가까운 상기 제1 자성 구조체(MS1)의 하부의 폭보다 작을 수 있고, 상기 제1 자성 구조체(MS1)는 상기 하부에서 상기 상부를 향하여 단조적으로 감소하는 폭(W1)을 가질 수 있다.
일 실시예에 따르면, 상기 제1 자성 구조체(MS1)의 하면의 폭(W1L)은 상기 제1 자성 구조체(MS1)의 상면의 폭(WIU)보다 클 수 있고, 상기 제1 자성 구조체(MS1)의 폭(W1)은 그 하면으로부터 그 상면을 향하여 단조적으로 감소할 수 있다. 이에 따라, 상기 제1 자성 구조체(MS1)는, 도 7에 도시된 바와 같이, 상기 기준면(S)으로부터 상기 제1 방향(D1)에 반평행한 제2 방향(D2)으로 기울어진 측벽 프로파일을 가질 수 있다. 이하에서, 상기 제2 방향(D2)으로 기울어진 측벽 프로파일은 포지티브(positive) 측벽 프로파일로 정의된다. 상기 제1 자성 구조체(MS1)의 하면과 상기 제1 자성 구조체(MS1)의 측벽 사이의 각(a1)은 약 90도보다 작을 수 있다. 그러나, 다른 실시예에 따르면, 도 7에 도시된 바와 달리, 상기 제1 자성 구조체(MS1)는 상기 기판(100)의 상면에 수직한 측벽 프로파일을 가질 수 있다.
상기 제1 자성 구조체(MS1)의 상면은 상기 터널 배리어(TBR)의 하면에 접할 수 있다. 이에 따라, 상기 제1 자성 구조체(MS1)의 상면의 폭(W1U)은 상기 터널 배리어(TBR)의 하면의 폭(WTL)과 실질적으로 동일할 수 있다.
일 단면의 관점에서, 상기 제2 수직 자성 구조체(MS2)는, 도 8에 도시된 바와 같이, 상기 기판(100)으로부터의 거리가 멀어짐에 따라 감소하는 폭(W2)을 가질 수 있다. 즉, 상기 기판(100)으로부터 상대적으로 멀리 떨어진 상기 제2 자성 구조체(MS2)의 상부의 폭은, 상기 기판(100)에 상대적으로 가까운 상기 제2 자성 구조체(MS2)의 하부의 폭보다 작을 수 있고, 상기 제2 자성 구조체(MS2)는 상기 하부에서 상기 상부를 향하여 단조적으로 감소하는 폭(W2)을 가질 수 있다.
일 실시예에 따르면, 상기 제2 자성 구조체(MS2)의 하면의 폭(W2L)은 상기 제2 자성 구조체(MS2)의 상면의 폭(W2U)보다 클 수 있고, 상기 제2 자성 구조체(MS2)의 폭(W2)은 그 하면으로부터 그 상면을 향하여 단조적으로 감소할 수 있다. 이에 따라, 상기 제2 자성 구조체(MS2)는, 도 7에 도시된 바와 같이, 상기 기준면(S)으로부터 상기 제2 방향(D2)으로 기울어진 측벽 프로파일을 가질 수 있다. 즉, 상기 제2 자성 구조체(MS2)는 포지티브 측벽 프로파일을 가질 수 있다. 상기 제2 자성 구조체(MS2)의 하면과 상기 제2 자성 구조체(MS2)의 측벽 사이의 각(a2)은 약 90도보다 작을 수 있다. 그러나, 다른 실시예에 따르면, 도 7에 도시된 바와 달리, 상기 제2 자성 구조체(MS2)는 상기 기판(100)의 상면에 수직한 측벽 프로파일을 가질 수 있다.
상기 제2 자성 구조체(MS2)의 하면은 상기 터널 배리어(TBR)의 상면에 접할 수 있다. 이에 따라, 상기 제2 자성 구조체(MS2)의 하면의 폭(W2L)은 상기 터널 배리어(TBR)의 상면의 폭(WTU)과 실질적으로 동일할 수 있다.
상기 제1 도전 구조체(CS1)는 상기 제1 자성 구조체(MS1)에 정렬된 측벽을 가질 수 있고, 상기 제2 도전 구조체(CS2)는 상기 제2 자성 구조체(MS2)에 정렬된 측벽을 가질 수 있다.
상기 제1 도전 구조체(CS1)는 상기 제1 유전막(102) 상에 배치되고 상기 하부 콘택 플러그(104)의 상면에 전기적으로 접속되는 제1 전극, 및 상기 제1 전극과 상기 자기터널접합(MTJ) 사이에 배치되는 시드층을 포함할 수 있다. 상기 제1 전극은 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있고, 상기 시드층은 상기 자기터널접합(MTJ)을 구성하는 자성층들의 결정 성장에 도움을 주는 물질을 포함할 수 있다. 일 예로, 상기 시드층은 루테늄(Ru) 및/또는 티타늄(Ti)을 포함할 수 있고, 다른 예로, 상기 시드층은 백금(Pt), 팔라듐(Pd), 금(Au), 은(Ag), 구리(Cu) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다.
도 9 내지 도 12는 본 발명의 실시예들에 따른 자기터널접합의 일부를 구성하는 제1 자성 구조체를 설명하기 위한 단면도들이다.
도 9를 참조하면, 상기 제1 자성 구조체(MS1)는 상기 제1 도전 구조체(CS1)와 상기 터널 배리어(TBR) 사이의 제1 고정층(first fixed layer, 130), 상기 제1 고정층(130)과 상기 터널 배리어(TBR) 사이의 제2 고정층(134), 및 상기 제1 고정층(130)과 상기 제2 고정층(134) 사이의 제1 교환결합층(132)을 포함할 수 있다. 본 실시예에 따른 상기 제1 자성 구조체(MS1)는, 도 2를 참조하여 설명한 제1 유형의 자기터널접합(MTJ1)의 일부를 구성하는 고정층(PNL)을 포함하는 다층의 자성 구조체일 수 있다.
상기 제1 고정층(130)은 내재적 수직 자화 특성을 갖는, 자성 물질(이하, 수직 자성 물질)로 형성될 수 있다. 여기서, 상기 내재적 수직 자화 특성은 외부적 요인이 없을 경우, 자성층이 그것의 두께 방향에 평행한 자화 방향을 갖는 특성을 의미한다. 일 예로, 수직 자화 특성을 갖는 자성층이 기판 상에 형성된 경우, 상기 자성층의 자화 방향은 상기 기판의 상면에 실질적으로 수직할 수 있다.
상기 제1 고정층(130)의 경우, 상기 내재적 수직 자화 특성은 코발트를 포함하는 수직 자성 물질들 중의 적어도 하나를 포함하는 단층 또는 다층 구조를 통해 구현될 수 있다. 일부 실시예들에서, 상기 제1 고정층(130)은 코발트 백금의 합금 또는 성분 X를 포함하는 코발트 백금의 합금(여기서, 성분 X는 보론, 루테늄, 크롬, 탄탈륨, 또는 산화물 중의 적어도 하나)를 포함하는 단층 또는 다층 구조일 수 있다. 다른 실시예들에서, 상기 제1 고정층(130)은, 교대로 그리고 반복적으로 적층된 코발트 함유막들 및 귀금속막들을 포함하는, 다층막 구조로서 제공될 수 있다. 이 경우, 상기 코발트 함유막들은 코발트, 코발트 철, 코발트 니켈, 및 코발트 크롬 중의 하나로 형성되고, 상기 귀금속막들은 백금 및 팔라듐 중의 하나로 형성될 수 있다. 또 다른 실시예들에서, 상기 제1 고정층(130)은 상술한 일부 및 다른 실시예들에 따른 박막들을 각각 하나씩 포함하는 다층막 구조로서 제공될 수 있다.
상술한 물질들은, 본 발명의 기술적 사상에 대한 보다 나은 이해를 위해, 상기 제1 고정층(130)의 상술한 내재적 수직 자화 특성을 갖는 물질들의 예로서 언급되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 일 예로, 상기 제1 고정층(130)은 a) 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), b) 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), c) 코발트철디스프로슘(CoFeDy), d) L10 구조의 FePt, e) L10 구조의 FePd, f) L10 구조의 CoPd, g) L10 또는 L11 구조의 CoPt, h) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, i) 상술한 a) 내지 h)의 물질들 중의 적어도 하나를 포함하는 합금들, 또는 j) 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조 중의 하나일 수 있다. 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다. 일부 실시예들에서, 상기 제1 고정층(130)은 상기 제1 교환결합층(132)에 접하는 코발트막 또는 코발트-리치막(cobalt-rich layer)을 더 포함할 수 있다.
상기 제1 교환 결합층(132)은 루테늄, 이리듐, 및 로듐 중의 적어도 하나로 형성될 수 있다. 본 발명의 실시예들에 따르면, 상기 제2 고정층(134)은 상기 제1 교환결합층(132)을 통한 상기 제1 고정층(130)과의 반강자성 교환 결합을 통해 그것의 두께 방향에 평행한 자화를 가질 수 있다. 상기 제1 교환 결합층(132)은 상기 제2 고정층(134)이 상기 제1 고정층(130)의 자화 방향에 반평행한 수직 자화를 갖도록 만드는 두께로 형성될 수 있다. 일 예로, 상기 제1 교환결합층(132)의 두께는 약 2Å 내지 약 10Å일 수 있다.
상기 제2 고정층(134)은 내재적 수평 자화 특성을 갖는 자성 물질로 형성될 수 있다. 여기서, 상기 내재적 수평 자화 특성은 외부적 요인이 없을 경우, 자성층이 그것의 길이 방향에 평행한 자화 방향을 갖는 특성을 의미한다. 일 예로, 수평 자화 특성을 갖는 자성층이 기판 상에 형성된 경우, 상기 자성층의 자화 방향은 상기 기판의 상면과 실질적으로 평행할 수 있다. 즉, 상기 제2 고정층(134)은, 외부적 요인이 없을 경우, 그것의 가장 넓은 표면에 평행한 자화 방향을 가질 수 있다.
일부 실시예들에 따르면, 상기 제2 고정층(134)의 상기 내재적 수평 자화 특성은 코발트, 철 또는 이들의 합금들 중의 적어도 하나를 포함하는 단층 또는 다층 구조를 통해 구현될 수 있다. 일 예로, 상기 제2 고정층(134)은 CoFeB, CoHf, Co, 또는 CoZr 중의 적어도 하나를 포함하는 단층 또는 다층 구조일 수 있다. 보다 구체적으로, 상기 제2 고정층(134)은 Co막 및 CoHf막을 포함하는 복층 구조, 또는 CoFeB막을 포함하는 복층 구조로서 제공될 수 있다. 상술한 물질들은, 본 발명의 기술적 사상에 대한 보다 나은 이해를 위해, 상기 제2 고정층(134)의 상술한 내재적 수평 자화 특성을 갖는 물질들의 예로서 언급되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
상기 제2 고정층(134)의 상기 내재적 수평 자화 특성은 외부 요인(external factor)에 의하여 수직 자화 방향을 갖도록 변경될 수 있다. 일 예로, 상기 제2 고정층(134)은 상기 터널 배리어(TBR)와 접하도록 형성될 수 있으며, 상기 터널 배리어(TBR)에 의하여 상기 제2 고정층(134)은 외인성 수직자화 특성(extrinsic perpendicular magnetization property)을 갖는 구조(이하, 외인성 수직 구조체)가 될 수 있다.
일 예로, 상기 제2 고정층(134)은 상기 터널 배리어(TBR)와 접하도록 형성될 수 있으며, 상기 터널 배리어(TBR)와의 접합에 의한 계면 이방성(interface anisotropy)에 의하여 외인성 수직자화 특성(extrinsic perpendicular magnetization property)을 갖는 구조(이하, 외인성 수직 구조체)가 될 수 있다. 이와 같은 계면 이방성의 원인에 대한 설명은 다양한 방법으로 가능하다. 일 예로, 상기 터널 배리어(TBR)가 MgO를 포함하고 상기 제2 고정층(134)이 CoFeB를 포함하는 경우, 상기 계면 이방성은 상기 터널 배리어(TBR) 내의 산소와 상기 제2 고정층(134) 내의 철(Fe) 원소의 결합에 기인할 수 있다. 이와 같은 산소와 철의 결합은 상기 제2 고정층(134) 내의 비금속 원소, 일 예로 보론(B)이 상기 터널 배리어(TBR)과 상기 제2 고정층(134) 사이의 계면으로부터 배출되면서 촉진될 수 있다.
상기 제2 고정층(134)의 계면 이방성은 증착 이후 추가적인 열처리 공정에 의하여 유도될 수 있다. 즉, 상기 제2 고정층(134)은 증착 시에 적어도 일부가 비정질일 수 있으나, 이 후의 열처리 공정에 의하여 상기 외인성 수직 자화 특성을 갖도록 변형되며, 이 경우 상기 제2 고정층(134)의 결정 구조도 상기 터널 배리어(TBR)의 결정 구조의 영향을 받아 변형될 수 있다. 일 예로, 상기 터널 배리어(TBR)가 NaCl 결정 구조를 갖는 경우, 상기 제2 고정층(134)은 NaCl 결정 구조와 격자 배치가 유사한 BCC 결정 구조가 될 수 있다. 즉, 상기 터널 배리어(TBR)의 <001> 결정면과 상기 제2 고정층(134)의 <001> 결정면이 서로 접하여 계면을 이룰 수 있다. 이와 같은 터널 배리어(TBR)와 상기 제2 고정층(134)의 계면 결정면의 정합은 자기 터널 접합의 자기 저항비를 향상시킬 수 있다.
도 10을 참조하면, 상기 제1 자성 구조체(MS1)는 상기 제1 도전 구조체(CS1)와 상기 터널 배리어(TBR) 사이에 차례로 배치된 제1 자유층(first free layer, 140), 제2 교환결합층(142), 및 제2 자유층(144)을 포함할 수 있다. 본 실시예에 따른 상기 제1 자성 구조체(MS1)는, 도 3을 참조하여 설명한 제2 유형의 자기터널접합(MTJ2)의 일부를 구성하는 자유층(FRL)을 포함하는 다층의 자성 구조체일 수 있다.
상기 제2 자유층(144)은 내재적 수평 자화 특성을 갖는 자성 물질로 형성될 수 있다. 일부 실시예들에 따르면, 상기 제2 자유층(144)의 상기 내재적 수평 자화 특성은 코발트, 철 또는 이들의 합금들 중의 적어도 하나를 포함하는 단층 또는 다층 구조를 통해 구현될 수 있다. 일 예로, 상기 제2 자유층(144)은 CoFeB, CoHf, Co, 또는 CoZr 중의 적어도 하나를 포함하는 단층 또는 다층 구조일 수 있다. 보다 구체적으로, 상기 제2 자유층(144)은 Co막 및 CoHf막을 포함하는 복층 구조 또는 CoFeB막을 포함하는 복층 구조로서 제공될 수 있다.
상기 제2 자유층(144)의 상기 내재적 수평 자화 특성은 외부 요인(external factor)에 의하여 수직 자화 방향을 갖도록 변경될 수 있다. 일 예로, 상기 제2 자유층(144)은 상기 터널 배리어(TBR)와 접하도록 형성될 수 있으며, 상기 터널 배리어(TBR)와의 접합에 의한 계면 이방성(interface anisotropy)에 의하여 외인성 수직자화 특성(extrinsic perpendicular magnetization property)을 갖는 구조(이하, 외인성 수직 구조체)가 될 수 있다.
상기 제2 교환결합층(142)은 비자성 금속층일 수 있다 일 예로, 상기 제2 교환결합층(142)은 탄탈륨, 루테늄, 이리듐, 및 로듐 중의 적어도 하나로 형성될 수 있다. 상기 제2 자유층(144)은 상기 제2 교환결합층(142)을 통하여 상기 제1 자유층(140)과 반강자성적으로 교환 결합될 수 있다.
상기 제1 자유층(140)은 상기 제2 자유층(144)과 동일한 물질을 포함할 수 있다. 일 예로, 상기 제1 자성 구조체(MS1)는 코발트-철-보론(CoFeB)의 합금으로 형성되는 한 쌍의 자유층들(140, 144) 및 이들 사이에 개재되고 탄탈륨으로 형성되는 제2 교환결합층(142)을 포함할 수 있다.
그러나, 다른 실시예에 따르면, 상기 제1 자유층(140)은 내재적 수직 자화 특성을 갖는 자성 물질로 형성될 수 있다. 상기 내재적 수직 자화 특성은 코발트를 포함하는 수직 자성 물질들 중의 적어도 하나를 포함하는 단층 또는 다층 구조를 통해 구현될 수 있다. 일부 실시예들에서, 상기 제1 자유층(140)은 코발트 백금의 합금 또는 성분 X를 포함하는 코발트 백금의 합금(여기서, 성분 X는 보론, 루테늄, 크롬, 탄탈륨, 또는 산화물 중의 적어도 하나)를 포함하는 단층 또는 다층 구조일 수 있다. 다른 실시예들에서, 상기 제1 자유층(140)은, 교대로 그리고 반복적으로 적층된 코발트 함유막들 및 귀금속막들을 포함하는, 다층막 구조로서 제공될 수 있다. 이 경우, 상기 코발트 함유막들은 코발트, 코발트 철, 코발트 니켈, 및 코발트 크롬 중의 하나로 형성되고, 상기 귀금속막들은 백금 및 팔라듐 중의 하나로 형성될 수 있다. 또 다른 실시예들에서, 상기 제1 자유층(140)은 상술한 일부 및 다른 실시예들에 따른 박막들을 각각 하나씩 포함하는 다층막 구조로서 제공될 수 있다.
도 11을 참조하면, 상기 제1 자성 구조체(MS1)는 상기 제1 도전 구조체(CS1)와 상기 터널 배리어(TBR) 사이의 피닝층(pinning layer, 150), 상기 피닝층(150)과 상기 터널 배리어(TBR) 사이에 차례로 적층된 제1 피고정층(first pinned layer, 152), 제3 교환결합층(154), 및 제2 피고정층(156)을 포함할 수 있다. 상기 제1 피고정층(152)은 상기 피닝층(150)과 상기 제3 교환결합층(154) 사이에 개재될 수 있고, 상기 제2 피고정층(156)은 상기 제3 교환결합층(154)과 상기 터널 배리어(TBR) 사이에 개재될 수 있다. 본 실시예에 따른 상기 제1 자성 구조체(MS1)는, 도 4를 참조하여 설명한 제3 유형의 자기터널접합(MTJ3)의 일부를 구성하는 고정층(PNL)을 포함하는 다층의 자성 구조체일 수 있다. 상기 제1 피고정층(152)의 자화방향은 상기 피닝층(150)에 의하여 고정될(fixed) 수 있다. 상기 제3 교환결합층(154)은 상기 제1 피고정층(152)의 자화방향 및 상기 제2 피고정층(156)의 자화방향을 서로 반평행(anti-parallel)하게 결합시킬 수 있다.
상기 피닝층(150)은 반강자성 물질(anti-ferromagnetic material)을 포함할 수 있다. 일 예로, 상기 피닝층(150)은 백금망간(PtMn), 이리듐망간(IrMn), 산화망간(MnO), 황화망간(MnS), 망간텔레륨(MnTe) 또는 불화망간(MnF) 등에서 적어도 하나를 포함할 수 있다. 상기 제2 피고정층(156)은 강자성 물질을 포함할 수 있다. 일 예로, 상기 제2 피고정층(156)은 CoFeB(cobalt-iron-boron), CoFe(cobalt-iron), NiFe(nickel-iron), CoFePt(cobalt-iron-platinum), CoFePd(cobalt-iron-palladium), CoFeCr(cobalt-iron-chromium), CoFeTb(cobalt-iron-terbium), 또는 CoFeNi(cobalt-iron-nickel) 등에서 적어도 하나를 포함할 수 있다. 상기 제1 피고정층(152)은 강자성 물질을 포함할 수 있다. 일 예로, 상기 제1 피고정층(152)은 CoFeB(cobalt-iron-boron), CoFe(cobalt-iron), NiFe(nickel-iron), CoFePt(cobalt-iron-platinum), CoFePd(cobalt-iron-palladium), CoFeCr(cobalt-iron-chromium), CoFeTb(cobalt-iron-terbium), 또는 CoFeNi(cobalt-iron-nickel) 등에서 적어도 하나를 포함할 수 있다. 상기 제3 교환결합층(154)은 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 등에서 적어도 하나를 포함할 수 있다.
도 12를 참조하면, 상기 제1 자성 구조체(MS1)는 상기 제1 도전 구조체(CS1)와 상기 터널 배리어(TBR) 사이의 제3 자유층(160)을 포함할 수 있다. 본 실시예에 따른 상기 제1 자성 구조체(MS1)는, 도 5를 참조하여 설명한 제4 유형의 자기터널접합(MTJ4)의 일부를 구성하는 자유층(FRL)을 포함하는 다층의 자성 구조체일 수 있다.
상기 제3 자유층(160)은 코발트(Co), 철(Fe) 또는 니켈(Ni) 중에서 적어도 하나를 포함하는 강자성체로 형성될 수 있다. 일 예로, 상기 제3 자유층(160)은 CoFeB, CoFe 및/또는 CoFeNi 등을 포함할 수 있다.
도 6을 다시 참조하면, 상기 터널 배리어(TBR)는 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-보론(MgB)의 산화물, 및 티타늄(Ti) 및 바나듐(V)의 질화물 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 터널 배리어(TBR)는 산화마그네슘(MgO)막일 수 있다. 이와 달리, 상기 터널 배리어(TBR)는 복수의 층들을 포함할 수 있다. 일 예로, 상기 터널 배리어(TBR)는 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-보론(MgB)의 산화물, 및 티타늄(Ti) 및 바나듐(V)의 질화물 중 적어도 하나를 포함할 수 있다.
도 13 및 도 16은 본 발명의 실시예들에 따른 자기터널접합의 일부를 구성하는 제2 자성 구조체를 설명하기 위한 단면도들이다.
도 13을 참조하면, 상기 제2 자성 구조체(MS2)는 상기 터널 배리어(TBR)와 상기 제2 도전 구조체(CS2) 사이에 차례로 적층된 제1 자유층(140), 제2 교환결합층(142), 및 제2 자유층(144)을 포함할 수 있다. 본 실시예에 따른 상기 제2 자성 구조체(MS2)는, 도 2을 참조하여 설명한 제1 유형의 자기터널접합(MTJ1)의 일부를 구성하는 자유층(FRL)을 포함하는 다층의 자성 구조체일 수 있다.
구체적으로, 상기 제1 자유층(140)은 상기 제2 도전 구조체(CS2)와 상기 제2 교환결합층(142) 사이에 배치될 수 있고, 상기 제2 자유층(144)은 상기 터널 배리어(TBR)와 상기 제2 교환결합층(142) 사이에 배치될 수 있다. 상기 제1 자유층(140)은 상기 제2 교환결합층(142)을 통해 상기 제2 자유층(144)과 반강자성적으로 교환 결합될 수 있다. 상기 제1 자유층(140)과 상기 제2 자유층(144)은 그 위치적 차이를 제외하고, 도 10을 참조하여 설명한 제1 및 제2 자유층들(140, 144)과 동일하므로 상세한 설명은 생략한다.
도 14를 참조하면, 상기 제2 자성 구조체(MS2)는 상기 터널 배리어(TBR)와 상기 제2 도전 구조체(CS2) 사이에 차례로 배치된 제1 고정층(130), 제1 교환결합층(132), 및 제2 고정층(134)을 포함할 수 있다. 본 실시예에 따른 상기 제2 자성 구조체(MS2)는, 도 3을 참조하여 설명한 제2 유형의 자기터널접합(MTJ2)의 일부를 구성하는 고정층(PNL)을 포함하는 다층의 자성 구조체일 수 있다.
구체적으로, 상기 제1 고정층(130)은 상기 제2 도전 구조체(CS2)와 상기 제1 교환결합층(132) 사이에 배치될 수 있고, 상기 제2 고정층(134)은 상기 터널 배리어(TBR)와 상기 제1 교환결합층(132) 사이에 배치될 수 있다. 상기 제1 고정층(130)은 상기 제1 교환결합층(132)을 통해 상기 제2 고정층(134)과 반강자성적으로 교환 결합될 수 있다. 상기 제1 고정층(130)과 상기 제2 고정층(134)은 그 위치적 차이를 제외하고, 도 9를 참조하여 설명한 제1 및 제2 고정층들(130, 134)과 동일하므로 상세한 설명은 생략한다.
도 15를 참조하면, 상기 제2 자성 구조체(MS2)는 상기 터널 배리어(TBR)와 상기 제2 도전 구조체(CS2) 사이의 제3 자유층(160)을 포함할 수 있다. 본 실시예에 따른 상기 제2 자성 구조체(MS2)는, 도 4를 참조하여 설명한 제3 유형의 자기터널접합(MTJ3)의 일부를 구성하는 자유층(FRL)을 포함하는 다층의 자성 구조체일 수 있다. 상기 제3 자유층(160)은 그 위치적 차이를 제외하고는, 도 12를 참조하여 설명한 제3 자유층(160)과 동일하므로 상세한 설명은 생략한다.
도 16을 참조하면, 상기 제2 자성 구조체(MS2)는 상기 터널 배리어(TBR)와 상기 제2 도전 구조체(CS2) 사이의 피닝층(pinning layer, 150), 상기 피닝층(150)과 상기 터널 배리어(TBR) 사이에 차례로 적층된 제1 피고정층(152), 제3 교환결합층(154), 및 제2 피고정층(156)을 포함할 수 있다. 상기 제1 피고정층(152)은 상기 피닝층(150)과 상기 제3 교환결합층(154) 사이에 개재될 수 있고, 상기 제2 피고정층(156)은 상기 제3 교환결합층(154)과 상기 터널 배리어(TBR) 사이에 개재될 수 있다. 본 실시예에 따른 상기 제2 자성 구조체(MS2)는, 도 5를 참조하여 설명한 제4 유형의 자기터널접합(MTJ4)의 일부를 구성하는 고정층(PNL)을 포함하는 다층의 자성 구조체일 수 있다. 상기 피닝층(150), 상기 제1 피고정층(152), 및 상기 제2 피고정층(156)은 그 위치적 차이를 제외하고, 도 11을 참조하여 설명한 피닝층(150), 제1 및 제2 피고정층들(152, 156)과 동일하므로 상세한 설명은 생략한다.
도 6을 다시 참조하면, 상기 제2 도전 구조체(CS2)는 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti) 중 적어도 하나를 포함할 수 있고, 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있다.
제2 유전막(108)이 상기 기판(100)의 전면 상에 배치되어 상기 제1 도전 구조체(CS1), 상기 자기터널접합(MTJ), 및 상기 제2 도전 구조체(CS2)를 덮을 수 있다. 상부 콘택 플러그(106)가 상기 제2 유전막(108)을 관통하여 상기 제2 도전 구조체(CS2)에 접속될 수 있다. 상기 제2 유전막(108)은 산화물, 질화물 및/또는 산화질화물 등을 포함할 수 있으며, 상기 상부 콘택 플러그(106)는 금속(ex, 티타늄, 탄탈늄, 구리, 알루미늄 또는 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄 등) 중 적어도 하나를 포함할 수 있다. 상기 제2 유전막(108) 상에 배선(110)이 배치될 수 있다. 상기 배선(110)은 상기 상부 콘택 플러그(106)에 접속될 수 있다. 상기 배선(110)은 금속(ex, 티타늄, 탄탈늄, 구리, 알루미늄 또는 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄 등) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 상기 배선(110)은 비트 라인일 수 있다.
도 17 내지 도 21은 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이고, 도 22는 도 21의 B부분을 확대한 도면이다. 도 6 내지 도 8을 참조하여 설명한, 본 발명의 일 실시예에 따른 자기 기억 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 17을 참조하면, 기판(100) 상에 제1 유전막(102)이 형성될 수 있고, 상기 제1 유전막(102)을 관통하는 하부 콘택 플러그(104)가 형성될 수 있다. 상기 하부 콘택 플러그(104)는 선택 소자의 일 단자에 전기적으로 접속되도록 형성될 수 있다. 상기 제1 유전막(102) 상에 제1 도전막(112)이 형성될 수 있다. 상기 제1 도전막(112)은 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있고, 상기 자기터널접합(MTJ)을 구성하는 자성층들의 결정 성장에 도움을 주는 물질(일 예로, 루테늄(Ru) 등)을 포함할 수 있다. 상기 제1 도전막(112)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 등으로 형성될 수 있다.
상기 제1 도전막(112) 상에 제1 자성막(114)이 형성될 수 있다. 일 실시예에 따르면, 상기 제1 자성막(114)은 일 방향으로 고정된 자화 방향을 갖는 복수 개의 서브 자성막들, 및 상기 서브 자성막들 사이의 비자성막을 포함할 수 있다. 상기 서브 자성막들은 내재적 수직 자화 특성을 갖는 자성 물질(일 예로, 코발트 백금의 합금) 및/또는 내재적 수평 자화 특성을 갖는 자성 물질(일 예로, CoFeB)을 포함할 수 있고, 상기 비자성막은 비자성 물질(일 예로, Ru)을 포함할 수 있다. 상기 제1 자성막(114)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 등으로 형성될 수 있다.
상기 제1 자성막(114) 상에 터널 배리어막(116)이 형성될 수 있다. 상기 터널 배리어막(116)은 유전 물질(ex, 산화마그네슘 및/또는 산화 알루미늄 등)로 형성될 수 있다. 상기 터널 배리어막(116)은 스퍼터링 공정, 화학기상 증착 공정 또는 원자층 증착 공정 등으로 형성될 수 있다.
상기 터널 배리어막(116) 상에 제2 자성막(118)이 형성될 수 있다. 일 실시예에 따르면, 상기 제2 자성막(118)은 변경 가능한 자화 방향을 갖는 복수 개의 서브 자성막들, 및 상기 서브 자성막들 사이의 비자성막을 포함할 수 있다. 상기 서브 자성막들은 내재적 수직 자화 특성을 갖는 자성 물질(일 예로, 코발트 백금의 합금) 및/또는 내재적 수평 자화 특성을 갖는 자성 물질(일 예로, CoFeB)을 포함할 수 있고, 상기 비자성막은 비자성 물질(일 예로, Ru)을 포함할 수 있다. 상기 제2 자성막(118)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 등으로 형성될 수 있다.
상기 제2 자성막(118) 상에 제2 도전막(120)이 형성될 수 있다. 상기 제2 도전막(120)은 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti) 중 적어도 하나로 형성될 수 있고, 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물로 형성될 수 있다. 상기 제2 도전막(120)은 스퍼터링 공정, 화학기상증착 공정, 또는 원자층 증착 공정 등으로 형성될 수 있다.
상기 제2 도전막(120) 상에 마스크 패턴(122)이 형성될 수 있다. 상기 마스크 패턴(122)은 상기 기판(100) 상에 자기터널접합(MTJ)이 형성될 영역을 정의할 수 있다. 상기 마스크 패턴(122)은 포토 레지스트 패턴이거나, 산화물, 질화물, 및/또는 산질화물을 포함하는 하드 마스크 패턴일 수 있다.
도 18을 참조하면, 상기 마스크 패턴(122)을 식각 마스크로 하여 상기 제2 도전막(120), 상기 제2 자성막(118), 상기 터널 배리어막(116), 상기 제1 자성막(114), 및 상기 제1 도전막(112)이 연속적으로 패터닝될 수 있다. 이에 따라, 상기 기판(100) 상에 차례로 적층된 제1 도전 구조체(CS1), 제1 자성 구조체(MS1), 터널 배리어(TBR), 제2 자성 구조체(MS2), 및 제2 도전 구조체(CS2)가 형성될 수 있다.
구체적으로, 상기 제2 도전막(120), 상기 제2 자성막(118), 상기 터널 배리어막(116), 상기 제1 자성막(114), 및 상기 제1 도전막(112)을 패터닝하는 것은, 상기 제1 및 제2 자성막들(114, 118)에 비해 상기 터널 배리어막(116)에 대하여 상대적으로 식각 선택비가 높은 식각 조건을 사용하는 제1 식각 공정을 수행하는 것을 포함할 수 있다. 상기 제1 식각 공정은 반응성 이온 식각 공정(Reactive Ion Etch, RIE, 일 예로, 건식 식각 공정)일 수 있다. 본 명세서에서, 식각 선택비란, X물질과 Y물질의 식각 속도의 비율로, X물질에 대하여 선택비가 높다는 것은 동일 조건에서 동일 시간 동안 X물질이 Y물질보다 덜 식각된다는 것을 의미한다.
상기 제1 식각 공정에 의해, 제1 도전 구조체(CS1), 제1 자성 구조체(MS1), 터널 배리어(TBR), 제2 자성 구조체(MS2), 및 제2 도전 구조체(CS2)의 각각은 상기 기판(100)의 상면에 수직한 기준면(S)으로부터 제2 방향(D2)으로 기울어진 측벽 프로파일을 가질 수 있다. 즉, 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 상기 터널 배리어(TBR), 상기 제2 자성 구조체(MS2), 및 상기 제2 도전 구조체(CS2)의 각각은 포지티브 측벽 프로파일을 가질 수 있다.
일 실시예에 따르면, 상기 제1 도전 구조체(CS1)의 측벽은 상기 제1 자성 구조체(MS1)의 측벽에 정렬될 수 있고, 상기 제2 도전 구조체(CS2)의 측벽은 상기 제2 자성 구조체(MS2)의 측벽에 정렬될 수 있다. 상기 제1 식각 공정은 상기 터널 배리어막(116)에 대하여 상대적으로 식각 선택비가 높은 식각 조건을 사용하여 수행될 수 있고, 이에 따라, 일 단면의 관점에서, 상기 터널 배리어(TBR)의 측벽 프로파일은 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 상기 제2 자성 구조체(MS2), 및 상기 제2 도전 구조체(CS2)의 각각의 측벽 프로파일보다 더 작은 경사도(degree of slope)를 가질 수 있다. 즉, 상기 터널 배리어(TBR)는 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 상기 제2 자성 구조체(MS2), 및 상기 제2 도전 구조체(CS2)보다 상기 기준면(S)으로부터 상기 제2 방향(D2)으로 더 기울어진 측벽 프로파일을 가질 수 있다. 상기 터널 배리어(TBR)의 폭(WT)은 상기 기판(100)으로부터의 거리가 멀어질수록 감소할 수 있다.
도 19 및 도 20을 참조하면, 상기 제1 식각 공정 동안, 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 및 상기 터널 배리어(TBR)가 과식각될 수 있다. 이 경우, 반응성 이온 식각 공정의 특성에 의해, 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 및 상기 터널 배리어(TBR)의 측벽들이 과식각될 수 있다. 또한, 상기 제1 식각 공정은 상기 터널 배리어(TBR)에 대하여 상대적으로 높은 식각 선택비를 갖는 식각 조건을 사용하여 수행되므로, 상기 터널 배리어(TBR)에 비하여 상기 제1 도전 구조체(CS1) 및 상기 제1 자성 구조체(MS1)의 식각량이 상대적으로 클 수 있다. 상기 제1 식각 공정이 충분한 시간 동안 수행되는 경우, 도 20에 도시된 바와 같이, 상기 터널 배리어(TBR)는 상기 기준면(S)으로부터 상기 제2 방향(D2)에 반평행한 제1 방향(D1)으로 기울어진 측벽 프로파일을 가질 수 있다. 즉, 상기 제1 식각 공정 후, 상기 터널 배리어(TBR)는 네거티브 측벽 프로파일을 가질 수 있다.
도 21을 참조하면, 먼저, 상기 제1 식각 공정 후 상기 마스크 패턴(122)이 제거될 수 있다. 상기 마스크 패턴(122)은 에싱 및 스트립 공정 등을 이용하여 제거될 수 있다. 상기 제1 식각 공정에서 사용된 식각 가스와 상기 막들(상기 제2 도전막(120), 상기 제2 자성막(118), 상기 터널 배리어막(116), 상기 제1 자성막(114), 및 상기 제1 도전막(112))의 반응에 의해 생성된 식각 부산물(P)이 상기 제1 도전 구조체(CS1), 상기 제1 자성 구조체(MS1), 상기 터널 배리어(TBR), 상기 제2 자성 구조체(MS2), 및 상기 제2 도전 구조체(CS2)의 각각의 측벽에 증착될 수 있다. 상기 터널 배리어(TBR)의 측벽 상에 증착된 상기 식각 부산물(P)은 상기 제1 자성 구조체(MS1)와 상기 제2 자성 구조체(MS2) 사이의 전기적 단락을 초래할 수 있다. 상기 식각 부산물(P)을 제거하기 위해, 상기 식각 부산물(P)이 증착된 결과물 상에 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정은 이온 빔 식각 공정(Ion Beam Etch, IBE)일 수 있다.
도 22는 도 21의 B부분을 확대한 도면으로, 상기 제2 식각 공정에 의해 상기 식각 부산물(P)이 제거되는 원리를 설명하기 위한 도면이다.
일 실시예에 따르면, 도 22에 도시된 바와 같이, 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각은 포지티브 측벽 프로파일을 가질 수 있다. 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각의 측벽에 증착된 상기 식각 부산물(P)은 상기 제2 식각 공정 동안 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각의 측벽으로부터 제거된 후, 다시 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각의 측벽에 재증착될 수 있다. 즉, 상기 식각 부산물(P)은 포지티브 측벽 프로파일을 가지는 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각의 측벽의 상부로부터 제거된 후, 다시 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각의 측벽의 하부에 재증착될 수 있다.
그러나, 상기 터널 배리어(TBR)는 상기 제1 식각 공정에 의한 과식각의 결과, 네거티브 측벽 프로파일을 가질 수 있다. 이에 따라, 상기 터널 배리어(TBR)의 측벽에 증착된 상기 식각 부산물(P)은 상기 제2 식각 공정 동안 상기 터널 배리어(TBR)의 측벽으로부터 제거될 수 있고, 상기 터널 배리어(TBR)의 측벽에 재증착되지 않을 수 있다. 즉, 상기 터널 배리어(TBR)가 네거티브 측벽 프로파일을 가짐에 따라, 상기 제1 식각 공정 후 상기 터널 배리어(TBR)에 증착된 상기 식각 부산물(P)이, 상기 제2 식각 공정 동안 상기 터널 배리어(TBR)의 측벽에 재증착되지 않고 제거될 수 있다. 이에 따라, 상기 식각 부산물(P)에 의한 상기 제1 자성 구조체(MS1)와 상기 제2 자성 구조체(MS2) 사이의 전기적 단락이 방지될 수 있다.
도 6을 다시 참조하면, 상기 기판(100) 전면 상에 제2 유전막(108)이 형성될 수 있고, 상기 제2 유전막(108)을 관통하는 상부 콘택 플러그(106)가 형성될 수 있다. 상기 상부 콘택 플러그(106)는 상기 제2 도전 구조체(CS2)에 전기적으로 접속하도록 형성될 수 있다. 이 후, 상기 제2 유전막(108) 상에, 상기 상부 콘택 플러그(106)에 접속하는 배선(110)이 형성될 수 있다. 이로써, 본 발명의 일 실시예에 따른 자기 기억 소자가 구현될 수 있다.
본 발명의 개념에 따르면, 상기 자기터널접합(MTJ)을 구성하는 상기 터널 배리어(TBR)는 네거티브 측벽 프로파일을 가질 수 있고, 상기 터널 배리어(TBR)의 폭(WT)은 상기 기판(100)으로부터의 거리가 멀어짐에 따라 증가할 수 있다. 이에 따라, 상기 자기터널접합(MTJ)을 패터닝하기 위한 제1 식각 공정에 의해 발생하여 상기 터널 배리어(TBR)의 측벽에 증착된 상기 식각 부산물(P)이, 상기 제2 식각 공정에 의해 용이하게 제거될 수 있다. 따라서, 상기 터널 배리어(TBR)를 사이에 두고 서로 이격된 상기 제1 자성 구조체(MS1)와 상기 제2 자성 구조체(MS2) 사이의 전기적 단락이 방지되어, 우수한 신뢰성을 갖는 자기 기억 소자가 제공될 수 있다.
도 23 및 도 24는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
도 23을 참조하면, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(1300)는 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 유무선 전자 기기 또는 이들 중의 적어도 둘을 포함하는 복합 전자 장치 중의 하나일 수 있다. 전자 장치(1300)는 버스(1350)를 통해서 서로 결합한 제어기(1310), 키패드, 키보드, 화면(display) 같은 입출력 장치(1320), 메모리(1330), 무선 인터페이스(1340)를 포함할 수 있다. 제어기(1310)는 예를 들면 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(1330)는 예를 들면 제어기(1310)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 메모리(1330)는 사용자 데이터를 저장하는 데 사용될 수 있으며, 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다. 전자 장치(1300)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(1340)를 사용할 수 있다. 예를 들어 무선 인터페이스(1340)는 안테나, 무선 트랜시버 등을 포함할 수 있다. 전자 장치(1300)는 CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Advanced, MMDS 등과 같은 통신 시스템의 통신 인터페이스 프로토콜을 구현하는데 이용될 수 있다.
도 24를 참조하면, 본 발명의 실시예들에 따른 반도체 장치들은 메모리 시스템(memory system)을 구현하기 위해 사용될 수 있다. 메모리 시스템(1400)은 대용량의 데이터를 저장하기 위한 메모리 소자(1410) 및 메모리 컨트롤러(1420)를 포함할 수 있다. 메모리 컨트롤러(1420)는 호스트(1430)의 읽기/쓰기 요청에 응답하여 메모리 소자(1410)로부터 저장된 데이터를 독출 또는 기입하도록 메모리 소자(1410)를 제어한다. 메모리 컨트롤러(1420)는 호스트(1430), 가령 모바일 기기 또는 컴퓨터 시스템으로부터 제공되는 어드레스를 메모리 소자(1410)의 물리적인 어드레스로 맵핑하기 위한 어드레스 맵핑 테이블(Address mapping table)을 구성할 수 있다. 메모리 소자(1410)는 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다.
상술된 실시예들에서 개시된 반도체 장치들은 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 반도체 장치들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다.
본 발명의 실시예들에 따른 반도체 장치가 실장된 패키지는 상기 반도체 장치를 제어하는 컨트롤러 및/또는 논리 소자 등을 더 포함할 수도 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
CS1, CS2: 도전 구조체들 MS1, MS2: 자성 구조체들
TBR: 터널 배리어
MTJ, MTJ1, MTJ2, MTJ3, MTJ4: 자기터널접합들
UMC: 단위 메모리 셀 SW: 선택 소자
L1, L2, 110: 배선들 100: 기판
FRL: 자유층 PNL: 고정층
102: 제1 유전막 104: 하부 콘택 플러그
108: 제2 유전막 106: 상부 콘택 플러그
S: 기준면 130: 제1 고정층
132: 제1 교환결합층 134: 제2 고정층
140: 제1 자유층 142: 제2 교환결합층
144: 제2 자유층 150: 피닝층
152: 제1 피고정층 154: 제3 교환결합층
156: 제2 피고정층 160: 제3 자유층
P: 식각 부산물

Claims (10)

  1. 기판 상의 자기터널접합을 포함하되,
    상기 자기터널접합은 터널 배리어를 사이에 두고 서로 이격된 제1 자성 구조체 및 제2 자성 구조체를 포함하고,
    상기 제1 자성 구조체는 상기 기판과 상기 터널 배리어 사이에 배치되고,
    일 단면의 관점에서(in a cross-sectional view), 상기 터널 배리어의 상부의 폭은 상기 터널 배리어의 하부의 폭보다 크고,
    상기 제1 자성 구조체의 상부의 폭은 상기 제1 자성 구조체의 하부의 폭보다 작고, 상기 제2 자성 구조체의 하부의 폭보다 작은 자기 기억 소자.
  2. 청구항 1에 있어서,
    상기 터널 배리어는 상기 하부에서 상기 상부를 향하여 단조적으로(monotonically) 증가하는 폭을 갖는 자기 기억 소자.
  3. 청구항 1에 있어서,
    상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가하는 자기 기억 소자.
  4. 청구항 1에 있어서,
    상기 제2 자성 구조체는 상기 터널 배리어를 사이에 두고 상기 제1 자성 구조체로부터 이격되어 배치되고,
    일 단면의 관점에서, 상기 제2 자성 구조체의 상부의 폭은 상기 제2 자성 구조체의 상기 하부의 폭보다 작은 자기 기억 소자.
  5. 청구항 4에 있어서,
    상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가하고,
    상기 제2 자성 구조체의 폭은 상기 기판으로부터의 거리가 멀어질수록 감소하는 자기 기억 소자.
  6. 청구항 5에 있어서,
    상기 터널 배리어의 상면은 상기 제2 자성 구조체의 하면에 접하는 자기 기억 소자.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 제1 자성 구조체의 폭은 상기 기판으로부터의 거리가 멀어질수록 감소하고,
    상기 터널 배리어의 폭은 상기 기판으로부터의 거리가 멀어질수록 증가하는 자기 기억 소자
  9. 청구항 1에 있어서,
    상기 제2 자성 구조체는 변경 가능한 자화 방향을 갖는 적어도 하나의 자성층을 포함하는 자기 기억 소자.
  10. 청구항 1에 있어서,
    상기 제2 자성 구조체는 일 방향으로 고정된 자화 방향을 갖는 적어도 하나의 자성층을 포함하는 자기 기억 소자.
KR1020130133751A 2013-11-05 2013-11-05 자기터널접합을 포함하는 자기 기억 소자 KR102101954B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130133751A KR102101954B1 (ko) 2013-11-05 2013-11-05 자기터널접합을 포함하는 자기 기억 소자
US14/339,480 US9299920B2 (en) 2013-11-05 2014-07-24 Magnetic memory devices with magnetic tunnel junctions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130133751A KR102101954B1 (ko) 2013-11-05 2013-11-05 자기터널접합을 포함하는 자기 기억 소자

Publications (2)

Publication Number Publication Date
KR20150051797A KR20150051797A (ko) 2015-05-13
KR102101954B1 true KR102101954B1 (ko) 2020-05-29

Family

ID=53006415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130133751A KR102101954B1 (ko) 2013-11-05 2013-11-05 자기터널접합을 포함하는 자기 기억 소자

Country Status (2)

Country Link
US (1) US9299920B2 (ko)
KR (1) KR102101954B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102240769B1 (ko) * 2014-08-14 2021-04-16 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
CN107636851B (zh) * 2015-06-26 2022-02-01 英特尔公司 具有对称固定层的垂直磁性存储器
US9825216B2 (en) 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US9825217B1 (en) 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
US9761793B1 (en) 2016-05-18 2017-09-12 Samsung Electronics Co., Ltd. Magnetic memory device and method for manufacturing the same
WO2019073333A1 (ja) 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
CN113488584B (zh) * 2021-06-23 2023-04-07 华中科技大学 基于FePt材料的磁化翻转器件、无外磁场翻转方法及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20130029431A1 (en) * 2011-06-28 2013-01-31 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile memory device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235443A (ja) 2003-01-30 2004-08-19 Renesas Technology Corp 薄膜磁性体記憶装置およびその製造方法
US20040229430A1 (en) 2003-05-14 2004-11-18 Frank Findeis Fabrication process for a magnetic tunnel junction device
US7071009B2 (en) 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
US7531367B2 (en) 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US20090069360A1 (en) 2006-03-16 2009-03-12 David Bryant Batt Organic Compounds
JP2008078378A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US7663131B2 (en) 2007-03-08 2010-02-16 Magic Technologies, Inc. SyAF structure to fabricate Mbit MTJ MRAM
KR100939111B1 (ko) 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US7936027B2 (en) 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
US8138562B2 (en) 2009-10-20 2012-03-20 Magic Technologies, Inc. Bit line preparation method in MRAM fabrication
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
KR20120086938A (ko) 2011-01-27 2012-08-06 성균관대학교산학협력단 마그네틱 램 제조방법
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8772888B2 (en) * 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20130029431A1 (en) * 2011-06-28 2013-01-31 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile memory device

Also Published As

Publication number Publication date
US20150123223A1 (en) 2015-05-07
US9299920B2 (en) 2016-03-29
KR20150051797A (ko) 2015-05-13

Similar Documents

Publication Publication Date Title
KR102124361B1 (ko) 수직 자기터널접합을 포함하는 자기 기억 소자
KR102101954B1 (ko) 자기터널접합을 포함하는 자기 기억 소자
US10128433B2 (en) Magnetic memory device
JP6100482B2 (ja) 磁気トンネリング接合装置、メモリ、メモリシステム及び電子装置
US8853807B2 (en) Magnetic devices and methods of fabricating the same
KR102245748B1 (ko) 자기 기억 소자 및 이의 제조 방법
KR102102783B1 (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR102191217B1 (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR102082328B1 (ko) 수직 자기터널접합을 구비하는 자기 기억 소자
KR102082322B1 (ko) 자기 기억 소자의 제조 방법
KR102134132B1 (ko) 자기 기억 소자
KR102541481B1 (ko) 수직 자기터널접합을 포함하는 자기 기억 소자
KR20140135002A (ko) 자기 기억 소자 및 그 제조방법
US8350348B2 (en) Magnetic memory devices and methods of forming the same
KR102105078B1 (ko) 자기 기억 소자
KR102017622B1 (ko) 수직 자기터널접합을 구비하는 자기 메모리 장치들
KR20160070244A (ko) 자기 기억 소자 및 이의 제조 방법
KR20120106522A (ko) 외인성 수직 자화 구조를 구비하는 자기 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right