KR102083235B1

KR102083235B1 - 이미지 센서

Info

Publication number: KR102083235B1
Application number: KR1020190035015A
Authority: KR
Inventors: 김진호; 박영훈
Original assignee: 삼성전자 주식회사
Priority date: 2019-03-27
Filing date: 2019-03-27
Publication date: 2020-03-02
Also published as: KR20190038502A

Abstract

이미지 센서 및 그 제조 방법이 제공된다. 상기 이미지 센서는 전면과 후면이 정의되고, 픽셀을 포함하는 수광부 및 수광부 주변의 픽셀을 구동하는 회로가 형성되는 회로부를 포함하는 기판, 회로부의 전면에 형성되고, 회로를 포함하는 절연 구조체, 절연 구조체 내에 회로의 상단보다 상부에 위치하도록 배치되고, 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드, 회로부의 후면에 회로의 상부에 위치하도록 배치된 상부 패드, 회로부을 관통하여 하부 패드를 노출시키는 컨택홀 및 컨택홀 내에 형성된 상부 패드와 하부 패드를 전기적으로 연결하는 컨택을 포함한다.

Description

이미지 센서{IMAGE SENSOR}

본 발명은 이미지 센서에 관한 것이다.

일반적으로 이미지 센서(image sensor)란 광학적 이미지를 전기적 신호로 변화시키는 반도체 소자이다. 이러한 이미지 센서는 크게 전하 결합 소자(CCD: Charge Coupled Device)와 CMOS 이미지 센서로 구분될 수 있다. 상기 전하 결합 소자란 개개의 모스 캐패시터(MOS Capacitor)가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 상기 CMOS 이미지 센서란, 제어 회로 및 신호처리 회로를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례 차례로 출력을 검출하는 스위칭(switching) 방식을 이용하는 소자이다.

CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.

CMOS 이미지 센서는 입사광을 흡수하여 광량에 대응하는 전하를 축적하는 광전 변환 소자와, 광을 제공받아 각 광전 변환 소자에 저장된 광신호를 출력하기 위한 다층의 금속 배선층을 포함한다. 그런데, 입사광은 금속 배선층에 의해 반사되기도 하고 층간 절연막에 의해 흡수가 일어나서, 감도(sensitivity)가 떨어지게 된다. 뿐만 아니라, 반사된 광은 인접한 픽셀에 흡수되어, 크로스토크(crosstalk)가 발생하기도 한다. 따라서, 최근에는 기판의 후면(back side)을 연마하고 기판의 후면으로부터 광을 입사시키는 구조가 제안되었다. 이를 BI(backside illuminated) 이미지 센서라고 부른다. 이러한 BI 이미지 센서는 광이 입사되는 후면에 금속 배선층이 형성되어 있지 않기 때문에, 금속 배선층에 의해서 입사광이 반사되거나 층간 절연막에 의해서 광흡수가 일어나지 않는다.

본 발명이 해결하고자 하는 과제는, 칩의 가장자리에 별도의 패드 영역을 구비하지 않고, 회로와 대응되는 위치에 패드를 형성하여 저항이 감소되는 한편, 크기도 감소되는 이미지 센서를 제공하는 것이다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 이미지 센서의 일 태양은 전면과 후면이 정의되고, 픽셀을 포함하는 수광부 및 수광부 주변의 픽셀을 구동하는 회로가 형성되는 회로부를 포함하는 기판, 회로부의 전면에 형성되고, 회로를 포함하는 절연 구조체, 절연 구조체 내에 회로의 상단보다 상부에 위치하도록 배치되고, 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드, 회로부의 후면에 회로의 상부에 위치하도록 배치된 상부 패드, 회로부을 관통하여 하부 패드를 노출시키는 컨택홀 및 컨택홀 내에 형성된 상부 패드와 하부 패드를 전기적으로 연결하는 컨택을 포함한다.

상기 과제를 해결하기 위한 본 발명의 이미지 센서의 다른 태양은, 전면과 후면이 정의되고, 픽셀을 포함하는 수광부 및 수광부 주변의 픽셀을 구동하는 회로가 형성되는 회로부를 포함하는 기판, 회로부의 전면에 형성되고, 회로를 포함하는 절연 구조체, 절연 구조체 내에 회로의 상단보다 상부에 위치하도록 배치되고, 기 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드, 회로부의 후면에 회로의 상부에 위치하도록 배치된 상부 패드, 회로부을 관통하여 하부 패드를 노출시키는 컨택홀 및 컨택홀 내에 형성된 상부 패드와 하부 패드를 전기적으로 연결하는 컨택을 포함하되, 상부 패드 및 하부 패드는 회로와 중첩되는 부분을 포함하도록 배치된다.

상기 과제를 해결하기 위한 본 발명의 이미지 센서의 또 다른 태양은, 픽셀을 포함하는 수광부와, 수광부 주변의 픽셀을 구동하는 회로가 형성되는 회로부를 포함하고, 전면과 후면이 정의된 기판, 회로부의 기판의 전면에 형성된 구동 회로, 기판의 전면에 형성되고, 구동 회로의 상단보다 상부에 위치하도록 배치되고, 구동 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드, 기판의 후면에 구동 회로와 중첩되도록 배치되는 상부 패드 및 기판을 관통하여 상부 패드와 하부 패드를 전기적으로 연결하는 컨택을 포함한다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 APS 어레이의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 4는 도 3의 A-A'를 따라 절단한 단면도이다.
도 5는 본 발명의 실시예들에 따른 이미지 센서의 효과를 설명하기 위한 참고도이다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 구조물의 단면도들이다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 본 발명의 실시예들은 기판의 후면에서 빛이 입사되는 후면 조사형(Backside illuminated: BI) 이미지 센서를 이용하여 설명한다. 여기서, 기판의 전면(FRONT SIDE)과 후면(BACK SIDE)이란 절대적인 방향을 나타내는 것이 아니고, 서로 상대적인 방향, 또는 위치 관계를 나타내기 위한 용어에 불과하다. 다만, 설명의 편의상 이하의 실시예들에서는 '기판의 전면(FRONT SIDE)'이라고 하면, 이미지 센서의 제조시 기판에 대한 제조 공정이 먼저 진행된 방향 또는 위치인 것으로 정의하며, '기판의 후면(BACK SIDE)'이라 하면, 상기 기판의 전면에 대응하는 반대 방향 또는 위치인 것으로 정의하기로 한다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.

도 1을 참고하면, 본 발명의 실시예들에 따른 이미지 센서는 광전 변환 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 상관 이중 샘플러(Correlated Double Sampler, CDS)(50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC)(60), 래치부(latch)(70), 열 디코더(column decoder)(80) 등을 포함한다.

APS 어레이(10)는 2차원적으로 배열된 다수의 단위 픽셀들을 포함한다. 다수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. APS 어레이(10)는 행 드라이버(40)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(50)에 제공된다.

타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.

행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.

상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 즉, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.

아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.

래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 출력된다.

도 2는 도 1의 APS 어레이의 등가 회로도이다.

도 2를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 APS 어레이(10)를 구성한다. 각 픽셀(P)은 광전 변환 소자(11), 플로팅 확산 영역(13), 전하 전송 소자(15), 드라이브 소자(17), 리셋 소자(18), 선택 소자(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), … )을 예로 들어 설명한다.

광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.

각 광전 변환 소자(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 각 전하 전송 소자(15)와 커플링된다. 플로팅 확산 영역(Floating Diffusion region)(FD)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.

소오스 팔로워 증폭기로 예시되어 있는 드라이브 소자(17)는 각 광전 변환 소자(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.

리셋 소자(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킨다. 리셋 소자(18)는 소정의 바이어스를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 소자(18)가 턴 온되면 리셋 소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달된다.

선택 소자(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 역할을 한다. 선택 소자(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 소자(19)가 턴 온되면 선택 소자(19)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 소자(17)의 드레인 영역으로 전달된다.

전하 전송 소자(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 소자(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 소자(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.

이하, 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 다른 이미지 센서를 설명한다. 도 3은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다. 도 4는 도 3의 A-A'를 따라 절단한 단면도이다. 도 4는 설명의 편의를 위해 회로부(II)와 더불어 APS 어레이가 형성되는 수광부(I)를 함께 도시하였다. 도 5는 본 발명의 실시예들에 따른 이미지 센서의 효과를 설명하기 위한 참고도이다.

도 3을 참조하면, 기판(110)은 수광부(I) 및 수광부(I) 주변의 회로부(II)를 포함한다. 수광부(I)는 도 1의 액티브 픽셀 센서(APS)(10)가 형성되는 영역일 수 있고, 회로부(II)는 예를 들어, 타이밍 발생기(20), 행 디코더(30), 행 드라이버(40), 상관 이중 샘플러(50), 아날로그 디지털 컨버터(60), 래치부(70), 열 디코더(80) 등이 형성될 수 있다. 또한, 도 3에 도시된 바와 같이, 회로부(II)는 수광부(I)를 둘러싸도록 형성될 수 있다.

계속해서 도 3을 참조하면, 회로부(II)에는 다수의 상부 패드(151, 152)가 배치되어 있다. 상부 패드(151, 152)는 외부 회로, 예를 들어, 외부 반도체 칩 또는 외부 회로 기판과 연결되는 패드일 수 있따. 본 발명의 일 실시예에 따른 이미지 센서는 별도의 패드 영역(예를 들어, 회로부의 주변, 도 5의 III 참조)을 포함하지 않으므로, 상부 패드(151, 152)가 회로부(II)의 가장자리를 따라 배치되는 것이 아니라 회로부(II) 내에 임의로 배치된다. 구체적으로, 상부 패드(151, 152)는 기판(110)의 전면(FRONT SIDE)에 형성된 회로(도 4의 210, 220 참조)와 중첩되도록 회로부(II)의 기판(110)의 후면(BACK SIDE)에 임의로 배치되기 때문에 패드 영역을 별도로 구비할 필요가 없다. 도 5를 참조하면, 회로부(II)의 가장자리에 별도의 패드 영역(III)을 형성하고, 패드 영역(III)에 패드를 배치하는 경우, 이로 인해 이미지 센서의 크기가 증가할 수 있다. 반면, 본 발명의 일 실시예에 다른 이미지 센서는 회로의 상부에 회로와 대응되는 위치에 패드가 형성되고 별도의 패드 영역을 구비할 필요가 없어 이미지 센서의 크기를 감소시킬 수 있다.

계속해서 도 3 및 도 4를 참조하면, 기판(110)은 소자 분리 영역(112)에 의해 액티브 영역이 정의되어 있다. 예를 들어, 소자 분리 영역(112)은 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon)일 수 있다. 기판(110)은 여러가지 종류의 것을 사용할 수 있으나, 예를 들어, 제1 도전형(예를 들어, P형) 또는 제2 도전형(예를 들어, N형)의 벌크 기판을 사용하거나, 제1 도전형 벌크 기판에 제1 도전형 또는 제2 도전형 에피층을 성장시켜 사용하거나, 제2 도전형 벌크 기판에 제1 도전형 또는 제2 도전형 에피층을 성장시켜 사용할 수 있다. 또한, 반도체 기판 외에 유기(organic) 플라스틱 기판 등을 사용할 수 있다. 도 4에 도시된 기판(110)은 연마 공정을 통해 벌크 기판이 모두 제거되고 에피층만 남은 경우를 도시한 것이나, 본 발명은 이에 한정되는 것이 아니며, 필요에 따라 벌크 기판의 일부를 남길 수도 있다. 남겨진 기판(110)의 두께는 예를 들어, 약 3-5 ㎛일 수 있다.

수광부(I)의 기판(110) 내에는 다수의 광전 변환 소자(120), 플로팅 확산 영역(130)이 형성되어 있고, 기판(110)의 전면(FRONT SIDE) 상에는 다수의 게이트(140)가 배치될 수 있다. 게이트(140)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다. 도 4는 광전 변환 소자(120)의 예로, 핀드 포토다이오드(pinned photodiode)를 도시한 것이다. 즉, 광전 변환 소자(120)는 제2 도전형(예를 들어, N형)의 불순물 영역(121)과, 제1 도전형(예를 들어, P형)(122)의 불순물 영역을 포함할 수 있다.

기판(110)의 전면(FRONT SIDE)에는 절연 구조체(200, 210, 220, 230)가 배치된다. 절연 구조체(200, 210, 220, 230)는 층간 절연막(200)과, 수광부(I)에 형성되고 순차적으로 적층된 다층의 배선(231, 232, 233)을 포함하는 금속 배선층(230)과, 회로부(II)에 형성된 다수의 회로(210, 220)를 포함한다. 다수의 회로(210, 220) 각각은 다수의 배선(211, 213, 215, 217, 221) 및 다수의 배선(211, 213, 215, 217, 221)을 연결하는 배선 컨택(212)을 포함할 수 있다. 또한, 회로(210, 220)는 수광부의 APS를 구동하는 구동 회로일 수 있으며, 예를 들어, 도 1의 타이밍 발생기(20), 행 디코더(30), 행 드라이버(40), 상관 이중 샘플러(50), 아날로그 디지털 컨버터(60), 래치부(70), 열 디코더(80)와 관련된 회로일 수 있다. 도 4는 회로부(II)에 제1 회로(210) 및 제2 회로(220)가 형성되고, 제1 회로가 제1 내지 제4 배선(211, 213, 215, 217)과, 배선들을 연결하는 배선 컨택(212)을 포함하는 구조를 도시하였으나, 이는 예시적인 것이며, 회로의 구조는 이에 제한되지 않는다.

계속해서, 도 3 및 도 4를 참조하면, 회로부(II)의 기판(110)의 후면(BACK SIDE)에 다수의 상부 패드 예를 들어, 제1 상부 패드(151) 및 제2 상부 패드(152)와, 기판(110)을 관통하는 컨택홀 예를 들어, 제1 컨택홀(141) 및 제2 컨택홀(142)이 형성되어 있다. 상부 패드(151, 152)는 기판(110)의 후면(BACK SIDE)에, 기판(110)의 전면(FRONT SIDE)에 형성된 회로(210, 220)와 대응되는 위치에 형성된다. 즉, 제1 상부 패드(151)는 제1 회로(210)와 중첩되도록, 제2 상부 패드(152)는 제2 회로(220)와 중첩되도록 기판(110)의 후면(BACK SIDE)에 배치된다. 컨택홀(141, 142)은 기판(110)의 전면(FRONT SIDE)과 후면(BACK SIDE)을 관통하고, 절연 구조체 내의 회로(210, 220)를 노출시킨다. 제1 컨택홀(141)은 제1 회로(210)를 노출시키고, 제2 컨택홀(142)은 제2 회로(220)를 노출시킬 수 있으며, 예를 들어, 각각의 회로(210, 220)의 최상부에 위치하는 제1 배선(211, 221)을 노출시킬 수 있다. 상부 패드(151, 152)는 기판(110)의 후면(BACK SIDE)으로부터 컨택홀(141, 142) 내부까지 형성되어 회로(210, 220)와 전기적으로 연결된다. 여기서, 상부 패드(151, 152)는 컨택홀(141, 142)의 일부만 충진하면서 회로(210, 220)와 접촉하거나, 또는 컨택홀(141, 142)을 완전히 충진하면서 회로(210, 220)와 접촉할 수 있다. 도 4는, 회로(210, 220)의 최상부에 위치하는 제1 배선(211, 221))과 상부 패드(151, 152)가 접촉하여 회로(210, 220)와 상부 패드(151, 152)가 전기적으로 연결된 경우를 예시한다. 상부 패드(151, 152)는 후에 와이어 본딩(wire bonding) 등의 방법으로 외부 회로와 연결될 수 있다.

본 발명의 일 실시예에 따른 이미지 센서는 별도의 패드 영역을 구비하지 않고 회로와 중첩되는 위치, 즉 회로의 바로 상부에 패드가 형성되므로 회로를 패드 영역까지 연장하기 위해 별도의 더미 배선을 형성할 필요가 없다. 따라서, 공정이 단순해지고 회로와 패드 사이의 저항도 감소될 수 있다. 또한, 본 발명의 이미지 센서는 BI 이미지 센서이므로 패드 하부를 기판이 지지하고 있어서, 후에 패드에 와이어 본딩 공정을 진행하는 경우에도 하부 회로가 손상되지 않는다.

절연 구조체(200, 210, 220, 230) 상에는 지지 기판(300)이 접착, 고정되어 있다. 지지 기판(300)은 연마 공정으로 인해 얇아진 기판(110)의 강도를 확보하기 위한 것이다. 지지 기판(300)은 반도체 기판 뿐만 아니라 기계적 강도를 유지할 수 있는 물질로 이루어진 것이라면 어떤 것이라도 사용할 수 있다. 예를 들어, 유기 기판을 사용할 수 있다.

도 4에는 도시하지 않았으나, 지지 기판(300)과 절연 구조체(200, 210, 220, 230)를 접착하기 위해 지지 기판(300)과 절연 구조체(200, 210, 220, 230) 사이에는 접착막(도 9의 311, 312 참조)이 개재될 수 있다. 지지 기판(300)이 실리콘 기판일 경우 접착막은 예를 들어, 실리콘 산화막일 수 있다.

기판(110)의 후면(BACK SIDE)에는 반사 방지막(181)이 형성될 수 있다. 반사 방지막(181)은 포토 공정에서 사용하는 광의 파장에 따라, 물질/두께가 달라질 수 있다. 예를 들어, 반사 방지막(181)으로 약 50-200 Å 두께의 실리콘 산화막과, 약 300-500 Å 두께의 실리콘 질화막을 적층하여 사용할 수 있다.

반사 방지막(181) 상에는 버퍼막(182)이 배치될 수 있다. 버퍼막(182)은 상부 패드(151, 152)를 형성하기 위한 패터닝 공정에서 기판(110)이 손상되는 것을 방지하기 위한 것이다. 버퍼막(182)으로는 예를 들어, 약 3000-8000Å 두께의 실리콘 산화막을 사용할 수 있다.

수광부(I)의 기판(110)의 후면(BACK SIDE)에는 광전 변환 소자(120)에 대응되도록 컬러 필터(161)가 형성된다. 광전 변환 소자(120)가 매트릭스 형태로 배열되는 경우 컬러 필터(161)도 이와 마찬가지로 매트릭스 형태로 배열된다. 컬러 필터(161)는 고화질의 영상을 얻기 위해 특정의 색을 투과시켜 기판(110)의 광전 변환 소자(120)에 도달되도록 한다. 이러한 컬러 필터(161)는 레드(R: red), 그린(G: green), 블루(B: blue)가 베이어(Bayer)형으로 배치된 컬러 필터가 사용될 수 있다.

컬러 필터(161)의 상면에는 마이크로 렌즈(171)가 배치된다. 마이크로 렌즈(171)는 광전 변환 소자(120) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 광전 변환 소자(120)로 빛을 집광시킨다.

컬러 필터(161)와 마이크로 렌즈(171) 사이에는 평탄화층(162)이 형성될 수 있으며, 이는 오버 코팅 레이어(OCL:Over Coating Layer)라고 할 수 있다. 평탄화층(162)은 열경화성 수지로 형성될 수 있다.

이하, 계속해서 도 5 및 도 6을 참조하여 본 발명의 다른 실시예에 다른 이미지 센서에 대해 설명한다. 도 6은 본 발명의 다른 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다. 본 발명의 다른 실시예는 수광부에 인접한 패드가 적어도 하나 이상 존재한다는 점에서 본 발명의 일 실시예와 상이하다. 이하에서는 본 실시예가 본 발명의 일 실시예와 다른 점을 중심으로 설명한다.

도 6을 참조하면, 기판(110)의 회로부(II)에 다수의 상부 패드가 배치된다. 다수의 상부 패드 중 적어도 하나 이상의 상부 패드(251, 252)가 수광부(I)와 인접하도록 배치된다. 도 6은 수광부(II)에 인접하도록 배치된 상부 패드로 제1 상부 패드(251) 및 제2 상부 패드(252)를 예시하나, 단 하나의 상부 패드만 수광부(II)에 인접하도록 배치되거나 모든 상부 패드가 수광부(II)에 인접하여 형성되는 것을 배제하는 것은 아니다.

여기서, 상부 패드는 별도의 패드 영역에 배치되는 것이 아니라, 기판(110)의 전면(FRONT SIDE)에 형성된 회로(도 4의 210, 220 참조)와 중첩되도록 배치되기 때문에, 다수의 상부 패드 중 적어도 하나 이상의 상부 패드(251, 252)는 상부 패드와 수광부(I)까지의 거리(L1)가 회로부(II)의 말단까지의 거리(L2)보다 가깝도록 배치될 수 있다. 여기서, L1은 상부 패드의 중심으로부터 수광부(I) 말단까지의 거리를 의미하며, L2는 상부 패드의 중심으로부터 회로부(II) 말단까지의 거리를 의미한다. 본 실시예에 따른 이미제 센서는 별도의 패드 영역을 포함하지 않으므로 회로부(II)의 말단은 기판의 말단과 동일할 수 있다. 즉, 상부 패드(251, 152) 중 일부는 회로부(II)의 말단보다 수광부(II)에 근접하도록 배치될 수 있다. 이는 회로부(II)에 위치하는 구동 회로 중 적어도 하나는 수광부(I)에 근접하도록 형성될 수 있으며, 이러한 회로의 상부에 상부 패드가 형성되기 때문이다. 반면, 도 5를 참조하면, 회로부(II)의 가장자리에 별도의 패드 영역(III)이 형성되는 경우, 패드(10)는 패드 영역(III)에 배치되기 때문에 패드(10)와 기판(110)의 수광부(I) 까지의 거리(L1)보다 패드(10)와 기판(110)의 말단까지의 거리(L2)가 더 가깝게 패드(10)가 배치된다.

이하, 도 7을 참조하여 본 발명의 또 다른 실시예에 다른 이미지 센서에 대해 설명한다. 도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 평면도이다. 본 발명의 다른 실시예는 수광부에 인접한 패드가 적어도 하나 이상 존재하는 한편, 회로부의 가장자리에 배치된 패드도 적어도 하나 존재한다는 점에서 본 발명의 일 실시예 및 다른 실시예와 상이하다. 이하에서는 본 실시예가 본 발명의 일 실시예와 다른 점을 중심으로 설명한다.

도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 이미지 센서는 회로부(II)에 수광부(I)에 인접하게 배치되는 제1 상부 패드(251) 및 제2 상부 패드(252)와, 회로부의 가장자리(II')에 배치되는 제3 상부 패드(351, 352)를 포함한다. 구체적으로, 제1 상부 패드(251) 및 제2 상부 패드(252)는 수광부(I) 까지의 거리(L1)가 회로부(II)의 말단까지의 거리(L2)보다 가깝도록 배치되며, 제3 상부 패드(251)는 회로부(II)의 말단까지의 거리(L2)가 수광부(I) 까지의 거리(L1)보다 가깝도록 배치될 수 있다. 또한, 도 7에는 도시하지 않았으나, 제1 내지 제3 상부 패드(251, 252, 351, 352)의 하부 즉, 기판의 상면(FRONT SIDE)에는 이들에 대응하는 회로, 예를 들어 구동 회로가 형성되어 있을 수 있다. 이와 같이 본 실시예에 따른 이미지 센서는 회로에 대응되는 위치의 기판(110)의 후면(BACK SIDE)에 패드가 형성되므로 패드는 동일 영역에 정렬되어 있지 않으며, 패드 영역을 별도로 구비할 필요가 없다.

이하, 도 8을 참조하여, 본 발명의 또 다른 실시예에 따른 이미지 센서에 대해 설명한다. 도 8은 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 본 실시예는 상부 패드와 회로를 연결하는 컨택이 형성되어 있다는 점에서 본 발명의 일 실시예와 상이하다.

도 8을 참조하면, 본 실시예에 따른 이미지 센서는 회로부(II)의 기판(110)을 관통하는 컨택(452)과, 컨택(452) 상에 형성된 상부 패드(451)를 포함한다.

회로부(II) 기판(110)의 전면(FRONT SIDE)에는 층간 절연막(200) 및 회로(211, 212, 213, 215, 217)를 포함하는 절연 구조체가 배치되고, 컨택(452)은 기판(110)의 전면(FRONT SIDE)과 후면(BACK SIDE)를 관통하여 회로(211, 212, 213, 215, 217)를 노출시키는 컨택홀 내에 형성되어 회로(211, 212, 213, 215, 217)와 전기적으로 연결된다. 상부 패드(452)는 기판(110)의 후면(BACK SIDE)에 컨택(452)과 접하도록 형성된다. 따라서, 컨택(452)에 의해 상부 패드(452)와 회로(211, 212, 213, 215, 217)가 전기적으로 연결되며, 결과적으로 상부 패드(452)는 회로(211, 212, 213, 215, 217)의 상부에 위치하게 된다. 여기서, 컨택(452)은 회로를 이루는 다층의 배선 중 최상층에 위치하는 제1 배선(211)과 접할 수 있으나, 이에 한정되는 것은 아니며, 최상층에 위치하는 제1 배선(211)의 하부에 형성된 제2 배선(213) 또는 제3 배선(215) 등과 접촉하여도 무방하다. 본 실시예의 이미지 센서는 회로(211, 212, 213, 215, 217)와 접촉하는 별도의 컨택(452)을 구비하고, 컨택(452)을 통해 기판(110)의 후면(BACK SIDE)에 형성된 패드가 회로(211, 212, 213, 215, 217)와 전기적으로 연결된다.

이하, 도 9를 참조하여 본 발명의 또 다른 실시예에 따른 이미지 센서에 대해 설명한다. 도 9는 본 발명의 또 다른 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 본 실시예에 따른 이미지 센서는 절연 구조체 내에 하부 패드가 형성된다는 점에서 본 발명의 일 실시예와 상이하며, 이하에서는 상이한 점을 중심으로 설명한다.

도 9를 참조하면, 절연 구조체는 절연막(200), 회로(211, 212, 213, 215, 217), 및 하부 패드(153)를 포함하며, 기판(110) 내에는 컨택(452)이 형성되어 있다.

하부 패드(153)는 회로부(211, 212, 213, 215, 217)의 상부에 회로부(211, 212, 213, 215, 217)와 전기적으로 연결되도록 형성된다. 구체적으로, 하부 패드 컨택(154)을 통해 회로(211, 212, 213, 215, 217)와 연결된다. 이 때, 하부 패드 컨택(154)는 회로(211, 212, 213, 215, 217)를 구성하는 다층의 배선 중 최상층에 배치된 제1 배선(211)과 접촉될 수 있으나, 이에 한정되는 것은 아니다. 즉, 하부 패드 컨택(153)은 최상층에 배치된 제1 배선(211)이 아닌 제1 배선(211)의 하부에 형성된 제2 배선(213), 제3 배선(215) 또는 제4 배선(217)과 접촉하여도 무방하다.

컨택(452)은 기판(110)의 후면(BACK SIDE)와 전면(FRONT SIDE)를 관통하여 하부 패드(153)를 노출시키는 컨택홀 내에 형성되어 하부 패드(153)와 접촉할 수 있다. 이에 의해 하부 패드(253)와 전기적으로 연결된다. 컨택(452) 상에는 상부 패드(451)가 형성된다. 따라서, 컨택(452)에 의해 상부 패드(451)와 하부 패드(153)는 전기적으로 연결된다. 본 실시예는, 회로 상에 위치하는 별도의 하부 패드를 형성하여 상부 패드와 회로와의 전기적 연결이 용이할 수 있으며 접촉 저항을 감소시킬 수 있다.

이하, 도 10 내지 도 15를 참조하여 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법에 대해 설명한다. 도 10 내지 도 15는 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간구조물의 단면도들이다.

우선, 도 10을 참조하면, 기판(110)에 STI(Shallow Trench Isolation), DTI(Deep Trench Isolation) 등과 같은 소자 분리 영역(111)을 형성하여, 기판(110)에 수광부(I)과 회로부(II)를 정의한다.

이어서, 수광부(I) 내에 다수의 픽셀을 형성한다. 구체적으로, 수광부(I) 내에 광전 변환 소자(120), 예를 들어, 포토 다이오드(PD) 및 플로팅 확산 영역(130)을 형성하고, 수광부(I) 상에 다수의 게이트(140)를 형성한다. 이러한 게이트(140)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다.

이어서, 기판(110)의 전면(FRONT SIDE)에 절연 구조체(200, 210, 220, 230)를 형성한다. 구체적으로, 절연 구조체(200, 210, 220, 230)는 층간 절연막(200)과, 수광부(I) 상에 형성되고 순차적으로 적층된 다층의 배선(231, 232, 233)을 포함하는 배선층(230)과, 회로부(II) 상에 형성된 제1 회로(210) 및 제2 회로(220)를 포함한다. 여기서, 제1 회로(210)는 다수의 배선, 예를 들어, 제1 내지 제4 배선(211, 213, 215, 217) 및 배선 컨택(212)을 포함한다.

도 11을 참조하면, 절연 구조체(200, 210, 220, 230) 상에 지지 기판(300)을 접착한다.

구체적으로, 절연 구조체(200, 210, 220, 230) 상에 접착막(312)을 형성하여 표면을 평탄화한다. 지지 기판(300) 상에 접착막(311)을 형성한다. 그 후, 접착막(311, 312)끼리 서로 대향하도록 하여, 기판(110)과 지지 기판(300)을 접착시킨다.

도 12를 참조하면, 기판(110)의 상하를 반전시키고, 기판(110)의 후면(BACK SIDE)을 연마한다.

구체적으로, CMP(Chemical Mechanical Polishing), BGR(Back Grinding), 반응성 이온 에칭 혹은 이들의 조합을 이용하여 기판(110)의 후면을 연마한다. 연마되고 남은 기판(110)의 두께는 예를 들어, 약 3-5㎛일 수 있다.

도 13을 참조하면, 기판(110)의 후면(BACK SIDE)에 반사 방지막(181)을 형성한다. 예를 들어, CVD(Chemical Vapor Deposition) 방법을 이용해서, 약 50-200 Å 두께의 실리콘 산화막과, 약 300-500 Å 두께의 실리콘 질화막을 적층하여 형성할 수 있다.

이어서, 반사 방지막(181) 상에 버퍼막(182)을 형성한다. 예를 들어, CVD 방법을 이용해서, 약 3000-8000Å 두께의 실리콘 산화막을 적층하여 형성할 수 있다.

도 14를 참조하면, 회로부(II)에 기판(110)의 후면(BACK SIDE)과 전면(FRONT SIDE)을 관통하는 컨택홀(141, 142)을 형성한다.

구체적으로, 버퍼막(182) 상에 컨택홀이 형성될 영역이 정의된 포토 레지스트 패턴(미도시)을 형성하고, 포토레지스트 패턴을 이용하여 버퍼막(182), 반사 방지막(181), 기판(110)을 관통하고 회로(210, 220)를 노출하는 컨택홀(141, 142)을 형성한다. 컨택홀(141, 142)을 에칭할 때에는 이방성 에칭을 사용할 수 있다.

도 15를 참조하면, 기판(110)의 후면(BACK SIDE) 상에 상부 패드(151, 152)를 형성한다.

구체적으로, 버퍼막(182) 상에 컨택홀(141, 142)을 일부 또는 완전히 매립하는 상부 패드용 도전막(미도시)을 형성하고, 상기 상부 패드용 도전막 상에 상부 패드가 형성될 영역이 정의된 포토레지스트 패턴을 형성한 뒤, 상기 포토레지스트 패턴을 마스크로 상기 상부 패드용 도전막을 식각하여 컨택홀(141, 142)의 내부를 일부 또는 완전히 매립하면서 노출된 회로와 접촉하는 상부 패드(151, 152)를 형성할 수 있다.

도면에는 도시하지 않았으나, 수광부(I) 기판(110)의 후면(BACK SIDE)에 광전 변환 소자(도 4의 120)에 대응하도록 컬러 필러(도 4의 161)를 형성한다. 컬러 필터는 염색법, 안료분산법, 인쇄법 등을 이용하여 형성할 수 있다. 컬러 필터는 염색된 포토레지스트로 형성될 수 있으며, 레드, 그린, 블루의 3가지 컬러 중 하나로 형성될 수 있다. 이에 의해, 기판(110)의 후면(BACK SIDE)에는 각 광전 변환 소자에 대응되는 하나의 컬러 필터가 위치하게 된다. 이어서, 컬러 필터 상에 광투과성이 우수한 폴리이미드 계열 또는 폴리아크릴 계열의 폴리머를 사용하여 평탄화층(도 4의 162)을 형성할 수 있다. 그리고 나서, 평탄화층 상에 각각의 광전 변환 소자에 대응되도록 마이크로 렌즈(도 4의 171)를 형성한다. 마이크로 렌즈는 광투광성 포토레지스트를 이용하여 광전 변환 소자를 덮는 패턴들을 형성한 후, 리플로우시켜 형성할 수 있다. 이에 의해, 평탄화층 상에 일정한 곡률을 가지며 위로 볼록한 형태의 마이크로 렌즈를 형성할 수 있다.

본 발명의 다른 실시예 들에 따른 이미지 센서의 제조 방법은, 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법에 대한 설명으로부터 본 발명이 속하는 당업자가 용이하게 유추할 수 있으므로 설명을 생략한다.

도 16은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.

도 16을 참조하면, 프로세서 기반 시스템(1000)은 CMOS 이미지 센서(1110)의 출력 이미지를 처리하는 시스템이다. 시스템(1000)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다.

컴퓨터 시스템 등과 같은 프로세서 기반 시스템(1000)은 버스(1005)를 통해 입출력(I/O) 소자(1130)와 커뮤니케이션할 수 있는 마이크로프로세서 등과 같은 중앙 정보 처리 장치(CPU)(1120)를 포함한다. CMOS 이미지 센서(1110)는 버스(1005) 또는 다른 통신 링크를 통해서 시스템과 커뮤니케이션할 수 있다. 또, 프로세서 기반 시스템(1000)은 버스(1005)를 통해 CPU(1120)와 커뮤니케이션할 수 있는 RAM(1140), CD ROM 드라이브(1150) 및/또는 포트(1160)을 더 포함할 수 있다. 포트(1160)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. CMOS 이미지 센서(1110)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등과 함께 집적될 수 있다. 또, 메모리가 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩에 집적될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

I: 수광부 II: 회로부
110: 기판 151: 상부 패드
153: 하부 패드 452: 컨택
210, 220: 회로 200: 층간 절연막

Claims

전면과 후면이 정의되고, 픽셀을 포함하는 수광부 및 상기 수광부 주변의 상기 픽셀을 구동하는 회로가 형성되는 회로부를 포함하는 기판;
상기 회로부의 전면에 형성되고, 상기 회로를 포함하는 절연 구조체;
상기 절연 구조체 내에 상기 회로의 상단보다 상부에 위치하도록 배치되고, 상기 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드;
상기 회로부의 후면에 상기 회로의 상부에 위치하도록 배치된 상부 패드;
상기 회로부를 관통하여 상기 하부 패드를 노출시키는 컨택홀; 및
상기 컨택홀 내에 형성되고, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결하는 컨택을 포함하되,
상기 회로는 상기 컨택홀과 수직으로 비정렬(misalign)되도록 배치되는 이미지 센서.
제1항에 있어서,
상기 상부 패드는 상기 회로부에 형성되고, 별도의 패드 영역을 미포함하는 이미지 센서.
제2항에 있어서,
상기 상부 패드가 상기 회로부의 가장자리를 제외한 영역에 배치되는 이미지 센서.
제2항에 있어서,
복수의 상부 패드를 포함하고,
상기 복수의 상부 패드 중 적어도 하나 이상은 상기 상부 패드로부터 상기 수광부까지의 거리가 상기 회로부의 말단까지의 거리보다 가깝도록 배치된 이미지 센서.
제4항에 있어서,
상기 복수의 상부 패드 중 적어도 하나 이상은 상기 회로부의 가장자리에 배치된 이미지 센서.
전면과 후면이 정의되고, 픽셀을 포함하는 수광부 및 상기 수광부 주변의 상기 픽셀을 구동하는 회로가 형성되는 회로부를 포함하는 기판;
상기 회로부의 전면에 형성되고, 상기 회로를 포함하는 절연 구조체;
상기 절연 구조체 내에 상기 회로의 상단보다 상부에 위치하도록 배치되고, 상기 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드;
상기 회로부의 후면에 상기 회로의 상부에 위치하도록 배치된 상부 패드;
상기 회로부를 관통하여 상기 하부 패드를 노출시키는 컨택홀; 및
상기 컨택홀 내에 형성되고, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결하는 컨택을 포함하되,
상기 상부 패드 및 상기 하부 패드는 상기 회로와 중첩되는 부분을 포함하고,
상기 회로는 상기 컨택홀과 수직으로 비정렬되도록 배치되는 이미지 센서.
제6항에 있어서,
상기 상부 패드가 상기 회로부의 가장자리를 제외한 영역에 배치되는 이미지 센서.
제6항에 있어서,
복수의 상부 패드를 포함하고,
상기 복수의 상부 패드 중 적어도 하나 이상은 상기 상부 패드로부터 상기 수광부까지의 거리가 상기 회로부의 말단까지의 거리보다 가깝도록 배치된 이미지 센서.
픽셀을 포함하는 수광부와, 상기 수광부 주변의 상기 픽셀을 구동하는 회로가 형성되는 회로부를 포함하고, 전면과 후면이 정의된 기판;
상기 회로부의 기판의 전면에 형성된 구동 회로;
상기 기판의 전면에 형성되고, 상기 구동 회로의 상단보다 상부에 위치하도록 배치되고, 상기 구동 회로의 상단과 전기적으로 연결되도록 형성된 하부 패드;
상기 기판의 후면에 상기 구동 회로와 중첩되도록 배치되는 상부 패드; 및
상기 기판을 관통하여 상기 상부 패드와 상기 하부 패드를 전기적으로 연결하는 컨택을 포함하되,
상기 구동 회로는 상기 컨택과 수직으로 비정렬되도록 배치되는 이미지 센서.
제9항에 있어서,
상기 상부 패드와 상기 수광부 사이의 거리는 상기 상부 패드와 상기 회로부의 말단과의 거리보다 가까운 이미지 센서.