KR102072451B1 - 프로브카드 헤드블록 - Google Patents

프로브카드 헤드블록 Download PDF

Info

Publication number
KR102072451B1
KR102072451B1 KR1020180102823A KR20180102823A KR102072451B1 KR 102072451 B1 KR102072451 B1 KR 102072451B1 KR 1020180102823 A KR1020180102823 A KR 1020180102823A KR 20180102823 A KR20180102823 A KR 20180102823A KR 102072451 B1 KR102072451 B1 KR 102072451B1
Authority
KR
South Korea
Prior art keywords
probe
guide
layer
guide hole
layers
Prior art date
Application number
KR1020180102823A
Other languages
English (en)
Inventor
심상범
임창민
추성일
강신교
Original Assignee
주식회사 에스디에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스디에이 filed Critical 주식회사 에스디에이
Application granted granted Critical
Publication of KR102072451B1 publication Critical patent/KR102072451B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브카드 헤드블록이 개시된다. 일 실시예에 따르면, 상부 프로브 가이드와, 상부 프로브 가이드의 하부에 이격되어 형성되는 하부 프로브 가이드와, 상기 상,하부 프로브 가이드에 상,하부가 결합되는 프로브를 포함하고, 상,하부 프로브 가이드 각각은 다수의 층으로 형성되며, 다수의 층 각각은 상기 프로브가 끼워지는 가이드홀이 각기 형성되며, 각층 별 가이드홀의 형상 및 위치를 상이하게 형성하여 프로브가 휘어질 수 있고, 프로브의 단부가 가이드홀에 끼워져 고정될 수 있도록 한다.

Description

프로브카드 헤드블록{Probe Card Head Block}
개시되는 내용은 프로브카드 헤드블록에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼를 구성하는 반도체 소자들과 접촉되면서 전기적 신호를 인가하여 전기적 특성을 검사하여 불량을 검사하는 프로브 카드에 형성된 다수의 접점의 이상 유무를 판독하여 불량 검사를 수행할 수 있도록 하는 프로브카드 헤드블록에 관한 것이다.
본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.
반도체 소자들은 웨이퍼 단위의 공정 완료 후 최종 패키지(Package) 전 즉, 공정 수율 및 전기적 신호의 이상 유무를 판별하기 위해 제품의 테스트를 거치게 되는데 측정하려는 소자의 패드 면에 접촉하여 소자의 상태를 측정하는 프로브 카드가 사용된다.
그러나 최근 반도체 기술의 발달에 따라 점차 회로의 집적화 및 미세화가 이루어지면서 전체 크기를 줄이기 위해 여러개의 칩을 PCB위에 실장한 후 한번에 패키징하는 SIP(System In Package)와 패키지를 적층하는 POP (Package On Package), WLCSP(Wafer Level Chip Scale Package)가 사용되고 있다.
반도체 부품의 두께를 줄이기 위해 여러개의 칩을 적층한 후 패키징하는 WLCSP, 와이어 대신 솔더 볼을 이용해 칩을 PCB에 곧바로 연결시키는 플립 칩(Flip Chip), POP, MCP가 주로 사용되고 있다.
반도체 소자의 집적도를 높이는 방법으로 칩들을 적층하여 와이어 본딩하는 MCP와 패키지를 적층하는 POP가 일반적으로 사용되지만 최근 처리속도를 높이기 위한 방법으로 두 개 이상의 칩을 수직으로 적층하고 실리콘을 관통하는 전극을 통하여 회로를 연결하는 TSV 기술이 적용되기 시작하였다.
또한 최근 애플사가 새롭게 채용하여 화제가 된, 칩 바깥쪽에 패키지 I/O 단자를 배치시키는 형태인 FoWLP(Fan out wafer level package)기술이 각광받고 있다.
이는 칩의 크기가 작아지더라도 표준화 된 볼 레이아웃을 그대로 사용할 수 있고, 패키지 공정이 간단하면서도 얇은 두께를 구현할 수 있는 장점이 있다.
앞서 서술한 반도체 패키징 기술의 전환기를 맞아 웨이퍼 레벨 반도체 검사 기술 또한 새로운 요구가 지속되고 있다.
3D 집적화 SOC(System on chip) 반도체는 격자형 배열로 구성된 micro bump 및 Cu pillar 형태의 단자가 구성되며, 이러한 단자를 통하여 여러개의 반도체 소자 또는 기판을 접합 연결 및 적층하게 된다.
패키지 전단계의 반도체 검사는 micro bump 및 Cu pillar에 미세 탐침을 접촉하여 테스트 장비와 연결하게 되는데, 이때 사용되는 탐침은 단자의 격자배열 구조상 수직형으로 될 수밖에 없고, 또한 수직형의 구조상 수평형에 비해 탐침력이 높아 단자 및 패턴의 파손 가능성이 높아진다.
따라서 탐침핀은 단자 내 회로 파손 방지를 위해 저접촉력을 구현하면서도 안정적인 신호 전송을 위한 저접촉저항 특성을 가져야하며, 또한 단자의 미세 피치 대응을 위해서는 정밀한 탐침핀 가이드 제작이 요구된다.
미세 탐침핀 가이드는 일반적으로 Ferrotec社(일본)의 특수 세라믹 소재를 사용하며 정밀 기계 드릴링 가공을 통해 제작된다.
그러나 최근 100㎛ 이하의 초미세 피치 대응을 위하여 MEMS 탐침핀과 함께 새로운 가이드 소재와 레이저 드릴링이 적용되는 추세로 미국과 유럽 업체들이 기술을 선도하고 있고, 국내는 소재 및 제작 기술개발이 시작되고 있는 단계에 있다.
한편 도 4에 도시된 바와 같이, 수직형 프로브 카드는,
상부의 보강판(110')과, 보강판(110')의 하부에 연결된 피씨비(120'), 피씨비(120')의 하부에 연결된 인터포저(130')와, 인터포저(130')의 하부에 연결된 공간변환기(140'), 그리고 공간변환기(140')의 하부에 연결되며 다수의 수직형 프로브(6')가 형성된 프로브 헤드블록(P')으로 구성된다.
종래 프로브카드의 헤드블록(P')은, 도 5 및 도 6에 도시된 바와 같이,
다수의 홀이 형성된 하부 프로브 가이드(2')와, 하부 프로브 가이드(2')의 상부에 이격되어 형성된 필름(4')과, 필름(4')의 상면에 형성되는 상부 프로브 가이드(8') 및 하부 프로브 가이드(2'), 필름(4'), 상부 프로브 가이드(8')를 관통하여 결합되는 다수의 프로브(6')로 이루어진다.
필름(4')을 통하여 프로브(6') 하부가 하부 프로브 가이드(2')에 조립되고 상부 프로브 가이드(8')는 다수의 프로브(6') 상부에 홀을 일괄 정렬하여 조립된다.
프로브(6')는 경사지게 형성되어 상부와 하부가 각기 상부 프로브 가이드(8')와 하부 프로브 가이드(2')에 고정된다.
또한 프로브의 스트레스 감소, 접촉 반력 및 구동 방향 제어를 위해 프로브를 휘어지게 형성하는 공정이 요구되는 이또한 작업공수가 많이 소요되고, 프로브의 정밀도가 낮아지는 단점이 있었다.
다수의 프로브(6')의 단부가 마모되어 하부 프로브 가이드(2')와 거의 동일한 길이가 될 경우 접점성능이 저하되므로 프로브를 교체하여야 하므로 유지 보수의 비용이 많이 소요되는 단점이 있었다.
종래 상, 하부 프로브 가이드(8')(2')에 형성되는 가이드홀(H')은 기계 가공에 의존했으므로 기계 드릴링에 의해 원형 구조만 가능하였고, 100㎛ 피치 이상에 대응되었다.
근래에는 레이저 드릴링에 의해 사각형의 가이드홀을 형성하는 것이 필요하게 되었다.
이렇게 레이저 드릴링을 할 경우 100㎛ 피치 이하의 초정밀 가공이 가능해진다.
아울러 프로브는 단면이 사각형인 금속선재이며, 가이드홀 보다 작은 단면적으로 형성된다.
따라서 도 6에 도시된 바와 같이, 프로브(6')를 가이드홀(H')에 끼움결합시킨 후 각 프로브(6')는 정렬되지 않은 상태로 결합되어 있으므로 이를 균일하게 정렬시키기 위해 가이드홀(H')의 한쪽 방향에 밀착시켜 다수의 프로브(6')를 균일하게 정렬시키는 공정이 요구되었다.
종래 기술은 가이드홀의 공차가 크고 프로브와 가이드 간 유격이 많이 존재하므로 정밀도와 구동 안정성이 낮고, 미세피치 대응 어려움이 있었다.
또한 종래에는 가이드홀을 가공함에 있어서, 사각형의 레이저 가공을 하게 되면 레이저의 스팟 사이즈 및 여러 조건에 따라 모서리에 일정한 라운드 현상이 나타나게 되고, 이로 인해 프로브의 불균일한 정렬 및 구동 불안정성이 나타날 우려가 있었다.
한국특허등록 10-1416477호
개시되는 내용은, 프로브의 스트레스 감소와 적절한 접촉 반력 구현을 위해 프로브의 휘어짐 정도를 하부 프로브 가이드에 의해 조절할 수 있고, 프로브가 상,하부 프로브 가이드의 가이드홀에 삽입되며 적정한 텐션을 유지할 수 있는 프로브카드 헤드블록을 제공한다.
한편 개시되는 내용은, 가이드홀을 사각형으로 레이저 드릴링하되 모서리의 한부분만 오버 컷하고 프로브 조립시 정렬을 2방으로 하여 프로브의 구동 안정성과 프로브의 미세 피치를 확보할 수 있도록 하는 프로브카드 헤드블록을 제공한다.
한편 개시되는 내용은, 프로브의 팁이 마모될 경우 상,하부 프로브 가이드의 레이어를 일부 제거하고 팁을 재가공하여 복원이 가능하도록 함으로써 수명이 연장될 수 있는 프로브카드 헤드블록을 제공한다.
실시예의 목적은, 상부 프로브 가이드와, 상부 프로브 가이드의 하부에 이격되어 형성되는 하부 프로브 가이드와, 상기 상,하부 프로브 가이드에 상,하부가 결합되는 프로브를 포함하고, 상,하부 프로브 가이드 각각은 다수의 층이 적층되어 다층으로 형성되며, 프로브가 끼워지는 가이드홀이 각기 형성되며, 다수의 층을 개별적으로 홀가공하여 프로브의 구동을 안전하게 제어하고, 굴절 방향 및 tip의 패드 접촉 방향 등을 조절할 수 있도록 한 프로브카드 헤드블록에 의해 달성될 수 있다.
개시된 실시예에 따르면, 필름을 배제하여 공정을 간결화시킬 수 있어 작업능률의 향상과 조립단가를 절감할 수 있고, 미세피치 대응이 정밀해질 수 있으며, 안전성과 수명의 향상을 도모할 수 있는 효과가 있다.
도 1은 실시예에 따르는 프로브 헤드블록을 나타낸 단면도,
도 2는 실시예에 따르는 프로브 헤드블록의 작용을 보여주는 도면,
도 3은 실시예에 따르는 프로브 헤드블록에서 프로브와 상,하부 프로브 가이드의 결합과정을 순서대로 나타낸 부분 확대도,
도 4는 수직형 프로브 카드를 나타낸 도면,
도 5는 종래 프로브 헤드블록을 나타낸 단면도,
도 6은 종래 프로브 헤드블록에서 가이드홀의 일 형태를 보여주는 확대 평면도.
이하 바람직한 실시예를 첨부된 도면을 토대로 상세하게 설명하면 다음과 같다.
하기에서 설명될 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위한 것이며, 이로 인해 본 발명의 기술적인 사상 및 범주가 한정되는 것을 의미하지는 않는다.
또한, 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있으며, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있고, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 함을 밝혀둔다.
첨부된 도 1은 실시예에 따르는 프로브 헤드블록을 나타낸 단면도, 도 2는 실시예에 따르는 프로브 헤드블록의 작용을 보여주는 도면, 도 3은 실시예에 따르는 프로브 헤드블록에서 프로브와 상,하부 프로브 가이드의 결합과정을 순서대로 나타낸 부분 확대도이다.
도 1에 도시된 바와 같이, 실시예에 따르는 프로브카드 헤드블록은,
상부 프로브 가이드(100)와, 상부 프로브 가이드(100)의 하부에 이격되어 형성되는 하부 프로브 가이드(200)와, 상기 상,하부 프로브 가이드(100,200)에 상,하부가 결합되는 프로브(300)를 포함한다.
상,하부 프로브 가이드(100,200) 각각은 세라믹과 같은 비금속 절연소재로 이루어져 판형상이다.
또한 각 상,하부 프로브 가이드(100,200)는 다수의 층이 적층되어 다층으로 형성된다.
그리고 상,하부 프로브 가이드(100,200) 각각은 프로브(300)가 끼워지는 가이드홀(6)이 다수의 층마다 각기 형성된다.
일 실시 예를 설명하면, 도 2의 확대도에 도시된 바와 같이, 하부 프로브 가이드(200)를 다수의 층으로 형성하고, 각 층 마다 가이드홀(6)의 형성되는 위치 및 형상을 각기 상이하게 함으로써 단차를 갖도록 배치함으로써 하부 층으로 갈수록 각 가이드홀은 점차 직경이 작아지게 형성된다.
따라서 각 층의 가이드홀에 삽입되는 프로브(300)는 비스듬하게 휘어질 수 있고, 프로브(6)의 단부가 삽입된 상태로 유지될 수 있다.
한편 다른 실시 예를 설명하면, 도 2에 도시된 바와 같이, 하부 프로브 가이드(200)를 구성하는 다수의 층 각각을 각기 상이한 거리만큼 개별적으로 이동시키면 각 층의 가이드홀이 서로 단차지게 엇갈려 배치되므로 각 가이드홀에 삽입되는 프로브(300)가 자연스럽게 휘어지게 되고, 가장 외층(210)의 가이드홀(61)에 프로브(300)의 하부가 삽입된다.
이렇게 각 가이드홀(6)의 단차진 형상으로 인해 프로브(300)는 적정한 휘어짐 상태를 가지면서 프로브(300)의 단부가 가이드홀(6)에 삽입된 상태이고, 상,하단부, 상,하단 팁에 대상물(예를들어 공간변환기의 보드 등)이 닿는 가압 접촉시 프로브(300)의 형상이 변형될 수 있도록 적당한 텐션을 발휘하게 된다.
일 예를 설명하면, 하부 프로브 가이드(200)를 형성하는 다수의 층은,
하부에 배치되며 제1가이드홀(61)이 형성된 제1층(210);
상기 제1층(210)의 상면에 적층되며 제2가이드홀(62)이 형성된 제2층(220);
상기 제2층(220)의 상면에 적층되며 제3가이드홀(63)이 형성된 제3층(230);
상기 제3층(230)의 상면에 적층되며 다수의 제4가이드홀(64)이 형성된 제4층(240);으로 구성되며,
상기 제1 내지 제4가이드홀(61,62,63,64)은 일부분이 각기 겹치되 점차 어긋나게 배열됨으로써 프로브(300)의 팁을 삽입될 수 있게 된다.
따라서 도 2의 확대도를 참조해보면, 제1층(210), 제2층(220), 제3층(230), 제4층(240)에 각기 형성된 제1 내지 제4가이드홀(61,62,63,64)의 형성 위치를 각기 일정 부분씩 겹치면서 점차 경사지게 형성되도록 함으로써 제1 내지 제4가이드홀(61,62,63,64)이 어긋나면서 일부는 직경이 좁아지게 되므로 프로브(300)를 적당한 경사를 갖도록 하면서 결합시키게 된다.
한편 상,하부 프로브 가이드(100,200)를 구성하는 각각의 층은 서로 분리될 수 있다.
즉, 제1층(210) 내지 제4층(240)은 각기 분리되어 탈거될 수 있도록 한다.
따라서 프로브(300)의 팁이 마모되었을때 하부의 제1층(210)부터 순차적으로 탈거함으로써 프로브(300)의 팁의 노출길이를 확보할 수 있으므로 상,하부 프로브 가이드(100,200)를 교체할 필요없이 계속 사용할 수 있게 된다.
도 3에 도시된 바와 같이, 가이드홀(6)은 레이저 가공에 의해 상,하부 프로브 가이드(100,200)의 일부위가 천공되어 형성된다.
일 예에 따르면 도 3에 도시된 바와 같이 2×2개의 가이드홀(6)이 형성된다.
가이드홀(6)은 두 변이 만나서 소정의 각도를 형성하는 다각형으로 형성된다.
일 예로는 도 3에 도시된 바와 같이, 가이드홀(6)은 정사각형으로 형성되며 내측에 90도 각도의 모서리가 4개 형성된다.
가이드홀(6)의 모서리 중 어느 하나의 모서리에 확장홈(63)이 형성된다.
확장홈(63)은 모서리로부터 더 안쪽으로 컷팅 가공하여 호형으로 형성된다.
각 가이드홀(6)의 확장홈(63)은 동일한 위치에 형성되어야 한다.
이렇게 가이드홀(6) 마다 확장홈(63)을 형성함으로써 프로브(300) 조립시 상기 확장홈에 프로브(300)의 모서리 부위가 삽입되도록 하여 프로브(300)의 결합위치가 일정하게 정렬시킬 수 있다.
도 3의 (a)에 도시된 바와 같이 최초에는 가이드홀(6)에 프로브(300)가 삽입되어 비균일한 배치형태를 보이게 된다.
이후 도 3의 (b)에 도시된 바와 같이, 상부 프로브 가이드(100) 또는 하부 프로브 가이드(200)를 움직여서 각 프로브(300)를 확장홈(63)의 하부 모서리에 위치하도록 1차 정렬시킨다.
이후 도 3의 (c)에 도시된 바와 같이, 상부 프로브 가이드(100) 또는 하부 프로브 가이드(200)를 움직여서 확장홈(63)에 프로브(300)의 일측 모서리가 삽입되도록 2차 정렬시킴으로써 다수의 프로브(300)가 동일한 확장홈(63)에 각기 삽입되어 균등하게 정렬될 수 있는 것이다.
또는 도 2의 확대도에 도시된 바와 같이, 하부 프로브 가이드(200)를 구성하는 다수의 제1층(210), 제2층(220), 제3층(230), 제4층(240)별로 홀가공 위치를 상이하게 하여 최하단의 가이드홀(61)에 프로브(300)의 하단 팁이 끼워지고, 각 층의 제1 내지 제4가이드홀(61,62,63,64)이 경사지게 형성됨으로써 프로브가 휘어질 수 있도록 제어할 수 있다.
즉, 제1층(210), 제2층(220), 제3층(230), 제4층(240)에 각기 형성된 1 내지 제4가이드홀(61,62,63,64)의 형성 위치를 각기 일정 부분씩 겹치면서 점차 경사지게 형성되도록 함으로써 제1 내지 제4가이드홀(61,62,63,64)이 어긋나면서 일부는 직경이 좁아지게 되므로 프로브(300)가 끼움결합될 수 있다.
비록 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정 및 변형이 가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 청구의 범위에 속함은 자명하다.
6 : 가이드홀 7 : 확장홀
100 : 상부 프로브 가이드 200 : 하부 프로브 가이드
210 : 제1층 220 ; 제2층
230 : 제3층 240 : 제4층
300 ; 프로브

Claims (6)

  1. 상부 프로브 가이드와, 상부 프로브 가이드의 하부에 이격되어 형성되는 하부 프로브 가이드와, 상기 상,하부 프로브 가이드를 연결하는 프로브를 포함하고,
    상기 상,하부 프로브 가이드 각각은 다수의 층으로 형성되며,
    상기 다수의 층 각각은 상기 프로브가 끼워지는 가이드홀이 각기 형성되며,
    각층 별 가이드홀의 형상 및 위치를 상이하게 형성하여 프로브가 휘어질 수 있고, 프로브의 단부가 가이드홀에 끼워질 수 있도록 한 것이며,
    상기 각층 별 형성되는 가이드홀은
    하부 층으로 갈수록 직경이 작아지게 형성되고, 단차를 갖도록 배치되는 것이며,
    각 층별 형성되는 가이드홀의 형성 위치를 각기 일정 부분씩 겹치면서 점차 경사지게 형성되도록 하여 각 층별 형성되는 가이드홀이 어긋나면서 일부는 직경이 좁아지게 되어, 상기 프로브를 경사를 갖도록 하면서 결합시키고,
    상기 각 층별 형성되는 가이드홀은 정사각형으로 형성되며,
    내측에 만곡 형상으로 된 모서리가 4개 형성되고,
    상기 가이드홀의 모서리 중 어느 하나의 모서리에 확장홈이 형성된 것으로,
    상기 확장홈은 모서리로부터 더 안쪽으로 컷팅 가공하여 호형으로 형성되고,
    각 가이드홀의 확장홈은 동일한 위치에 형성되며,
    상기 프로브 조립시 상기 확장홈에 프로브의 모서리 부위가 삽입되도록 하여 프로브의 결합위치가 일정하게 정렬시킬 수 있도록 한 것을 특징으로 하는 프로브카드 헤드블록.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 다수의 층은 각기 개별적으로 이동될 수 있도록 분리형성되고,
    상기 다수의 층을 각기 이동시켜 각 가이드홀이 서로 어긋나게 배열될 수 있도록 한 것을 특징으로 하는 프로브카드 헤드블록.
  6. 제 5항에 있어서,
    상기 다수의 층은,
    하부에 배치되며 제1가이드홀이 형성된 제1층;
    상기 제1층의 상면에 적층되며 제2가이드홀이 형성된 제2층;
    상기 제2층의 상면에 적층되며 제3가이드홀이 형성된 제3층;
    상기 제3층의 상면에 적층되며 제4가이드홀이 형성된 제4층;로 구성되며,
    상기 제1 내지 제4가이드홀은 일부분이 각기 겹치되 점차 어긋나게 배열되어 이루어지는 것을 특징으로 하는 프로브카드 헤드블록.
KR1020180102823A 2018-07-27 2018-08-30 프로브카드 헤드블록 KR102072451B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180087553 2018-07-27
KR20180087553 2018-07-27

Publications (1)

Publication Number Publication Date
KR102072451B1 true KR102072451B1 (ko) 2020-02-04

Family

ID=69570883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102823A KR102072451B1 (ko) 2018-07-27 2018-08-30 프로브카드 헤드블록

Country Status (1)

Country Link
KR (1) KR102072451B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349333B1 (ko) * 2021-04-30 2022-01-11 (주)피티앤케이 프로브 핀과 프로브 핀의 제조방법
KR20230076578A (ko) 2021-11-24 2023-05-31 주식회사 에스디에이 스크류 프로브가 구비된 프로브카드 및 이의 제조방법
KR20230158977A (ko) 2022-05-13 2023-11-21 주식회사 프로이천 절연케이블 기반의 프로브카드

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090410A (ja) * 2000-09-13 2002-03-27 Nidec-Read Corp 基板検査用検査治具および該検査治具を備えた基板検査装置
KR20080063411A (ko) * 2005-11-16 2008-07-03 니혼덴산리드가부시키가이샤 기판 검사용 지그 및 검사용 프로브
KR101416477B1 (ko) 2013-05-15 2014-07-09 주식회사 에스디에이 프로브 카드
KR20140114288A (ko) * 2013-03-18 2014-09-26 일본전자재료(주) 프로브 카드용 가이드판
KR20150037736A (ko) * 2012-07-26 2015-04-08 히오끼 덴끼 가부시끼가이샤 프로브 유닛, 기판 검사 장치 및 프로브 유닛 제조 방법
KR20170125070A (ko) * 2015-03-13 2017-11-13 테크노프로브 에스.피.에이. 상이한 작동 조건 하에서 각각의 가이드 구멍 내에서 개선된 슬라이드 이동을 하고 테스트 헤드 내에서 프로브를 정확히 유지하는 수직형 프로브를 구비한 테스트 헤드
KR20180004753A (ko) * 2015-05-07 2018-01-12 테크노프로브 에스.피.에이. 특히 감소된 피치 적용을 위한, 수직형 프로브를 구비한 테스트 헤드

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090410A (ja) * 2000-09-13 2002-03-27 Nidec-Read Corp 基板検査用検査治具および該検査治具を備えた基板検査装置
KR20080063411A (ko) * 2005-11-16 2008-07-03 니혼덴산리드가부시키가이샤 기판 검사용 지그 및 검사용 프로브
KR20150037736A (ko) * 2012-07-26 2015-04-08 히오끼 덴끼 가부시끼가이샤 프로브 유닛, 기판 검사 장치 및 프로브 유닛 제조 방법
KR20140114288A (ko) * 2013-03-18 2014-09-26 일본전자재료(주) 프로브 카드용 가이드판
KR101416477B1 (ko) 2013-05-15 2014-07-09 주식회사 에스디에이 프로브 카드
KR20170125070A (ko) * 2015-03-13 2017-11-13 테크노프로브 에스.피.에이. 상이한 작동 조건 하에서 각각의 가이드 구멍 내에서 개선된 슬라이드 이동을 하고 테스트 헤드 내에서 프로브를 정확히 유지하는 수직형 프로브를 구비한 테스트 헤드
KR20180004753A (ko) * 2015-05-07 2018-01-12 테크노프로브 에스.피.에이. 특히 감소된 피치 적용을 위한, 수직형 프로브를 구비한 테스트 헤드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349333B1 (ko) * 2021-04-30 2022-01-11 (주)피티앤케이 프로브 핀과 프로브 핀의 제조방법
WO2022231259A1 (ko) * 2021-04-30 2022-11-03 (주)피티앤케이 프로브 핀과 프로브 핀의 제조방법
KR20230076578A (ko) 2021-11-24 2023-05-31 주식회사 에스디에이 스크류 프로브가 구비된 프로브카드 및 이의 제조방법
KR20230158977A (ko) 2022-05-13 2023-11-21 주식회사 프로이천 절연케이블 기반의 프로브카드

Similar Documents

Publication Publication Date Title
KR102072451B1 (ko) 프로브카드 헤드블록
US8723538B2 (en) Probe head formation methods employing guide plate raising assembly mechanism
US8945953B2 (en) Method of manufacturing semiconductor device
US20070278641A1 (en) Side Stacking Apparatus and Method
KR20040093738A (ko) 본드 패드를 구비한 반도체 디바이스 및 그를 위한 방법
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
TW201737446A (zh) 具有多個共面中介元件的半導體封裝
JP5049573B2 (ja) 半導体装置
US10679972B2 (en) Method of manufacturing multi-chip package
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
JP2008218882A (ja) 半導体装置
KR20140020626A (ko) 3d 반도체 패키지
US9530746B2 (en) Chip mounting structure and manufacturing method therefor
US7514800B2 (en) Semiconductor device and wire bonding method therefor
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
KR20200060774A (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
JP2007036252A (ja) 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法
JP2008060483A (ja) 半導体装置の実装構造体およびその製造方法
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
JP2008243925A (ja) 半導体装置及びその製造方法
US20190057920A1 (en) Semiconductor package and method for manufacturing the same
TWI555101B (zh) 封裝結構及其製法
TWI733239B (zh) 探針卡頭部塊體
JP2004235441A (ja) 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
KR20080076449A (ko) 연결체 본딩 방법

Legal Events

Date Code Title Description
GRNT Written decision to grant