KR102071573B1 - 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법 - Google Patents

외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법 Download PDF

Info

Publication number
KR102071573B1
KR102071573B1 KR1020130067618A KR20130067618A KR102071573B1 KR 102071573 B1 KR102071573 B1 KR 102071573B1 KR 1020130067618 A KR1020130067618 A KR 1020130067618A KR 20130067618 A KR20130067618 A KR 20130067618A KR 102071573 B1 KR102071573 B1 KR 102071573B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
clock signal
reference time
adjustment
Prior art date
Application number
KR1020130067618A
Other languages
English (en)
Other versions
KR20140145338A (ko
Inventor
배종곤
강원식
김양효
우재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130067618A priority Critical patent/KR102071573B1/ko
Priority to US14/287,333 priority patent/US9466263B2/en
Priority to TW103119727A priority patent/TWI638344B/zh
Priority to JP2014121536A priority patent/JP6591145B2/ja
Publication of KR20140145338A publication Critical patent/KR20140145338A/ko
Priority to US15/274,551 priority patent/US10269292B2/en
Application granted granted Critical
Publication of KR102071573B1 publication Critical patent/KR102071573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

디스플레이 드라이버 IC는 제1클락 신호를 생성하는 오실레이터와, 외부로부터 입력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 주파수 보상 회로를 포함하고, 상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수를 조절할 수 있다.

Description

외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 IC, 이를 포함하는 장치, 및 이들의 동작 방법{DISPLAY DRIVER IC FOR CONTROLLING A FREQUENCY OF AN OSCILLATOR USING AN EXTERNAL CLOCK SIGNAL, DEVICE HAVING THE SAME, AND METHODS THEREOF}
본 발명의 개념에 따른 실시 예는 주파수 조절 기술에 관한 것으로, 특히 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 IC, 이를 포함하는 장치, 및 이들의 동작 방법에 관한 것이다.
최근 HDTV급의 초고해상도 디스플레이 모듈을 포함하는 스마트폰 또는 태블릿 PC(tablet personal computer)가 출시됨에 따라, 모바일 디스플레이는 WVGA (Wide Video Graphics Array)급 또는 풀-HD(full-high definition)급으로 발전하고 있다.
따라서, 상기 모바일 디스플레이에 적합한 디스플레이 드라이버 IC (integrated circuit)의 개발이 요구되고 있다. 상기 디스플레이 드라이버 IC는 평면 디스플레이 패널을 구동 또는 제어할 수 있는 전자 회로를 의미한다.
본 발명이 이루고자 하는 기술적인 과제는 외부 클락 신호를 이용하여 공정 변화(process variation), 전압(voltage) 변화, 및 온도(temperature) 변화에 둔감한 주파수를 갖는 내부 클락 신호를 생성할 수 있는 오실레이터를 포함하는 디스플레이 드라이버 IC, 이를 포함하는 장치, 및 이들의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC는 제1클락 신호를 생성하는 오실레이터와, 외부로부터 입력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 주파수 보상 회로를 포함하고, 상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수를 조절한다.
실시 예에 따라 상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수에 관련된 RC 값을 조절하는 RC 제어 회로를 포함한다.
다른 실시 예에 따라 상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수에 관련된 전류의 양을 조절하는 전류 제어 회로를 포함한다.
상기 디스플레이 드라이버 IC는 MIPI®(Mobile Industry Processor Interface(MIPI®)) 표준에 적합한 상기 제2클락 신호를 상기 주파수 보상 회로로 전송하기 위한 MIPI 인터페이스를 더 포함한다.
상기 주파수 보상 회로는 기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 기준 시간 설정 회로와, 상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 기준 동기 신호 생성 회로와, 상기 기준 동기 신호의 한 주기 동안 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 카운터와, 상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 주파수 계산 회로와, 상기 타겟 주파수와 상기 계산된 주파수를 이용하여 상기 조절 신호를 생성하는 조절 신호 생성 회로를 포함한다.
상기 기준 시간 설정 신호는 상기 제2클락 신호의 주파수와 주기 중에서 적어도 하나를 나타내는 신호와 상기 제2클락 신호의 토글링 회수를 나타내는 신호를 포함하고, 상기 기준 시간 설정 신호는 프로그램가능하다.
상기 조절 신호 생성 회로는 상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 오프셋 계산 회로와, 상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 조절 신호 생성기를 포함한다.
본 발명의 실시 예에 따른 휴대용 전자 장치는 디스플레이 드라이버 IC와, 상기 디스플레이 드라이버 IC의 동작을 제어하는 애플리케이션 프로세서를 포함한다.
상기 디스플레이 드라이버 IC는 제1클락 신호를 생성하는 오실레이터와, 상기 애플리케이션 프로세서로부터 출력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 주파수 보상 회로를 포함하고, 상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수를 조절한다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC의 주파수 조절 방법은 제1클락 신호를 생성하는 단계와, 시리얼 인터페이스를 통해 외부로부터 입력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하는 단계와, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 단계와, 상기 조절 신호를 이용하여 상기 제1클락 신호의 주파수를 조절하는 단계를 포함한다.
상기 계산하는 단계는 기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 단계와, 상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 단계와, 상기 기준 동기 신호의 한 주기 동안, 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 단계와, 상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 단계를 포함한다.
상기 조절 신호를 생성하는 단계는 상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 단계와, 상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 휴대용 전자 장치의 동작 방법은 제1클락 신호를 생성하는 (a) 단계와, 시리얼 인터페이스를 통해 애플리케이션 프로세서로부터 전송된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 (b) 단계와, 상기 조절 신호를 이용하여 상기 제1클락 신호의 주파수를 조절하는 (c) 단계를 포함한다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC는 외부 클락 신호를 이용하여 오실레이터의 클락 신호의 주파수를 공정 변화, 전압 변화, 및 온도 변화에 둔감하게 실시간으로 조절할 수 있는 효과가 있다.
따라서, 상기 오실레이터는 일정한 주파수를 갖는 내부 클락 신호를 생성할 수 있으므로, 상기 디스플레이 드라이버 IC에 의해 구동되는 디스플레이에서 발생하는 플리커(flicker)를 줄일 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도를 나타낸다.
도 2는 도 1의 주파수 보상 회로의 블록도를 나타낸다.
도 3은 도 2의 주파수 보상 회로에서 사용되는 신호들의 타이밍 도이다.
도 4는 도 2의 오실레이터의 일 실시 예를 나타낸다.
도 5는 도 2의 오실레이터의 다른 실시 예를 나타낸다.
도 6은 도 5의 전류 제어 회로의 실시 예를 나타낸다.
도 7은 도 5의 오실레이터에서 사용되는 신호들의 타이밍 도이다.
도 8은 본 발명의 다른 실시 예에 따른 디스플레이 시스템의 블록도를 나타낸다.
도 9는 본 발명의 실시 예에 따른 디스플레이 시스템의 동작을 설명하기 위한 플로우차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 시스템의 블록도를 나타낸다.
도 1을 참조하면, 디스플레이 시스템(100)은 디스플레이 드라이버 IC(200), 애플리케이션 프로세서(300) 및 디스플레이 패널(400)을 포함한다.
디스플레이 시스템(100)은 디스플레이 패널(400)을 포함하는 휴대용 전자 장치로 구현될 수 있다.
상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 또는 e-북(e-book)으로 구현될 수 있다.
디스플레이 드라이버 IC(200)는 프로세서, 예컨대 애플리케이션 프로세서 (300)의 제어에 따라 디스플레이 데이터를 디스플레이 패널(400)에 디스플레이할 수 있다. 디스플레이 드라이버 IC(200)가 모바일 장치(mobile device)에 사용될 때, 디스플레이 드라이버 IC(200)는 모바일 디스플레이 드라이버 IC로 불릴 수도 있다.
디스플레이 드라이버 IC(200)는 직렬 인터페이스(210), 오실레이터(220), 로직 회로(230), 및 적어도 하나의 그래픽 메모리(241과 243)를 포함한다.
디스플레이 드라이버 IC(200)의 직렬 인터페이스(210)는 애플리케이션 프로세서(300)의 직렬 인터페이스(310)와 직렬 통신을 수행한다.
각 직렬 인터페이스(210과 310)는 MIPI(Mobile Industry Processor Interface(MIPI®)), MDDI(Mobile Display Digital Interface), 디스플레이포트 (DisplayPort), 또는 임베디드 디스플레이포트(Embedded DisplayPort(eDP)) 등과 같은 직렬 인터페이스(serial interface)에 적합한 인터페이스일 수 있다.
예컨대, 각 직렬 인터페이스(210과 310)는 MIPI® 인터페이스 또는 DSI (display serial interface(DSI))일 수 있다.
오실레이터(220)는 제1클락 신호(OSC)를 생성한다.
로직 회로(230)는 디스플레이 드라이버 IC(200)의 동작에 필요한 제어 신호들을 생성할 수 있는 전자 회로를 의미하고, 로직 회로(230)는 주파수 보상 회로 (231)를 포함할 수 있다.
주파수 보상 회로(231)는 디스플레이 드라이버 IC(200)의 외부로부터 입력된 제2클락 신호(RCLK)를 이용하여 오실레이터(220)에서 생성된 제1클락 신호(OSC)의 현재 주파수를 계산하고, 타겟 주파수와 계산된 현재 주파수를 이용하여 조절 신호 (CODE)를 생성한다.
조절 신호(CODE)는 하나 또는 그 이상의 비트들을 포함하는 디지털 신호들을 의미할 수 있다.
오실레이터(220)는, 주파수 보상 회로(231)로부터 출력된 조절 신호(CODE)에 기초하여, 제1클락 신호(OSC)의 주파수를 조절하고 주파수 조절된 제1클락 신호 (OSC)를 주파수 보상 회로(231)로 출력한다.
따라서, 오실레이터(220)와 주파수 보상 회로(231)의 상호 동작에 따라, 오실레이터(220)는 제1클락 신호(OSC)의 주파수가 타켓 클락 신호의 타겟 주파수와 같아질 때까지 또는 상기 타겟 주파수의 허용 범위 내에 진입(enter)할 때까지 제1클락 신호(OSC)의 주파수를 실시간으로 조절할 수 있다.
주파수 보상 회로(231)는, 외부로부터 입력된 제2클락 신호(RCLK)를 기준 클락 신호로 이용하여, 오실레이터(220)의 제1클락 신호(OSC)의 주파수를 조절할 수 있다.
따라서, 오실레이터(220)는 공정 변화, 전압 변화, 및 온도 변화에도 불구하고 조절 신호(CODE)에 따라 타겟 주파수 또는 상기 타겟 주파수에 근접한 주파수를 갖는 제1클락 신호(OSC)를 생성할 수 있다.
제1클락 신호(OSC)는 적어도 하나의 그래픽 메모리(241과 243)로 공급될 수 있다.
적어도 하나의 그래픽 메모리(241과 243)는 디스플레이 패널(400)에서 디스플레이될 이미지 데이터 또는 그래픽 데이터를 처리(예컨대, 저장)할 수 있다.
디스플레이 드라이버 IC(200)는 적어도 하나의 소스 드라이버(251과 253), 감마 회로(255), 적어도 하나의 게이트 드라이버(261과 263), 및 적어도 하나의 전력 원(271과 273)을 더 포함할 수 있다.
도 1에서는 예시적으로 두 개의 소스 드라이버들(251과 253), 감마 회로 (255), 두 개의 게이트 드라이버들(261과 263), 및 두 개의 전력 원들(271과 273)이 도시되나 본 발명의 실시 예에 따른 디스플레이 드라이버 IC(200)의 구조가 이들에 한정되는 것은 아니다.
소스 드라이버들(251과 253)은, 감마 회로(255)로부터 출력된 대응되는 감마 전압들을 이용하여, 그래픽 메모리들(241과 243)로부터 출력된 이미지 데이터 또는 그래픽 데이터에 상응하는 신호들을 디스플레이 패널(400)의 데이터 라인들로 구동 (driving)할 수 있다.
게이트 드라이버들(261과 263)은 디스플레이 패널(400)의 게이트 라인들을 구동할 수 있다.
즉, 소스 드라이버들(251과 253)과 게이트 드라이버들(261과 263)의 제어에 따라 디스플레이 패널(400)의 픽셀들의 동작이 제어되므로, 그래픽 메모리들(241과 243)로부터 출력된 이미지 데이터 또는 그래픽 데이터에 상응하는 이미지가 디스플레이 패널(400)에서 디스플레이될 수 있다.
두 개의 전력 원들(271과 273)은 각 구성 요소(210, 220, 230, 231, 241, 243, 251, 253, 255, 261, 263, 및 400)로 필요한 전력을 공급한다. 실시 예에 따라 디스플레이 패널(400)로 공급되는 전력은 별도의 전력 원으로부터 출력될 수도 있다.
제1클락 신호(OSC)는 적어도 하나의 그래픽 메모리(241과 243), 적어도 하나의 소스 드라이버(251과 253), 및/또는 적어도 하나의 게이트 드라이버(261과 263)로 공급될 수 있다.
디스플레이는 디스플레이 패널(400)을 포함할 수 있다. 상기 디스플레이는 TFT-LCD(thin film transistor-liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, 또는 플렉시블(flexible) 디스플레이로 구현될 수 있다.
도 2는 도 1의 주파수 보상 회로의 블록도를 나타낸다.
도 1과 도 2를 참조하면, 주파수 보상 회로(231)는 기준 시간 설정 회로 (231-1), 기준 동기 신호 생성 회로(231-2), 카운터(231-3), 주파수 계산 회로 (231-4), 및 조절 신호 생성 회로(231-5)를 포함한다.
기준 시간 설정 회로(231-1)는 기준 시간 설정 신호(SET1과 SET2)에 기초하여 기준 시간(RT)을 설정(또는 계산) 한다.
기준 시간 설정 신호(SET1과 SET2)는 제2클락 신호(RCLK)의 주파수와 주기 중에서 적어도 하나를 나타내는 제1설정 신호(SET1)와, 제2클락 신호(RCLK)의 토글링(toggling) 회수를 나타내는 제2설정 신호(SET2)를 포함한다. 예컨대, 제2설정 신호(SET2)는 토글링 회수 대신에 제2클락 신호(RCLK)의 상승 에지의 개수를 나타낼 수도 있다.
제1레지스터(231-11)에는 제2클락 신호(RCLK)의 주파수와 주기 중에서 적어도 하나를 나타내는 제1설정 신호(SET1)가 프로그램될 수 있다.
제2레지스터(231-12)에는 제2클락 신호(RCLK)의 토글링 회수(또는 상승 에지의 개수)를 나타내는 제2설정 신호(SET2)가 프로그램될 수 있다. 제1레지스터(231-11)와 제2레지스터(231-12)는 하나의 레지스터로 구현될 수도 있다.
기준 동기 신호 생성 회로(231-2)는 제2클락 신호(RCLK)를 이용하여 기준 시간(RT)에 상응하는 기준 동기 신호(RSYNC)를 생성한다.
기준 동기 신호 생성 회로(231-2)는 제3설정 신호(SET3)에 응답하여 인에이블 또는 디스에이블될 수 있다.
제1레벨, 예컨대 하이 레벨(high level)을 갖는 제3설정 신호(SET3)에 응답하여 인에이블된 기준 동기 신호 생성 회로(231-2)는 기준 동기 신호(RSYNC)를 생성할 수 있고, 제2레벨, 예컨대 로우 레벨(low level)을 갖는 제3설정 신호(SET3)에 응답하여 디스에이블된 기준 동기 신호 생성 회로(231-2)는 기준 동기 신호 (RSYNC)를 생성할 수 없다.
제3레지스터(231-13)에는 제3설정 신호(SET3)가 프로그램될 수 있다.
카운터(213-3)는, 기준 동기 신호(RSYNC)의 한 주기 동안, 제1클락 신호 (OSC)의 토글링 회수(또는 상승 에지의 개수)를 카운트하고 카운트 값(CNT)을 출력한다.
주파수 계산 회로(213-4)는 기준 시간(RT)과 카운트 값(CNT)을 이용하여 제1클락 신호(OSC)의 현재 주파수(CUT)를 계산한다.
조절 신호 생성 회로(231-5)는 타겟 클락 신호(TCLK)의 타겟 주파수와 계산된 현재 주파수(CUF)를 이용하여 조절 신호(CODE)를 생성한다.
여기서, 타겟 클락 신호(TCLK)는 타겟 주파수를 갖는 타겟 클락 신호(TCLK)를 생성할 수 있는 정보(또는 데이터)일 수 있다. 상기 정보는 조절 신호(CODE)로서 오실레이터(220)에 프로그램될 수 있다.
조절 신호 생성 회로(231-5)는 오프셋 계산 회로(231-6), 조절 신호 생성기 (231-7), 및 선택 회로(231-8)를 포함한다.
오프셋 계산 회로(231-6)는 타겟 클락 신호(TCLK)의 타겟 주파수와 계산된 현재 주파수(CUF) 사이의 오프셋(offset), 예컨대 차이를 계산하고, 계산된 오프셋 (OFFS)을 출력한다.
오프셋 계산 회로(231-6)는 제4설정 신호(SET4)에 기초하여 오프셋의 해상도 (resolution)를 제어할 수 있다. 제4설정 신호(SET4)는 해상도 조절 신호이다. 상기 해상도는 0.1MHz, 0.5MHz, 1MHz, 또는 2MHz 등과 같이 오프셋을 얼마나 정밀하게 계산할지를 나타내다.
제4레지스터(231-14)에는 제4설정 신호(SET4)가 프로그램될 수 있다.
제5레지스터(231-15)에는 오프셋 계산 회로(231-6)의 인에이블 또는 디스에이블을 제어할 수 있는 제5설정 신호(SET5)가 프로그램될 수 있다.
조절 신호 생성기(231-7)는 타겟 클락 신호(TCLK)의 타겟 주파수와 계산된 오프셋(OFFS)을 이용하여 조절 신호(CODE1 또는 CODE2)를 생성할 수 있다.
제1조절 신호(CODE1)는 타겟 클락 신호(TCLK)의 타겟 주파수와 계산된 오프셋(OFFS)에 관련된 조절 신호이고, 제2조절 신호(CODE2)는 타겟 클락 신호(TCLK)의 타겟 주파수에만 관련된 조절 신호이다.
선택 회로(231-8)는 선택 신호(SEL)에 응답하여 제1조절 신호(CODE1)와 제2 조절 신호(CODE2) 중 어느 하나를 조절 신호(CODE)로서 오실레이터(220)로 출력할 수 있다.
실시 예에 따라, 조절 신호 생성기(231-7)는 선택 회로(231-8)를 포함하도록 설계될 수 있다.
제6레지스터(231-16)에는 선택 신호(SEL)가 프로그램될 수 있다.
각 레지스터(231-11~231-16)는 프로그램가능한 메모리의 일 실시 예를 의미하는 것으로서, 로직 회로(230)에 의해 프로그램될 수 있다.
또한, 각 레지스터(231-11~231-16)는 애플리케이션 프로세서(300)에 의해 프로그램되거나, 디스플레이 드라이버 IC(200)의 제조업자 또는 프로그래밍 엔지니어에 의해 디스플레이 드라이버 IC(200) 별로 서로 다르게 프로그램될 수 있다.
각 설정 신호(SET1~SET5)는 적어도 하나의 비트를 포함하는 디지털 신호들을 의미한다.
오실레이터(220)는 조절 신호(CODE)에 따라 제1클락 신호(OSC)의 주파수를 실시간으로 조절할 수 있다.
오실레이터(220)가 조절 신호(CODE)에 따라 제1클락 신호(OSC)의 주파수를 조절하는 방법은 도 3부터 도 7을 참조하여 상세히 설명될 것이다.
설명의 편의를 위해, 각 회로(231-2와 231-6)는 인에이블되고, 제1설정 신호 (SET1)는 9㎱를 나타내고, 제2설정 신호(SET2)는 200개를 나타내고, 타겟 클락 신호(TCLK)의 타겟 주파수는 52.5MHz이고 이때의 조절 신호(CODE)는 CODE1-1이고, 제4설정 신호(SET4)는 0.1MHz라고 가정한다. 또한, 제2클락 신호(RCLK)의 주파수는 888Mbps, 즉 111.1MHz이고, 주기는 9㎱라고 가정한다.
오실레이터(220)는 조절 신호(CODE=CODE1-1)에 상응하는 주파수를 갖는 제1클락 신호(OSC)를 생성한다.
기준 시간 설정 회로(231-1)는 제1설정 신호(SET1=9㎱)와 제2설정 신호 (SET2=200)의 곱에 기초하여 기준 시간(RT=9㎱*200=1800ns)을 설정(또는 계산)한다.
기준 동기 신호 생성 회로(231-2)는 제2클락 신호(RCLK)를 이용하여 기준 시간(RT=1800ns)에 상응하는 기준 동기 신호(RSYNC)를 생성한다. 이때, 기준 동기 신호(RSYNC)의 주파수는 555.5KHz이다.
카운터(231-3)는 기준 동기 신호(RSYNC)의 한 주기(P=1800ns) 동안 입력되는 제1클락 신호(OSC)의 토글링 회수(또는 상승 에지의 개수)를 카운트하고 카운트 값 (CNT=CNT1)을 출력한다.
카운트 값(CNT=CNT1)이 90일 때, 주파수 계산 회로(231-4)는 기준 시간 (RT=1800ns)과 카운트 값(CNT=CNT1=90)을 이용하여 제1클락 신호(OSC)의 현재 주파수(CUF)를 계산한다.
예컨대, 주파수 계산 회로(231-4)는 기준 시간(RT=1800ns)을 카운트 값 (CNT=CNT1=90)으로 나눈 값(예컨대, 주기)을 계산하고, 계산된 값을 이용하여 제1클락 신호(OSC)의 현재 주파수(CUF)로 계산할 수 있다. 즉, 제1클락 신호(OSC)의 현재 주파수(CUF)는 50MHz로 계산될 수 있다.
즉, 오실레이터(220)는, 공정 변화, 전압 변화, 및 온도 변화에 따라, 타겟 주파수(즉, 52.5MHz)를 갖는 제1클락 신호(OSC) 대신에 실제 주파수(즉, 50MHz)를 갖는 제1클락 신호(OSC)를 출력한다.
오프셋 계산 회로(231-6)는 제4설정 신호(SET4)에 따른 오프셋의 해상도, 예컨대 0.1에 따라 타겟 클락 신호(TCLK)의 타겟 주파수(예컨대, 52.5MHz)와 제1클락 신호(OSC)의 현재 주파수(CUF, 예컨대 50MHz)의 오프셋, 즉 차이(예컨대, 2.5MHz)를 계산하고 상기 차이를 오프셋(OFFS=2.5MHz)으로서 출력한다.
조절 신호 생성기(231-7)는 오프셋(OFFS=2.5MHz)에 기초하여 제1클락 신호 (OSC)의 주파수를 증가시키기 위한 조절 신호(CODE1-2)를 오실레이터(220)로 출력한다.
오실레이터(220)는 조절 신호(CODE1-2)에 응답하여 제1클락 신호(OSC)의 주파수를 증가시킨다. 예컨대, 조절된 카운트 값(CNT2)이 94일 때, 주파수 계산 회로 (231-4)는 기준 시간(RT=1800ns)을 조절된 카운트 값(CNT=CNT2=94)으로 나눈 값 (=1800ns/94)의 역수에 해당하는 값을 제1클락 신호(OSC)의 현재 주파수(CUF)로 계산한다.
이때, 제1클락 신호(OSC)의 현재 주파수(CUF)는 52.2MHz로 계산될 수 있다.
오프셋 계산 회로(231-6)는 타겟 클락 신호(TCLK)의 타겟 주파수(예컨대, 52.5MHz)와 제1클락 신호(OSC)의 현재 주파수(CUF, 예컨대 52.2MHz)의 오프셋, 즉 차이(예컨대, 0.3MHz)를 계산하고 상기 차이를 오프셋(OFFS=0.3MHz)으로서 출력한다.
조절 신호 생성기(231-7)는 오프셋(OFFS=0.3MHz)에 기초하여 제1클락 신호 (OSC)의 주파수를 증가시키기 위한 조절 신호를 오실레이터(220)로 출력한다.
오실레이터(220)는 상기 조절 신호에 응답하여 제1클락 신호(OSC)의 주파수를 증가시킨다.
예컨대, 조절된 카운트 값이 95일 때, 주파수 계산 회로(231-4)는 기준 시간 (RT=1800ns)을 조절된 카운트 값(CNT=95)으로 나눈 값(=1800ns/95)의 역수에 해당하는 값을 제1클락 신호(OSC)의 현재 주파수(CUF)로 계산한다. 이때, 제1클락 신호 (OSC)의 현재 주파수(CUF)는 52.8MHz로 계산될 수 있다.
오프셋 계산 회로(231-6)는 타겟 클락 신호(TCLK)의 타겟 주파수(예컨대, 52.5MHz)와 제1클락 신호(OSC)의 현재 주파수(CUF, 예컨대 52.8MHz)의 오프셋, 즉 차이(예컨대, -0.3MHz)를 계산하고 상기 차이를 오프셋(OFFS=-0.3MHz)으로서 출력한다.
조절 신호 생성기(231-7)는 오프셋(OFFS=-0.3MHz)에 기초하여 제1클락 신호 (OSC)의 주파수를 감소시키기 위한 조절 신호를 오실레이터(220)로 출력한다.
오실레이터(220)는 상기 조절 신호에 응답하여 제1클락 신호(OSC)의 주파수를 감소시킨다.
상술한 과정을 통해, 오실레이터(220)는 타겟 클락 신호(TCLK)의 타겟 주파수(예컨대, 52.5MHz)에 아주 가까운 주파수, 예컨대 52.2MHz 또는 52.8MHz를 갖는 제1클락 신호(OSC)를 생성할 수 있다.
도 3을 설명하기 위해 예시된 값들은 오실레이터(220)와 주파수 보상 회로 (231)의 동작을 설명하기 위해 예시적으로 선택된 값들이다.
즉, 오실레이터(220)는 공정 변화, 전압 변화, 및 온도 변화에 따라 타겟 클락 신호(TCLK)의 타켓 주파수와 다른 주파수를 갖는 제1클락 신호(OSC)를 생성하나, 제1클락 신호(OSC)의 주파수가 타겟 클락 신호(TCLK)의 타겟 주파수와 일치할 때까지 또는 상기 타켓 주파수의 일정 범위 내에 진입할 때까지, 오실레이터(220)는 조절 신호(CODE)에 응답하여 제1클락 신호(OSC)의 주파수를 실시간으로 조절할 수 있는 효과가 있다.
도 3에서 P1은 초기 주파수를 갖는 제1클락 신호(OSC)의 토글링 구간을 나타내고, P2은 주파수 조절된 제1클락 신호(OSC)의 토글링 구간을 나타낸다.
도 4는 도 2의 오실레이터의 일 실시 예를 나타낸다.
도 4를 참조하면, 오실레이터(220)의 일 실시 예에 따른 오실레이터(220A)는 RC 릴렉세이션(relaxation) 오실레이터 또는 구형파(square wave) 오실레이터로 구현될 수 있다.
오실레이터(220A)는 조절 신호(CODE)에 기초하여 제1클락 신호(OSC)의 주파수에 관련된 RC 값을 조절할 수 있는 RC 제어 회로(530A)를 포함한다.
RC 제어 회로(530A)는 가변 저항 회로(530)와 가변 커패시터 회로(550)를 포함한다.
오실레이터(220A)는 바이어스 전류 생성 회로(bias current generation circuit; 501), 전압 분배 회로(voltage divide circuit; 510), 비교기들(511과 515), 복수의 게이트 회로들(513, 517, 519, 521, 523, 525, 및 527), 드라이버 (529), 및 RC 제어 회로(530A)를 포함한다.
바이어스 전류 생성 회로(501)는 비교기들(511과 515) 각각으로 공급될 바이어스 전류(IBIAS)를 생성한다.
전압 분배 회로(510)는 전원 전압(VDD)을 공급하는 전원 라인과 접지(VSS) 사이에 직렬로 접속된 복수의 저항들을 포함하며, 상기 복수의 저항들을 이용하여 분배된 전압들(VH와 VL)을 생성한다.
제1비교기(511)는 제1분배 전압(VH)과 제2노드(ND2)의 전압을 비교하고 비교 결과에 따른 제1비교 신호를 출력하고, 인버터(513)는 제1비교기(511)의 상기 제1비교 신호를 반전시킨다.
제2비교기(515)는 제2분배 전압(VL)과 제2노드(ND2)의 전압을 비교하고 비교 결과에 따른 제2비교 신호를 출력하고, 인버터(517)는 제2비교기(515)의 상기 제2비교 신호를 반전시키고, 인버터(519)는 인버터(517)의 출력 신호를 반전시킨다,
제1NAND 게이트(521)는 인버터(513)의 출력 신호와 제2NAND 게이트(523)의 출력 신호를 NAND 연산하고, 제2NAND 게이트(523)는 인버터(519)의 출력 신호와 제1NAND 게이트(521)의 출력 신호를 NAND 연산하고, 인버터(525)는 제1NAND 게이트(521)의 출력 신호를 반전시키고, 인버터(527)는 인버터(525)의 출력 신호를 반전시킨다. 제1클락 신호(OSC)는 인버터(525)로부터 생성된다.
인버터의 기능을 수행하는 드라이버(529)는 전원 전압(VDD)을 공급하는 전원 라인과 접지(VSS) 사이에 직렬로 접속된 트랜지스터들(MP와 MN)을 포함하고, PMOS 트랜지스터(MP)는 제1노드(ND1)의 전압을 전원 전압(VDD)으로 풀-업(pull-up)시키는 기능을 수행하고, 트랜지스터(MN)는 제1노드(ND1)의 전압을 접지로 풀-다운 (pull-down)시키는 기능을 수행한다.
가변 저항 회로(530)는 제1노드(ND1)와 제2노드(ND2) 사이에 접속되고, 직렬로 접속된 복수의 저항들(531~536), 및 복수의 스위치들(541~546)을 포함한다.
각 저항(531~536)의 저항값(resistance)은 서로 동일하게 구현될 수도 있고 서로 다르게 구현될 수도 있다. 또한, 각 저항(531~536)의 저항값에는 가중치가 부여될 수 있다.
각 스위치(541~546)는 각 제1조절 신호(FD<1>~FD<n>, n은 자연수)에 응답하여 스위치된다.
가변 커패시터 회로(550)는 제2노드(ND2)와 접지 사이에 접속되고, 병렬로 접속된 커패시터 유닛들을 포함한다.
각 커패시터 유닛은 각 커패시터(551~556)와 각 스위치(561~566)를 포함한다. 각 커패시터(551~556)의 커패시턴스(capacitance)는 서로 동일하게 구현될 수도 있고 서로 다르게 구현될 수도 있다. 또한, 각 커패시터(551~556)의 커패시턴스에는 가중치가 부여될 수 있다.
각 스위치(561~566)는 각 제2조절 신호(FU<1>~FU<m>, m은 자연수, n=m 또는 n≠m)에 응답하여 스위치된다.
제1조절 신호들(FD<1>~FD<n>)은 조절 신호(CODE)의 일부이고, 제2조절 신호들(FU<1>~FU<m>)은 조절 신호(CODE)의 일부일 수 있다.
가변 저항 회로(530)의 총 저항값(R)은 제1조절 신호들(FD<1>~FD<n>)에 의해 조절되고, 가변 커패시터 회로(550)의 총 커패시턴스(C)는 제2조절 신호들 (FU<1>~FU<m>)에 의해 조절된다.
따라서, RC 제어 회로(530A)의 RC 값이 제1조절 신호들(FD<1>~FD<n>)과 제2조절 신호들(FU<1>~FU<m>)에 의해 조절됨에 따라, 오실레이터(220A)의 제1클락 신호(OSC)의 주파수는 조절될 수 있다.
이때, 오실레이터(220A)의 제1클락 신호(OSC)의 주파수는 RC 제어 회로 (530A)의 RC 값에 반비례하고, 제1분배 전압(VH)과 제2분배 전압(VL)의 차이에 반비례한다.
RC 제어 회로(530A)의 RC 값이 증가함에 따라 오실레이터(220A)의 제1클락 신호 (OSC)의 주파수는 낮아진다.
도 5는 도 2의 오실레이터의 다른 실시 예를 나타내고, 도 6은 도 5의 전류 제어 회로의 실시 예를 나타내고, 도 7은 도 5의 오실레이터에서 사용되는 신호들의 타이밍 도이다.
도 5를 참조하면, 오실레이터(220)의 다른 실시 예에 따른 오실레이터(220B)는 조절 신호(CODE)에 기초하여 제1클락 신호(OSC)의 주파수에 관련된 전류의 양을 조절하는 전류 제어 회로(610)를 포함한다.
오실레이터(220B)는 바이어스 전류 생성 회로(601), 제어 신호 생성 회로 (602), 비교기들(603-1과 603-2), RS 플립플롭(605), 및 복수의 게이트 회로들 (607-1, 607-2, 607-3, 609-1, 및 609-2)을 포함한다.
바이어스 전류 생성 회로(601)는 비교기들(603-1과 603-2) 각각으로 공급될 바이어스 전류(IBIAS)를 생성한다.
제어 신호 생성 회로(602)는 피드백 신호들(FEED와 FEEDB)과 조절 신호 (CODE)에 응답하여 제어 전압들(VREF, LEVEL, 및 LEVELB)을 생성한다.
전류 제어 회로(610)는 제4노드(ND)와 접지(VSS) 사이에 접속되고, 조절 신호(CODE)에 응답하여 제1제어 전압(VREF)의 레벨을 제어한다.
저항(621)은 전원 전압(VDD)을 공급하는 제3노드(ND3)와 제4노드(ND) 사이에 접속된다.
트랜지스터(622)는 인버터(623)와 접지(VSS) 사이에 접속되고, 제4노드(ND)의 전압(VREF)에 따라 게이팅된다.
인버터(623)는 제3노드(ND3)와 트랜지스터(622) 사이에 접속하고, 제1피드백 신호(FEDD)에 응답하여 제3제어 전압((LEVELB)의 레벨을 조절한다. 커패시터(624)는 인버터(623)의 출력 단자와 접지(VSS) 사이에 접속된다.
예컨대, 인버터(623)는 제1피드백 신호(FEDD)에 응답하여 인버터(623)의 출력 단자의 전압을 전원 전압(VDD)으로 풀-업시키는 기능을 수행하거나, 제1피드백 신호(FEDD)에 응답하여 인버터(623)의 출력 단자의 전압을 트랜지스터(622)를 통해 접지(VSS)로 풀-다운시키는 기능을 수행한다.
즉, 트랜지스터(622)와 인버터(623)의 동작에 따라 커패시터(624)는 충전 동작과 방전 동작을 수행할 수 있다.
트랜지스터(625)는 인버터(626)와 접지(VSS) 사이에 접속되고, 제4노드(ND)의 전압(VREF)에 따라 게이팅된다.
인버터(626)는 제3노드(ND3)와 트랜지스터(625) 사이에 접속하고, 제2피드백 신호(FEDDB)에 응답하여 제2제어 전압((LEVEL)의 레벨을 조절한다. 커패시터(627)는 인버터(626)의 출력 단자와 접지(VSS) 사이에 접속된다.
예컨대, 인버터(626)는 제2피드백 신호(FEDDB)에 응답하여 인버터(626)의 출력 단자의 전압을 전원 전압(VDD)으로 풀-업시키는 기능을 수행하거나, 제2피드백 신호(FEDDB)에 응답하여 인버터(626)의 출력 단자의 전압을 트랜지스터(625)를 통해 접지(VSS)로 풀-다운시키는 기능을 수행한다.
즉, 트랜지스터(625)와 인버터(626)의 동작에 따라 커패시터(627)는 충전 동작과 방전 동작을 수행할 수 있다.
도 6에 도시된 바와 같이, 전류 제어 회로(610)는 제4노드(ND4)에 병렬로 접속된 트랜지스터들(611-1~611-k, 및 613)을 포함하고, 각 트랜지스터(611-1~611-k)에 접속된 각 스위치(SW1~SWk)를 포함한다. 각 스위치(SW1~SWk)는 각 조절 신호(FU<1>~FU<k>)에 응답하여 스위치된다.
조절 신호(CODE)는 조절 신호들(FU<1>~FU<k>)을 포함한다.
각 조절 신호(FU<1>~FU<k>)에 따라 턴-온되는 트랜지스터(611-1~611-k)의 개수가 증가하면 전류 제어 회로(610)에 흐르는 전류의 양이 증가하고, 이에 따라 제1제어 전압(VREF)의 레벨은 감소한다. 따라서, 제1클락 신호(OSC)의 주파수를 감소한다.
제1클락 신호(OSC)의 주파수(Freq)는 수학식 1과 같이 표현될 수 있다.
[수학식 1]
Figure 112013052479892-pat00001
여기서, W2는 각 트랜지스터(622와 625)의 채널 폭(channel width)이고, W1은 전류 제어 회로(610)에 포함된 트랜지스터들의 총 채널 폭이고, RC는 제1클락 신호(OSC)를 생성하는데 필요한 전류 제어 회로(610)의 RC 값이다.
즉, 오실레이터(220B)는 제어 전압들(VREF, LEVEL, 및 LEVELB) 중에서 대응되는 두 개의 제어 전압들을 비교하여 비교 결과들에 따라 제1클락 신호(OSC)의 주파수를 조절할 수 있다.
제1비교기(603-1)는 제1제어 전압(VREF)과 제2제어 전압(LEVEL)의 차이를 비교하고 비교 결과에 따라 셋 신호(S)를 생성하고, 제2비교기(603-2)는 제1제어 전압(VREF)과 제2제어 전압(LEVELB)의 차이를 비교하고 비교 결과에 따라 리셋 신호 (R)를 생성한다.
RS 플립플롭(605)은 셋 신호(S)와 리셋 신호(R)에 응답하여 출력 신호(Q)와 상보 출력 신호(QB)를 생성한다.
인버터(607-1)는 출력 신호(Q)를 반전시키고, 인버터(607-2)는 인버터(607-1)의 출력 신호를 반전시키고, 인버터(607-2)의 출력 단자에 접속된 인버터(607-1)는 제1클락 신호(OSC)를 출력한다.
인버터(609-1)는 상보 출력 신호(QB)에 응답하여 제1피드백 신호(FEED)를 생성하고 인버터(609-1)는 제1피드백 신호(FEED)에 응답하여 제2피드백 신호(FEEDB)를 생성한다.
도 7은 제어 전압들(VREF, LEVEL, 및 LEVELB)의 파형들, 셋 신호(S)와 리셋 신호(R)의 파형들, 및 출력 신호(Q)와 상보 출력 신호(QB)의 파형들의 관계를 도시한다.
도 8은 본 발명의 다른 실시 예에 따른 디스플레이 시스템의 블록도를 나타낸다.
도 2부터 도 8을 참조하면, 디스플레이 시스템(700)은 MIPI®(mobile industry processor interface)를 사용 또는 지원할 수 있는 휴대용 전자 장치로 구현될 수 있다.
디스플레이 시스템(700)은 디스플레이(730)를 포함하는 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 도 1에 예시된 휴대용 전자 장치일 수 있다.
디스플레이 시스템(700)은 애플리케이션 프로세서(application processor (AP); 710), 이미지 센서(701), 및 디스플레이(730)를 포함한다.
AP(710)에 구현된 CSI(camera serial interface) 호스트(713)는 카메라 시리얼 인터페이스(CSI)를 통하여 이미지 센서(701)의 CSI 장치(703)와 시리얼 통신할 수 있다.
실시 예에 따라, CSI 호스트(713)에는 디시리얼라이저(DES)가 구현될 수 있고, CSI 장치(703)에는 시리얼라이저(SER)가 구현될 수 있다.
AP(710)에 구현된 DSI(display serial interface(DSI)) 호스트(711)는 디스플레이 시리얼 인터페이스를 통하여 디스플레이(730)의 DSI 장치(200)와 시리얼 통신할 수 있다. DSI 장치(200)는 도 2부터 도 7을 참조하여 설명된 디스플레이 드라이버 IC일 수 있다.
실시 예에 따라, DSI 호스트(711)에는 시리얼라이저(SER)가 구현될 수 있고, DSI 장치(200)에는 디시리얼라이저(DES)가 구현될 수 있다. 디시리얼라이저(DES)와 시리얼라이저(SER) 각각은 전기적인 신호 또는 광학적인 신호를 처리할 수 있다.
디스플레이 시스템(700)은 AP(710)와 통신할 수 있는 RF(radio frequency) 칩(740)을 더 포함할 수 있다. AP(710)의 PHY(physical layer; 715)와 RF 칩(740)의 PHY(741)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
디스플레이 시스템(700)은 GPS(750) 수신기, DRAM(dynamic random access memory)과 같은 메모리(751), NAND 플래시 메모리와 같은 불휘발성 메모리로 구현된 데이터 저장 장치(753), 마이크(755), 또는 스피커(757)를 더 포함할 수 있다.
디스플레이 시스템(700)은 적어도 하나의 통신 프로토콜(또는 통신 표준), 예컨대, WiMAX(worldwide interoperability for microwave access; 759), WLAN (Wireless LAN; 761), UWB(ultra-wideband; 763), 또는 LTETM(long term evolution; 765) 등을 이용하여 외부 장치와 통신할 수 있다.
디스플레이 시스템(700)은 블루투스(bluetooth) 또는 WiFi를 이용하여 외부 장치와 통신할 수 있다.
도 9는 본 발명의 실시 예에 따른 디스플레이 시스템의 동작을 설명하기 위한 플로우차트이다.
도 1부터 도 9를 참조하면, 오실레이터(220A 또는 220B, 집합적으로 220)는 공정 변화, 전압 변화, 및 온도 변화에 따라 타켓 클락 신호(TCLK)의 타켓 주파수와 다른 주파수를 갖는 제1클락 신호(OSC)를 생성한다 (S110).
주파수 보상 회로(231)는 외부로부터 입력된 제2클락 신호(RCLK), 예컨대 시리얼 인터페이스를 통해 입력된 제2클락 신호(RCLK)를 기준 클락 신호로 이용하여 제1클락 신호(OSC)의 현재 주파수(CUF)를 계산한다 (S120).
주파수 보상 회로(231)는 타겟 주파수와 계산된 주파수(CUF)를 이용하여 조절 신호(CODE)를 생성한다(S130).
오실레이터(220)는 조절 신호(CODE)에 기초하여 제1클락 신호(OSC)의 주파수를 조절한다(S140).
주파수 보상 회로(231)는, 제2클락 신호(RCLK)를 이용하여, 조절된 주파수를 갖는 제1클락 신호(OSC)의 현재 주파수(CUF)를 계산하고, 타켓 클락 신호(TCLK)의 상기 타켓 주파수와 조절된 주파수를 비교한다.
비교 결과, 상기 타켓 주파수와 상기 조절된 주파수가 서로 일치하지 않거나 상기 조절된 주파수가 상기 타켓 주파수의 허용 범위를 벗어날 때(S150), 단계 S120부터 단계 S150는 반복적으로 수행된다.
즉, 비교 결과, 상기 타켓 주파수와 상기 조절된 주파수가 서로 일치하거나 상기 조절된 주파수가 상기 타켓 주파수의 허용 범위 내에 존재할 때(S150), 주파수 보상 회로(231)는 주파수 보상 동작을 종료할 수 있다.
도 1부터 도 9를 참조하여 설명한 바와 같이, 오실레이터(220)와 주파수 보상 회로(231)의 상호 작용에 따라, 제1클락 신호(OSC)의 주파수는 실시간으로 타겟 주파수에 맞도록 조절될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 700; 디스플레이 시스템
200; 디스플레이 드라이버 IC
210; 310; 시리얼 인터페이스
220; 오실레이터
230; 로직 회로
231; 주파수 보상 회로
231-1; 기준 시간 설정 회로
231-2; 기준 동기 신호 생성 회로
231-3; 카운터
231-4; 주파수 계산 회로
231-5; 조절 신호 생성 회로
231-6; 오프셋 계산 회로
231-7; 조절 신호 생성기
231-8; 선택 회로
300; 애플리케이션 프로세서

Claims (20)

  1. 제1클락 신호를 생성하는 오실레이터; 및
    외부로부터 입력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 주파수 보상 회로를 포함하고,
    상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수를 조절하고,
    상기 주파수 보상 회로는,
    기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 기준 시간 설정 회로;
    상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 기준 동기 신호 생성 회로;
    상기 기준 동기 신호의 한 주기 동안, 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 카운터;
    상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 주파수 계산 회로; 및
    상기 타겟 주파수와 상기 계산된 주파수를 이용하여 상기 조절 신호를 생성하는 조절 신호 생성 회로를 포함하며,
    상기 조절 신호 생성 회로는,
    상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 오프셋 계산 회로; 및
    상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 조절 신호 생성기를 포함하되,
    상기 오프셋 계산 회로는 해상도 조절 정보에 기초하여 상기 오프셋의 해상도를 제어하는 디스플레이 드라이버 IC.
  2. 제1항에 있어서, 상기 오실레이터는,
    상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수에 관련된 RC 값을 조절하는 RC 제어 회로를 포함하는 디스플레이 드라이버 IC.
  3. 제1항에 있어서, 상기 오실레이터는,
    상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수에 관련된 전류의 양을 조절하는 전류 제어 회로를 포함하는 디스플레이 드라이버 IC.
  4. 제1항에 있어서,
    MIPI®(Mobile Industry Processor Interface(MIPI®)) 표준에 적합한 상기 제2클락 신호를 상기 주파수 보상 회로로 전송하기 위한 MIPI 인터페이스를 더 포함하는 디스플레이 드라이버 IC.
  5. 삭제
  6. 제1항에 있어서,
    상기 기준 시간 설정 신호는 상기 제2클락 신호의 주파수와 주기 중에서 적어도 하나를 나타내는 신호와 상기 제2클락 신호의 토글링 회수를 나타내는 신호를 포함하고,
    상기 기준 시간 설정 신호는 프로그램가능한 디스플레이 드라이버 IC.
  7. 제1항에 있어서, 상기 주파수 보상 회로는,
    상기 기준 동기 신호 생성 회로의 인에이블과 디스에이블을 제어하는 설정 신호를 저장하는 레지스터를 더 포함하는 디스플레이 드라이버 IC.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 조절 신호 생성기는 선택 신호에 응답하여 상기 조절 신호와 상기 타겟 주파수에 상응하는 타겟 조절 신호 중 어느 하나를 상기 조절 신호로서 출력하는 디스플레이 드라이버 IC.
  11. 디스플레이 드라이버 IC; 및
    상기 디스플레이 드라이버 IC의 동작을 제어하는 애플리케이션 프로세서를 포함하며,
    상기 디스플레이 드라이버 IC는,
    제1클락 신호를 생성하는 오실레이터; 및
    상기 애플리케이션 프로세서로부터 출력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 주파수 보상 회로를 포함하고,
    상기 오실레이터는 상기 조절 신호에 기초하여 상기 제1클락 신호의 주파수를 조절하고,
    상기 주파수 보상 회로는,
    기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 기준 시간 설정 회로;
    상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 기준 동기 신호 생성 회로;
    상기 기준 동기 신호의 한 주기 동안, 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 카운터;
    상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 주파수 계산 회로; 및
    상기 타겟 주파수와 상기 계산된 주파수를 이용하여 상기 조절 신호를 생성하는 조절 신호 생성 회로를 포함하며,
    상기 조절 신호 생성 회로는,
    상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 오프셋 계산 회로; 및
    상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 조절 신호 생성기를 포함하되,
    상기 오프셋 계산 회로는 해상도 조절 정보에 기초하여 상기 오프셋의 해상도를 제어하는 휴대용 전자 장치.
  12. 제11항에 있어서, 상기 디스플레이 드라이버 IC는,
    MIPI®(Mobile Industry Processor Interface(MIPI®)) 표준에 적합한 상기 제2클락 신호를 상기 주파수 보상 회로로 전송하기 위한 MIPI 인터페이스를 더 포함하는 휴대용 전자 장치.
  13. 삭제
  14. 제11항에 있어서, 상기 주파수 보상 회로는,
    외부로부터 프로그램가능한 상기 기준 시간 설정 신호를 저장하는 레지스터를 더 포함하고,
    상기 기준 시간 설정 신호는 상기 제2클락 신호의 주파수와 주기 중에서 적어도 하나를 나타내는 신호와 상기 제2클락 신호의 토글링 회수를 나타내는 신호를 포함하는 휴대용 전자 장치.
  15. 삭제
  16. 제1클락 신호를 생성하는 단계;
    시리얼 인터페이스를 통해 외부로부터 입력된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하는 단계;
    타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 단계; 및
    상기 조절 신호를 이용하여 상기 제1클락 신호의 주파수를 조절하는 단계를 포함하되,
    상기 조절 신호를 생성하는 단계는,
    상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 단계; 및
    상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 단계를 포함하고,
    상기 오프셋의 해상도는 디스플레이의 해상도 조절 정보에 기초하여 조정되는 디스플레이 드라이버 IC의 주파수 조절 방법.
  17. 제16항에 있어서, 상기 계산하는 단계는,
    기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 단계;
    상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 단계;
    상기 기준 동기 신호의 한 주기 동안, 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 단계; 및
    상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 단계를 포함하는 디스플레이 드라이버 IC의 주파수 조절 방법.
  18. 삭제
  19. 제1클락 신호를 생성하는 (a) 단계;
    시리얼 인터페이스를 통해 애플리케이션 프로세서로부터 전송된 제2클락 신호를 이용하여 상기 제1클락 신호의 주파수를 계산하고, 타겟 주파수와 계산된 주파수를 이용하여 조절 신호를 생성하는 (b) 단계; 및
    상기 조절 신호를 이용하여 상기 제1클락 신호의 주파수를 조절하는 (c) 단계를 포함하되,
    상기 (b) 단계는,
    기준 시간 설정 신호에 기초하여 기준 시간을 설정하는 단계;
    상기 제2클락 신호를 이용하여 상기 기준 시간에 상응하는 기준 동기 신호를 생성하는 단계;
    상기 기준 동기 신호의 한 주기 동안, 상기 제1클락 신호의 토글링 회수를 카운트하고 카운트 값을 출력하는 단계;
    상기 기준 시간과 상기 카운트 값을 이용하여 상기 제1클락 신호의 주파수를 계산하는 단계;
    상기 타겟 주파수와 상기 계산된 주파수의 오프셋을 계산하는 단계; 및
    상기 타겟 주파수와 상기 오프셋을 이용하여 상기 조절 신호를 생성하는 단계를 포함하며,
    상기 오프셋의 해상도는 디스플레이의 해상도 조절 정보에 기초하여 조정되는 휴대용 전자 장치의 동작 방법.
  20. 삭제
KR1020130067618A 2013-06-13 2013-06-13 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법 KR102071573B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130067618A KR102071573B1 (ko) 2013-06-13 2013-06-13 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
US14/287,333 US9466263B2 (en) 2013-06-13 2014-05-27 Display driver integrated circuits, devices including display driver integrated circuits, and methods of operating display driver integrated circuits
TW103119727A TWI638344B (zh) 2013-06-13 2014-06-06 顯示驅動器積體電路、包括有顯示驅動器積體電路的裝置以及用於操作顯示驅動器積體電路的方法
JP2014121536A JP6591145B2 (ja) 2013-06-13 2014-06-12 ディスプレイドライバｉｃ、それを含む装置、及びこれらの動作方法
US15/274,551 US10269292B2 (en) 2013-06-13 2016-09-23 Display driver integrated circuits, devices including display driver integrated circuits, and methods of operating display driver integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130067618A KR102071573B1 (ko) 2013-06-13 2013-06-13 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140145338A KR20140145338A (ko) 2014-12-23
KR102071573B1 true KR102071573B1 (ko) 2020-03-02

Family

ID=52018813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130067618A KR102071573B1 (ko) 2013-06-13 2013-06-13 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법

Country Status (4)

Country Link
US (2) US9466263B2 (ko)
JP (1) JP6591145B2 (ko)
KR (1) KR102071573B1 (ko)
TW (1) TWI638344B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677536B2 (en) 2021-06-14 2023-06-13 Samsung Display Co., Ltd. Transceiver and method of driving the same
US11694598B2 (en) 2020-12-18 2023-07-04 Lx Semicon Co., Ltd. Display driving circuit and frequency correction method of display driving circuit
US12032402B2 (en) 2021-06-14 2024-07-09 Samsung Display Co., Ltd. Transceiver device, driving method thereof, and display system including transceiver

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071573B1 (ko) * 2013-06-13 2020-03-02 삼성전자주식회사 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
CN105139824B (zh) * 2015-10-16 2018-02-06 重庆京东方光电科技有限公司 栅极驱动器及其配置***和调节配置方法
KR102471672B1 (ko) 2015-11-13 2022-11-29 삼성전자주식회사 표시 제어 방법, 이를 구현한 디스플레이 패널, 디스플레이 장치 및 전자 장치
KR102510446B1 (ko) * 2016-01-15 2023-03-15 삼성전자주식회사 외부 클락을 이용하여 비디오 동기 신호를 발생시키는 디스플레이 컨트롤러, 이를 포함하는 애플리케이션 프로세서, 및 이를 포함하는 전자 시스템
US10930205B2 (en) * 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
KR20180024620A (ko) * 2016-08-30 2018-03-08 삼성전자주식회사 시간 정보 표시 방법 및 이를 지원하는 전자 장치
KR20180039341A (ko) * 2016-10-10 2018-04-18 삼성전자주식회사 외부 장치와 통신 방법 및 이를 지원하는 전자 장치
CN110088823B (zh) 2016-12-23 2023-06-30 株式会社半导体能源研究所 数据转换电路及显示装置
KR102374710B1 (ko) * 2017-03-28 2022-03-15 삼성전자주식회사 디스플레이의 저전력 구동 방법 및 이를 수행하는 전자 장치
JP6622401B2 (ja) * 2017-05-22 2019-12-18 北京小米移動軟件有限公司Ｂｅｉｊｉｎｇ Ｘｉａｏｍｉ Ｍｏｂｉｌｅ Ｓｏｆｔｗａｒｅ Ｃｏ．，Ｌｔｄ． スクリーンオフ表示方法及び装置
KR102522653B1 (ko) * 2018-04-26 2023-04-19 삼성디스플레이 주식회사 표시 장치
KR102524029B1 (ko) * 2018-08-09 2023-04-20 삼성전자주식회사 온도 정보에 기반하여 보정된 시간 정보를 표시하는 디스플레이 구동 회로를 포함하는 전자 장치
KR102546646B1 (ko) * 2018-08-28 2023-06-23 매그나칩 반도체 유한회사 오실레이터 주파수 컨트롤러를 포함하는 디스플레이 구동 ic
CN109147668B (zh) * 2018-09-25 2020-08-04 京东方科技集团股份有限公司 显示面板的外部补偿方法、驱动单元及显示面板
KR102366556B1 (ko) * 2018-10-11 2022-02-22 매그나칩 반도체 유한회사 동작 주파수를 조절할 수 있는 디스플레이 구동 ic 및 그 동작 주파수 조절 방법
TWI697877B (zh) * 2019-03-15 2020-07-01 瑞鼎科技股份有限公司 調整顯示時鐘的方法及其裝置
CN112514255B (zh) * 2019-05-31 2024-03-19 京东方科技集团股份有限公司 信号频率调整方法及装置、显示装置、存储介质
KR20220106991A (ko) 2019-11-11 2022-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치 및 정보 처리 장치의 동작 방법
CN113470578B (zh) 2020-03-31 2022-06-17 北京小米移动软件有限公司 显示驱动模组、显示面板和电子设备
KR102546348B1 (ko) * 2020-12-15 2023-06-21 현대모비스 주식회사 배터리 관리 시스템에서의 상시 전원 오실레이터의 보상 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180125A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体装置
JP2006229630A (ja) * 2005-02-17 2006-08-31 Fujitsu Ltd 発振回路
JP2009296341A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 発振装置、受信装置および発振制御方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543754A (en) * 1994-10-11 1996-08-06 National Semiconductor Corporation Capacitor and resistor controlled oscillator timing lock loop for precision time constants
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US20020188880A1 (en) 2001-04-26 2002-12-12 Lowles Robert J. System and method for reducing power consumption by a liquid crystal display
US7142200B2 (en) * 2002-05-22 2006-11-28 Hitachi Displays, Ltd. Display device and driving method thereof
US6972803B2 (en) * 2003-09-10 2005-12-06 Gennum Corporation Video signal format detector and generator system and method
KR100574956B1 (ko) 2003-11-20 2006-04-28 삼성전자주식회사 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법
KR100649573B1 (ko) 2004-03-03 2006-11-27 대영산업개발 주식회사 표시 패널의 구동 드라이버 및 그 구동 방법
KR100653834B1 (ko) 2004-12-29 2006-12-04 (주)토마토엘에스아이 디스플레이 드라이버 ｉｃ의 그래픽 램 제어장치 및 방법
KR100631167B1 (ko) 2004-12-30 2006-10-02 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생장치 및 그 오실레이션 신호발생방법
JP2006338139A (ja) * 2005-05-31 2006-12-14 Seiko Epson Corp 基準クロック生成回路、電源回路、駆動回路及び電気光学装置
KR100712553B1 (ko) 2006-02-22 2007-05-02 삼성전자주식회사 프레임 주파수에 따라 슬루율이 조절되는 소스 드라이버회로 및 소스 드라이버 회로에서 프레임 주파수에 따른슬루율 조절 방법
KR100744135B1 (ko) 2006-02-28 2007-08-01 삼성전자주식회사 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법
KR100790984B1 (ko) 2006-03-03 2008-01-02 삼성전자주식회사 Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
KR20070094332A (ko) 2006-03-17 2007-09-20 주식회사 팬택앤큐리텔 오실레이터의 주파수 오차특성을 이용한 온도측정 장치 및방법, 이를 구비한 이동통신 단말기
JP4837525B2 (ja) * 2006-10-25 2011-12-14 株式会社 日立ディスプレイズ 表示装置
EP1983756A1 (en) * 2007-04-18 2008-10-22 St Microelectronics S.A. Portable device with video output
KR101386174B1 (ko) * 2007-09-14 2014-04-17 삼성전자주식회사 발진기 및 그것의 발진 방법
US9122443B1 (en) * 2008-05-01 2015-09-01 Rockwell Collins, Inc. System and method for synchronizing multiple video streams
WO2010016167A1 (ja) * 2008-08-07 2010-02-11 パナソニック株式会社 基準周波数生成回路、半導体集積回路、電子機器
KR101585231B1 (ko) 2009-01-06 2016-01-14 삼성전자주식회사 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치
KR101187572B1 (ko) 2010-12-27 2012-10-05 주식회사 실리콘웍스 표시장치의 구동 제어회로
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
KR20130027094A (ko) * 2011-09-02 2013-03-15 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 영상 신호 처리 시스템
JP6208975B2 (ja) * 2013-05-07 2017-10-04 シナプティクス・ジャパン合同会社 表示ドライバｉｃ
KR102071573B1 (ko) * 2013-06-13 2020-03-02 삼성전자주식회사 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180125A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体装置
JP2006229630A (ja) * 2005-02-17 2006-08-31 Fujitsu Ltd 発振回路
JP2009296341A (ja) * 2008-06-05 2009-12-17 Fujitsu Ltd 発振装置、受信装置および発振制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694598B2 (en) 2020-12-18 2023-07-04 Lx Semicon Co., Ltd. Display driving circuit and frequency correction method of display driving circuit
US11677536B2 (en) 2021-06-14 2023-06-13 Samsung Display Co., Ltd. Transceiver and method of driving the same
US12032402B2 (en) 2021-06-14 2024-07-09 Samsung Display Co., Ltd. Transceiver device, driving method thereof, and display system including transceiver

Also Published As

Publication number Publication date
US10269292B2 (en) 2019-04-23
JP2015001745A (ja) 2015-01-05
JP6591145B2 (ja) 2019-10-16
TWI638344B (zh) 2018-10-11
TW201503082A (zh) 2015-01-16
US9466263B2 (en) 2016-10-11
KR20140145338A (ko) 2014-12-23
US20140368479A1 (en) 2014-12-18
US20170011683A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
KR102071573B1 (ko) 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
KR101921990B1 (ko) 액정표시장치
US9620063B2 (en) Gate driving circuit and organic light emitting display device having the same
US10043432B2 (en) Emission driver and display device including the same
CN105389144B (zh) 片上***和多显示器***
TWI582738B (zh) 源極驅動器、顯示裝置、源極輸出訊號的延遲方法、及顯示裝置的驅動方法
KR20170048630A (ko) 발광제어 구동부 및 이를 포함하는 표시 장치
KR20180036893A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20170014352A (ko) 출력 신호의 슬루 레이트를 향상시키는 버퍼 증폭기 회로와 이를 포함하는 장치들
KR20160029593A (ko) 오실레이터 및 상기 오실레이터를 포함하는 디스플레이 구동 회로
KR102492365B1 (ko) 유기 발광 표시 장치
JP6490357B2 (ja) 電圧伝送回路、電圧送信回路、及び、電圧受信回路
KR20160148132A (ko) 표시 장치 및 이의 구동 방법
KR20160124995A (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
KR102225185B1 (ko) 게이트구동부 및 이를 포함하는 터치표시장치
KR102130106B1 (ko) 전압 생성 회로 및 이를 포함하는 표시 장치
TWI426483B (zh) 顯示裝置
US10229628B2 (en) Gamma voltage generator and display device including the same
US11515848B2 (en) Source driver having an output buffer circuit with slew rate compensation and display device thereof
KR20160105085A (ko) 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
CN107134289B (zh) 内部电压发生电路和包括其的***
US9467204B2 (en) Voltage regulator with current mirroring circuitry for transmitters for near field communication (NFC) devices and chips, and electronic devices including such NFC chips
US10230913B2 (en) Transmitter and communication system
KR102429263B1 (ko) 전원부 및 이를 포함하는 표시장치
US9698972B2 (en) Voltage mode drivers and electronic apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant