KR101279296B1 - 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 - Google Patents
유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 Download PDFInfo
- Publication number
- KR101279296B1 KR101279296B1 KR1020060034446A KR20060034446A KR101279296B1 KR 101279296 B1 KR101279296 B1 KR 101279296B1 KR 1020060034446 A KR1020060034446 A KR 1020060034446A KR 20060034446 A KR20060034446 A KR 20060034446A KR 101279296 B1 KR101279296 B1 KR 101279296B1
- Authority
- KR
- South Korea
- Prior art keywords
- hydrophilic
- hydrophobic
- pattern
- organic semiconductor
- organic
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 239000010408 film Substances 0.000 claims description 149
- 239000010410 layer Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 34
- 239000012044 organic layer Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000000615 nonconductor Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000012530 fluid Substances 0.000 claims 1
- 239000011368 organic material Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기 박막 트랜지스터 및 이의 제조 방법 및 이를 이용한 표시장치가 개시되어 있다. 유기 반도체 구조물은 베이스 기판상에 배치되며, 친수성 특성을 갖는 제1 친수부 및 소수성 특성을 갖는 제1 소수부를 갖는 제1 도전 패턴, 베이스 기판상에 배치되며 제1 친수부와 인접하게 배치되며 친수성 특성을 갖는 제2 친수부 및 소수성 특성을 갖는 제2 소수부를 갖는 제2 도전 패턴 및 제1 친수부 및 제2 친수부를 전기적으로 연결하며 친수성 특성을 갖는 유기 반도체 패턴을 포함한다.
유기 반도체, 유기 박막 트랜지스터, 표시장치, 박막트랜지스터, 유기물
Description
도 1은 본 발명의 일실시예에 의한 유기 반도체 구조물의 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 본 발명의 다른 실시예에 의한 유기 반도체 구조물을 도시한 단면도이다.
도 4 내지 도 9들은 본 발명의 일실시예에 의한 유기 반도체 구조물의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 일실시예에 의한 유기 박막 트랜지스터를 도시한 평면도이다.
도 11은 도 10에 도시된 III-III' 선을 따라 절단한 단면도이다.
도 12 내지 도 18들은 본 발명의 일실시예에 의한 유기 박막 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 19는 본 발명의 일실시예에 의한 표시장치를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
60:유기 반도체 구조물 20: 제1 도전 패턴
30: 제 도전 패턴 50: 유기 반도체 패턴
본 발명은 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기 박막 트랜지스터 및 이의 제조 방법 및 이를 이용한 표시장치에 관한 것이다.
최근 들어, 반도체 기술의 개발에 따라 매우 작은 치수를 갖는 스위칭 소자인 박막 트랜지스터의 제조가 가능해졌다. 또한, 박막 트랜지스터의 기술 개발에 따라서 풀-컬러 영상을 표현할 수 있는 액정표시장치(liquid crystal display device, LCD), 유기전계발광표시장치(OLED), 플라즈마표시장치(PDP) 등과 같은 표시장치의 연구 및 개발이 급속히 진행되고 있다.
더 나아가, 최근에는 표시화면을 사용자가 구부리거나 펼 수 있는 플렉시블 표시장치의 개발이 진행되고 있다.
이와 같은 플렉시블 표시장치를 제조하기 위해서, 현재 유리기판으로 사용하던 기판은 플렉시블한 플라스틱 재질로 바꿔 유연성을 확보하고, 무기 재료를 포함하는 스위칭 소자는 플랙시블한 유기 반도체를 포함하는 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)로 변경해야 한다.
종래 유기 박막 트랜지스터를 제조하기 위해서는 얇은 두께를 갖는 소오스 전극 및 드레인 전극은 기판상에 형성된다. 이어서, 소오스 전극 및 드레인 전극이 덮이도록 유기 반도체층이 기판 상에 형성된 후, 유기 반도체층을 덮는 게이트 절연막을 형성한 후 게이트 절연막 상에 게이트 전극을 형성한다.
그러나, 종래 복수개의 유기 박막 트랜지스터의 유기 반도체층은 패터닝 없이 사용되기 때문에 각 유기 박막 트랜지스터가 작동될 때 전류가 인접한 유기 박막 트랜지스터로 누설되어 유기 박막 트랜지스터의 성능을 감소시키는 문제점을 갖는다.
본 발명의 목적은 전기적 특성을 보다 향상시킨 유기 반도체 구조물을 제공하는 것이다.
본 발명의 다른 목적은 상기 유기 반도체 구조물의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 유기 반도체 구조물을 갖는 유기 박막 트랜지스터를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 유기 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 유기 박막 트랜지스터를 갖는 표시장치를 제공하는 것이다.
이와 같은 본 발명의 어느 하나의 목적을 구현하기 위한 유기 반도체 구조물 은 베이스 기판상에 배치되며, 친수성 특성을 갖는 제1 친수부 및 소수성 특성을 갖는 제1 소수부를 갖는 제1 도전 패턴, 베이스 기판상에 배치되며 제1 친수부와 인접하게 배치되며 친수성 특성을 갖는 제2 친수부 및 소수성 특성을 갖는 제2 소수부를 갖는 제2 도전 패턴, 제1 친수부 및 제2 친수부를 전기적으로 연결하며 친수성 특성을 갖는 유기 반도체 패턴을 포함한다.
본 발명의 다른 목적을 구현하기 위한 유기 반도체 구조물의 제조 방법은 베이스 기판상에 상호 이격된 소수성 제1 및 2 도전 패턴들을 형성하고, 제1 도전패턴의 제1 부분 및 제1 부분과 인접한 제2 도전 패턴의 제2 부분을 노출하는 개구를 갖는 소수성 유기막 패턴을 형성하고, 개구에 의하여 노출된 부분들의 소수성 특성을 친수성 특성으로 변경하고, 친수성 특성으로 변경된 노출된 부분들에 친수성 유기 반도체 패턴을 형성한다.
본 발명의 또 다른 목적을 구현하기 위한 유기 박막 트랜지스터는 베이스 기판상에 형성된 산화막, 산화막 상에 배치되며 친수성 제1 친수부 및 소수성 제1 소수부를 갖는 소오스 전극, 산화막 상에 배치되며 제1 친수부와 인접하게 배치된 친수성 제2 친수부 및 소수성 제2 소수부를 갖는 드레인 전극, 제1 및 제2 친수부들을 노출하는 개구를 갖는 소수성 유기막 패턴, 도체 또는 부도체 특성을 갖고 개구를 통해 제1 및 제2 친수부와 전기적으로 연결된 친수성 유기 반도체 패턴, 친수성 유기 반도체 패턴을 덮는 게이트 절연막 및 반도체 패턴과 대응하는 게이트 절연막 상에 형성된 게이트 전극을 포함한다.
본 발명의 또 다른 목적을 구현하기 위한 유기 박막 트랜지스터의 제조 방법 은 베이스 기판상에 산화막을 형성하고, 산화막 상에 소수성 소오스 전극 및 소오스 전극과 이격된 소수성 드레인 전극을 형성하고, 소오스 전극 및 드레인 전극의 일부를 각각 노출하는 개구를 갖는 소수성 유기막 패턴을 베이스 기판상에 형성하고, 노출된 소오스 전극 및 드레인 전극의 일부를 소수성에서 친수성으로 변경하여, 소오스 전극에 친수성 특성을 갖는 제1 친수부 및 드레인 전극에 친수성 특성을 갖는 제2 친수부를 형성하고, 개구를 통해 제1 및 제2 친수부들과 전기적으로 연결된 친수성 유기 반도체 패턴을 형성하고, 친수성 유기 반도체 패턴을 덮는 게이트 절연막을 형성하고, 유기 반도체 패턴과 대응하는 게이트 절연막 상에 게이트 전극을 형성한다.
본 발명의 또 다른 목적을 구현하기 위한 표시 장치는 제1 베이스 기판상에 형성된 산화막, 산화막 상에 배치되며 친수성 제1 친수부 및 소수성 제1 소수부를 갖는 소오스 전극, 산화막 상에 배치되며 제1 친수부와 인접하게 배치된 친수성 제2 친수부 및 소수성 제2 소수부를 갖는 드레인 전극, 제2 소수부에 연결된 투명 전극, 제1 및 제2 친수부들을 노출시키는 개구를 갖는 소수성 유기막 패턴, 도체 또는 부도체 특성을 갖고 개구를 통해 제1 및 제2 친수부와 전기적으로 연결된 친수성 유기 반도체 패턴, 친수성 유기 반도체 패턴을 덮는 게이트 절연막 및 반도체 패턴과 대응하는 게이트 절연막 상에 형성된 게이트 전극을 포함하는 제 1 표시 기판. 제1 베이스 기판과 마주보는 제2 베이스 기판상에 형성되며, 화소 전극과 대응하는 부분에 형성된 컬러필터를 포함하는 제2 표시 기판 및 제1 및 제2 표시기판 사이에 개재된 액정층을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기 박막 트랜지스터 및 이의 제조 방법 및 이를 이용한 표시장치에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 전극, 패턴 또는 구조물들이, 예를 들어, "제1", "제2"," 제3" 및/또는 "제4"로 언급되는 경우, 이는 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, 예를 들어, "제1", "제2", "제3" 및/또는 "제4"와 같은 기재는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
유기 반도체 구조물
도 1은 본 발명의 일실시예에 의한 유기 반도체 구조물의 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일실시예에 의한 유기 반도체 구조물(60)은 제1 도전 패턴(first conductive pattern;20), 제2 도전 패턴(second conductive pattern;30) 및 유기 반도체 패턴(organic semiconductor pattern;50)을 포함한다.
제1 도전 패턴(20)은 베이스 기판(base substrate;10) 상에 배치된다. 본 실시예에서, 베이스 기판(10)으로는 유리 기판과 같은 투명한 기판을 사용할 수 있다.
제1 도전 패턴(20)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
제1 도전 패턴(20)은 제 1 소수부(first hydrophobic portion; 22) 및 제1 친수부(first hydrophilic portion;24)를 포함한다. 본 실시예에서, 제1 소수부(22)는 소수성 특성(hydrophobic property)를 갖고, 제1 친수부(24)는 친수성 특성(hydrophilic property)를 갖는다.
본 실시예에서, 제1 친수부(24)는 제2 도전 패턴(30)에 대하여 상대적으로 가깝게 배치되며, 제1 소수부(22)는 제2 도전 패턴(30)에 대하여 상대적으로 멀게 배치된다.
제2 도전 패턴(30)은 베이스 기판(10) 상에 배치된다. 본 실시예에서, 제2 도전 패턴(30)은 제1 도전 패턴(30)과 동일 평면상에 배치되며, 제2 도전 패턴(30) 및 제1 도전 패턴(20)은 상호 소정 간격 이격 된다.
제 2 도전 패턴(30)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
제2 도전 패턴(30)은 제2 소수부(second hydrophobic portion;34) 및 제2 친수부(second hydrophilic portion; 22)를 포함한다. 본 실시예에서, 제2 소수부(34)는 소수성 특성을 갖고, 제2 친수부(32)는 친수성 특성을 갖는다.
본 실시예에서, 제2 도전 패턴(30)의 제2 친수부(32)는 제1 도전 패턴(30)의 제1 친수부(24)와 마주보도록 배치된다.
따라서, 제1 도전 패턴(20) 및 제2 도전 패턴(30)은, 평면상에서 보았을 때,제1 소수부(22), 제1 친수부(24), 제2 친수부(32), 제2 소수부(34)의 순서대로 배치된다.
유기 반도체 패턴(50)은 외부에서 인가되는 전압 레벨에 대응하여 도체 특성 또는 부도체 특성을 가질 수 있다. 본 실시예에서, 유기 반도체 패턴(50)은 실리콘(silicon)과 같은 반도체 물질(semiconductor material)을 포함할 수 있다.
반도체 물질을 포함하는 투명한 유기 반도체 패턴(50)은 친수성 특성을 갖는다. 따라서, 친수성 특성을 갖는 유기 반도체 패턴(50)은 소수성 특성을 갖는 제1 소수부(22) 및 제2 소수부(34)에는 부착되지 않고 친수성을 갖는 제1 도전 패턴(20)의 제1 친수부(24) 및 제2 도전 패턴(30)의 제2 친수부(32)에 부착된다. 따라서, 제1 및 제 2 친수부(24, 32)들은 유기 반도체 패턴(50)에 의하여 전기적으로 연결되고, 유기 반도체 패턴(50)은, 평면상에서 보았을 때, 섬(island) 형상을 갖 는다.
한편, 제1 도전 패턴(20)을 제1 친수부(24) 및 제1 소수부(22)로 구분, 제2 도전 패턴(30)을 제2 친수부(32) 및 제2 소수부(34)로 구분 및 구분된 제1 및 2 친수부(24,32)들에 유기 반도체 패턴(50)을 형성하기 위해, 베이스 기판(10) 상에는 유기막 패턴(40)이 더 형성될 수 있다.
본 실시예에서, 유기막 패턴(40)은 소수성 특성을 갖고, 유기막 패턴(40)은 아크릴 계열 합성 수지 및 유기막 패턴(40)을 형성하기 위한 감광물질을 더 포함할 수 있다.
본 실시예에서, 유기막 패턴(40)은 제1 도전 패턴(20)의 제1 친수부(24) 및 제2 도전 패턴(30)의 제2 친수부(32)를 개구하는 개구(42)를 갖는다. 반대로, 제1 도전 패턴(20)의 제1 소수부(22) 및 제2 도전 패턴(30)의 제2 소수부(34)는 유기막 패턴(40)에 의하여 가려진다.
소수성을 갖는 유기막 패턴(40)에 의하여 유기 반도체 패턴(50)을 이루는 친수성 반도체 물질은 유기막 패턴(40)의 표면 및 유기막 패턴(40)의 개구(42)의 측벽 등에 부착되지 않고 친수성인 제1 친수부(24), 제2 친수부(32)에 부착된다.
도 3은 본 발명의 다른 실시예에 의한 유기 반도체 구조물을 도시한 단면도이다. 본 발명의 다른 실시예에 의한 유기 반도체 구조물은 산화막을 제외하면 앞서 도 1 및 도 2를 통해 설명한 유기 반도체 구조물과 실질적으로 동일하다. 따라서, 본 실시예에서는 앞서 설명된 부분에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 참조부호 및 명칭을 부여하기로 한다.
도 3을 참조하면, 베이스 기판(10) 및 제1 도전 패턴(20), 베이스 기판(10) 및 제2 도전 패턴(30)의 사이에는 산화막(15)이 개재될 수 있다. 산화막(15)은 베이스 기판(10)으로부터 불순물 또는 이온이 배출되는 것을 방지하는 베리어막(barrier layer) 기능을 수행함은 물론 상호 이격된 제1 및 제2 도전 패턴(20,30)의 사이에서 유기 반도체 패턴(42)과의 부착력을 증가시킨다. 이를 구현하기 위하여, 산화막(15) 중 제1 및 제2 도전 패턴(20,30)들의 사이에는 친수부(15a)가 형성된다.
앞서 설명한 바에 의하면, 유기 반도체 패턴을 제1 및 제2 도전 패턴들 중 제 1 및 제2 친수부들에만 선택적으로 형성함으로써 유기 반도체 패턴으로부터 전류 누설을 방지할 수 있는 효과를 갖는다.
유기 반도체 구조물의 제조 방법
도 4 내지 도 9들은 본 발명의 일실시예에 의한 유기 반도체 구조물의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 일실시예에 의한 유기 반도체 구조물의 제1 도전 패턴 및 제2 도전 패턴을 도시한 평면도이다. 도 5는 도 4의 II-II' 선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 유리 기판과 같은 베이스 기판(10)의 상면에는 전면적에 걸쳐 산화막(oxide layer; 15)이 형성된다. 본 실시예에서, 산화막(15)은 화학 기상 증착(chemical vapor deposition; CVD) 공정 또는 스퍼터링(sputtering) 공정 등에 의하여 베이스 기판(10)의 상면에 형성될 수 있다. 이와 다르게, 베이스 기판(10)의 상면에 산화막(15) 대신 질화막(nitride layer)를 형성하거나, 베이스 기판(10)의 상면에 산화막(15) 및 질화막을 이중층으로 형성하여도 무방하다.
베이스 기판(10)의 상면에 산화막(15)을 형성한 후, 산화막(15) 상에는 금속층(matal layer;미도시)이 형성된다. 본 실시예에서, 금속층은 CVD 공정 또는 스퍼터링 공정에 의하여 형성될 수 있다.
이어서, 금속층 상에는 포토레지스트 필름(photoresist film; 미도시)이 형성된다. 포토레지스트 필름은 스핀 코팅(spin coating) 공정 또는 슬릿 코팅(slit coating) 공정 등에 의하여 형성될 수 있다.
포토레지스트 필름이 형성된 후, 포토레지스트 필름은 노광 공정(exposure process)을 통해 부분적으로 노광된 후 현상되어, 금속층 상에는 포토레지스트 패턴(photoresist pattern)이 형성된다. 이때, 포토레지스트 패턴은 금속층 중 보호할 부분 상에 선택적으로 배치된다.
포토레지스트 패턴이 형성된 후, 금속층은 식각 공정(etching process)에 의하여 식각되어, 산화막(15) 상에는 제1 도전 패턴(20) 및 제2 도전 패턴(30)이 각각 형성된다.
본 실시예에서, 제1 도전 패턴(20)은 제1 방향으로 연장된 메인 패턴(main patternn) 및 메인 패턴으로부터 제1 방향에 대하여 실질적으로 수직한 제2 방향으로 분기된 서브 패턴(sub pattern)을 갖는다.
한편, 제2 도전 패턴(20)은 서브 패턴과 평행하게 배치되며, 서브 패턴으로 부터 소정 간격 D 만큼 이격 된다.
도 6은 도 5에 도시된 제1 및 제2 도전 패턴의 일부를 노출하는 개구를 갖는 유기막을 도시한 평면도이다. 도 7은 도 6에 도시된 III-III' 선을 따라 절단한 단면도이다.
도 6 및 도 7을 참조하면, 제1 도전 패턴(20) 및 제2 도전 패턴(30)이 형성된 후, 산화막(15) 상에는 산화막(15)을 덮는 유기막(organic layer;미도시)이 형성된다. 본 실시예에서, 유기막은 스핀 코팅 공정 또는 슬릿 코팅 공정 등에 의하여 산화막(15) 상에 형성될 수 있다. 본 실시예에서, 유기막은 아크릴 계열 합성수지 및 유기막을 패터닝하기 위한 감광물질(photosensitive substance)을 포함할 수 있다.
이어서, 제1 도전 패턴(20) 및 제2 도전 패턴(30)의 일부를 유기막으로부터 노출시키기 위해, 감광물질을 포함하는 유기막은 레티클(reticle)을 통해 노광 및 현상된다. 이로 인해 산화막(15) 상에는 제1 도전 패턴(20) 및 제2 도전 패턴(30)의 일부를 노출하는 개구(42)를 갖는 유기막 패턴(ogranic layer pattern;40)이 형성된다.
도 8은 도 7에 도시된 유기막 패턴 및 개구 내부를 산소 플라즈마로 처리하는 것을 도시한 단면도이다.
도 8을 참조하면, 개구(42)가 형성된 유기막 패턴(40)을 형성한 후, 베이스 기판(10)은 유기막 패턴(40)의 상부로부터 베이스 기판(10)을 향하는 산소 플라즈마에 의하여 플라즈마 처리된다.
유기막 패턴(40)에 형성된 개구(42)에 의하여 노출된 제1 도전 패턴(20)의 일부, 제2 도전 패턴(30)의 일부 및 산화막(15)의 일부는 공통적으로 산소 플라즈마에 의하여 처리된다.
이로 인해, 제1 도전 패턴(20)은 제1 소수부(22) 및 제1 친수부(24)로 나뉘어지고, 제2 도전 패턴(30)은 제2 소수부(34) 및 제2 친수부(32)로 나뉘어진다. 또한, 산화막(15)에는 친수부(15a)가 형성된다. 친수부(15a)는 개구(42) 내부에 형성되며, 제1 및 제2 도전 패턴(20,30)들에 의하여 가려지지 않는 산화막(15)에 형성된다.
도 9는 도 8에 도시된 제1 도전 패턴의 제1 친수부 및 제2 도전 패턴의 제2 친수부에 유기 반도체 패턴을 형성하는 것을 도시한 단면도이다.
도 9를 참조하면, 제1 도전 패턴(20)에 제1 친수부(24) 및 제2 도전 패턴(30)에 제2 친수부(32)를 산소 플라즈마에 의해 형성한 후, 유기막 패턴(40) 상에는 친수성 유기 반도체 물질이 제공된다. 본 실시예에서, 유기 반도체 물질은 유동성을 갖고, 전계에 의하여 도체 특성 또는 부도체 특성을 가질 수 있다.
친수성 유기 반도체 물질은 소수성 유기막 패턴(40)에는 부착되기 어렵고, 친수성인 제1 친수부(24) 및 제2 친수부(32)에는 쉽게 부착되기 때문에 유기 반도체 물질은 유기막 패턴(40)의 개구(42) 내로 쉽게 이동하고, 개구(42) 내부에 모인 유기 반도체 물질은 경화되어 유기 반도체 패턴(50)이 형성된다.
유기 박막 트랜지스터
도 10은 본 발명의 일실시예에 의한 유기 박막 트랜지스터를 도시한 평면도이다. 도 11은 도 10에 도시된 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 10 및 도 11을 참조하면, 유기 박막 트랜지스터(Organic Thin Film Transistor;OTFT)은 산화막(oxide layer, OXL), 소오스 전극(SE), 드레인 전극(DE), 소수성 유기막 패턴(OLP), 친수성 유기 반도체 패턴(OSC), 게이트 절연막(OGI) 및 게이트 라인(GL)로부터 분기된 게이트 전극(GE)을 포함한다.
본 발명의 일실시예에 의한 유기 박막 트랜지스터(OTFT)는 베이스 기판(base substrate; BS) 상에 형성된다. 본 실시예에서 베이스 기판(BS)은 유리 기판과 같은 투명한 기판을 포함한다.
산화막(OXL)은 베이스 기판(BS)의 일측면 상에 배치되며, 실리콘 산화막 또는 실리콘 질화막을 사용할 수 있으며, 산화막(OXL)중 후술될 소오스 전극(SE) 및 드레인 전극(DE)의 사이는 친수성을 갖는다.
소오스 전극(SE)은 산화막(OXL) 상에 배치된다. 소오스 전극(SE)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
소오스 전극(SE)은 제 1 소수부(SE2) 및 제1 친수부(SE1)를 포함한다. 본 실시예에서, 제1 소수부(SE2)는 소수성 특성를 갖고, 제1 친수부(SE1)는 친수성 특성을 갖는다. 평면상에서 보았을 때, 소오스 전극(SE)의 전체 면적의 절반은 제1 소수부(SE2)이고, 소오스 전극(SE)의 전체 면적은 나머지 절반은 제1 친수부(SE1)이다.
본 실시예에서, 제1 친수부(SE1) 및 드레인 전극(DE)은 상호 근접하게 배치 되며, 제1 소수부(SE2)는 드레인 전극(DE)에 대하여 제1 친수부(SE1)에 비하여 멀게 배치된다.
드레인 전극(DE)은 산화막(OXL) 상에 배치된다. 본 실시예에서, 드레인 전극(DE)은 소오스 전극(SE)과 동일 평면상에 배치되며, 드레인 전극(DE)은 소오스 전극(SE)으로부터 소정 간격 이격된다.
본 실시예에서, 드레인 전극(DE)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
드레인 전극(DE)은 제2 소수부(DE2) 및 제2 친수부(DE1)를 포함한다. 본 실시예에서, 제2 소수부(DE2)는 소수성 특성을 갖고, 제2 친수부(DE1)는 친수성 특성을 갖는다.
본 실시예에서, 드레인 전극(DE)의 제2 친수부(DE1)는 소오스 전극(SE)의 제1 친수부(SE1)와 마주보도록 배치된다.
따라서, 소오스 전극(SE) 및 드레인 전극(DE)은, 평면상에서 보았을 때 나란하게 배치되고, 따라서, 산화막(OXL) 상에는 제1 소수부(SE2), 제1 친수부(SE1), 제2 친수부(DE1), 제2 소수부(DE2)들이 이들의 명칭 순서대로 배치된다.
외부에서 인가되는 전압 레벨에 대응하여 도체 특성 또는 부도체 특성을 갖는 친수성 유기 반도체 패턴(OSC)은 실리콘(silicon)과 같은 반도체 물질을 포함할 수 있다.
본 실시예에서, 유기 반도체 패턴(OSC)은 친수성 특성을 갖는다. 따라서, 친수성 특성을 갖는 유기 반도체 패턴(OSC)은 소수성 특성을 갖는 제1 소수부(SE2) 및 제2 소수부(DE2)에는 부착되지 않고 친수성을 갖는 소오스 전극(SE)의 제1 친수부(SE1) 및 드레인 전극(DE)의 제2 친수부(DE1)에 선택적으로 부착된다. 따라서, 제1 및 제 2 친수부(SE1, DE1)들은 유기 반도체 패턴(OSC)에 의하여 전기적으로 연결되고, 유기 반도체 패턴(OSC)은, 평면상에서 보았을 때, 섬(island) 형상을 갖는다.
한편, 소오스 전극(SE)을 제1 친수부(SE1) 및 제1 소수부(SE2)로 구분, 드레인 전극(DE)을 제2 친수부(DE1) 및 제2 소수부(DE2)로 구분 및 구분된 제1 및 2 친수부(SE1, DE1)들에 유기 반도체 패턴(OSC)을 전기적으로 연결하기 위해, 베이스 기판(BS) 상에는 유기막 패턴(OLP)이 더 형성될 수 있다.
본 실시예에서, 유기막 패턴(OLP)은 소수성 특성을 갖는다. 예를 들어, 유기막 패턴(OLP)은 아크릴 계열 합성 수지를 포함할 수 있다. 이에 더하여 유기막 패턴(OLP)에는 유기막 패턴(OLP)을 사진 공정 및 현상 공정에 의하여 패터닝이 가능토록 감광물질을 더 포함할 수 있다.
본 실시예에서, 유기막 패턴(OLP)은 소오스 전극(SE)의 제1 친수부(SE1) 및 드레인 전극(DE)의 제2 친수부(DE1)를 개구하는 개구(OP)를 갖는다. 반대로, 소오스 전극(SE)의 제1 소수부(SE2) 및 드레인 전극(DE)의 제2 소수부(DE2)는 유기막 패턴(OLP)에 의하여 가려진다.
소수성을 갖는 유기막 패턴(OLP)에 의하여 유기 반도체 패턴(OSC)을 이루는 친수성 반도체 물질은 유기막 패턴(OLP)의 표면 및 유기막 패턴(OIL)의 개구(OP)의 측벽 등에 부착되지 않고 친수성인 제1 친수부(SE1), 제2 친수부(SE2)에 부착된다.
게이트 절연막(OGI)은 유기막 패턴(OLP)의 상면에 형성되어 유기막 반도체 패턴(OSC)을 덮는다.
게이트 전극(GE)는 게이트 절연막(OGI) 상에 형성되며, 게이트 전극(GE)은 유기 반도체 패턴(OSC)와 대응하는 곳에 형성된다.
유기 박막 트랜지스터의 제조 방법
도 12 내지 도 18들은 본 발명의 일실시예에 의한 유기 박막 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 12는 본 발명의 일실시예에 의한 유기 박막 트랜지스터의 소오스 전극 및 드레인 전극을 도시한 단면도이다.
도 12를 참조하면, 유리 기판과 같은 베이스 기판(BS)의 상면에는 전면적에 걸쳐 산화막(OXL)이 형성된다. 본 실시예에서, 산화막(OXL)은 화학 기상 증착 공정 또는 스퍼터링 공정 등에 의하여 베이스 기판(BS)의 상면 전체에 형성될 수 있다. 이와 다르게, 베이스 기판(BS)의 상면에 산화막(OXL) 대신 질화막(nitride layer)를 형성하거나, 베이스 기판(BS)의 상면에 산화막(OXL) 및 질화막을 이중층으로 형성하여도 무방하다. 본 실시예에서, 산화막은 실리콘 산화막을 사용할 수 있고, 질화막은 실리콘 질화막을 사용할 수 있다.
베이스 기판(BS)의 상면에 산화막(OXL)을 형성한 후, 산화막(OXL) 상에는 금속층(미도시)을 형성한다. 금속층은 CVD 공정 또는 스퍼터링 공정에 의하여 형성될 수 있다.
금속층 상에는 스핀 코팅 공정 또는 슬릿 코팅 공정 등에 의하여 포토레지스트 필름(미도시)이 형성된다.
금속층 상에 포토레지스트 필름이 형성된 후, 포토레지스트 필름은 노광 공정을 통해 부분적으로 노광 및 현상되어, 금속층 상에는 포토레지스트 패턴이 형성된다. 이때, 포토레지스트 패턴은 금속층 중 보호할 부분 상에 선택적으로 배치된다.
금속층 상에 포토레지스트 패턴이 형성된 후, 금속층은 식각 공정에 의하여 식각되어, 산화막(OXL) 상에는 소오스 전극(SE) 및 드레인 전극(DE)이 각각 형성된다.
본 실시예에서, 소오스 전극(SE)에는 데이터 라인(미도시)이 전기적으로 연결되고, 소오스 전극(SE)은 데이터 라인으로부터 수직한 방향으로 분기된다.
한편, 드레인 전극(DE)은 소오스 전극(SE)과 평행하게 배치되며, 소오스 전극(SE)으로부터 소정 간격 이격된 곳에 배치된다.
도 13은 도 12에 도시된 소오스 전극 및 드레인 전극을 덮는 유기막을 도시한 단면도이다.
도 13을 참조하면, 산화막(OXL) 상에 소오스 전극(SE) 및 드레인 전극(DE)이 형성된 후, 산화막(OXL) 상에는 산화막(OXL)을 덮는 유기막(OLP)이 형성된다. 본 실시예에서, 유기막(OLP)은 스핀 코팅 공정 또는 슬릿 코팅 공정 등에 의하여 산화막(OXL) 상에 형성될 수 있다. 본 실시예에서, 유기막(OLP)은 아크릴 계열 합성수지 및 유기막(OLP)을 패터닝하기 위한 감광물질(photosensitive substance)을 포함 할 수 있다.
도 14는 도 13에 도시된 소오스 전극 및 드레인 전극의 일부를 노출하는 개구를 갖는 유기막 패턴을 도시한 단면도이다.
이어서, 소오스 전극(SE) 및 드레인 전극(DE)의 일부를 유기막(OL)으로부터 노출하기 위해, 감광물질을 포함하는 유기막(OL)은 레티클을 통과한 광에 의하여 노광 및 현상액에 의하여 현상된다. 이로 인해 산화막(OXL) 상에는 소오스 전극(SE) 및 드레인 전극(DE)의 일부를 노출하는 개구(OP)를 갖는 유기막 패턴(organic layer pattern;OLP)이 형성된다.
도 15는 도 14에 도시된 유기막 패턴 및 개구 내부를 산소 플라즈마로 처리하는 것을 도시한 단면도이다.
도 15를 참조하면, 개구(OP)가 형성된 유기막 패턴(OLP)을 형성한 후, 베이스 기판(BS)은 유기막 패턴(OLP)의 상부로부터 베이스 기판(BS)을 향하는 산소 플라즈마에 의하여 플라즈마 처리된다.
유기막 패턴(OLP)에 형성된 개구(OP)에 의하여 노출된 소오스 전극(SE)의 일부, 드레인 전극(DE)의 일부 및 산화막(OXL)의 일부는 모두 산소 플라즈마에 의하여 처리된다.
이로 인해, 소오스 전극(SE)은 제1 소수부(SE2) 및 제1 친수부(SE1)로 나뉘어지고, 드레인 전극(DE)은 제2 소수부(DE2) 및 제2 친수부(DE1)로 나뉘어진다. 또한, 산화막(OXL)에는 친수부(OXL1)가 형성된다. 친수부(OXL1)는 개구(OP) 내부에 형성되며, 산화막(OXL) 중 소오스 전극(SE) 및 드레인 전극(DE)들에 의하여 가려지 지 않는 부분에 형성된다.
도 16은 도 15에 도시된 소오스 전극의 제1 친수부 및 드레인 전극의 제2 친수부에 유기 반도체 패턴을 형성하는 것을 도시한 단면도이다.
도 16을 참조하면, 소오스 전극(SE)에 제1 친수부(SE1) 및 드레인 전극(DE)에 제2 친수부(DE1)를 산소 플라즈마에 의해 형성한 후, 유기막 패턴(OLP)의 상면으로는 친수성 유기 반도체 물질이 제공된다. 본 실시예에서, 친수성 유기 반도체 물질은 유동성을 갖고, 전계에 의하여 도체 특성 또는 부도체 특성을 가질 수 있다.
친수성 유기 반도체 물질은 소수성 유기막 패턴(OLP)상에는 부착되기 어렵고, 친수성인 제1 친수부(SE1) 및 제2 친수부(DE1)에는 쉽게 부착되기 때문에 유기 반도체 물질은 유기막 패턴(OLP)의 개구(OP) 내로 쉽게 이동하고, 개구(OP) 내부에 모인 유기 반도체 물질은 경화되어 유기 반도체 패턴(OSC)이 형성된다.
도 17은 도 16에 도시된 유기 반도체 패턴을 덮는 게이트 절연막을 도시한 단면도이다.
도 17을 참조하면, 유기 반도체 패턴(OSC)가 형성된 후, 유기 반도체 패턴(OSC)을 절연하기 위해 유기막 패턴(OLP) 및 유기 반도체 패턴(OSC) 상에는 게이트 절연막(OGI)이 형성된다. 본 실시예에서, 게이트 절연막은 유기물을 포함할 수 있다. 게이트 절연막을 유기물로 형성할 경우 게이트 절연막은 스핀 코팅 공정 또는 슬릿 코팅 공정에 의하여 형성될 수 있다.
도 18은 도 17에 도시된 게이트 절연막 상에 형성된 게이트 전극을 도시한 단면도이다.
도 18을 참조하면, 유기막 패턴(OLP) 및 유기 반도체 패턴(OSC) 상에 게이트 절연막(OGI)이 형성된 후, 게이트 절연막(OGI) 상에는 전면적에 걸쳐 게이트 금속층 및 포토레지스트 필름이 형성된다. 이어서, 포토레지스트 필름을 사진-식각 공정에 의하여 패터닝하여 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 하여 게이트 금속층을 식각하여 게이트 절연막(OGI) 상에 게이트 전극(GE)을 형성한다.
표시 장치
도 19는 본 발명의 일실시예에 의한 표시장치를 도시한 단면도이다.
도 19를 참조하면, 본 발명에 의한 표시 장치(400)는 제1 표시기판(100), 제2 표시기판(200) 및 액정층(300)을 포함한다.
제1 표시기판(100)은 유기 박막 트랜지스터(OTFT), 화소전극(146)을 포함한다.
유기 박막 트랜지스터(OTFT)은 산화막(120), 소오스 전극(130), 드레인 전극(140), 소수성 유기막 패턴(155), 친수성 유기 반도체 패턴(150), 게이트 절연막(160) 및 게이트 전극(170)을 포함한다.
유기 박막 트랜지스터(OTFT)는 제1 베이스 기판(110) 상에 형성된다. 본 실시예에서 제1 베이스 기판(110)은 유리 기판과 같은 투명한 기판을 포함한다.
산화막(120)은 제1 베이스 기판(110)의 일측면 상에 배치되며, 실리콘 산화 막 또는 실리콘 질화막을 사용할 수 있다 산화막(120)은 후술될 소오스 전극(130) 및 드레인 전극(140) 사이에 개재된 친수부(125)를 포함한다.
소오스 전극(130)은 산화막(120) 상에 배치된다. 소오스 전극(120)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
소오스 전극(130)은 제 1 소수부(132) 및 제1 친수부(134)를 포함한다. 본 실시예에서, 제1 소수부(132)는 소수성 특성를 갖고, 제1 친수부(134)는 친수성 특성을 갖는다. 평면상에서 보았을 때, 소오스 전극(130)의 전체 면적의 절반은 제1 소수부(132)이고, 소오스 전극(130)의 전체 면적은 나머지 절반은 제1 친수부(134)이다.
예를 들어, 제1 친수부(134) 및 드레인 전극(140)은 상호 근접하게 배치되며, 제1 소수부(132)는 드레인 전극(140)에 대하여 제1 친수부(134)에 비하여 멀게 배치된다.
드레인 전극(140)은 산화막(120) 상에 배치된다. 본 실시예에서, 드레인 전극(140)은 소오스 전극(130)과 동일 평면상에 배치되며, 드레인 전극(140)은 소오스 전극(130)으로부터 소정 간격 이격된다.
본 실시예에서, 드레인 전극(140)으로 사용되는 물질의 예로서는 알루미늄, 알루미늄 합금, 금, 은, 동 등을 들 수 있다.
드레인 전극(140)은 제2 소수부(144) 및 제2 친수부(142)를 포함한다. 본 실시예에서, 제2 소수부(144)는 소수성 특성을 갖고, 제2 친수부(142)는 친수성 특성을 갖는다.
본 실시예에서, 드레인 전극(140)의 제2 친수부(142)는 소오스 전극(130)의 제1 친수부(134)와 마주보도록 배치된다.
따라서, 소오스 전극(130) 및 드레인 전극(140)은, 평면상에서 보았을 때 나란하게 배치되고, 따라서, 산화막(120) 상에는 제1 소수부(132), 제1 친수부(134), 제2 친수부(142), 제2 소수부(144)들이 이들의 명칭 순서대로 배치된다.
외부에서 인가되는 전압 레벨에 대응하여 도체 특성 또는 부도체 특성을 갖는 친수성 유기 반도체 패턴(150)은 실리콘(silicon)과 같은 반도체 물질을 포함할 수 있다.
본 실시예에서, 유기 반도체 패턴(150)은 친수성 특성을 갖는다. 따라서, 친수성 특성을 갖는 유기 반도체 패턴(150)은 소수성 특성을 갖는 제1 소수부(132) 및 제2 소수부(144)에는 부착되지 않고 친수성을 갖는 소오스 전극(130)의 제1 친수부(134) 및 드레인 전극(140)의 제2 친수부(142)에 선택적으로 부착된다. 따라서, 제1 및 제 2 친수부(132, 142)들은 유기 반도체 패턴(150)에 의하여 전기적으로 연결되고, 유기 반도체 패턴(150)은, 평면상에서 보았을 때, 섬(island) 형상을 갖는다.
한편, 소오스 전극(130)을 제1 친수부(134) 및 제1 소수부(132)로 구분, 드레인 전극(140)을 제2 친수부(142) 및 제2 소수부(144)로 구분 및 구분된 제1 및 2 친수부(134,142)들에 유기 반도체 패턴(150)을 전기적으로 연결하기 위해, 제1 베이스 기판(110) 상에는 유기막 패턴(155)이 더 형성될 수 있다.
본 실시예에서, 유기막 패턴(155)은 소수성 특성을 갖는다. 예를 들어, 유기 막 패턴(155)은 아크릴 계열 합성 수지를 포함할 수 있다. 이에 더하여 유기막 패턴(155)에는 유기막 패턴(155)을 사진 공정 및 현상 공정에 의하여 패터닝이 가능토록 감광물질을 더 포함할 수 있다.
본 실시예에서, 유기막 패턴(155)은 소오스 전극(130)의 제1 친수부(134) 및 드레인 전극(140)의 제2 친수부(142)를 개구하는 개구를 갖는다. 반대로, 소오스 전극(130)의 제1 소수부(132) 및 드레인 전극(140)의 제2 소수부(144)는 유기막 패턴(155)에 의하여 가려진다.
소수성을 갖는 유기막 패턴(155)에 의하여 유기 반도체 패턴(150)을 이루는 친수성 반도체 물질은 유기막 패턴(155)의 표면 및 유기막 패턴(155)의 개구의 측벽 등에 부착되지 않고 친수성인 제1 친수부(134), 제2 친수부(142)에 부착된다.
게이트 절연막(160)은 유기막 패턴(155)의 상면에 형성되어 유기막 반도체 패턴(150)을 덮는다.
게이트 전극(170)는 게이트 절연막(160) 상에 형성되며, 게이트 전극(170)은 유기 반도체 패턴(150)와 대응하는 곳에 형성된다.
게이트 전극(170)의 상면에는 배향홈(align groove)이 형성된 배향막(alignment film;180)이 형성된다.
이와 같은 구조를 갖는 유기 박막 트랜지스터(OTFT)의 드레인 전극(140)의 제2 소수부(144)에는 화소 전극(146)이 전기적으로 연결된다. 본 실시예에서 화소 전극(146)은 투명하면서 도전성인 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide) 또는 아몰퍼스 산화 주석 인듐(amorphous-Indium Tin Oxide, a-ITO) 등을 포함할 수 있다.
이와 같은 유기 박막 트랜지스터(OTFT) 및 화소 전극(146)을 포함하는 제1 표시 기판(100)은 제2 표시 기판(200)과 마주보도록 배치된다. 본 실시예에서, 제2 표시 기판(200)은 제2 베이스 기판(210) 상에 격자 형상으로 형성된 차광 패턴(220) 및 컬러 필터(230)들을 포함한다. 본 실시예에서, 차광 패턴(220)은 크롬 및/또는 크롬 산화막과 같이 광 흡수율이 높은 물질을 사용할 수 있다.
본 실시예에서, 제1 표시 기판(100) 및 제2 표시기판(200)의 에지(edge)는 밀봉부재(sealing member)에 의하여 밀봉되고, 밀봉부재, 제1 및 제2 표시기판(100,200)들에 의하여 형성된 공간에는 액정층(liquid crystal layer; 300)이 배치된다. 예를 들어, 제1 및 제2 표시기판(100,200)들의 사이에는 액정층(300)의 셀 갭을 유지하기 위한 볼 스페이서(ball spacer) 또는 컬럼 스페이서(column spacer) 등이 배치될 수 있다.
이상에서 상세하게 설명한 바에 의하면, 보다 단순한 방법에 의하여 유기 박막 트랜지스터를 제조할 수 있고 구조적으로 안정화된 박막 트랜지스터를 제조할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이 해할 수 있을 것이다.
Claims (16)
- 베이스 기판상에 배치되며, 친수성 특성을 갖는 제1 친수부 및 소수성 특성을 갖는 제1 소수부를 갖는 제1 도전 패턴;상기 베이스 기판상에 배치되며, 상기 제1 친수부와 인접하게 배치되며 상기 친수성 특성을 갖는 제2 친수부 및 상기 소수성 특성을 갖는 제2 소수부를 갖는 제2 도전 패턴; 및상기 제1 친수부 및 상기 제2 친수부를 전기적으로 연결하며, 상기 친수성 특성을 갖는 유기 반도체 패턴을 포함하는 유기 반도체 구조물.
- 제1항에 있어서, 상기 제1 및 제2 친수부들은 노출하는 개구를 갖는 소수성 유기막 패턴을 더 포함하는 것을 특징으로 하는 유기 반도체 구조물.
- 제2항에 있어서, 상기 소수성 유기막 패턴은 감광물질을 포함하는 것을 특징으로 하는 유기 반도체 구조물.
- 제1항에 있어서, 상기 유기 반도체 패턴은 평면상에서 보았을 때 다각 형상을 갖는 것을 특징으로 하는 유기 반도체 구조물.
- 제1항에 있어서, 상기 제1 및 제2 도전패턴들 및 상기 베이스 기판 사이에 개재된 산화막을 더 포함하는 것을 특징으로 하는 유기 반도체 구조물.
- 제5항에 있어서, 상기 산화막 중 제1 및 제2 도전패턴들 사이에 노출된 부분은 친수성 특성을 갖는 친수부를 더 포함하는 것을 특징으로 하는 유기 반도체 구조물.
- 베이스 기판상에 상호 이격된 소수성 제1 및 2 도전 패턴들을 형성하는 단계;상기 제1 도전패턴의 제1 부분 및 상기 제1 부분과 인접한 상기 제2 도전 패턴의 제2 부분을 노출하는 개구를 갖는 소수성 유기막 패턴을 형성하는 단계;상기 개구에 의하여 노출된 부분들의 상기 소수성 특성을 친수성 특성으로 변경하는 단계; 및상기 친수성 특성으로 변경된 상기 노출된 부분들에 친수성 유기 반도체 패턴을 형성하는 단계를 포함하는 유기 반도체 구조물의 제조 방법.
- 제7항에 있어서, 상기 소수성 특성을 친수성 특성으로 변경하는 단계에서 상기 노출된 부분들은 산소 플라즈마에 의하여 소수성 특성으로부터 친수성 특성으로 변경되는 것을 특징으로 하는 유기 반도체 구조물의 제조 방법.
- 제7항에 있어서, 상기 유기 반도체 패턴을 형성하는 단계는상기 소수성 특성을 갖는 상기 소수성 유기막 상에 유동성 유기 반도체 패턴을 이루는 물질을 도포하는 단계;상기 유기 반도체 패턴 물질을 상기 개구 내부로 이동시키는 단계; 및상기 유기 반도체 패턴 물질을 경화시키는 단계를 포함하는 것을 특징으로 하는 유기 반도체 구조물의 제조 방법.
- 제7항에 있어서, 상기 제1 및 제2 도전 패턴들을 형성하기 이전에, 상기 베이스 기판상에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 반도체 구조물의 제조 방법.
- 제10항에 있어서, 상기 제1 및 제2 도전 패턴들의 사이에 대응하는 상기 산화막의 일부는 상기 개구에 의하여 노출되는 것을 특징으로 하는 유기 반도체 구조물의 제조 방법.
- 베이스 기판상에 형성된 산화막;상기 산화막 상에 배치되며, 친수성 제1 친수부 및 소수성 제1 소수부를 갖는 소오스 전극;상기 산화막 상에 배치되며, 상기 제1 친수부와 인접하게 배치된 친수성 제2 친수부 및 소수성 제2 소수부를 갖는 드레인 전극;상기 제1 및 제2 친수부들을 노출하는 개구를 갖는 소수성 유기막 패턴;도체 또는 부도체 특성을 갖고, 상기 개구를 통해 상기 제1 및 제2 친수부와 전기적으로 연결된 친수성 유기 반도체 패턴;상기 친수성 유기 반도체 패턴을 덮는 게이트 절연막; 및상기 반도체 패턴과 대응하는 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는 유기 박막 트랜지스터.
- 제12항에 있어서, 상기 제1 친수부 및 상기 제2 친수부 사이에 형성된 상기 산화막의 일부는 친수성인 것을 특징으로 하는 유기 박막 트랜지스터.
- 베이스 기판상에 산화막을 형성하는 단계;상기 산화막 상에 소수성 소오스 전극 및 상기 소오스 전극과 이격된 소수성 드레인 전극을 형성하는 단계;상기 소오스 전극 및 드레인 전극의 일부를 각각 노출하는 개구를 갖는 소수성 유기막 패턴을 상기 베이스 기판상에 형성하는 단계;노출된 상기 소오스 전극 및 드레인 전극의 일부를 소수성에서 친수성으로 변경하여, 상기 소오스 전극에 친수성 특성을 갖는 제1 친수부 및 상기 드레인 전극에 상기 친수성 특성을 갖는 제2 친수부를 형성하는 단계;상기 개구를 통해 상기 제1 및 제2 친수부들과 전기적으로 연결된 친수성 유기 반도체 패턴을 형성하는 단계;상기 친수성 유기 반도체 패턴을 덮는 게이트 절연막을 형성하는 단계; 및상기 유기 반도체 패턴과 대응하는 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법.
- 제14항에 있어서, 노출된 상기 소오스 전극 및 드레인 전극은 산소 플라즈마에 노출되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
- 제1 베이스 기판상에 형성된 산화막, 상기 산화막 상에 배치되며, 친수성 제1 친수부 및 소수성 제1 소수부를 갖는 소오스 전극, 상기 산화막 상에 배치되며, 상기 제1 친수부와 인접하게 배치된 친수성 제2 친수부 및 소수성 제2 소수부를 갖는 드레인 전극, 상기 제2 소수부에 연결된 투명 전극, 상기 제1 및 제2 친수부들을 노출시키는 개구를 갖는 소수성 유기막 패턴, 도체 또는 부도체 특성을 갖고 상기 개구를 통해 상기 제1 및 제2 친수부와 전기적으로 연결된 친수성 유기 반도체 패턴, 상기 친수성 유기 반도체 패턴을 덮는 게이트 절연막 및 상기 반도체 패턴과 대응하는 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는 제 1 표시 기판;상기 제1 베이스 기판과 마주보는 제2 베이스 기판상에 형성된 컬러필터를 포함하는 제2 표시 기판; 및상기 제1 및 제2 표시기판 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 표시장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060034446A KR101279296B1 (ko) | 2006-04-17 | 2006-04-17 | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 |
| CN200610167256A CN100593870C (zh) | 2006-04-17 | 2006-12-12 | 有机薄膜晶体管及其制造方法和显示器件 |
| US11/638,384 US7773166B2 (en) | 2006-04-17 | 2006-12-14 | Organic thin film transistor and method of manufacturing the organic thin film transistor, and display apparatus using the same |
| JP2006340842A JP4625443B2 (ja) | 2006-04-17 | 2006-12-19 | 有機薄膜トランジスタの製造方法 |
| US12/827,612 US8208086B2 (en) | 2006-04-17 | 2010-06-30 | Organic thin film transistor and method of manufacturing the organic thin film transistor, and display apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060034446A KR101279296B1 (ko) | 2006-04-17 | 2006-04-17 | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070102795A KR20070102795A (ko) | 2007-10-22 |
| KR101279296B1 true KR101279296B1 (ko) | 2013-06-26 |
Family
ID=38604484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060034446A KR101279296B1 (ko) | 2006-04-17 | 2006-04-17 | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7773166B2 (ko) |
| JP (1) | JP4625443B2 (ko) |
| KR (1) | KR101279296B1 (ko) |
| CN (1) | CN100593870C (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2448174B (en) * | 2007-04-04 | 2009-12-09 | Cambridge Display Tech Ltd | Organic thin film transistors |
| JP5439723B2 (ja) * | 2008-01-22 | 2014-03-12 | セイコーエプソン株式会社 | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 |
| JP2009302441A (ja) * | 2008-06-17 | 2009-12-24 | Konica Minolta Holdings Inc | 有機ｔｆｔ |
| KR102024098B1 (ko) * | 2013-05-28 | 2019-09-24 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| KR20150105523A (ko) * | 2014-03-06 | 2015-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN105470388B (zh) * | 2015-11-18 | 2018-09-28 | 深圳市华星光电技术有限公司 | 有机半导体薄膜晶体管及其制作方法 |
| CN108428796B (zh) | 2017-02-14 | 2021-10-15 | 元太科技工业股份有限公司 | 有机薄膜晶体管与显示装置 |
| CN108695434B (zh) * | 2017-04-07 | 2021-10-26 | 元太科技工业股份有限公司 | 有机薄膜晶体管及其制作方法 |
| KR102566157B1 (ko) * | 2018-06-28 | 2023-08-11 | 삼성디스플레이 주식회사 | 표시장치 |
| TWI787720B (zh) * | 2021-01-25 | 2022-12-21 | 友達光電股份有限公司 | 有機半導體基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158134A (ja) | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20030092314A (ko) * | 2002-05-29 | 2003-12-06 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100550472C (zh) * | 1998-03-17 | 2009-10-14 | 精工爱普生株式会社 | 薄膜构图的衬底及其表面处理 |
| KR20040043116A (ko) * | 2001-04-10 | 2004-05-22 | 사르노프 코포레이션 | 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치 |
| JP4618990B2 (ja) * | 2002-08-02 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置 |
| JP4795634B2 (ja) * | 2003-10-31 | 2011-10-19 | 出光興産株式会社 | 有機薄膜トランジスタ |
| TWI253193B (en) * | 2004-08-06 | 2006-04-11 | Ind Tech Res Inst | Method for manufacturing organic thin-film transistor with plastic substrate |
| KR100669733B1 (ko) * | 2004-10-14 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치 |
| KR100603393B1 (ko) * | 2004-11-10 | 2006-07-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치 |
| KR100669764B1 (ko) * | 2004-11-16 | 2007-01-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터 제조 방법, 박막 트랜지스터 및 상기박막 트랜지스터를 구비판 평판 표시 장치 |
| KR101122231B1 (ko) * | 2004-12-17 | 2012-03-19 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR100953652B1 (ko) * | 2005-08-18 | 2010-04-20 | 삼성모바일디스플레이주식회사 | 유기 박막 트랜지스터 및 그 제조 방법 |
| KR100647710B1 (ko) * | 2005-10-21 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 |
| KR20070052067A (ko) * | 2005-11-16 | 2007-05-21 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7601567B2 (en) * | 2005-12-13 | 2009-10-13 | Samsung Mobile Display Co., Ltd. | Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor |
| KR20090063469A (ko) * | 2007-12-14 | 2009-06-18 | 삼성전자주식회사 | 유기박막 트랜지스터 표시판, 이의 제조 방법, 및 유기박막트랜지스터 표시판을 갖는 표시장치 |
-
2006
- 2006-04-17 KR KR1020060034446A patent/KR101279296B1/ko active IP Right Grant
- 2006-12-12 CN CN200610167256A patent/CN100593870C/zh not_active Expired - Fee Related
- 2006-12-14 US US11/638,384 patent/US7773166B2/en not_active Expired - Fee Related
- 2006-12-19 JP JP2006340842A patent/JP4625443B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-30 US US12/827,612 patent/US8208086B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158134A (ja) | 2001-11-22 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20030092314A (ko) * | 2002-05-29 | 2003-12-06 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8208086B2 (en) | 2012-06-26 |
| CN100593870C (zh) | 2010-03-10 |
| CN101060162A (zh) | 2007-10-24 |
| US20070242180A1 (en) | 2007-10-18 |
| JP2007288130A (ja) | 2007-11-01 |
| US7773166B2 (en) | 2010-08-10 |
| JP4625443B2 (ja) | 2011-02-02 |
| US20100276679A1 (en) | 2010-11-04 |
| KR20070102795A (ko) | 2007-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101279296B1 (ko) | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US7759180B2 (en) | Display substrate and method of manufacturing the same | |
| KR101264722B1 (ko) | 액정표시장치의 제조방법 | |
| TWI477869B (zh) | 顯示面板之陣列基板及其製作方法 | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| KR100650401B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| US8048698B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| KR20130027207A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US20110053323A1 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
| KR101374959B1 (ko) | 표시기판 및 이의 제조 방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| US11469258B2 (en) | Display panel and display device | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR101241138B1 (ko) | 유기 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| KR100777695B1 (ko) | 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20020090430A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |