KR102037686B1 - 차동 증폭기 회로 - Google Patents

차동 증폭기 회로 Download PDF

Info

Publication number
KR102037686B1
KR102037686B1 KR1020130042218A KR20130042218A KR102037686B1 KR 102037686 B1 KR102037686 B1 KR 102037686B1 KR 1020130042218 A KR1020130042218 A KR 1020130042218A KR 20130042218 A KR20130042218 A KR 20130042218A KR 102037686 B1 KR102037686 B1 KR 102037686B1
Authority
KR
South Korea
Prior art keywords
node
signal
differential amplifier
voltage
offset
Prior art date
Application number
KR1020130042218A
Other languages
English (en)
Other versions
KR20140124553A (ko
Inventor
김형수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130042218A priority Critical patent/KR102037686B1/ko
Priority to CN201310400463.2A priority patent/CN104113292B/zh
Priority to US14/027,824 priority patent/US9148098B2/en
Publication of KR20140124553A publication Critical patent/KR20140124553A/ko
Application granted granted Critical
Publication of KR102037686B1 publication Critical patent/KR102037686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

차동 증폭기 회로는, 정입력 단자와 부입력 단자의 신호를 차동 증폭해 출력하며, 측정 구간에서는 상기 정입력 단자와 상기 부입력 단자에 동일한 레벨의 전압을 입력받고, 동작 구간에서는 상기 정입력 단자에 정입력 신호를 상기 부입력 단자에 부입력 신호를 입력받는 차동 증폭부; 상기 측정 구간에서의 상기 차동 증폭부의 출력을 이용해 오프셋 정보를 생성하는 오프셋 제어부; 및 상기 오프셋 정보에 응답해 상기 차동 증폭부의 오프셋을 보상하는 오프셋 보상부를 포함한다.

Description

차동 증폭기 회로{DIFFERENTIAL AMPLIFIER CIRCUIT}
본 발명은 차동 증폭기 회로에 관한 것이다.
차동 증폭기 회로는 디퍼런셜 방식으로 입력되는 두 입력의 전압차이를 증폭하는 회로인데, 거의 모든 종류의 집적회로 칩에서 칩 외부로부터의 신호를 입력받기 위해, 또는 칩 내부의 신호를 증폭하기 위해서 사용된다. 예를 들어, 메모리 내부에는 수백에서 수천개의 차동 증폭기 회로가 사용되고 있다.
도 1은 차동 증폭기 회로(100)를 도시한 도면이다.
도 1을 참조하면, 차동 증폭기 회로(100)는 정/부 입력 신호(IN, INB)를 입력으로 하며, 입력된 정/부 입력 신호(IN, INB)의 전압 차이를 증폭해 정/부 출력 신호(OUT, OUTB)를 출력한다. 차동 증폭기 회로(100)는 정입력 신호(IN)의 전압이 부입력 신호(INB)의 전압보다 높은 경우에는 정출력 신호(OUT)는 '하이' 부출력 신호(OUTB)는 '로우'레벨로 출력하고, 부입력 신호(INB)의 전압이 정입력 신호(IN)의 전압보다 높은 경우에는 정출력 신호(OUT)는 '로우' 부출력 신호(OUTB)는 '하이'레벨로 출력한다. 차동 증폭기 회로(100)는 클럭(CLK)을 입력받아 클럭(CLK)에 동기된 동작을 수행할 수 있으며, 클럭(CLK)을 입력받지 않고 비동기 방식으로 동작할 수도 있다.
차동 증폭기 회로(100)가 이상적이라면 정입력 신호(IN)가 부입력 신호(INB)보다 아주 조금만 높더라도 정출력 신호(OUT)는 '하이' 부출력 신호(OUTB)는 '로우'로 증폭하고, 부입력 신호(INB)가 정입력 신호(IN)보다 아주 조금만 높더라도 정출력 신호(OUT)는 '로우' 부출력 신호(OUTB)는 '하이'로 증폭할 수 있다. 그러나, 이상적인 차동 증폭기 회로는 존재하지 않으며, 실제의 차동 증폭기 회로(100)는 정입력 신호(IN)와 부입력 신호(INB)의 전압 레벨 차이가 일정 오프셋(offset) 값 이상이지 않으면 정상적인 증폭동작을 수행하지 못한다. 예를 들어, 정입력 신호(IN)가 부입력 신호(INB)보다 전압 레벨이 높기는 하나 전압 레벨 차이가 충분하지 않은 경우에 정출력 신호(OUT)를 '로우'로 출력하고 부출력 신호(OUTB)를 '하이'로 출력하는 잘못된(정반대의) 증폭 동작을 수행할 수 있다.
차동 증폭기 회로의 오프셋을 제거(cancel)하기 위한 다양한 스킴이 제안되고 있으나 이들 스킴은 면적이 넓고 복잡한 회로를 필수적으로 요구하기에, 소수의 차동 증폭기 회로를 사용하는 시스템에서는 적용 가능하지만 대량의 차동 증폭기 회로를 사용하는 시스템에서의 적용은 어렵다는 단점이 있다.
본 발명의 실시예들은 간단한 구성으로 차동 증폭기 회로의 오프셋을 줄이는 기술을 제공한다.
본 발명의 일실시예에 따른 차동 증폭기 회로는, 정입력 단자와 부입력 단자의 신호를 차동 증폭해 출력하며, 측정 구간에서는 상기 정입력 단자와 상기 부입력 단자에 동일한 레벨의 전압을 입력받고, 동작 구간에서는 상기 정입력 단자에 정입력 신호를 상기 부입력 단자에 부입력 신호를 입력받는 차동 증폭부; 상기 측정 구간에서의 상기 차동 증폭부의 출력을 이용해 오프셋 정보를 생성하는 오프셋 제어부; 및 상기 오프셋 정보에 응답해 상기 차동 증폭부의 오프셋을 보상하는 오프셋 보상부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 차동 증폭기 회로는, 측정 구간에서 미리 설정된 전압이 인가되고, 동작 구간에서 정입력 신호가 인가되는 정입력 단자; 상기 측정 구간에서 상기 미리 설정된 전압이 인가되고, 동작 구간에서 부입력 신호가 인가되는 부입력 단자; 상기 정입력 단자의 신호에 의해 제어되며, 공통 소스 노드의 전압을 이용해 제1노드를 풀다운 구동하는 제1풀다운 소자; 상기 부입력 단자의 신호에 의해 제어되며, 상기 공통 소스 노드의 전압을 이용해 제2노드를 풀다운 구동하는 제2풀다운 소자; 풀업 전압과 상기 제1노드의 전압을 구동전압으로 동작하고, 예비 부입력 노드에 응답해 예비 정입력 노드를 구동하는 제1인버터; 상기 풀업 전압과 상기 제2노드의 전압을 구동전압으로 동작하고, 예비 정입력 노드에 응답해 예비 부입력 노드를 구동하는 제2인버터; 상기 예비 정입력 노드에 응답해 정출력 단자를 구동하는 제3인버터; 상기 예비 부입력 노드에 응답해 부출력 단자를 구동하는 제4인버터; 상기 측정 구간에서 상기 정출력 단자와 상기 부출력 단자 중 하나 이상의 단자의 신호를 이용해 오프셋 정보를 생성하는 오프셋 제어부; 및 상기 오프셋 정보에 응답해 상기 제1노드와 상기 제2노드의 로딩을 조절하는 오프셋 보상부를 포함할 수 있다.
본 발명의 실시예들은 간단한 구성으로 차동 증폭기 회로의 오프셋을 줄이는 기술을 제공한다.
도 1은 차동 증폭기 회로(100)를 도시한 도면.
도 2는 본 발명의 일실시예에 따른 차동 증폭기 회로의 구성도.
도 3은 도 2의 동작을 도시한 타이밍도.
도 4는 본 발명의 다른 실시예에 따른 차동 증폭기 회로의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 차동 증폭기 회로의 구성도이다.
도 2에 도시된 바와 같이, 차동 증폭기 회로는, 정입력 단자(A)와 부입력 단자(B)의 신호를 차동 증폭해 출력하며, 측정 구간에서는 정입력 단(A)자와 부입력 단자(B)에 동일한 레벨의 전압(VDD)을 입력받고, 동작 구간에서는 정입력 단자(A)에 정입력 신호(IN)를 부입력 단자(B)에 부입력 신호(INB)를 입력받는 차동 증폭부(210), 측정 구간에서의 차동 증폭부(210)의 출력(OUT)을 이용해 오프셋 정보(CTRL_T, CTRL_B)를 생성하는 오프셋 제어부(220), 및 오프셋 정보(CTRL_T, CTRL_B)에 응답해 차동 증폭부(210)의 오프셋을 보상하는 오프셋 보상부(231+232)를 포함한다.
도 2의 차동 증폭기 회로의 동작은 측정 구간의 동작과 동작 구간의 동작으로 나누어지는데, 측정 구간이란 차동 증폭부(210)의 오프셋 값을 측정하기 위한 구간을 의미하며, 동작 구간이란 차동 증폭부(210)가 입력 신호들(IN, INB)을 증폭하는 노멀 동작을 수행하는 구간을 의미한다. 측정 구간과 동작 구간의 구별은 모드 신호(MODE)에 의해 이루어지는데, 모드 신호(MODE)는 측정 구간에서는 '로우'레벨을 유지하고, 동작 구간에서는 '하이'레벨을 유지한다.
차동 증폭부(210)는 정입력 단자(A)와 부입력 단자(B)의 신호를 차동 증폭해 정/부 출력신호(OUT, OUTB)로 출력한다. 정입력 단자(A)의 전압 레벨이 부입력 단자(B)의 전압 레벨보다 높은 경우에는 정/부 출력신호(OUT, OUTB)를 (하이, 로우)로 출력하고, 부입력 단자(B)의 전압 레벨이 정입력 단자(A)의 전압 레벨보다 높은 경우에는 정/부 출력신호(OUT, OUTB)를 (로우, 하이)로 출력한다. 스위치들(S1, S2)은 모드 신호(MODE)가 '로우'레벨인 측정구간에서는 정입력 단자(A)와 부입력 단자(B)에 동일한 레벨의 전압(VDD)가 입력되도록 스위칭되고, 모드 신호(MODE)가 '하이'레벨인 동작구간에서는 정입력 단자(A)에 정입력 신호(IN)가 입력되고 부입력 단자(B)에 부입력 신호(INB)가 입력되도록 스위칭된다.
모드 신호(MODE)가 로우 레벨인 측정구간에서 차동 증폭부(210)의 정/부 입력 단자(A, B)에 동일한 레벨의 전압(VDD)이 입력되므로 차동 증폭부(210)의 출력(OUT, OUTB)은 차동 증폭부(210)의 오프셋을 반영하게 된다. 만약에 측정구간에서 차동 증폭부(210)의 출력(OUT, OUTB) 값이 (하이, 로우)라면 차동 증폭부(210)의 오프셋이 정출력 신호(OUT)를 '하이'로 출력하는 경향(방향)으로 존재한다는 것을 알 수 있으며, 측정구간에서 차동 증폭부(210)의 출력(OUT, OUTB) 값이 (로우, 하이)라면 차동 증폭부(210)의 오프셋이 정출력 신호(OUT)를 '로우'로 출력하는 경향으로 존재한다는 것을 알 수 있다. 도 2에서는 측정구간에서 차동 증폭부(210)의 정/부 입력 단자(A, B)에 입력되는 동일한 레벨의 전압이 전원전압(VDD)으로 예시되었지만, 이는 예시일 뿐이며 측정구간에서 차동 증폭부(210)의 정/부 입력 단자(A, B)에는 그 어떤 레벨의 전압이던지 동일한 레벨의 전압이 입력되면 된다. 예를 들어, 측정구간에서 차동 증폭부(210)의 정/부 입력 단자(A, B)에 접지전압이 입력될 수도 있다. 동작구간에서는 차동 증폭부(210)는 정상적인 정/부 입력신호(IN, INB)를 입력받으므로, 정/부 입력신호(IN, INB)를 차동 증폭하는 정상적인 동작을 수행한다.
차동 증폭부(210)는, 정입력 단자(A)의 신호에 의해 제어되며 공통 소스 노드(CS)의 전압을 이용해 제1노드(NODET)를 풀다운 구동하는 제1풀다운 소자(N1), 부입력 단자(B)의 신호에 의해 제어되며 공통 소스 노드(CS)의 전압을 이용해 제2노드(NODEB)를 풀다운 구동하는 제2풀다운 소자(N2), 전원전압(VDD)을 풀업 구동전압으로 제1노드(NODET)의 전압을 풀다운 구동전압으로 사용하고 예비 부출력 노드(P_OUTB)에 응답해 예비 정출력 노드(P_OUT)를 구동하는 제1인버터(211), 전원전압(VDD)을 풀업 구동전압으로 제2노드(NODEB)의 전압을 풀다운 구동전압으로 사용하고 예비 정출력 노드(P_OUT)에 응답해 예비 부출력 노드(POUTB)를 구동하는 제2인버터(212), 예비 정출력 노드(P_OUT)에 응답해 정출력 단자(OUT)를 구동하는 제3인버터(213), 예비 부출력 노드(P_OUTB)에 응답해 부출력 단자(OUTB)를 구동하는 제4인버터(214)를 포함한다. 그리고, 초기화를 위한 트랜지스터들(N3, N6, N7, P3, P4)을 더 포함할 수 있다.
차동 증폭부(210)에 대해 자세히 살펴보면, 클럭(CLK)이 '하이'인 경우에 트랜지스터(N3)는 턴온되고, 트랜지스터들(N6, N7, P3, P4)은 오프되므로 차동 증폭부(210)의 동작이 활성화된다. 반면에 클럭(CLK)이 '로우'인 경우에 트랜지스터(N3)는 오프되고 트랜지스터들(N6, N7, P3, P4)은 턴온되므로 차동 증폭부(210)의 동작이 비활성화되고, 노드들(P_OUT, P_OUTB, NODET, NODEB)이 '하이'레벨로 초기화된다. 즉, 차동 증폭부(210)는 클럭(CLK)에 동기해 클럭(CLK)이 '하이'인 구간에서 증폭 동작을 수행한다. 한편, 측정 구간에서는 클럭(CLK)이 '하이'로 유지되고 차동 증폭부(210)는 지속적인 증폭 동작을 수행한다. 클럭(CLK)이 '하이'인 상태에서 정입력 단자(A)의 전압 레벨이 부입력 단자(B)의 전압 레벨보다 높은 경우에, 제1노드(NODET)의 전압 레벨이 제2노드(NODEB)의 전압 레벨보다 상대적으로 낮아지고, 예비 정출력 노드(P_OUT)의 전압 레벨이 예비 부출력 노드(P_OUTB)의 전압 레벨보다 상대적으로 낮아지므로, 결국 정/부 출력단자(OUT, OUTB)로 (하이, 로우)가 출력된다. 클럭(CLK)이 '하이'인 상태에서 정입력 단(A)자의 전압 레벨이 부입력 단자(B)의 전압 레벨보다 높은 경우에, 제2노드(NODEB)의 전압 레벨이 제1노드(NODET)의 전압 레벨보다 상대적으로 낮아지고, 예비 부출력 노드(P_OUTB)의 전압 레벨이 예비 정출력 노드(P_OUT)의 전압 레벨보다 상대적으로 낮아지므로, 결국 정/부 출력단자(OUT, OUTB)로 (로우, 하이)가 출력된다.
오프셋 제어부(220)는 모드 신호(MODE)가 '로우'레벨인 측정 모드에서 차동 증폭부(210)의 출력(OUT)을 입력받아 저장하고, 모드 신호(MODE)가 '하이'레벨인 동작 모드에서 저장된 신호를 이용해 오프셋 정보(CTRL_T, CTRL_B)를 출력한다. 오프셋 정보(CTRL_T, CTRL_B)는 차동 증폭부(210)의 정출력 신호(OUT)가 '하이'로 활성화되는 경향을 줄이기 위한 제1신호(CTRL_T)와 차동 증폭부(210)의 부출력 신호(OUTB)가 '하이'로 활성화되는 경향을 줄이기 위한 제2신호(CTRL_B)를 포함한다. 측정 모드에서 차동 증폭부(210)의 정출력 신호(OUT)가 '하이'레벨이라면 차동 증폭부(210)가 정출력 신호(OUT)를 '하이'레벨로 출력하는 경향의 오프셋을 가진다는 것을 의미하므로, 이 경우에 오프셋 제어부(220)는 동작 모드에서 제1신호(CTRL_T)를 활성화한다. 반대로 측정 모드에서 차동 증폭부(210)의 정출력 신호(OUT)가 '로우'레벨이라면 차동 증폭부(210)가 정출력 신호(OUT)를 '로우'레벨로 출력하는 경향의 오프셋을 가진다는 것을 의미하므로, 이 경우에 오프셋 제어부(220)는 동작 모드에서 제2신호(CTRL_B)를 활성화한다.
오프셋 제어부(220)는 래치(221)와 오프셋 출력부(222)를 포함한다. 래치(221)는 모드 신호(MODE)가 '로우'레벨인 동안에 정출력 신호(OUT)를 저장하고 모드 신호(MODE)가 '하이'레벨인 경우에는 저장된 이전 값을 유지한다. 그리고, 오프셋 출력부(222)는 모드 신호(MODE)가 '로우'레벨인 동안에는 제1신호(CTRL_T)와 제2신호(CTRL_B)를 모두 '로우'로 비활성화시키고, 모드 신호(MODE)가 '하이'레벨인 동안에는 래치(221)에 저장된 신호에 따라 제1신호(CTRL_T)와 제2신호(CTRL_B) 중 하나의 신호를 활성화한다. 예를 들어, 래치(221)에 저장된 정출력 신호(OUT)의 레벨이 '하이'인 경우에 제1신호(CTRL_T)를 '하이'로 활성화하고, 래치(221)에 저장된 정출력 신호(OUT)의 레벨이 '로우'인 경우에 제2신호(CTRL_B)를 '하이'로 활성화한다. 도 2에서는 오프셋 제어부(220)가 차동 증폭부(210)의 정출력 신호(OUT)를 입력받아 오프셋 정보(CTRL_T, CTRL_B)를 생성하는 것을 예시하였지만, 부출력 신호(OUTB)도 정출력 신호(OUT)와 반대의 레벨을 가지고 있을 뿐 동일한 정보를 가지고 있으므로, 부출력 신호(OUTB)를 이용하여 오프셋 정보(CTRL_T, CTRL_B)를 생성할 수도 있다. 또는, 오프셋 제어부(220)가 정출력 신호(OUT)와 부출력 신호(OUTB)를 모두 이용하여 오프셋 정보(CTRL_T, CTRL_B)를 생성할 수도 있음은 당연하다.
오프셋 보상부(231+232)는 오프셋 정보(CTRL_T, CTRL_B)에 응답해 차동 증폭부(210)의 오프셋을 보상한다. 오프셋 보상부(231+232)는 오프셋 정보에 응답해 제1노드와 제2노드의 로딩을 조절하는 방식으로 차동 증폭부의 오프셋을 보상한다. 오프셋 보상부는 제1신호(CTRL_T)의 활성화시에 제1노드(NODET)에 연결되는 제1캐패시터(231)와 제2신호(CTRL_B)의 활성화시에 제2노드(NODEB)에 연결되는 제2캐패시터(232)를 포함한다. 제1캐패시터(231)가 제1노드(NODET)에 연결되는 경우에는 제1노드(NODET)의 로딩이 증가하므로 정출력 신호(OUT)가 '하이'로 활성화되기 어려워지고 반대로 부출력 신호(OUTB)가 '하이'로 활성화되는 것이 쉬워진다. 또한, 제2캐패시터(232)가 제2노드(NODEB)에 연결되는 경우에는 제2노드(NODEB)의 로딩이 증가하므로 부출력 신호(OUTB)가 '하이'로 활성화되기 어려워지고 반대로 정출력 신호(OUT)가 '하이'로 활성화되는 것이 쉬워진다.
차동 증폭기 회로는 측정 구간에서 차동 증폭부(210)의 오프셋을 측정하고, 동작 구간에서는 측정 구간에서 측정된 오프셋을 이용해 차동 증폭부(210)의 오프셋을 보상한다. 따라서, 차동 증폭부(210)가 정/부 입력신호(IN, INB)의 미세한 차이를 오프셋 없이 정확히 증폭할 수 있다. 게다가, 오프셋을 측정하기 위한 간단한 저장회로(220)와 오프셋을 보정하기 위한 간단한 캐패시터들(231, 232)을 사용할 뿐이므로, 오프셋 보정을 위해 증가되는 회로 구성이 매우 적다는 장점을 가진다. 집적회로 칩 내부에서 수백에서 수천개의 차동 증폭기 회로가 사용되는 것을 고려할 때, 이러한 장점은 집적회로 칩의 면적을 줄이는데 큰 도움이 된다.
도 3은 도 2의 동작을 도시한 타이밍도이다.
도 3을 참조하면, 먼저 모드 신호(MODE)가 '로우' 레벨인 측정 구간(310)에서 정입력 단자(A)와 부입력 단자(B)의 전압 레벨이 전원전압(VDD)으로 고정되고, 클럭(CLK)도 '하이'레벨로 고정된다. 측정구간(310)에서, 정출력 신호(OUT)는 '하이' 부출력 신호(OUTB)는 '로우'로 출력되는데, 정/부 입력 단자(A, B)에 동일한 전압을 인가했음에도 이와 같은 출력신호(OUT, OUTB)가 생성된다는 것은 차동 증폭부(210)가 정출력 신호(OUT)를 '하이'레벨로 출력하는 오프셋을 가지고 있다는 것을 의미한다.
모드 신호(MODE)가 '하이'레벨인 동작 구간(320)에서는, 제1신호(CTRL_T)가 '하이'로 활성화된다. 이는 측정 구간(310)에서 '하이'레벨의 정출력 신호(OUT)가 래치(221)에 저장되었기 때문이다. 동작 구간(320)에서는 제1신호(CTRL_T)의 활성화에 의해 정출력 신호(OUT)를 '하이'로 출력하고자 하는 경향의 오프셋이 제거된 상태로 차동 증폭부(210)가 동작한다. 차동 증폭부(210)는 클럭(CLK)에 동기해서 동작하는데, 클럭(CLK)이 '하이'인 구간에서는 정/부 입력 단자(A, B)의 신호를 차동 증폭해 정/부 출력 신호(OUT, OUTB)로 출력하고, 클럭(CLK)이 '로우'인 구간에서는 정/부 출력 신호(OUT, OUTB)를 '로우'레벨로 고정한다.
오프셋을 측정하기 위한 측정구간(310)의 동작은 (1)차동 증폭기 회로를 포함하는 시스템(집적회로 칩)의 초기 동작시에 한번만 수행될 수 있다. 즉, 측정구간(310)의 동작은 초기에 한번만 수행되고 나머지 구간 동안에는 계속해서 동작구간(320)의 동작이 수행될 수 있다. 이 경우에 초기 동작 이후에는 차동 증폭기 회로가 계속해서 입력 신호들(IN, INB)을 증폭하는 동작을 수행할 수 있으므로, 오프셋을 측정하는데 걸리는 시간의 낭비를 줄일 수 있다는 장점이 있다. 또는, (2)측정구간(310)의 동작이 반복적으로 수행될 수도 있다. 즉, 측정구간(310)->동작구간(320)->측정구간(310)->동작구간(320)....과 같이 일정 주기를 가지고 측정구간(310)의 동작이 여러번 수행될 수 있다. 이 경우에는 차동 증폭 회로가 정상적인 증폭 동작을 수행할 수 있는 시간은 줄어들지만 차동 증폭기 회로의 동작 중에 발생하는 오프셋의 변화에도 대응할 수 있다는 장점이 있다.
도 4는 본 발명의 다른 실시예에 따른 차동 증폭기 회로의 구성도이다.
도 4의 실시예에 따른 차동 증폭기 회로는 도 2의 실시예에 따른 차동 증폭기 회로에서 트랜지스터들(N6, N7, P3, P4)이 제거되고, 트랜지스터(N3)의 게이트에 클럭(CLK) 대신에 바이어스 전압(VBIAS)이 인가되는 형태를 가진다. 따라서, 도 4의 실시예에 따른 차동 증폭기 회로는 클럭(CLK)에 동기해 동작하지 않고(즉, 클럭(CLK)이 하이 레벨일 때에만 차동 증폭 동작을 수행하지 않고) 항상 입력 단자(A, B)의 신호를 차동 증폭한다.
도 4의 실시예에 따른 차동 증폭기 회로는 클럭(CLK)에 동기하여 동작하지 않고 비동기 방식으로 동작한다는 점을 제외하면 도 2의 실시예에 따른 차동 증폭기 회로와 동일하게 동작하므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 차동 증폭부 220: 오프셋 제어부
231, 232: 오프셋 보상부

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 측정 구간에서 미리 설정된 전압이 인가되고, 동작 구간에서 정입력 신호가 인가되는 정입력 단자;
    상기 측정 구간에서 상기 미리 설정된 전압이 인가되고, 동작 구간에서 부입력 신호가 인가되는 부입력 단자;
    상기 정입력 단자의 신호에 의해 제어되며, 공통 소스 노드의 전압을 이용해 제1노드를 풀다운 구동하는 제1풀다운 소자;
    상기 부입력 단자의 신호에 의해 제어되며, 상기 공통 소스 노드의 전압을 이용해 제2노드를 풀다운 구동하는 제2풀다운 소자;
    풀업 전압과 상기 제1노드의 전압을 구동전압으로 동작하고, 예비 부출력 노드에 응답해 예비 정출력 노드를 구동하는 제1인버터;
    상기 풀업 전압과 상기 제2노드의 전압을 구동전압으로 동작하고, 예비 정입력 노드에 응답해 예비 부출력 노드를 구동하는 제2인버터;
    상기 예비 정출력 노드에 응답해 정출력 단자를 구동하는 제3인버터;
    상기 예비 부출력 노드에 응답해 부출력 단자를 구동하는 제4인버터;
    상기 측정 구간에서 상기 정출력 단자와 상기 부출력 단자 중 하나 이상의 단자의 신호를 이용해 오프셋 정보를 생성하는 오프셋 제어부; 및
    상기 오프셋 정보에 응답해 상기 제1노드와 상기 제2노드의 로딩을 조절하는 오프셋 보상부
    를 포함하는 차동 증폭기 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 오프셋 정보는 상기 제1노드의 로딩을 늘리기 위한 제1신호와 상기 제2노드의 로딩을 늘리기 위한 제2신호를 포함하고,
    상기 오프셋 제어부는 상기 측정 구간에서 상기 정출력 단자의 신호와 상기 부출력 단자의 신호 중 하나 이상의 신호를 저장하고, 저장된 신호를 이용해 동작 구간에서 상기 제1신호와 상기 제2신호 중 하나의 신호를 활성화하는
    차동 증폭기 회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 오프셋 보상부는
    상기 제1신호의 활성화시에 상기 제1노드에 연결되는 제1캐패시터; 및
    상기 제2신호의 활성화시에 상기 제2노드에 연결되는 제2캐패시터를 포함하는
    차동 증폭기 회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    클럭에 응답해 상기 예비 정출력 노드, 상기 예비 부출력 노드, 상기 제1노드 및 상기 제2노드를 초기화하는 초기화부를 더 포함하는
    차동 증폭기 회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 클럭에 응답해 활성화되며, 활성화시에 접지전압을 이용해 상기 공통 소스 노드를 풀다운 구동하는 제3풀다운 소자를 더 포함하는
    차동 증폭기 회로.
KR1020130042218A 2013-04-17 2013-04-17 차동 증폭기 회로 KR102037686B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130042218A KR102037686B1 (ko) 2013-04-17 2013-04-17 차동 증폭기 회로
CN201310400463.2A CN104113292B (zh) 2013-04-17 2013-09-05 差分放大器电路
US14/027,824 US9148098B2 (en) 2013-04-17 2013-09-16 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130042218A KR102037686B1 (ko) 2013-04-17 2013-04-17 차동 증폭기 회로

Publications (2)

Publication Number Publication Date
KR20140124553A KR20140124553A (ko) 2014-10-27
KR102037686B1 true KR102037686B1 (ko) 2019-10-31

Family

ID=51709948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130042218A KR102037686B1 (ko) 2013-04-17 2013-04-17 차동 증폭기 회로

Country Status (3)

Country Link
US (1) US9148098B2 (ko)
KR (1) KR102037686B1 (ko)
CN (1) CN104113292B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102441459B1 (ko) 2015-11-17 2022-09-07 에스케이하이닉스 주식회사 신호 처리 회로
KR102486764B1 (ko) 2015-12-16 2023-01-11 에스케이하이닉스 주식회사 차동 증폭기 회로 및 그를 포함하는 반도체 메모리 장치
US10529411B2 (en) * 2016-11-24 2020-01-07 SK Hynix Inc. Buffer circuit, semiconductor apparatus and system using the same
US10454435B2 (en) * 2016-12-27 2019-10-22 Mediatek Inc. Dynamic amplifier and chip using the same
KR102324541B1 (ko) * 2017-06-09 2021-11-10 삼성전자주식회사 신호 전송 회로 및 이를 포함하는 이미지 센서
KR102482009B1 (ko) * 2018-04-24 2022-12-28 삼성디스플레이 주식회사 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR102658272B1 (ko) * 2020-05-21 2024-04-17 에스케이하이닉스 주식회사 신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법
CN114268316B (zh) 2020-09-16 2022-09-23 集益威半导体(上海)有限公司 具有预充电和提前复位输出级的比较器电路
US11722108B2 (en) * 2021-11-30 2023-08-08 Pacesetter, Inc. Fully-differential preamplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650775B1 (ko) 2005-12-28 2006-11-28 주식회사 하이닉스반도체 출력신호를 스위칭할 수 있는 차동 증폭기
US20120153991A1 (en) 2010-12-17 2012-06-21 Stmicroelectronics Asia Pacific Pte Ltd. Comparator with offset compensation and improved dynamic range

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US531108A (en) * 1894-12-18 Extracting apparatus
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
KR100544014B1 (ko) * 2003-02-05 2006-01-20 매그나칩 반도체 유한회사 직류 오프셋 전압을 제거할 수 있는 반도체 집적회로
TWI316332B (en) * 2004-04-21 2009-10-21 Sony Corp Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
JP4627446B2 (ja) * 2005-02-25 2011-02-09 株式会社アドバンテスト 電流測定装置、試験装置、電流測定方法、および試験方法
KR100995656B1 (ko) 2007-09-04 2010-11-19 주식회사 하이닉스반도체 리시버 회로
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
IT1395248B1 (it) * 2009-03-18 2012-09-05 St Microelectronics Rousset Comparatore con compensazione di offset, in particolare per convertitori analogico-digitali
KR101277480B1 (ko) 2011-04-12 2013-06-27 에스케이하이닉스 주식회사 버퍼 조절 회로 및 이를 포함하는 집적회로
US8493139B2 (en) * 2011-11-17 2013-07-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650775B1 (ko) 2005-12-28 2006-11-28 주식회사 하이닉스반도체 출력신호를 스위칭할 수 있는 차동 증폭기
US20120153991A1 (en) 2010-12-17 2012-06-21 Stmicroelectronics Asia Pacific Pte Ltd. Comparator with offset compensation and improved dynamic range

Also Published As

Publication number Publication date
US9148098B2 (en) 2015-09-29
KR20140124553A (ko) 2014-10-27
CN104113292A (zh) 2014-10-22
US20140312971A1 (en) 2014-10-23
CN104113292B (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
KR102037686B1 (ko) 차동 증폭기 회로
US9270256B2 (en) Duty cycle correction circuit
US9667252B1 (en) Duty cycle correction circuit and duty cycle correction method
US8436661B2 (en) Input buffer capable of expanding an input level range
KR100510522B1 (ko) 지연동기루프의 듀티 사이클 보정회로 및 이를 구비하는지연동기루프
US6222411B1 (en) Integrated circuit devices having synchronized signal generators therein
KR100718044B1 (ko) 반도체 장치의 입력회로
US7724038B2 (en) Semiconductor device for receiving external signal having receiving circuit using internal reference voltage
KR20000046216A (ko) 반도체 소자의 제어 신호 입력 회로
US20150333741A1 (en) Semiconductor device with clock-based signal input circuit
JP5025171B2 (ja) 差動増幅装置
US20220173699A1 (en) Crystal oscillator start-up circuit and method
KR102486764B1 (ko) 차동 증폭기 회로 및 그를 포함하는 반도체 메모리 장치
KR100903371B1 (ko) 듀티 싸이클 검출 회로와 검출 방법
CN111383675B (zh) 集成电路和存储器
US7948814B2 (en) Semiconductor memory device
US20150070100A1 (en) Semiconductor integrated circuit and oscillation system
KR20090079725A (ko) 입력회로를 가지는 반도체 집적회로
CN112118000A (zh) 接收器、接收电路、半导体装置和半导体***
US9479170B2 (en) Buffer circuit and operation method thereof
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
US20160164459A1 (en) Oscillator and semiconductor device including the same
US8476933B2 (en) Receiver circuit of semiconductor apparatus and method for receiving signal
KR20030058254A (ko) 클럭드 감지증폭기와 래치를 구비한 반도체 소자
KR20070101412A (ko) 클럭 입력회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right