KR101971059B1 - 반도체 패키지 슬리밍장치 및 방법 - Google Patents

반도체 패키지 슬리밍장치 및 방법 Download PDF

Info

Publication number
KR101971059B1
KR101971059B1 KR1020160064862A KR20160064862A KR101971059B1 KR 101971059 B1 KR101971059 B1 KR 101971059B1 KR 1020160064862 A KR1020160064862 A KR 1020160064862A KR 20160064862 A KR20160064862 A KR 20160064862A KR 101971059 B1 KR101971059 B1 KR 101971059B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
package
unit
polishing
spindle
Prior art date
Application number
KR1020160064862A
Other languages
English (en)
Other versions
KR20170133722A (ko
Inventor
박종현
박기삼
손희진
오현우
Original Assignee
주식회사 케이엔제이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엔제이 filed Critical 주식회사 케이엔제이
Priority to KR1020160064862A priority Critical patent/KR101971059B1/ko
Publication of KR20170133722A publication Critical patent/KR20170133722A/ko
Application granted granted Critical
Publication of KR101971059B1 publication Critical patent/KR101971059B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 패키지의 두께를 줄이는 장치 및 방법에 관한 것으로서, 보다 상세하게는 반도체 패키지가 스트립상태에서 휨(warpage)현상이 심한 경우에도 편평하게 견고히 흡착할 수 있고, 또한 두께를 균일하게 슬리밍할 수 있는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
본 발명에 의한 반도체 패키지 슬리밍장치는 스트립 상태의 반도체 패키지에서 칩단위로 절단된 단위 패키지를 각각 흡착하는 테이블; 상기 테이블의 상방에 배치되는 스핀들; 상기 스핀들에 의해 회전하며 상기 테이블에 안착된 단위 패키지의 몰딩면을 연마하여 상기 단위 패키지의 두께를 감소시키는 연마수단; 및 상기 테이블 또는 스핀들을 수평으로 상대이동시키는 이송수단;을 포함한다.

Description

반도체 패키지 슬리밍장치 및 방법{SEMICONDUCTOR PACKAGE SLIMING APPARATUS AND METHOD OF THE SAME}
본 발명은 반도체 패키지의 두께를 줄이는 장치 및 방법에 관한 것으로서, 보다 상세하게는 반도체 패키지가 스트립상태에서 휨(warpage)현상이 심한 경우에도 편평하게 견고히 흡착할 수 있고, 또한 두께를 균일하게 슬리밍할 수 있는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 리드프레임 또는 인쇄회로기판과 같은 기판자재(Substrate)의 패드 상에 반도체칩을 다이본딩하고 리드프레임의 리드 또는 인쇄회로기판의 단자와 반도체칩을 와이어 본딩한 후, 상기 본딩된 반도체칩 및 와이어의 연결부위를 보호하기 위해 그 주위를 수지(Epoxy Molding Compound ; EMC)로 몰딩한 것을 가리킨다.
도 1 및 도 2는 일반적인 반도체 패키지(100)를 도시한 것이다. 도시된 바와 같이, 인쇄회로기판(110)상에 반도체칩(120)이 와이어 본딩되고, 몰딩부(130)가 형성된 것을 알 수 있다. 반도체 칩(120)은 웨이퍼(121)와 와이어본더(122)를 포함한다.
그러나, 적층된 반도체 칩(120)들의 신호전달을 위해 인쇄회로기판(110)이나 리드 프레임을 이용하고, 또한 반도체 칩(120)을 보호하기 위해 수지로 몰딩한 몰딩부(130)의 형성이 불가피해 반도체 패키지(100)의 전체 두께(t0)가 상승하는 문제가 있다.
최근에는 전자기기의 소형화(Minimization) 및 정보통신 기기의 두께 슬림(Slim)화 추세에 대응하기 어려운 문제점이 있다.
이러한 문제를 해결하기 위하여 본 출원인은 특허등록 제1347026호를 출원한 바 있다.
특허등록 제1347026호 발명을 간단히 설명하면, 도 3 및 도 4에 도시된 바와 같이 종래의 슬리밍장치(1)는 테이블(10)과, 이송수단(30)과 연마수단(20)을 포함한다.
테이블(10)은 반도체 패키지(100)를 스트립상태에서 진공흡착하는 구성요소이고, 따라서 진공홀(12)이 형성되어 있다. 이송수단(30)은 테이블(10)을 수평왕복운동시키는 구성요소이다. 상기 이송수단(30)은 상기 테이블(10)을 지지한 상태에서 구동원(미도시)에 의해 작동되어 안내부를 따라 수평왕복운동한다.
상기 연마수단(20)은 상기 반도체 패키지를 연마하는 연마지석(21)과, 상기 연마지석(21)을 회전시키는 스핀들(22)을 포함한다. 상기 연마지석은 원통형태로 형성되며, 상기 연마지석(21)의 회전축방향은 상기 반도체 패키지(100)와 평행을 이루도록 설치한 상태에서 연마지석의 원주면을 이용하여 패키지를 연마하여 슬리밍하는 것이다.
도 5 및 도 6은 종래 다른 슬리밍장치(200)를 나타낸 것으로서, 본 출원인에 의해 특허출원 제2016-63061호로 출원되었다.
도시된 바와 같이, 테이블에 반도체 패키지를 수평으로 안착한 상태에서 상기 테이블의 상방에 배치되는 스핀들(220)과, 회전디스크(210)와 연마팁(211)을 포함한다.
상기 스핀들(220)의 회전축은 상기 반도체 패키지와 직교하도록 배치된다.
또한 상기 스핀들(220)의 회전축에 연결되어 회전하는 회전디스크(210)가 구비된다. 상기 회전디스크(210)는 전체적으로 원판형태로 형성되며 상기 스핀들(220)과의 결합을 위해 중심부분이 절개되어 있다.
또한, 연마팁(211)은 상기 회전디스크(210)의 원주를 따라 하방으로 돌출형성된다. 상기 연마팁(211)은 전체적으로 링형태로 형성되며, 역시 회전축방향은 기판(10)과 직교한다. 상기 연마팁(211)에는 연마수를 공급하거나 배출하는 슬릿(212)이 형성된다.
또한, 상기 반도체 패키지의 몰딩면을 연마하기 위하여 상기 스핀들(220)과 테이블을 상대이동시키는 이송수단(미도시)이 구비된다. 상대이동이란 테이블을 정지한 상태에서 스핀들(220)을 수평이송하거나 반대로 스핀들(220)을 정지한 상태에서 테이블을 수평이송시키는 것이다. 또한 스핀들(220)과 테이블을 서로 반대방향으로 동시에 이송시키는 것도 포함한다.
한편, 반도체 패키지는 제조공정 중에 형태가 변형되는 경우가 있다. 도 7이나 도 8의 (a)와 같이 휨(warpage)이 발생되는 경우이다.
이 경우, 테이블(10)에 스트립상태의 반도체 패키지(100)를 진공흡착을 해도 편평하게 흡착되지 않고 형태가 변형된 채로 흡착되기도 한다(도 7 참조). 또는 반도체 패키지(100)가 스트립상태에서 휘어져 테이블(10)에 밀착되지 않으면 기밀이 유지되지 않아 흡착이 안되는 경우도 있다. 따라서 반도체 패키지(100)가 견고히 고정되지 않는 문제점(도 7 참조)과 함께, 연마 후 두께가 불균일한 문제가 있다(도 8의 (b) 참조).
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 반도체 패키지가 스트립상태에서 휨(warpage)현상이 심한 경우에도 편평하게 견고히 흡착할 수 있고 두께를 균일하게 슬리밍할 수 있는 반도체 패키지 슬리밍장치 및 방법을 제공함에 있다.
위와 같은 기술적 과제를 해결하기 위하여 본 발명에 의한 반도체 패키지 슬리밍장치는 스트립 상태의 반도체 패키지에서 칩단위로 절단된 단위 패키지를 각각 흡착하는 테이블; 상기 테이블의 상방에 배치되는 스핀들; 상기 스핀들에 의해 회전하며 상기 테이블에 안착된 단위 패키지의 몰딩면을 연마하여 상기 단위 패키지의 두께를 감소시키는 연마수단; 및 상기 테이블 또는 스핀들을 수평으로 상대이동시키는 이송수단;을 포함한다.
또한 상기 테이블에는 상기 단위 패키지가 안착되는 안착홈이 복수개 형성되는 것이 바람직하다.
또한 상기 연마수단은 원통형태로 형성되며, 회전축방향이 상기 단위 패키지와 평행하게 설치되는 것이 바람직하다.
또한 상기 연마수단은 링형태로 형성되며, 회전축방향이 상기 단위 패키지와 직교하도록 설치되는 것이 바람직하다.
본 발명에 의한 반도체 패키지 슬리밍방법은 1) 스트립상태의 반도체 패키지를 칩단위로 절단하는 단계; 2) 칩단위로 절단된 단위 패키지를 테이블에 각각 흡착하는 단계; 및 3) 상기 테이블 또는 연마수단을 상대이동하면서 상기 단위 패키지의 몰딩면을 연마하여 두께를 감소시키는 단계;를 포함한다.
특히, 상기 스트립상태의 반도체 패키지는 휨(warpage)현상이 있는 반도체 패키지인 것이 바람직하다.
또한 상기 연마수단은 회전축방향이 상기 단위 패키지와 평행한 원통형태로 형성되어 원주면을 이용하여 상기 단위 패키지의 몰딩면을 연마하는 것이 바람직하다.
또한 상기 연마수단은 회전축방향이 상기 단위 패키지와 직교하도록 설치된 링형태로 형성되는 것이 바람직하다.
본 발명에 따르면, 반도체 패키지가 스트립상태에서 휨(warpage)현상이 심한 경우에도 편평하게 견고히 흡착할 수 있는 효과가 있다.
그에 따라 반도체 패키지의 두께를 균일하게 슬리밍할 수 있는 효과도 있다.
도 1은 스트립 상태의 반도체 패키지를 나타낸 것이다.
도 2는 반도체 패키지의 단면도를 나타낸 것이다.
도 3 및 도 4는 종래 슬리밍장치를 나타낸 것이다.
도 5 및 도 6은 종래 다른 슬리밍장치를 나타낸 것이다.
도 7 및 도 8은 종래 휨이 심한 스트립상태의 반도체 패키지의 슬리밍방법을 나타낸 것이다.
도 9 내지 도 11은 본 발명에 의한 슬리밍장치의 구성을 나타낸 것이다.
도 12 및 도 13은 본 발명에 의한 슬리밍방법을 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예의 구성 및 작용을 구체적으로 설명한다.
본 발명에 의한 반도체 슬리밍장치는 테이블과, 스핀들과 연마수단과 이송수단을 포함한다.
도 9를 참조하면, 상기 테이블(400)은 복수개의 안착홈(411)이 형성되고, 상기 안착홈(411)에는 각각 진공홀(412)이 형성되어 있다. 상기 안착홈(411)은 단위 패키지(도 11의 '101')가 개별적으로 안착되기 위한 구성이다.
한편, 상기 테이블(400)의 안착홈(411)에는 칩단위로 개별적으로 분리된 단위 패키지가 안착되는데, 상기 단위 패키지는 도 1에 도시된 스트립 상태의 반도체 패키지에서 칩 단위로 분리된 것을 말한다.
도 10은 단위 패키지를 형성하기 위한 절단장치(300)를 도시한 것이다. 스트립 상태의 반도체 패키지(100) 상부에 구비된 절단장치(saw, 300)에 의해 몰딩부(130)부터 인쇄회로기판(110)까지 가로 세로 절단하여 단위 패키지(도 11의 '101')를 형성하는 것이다. 상기 절단장치(300)은 커터나 레이저를 이용하여 반도체 패키지를 쏘잉하는 공지의 수단이므로 구체적인 설명은 생략한다.
도 11은 단위 패키지(101)를 테이블(400)의 안착홈(411)에 안착한 상태에서 각각 진공흡착한 상태를 도시한 것이다. 도시된 바와 같이, 특히, 상기 스트립상태의 반도체 패키지가 휨(warpage)현상이 있는 반도체 패키지인 경우에, 이를 절단장치(300)에 의해 단위 패키지로 절단을 한 상태에서 단위 패키지를 상기 테이블에 개별적으로 안착시키면 휨 현상이 없어 반도체 패키지를 편평하게 흡착할 수 있다. 또한 단위 패키지가 편평하게 흡착하기 때문에 진공압이 누설되지 않아 안정적으로 견고하게 흡착할 수 있는 것이다.
이하에서는 본 발명에 의한 반도체 패키지 슬리밍장치의 작동상태 및 이를 이용한 슬리밍방법을 설명한다.
도 12는 본 발명에 의한 슬리밍방법의 일 실시예를 도시한 것이다. 도시된 바와 같이 테이블(400)은 칩 단위로 절단된 단위 패키지(101)를 각각 안착홈(411)에 안착한 상태에서 진공홀(412)을 통해 인가되는 공압을 이용하여 진공흡착한다. 휨현상이 있는 반도체 패키지라도 절단을 하게 되면 단위 패키지는 휨현상이 없이 편평하게 견고히 흡착된다.
한편, 테이블(400)의 상부에는 연마수단(20)으로서 원통형태의 연마지석(21)이 구비된다. 상기 연마지석(21)은 회전축이 수평방향으로 설치되는 스핀들에 의해 회전된다(도 3의 '20'참조). 즉, 상기 원통형태의 연마수단(20)을 회전축이 단위 패키지(101)에 평행하게 배치한 상태에서 원주면을 이용하여 몰딩면을 연마하는 것이다.
도 13은 본 발명에 의한 슬리밍방법의 다른 실시예를 도시한 것이다. 앞선 실시예와 마찬가지로 테이블(400)은 칩 단위로 절단된 단위 패키지(101)를 각각 안착홈에 안착한 상태에서 진공홀(412)을 통해 인가되는 공압을 이용하여 진공흡착한다.
한편, 테이블(400)의 상부에는 연마수단(200)으로서 링형태의 연마팁(211)이 구비된다. 상기 연마팁(211)은 회전축이 단위 패키지(101)에 직교하는 방향으로 설치되는 스핀들(220)에 의해 회전된다. 즉, 링형태의 연마팁(211)을 회전축이 단위 패키지(101)에 직교되도록 설치된 상태에서 몰딩면을 연마하는 것이다.
본 실시예에서는 인쇄회로기판 상에 반도체칩이 실장된 반도체 패키지를 슬리밍하는 장치 및 방법을 설명하였으나, 본 발명에 의한 슬리밍장치 및 방법은 반도체칩이 리드프레임상에 실장된 반도체 패키지의 슬리밍에도 동일하게 적용할 수 있는 것은 당연하다. 또한 반도체 패키지뿐 아니라 다양한 기판의 두께를 감소시키기 위하여 적용할 수 있는 것은 당연하다.
10: 연마수단
21: 연마지석
200: 연마수단
211: 연마팁
220: 스핀들
400: 테이블
411: 안착홈
412: 진공홀

Claims (8)

  1. 스트립 상태의 반도체 패키지에서 칩단위로 절단된 단위 패키지를 각각 흡착하는 테이블;
    상기 테이블의 상방에 배치되는 스핀들;
    상기 스핀들에 의해 회전하며 상기 테이블에 안착된 단위 패키지의 몰딩면을 연마하여 상기 단위 패키지의 두께를 감소시키는 연마수단; 및
    상기 테이블 또는 스핀들을 수평으로 상대이동시키는 이송수단;을 포함하고,
    상기 테이블에는 상기 단위 패키지가 안착되는 안착홈이 복수개 형성되고, 상기 안착홈에는 각각 진공홀이 형성되며,
    상기 연마수단은 링형태로 형성되며, 회전축방향이 상기 단위 패키지와 직교하도록 설치되는 것을 특징으로 하는 반도체 패키지 슬리밍장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020160064862A 2016-05-26 2016-05-26 반도체 패키지 슬리밍장치 및 방법 KR101971059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064862A KR101971059B1 (ko) 2016-05-26 2016-05-26 반도체 패키지 슬리밍장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064862A KR101971059B1 (ko) 2016-05-26 2016-05-26 반도체 패키지 슬리밍장치 및 방법

Publications (2)

Publication Number Publication Date
KR20170133722A KR20170133722A (ko) 2017-12-06
KR101971059B1 true KR101971059B1 (ko) 2019-04-23

Family

ID=60922246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064862A KR101971059B1 (ko) 2016-05-26 2016-05-26 반도체 패키지 슬리밍장치 및 방법

Country Status (1)

Country Link
KR (1) KR101971059B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114291571B (zh) * 2022-01-11 2023-09-22 业成科技（成都）有限公司 吸附装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003236735A (ja) 2002-02-20 2003-08-26 Sumitomo Electric Ind Ltd ウエハ研削方法
JP2007005366A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2011258789A (ja) * 2010-06-10 2011-12-22 Lapis Semiconductor Co Ltd 研削方法及び研削装置
JP2014024136A (ja) * 2012-07-25 2014-02-06 Disco Abrasive Syst Ltd パッケージ基板の加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789166B2 (ja) * 1994-05-11 1998-08-20 畑村 洋太郎 研削方法
JPH09174398A (ja) * 1995-12-26 1997-07-08 Toshiba Corp 研削装置及び研削砥石
JP3472784B2 (ja) * 1997-05-16 2003-12-02 株式会社岡本工作機械製作所 研削装置および研磨装置
JP2015223667A (ja) * 2014-05-28 2015-12-14 株式会社ディスコ 研削装置及び矩形基板の研削方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003236735A (ja) 2002-02-20 2003-08-26 Sumitomo Electric Ind Ltd ウエハ研削方法
JP2007005366A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2011258789A (ja) * 2010-06-10 2011-12-22 Lapis Semiconductor Co Ltd 研削方法及び研削装置
JP2014024136A (ja) * 2012-07-25 2014-02-06 Disco Abrasive Syst Ltd パッケージ基板の加工方法

Also Published As

Publication number Publication date
KR20170133722A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
US6337258B1 (en) Method of dividing a wafer
KR102185238B1 (ko) 연삭 장치 및 직사각형 기판의 연삭 방법
KR20020017943A (ko) 반도체 웨이퍼의 연삭방법
TWI824024B (zh) 矩形基板的磨削方法
JP2015223667A (ja) 研削装置及び矩形基板の研削方法
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347026B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
KR101749482B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101464130B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347027B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP7152882B2 (ja) 被加工物ユニットの保持方法
KR101759125B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347029B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101448502B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347028B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP3751631B2 (ja) 電子部品の封止方法
KR20080113682A (ko) 웨이퍼용 연마 휠 및 이를 갖는 웨이퍼 이면 연마 장치
KR101762192B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101362243B1 (ko) 반도체 패키지 슬리밍장치
KR20170132051A (ko) 반도체 패키지 슬리밍장치 및 방법
KR101327527B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347030B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2023058925A (ja) ウェーハの製造方法、及びチャックテーブル
JP2002261055A (ja) 化学的機械研磨装置及び化学的機械研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101004367; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170913

Effective date: 20190318

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant