KR101970112B1 - 파워 스위칭 장치 - Google Patents

파워 스위칭 장치 Download PDF

Info

Publication number
KR101970112B1
KR101970112B1 KR1020187003006A KR20187003006A KR101970112B1 KR 101970112 B1 KR101970112 B1 KR 101970112B1 KR 1020187003006 A KR1020187003006 A KR 1020187003006A KR 20187003006 A KR20187003006 A KR 20187003006A KR 101970112 B1 KR101970112 B1 KR 101970112B1
Authority
KR
South Korea
Prior art keywords
resistance
semiconductor switching
output node
circuit
gate
Prior art date
Application number
KR1020187003006A
Other languages
English (en)
Other versions
KR20180023980A (ko
Inventor
쇼타 모리사키
요시코 다마다
요시타카 나카
유키히코 와다
히로유키 다카기
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20180023980A publication Critical patent/KR20180023980A/ko
Application granted granted Critical
Publication of KR101970112B1 publication Critical patent/KR101970112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/1483—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

파워 스위칭 장치(100)는, 서로 병렬 접속된 복수의 반도체 스위칭 소자(T1a, T1b)와, 복수의 밸런스 저항부(Ra, Rb)를 포함한다. 복수의 밸런스 저항부(Ra, Rb)는, 각 일단이 대응하는 반도체 스위칭 소자(T1a, T1b)의 제어 전극에 접속되고, 각 타단에 공통의 제어 신호가 입력된다. 각 밸런스 저항부(Ra, Rb)는, 제어 신호에 따라 복수의 반도체 스위칭 소자(T1a, T1b)가 턴온하는 경우와 턴오프하는 경우에 그 저항값이 상이한 값으로 전환되도록 구성되어 있다.

Description

파워 스위칭 장치
본 발명은, 서로 병렬 접속된 복수의 반도체 스위칭 소자와, 이들 반도체 스위칭 소자의 게이트 구동 회로를 구비한 파워 스위칭 장치에 관계된다. 본 발명은, 이들 복수의 반도체 스위칭 소자의 보호 회로를 더 구비한 파워 스위칭 장치에도 관계된다.
전력용의 반도체 스위칭 소자를 복수 병렬로 접속하는 경우, 각 반도체 소자의 게이트ㆍ드레인간(또는 게이트ㆍ소스간)의 용량과 배선 인덕턴스에 의해 폐회로가 구성된다. 그리고, 이 폐회로에 있어서, 반도체 스위칭 소자의 턴온 시 또는 턴오프 시에 기생 발진이 생기는 경우가 있다(특히, 턴오프 시에 기생 발진이 생기기 쉽다). 기생 발진이 생기면, 반도체 스위칭 소자가 파괴되어 버리는 경우도 있다. 이 기생 발진은, 반도체 스위칭 소자를 복수 병렬 접속하는 구성의 고유의 문제이다.
이 문제를 회피하기 위해, 각 반도체 스위칭 소자의 게이트에 비교적 저항값이 큰 게이트 저항을 접속하는 것이 일반적으로 행해지고 있다. 예컨대, 특허 문헌 1(일본 특허 공개 2003-088098호 공보)에서는, 게이트 구동 회로의 출력단 쪽에 마련된 댐핑 저항에 의해 기생 발진이 억제된다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2003-088098호 공보
그런데, 상기와 같이 비교적 저항값이 큰 게이트 저항을 접속하면, 턴온 시간 및 턴오프 시간이 길어진다고 하는 문제가 생긴다. 왜냐하면, 턴온 시간 및 턴오프 시간은, 게이트 저항의 저항값과 반도체 스위칭 소자의 게이트ㆍ소스간 용량의 곱으로 정해지기 때문이다. 그리고, 턴온 시간 및 턴오프 시간이 길어지면 턴온 손실 및 턴오프 손실도 각각 증가한다. 이 결과, 예컨대, 턴오프 시의 기생 발진을 억제하기 위해 게이트 저항을 부가한 경우에는, 턴오프 시 뿐만 아니라 턴온 시의 손실도 증대시켜 버린다.
마찬가지의 문제는, 반도체 스위칭 소자를 고속 스위칭 시키는 경우에 생기는 방사 노이즈를 억제할 때에도 생긴다. 여기서, 방사 노이즈는, 드레인 전압 및 드레인 전류의 급격한 변화에 기인하는 것이다. 예컨대, 턴온 시에 발생하는 방사 노이즈가 문제가 되는 경우에, 비교적 저항값이 큰 게이트 저항을 부가하는 것에 의해 턴온 시의 드레인 전압 및 드레인 전류의 변화율을 억제한 경우에는, 턴온 시 뿐만 아니라 턴오프 시의 손실도 증대시켜 버린다.
본 발명은, 상기의 문제점을 고려하여 이루어진 것이고, 그 목적은, 병렬 접속된 복수의 반도체 스위칭 소자를 포함하는 파워 스위칭 장치에 있어서, 턴온 및 턴오프 중 어느 한쪽에서 생기는 문제의 대책을 강구하더라도, 다른 쪽의 동작 시의 손실이 증대되지 않도록 하는 것이다.
본 발명의 파워 스위칭 장치는, 서로 병렬 접속된 복수의 반도체 스위칭 소자와, 복수의 밸런스 저항부와, 제어 회로를 구비한다. 복수의 반도체 스위칭 소자는, 서로 병렬 접속되고, 각각이, 제 1 및 제 2 주 전극 및 제어 전극을 갖는다. 복수의 밸런스 저항부는, 복수의 반도체 스위칭 소자에 각각 대응하고, 각 일단이, 대응하는 반도체 스위칭 소자의 제어 전극에 접속된다. 제어 회로는, 각 반도체 스위칭 소자를 턴온 및 턴오프하기 위한 공통의 제어 신호를, 복수의 밸런스 저항부의 각 타단에 출력한다. 각 밸런스 저항부는, 제어 신호에 따라 복수의 반도체 스위칭 소자가 턴온하는 경우와 턴오프하는 경우에 각 밸런스 저항부의 저항값이 상이한 값으로 전환되도록 구성되어 있다. 이 밸런스 저항부는, 전력용의 반도체 스위칭 소자를 복수 병렬로 접속하는 경우에, 반도체 스위칭 소자의 스위칭 시에 발생하는 기생 발진을 억제하기 위한 밸런스 저항으로서 마련되어 있다.
상기의 발명에 의하면, 복수의 반도체 스위칭 소자가 턴온하는 경우와 턴오프하는 경우에 각 밸런스 저항부의 저항값을 상이한 값으로 할 수 있으므로, 턴온 및 턴오프 중 어느 한쪽에서 생기는 문제의 대책을 강구하더라도, 다른 쪽의 동작 시의 손실이 증대되지 않도록 할 수 있다.
도 1은 실시의 형태 1에 의한 파워 스위칭 장치(100)의 구성을 나타내는 회로도이다.
도 2는 도 1의 파워 스위칭 장치(100)의 동작을 나타내는 타이밍도이다.
도 3은 실시의 형태 2에 의한 파워 스위칭 장치(101)의 구성을 나타내는 회로도이다.
도 4는 실시의 형태 3에 의한 파워 스위칭 장치(102)의 구성을 나타내는 회로도이다.
도 5는 실시의 형태 4에 의한 파워 스위칭 장치(103)의 구성을 나타내는 회로도이다.
도 6은 도 1의 파워 스위칭 장치(100)에 단락 보호 회로를 조합한 경우의 구성을 나타내는 회로도이다.
도 7은 도 6의 RTC 동작 판단 회로(30)의 동작을 나타내는 타이밍도이다.
도 8은 도 6의 파워 스위칭 장치(104)에 있어서 통상 동작 시의 게이트 전류 Ig의 경로를 나타내는 도면이다.
도 9는 도 6의 파워 스위칭 장치(104)에 있어서 단락 동작 시의 게이트 전류 Ig의 경로를 나타내는 도면이다.
도 10은 도 4의 파워 스위칭 장치(102)에 단락 보호 회로를 조합한 경우의 구성을 나타내는 회로도이다.
도 11은 도 10의 파워 스위칭 장치(105)에 있어서, 반도체 스위칭 소자 T2a가 단락 고장이 난 경우의 게이트 전류 Ig의 경로를 나타내는 도면이다.
도 12는 도 4의 파워 스위칭 장치(102)에 단락 보호 회로를 조합한 경우의 변형예의 구성을 나타내는 회로도이다.
도 13은 도 12의 파워 스위칭 장치(106)에 있어서, 반도체 스위칭 소자 T2a만이 단락 고장이 난 경우의 게이트 전류 Ig의 경로를 나타내는 도면이다.
이하, 각 실시의 형태에 대하여 도면을 참조하여 자세하게 설명한다. 또, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서, 그 설명을 반복하지 않는다.
<실시의 형태 1>
[파워 스위칭 장치(100)의 구성]
도 1은 실시의 형태 1에 의한 파워 스위칭 장치(100)의 구성을 나타내는 회로도이다. 도 1을 참조하면, 파워 스위칭 장치(100)는, 서로 병렬 접속된 반도체 모듈 Ta, Tb와, 구동 회로 GD를 포함한다.
반도체 모듈 Ta는, 고압측 노드 ND와 저압측 노드 NS의 사이에 접속된 반도체 스위칭 소자 T1a로서의 파워 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)와, 다이오드 D1a를 포함한다. 다이오드 D1a는, 반도체 스위칭 소자 T1a와 역 병렬로(즉, NMOSFET(T1a)의 드레인 측이 다이오드 D1a의 캐소드 측이 되도록) 접속된다. 다이오드 D1a는, 반도체 스위칭 소자 T1a의 오프 시에 프리휠 전류를 흘리기 위해 마련되어 있다. 도 1에 있어서, NMOSFET(T1a)의 내부 게이트 저항을 ra로 하고 있다.
마찬가지로, 반도체 모듈 Tb는, 고압측 노드 ND와 저압측 노드 NS의 사이에 접속된 반도체 스위칭 소자 T1b로서의 파워 NMOSFET와, 다이오드 D1a를 포함한다. 다이오드 D1b는, 반도체 스위칭 소자 T1b와 역 병렬로 접속된다. 다이오드 D1b는, 반도체 스위칭 소자 T1b의 오프 시에 프리휠 전류를 흘리기 위해 마련되어 있다. 도 1에 있어서, NMOSFET(T1b)의 내부 게이트 저항을 rb로 하고 있다.
각 반도체 스위칭 소자 T1a, T1b는, 제 1 주 전극, 제 2 주 전극, 및 제어 전극을 포함하고, 제어 전극에 주어진 신호에 따라 제 1 및 제 2 주 전극 사이를 흐르는 전류를 온 또는 오프로 전환하는, 자기 소호형 반도체 디바이스이다. 도 1의 경우, 반도체 스위칭 소자 T1a, T1b로서 N형의 파워 MOSFET를 이용한 예가 나타내어지고 있다. 이 경우, 제 1 주 전극은 NMOSFET의 소스이고, 제 2 주 전극은 NMOSFET의 드레인이고, 제어 전극은 NMOSFET의 게이트이다.
구동 회로 GD는, 밸런스 저항부 Ra, Rb와, 제어 회로(12)를 포함한다. 밸런스 저항부 Ra는, 제어 회로(12)의 출력 노드 N1로부터 분기한, 반도체 스위칭 소자 T1a의 제어 전극에 제어 신호를 출력하는 출력 노드 N1a와, 반도체 스위칭 소자 T1a의 게이트의 사이에 접속된다. 밸런스 저항부 Rb는, 제어 회로(12)의 출력 노드 N1로부터 분기한, 반도체 스위칭 소자 T1b의 제어 전극에 제어 신호를 출력하는 출력 노드 N1b와, 반도체 스위칭 소자 T1a의 게이트의 사이에 접속된다. 밸런스 저항부 Ra, Rb는, 반도체 스위칭 소자 T1a, T1b의 턴온 및 턴오프의 타이밍을 일치시키기 위한 밸런스 저항으로서 마련되어 있다. 밸런스 저항부 Ra, Rb는, 또한, 전력용의 반도체 스위칭 소자를 복수 병렬로 접속하는 경우에, 반도체 스위칭 소자의 턴온 시 또는 턴오프 시에 발생하는 기생 발진을 억제하기 위해 마련되어 있다.
보다 상세하게는, 밸런스 저항부 Ra는, 서로 병렬 접속된 다이오드 D2a와 저항 소자 R3a를 포함한다. 다이오드 D2a의 캐소드는, 반도체 스위칭 소자 T1a의 게이트에 접속되고, 애노드는, 제어 회로(12)의 출력 노드 N1a에 접속된다. 마찬가지로, 밸런스 저항부 Rb는, 서로 병렬 접속된 다이오드 D2b와 저항 소자 R3b를 포함한다. 다이오드 D2b의 캐소드는, 반도체 스위칭 소자 T1b의 게이트에 접속되고, 애노드는, 제어 회로(12)의 출력 노드 N1b에 접속된다.
제어 회로(12)는, 복수의 반도체 스위칭 소자 T1a, T1b를 턴온 및 턴오프하기 위한 공통의 제어 신호를 출력한다. 보다 상세하게는, 제어 회로(12)는, 스위치 제어 회로(13)와, 스위칭 소자로서의 온용 NMOSFET(14)와, 스위칭 소자로서의 오프용 PMOSFET(P-channel MOSFET)(15)와, 턴온 시의 스위칭 속도를 조절하는 온용 게이트 저항 R1과, 턴오프 시의 스위칭 속도를 조절하는 오프용 게이트 저항 R2와, 제 1 직류 전원(10)과, 제 2 직류 전원(11)을 포함한다. 온용 게이트 저항 R1의 저항값은, 요구하는 턴온 시의 스위칭 속도가 되도록 선정된다. 오프용 게이트 저항 R2의 저항값은, 요구하는 턴오프 시의 스위칭 속도가 되도록 선정된다. 이 명세서에서는, 온용 게이트 저항을 제 1 저항 소자라고 칭하고, 오프용 게이트 저항을 제 2 저항 소자라고 칭하는 경우가 있다.
제 1 및 제 2 직류 전원(10, 11)은 서로 직렬로 접속되어 있다(직류 전원(10)의 음극 노드와 직류 전원(11)의 양극 노드가 접속된다). 제 1 및 제 2 직류 전원(10, 11)의 접속 노드 N3은, NMOSFET(T1a)의 소스 N4a 및 NMOSFET(T1b)의 소스 N4b와 접속된다. 이하에서는, 제 1 및 제 2 직류 전원(10, 11)의 각각의 출력 전압(전원 전압)을 Vs로 한다.
온용 게이트 저항 R1 및 NMOSFET(14)는, 제 1 직류 전원(10)의 양극 노드 N2와 제어 회로(12)의 출력 노드 N1의 사이에 직렬로 접속된다. 도 1에서는, 온용 게이트 저항 R1은, NMOSFET(14)의 드레인 측에 접속되어 있지만, 이것과는 반대로 온용 게이트 저항 R1을 NMOSFET(14)의 소스 측에 접속하더라도 좋다. 마찬가지로, 오프용 게이트 저항 R2 및 PMOSFET(15)는, 제어 회로(12)의 출력 노드 N1과 접지 노드 GND의 사이에 직렬로 접속된다. 도 1에서는, 오프용 게이트 저항 R2는, PMOSFET(15)의 드레인 측에 접속되어 있지만, 이것과는 반대로 온용 게이트 저항 R1을 PMOSFET(15)의 소스 측에 접속하더라도 좋다.
스위치 제어 회로(13)는, 외부 제어 신호 Sg에 따라, 온용 MOSFET(14) 및 오프용 MOSFET(15)를 제어한다. 실시의 형태 1의 예에서는, 스위치 제어 회로(13)는, 외부 제어 신호 Sg가 하이 레벨(H 레벨)일 때, MOSFET(14)를 온으로 하고, MOSFET(15)를 오프로 한다. 이 결과, 반도체 스위칭 소자 T1a, T1b는 턴온한다. 스위치 제어 회로(13)는, 외부 제어 신호 Sg가 로우 레벨(L 레벨)일 때, MOSFET(14)를 오프로 하고, MOSFET(15)를 온으로 한다. 이 결과, 반도체 스위칭 소자 T1a, T1b는 턴오프한다.
[파워 스위칭 장치(100)의 동작]
다음으로, 도 1의 파워 스위칭 장치(100)의 동작에 대하여 설명한다. 또, 전력용 반도체 모듈 Ta, Tb는 동일한 회로 구성이고, 밸런스 저항부 Ra, Rb도 동일한 회로 구성이므로, 반도체 스위칭 소자 T1a, T1b의 턴온 및 턴오프는 거의 동시에 일어난다. 따라서, 이하의 설명에서는, 전력용 반도체 모듈 Ta의 동작을 주로 설명한다.
도 2는 도 1의 파워 스위칭 장치(100)의 동작을 나타내는 타이밍도이다. 도 2에서는, 위로부터 차례로, 외부 제어 신호 Sg, 반도체 스위칭 소자 T1a, T1b의 게이트 전압 Vga, Vgb, 제어 회로(12)의 출력 노드 N1로부터 출력되는 제어 전류(게이트 전류) Ig, 고압측 노드 ND로부터 반도체 스위칭 소자 T1a, T1b에 흐르는 드레인 전류 Id, 및 반도체 스위칭 소자 T1a, T1b의 드레인 전압 Vd가 나타내어지고 있다. 가로축은 시간(TIME)이다.
도 1 및 도 2를 참조하여, 시각 t0에 있어서, 외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 다이오드 D2a, 및 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T1a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 양의 전압이 인가된다. 여기서, 도 1의 밸런스 저항부 Ra의 경우, 게이트 전류는 거의 순방향의 다이오드 D2a를 흐르고, 저항 소자 R3a에는 흐르지 않는다.
시각 t20에 있어서, 게이트-소스간 전압이 상승하여, 반도체 스위칭 소자 T1a의 임계치 전압 이상이 되면, 반도체 스위칭 소자 T1a가 도통한다(턴온한다). 반도체 스위칭 소자 T1a의 드레인-소스간에 접속된 도시하지 않는 주 회로를 통해서, 드레인 전류 Id가 반도체 스위칭 소자 T1a에 흐른다. 이때의 턴온 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra 및 온용 게이트 저항 R1의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다. 그리고, 이 저항값이 클수록 턴온 시간은 길어진다.
시각 t1로부터 시각 t2까지는, 반도체 스위칭 소자 T1a의 미러 효과에 의해 게이트 전압 Vg가 일정하게 되는 미러 기간이다. 미러 기간에는, 주 전극간 전압 Vd의 변동에 의해 반도체 스위칭 소자 T1a의 기생 용량이 변동하기 때문에, 게이트 전압 Vg가 일정하게 된다. 시각 t2에 미러 기간을 벗어나면, 게이트 전압 Vg는 다시 증가하고, 시각 t3에 게이트 전압 Vga가 양의 전원 전압 Vs에 도달하는 것에 의해 턴온 동작이 종료된다.
시각 t4에 있어서, 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 오프 상태로 전환되고, 오프용 MOSFET(15)가 온 상태로 전환된다. 이것에 의해, 반도체 스위칭 소자 T1a의 게이트로부터, 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2를 차례로 통과하여 접지 노드 GND까지 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 음의 전압이 인가된다. 여기서, 도 1의 밸런스 저항부 Ra의 경우, 다이오드 D2a의 역방향의 게이트 전류를 저지하므로, 게이트 전류는 거의 저항 소자 R3a를 흐른다.
게이트-소스간 전압이 저하하여, 반도체 스위칭 소자 T1a의 임계치 전압 미만이 되면, 반도체 스위칭 소자 T1a가 턴오프한다. 이것에 의해, 드레인-소스간에 접속된 도시하지 않는 주 회로를 통한 드레인 전류 Id는 흐르지 않게 된다. 이때의 턴오프 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
시각 t5에 주 전극간 전압 Vd가 증가하기 시작하는 것에 의해, 시각 t5로부터 시각 t6까지, 게이트 전압 Vg가 거의 일정하게 되는 미러 기간이 된다. 시각 t6에 미러 기간을 벗어나면, 게이트 전압 Vg가 다시 감소하기 시작한다. 시각 t7에 게이트 전압 Vga가 음의 전원 전압 -Vs에 도달하는 것에 의해 턴오프 동작이 종료된다.
[실시의 형태 1의 효과]
도 1에 있어서, 밸런스 저항부 Ra, Rb에 다이오드 D2a, D2b가 마련되어 있지 않고, 저항 소자 R3a, R3b뿐인 경우에는, 턴오프 시 뿐만 아니라 턴온 시의 게이트 저항값도 커지기 때문에, 턴오프 손실뿐만 아니라 턴온 손실도 증가하게 된다. 종래 기술에 있어서, 턴오프 시의 기생 발진을 억제하기 위해 이와 같은 구성이 취해지는 경우가 많았다.
이것에 비하여, 본 실시의 형태에 의한 파워 스위칭 장치(100)에서는, 밸런스 저항부 Ra는, 저항 소자 R3a와 다이오드 D2a의 병렬 접속에 의해 구성된다. 단, 다이오드 D2a는, 캐소드가 반도체 스위칭 소자 T1a의 게이트 측이 되도록 접속되어 있다. 이것에 의해, 반도체 스위칭 소자 T1a의 턴온 시에는, 저항 R3a를 통해서 게이트 전류 Ig가 흐르지 않는다. 이 결과, 턴온 시의 게이트 저항의 값은, 온용 게이트 저항 R1과, 전력용 반도체 모듈 Ta의 내부 게이트 저항 ra에 의해 정해진다. 턴오프 시의 기생 발진을 억제하기 위해 밸런스 저항부 Ra의 저항 R3a를 크게 했다고 하더라도, 턴온 시간이 증대되는 일은 없다. 즉, 본 실시의 형태에 의한 파워 스위칭 장치(100)에서는, 병렬 접속된 반도체 스위칭 소자 T1a, T1b의 턴온 손실을 증가시키는 일 없이, 스위칭 동작으로 발생하는 기생 발진을 억제할 수 있다.
[변형예]
턴오프 시의 손실을 증가시키고 싶지 않은 경우에는, 밸런스 저항부 Ra, Rb를 구성하는 다이오드 D2a, D2b의 극성을 도 1의 경우와 반대로 한다. 즉, 다이오드 D2a의 캐소드가 제어 회로(12)의 출력 노드 N1a와 접속되고, 애노드가 반도체 스위칭 소자 T1a의 게이트와 접속된다. 다이오드 D2b의 캐소드가 제어 회로(12)의 출력 노드 N1b와 접속되고, 애노드가 반도체 스위칭 소자 T1b의 게이트와 접속된다. 이 경우의 파워 스위칭 장치(100)의 동작에 대하여, 특히, 반도체 모듈 Ta, 밸런스 저항부 Ra, 및 제어 회로(12)의 동작에 대하여 설명한다.
외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R3a, 및 전력용 반도체 모듈 Ta의 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T1a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 양의 전압이 인가된다.
게이트-소스간 전압이 상승하여, 반도체 스위칭 소자 T1a의 임계치 전압 이상이 되면, 반도체 스위칭 소자 T1a가 도통한다. 이때의 턴온 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 온용 게이트 저항 R1의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
한편, 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 오프 상태로 전환되고, 오프용 MOSFET(15)가 온 상태로 전환된다. 이것에 의해, 반도체 스위칭 소자 T1a의 게이트로부터, 내부 게이트 저항 ra, 밸런스 저항부 Ra의 다이오드 D2a, 및 오프용 게이트 저항 R2를 차례로 통과하여 접지 노드 GND까지 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 음의 전압이 인가된다.
게이트-소스간 전압이 저하하여, 반도체 스위칭 소자 T1a의 임계치 전압 미만이 되면, 반도체 스위칭 소자 T1a가 턴오프한다. 이때의 턴오프 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra 및 오프용 게이트 저항 R2의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
이와 같이, 반도체 스위칭 소자 T1a의 턴오프 시에는, 밸런스 저항부 Ra의 저항 소자 R3a를 통해서 게이트 전류가 흐르지 않는다. 따라서, 스위칭 시의 기생 발진을 억제하기 위해 밸런스 저항부 Ra의 저항 소자 R3a의 저항값을 증대시켰다고 하더라도, 턴오프 시간이 증대되는 일은 없다. 즉, 상기의 변형예의 파워 스위칭 장치에서는, 병렬 접속된 반도체 스위칭 소자 T1a, T1b의 턴오프 손실을 증가시키는 일 없이, 스위칭 동작으로 발생하는 기생 발진을 억제할 수 있다.
<실시의 형태 2>
[파워 스위칭 장치(101)의 구성]
도 3은 실시의 형태 2에 의한 파워 스위칭 장치(101)의 구성을 나타내는 회로도이다. 도 3의 파워 스위칭 장치(101)는, 밸런스 저항부 Ra, Rb의 구성이 도 1의 파워 스위칭 장치(100)와 상이하다. 도 3의 그 외의 구성은 도 1의 경우와 마찬가지이므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다.
도 3에 나타내는 바와 같이, 밸런스 저항부 Ra는, 제어 회로(12)의 출력 노드 N1a와 반도체 스위칭 소자 T1a의 게이트의 사이에, 서로 직렬로 접속된 다이오드 D2a와 저항 소자 R4a를 포함한다. 또한 밸런스 저항부 Ra는, 다이오드 D2a 및 저항 소자 R4a의 전체와 병렬로 접속된 저항 소자 R3a를 포함한다. 다이오드 D2a의 캐소드는, 반도체 스위칭 소자 T1a의 게이트 측이다. 다이오드 D2a와 저항 소자 R4a의 접속 순서는, 도 3의 경우와 반대이더라도 좋다.
마찬가지로, 밸런스 저항부 Rb는, 제어 회로(12)의 출력 노드 N1b와 반도체 스위칭 소자 T1b의 게이트의 사이에, 서로 직렬로 접속된 다이오드 D2b와 저항 소자 R4b를 포함한다. 또한 밸런스 저항부 Rb는, 다이오드 D2b 및 저항 소자 R4b의 전체와 병렬로 접속된 저항 소자 R3b를 포함한다. 다이오드 D2b의 캐소드는, 반도체 스위칭 소자 T1b의 게이트 측이다. 다이오드 D2b와 저항 소자 R4b의 접속 순서는, 도 3의 경우와 반대이더라도 좋다.
[파워 스위칭 장치(101)의 동작]
다음으로, 도 3의 파워 스위칭 장치(101)의 동작에 대하여 설명한다. 또, 전력용 반도체 모듈 Ta, Tb는 동일한 회로 구성이고, 밸런스 저항부 Ra, Rb도 동일한 회로 구성이므로, 반도체 스위칭 소자 T1a, T1b의 턴온 및 턴오프는 거의 동시에 일어난다. 따라서, 이하의 설명에서는, 전력용 반도체 모듈 Ta의 동작을 주로 설명한다.
외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R3a, R4a, 다이오드 D2a, 및 전력용 반도체 모듈 Ta의 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T1a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 양의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴온한다. 이때의 턴온 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, R4a, 및 온용 게이트 저항 R1의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
한편, 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 오프 상태로 전환되고, 오프용 MOSFET(15)가 온 상태로 전환된다. 이것에 의해, 반도체 스위칭 소자 T1a의 게이트로부터, 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2를 차례로 통과하여 접지 노드 GND까지 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 음의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴오프한다. 이때의 턴오프 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
즉, 상기 구성에 의하면, 저항 소자 R3a, R4a의 저항값을 각각 R3a, R4a로 하면, 턴온 시의 밸런스 저항부 Ra의 저항값은,
Figure 112018010799357-pct00001
로 주어진다. 턴오프 시의 밸런스 저항부 Ra의 저항값은, R3a로 주어진다. 따라서, 턴온 시의 밸런스 저항부 Ra의 저항값은, 턴오프 시의 밸런스 저항부 Ra의 저항값보다 작게 할 수 있다. 이 결과, 병렬 접속된 반도체 스위칭 소자의 턴온 손실을 쓸데없이 증가시키는 일 없이, 스위칭 시의 기생 발진을 억제할 수 있다. 또한, 도 1에 나타내는 실시의 형태 1의 구성에서는, 기생 발진 시에 반도체 모듈 Ta의 게이트-반도체 모듈 Tb의 게이트 사이에서 전하가 저항 소자 1개밖에 통과하지 않는 것에 비하여, 실시의 형태 2의 구성에서는 저항 소자를 복수 통과하므로, 스위칭 시에 발생하는 기생 발진의 억제 효과가 크다.
[변형예]
턴오프 손실을 증가시키고 싶지 않은 경우에는, 밸런스 저항부 Ra, Rb를 구성하는 다이오드 D2a, D2b의 극성을 도 3의 경우와 반대로 한다. 즉, 다이오드 D2a의 캐소드는 제어 회로(12)의 출력 노드 N1a 측이다. 다이오드 D2b의 캐소드는 제어 회로(12)의 출력 노드 N1b 측이다.
이 경우, 턴온 시의 밸런스 저항부 Ra의 저항값은 R3a로 주어지고, 턴오프 시의 밸런스 저항부 Ra의 저항값은 상기 식 (1)로 주어진다. 따라서, 턴오프 시의 밸런스 저항부 Ra의 저항값은, 턴온 시의 밸런스 저항부 Ra의 저항값보다 작게 할 수 있다. 이 결과, 저항 소자 R3a, R4a의 저항값을 선정하는 것에 의해, 병렬 접속된 반도체 스위칭 소자의 턴오프 손실을 쓸데없이 증가시키는 일 없이, 스위칭 시의 기생 발진을 억제할 수 있다.
<실시의 형태 3>
[파워 스위칭 장치(102)의 구성]
도 4는 실시의 형태 3에 의한 파워 스위칭 장치(102)의 구성을 나타내는 회로도이다. 도 4의 파워 스위칭 장치(102)는, 밸런스 저항부 Ra, Rb의 구성이 도 1의 파워 스위칭 장치(100)와 상이하다. 도 4의 그 외의 구성은 도 1의 경우와 마찬가지이므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다.
도 4에 나타내는 바와 같이, 밸런스 저항부 Ra는, 제어 회로(12)의 출력 노드 N1a와 반도체 스위칭 소자 T1a의 게이트의 사이에, 서로 직렬로 접속된 다이오드 D2a와 저항 소자 R4a를 포함한다. 또한 밸런스 저항부 Ra는, 다이오드 D2a 및 저항 소자 R4a의 전체와 병렬로 또한 서로 직렬로 접속된 저항 소자 R3a 및 다이오드 D3a를 포함한다. 다이오드 D2a의 캐소드는, 반도체 스위칭 소자 T1a의 게이트 측이다. 다이오드 D3a의 캐소드는 제어 회로(12)의 출력 노드 N1a 측이다. 즉, 다이오드 D2a, D3a의 극성은 서로 반대로 되어 있다. 다이오드 D2a와 저항 소자 R4a의 접속 순서는, 도 4의 경우와 반대이더라도 좋고, 저항 소자 R3a와 다이오드 D3a의 접속 순서도, 도 4의 경우와 반대이더라도 좋다.
마찬가지로, 밸런스 저항부 Rb는, 제어 회로(12)의 출력 노드 N1b와 반도체 스위칭 소자 T1b의 게이트의 사이에, 서로 직렬로 접속된 다이오드 D2b와 저항 소자 R4b를 포함한다. 또한 밸런스 저항부 Rb는, 다이오드 D2b 및 저항 소자 R4b의 전체와 병렬로 또한 서로 직렬로 접속된 저항 소자 R3b 및 다이오드 D3b를 포함한다. 다이오드 D2b의 캐소드는, 반도체 스위칭 소자 T1b의 게이트 측이다. 다이오드 D3b의 캐소드는 제어 회로(12)의 출력 노드 N1b 측이다. 즉, 다이오드 D2b, D3b의 극성은 서로 반대로 되어 있다. 다이오드 D2b와 저항 소자 R4b의 접속 순서는, 도 4의 경우와 반대이더라도 좋고, 저항 소자 R3b와 다이오드 D3b의 접속 순서도, 도 4의 경우와 반대이더라도 좋다.
[파워 스위칭 장치(102)의 동작]
다음으로, 도 4의 파워 스위칭 장치(102)의 동작에 대하여 설명한다. 또, 전력용 반도체 모듈 Ta, Tb는 동일한 회로 구성이고, 밸런스 저항부 Ra, Rb도 동일한 회로 구성이므로, 반도체 스위칭 소자 T1a, T1b의 턴온 및 턴오프는 거의 동시에 일어난다. 따라서, 이하의 설명에서는, 전력용 반도체 모듈 Ta의 동작을 주로 설명한다.
외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R4a와 다이오드 D2a, 및 전력용 반도체 모듈 Ta의 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T1a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 양의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴온한다. 이때의 턴온 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R4a, 및 온용 게이트 저항 R1의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
한편, 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 오프 상태로 전환되고, 오프용 MOSFET(15)가 온 상태로 전환된다. 이것에 의해, 반도체 스위칭 소자 T1a의 게이트로부터, 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a와 다이오드 D3a, 및 오프용 게이트 저항 R2를 차례로 통과하여 접지 노드 GND까지 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 음의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴오프한다. 이때의 턴오프 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
즉, 상기 구성에 의하면, 저항 소자 R3a, R4a의 저항값을 각각 R3a, R4a로 하면, 턴온 시의 밸런스 저항부 Ra의 저항값은 R4a로 주어지고, 턴오프 시의 밸런스 저항부 Ra의 저항값은 R3a로 주어진다. 이와 같이, 턴온 시의 밸런스 저항부 Ra의 저항값(R4a)과 턴오프 시의 밸런스 저항부 Ra의 저항값(R3a)은, 완전히 독립하여 조정할 수 있다. 따라서, 턴온 시의 손실을 증가시키고 싶지 않은 경우에는, 밸런스 저항부 Ra를 구성하는 저항 소자 R3a의 저항값을 보다 크게 설정하는 것에 의해, 턴온 손실에 전혀 영향을 주지 않고서 스위칭 시의 기생 발진을 억제할 수 있다. 마찬가지로, 턴오프 시의 손실을 증가시키고 싶지 않은 경우에는, 밸런스 저항부 Ra를 구성하는 저항 소자 R4a의 저항값을 보다 크게 설정하는 것에 의해, 한쪽의 스위칭 동작에 따르는 손실을 쓸데없이 증가시키는 일 없이, 반도체 스위칭 소자를 병렬 접속하는 경우에 발생하는 스위칭 동작 시의 기생 발진을 억제할 수 있다.
<실시의 형태 4>
[파워 스위칭 장치(103)의 구성]
도 5는 실시의 형태 4에 의한 파워 스위칭 장치(103)의 구성을 나타내는 회로도이다. 도 5의 파워 스위칭 장치(103)는, 제어 회로(12) 및 밸런스 저항부 Ra, Rb의 구성이 도 1의 파워 스위칭 장치(100)와 상이하다. 도 5의 그 외의 구성은 도 1의 경우와 마찬가지이므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다.
도 5에 나타내는 바와 같이, 제어 회로(12)는, 온용 NMOSFET(14)의 소스 측의 출력 노드 N10과, 오프용 PMOSFET(15)의 소스 측의 출력 노드 N11을 구비한다. 온용 NMOSFET(14)의 소스 측의 출력 노드 N10으로부터 분기하여, 반도체 스위칭 소자 T1a의 제어 전극에 제어 신호를 출력하는 배선 N10a와, 반도체 스위칭 소자 T1b의 제어 전극에 제어 신호를 출력하는 배선 N10b가 배치된다. 오프용 PMOSFET(15)의 소스 측 노드 N11로부터 분기하여, 반도체 스위칭 소자 T1a의 제어 전극에 제어 신호를 출력하는 배선 N11a와, 반도체 스위칭 소자 T1b의 제어 전극에 제어 신호를 출력하는 배선 N11b가 배치된다. 배선 N10a와 배선 N11a는, 반도체 스위칭 소자 T1a의 제어 전극(게이트)에 접속된다. 배선 N10b와 배선 N11b는, 반도체 스위칭 소자 T1b의 제어 전극(게이트)에 접속된다. 이 명세서에서는, 온용 NMOSFET(14)의 소스 측의 출력 노드 N10을 제 1 출력 노드라고 칭하고, 오프용 PMOSFET의 소스 측의 출력 노드 N11을 제 2 출력 노드라고 칭하는 경우가 있다.
밸런스 저항부 Ra는, 출력 노드 N10과 반도체 스위칭 소자 T1a의 게이트의 사이에(즉, 배선 N10a 상에) 마련된 저항 소자 R4a와, 출력 노드 N11과 반도체 스위칭 소자 T1a의 게이트의 사이에(즉, 배선 N11a 상에) 마련되고, 서로 직렬로 접속된 다이오드 D3a 및 저항 소자 R3a를 포함한다. 다이오드 D3a의 캐소드는, 출력 노드 N11 측이다. 다이오드 D3a와 저항 소자 R3a의 접속 순서는, 도 5의 경우와 반대이더라도 좋다. 또한, 다이오드 D3a는, 저항 소자 R4a와 직렬로 접속되어 있는 구성으로 하더라도 좋다. 이 경우, 다이오드 D3a의 캐소드는, 반도체 스위칭 소자 T1a의 게이트 측이다. 이 경우에 있어서도, 다이오드 D3a와 저항 소자 R4a의 접속 순서는 묻지 않는다.
마찬가지로, 밸런스 저항부 Rb는, 출력 노드 N10과 반도체 스위칭 소자 T1b의 게이트의 사이에(즉, 배선 N10b 상에) 마련된 저항 소자 R4b와, 출력 노드 N11과 반도체 스위칭 소자 T1b의 게이트의 사이에(즉, 배선 N11b 상에) 마련되고, 서로 직렬로 접속된 다이오드 D3b 및 저항 소자 R3b를 포함한다. 다이오드 D3b의 캐소드는, 출력 노드 N11b 측이다. 다이오드 D3b와 저항 소자 R3b의 접속 순서는, 도 5의 경우와 반대이더라도 좋다. 또한, 다이오드 D3b는, 저항 소자 R4b와 직렬로 접속되어 있는 구성으로 하더라도 좋다. 이 경우, 다이오드 D3b의 캐소드는, 반도체 스위칭 소자 T1b의 게이트 측이다. 이 경우에 있어서도, 다이오드 D3b와 저항 소자 R4b의 접속 순서는 묻지 않는다.
[파워 스위칭 장치(103)의 동작]
다음으로, 도 5의 파워 스위칭 장치(103)의 동작에 대하여 설명한다. 또, 전력용 반도체 모듈 Ta, Tb는 동일한 회로 구성이고, 밸런스 저항부 Ra, Rb도 동일한 회로 구성이므로, 반도체 스위칭 소자 T1a, T1b의 턴온 및 턴오프는 거의 동시에 일어난다. 따라서, 이하의 설명에서는, 전력용 반도체 모듈 Ta의 동작을 주로 설명한다.
외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 출력 노드 N10a, 밸런스 저항부 Ra의 저항 소자 R4a, 및 전력용 반도체 모듈 Ta의 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T1a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 양의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴온한다. 이때의 턴온 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R4a, 및 온용 게이트 저항 R1의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
한편, 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 오프 상태로 전환되고, 오프용 MOSFET(15)가 온 상태로 전환된다. 이것에 의해, 반도체 스위칭 소자 T1a의 게이트로부터, 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a와 다이오드 D3a, 출력 노드 N11a, 및 오프용 게이트 저항 R2를 차례로 통과하여 접지 노드 GND까지 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T1a의 게이트-소스간에 음의 전압이 인가되어, 반도체 스위칭 소자 T1a가 턴오프한다. 이때의 턴오프 시간은, 반도체 스위칭 소자 T1a의 내부 게이트 저항 ra, 밸런스 저항부 Ra의 저항 소자 R3a, 및 오프용 게이트 저항 R2의 합성 저항값과, 반도체 스위칭 소자 T1a의 게이트-소스간 용량의 곱에 의해 정해진다.
상기 구성에 의하면, 실시의 형태 3과 마찬가지의 효과를 얻을 수 있는 것 외에, 실시의 형태 3보다 밸런스 저항부 Ra, Rb의 부품 수를 적게 할 수 있다. 또, 밸런스 저항부 Ra, Rb의 구성은, 도 1, 도 3 및 도 4에서 설명한 실시의 형태 1, 2, 및 3의 것으로 할 수도 있다.
<실시의 형태 5>
[파워 스위칭 장치의 전체 구성]
도 6은 도 1의 파워 스위칭 장치(100)에 단락 보호 회로를 조합한 경우의 구성을 나타내는 회로도이다. 도 6의 반도체 모듈 Ta는, RTC(Real-Time Current Control) 회로(20a)를 더 포함하는 점에서 도 1의 반도체 모듈 Ta와 상이하다. 도 6의 반도체 모듈 Tb는, RTC 회로(20b)를 더 포함하는 점에서 도 1의 반도체 모듈 Tb와 상이하다. 즉, RTC 회로(20)(20a, 20b)는, 반도체 스위칭 소자 T2a, T2b마다 개별적으로 마련된다. 또한 도 6의 반도체 모듈 Ta에서는, 센스 단자 ta를 갖는 반도체 스위칭 소자 T2a가 이용되고, 반도체 모듈 Tb에서는, 센스 단자 tb를 갖는 반도체 스위칭 소자 T2b가 이용된다.
도 6의 구동 회로 GD는, 온용 게이트 저항 R1에 접속된 RTC 동작 판단 회로(30)를 더 포함하는 점에서 도 3의 구동 회로 GD와 상이하다. 이 명세서에서는, RTC 회로(20)를 제 1 단락 보호 회로라고 칭하고, RTC 동작 판단 회로(30)를 제 2 단락 보호 회로라고 칭하는 경우가 있다.
도 6의 그 외의 구성은 도 1과 동일하므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다.
[RTC 회로의 구성 및 동작]
RTC 회로(20a, 20b)는, 반도체 스위칭 소자 T2a, T2b의 드레인 전류(주 회로 전류)가 각각 과전류가 된 경우에, 반도체 스위칭 소자 T2a, T2b의 게이트-소스간 전압을 저하시키는 것에 의해, 드레인 전류를 줄이는 것이다. 이것에 의해, 반도체 스위칭 소자 T2a, T2b가 보호된다. RTC 회로(20a, 20b)는 회로 구성이 동일하므로, 이하에서는, RTC 회로(20a)에 대하여 설명한다.
도 6에 나타내는 바와 같이, RTC 회로(20a)는, 센스 저항 R5a와, 다이오드 D4a와, 저항 소자 R6a와, NPN형의 바이폴라 트랜지스터 Q1a를 포함한다. 센스 저항 R5a는, 센스 단자 ta와 반도체 스위칭 소자 T2a의 소스 측의 노드 N4a의 사이에 접속된다. 또, 다이오드 D4a와 저항 소자 R6a의 접속 순서는 반대이더라도 좋다. 바이폴라 트랜지스터 Q1a의 베이스는, 반도체 스위칭 소자 T2a의 센스 단자 ta와 접속된다.
상기의 구성의 RTC 회로(20a)에 의하면, 반도체 스위칭 소자 T2a의 센스 단자 ta를 통해서 센스 전류가 흐르면, 센스 저항 R5a에 전압이 생긴다(즉, 센스 전류가 센스 저항 R5a에 의해 검출된다). 센스 저항 R5a에 발생한 전압이 임계치를 넘으면, NPN형 트랜지스터 Q1a가 온한다. 이 결과, 반도체 스위칭 소자 T2a의 게이트-소스간 전압이 저하하므로, 반도체 스위칭 소자 T2a의 드레인 전류(주 회로 전류)가 줄어든다.
도 6의 RTC 회로(20a)는 일례에 지나지 않는다. 보다 일반적으로는, RTC 회로(20a)는, 반도체 스위칭 소자를 흐르는 드레인 전류(주 회로 전류)를 검출하는 전류 검출부(R5a)와, 검출한 드레인 전류가 임계치를 넘고 있는 경우에 반도체 스위칭 소자의 게이트 전압을 저하시키는 판단 처리부(Q1a)를 포함하는 구성이면, 다른 어떠한 구성이더라도 상관없다.
[RTC 동작 판단 회로의 구성 및 동작]
RTC 동작 판단 회로(30)는, RTC 회로(20a, 20b) 중 어느 한쪽(적어도 한쪽)이 동작하고 있는지 여부를 판단한다. 그리고, RTC 동작 판단 회로(30)는, RTC 회로(20a, 20b) 중 어느 한쪽이 동작하고 있는 것을 검출한 경우에는, 제어 회로(12)의 출력을 강제 차단한다(반도체 스위칭 소자 T2a, T2b를 오프 상태로 하는 제어 신호를 제어 회로(12)에 출력시킨다). 구체적으로, RTC 동작 판단 회로(30)는, 지연 회로(31)(마스크 회로)와, 전압 삭감 회로(32)와, PNP형 바이폴라 트랜지스터 Q2를 포함한다.
지연 회로(31)는, 온용 게이트 저항 R1과 병렬로 접속되고, 또한, 서로 직렬로 접속된 콘덴서 C1 및 저항 소자 R7을 포함한다. 저항 소자 R7의 일단은, 온용 게이트 저항 R1의 저전압측의 노드 N5와 접속된다.
전압 삭감 회로(32)는, 제너 다이오드 ZD1 및 저항 소자 R8, R9를 포함한다. 제너 다이오드 ZD1의 애노드가 저항 소자 R7의 타단 N6에 접속된다. 저항 소자 R8, R9는 이 접속 순서로, 제너 다이오드 ZD1의 캐소드와, 직류 전원(10)의 양극 노드 N2의 사이에 접속된다.
PNP형 바이폴라 트랜지스터 Q2의 이미터는, 직류 전원(10)의 양극 노드 N2에 접속되고, 트랜지스터 Q2의 베이스는 저항 소자 R8, R9의 접속 노드에 접속된다. 트랜지스터 Q2의 콜렉터로부터는, RTC 회로(20a, 20b)의 동작 판정 결과를 나타내는 신호가, 스위치 제어 회로(13)에 출력된다.
도 7은 도 6의 RTC 동작 판단 회로(30)의 동작을 나타내는 타이밍도이다. 도 7에서는, 위로부터 차례로, 외부 제어 신호 Sg, 반도체 스위칭 소자 T1a, T1b의 게이트 전압 Vga, Vgb, 제어 회로(12)의 출력 노드 N1로부터 출력되는 제어 전류(게이트 전류) Ig, 반도체 스위칭 소자 T1a, T1b의 드레인 전류 Id, 및 반도체 스위칭 소자 T1a, T1b의 드레인 전압 Vd가 나타내어지고 있다. 또한, 도 7에서는, 온용 게이트 저항 R1에 생긴 전압 Vrg와, 트랜지스터 Q2의 베이스ㆍ이미터간 전압 Vgf가 나타내어지고 있다. 이하에서는, 단락 전류가 흐른 경우의 반도체 스위칭 소자 T2a와 밸런스 저항부 Ra의 동작에 대하여 설명한다. 반도체 스위칭 소자 T2b 및 밸런스 저항부 Rb에 대해서도 마찬가지이다.
도 6, 도 7을 참조하여, 시각 t10에 있어서, 외부 제어 신호 Sg가 L 레벨로부터 H 레벨로 전환되는 것에 응답하여, 제어 회로(12)의 온용 MOSFET(14)가 온 상태로 전환되고, 오프용 MOSFET(15)가 오프 상태로 전환된다. 이것에 의해, 제 1 직류 전원(10)의 양극 노드 N2로부터, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 다이오드 D2a, 및 내부 게이트 저항 ra를 통해서, 반도체 스위칭 소자 T2a에 게이트 전류가 흐른다. 이 결과, 제 1 반도체 스위칭 소자 T2a의 게이트-소스간에 양의 전압이 인가되고, 시각 t21에 반도체 스위칭 소자 T2a는 턴온한다.
단락 시에는 부하가 작기 때문에, 정상 동작 시에 비하여 큰 드레인 전류 Id(주 회로 전류)가 흐른다. 시각 t11에 있어서, 저항 소자 R5a에 생기는 전압이 임계치 전압을 넘기 때문에 트랜지스터 Q1a가 온 상태가 된다(RTC 회로(20a)가 동작 상태가 된다). 이 결과, 게이트 전압 Vga가 저하한다. 또한, RTC 회로(20a)가 동작 상태가 되는 것에 의해, 시각 t11 이후에도 게이트 전류 Ig가 계속 흐른다. 게이트 전류 Ig가 흐르고 있는 동안, 콘덴서 C1의 충전이 계속되므로, 트랜지스터 Q2의 베이스ㆍ이미터간 전압 Vgf의 절대치가 계속 증가한다.
시각 t13에 게이트ㆍ이미터간 전압 Vgf가 트랜지스터 Q2의 임계치 전압 Vgfon을 넘으면, 트랜지스터 Q2가 온 상태가 된다. 이것에 의해, RTC 동작 판단 회로(30)로부터 스위치 제어 회로(13)에 출력되는 판단 결과를 나타내는 신호가 활성화된다(H 레벨이 된다). 이 결과, 스위치 제어 회로(13)는, 시각 t14에 있어서 게이트 전압 Vga를 0V로 한다. 또한, RTC 동작 판단 회로(30)의 판정 결과가 외부 회로에 출력되는 것에 의해, 시각 t15에 외부 제어 신호 Sg가 H 레벨로부터 L 레벨로 전환된다.
이하, 전압 삭감 회로(32)의 효과에 대하여 보충한다. 트랜지스터 Q2의 임계치 전압 Vgfon은, 0.6V~1V 정도이다. 따라서, 통상 동작에서의 턴온 시(도 2의 시각 t0으로부터 시각 t3의 사이)에 트랜지스터 Q2의 게이트 전압 Vgf의 절대치가 임계치 전압 Vgfon의 절대치를 넘지 않도록 하기 위해, 지연 회로(31)의 시정수를 비교적 큰 값으로 하지 않으면 안 된다고 하는 문제가 있다.
이것에 대하여, 전압 삭감 회로(32)가 마련된 도 6의 회로에서는, 턴온 시에 있어서의 트랜지스터 Q2의 게이트 전압 Vgf는, 콘덴서 C1의 전압으로부터 제너 다이오드 ZD1의 제너 전압을 감산하고, 감산 결과를 저항 소자 R8, R9에 의해 분압한 전압과 동일해진다. 즉, 트랜지스터 Q2의 게이트 전압 Vgf의 절대치는, 전압 삭감 회로(32)가 마련되어 있지 않은 경우에 비하여 삭감된다. 이 결과, 지연 회로(31)의 시정수를 비교적 작은 값으로 할 수 있으므로, 단락 보호 동작을 고속화할 수 있다.
또, 전압 삭감 회로(32)는 반드시 필요한 구성은 아니다. 즉, RTC 동작 판단 회로(30)는, 적어도, 온용 게이트 저항 R1의 양단간의 전압의 변화를 지연시킨 전압을 출력하는 지연 회로(마스크 회로)(31)와, 지연 회로(31)의 출력 전압이 임계치를 넘었을 때에 RTC 회로가 동작하고 있다고 판정하는 판정 회로(Q2)를 포함한다.
[파워 스위칭 장치(104)의 동작]
다음으로, 단락 보호 회로의 동작을 포함한 파워 스위칭 장치의 동작에 대하여 설명한다.
도 8은 도 6의 파워 스위칭 장치(104)에 있어서 통상 동작 시의 게이트 전류 Ig의 경로를 나타내는 도면이다. 도 9는 도 6의 파워 스위칭 장치(104)에 있어서 단락 동작 시의 게이트 전류 Ig의 경로를 나타내는 도면이다. 도 8, 도 9에 있어서 게이트 전류 Ig의 경로를 굵은 선으로 나타내고 있다.
우선, 도 8을 참조하여, 단락이 발생하고 있지 않은 통상 동작 시에 대하여 설명한다. 통상 동작 시에는, NPN형 트랜지스터 Q1a, Q1b는 오프 상태가 되어 있기 때문에, RTC 회로(20a, 20b)는 동작하지 않는다. 또한, 통상 동작 시의 턴온 시에는, 반도체 스위칭 소자 T2a, T2b의 입력 용량을 충전하는 동안만, 도 8에 나타내는 바와 같이, 게이트 전류 Ig가 흐르고, 온용 게이트 저항 R1의 양단에 전압이 발생한다. 이때, PNP형 트랜지스터 Q2가 온하지 않도록 하기 위해, RTC 동작 판단 회로(30)는, 콘덴서 C1과 저항 R7로 구성되는 지연 회로(31)(마스크 회로)를 포함한다. 지연 회로(31)가, 저항 R9의 양단에 발생하는 전압의 상승을 늦추는 것에 의해, 트랜지스터 Q2는 오프 상태인 채이다.
다음으로, 도 9를 참조하여 단락 동작 시에 대하여 설명한다. 스위치 제어 회로(13)의 오동작 등에 의해 주 회로가 단락하고, 반도체 모듈 Ta, Tb의 주 회로 전류가 동시에 과전류가 된 경우, 각 반도체 스위칭 소자 T2a, T2b의 센스 단자 ta, tb로부터 유출되는 전류도 주 회로 전류에 비례하여 증가한다. 이 결과, 센스 저항 R5a, R5b에 발생하는 전압이 상승하는 것에 의해, 각 NPN형 트랜지스터 Q1a, Q1b의 베이스-이미터간 전압이 상승한다. 이 베이스-이미터간 전압이 각 NPN형 트랜지스터 Q1a, Q1b의 임계치 전압을 넘은 경우, 각 NPN 트랜지스터 Q1a, Q1b가 온한다.
이 결과, 도 9에 나타내는 바와 같이, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 다이오드 D2a, RTC 회로(20a) 내의 다이오드 D4a, 및 저항 소자 R6a의 차례로 게이트 전류 Ig가 흐른다. 또한, 온용 게이트 저항 R1, 밸런스 저항부 Rb의 다이오드 D2b, RTC 회로(20b) 내의 다이오드 D4b 및 저항 R6b의 차례로 게이트 전류 Ig가 흐른다. 또한, 각 NPN 트랜지스터 Q1a, Q1b가 온하는 것에 의해, 각 반도체 스위칭 소자 T2a, T2b의 게이트-소스간 전압이 저하하고, 그것에 따라 주 회로 전류 Id가 줄어든다.
이때, 반도체 스위칭 소자 T2a의 게이트-소스간 전압은, 저항 소자 R6a에 발생하는 전압과 동일하다. 이 저항 소자 R6a의 전압은, 온용 게이트 저항 R1의 저항값과, 저항 소자 R6a의 저항값의 2분의 1에 의해, 전원 전압 Vs를 분압한 전압이다. 마찬가지로, 반도체 스위칭 소자 T2b의 게이트-소스간 전압은, 저항 소자 R6b에 발생하는 전압과 동일하다. 이 저항 소자 R6b의 전압은, 온용 게이트 저항 R1의 저항값과, 저항 소자 R6b의 저항값의 2분의 1에 의해, 전원 전압 Vs를 분압한 전압이다. 상기에 있어서, 저항 소자 R6a의 저항값과 저항 소자 R6b의 저항값은 동일하다. 밸런스 저항부 Ra, Rb의 저항값은, 정상 동작 시의 턴온 시의 저항값, 즉 다이오드 D2a, D2b의 온 저항과 각각 동일하므로 무시할 수 있다.
RTC 회로 동작 후, 게이트 전류 Ig가 계속 흐르기 때문에, 온용 게이트 저항 R1에는 전압이 계속하여 발생한다. 이 온용 게이트 저항 R1에 발생하는 전압은, 온용 게이트 저항 R1의 저항값과 저항 소자 R6a의 저항값의 2분의 1에 의해, 전원 전압 Vs를 분압한 전압이다. 이 결과, 저항 소자 R9에 발생하는 전압이, PNP형 트랜지스터 Q2의 동작 임계치 전압을 넘었을 때, PNP형 트랜지스터 Q2가 온한다. 이 결과, 스위치 제어 회로(13)에 의해 외부 제어 신호 Sg가 강제 차단된다.
상기의 저항 소자 R9의 전압은, 온용 게이트 저항 R1의 전압에 의존한 값이 된다. 이 때문에, 온용 게이트 저항 R1, 및 RTC 회로(20a)의 저항 R6a의 분압비가, RTC 동작 판단 회로(30)의 동작 정밀도에 영향을 준다. 따라서, 예컨대, 밸런스 저항부 Ra, Rb에 다이오드 D2a, D2b가 마련되어 있지 않은 종래 기술의 구성의 경우에는, 턴오프 시의 기생 발진을 억제하기 위해 밸런스 저항부 Ra, Rb의 저항값을 증가시키면, 상대적으로 온용 게이트 저항 R1의 양단에 발생하는 전압이 저하한다. 이 때문에, RTC 동작 판단 회로(30)의 동작이 느려지고, 최악의 경우에는 단락 시에도 RTC 동작 판단 회로가 동작하지 않는 경우도 생긴다. 이것에 대하여, 본 실시의 형태의 구성에서는, 기생 발진을 억제하기 위해 턴오프 시의 밸런스 저항부 Ra, Rb의 저항값(즉, 저항 소자 R3a, R3b의 저항값)을 크게 했다고 하더라도, 온용 게이트 저항 R1의 값에는 영향을 주지 않는다. 이 결과, RTC 회로(20a, 20b)가 동작 후의 온용 게이트 저항 R1의 양단에 생기는 전압은, 밸런스 저항부의 저항 소자 R3a, R3b의 값에 관계없이 항상 일정하기 때문에, RTC 동작 판단 회로(30)를 정확하게 동작시킬 수 있다.
상술한 바와 같이, 본 실시의 형태에 의한 파워 스위칭 장치(104)에서는, 실시의 형태 1과 마찬가지의 효과가 얻어짐과 아울러, 단락 시에 RTC 동작 판단 회로(30)를 정확하게 동작시킬 수 있다.
<실시의 형태 6>
[파워 스위칭 장치(105)의 구성]
도 10은 도 4의 파워 스위칭 장치(102)에 단락 보호 회로를 조합한 경우의 구성을 나타내는 회로도이다. 도 10의 반도체 모듈 Ta, Tb는, 각각 RTC 회로(20a, 20b)를 더 포함하는 점에서 도 4의 반도체 모듈 Ta와 상이하다. RTC 회로(20a, 20b)의 구성예는 도 6에서 설명한 것과 동일하므로, 설명을 반복하지 않는다.
또한, 도 10의 반도체 모듈 Ta에서는, 센스 단자 ta를 갖는 반도체 스위칭 소자 T2a가 이용되고, 반도체 모듈 Tb에서는, 센스 단자 tb를 갖는 반도체 스위칭 소자 T2b가 이용된다.
도 10의 구동 회로 GD는, 밸런스 저항부 Ra의 저항 소자 R4a에 접속된 RTC 동작 판단 회로(30a)와, 밸런스 저항부 Rb의 저항 소자 R4b에 접속된 RTC 동작 판단 회로(30b)를 더 포함하는 점에서 도 4의 구동 회로 GD와 상이하다. RTC 동작 판단 회로(30a, 30b)의 구성은, 도 6에서 설명한 RTC 동작 판단 회로(30)와 동일하므로, 말미의 "a" 및 "b"의 부호를 제외하고 도 6의 RTC 동작 판단 회로(30)와 동일한 참조 부호를 붙이는 것에 의해 설명을 반복하지 않는다. 말미의 "a" 및 "b"의 부호는, RTC 동작 판단 회로(30a, 30b)에 각각 대응하는 것인 것을 나타내고 있다. 또, RTC 동작 판단 회로(30a, 30b)는, 각각 밸런스 저항부 Ra, Rb의 양단에 접속하더라도 좋다.
도 10의 그 외의 구성은 도 4와 동일하므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다.
[파워 스위칭 장치(105)의 동작]
다음으로, 병렬 접속된 반도체 스위칭 소자 T2a, T2b 중, 반도체 스위칭 소자 T2a가 어떠한 고장에 의해 단락한 경우의 단락 보호 동작에 대하여 설명한다.
도 11은 도 10의 파워 스위칭 장치(105)에 있어서, 반도체 스위칭 소자 T2a가 단락 고장이 난 경우의 게이트 전류 Ig의 경로를 나타내는 도면이다. 도 11에 있어서 게이트 전류 Ig의 경로를 굵은 선으로 나타내고 있다.
반도체 스위칭 소자 T2a가 어떠한 고장에 의해 단락했을 때, 반도체 스위칭 소자 T2a의 센스 단자 ta로부터 유출되는 센스 전류도 주 전극간의 주 전류에 비례하여 증가한다. 이것에 의해, 센스 저항 R5a에 발생하는 전압, 즉, NPN형 트랜지스터 Q1a의 베이스-이미터간 전압이 임계치 전압을 넘었을 때, NPN형 트랜지스터 Q1a가 온한다. 이 결과, 도 11에 나타내는 바와 같이, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R4a와 다이오드 D2a, RTC 회로(20a) 내의 다이오드 D4a, 및 저항 소자 R6a의 차례로 게이트 전류 Ig가 흐른다. NPN형 트랜지스터 Q1a가 온하는 것에 의해, 반도체 스위칭 소자 T2a의 게이트-소스간 전압이 저하하고, 그것에 따라 주 전류 Id가 줄어든다.
이때, 반도체 스위칭 소자 T2a의 게이트-소스간 전압은, 저항 소자 R6a에 발생하는 전압과 동일하다. 이 저항 소자 R6a의 전압은, 온용 게이트 저항 R1과, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과, 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다.
RTC 회로(20a)의 동작 후, 게이트 전류 Ig가 계속 흐르기 때문에, 밸런스 저항부 Ra의 저항 소자 R4a의 양단간에는 전압이 계속하여 발생한다. 이 밸런스 저항부 Ra의 저항 소자 R4a에 걸리는 전압은, 온용 게이트 저항 R1과, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과, 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다. 이 결과, 저항 소자 R9a에 걸리는 전압이, PNP형 트랜지스터 Q2a의 동작 임계치 전압을 넘었을 때, PNP형 트랜지스터 Q2a가 온한다. 이 결과, 스위치 제어 회로(13)에 의해 외부 제어 신호 Sg가 강제 차단된다.
상기의 저항 소자 R9a의 전압은, 밸런스 저항부 Ra의 저항 소자 R4a의 전압에 의존한 값이 된다. 이 때문에, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R4a, 및 RTC 회로(20a)의 저항 R6a의 분압비가, RTC 동작 판단 회로(30a)의 동작 정밀도에 영향을 준다. 본 실시의 형태의 경우, 턴온 시 및 단락 동작 시의 밸런스 저항부 Ra의 저항값은 저항 소자 R4a의 저항값으로 정해지고, 턴오프 시의 밸런스 저항부 Ra의 저항값은 저항 소자 R3a의 저항값으로 정해진다. 즉, 턴온 시의 밸런스 저항부 Ra의 저항값은, 턴오프 시의 밸런스 저항부 Ra의 저항값에 영향을 받지 않는다. 따라서, 온용 게이트 저항 R1의 저항값을 작게 하고, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값을 크게 하는 것이 가능하다. 이 결과, RTC 회로(20a)가 동작 후의 밸런스 저항부 Ra의 저항 R4a의 전압을 상대적으로 크게 하는 것에 의해, RTC 동작 판단 회로(30a)를 정확하게 동작시키는 것이 가능하게 된다.
또, 밸런스 저항부 Ra의 회로 구성과 밸런스 저항부 Rb의 회로 구성은 동일하고, 반도체 모듈 Ta의 회로 구성과 반도체 모듈 Tb의 회로 구성은 동일하므로, 반도체 스위칭 소자 T2b가 단락 고장이 난 경우에도, 상기와 마찬가지로, 고속으로 정확하게 단락 보호를 행할 수 있다. 또한, 밸런스 저항부 Ra, Rb의 저항 소자 R4a, R4b의 저항값을 크게 하는 것에 의해, 반도체 스위칭 소자를 병렬 접속하는 경우에 발생하는 스위칭 시의 기생 발진의 억제 효과가 얻어진다.
또한, 전술한 실시의 형태 5의 경우(도 6의 파워 스위칭 장치(104))에 있어서, 반도체 스위칭 소자 T2a만이 어떠한 고장에 의해 단락하고, RTC 회로(20a)만이 동작했다고 한다. 이 경우, 온용 게이트 저항 R1의 양단간의 전압은, 온용 게이트 저항 R1의 저항값과 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다. 이 때문에, 반도체 스위칭 소자 T2a, T2b에 동시에 단락 전류가 흐르는 경우보다, RTC 동작 판단 회로(30)의 동작 정밀도가 낮아진다. 이것에 대하여, 본 실시의 형태에 의하면, 온용 게이트 저항 R1의 저항값을 0Ω으로 하는 것에 의해, 반도체 스위칭 소자 T2a, T2b 중 어느 한쪽이 단락한 경우와 양쪽 동시에 단락한 경우 중 어느 쪽에 있어서도, RTC 회로 동작 후의 저항 소자 R4a의 전압은, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과 저항 소자 R6b의 저항값으로 전원 전압 Vs를 분압한 전압과 동일해진다. 따라서, 어느 쪽의 경우에 있어서도, 동일한 정밀도로 RTC 동작 판단 회로(30a)를 정확하게 동작시킬 수 있다.
[실시의 형태 6의 효과]
이와 같이, 본 실시의 형태에 의한 파워 스위칭 장치(105)에서는, 반도체 스위칭 소자 T2a, T2b 중 적어도 1개에 단락 전류가 흐른 경우에 있어서, 정확하게 RTC 동작 판단 회로(30a, 30b)를 동작시킬 수 있다. 이 결과, 고속의 정확한 단락 보호가 가능하게 된다.
또한, 전술한 실시의 형태 5에서는, 반도체 스위칭 소자 T2a, T2b, …의 병렬 수가 증가할수록, 어느 1개의 반도체 스위칭 소자가 어떠한 고장에 의해 단락한 경우, RTC 동작 판단 회로의 동작 정밀도가 낮아진다. 이것에 대하여, 본 실시의 형태에는, 반도체 스위칭 소자 T2a, T2b, …의 병렬 수가 증가하더라도 RTC 동작 판단 회로(30a, 30b, …)의 동작 정밀도는 변하지 않기 때문에, 본 실시의 형태는, 반도체 스위칭 소자의 병렬 수가 많을 때에 특히 효과적이다.
또, 본 실시의 형태의 RTC 동작 판단 회로(30a, 30b)는, 도 3에서 설명한 밸런스 저항부 Ra, Rb의 양단, 또는 저항 소자 R4a, R4b에 각각 접속하는 것도 가능하다. 또한, 본 실시의 형태의 RTC 동작 판단 회로(30a, 30b)는, 도 5에서 설명한 밸런스 저항부 Ra, Rb의 양단, 또는 저항 소자 R4a, R4b에 각각 접속하는 것도 가능하다.
<실시의 형태 7>
[파워 스위칭 장치(106)의 구성]
도 12는 도 4의 파워 스위칭 장치(102)에 단락 보호 회로를 조합한 경우의 변형예의 구성을 나타내는 회로도이다. 도 12의 반도체 모듈 Ta, Tb는, 각각 RTC 회로(20a, 20b)를 더 포함하는 점에서 도 4의 반도체 모듈 Ta와 상이하다. RTC 회로(20a, 20b)의 구성예는 도 6에서 설명한 것과 동일하므로, 설명을 반복하지 않는다.
또한, 도 12의 반도체 모듈 Ta에서는, 센스 단자 ta를 갖는 반도체 스위칭 소자 T2a가 이용되고, 반도체 모듈 Tb에서는, 센스 단자 tb를 갖는 반도체 스위칭 소자 T2b가 이용된다.
도 12의 구동 회로 GD는, 다이오드 D5a, D5b를 더 포함한다. 다이오드 D5a의 캐소드는, 밸런스 저항부 Ra와 반도체 스위칭 소자 T2a의 게이트를 잇는 결선에 접속되어 있다. 다이오드 D5b의 캐소드는, 밸런스 저항부 Rb와 반도체 스위칭 소자 T2b의 게이트를 잇는 결선에 접속되어 있다. 다이오드 D5a의 애노드와, 다이오드 D5b의 애노드는, 공통의 접속 노드 N9에 접속되어 있다.
RTC 동작 판단 회로(30)는, 제어 회로(12)의 출력 노드 N1과 접속 노드 N9의 사이에 접속되어 있다. RTC 동작 판단 회로(30)의 구성은, 도 6에서 설명한 것과 동일하다. 즉, RTC 동작 판단 회로(30)는, 지연 회로(31)(마스크 회로)와, 전압 삭감 회로(32)와, PNP형 바이폴라 트랜지스터 Q2를 포함한다. 지연 회로(31)는, 출력 노드 N1과 접속 노드 N9의 사이에 직렬로 접속된 콘덴서 C1과 저항 소자 R7을 포함한다(콘덴서 C1이 출력 노드 N1에 가까운 쪽에 접속된다).
도 12의 그 외의 구성은 도 4와 동일하므로, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙여서 설명을 반복하지 않는다. 또, 도 12의 밸런스 저항부 Ra, Rb의 구성, 및 제어 회로(12)의 구성은, 도 1의 변형예, 도 3, 도 5의 어느 구성이더라도 좋다. 본 실시의 형태를 도 5의 구성과 조합하는 경우, RTC 동작 판단 회로(30)는 제어 회로(12)의 출력 노드 N10과 접속 노드 N9의 사이에 접속된다. 이 명세서에서는, 접속 노드 N9를 제 1 접속 노드라고 칭하는 경우가 있다.
[파워 스위칭 장치(106)의 동작]
다음으로, 병렬 접속된 반도체 스위칭 소자 T2a, T2b 중, 반도체 스위칭 소자 T2a가 어떠한 고장에 의해 단락한 경우의 단락 보호 동작에 대하여 설명한다.
도 13은 도 12의 파워 스위칭 장치(106)에 있어서, 반도체 스위칭 소자 T2a가 단락 고장이 난 경우의 게이트 전류 Ig의 경로를 나타내는 도면이다. 도 13에 있어서 게이트 전류 Ig의 경로를 굵은 선으로 나타내고 있다.
반도체 스위칭 소자 T2a가 어떠한 고장에 의해 단락했을 때, 반도체 스위칭 소자 T2a의 센스 단자 ta로부터 유출되는 센스 전류도 주 전극간의 주 전류에 비례하여 증가한다. 이것에 의해, 센스 저항 R5a에 걸리는 전압, 즉, NPN형 트랜지스터 Q1a의 베이스-이미터간 전압이 임계치 전압을 넘었을 때, NPN형 트랜지스터 Q1a가 온한다. 이 결과, 도 13에 나타내는 바와 같이, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R4a, RTC 회로(20a) 내의 다이오드 D4a, 및 저항 소자 R6a의 차례로 게이트 전류 Ig가 흐른다. NPN형 트랜지스터 Q1a가 온하는 것에 의해, 반도체 스위칭 소자 T2a의 게이트-소스간 전압이 저하하고, 그것에 따라 주 전류 Id가 줄어든다.
이때, 반도체 스위칭 소자 T2a의 게이트-소스간 전압은, 저항 소자 R6a에 발생하는 전압과 동일하다. 이 저항 소자 R6a의 전압은, 온용 게이트 저항 R1과, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과, 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다.
RTC 회로(20a)의 동작 후, 게이트 전류 Ig가 계속 흐르기 때문에, 온용 게이트 저항 R1의 양단간에는 전압이 계속하여 발생한다. 이 온용 게이트 저항 R1에 걸리는 전압은, 온용 게이트 저항 R1과, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과, 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다. 이 결과, 저항 소자 R9에 발생하는 전압이, PNP형 트랜지스터 Q2의 동작 임계치 전압을 넘었을 때, PNP형 트랜지스터 Q2가 온한다. 이 결과, 스위치 제어 회로(13)에 의해 외부 제어 신호 Sg가 강제 차단된다.
상기의 저항 소자 R9의 전압은, 밸런스 저항부 Ra의 저항 소자 R4a의 전압에 의존한 값이 된다. 이 때문에, 온용 게이트 저항 R1, 밸런스 저항부 Ra의 저항 소자 R4a, 및 RTC 회로(20a)의 저항 R6a의 분압비가, RTC 동작 판단 회로(30)의 동작 정밀도에 영향을 준다. 본 실시의 형태의 경우, 턴온 시 및 단락 동작 시의 밸런스 저항부 Ra의 저항값은 저항 소자 R4a의 저항값으로 정해지고, 턴오프 시의 밸런스 저항부 Ra의 저항값은 저항 소자 R3a의 저항값으로 정해진다. 즉, 턴온 시의 밸런스 저항부 Ra의 저항값은, 턴오프 시의 밸런스 저항부 Ra의 저항값에 영향을 받지 않는다. 따라서, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값을 크게 하고, 온용 게이트 저항 R1의 저항값을 작게 하는 것이 가능하다. 이 결과, RTC 회로(20a)가 동작 후의 밸런스 저항부 Ra의 저항 R4a의 전압을 상대적으로 크게 하는 것에 의해, RTC 동작 판단 회로(30)를 정확하게 동작시키는 것이 가능하게 된다.
또, 밸런스 저항부 Ra의 회로 구성과 밸런스 저항부 Rb의 회로 구성은 동일하고, 반도체 모듈 Ta의 회로 구성과 반도체 모듈 Tb의 회로 구성은 동일하므로, 반도체 스위칭 소자 T2b가 단락 고장이 난 경우에도, 상기와 마찬가지로, 고속으로 정확하게 단락 보호를 행할 수 있다. 또한, 밸런스 저항부 Ra, Rb의 저항 소자 R4a, R4b의 저항값을 크게 하는 것에 의해, 반도체 스위칭 소자를 병렬 접속하는 경우에 발생하는 스위칭 시의 기생 발진을 억제할 수 있다.
또한, 전술한 실시의 형태 5의 경우(도 6의 파워 스위칭 장치(104))에 있어서, 반도체 스위칭 소자 T2a만이 어떠한 고장에 의해 단락하고, RTC 회로(20a)만이 동작했다고 한다. 이 경우, 온용 게이트 저항 R1의 양단간의 전압은, 온용 게이트 저항 R1의 저항값과 저항 소자 R6a의 저항값에 의해, 전원 전압 Vs를 분압한 전압이다. 이 때문에, 반도체 스위칭 소자 T2a, T2b에 동시에 단락 전류가 흐르는 경우보다, RTC 동작 판단 회로(30)의 동작 정밀도가 낮아진다. 이것에 대하여, 본 실시의 형태에 의하면, 온용 게이트 저항 R1의 저항값을 0Ω으로 설정하는 것에 의해, 반도체 스위칭 소자 T2a, T2b 중 어느 한쪽이 단락한 경우와 양쪽 동시에 단락한 경우 중 어느 쪽에 있어서도, RTC 회로 동작 후의 저항 소자 R4a의 전압은, 밸런스 저항부 Ra의 저항 소자 R4a의 저항값과 저항 소자 R6b의 저항값으로 전원 전압 Vs를 분압한 전압과 동일해진다. 따라서, 어느 쪽의 경우에 있어서도, 동일한 정밀도로 RTC 동작 판단 회로(30)를 정확하게 동작시킬 수 있다.
[실시의 형태 7의 효과]
본 실시의 형태에 의한 파워 스위칭 장치(106)에서는, 실시의 형태 6과 마찬가지의 효과를 얻을 수 있다. 또한, 전술한 실시의 형태 6에서는, 반도체 스위칭 소자의 병렬 수와 동수의 RTC 동작 판단 회로가 필요하지만, 본 실시의 형태에서는, 반도체 스위칭 소자의 병렬 수에 관계없이 RTC 동작 판단 회로는 1개면 되기 때문에, 부품 수의 증가에 의한 비용 증대나 제어 회로 면적의 증대를 억제할 수 있다.
<각 실시의 형태에서 공통인 변형예>
게이트 구동 회로 GD를 구성하는 온용 MOSFET(14) 및 오프용 MOSFET(15) 대신에, 각각 바이폴라 트랜지스터를 이용하더라도 좋다. 반도체 모듈 Ta, Tb를 구성하는 반도체 스위칭 소자 T1a, T1b로서, MOSFET 대신에 IGBT(Insulated Gate Bipolar Transistor)를 이용하더라도 좋다. 2개의 반도체 스위칭 소자 T1a, T1b를 병렬 접속할 뿐만 아니라, 3개 이상의 반도체 스위칭 소자를 병렬로 접속하고 있더라도 좋다.
반도체 스위칭 소자 T1a, T1b의 재료로서, Si(실리콘)뿐만 아니라, SiC(탄화규소), GaN(질화갈륨), C(다이아몬드) 등의 와이드 갭 반도체를 이용하더라도 좋다. 와이드 갭 반도체 스위칭 소자는, 고속 스위칭에 적합하다. 종래 기술과 같이, 밸런스 저항부 Ra, Rb에 있어서 다이오드가 마련되어 있지 않은 경우에는, 턴오프 시 뿐만 아니라 턴온 시의 게이트 저항값도 커지기 때문에, 턴오프 손실뿐만 아니라 턴온 손실도 증가하게 되므로, 와이드 갭 반도체 소자의 고속 스위칭 소자를 충분히 활용할 수 없었다. 이것에 대하여, 밸런스 저항부 Ra, Rb를 도 1, 도 3, 도 4, 도 5와 같이 구성하는 것에 의해, 턴온 시 또는 턴오프 시 중 어느 한쪽의 스위칭 동작에 따르는 손실을 증가시키는 일 없이, 스위칭 동작으로 발생하는 기생 발진을 억제할 수 있으므로, 고가의 와이드 갭 반도체 소자를 파괴하는 일이 없다. 이 결과, 고속 스위칭에 적합한 와이드 갭 반도체 소자의 특성을 살릴 수 있다.
<다른 적용예>
각 실시의 형태의 파워 스위칭 장치는, 반도체 스위칭 소자 T1a, T1b의 드레인-소스간의 큰 전압 변화 dV/dt 및 전류 변화 dI/dt에 기인한 방사 노이즈의 억제를 위해서도 이용할 수 있다. 즉, 턴오프 시의 방사 노이즈가 문제가 되는 경우에는, 밸런스 저항부 Ra, Rb의 구성으로서 도 1, 도 3, 도 4, 도 5에서 나타낸 구성을 이용하는 것에 의해, 턴온 손실을 증대시키는 일 없이, 턴오프 시의 방사 노이즈를 제한할 수 있다. 반대로, 턴온 시의 방사 노이즈가 문제가 되는 경우에는, 밸런스 저항부 Ra, Rb의 구성으로서 도 1, 도 3의 다이오드의 극성을 반대로 한 구성을 채용하는 것에 의해, 또는 도 4에 있어서 저항 소자 R4a의 저항값을 선정하는 것에 의해, 또는 도 5에 있어서 저항 소자 R4a의 저항값을 선정하는 것에 의해, 턴오프 손실을 증대시키는 일 없이, 턴온 시의 방사 노이즈를 제한할 수 있다.
이번 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 한다. 이 발명의 범위는 상기한 설명이 아닌 청구의 범위에 의해 나타내어지고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
10 : 제 1 직류 전원
11 : 제 2 직류 전원
12 : 제어 회로
13 : 스위치 제어 회로
20, 20a, 20b : RTC 회로
30, 30a, 30b : RTC 동작 판단 회로
31 : 지연 회로
32 : 전압 삭감 회로
100~104 : 파워 스위칭 장치
GD : 구동 회로
Id : 드레인 전류(주 전류)
Ig : 게이트 전류
N1 : 출력 노드
N2 : 양극 노드
N3 : 접속 노드
ND : 고압측 노드
NS : 저압측 노드
Ra, Rb : 밸런스 저항부
Sg : 외부 제어 신호
T1a, T1b, T2a, T2b : 반도체 스위칭 소자
Ta, Tb : 반도체 모듈

Claims (16)

  1. 파워 스위칭 장치로서,
    서로 병렬 접속된 복수의 반도체 스위칭 소자를 구비하고, 각 상기 반도체 스위칭 소자는 제 1 주 전극, 제 2 주 전극, 및 제어 전극을 갖고,
    상기 파워 스위칭 장치는, 제어 회로를 더 구비하고,
    상기 제어 회로는,
    각 상기 반도체 스위칭 소자를 턴온 및 턴오프하는 제어 신호를 출력하기 위한 적어도 1개의 출력 노드와,
    각 상기 반도체 스위칭 소자의 턴온 시의 스위칭 속도를 조절하는 제 1 저항 소자와,
    각 상기 반도체 스위칭 소자의 턴오프 시의 스위칭 속도를 조절하는 제 2 저항 소자
    를 포함하고,
    상기 파워 스위칭 장치는, 상기 복수의 반도체 스위칭 소자에 각각 대응하고, 각각이 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극과 상기 적어도 1개의 출력 노드의 사이에 접속된 복수의 밸런스 저항부를 더 구비하고,
    각 상기 밸런스 저항부는, 각 상기 반도체 스위칭 소자의 턴온 시와 턴오프 시 중 적어도 한쪽에서 발생하는 상기 반도체 스위칭 소자간의 기생 발진을 억제하기 위해 마련되고,
    각 상기 밸런스 저항부는, 상기 제어 신호에 따라 각 상기 반도체 스위칭 소자가 턴온하는 경우와 턴오프하는 경우에서, 각 상기 밸런스 저항부의 저항값이 상이한 값으로 전환되도록 구성되고,
    상기 파워 스위칭 장치는,
    상기 복수의 반도체 스위칭 소자에 각각 대응하여 마련되고, 각각이, 상기 대응하는 반도체 스위칭 소자의 상기 제 1 및 제 2 주 전극간에 과전류가 흐르고 있는 것을 검출한 경우에, 상기 제어 전극과 상기 제 1 주 전극의 사이의 전압을 감소시키는 복수의 제 1 보호 회로와,
    상기 제어 신호를 공급하기 위한 배선에 흐르는 전류를 검출하고, 검출한 전류에 근거하여 상기 복수의 제 1 보호 회로 중 적어도 1개가 동작 상태에 있는지 여부를 판단하고, 상기 복수의 제 1 보호 회로 중 대응하는 보호 회로가 동작 상태인 경우에 각 상기 반도체 스위칭 소자를 오프로 하도록 상기 제어 신호를 변화시키는 제 2 보호 회로
    를 더 구비하는
    파워 스위칭 장치.
  2. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서 제 1 출력 노드를 갖고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속된 제 1 정류 소자와,
    상기 제 1 정류 소자와 병렬로 접속된 제 3 저항 소자
    를 포함하고,
    상기 제 1 정류 소자는, 상기 제어 회로의 상기 제 1 출력 노드와 직접 접속된 애노드를 갖고,
    상기 제어 회로는,
    전원 노드와 상기 제어 회로의 상기 제 1 출력 노드의 사이에 접속된 제 1 스위칭 소자와,
    접지 노드와 상기 제 1 출력 노드의 사이에 접속된 제 2 스위칭 소자
    를 포함하고,
    상기 제 1 저항 소자는, 상기 전원 노드와 상기 제 1 출력 노드의 사이에 상기 제 1 스위칭 소자와 직렬로 접속되고,
    상기 제어 회로는, 상기 제 1 스위칭 소자가 온 상태이고, 또한, 상기 제 2 스위칭 소자가 오프 상태일 때, 각 상기 반도체 스위칭 소자를 온 상태로 하기 위한 상기 제어 신호를 상기 제 1 출력 노드로부터 출력하고,
    상기 제 2 보호 회로는, 상기 제 1 저항 소자에 생기는 전압에 근거하여 상기 복수의 제 1 보호 회로 중 적어도 1개가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  3. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서 제 1 출력 노드를 갖고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 제어 전극의 사이에, 서로 직렬로 접속된 제 1 정류 소자 및 제 3 저항 소자와,
    상기 제 1 정류 소자 및 상기 제 3 저항 소자의 전체와 병렬로 접속된 제 4 저항 소자
    를 포함하고,
    상기 제 1 정류 소자는, 상기 제어 전극으로부터 상기 제 1 출력 노드의 방향의 전류를 저지하고,
    상기 제 2 보호 회로는, 각 상기 밸런스 저항부에 대응하여 개별적으로 마련되고,
    상기 제 2 보호 회로는, 상기 대응하는 밸런스 저항부의 상기 제 3 저항 소자에 생기는 전압에 근거하여 상기 복수의 제 1 보호 회로 중 대응하는 보호 회로가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  4. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서 제 1 출력 노드를 갖고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에, 서로 직렬로 접속된 제 1 정류 소자 및 제 3 저항 소자와,
    상기 제 1 정류 소자 및 상기 제 3 저항 소자의 전체와 병렬로 접속되고, 또한, 서로 직렬로 접속된 제 2 정류 소자 및 제 4 저항 소자
    를 포함하고,
    상기 제 1 정류 소자는, 상기 제어 전극으로부터 상기 제 1 출력 노드의 방향의 전류를 저지하고,
    상기 제 2 정류 소자는, 상기 제 1 출력 노드로부터 상기 제어 전극의 방향의 전류를 저지하고,
    상기 제 2 보호 회로는, 각 상기 밸런스 저항부에 대응하여 개별적으로 마련되고,
    상기 제 2 보호 회로는, 상기 대응하는 밸런스 저항부의 상기 제 3 저항 소자에 생기는 전압에 근거하여 상기 복수의 제 1 보호 회로 중 대응하는 보호 회로가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  5. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서, 전원 노드에 접속된 제 1 출력 노드와, 접지 노드에 접속된 제 2 출력 노드를 갖고,
    각 상기 밸런스 저항부는, 상기 제 1 및 제 2 출력 노드의 각각과 상기 대응하는 반도체 스위칭 소자의 제어 전극의 사이에 접속되고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속된 제 3 저항 소자와,
    상기 제어 회로의 상기 제 2 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속된 제 4 저항 소자와,
    상기 제 3 저항 소자와 상기 제 4 저항 소자 중 어느 한쪽에 직렬로 접속된 제 1 정류 소자
    를 포함하고,
    상기 제 2 보호 회로는, 각 상기 밸런스 저항부에 대응하여 개별적으로 마련되고,
    상기 제 2 보호 회로는, 상기 대응하는 밸런스 저항부의 상기 제 3 저항 소자에 생기는 전압 및 상기 대응하는 밸런스 저항부의 양단의 사이의 전압 중 어느 한쪽에 근거하여, 상기 복수의 제 1 보호 회로 중 대응하는 보호 회로가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  6. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서 제 1 출력 노드를 갖고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에, 서로 직렬로 접속된 제 1 정류 소자 및 제 3 저항 소자와,
    상기 제 1 정류 소자 및 상기 제 3 저항 소자의 전체와 병렬로 접속되고, 또한, 서로 직렬로 접속된 제 2 정류 소자 및 제 4 저항 소자
    를 포함하고,
    상기 제 1 정류 소자는, 상기 제어 전극으로부터 상기 제 1 출력 노드의 방향의 전류를 저지하고,
    상기 제 2 정류 소자는, 상기 제 1 출력 노드로부터 상기 제어 전극의 방향의 전류를 저지하고,
    상기 파워 스위칭 장치는, 각 상기 밸런스 저항부와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이의 결선에 각각의 캐소드가 접속된 복수의 제 3 정류 소자를 더 구비하고,
    각 상기 제 3 정류 소자의 애노드는 공통의 제 1 접속 노드에 접속되고,
    상기 제 2 보호 회로는, 상기 제 1 출력 노드와 상기 제 1 접속 노드의 사이에 접속되고,
    상기 제 2 보호 회로는, 각 상기 밸런스 저항부에 생기는 전압에 근거하여, 상기 복수의 제 1 보호 회로 중 적어도 1개가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  7. 제 1 항에 있어서,
    상기 제어 회로는, 상기 적어도 1개의 출력 노드로서, 전원 노드에 접속된 제 1 출력 노드와, 접지 노드에 접속된 제 2 출력 노드를 갖고,
    각 상기 밸런스 저항부는, 상기 제 1 및 제 2 출력 노드의 각각과 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속되고,
    각 상기 밸런스 저항부는,
    상기 제어 회로의 상기 제 1 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속된 제 3 저항 소자와,
    상기 제어 회로의 상기 제 2 출력 노드와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이에 접속된 제 4 저항 소자와,
    상기 제 3 저항 소자와 상기 제 4 저항 소자 중 어느 한쪽에 직렬로 접속된 제 1 정류 소자
    를 포함하고,
    상기 파워 스위칭 장치는, 각 상기 밸런스 저항부와 상기 대응하는 반도체 스위칭 소자의 상기 제어 전극의 사이의 결선에 각각의 캐소드가 접속된 복수의 제 3 정류 소자를 더 구비하고,
    각 상기 제 3 정류 소자의 애노드는 공통의 제 1 접속 노드에 접속되고,
    상기 제 2 보호 회로는, 상기 제 1 및 제 2 출력 노드 중 어느 한쪽과 상기 제 1 접속 노드의 사이에 접속되고,
    상기 제 2 보호 회로는, 각 상기 밸런스 저항부에 생기는 전압에 근거하여, 상기 복수의 제 1 보호 회로 중 적어도 1개가 동작 상태에 있는지 여부를 판단하는
    파워 스위칭 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    각 상기 반도체 스위칭 소자는, 규소보다 밴드 갭이 넓은 와이드 갭 반도체로 형성된 자기 소호형 반도체 디바이스인 파워 스위칭 장치.
  9. 제 8 항에 있어서,
    상기 와이드 갭 반도체는, 탄화규소, 질화갈륨, 및 다이아몬드 중 어느 1개인 파워 스위칭 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020187003006A 2015-08-07 2016-08-04 파워 스위칭 장치 KR101970112B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-157413 2015-08-07
JP2015157413 2015-08-07
PCT/JP2016/072922 WO2017026367A1 (ja) 2015-08-07 2016-08-04 パワースイッチング装置

Publications (2)

Publication Number Publication Date
KR20180023980A KR20180023980A (ko) 2018-03-07
KR101970112B1 true KR101970112B1 (ko) 2019-04-17

Family

ID=57984268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187003006A KR101970112B1 (ko) 2015-08-07 2016-08-04 파워 스위칭 장치

Country Status (6)

Country Link
US (1) US10651839B2 (ko)
JP (1) JP6400214B2 (ko)
KR (1) KR101970112B1 (ko)
CN (1) CN107980199B (ko)
DE (1) DE112016003609B4 (ko)
WO (1) WO2017026367A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769350B2 (ja) * 2017-03-08 2020-10-14 株式会社デンソー 半導体スイッチの駆動装置
US10992124B2 (en) * 2017-07-03 2021-04-27 Mitsubishi Electric Corporation Short circuit protection circuit for semiconductor switching element
JP6879188B2 (ja) * 2017-12-19 2021-06-02 トヨタ自動車株式会社 駆動装置の異常判定装置
JP7210912B2 (ja) * 2018-06-27 2023-01-24 株式会社デンソー スイッチング素子駆動装置
JP2020167612A (ja) * 2019-03-29 2020-10-08 住友電装株式会社 給電制御装置
CN112805830A (zh) 2019-04-01 2021-05-14 富士电机株式会社 半导体模块
CN112054791B (zh) * 2019-06-06 2023-11-21 台达电子工业股份有限公司 混合驱动电路
JP7283255B2 (ja) * 2019-06-25 2023-05-30 株式会社デンソー スイッチの過電流検出装置
JP7205402B2 (ja) * 2019-06-25 2023-01-17 株式会社デンソー 並列スイッチング回路
CN114303319A (zh) * 2019-09-02 2022-04-08 罗姆股份有限公司 开关驱动电路
JP7438021B2 (ja) * 2020-05-19 2024-02-26 三菱電機株式会社 半導体装置
JP2022092971A (ja) 2020-12-11 2022-06-23 富士電機株式会社 駆動装置、半導体装置、および駆動方法
DE102021214521A1 (de) * 2021-12-16 2023-06-22 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung
US20240204774A1 (en) * 2022-12-16 2024-06-20 Qorvo Us, Inc. Voltage-source gate drive having shunt capacitors and shunt resistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032409A (ja) 2002-06-26 2004-01-29 Toyota Industries Corp スイッチング素子の駆動装置
JP2006050776A (ja) 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
JP2008079379A (ja) 2006-09-19 2008-04-03 Toyota Motor Corp 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094363A (ja) 2000-09-18 2002-03-29 Toshiba Corp 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置
JP4803928B2 (ja) 2001-09-13 2011-10-26 東芝エレベータ株式会社 電力変換装置
JP2003319638A (ja) 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路
US7276954B2 (en) 2002-06-26 2007-10-02 Kabushiki Kaisha Toyota Jidoshokki Driver for switching device
JP5664350B2 (ja) * 2011-03-07 2015-02-04 株式会社デンソー スイッチング素子の駆動回路
JP5854895B2 (ja) 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
WO2014034063A1 (ja) * 2012-08-30 2014-03-06 株式会社デンソー 半導体装置
WO2014136252A1 (ja) * 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置
US9716385B2 (en) * 2014-06-16 2017-07-25 Hamilton Sundstrand Corporation Solid STTE power controller with parallel MOSFET load sharing
KR101863014B1 (ko) 2014-09-11 2018-05-31 미쓰비시덴키 가부시키가이샤 자기 소호형 반도체 소자의 단락 보호 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032409A (ja) 2002-06-26 2004-01-29 Toyota Industries Corp スイッチング素子の駆動装置
JP2006050776A (ja) 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
JP2008079379A (ja) 2006-09-19 2008-04-03 Toyota Motor Corp 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路

Also Published As

Publication number Publication date
WO2017026367A1 (ja) 2017-02-16
JPWO2017026367A1 (ja) 2018-05-10
JP6400214B2 (ja) 2018-10-03
CN107980199A (zh) 2018-05-01
US20180375508A1 (en) 2018-12-27
DE112016003609T5 (de) 2018-05-03
CN107980199B (zh) 2020-03-27
US10651839B2 (en) 2020-05-12
DE112016003609B4 (de) 2020-07-09
KR20180023980A (ko) 2018-03-07

Similar Documents

Publication Publication Date Title
KR101970112B1 (ko) 파워 스위칭 장치
US9203393B2 (en) Semiconductor apparatus
US10281941B2 (en) Voltage generating circuit and overcurrent detecting circuit
US8558587B2 (en) Gate driver
US6967519B2 (en) Drive circuit for a power semiconductor device
US8994413B2 (en) Method for driving power semiconductor switches
US8766671B2 (en) Load driving apparatus
US20190158083A1 (en) Drive circuit and power module including the same
JPWO2009004715A1 (ja) 電力素子の駆動回路
WO2015146040A1 (ja) 駆動装置
JP6842837B2 (ja) ゲート駆動回路
JP6370279B2 (ja) ブートストラップ補償回路およびパワーモジュール
JP2013115931A (ja) スイッチング素子の駆動回路
JP5630484B2 (ja) 半導体装置
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
US20230006552A1 (en) Semiconductor switching element drive circuit and semiconductor device
US9318973B2 (en) Driving device
US11496125B2 (en) Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation
US20220209645A1 (en) Driving apparatus
JP6847641B2 (ja) ゲート駆動回路
JP5541349B2 (ja) 半導体装置
KR101131561B1 (ko) 반도체 메모리 장치의 전압 생성 회로
JP2021082879A (ja) 論理回路および回路チップ
JP6642074B2 (ja) スイッチング素子の駆動装置
US20240097671A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant