JP2003319638A - 半導体素子のゲート駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング損失の増大と素子破壊を防止し
て安定なスイッチング動作を実現する。 【解決手段】 ターンオン用スイッチ素子ＳＷ１により
ターンオン用ゲート抵抗器Ｒ１を介して半導体素子Ｑ１
のゲートへターンオン用電源Ｖｂ１を供給し、半導体素
子Ｑ１をターンオンするとともに、ターンオフ用スイッ
チ素子ＳＷ２によりターンオフ用ゲート抵抗器Ｒ２を介
して半導体素子Ｑ１のゲートへターンオフ用電源Ｖｂ２
を供給し、半導体素子Ｑ１をターンオフする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体スイッチング
素子のゲートを駆動する回路に関する。

【０００２】

【従来の技術】半導体スイッチング素子のゲートを駆動
して半導体スイッチング素子の導通状態（以下、オンと
いう）と非導通状態（以下、オフという）を制御する回
路が知られている（例えば特開平０８−３２２２４０号
公報参照）。

【０００３】図１１は半導体スイッチング素子の従来の
ゲート駆動回路を示す。また、図２はゲート駆動回路を
用いた電力変換回路を示す。図１１において、ゲート駆
動回路２は、半導体スイッチング素子Ｑ１のゲートＧを
駆動制御してスイッチング素子Ｑ１をオンまたはオフす
る。なお、この例では半導体スイッチング素子Ｑ１にＩ
ＧＢＴを用いている。スイッチング素子Ｑ１のコレクタ
ーＣとエミッターＥ間に並列に接続されるダイオードＤ
１は、フライホイールダイオードである。

【０００４】ゲート駆動回路２は、スイッチング素子Ｑ
１をオンするためのＮＰＮトランジスター（以下、オン
用トランジスターという）ＳＷ１と、オフするためのＰ
ＮＰトランジスター（以下、オフ用トランジスターとい
う）ＳＷ２とが直列に接続され、オン用トランジスター
ＳＷ１のエミッターＥとオフ用トランジスターＳＷ２の
エミッターＥは、ゲート抵抗器Ｒ３を介してスイッチン
グ素子Ｑ１のゲートＧに接続されている。また、オン用
トランジスターＳＷ１とオフ用トランジスターＳＷ２の
直列回路は駆動用電源Ｖb1とＶb2の両端に接続されてい
る。

【０００５】駆動用電源Ｖb1とＶb2は直列に接続されて
おり、電源Ｖb1がスイッチング素子Ｑ１をオンするため
の電源であり、電源Ｖb2がスイッチング素子Ｑ１をオフ
するための電源である。オン用電源Ｖb1の＋端子はオン
用トランジスターＳＷ１のコレクターＣに接続されてお
り、オフ用電源Ｖb2の−端子はオフ用トランジスターＳ
Ｗ２のコレクターＣに接続されている。また、オン用電
源Ｖb1の−端子とオフ用電源Ｖb2の＋端子はともにスイ
ッチング素子Ｑ１のエミッターＥに接続されている。

【０００６】オン用トランジスターＳＷ１とオフ用トラ
ンジスターＳＷ２のベースＢには、スイッチング素子Ｑ
１をオンまたはオフするための制御信号（以下、オン／
オフ信号という）が供給されている。両トランジスター
ＳＷ１、ＳＷ２のベースＢにハイレベルのオン信号が供
給されると、オン用トランジスターＳＷ１がオンし、オ
ン用電源Ｖb1からオン用トランジスターＳＷ１とゲート
抵抗器Ｒ３を介してスイッチング素子Ｑ１のゲートＧに
正電圧が印加され、ゲートＧとエミッターＥ間の容量に
電荷が充電される。そして、スイッチング素子Ｑ１のゲ
ートＧとエミッターＥ間の電圧がしきい値を超えると、
スイッチング素子Ｑ１がターンオンする。

【０００７】一方、両トランジスターＳＷ１、ＳＷ２の
ベースＢにローレベルのオフ信号が供給されると、オン
用トランジスターＳＷ１がオフし、代わってオフ用トラ
ンジスターＳＷ２がオンする。これにより、オフ用電源
Ｖb2からオフ用トランジスターＳＷ２とゲート抵抗器Ｒ
３を介してスイッチング素子Ｑ１のゲートＧに負電圧が
印加され、ゲートＧとエミッターＥ間の容量に充電され
た電荷が放電される。スイッチング素子Ｑ１のゲートＧ
とエミッターＥ間の電圧がしきい値を下回ると、スイッ
チング素子Ｑ１がターンオフする。

【０００８】図２に示す電力変換回路は、単相または３
相インバーターの１相分を示す。この電力変換回路で
は、半導体スイッチング素子Ｑ１とＱ２とが直列に接続
され、この直列回路が主回路電源Ｖc1の両端に接続され
ている。スイッチング素子Ｑ１、Ｑ２にはそれぞれ、フ
ライホイールダイオードＤ１、Ｄ２が並列に接続されて
いる。また、スイッチング素子Ｑ１のエミッターＥとス
イッチング素子Ｑ２のコレクターＣは負荷Ｌ１に接続さ
れている。

【０００９】半導体スイッチング素子Ｑ１、Ｑ２はそれ
ぞれ、図１１に示すゲート駆動回路２によりオンまたは
オフされる。なお、図１１ではスイッチング素子Ｑ１の
ゲート駆動回路２のみを示すが、スイッチング素子Ｑ２
のゲート駆動回路も図１１に示すゲート駆動回路と同様
である。

【００１０】図３(ｂ)は、半導体スイッチング素子Ｑ１
のターンオフ時の動作波形を示す。なお、半導体スイッ
チング素子Ｑ２のターンオフ時の動作波形も図３(ｂ)に
示す動作波形と同様である。時刻ｔ３において、スイッ
チング素子Ｑ１のゲートＧとエミッターＥ間の電圧Vge1
がしきい値より低くなると、スイッチング素子Ｑ１がタ
ーンオフ動作を開始する。すなわち、コレクターＣとエ
ミッターＥ間の電圧Ｖce1が上昇し、この電圧Ｖce1がほ
ぼ主回路電源Ｖc1の電圧Ｅに達するとコレクター電流Ｉ
c1が減少し始める。このとき、主回路の寄生インダクダ
ンスとコレクター電流Ｉc1の変化率（−dｉ/dt）との積
で決まるサージ電圧ΔＶ１と、主回路電源Ｖc1の電圧Ｅ
との合計値（Ｅ＋ΔＶ１）がスイッチング素子Ｑ１のコ
レクターＣとエミッターＥ間に印加される。

【００１１】通常、ＩＧＢＴなどの電力用半導体スイッ
チング素子を用いた電力変換回路では、ターンオフ時の
上記電圧値（Ｅ＋ΔＶ１）の最大値が半導体スイッチン
グ素子の許容値を超えないように、ゲート抵抗器Ｒ３の
抵抗値を設定している。

【００１２】また、ＩＧＢＴなどの電力用半導体スイッ
チング素子のスイッチング速度は、スイッチング素子の
ジャンクション（接合）温度Ｔｊに依存することが知ら
れている。図３(ｂ)に示すターンオフ波形のように、ジ
ャンクション温度Ｔｊの上昇にともなってスイッチング
素子Ｑ１のターンオフ時のスイッチング速度が遅くな
り、その結果、コレクター電流Ｉc1の変化率（−dｉ/d
t）が小さくなるから、図中に破線で示すように、スイ
ッチング素子Ｑ１に印加されるサージ電圧ΔＶ１が小さ
くなる。しかし、その反面、スイッチング素子Ｑ１の電
流瞬時値と電圧瞬時値との積で決まる損失を時間積分し
たスイッチング損失Ｅswが増大する。

【００１３】ジャンクション温度Ｔｊの上昇にともなう
スイッチング損失Ｅswの増加を防止するために、図１１
に示すゲート抵抗器Ｒ３に負の温度係数を備えた感温抵
抗器を用いる場合がある。これは、ゲート抵抗器Ｒ３を
半導体スイッチング素子Ｑ１の近傍に設置することによ
って、ジャンクション温度Ｔｊを検出し、検出温度に応
じてゲート抵抗器Ｒ３の抵抗値が変化する特性を利用し
たものである。ジャンクション温度Ｔｊが上昇した場合
に、ゲート抵抗器Ｒ３の抵抗値が減少するため、ターン
オフ時にスイッチング素子Ｑ１のスイッチング速度が遅
くなる、すなわちコレクター電流Ｉc1の変化率（−dｉ/
dt）が小さくなるのを防ぎ、上述したスイッチング損失
Ｅswの増加を防止することができる。

【００１４】

【発明が解決しようとする課題】しかしながら、図１１
に示す従来の半導体スイッチング素子のゲート駆動回路
には次のような問題がある。今、図２に示す電力変換回
路において、フライホイールダイオードＤ２を介して負
荷Ｌ１に電流が流れているときに、図３(ａ)に示すター
ンオン波形のように、時刻ｔ１においてスイッチング素
子Ｑ１のゲートＧとエミッターＥ間の電圧Vge1がしきい
値を超えると、スイッチング素子Ｑ１がターンオン動作
を開始し、コレクター電流Ｉc1が流れ始める。このとき
同時にフライホイールダイオードＤ２が逆回復動作を行
い、スイッチング素子Ｑ１にリカバリー電流ΔＩが重畳
して流れ、スイッチング素子Ｑ２のコレクターＣとエミ
ッターＥ間には電圧Ｖce2が印加される。スイッチング
素子Ｑ２に発生するサージ電圧ΔＶ２は、リカバリー電
流の特性と主回路の寄生インダクダンスで決まる。

【００１５】上述したように、ＩＧＢＴなどの電力用半
導体スイッチング素子のターンオフ時のスイッチング速
度はジャンクション温度Ｔｊに依存するが、ターンオン
時のスイッチング速度は、スイッチング素子の種類や並
列接続されるフライホイールダイオードの特性の影響も
あり、通常、（１）温度依存性がない、（２）ターンオ
フ時のスイッチング速度の温度依存性とは逆の正の温度
依存性がある、あるいは（３）ターンオフ時のスイッチ
ング速度の温度依存性より小さい温度依存性を示す。

【００１６】このため、従来の半導体スイッチング素子
のゲート駆動回路では、スイッチング素子のジャンクシ
ョン温度Ｔｊの上昇にともなって、ターンオフ時のスイ
ッチング速度の温度依存性に合わせて負の温度係数を設
定したゲート抵抗器Ｒ３の抵抗値が減少するため、ター
ンオン時のスイッチング速度はジャンクション温度上昇
前のスイッチング速度よりもさらに速くなる。その結
果、図３(ａ)に破線で示すターンオン波形のように、ス
イッチング素子Ｑ１に流れるリカバリー電流ΔＩが増大
し、スイッチング素子Ｑ２のサージ電圧ΔＶ２も高くな
り、スイッチング素子Ｑ２の許容値を超えてスイッチン
グ素子Ｑ２を破損する恐れがある。

【００１７】本発明の目的は、スイッチング損失の増大
と素子破壊を防止して安定なスイッチング動作を実現す
ることにある。

【００１８】

【課題を解決するための手段】（１） 請求項１の発明
は、ターンオン用スイッチ素子により半導体素子の近傍
に配置したターンオン用ゲート抵抗器を介して前記半導
体素子のゲートへターンオン用電源を供給し、前記半導
体素子をターンオンする、あるいは、ターンオフ用スイ
ッチ素子により前記半導体素子の近傍に配置したターン
オフ用ゲート抵抗器を介して前記半導体素子のゲートへ
ターンオフ用電源を供給し、前記半導体素子をターンオ
フする。 （２） 請求項２の半導体素子のゲート駆動回路は、前
記ターンオン用ゲート抵抗器と前記ターンオフ用ゲート
抵抗器には、前記半導体素子のターンオン時とターンオ
フ時のスイッチング速度が最適になる特性を有する抵抗
器を用いる。 （３） 請求項３の半導体素子のゲート駆動回路は、前
記ターンオフ用ゲート抵抗器には負の温度係数を有する
感温抵抗器を用い、前記ターンオン用ゲート抵抗器には
温度依存性のない抵抗器を用いる。 （４） 請求項４の半導体素子のゲート駆動回路は、前
記ターンオフ用ゲート抵抗器には負の温度係数を有する
感温抵抗器を用い、前記ターンオン用ゲート抵抗器には
正の温度係数を有する感温抵抗器を用いる。 （５） 請求項５の半導体素子のゲート駆動回路は、前
記ターンオフ用ゲート抵抗器には負の温度係数を有する
感温抵抗器を用い、前記ターンオン用ゲート抵抗器には
前記ターンオフ用ゲート抵抗器よりも小さい負の温度係
数を有する感温抵抗器を用いる。 （６） 請求項６の半導体素子のゲート駆動回路は、前
記ターンオン用ゲート抵抗器の前記ターンオン用スイッ
チ素子側または前記半導体素子のゲート側に、前記ター
ンオン用スイッチ素子側をアノードとし前記半導体素子
のゲート側をカソードとする方向に、前記ターンオン用
ゲート抵抗器と直列にターンオン用ダイオードを接続す
る。 （７） 請求項７の半導体素子のゲート駆動回路は、前
記ターンオフ用ゲート抵抗器の前記ターンオフ用スイッ
チ素子側または前記半導体素子のゲート側に、前記ター
ンオフ用スイッチ素子側をカソードとし前記半導体素子
のゲート側をアノードとする方向に、前記ターンオフ用
ゲート抵抗器と直列にターンオフ用ダイオードを接続す
る。 （８） 請求項８の半導体素子のゲート駆動回路は、前
記ターンオン用ゲート抵抗器、前記ターンオフ用ゲート
抵抗器、前記ターンオン用ダイオードおよび前記ターン
オフ用ダイオードの一部またはすべてを、前記半導体素
子の表面に積層して設置する。

【００１９】

【発明の効果】（１） 請求項１の発明によれば、半導
体素子のジャンクション温度の変化に応じてターンオン
用ゲート抵抗器とターンオフ用ゲート抵抗器の抵抗値を
変化させることが可能になり、半導体素子のジャンクシ
ョン温度が変化してもスイッチング速度を一定に保つこ
とができ、スイッチング損失の増大や、サージ電圧によ
る半導体素子の破損を防ぎ、半導体素子の安定なスイッ
チング動作を実現することができる。 （２） 請求項２の発明によれば、上記請求項１の効果
をより一層高めることができる。 （３） 請求項３の発明によれば、半導体素子のターン
オン時のスイッチング速度に温度依存性がない場合に
は、半導体素子のスイッチング損失の増大やサージ電圧
による半導体素子の破壊のない安定なスイッチング動作
を実現することができる。 （４） 請求項４の発明によれば、半導体素子のターン
オン時のスイッチング速度が正の温度依存性を示す場合
には、半導体素子のスイッチング損失の増大やサージ電
圧による半導体素子の破壊のない安定なスイッチング動
作を実現することができる。 （５） 請求項５の発明によれば、半導体素子のターン
オン時のスイッチング速度の温度依存性がターンオン時
のスイッチング速度の温度依存性よりも小さい場合に
は、半導体素子のスイッチング損失の増大やサージ電圧
による半導体素子の破壊のない安定なスイッチング動作
を実現することができる。 （６） 請求項６および７の発明によれば、請求項１〜
５の上記効果に加え、ゲート駆動回路と半導体素子のス
イッチング部との間のゲート信号用配線を１本にするこ
とができ、配線工数を削減できる。 （７） 請求項８の発明によれば、ＮＴＣサーミスタや
ＰＴＣサーミスタなどのゲート抵抗器を薄い板状に成形
することによって、半導体素子に良好に積層することが
でき、さらに実装工数を低減することができる。また、
半導体素子とゲート抵抗器が直接接触した状態で積層さ
れるため、半導体素子の熱が正確かつ時間遅れなくゲー
ト抵抗器に伝わってゲート抵抗器の抵抗値が変化し、半
導体素子のジャンクション温度変化によるスイッチング
速度の変動をより少なくすることができる。

【００２０】

【発明の実施の形態】−−−発明の第１の実施の形態−
−− 図１は第１の実施の形態の半導体スイッチング素子のゲ
ート駆動回路を示す。ゲート駆動回路１は、半導体スイ
ッチング素子Ｑ１のゲートＧを駆動制御してスイッチン
グ素子Ｑ１をオンまたはオフする。なお、この例では半
導体スイッチング素子Ｑ１にＩＧＢＴを用いる例を示す
が、半導体スイッチング素子はＩＧＢＴに限定されず、
トランジスターやＭＯＳでもよい。スイッチング素子Ｑ
１のコレクターＣとエミッターＥの間には、フライホイ
ールダイオードＤ１を接続する。

【００２１】ゲート駆動回路１には、スイッチング素子
Ｑ１をオンするためのＮＰＮトランジスター（オン用ト
ランジスター）ＳＷ１と、オフするためのＰＮＰトラン
ジスター（オフ用トランジスター）ＳＷ２とを備える。
オン用トランジスターＳＷ１のエミッターＥはオン用ゲ
ート抵抗器Ｒ１を介してスイッチング素子Ｑ１のゲート
Ｇに接続し、オフ用トランジスターＳＷ２のエミッター
Ｅはオフ用ゲート抵抗器Ｒ２を介してスイッチング素子
Ｑ１のゲートＧに接続する。また、オン用トランジスタ
ーＳＷ１のコレクターＣはオン用電源Ｖb1の＋端子に接
続し、オフ用トランジスターＳＷ２のコレクターＣはオ
フ用電源Ｖb2の−端子に接続する。

【００２２】さらに、オン用電源Ｖb1とオフ用電源Ｖb2
とを直列に接続してそれらの接続点、すなわちオン用電
源Ｖb1の−端子とオフ用電源Ｖb2の＋端子をスイッチン
グ素子Ｑ１のエミッターＥに接続する。オン用トランジ
スターＳＷ１とオフ用トランジスターＳＷ２のベースＢ
を接続し、それらのベースＢにはスイッチング素子Ｑ１
をオンまたはオフするための制御信号（オン／オフ信
号）を供給する。

【００２３】オン用トランジスターＳＷ１とオフ用トラ
ンジスターＳＷ２のベースＢにハイレベルのオン信号を
供給すると、オン用トランジスターＳＷ１がオンし、オ
ン用電源Ｖb1からオン用トランジスターＳＷ１とオン用
ゲート抵抗器Ｒ１を介してスイッチング素子Ｑ１のゲー
トＧに正電圧が印加され、ゲートＧとエミッターＥ間の
容量に電荷が充電される。そして、スイッチング素子Ｑ
１のゲートＧとエミッターＥ間の電圧Ｖge1がしきい値
を超えると、スイッチング素子Ｑ１がターンオンする。

【００２４】一方、オン用トランジスターＳＷ１とオフ
用トランジスターＳＷ２のベースＢにローレベルのオフ
信号を供給すると、オン用トランジスターＳＷ１がオフ
し、代わってオフ用トランジスターＳＷ２がオンする。
これにより、オフ用電源Ｖb2からオフ用トランジスター
ＳＷ２とオフ用ゲート抵抗器Ｒ２を介してスイッチング
素子Ｑ１のゲートＧに負電圧が印加され、ゲートＧとエ
ミッターＥ間の容量に充電された電荷が放電される。そ
して、スイッチング素子Ｑ１のゲートＧとエミッターＥ
間の電圧Ｖge1がしきい値を下回ると、スイッチング素
子Ｑ１がターンオフする。以上、正負の両電源Ｖb1、Ｖ
b2を例に説明したが、片電源を用いても同様に動作する
ため、両電源に限定されるものではない。

【００２５】図２は、図１に示すゲート駆動回路を用い
た単相または３相インバーターの１相分の電力変換回路
を示す。この電力変換回路については従来技術の欄で説
明したが、改めてその概要を説明する。この電力変換回
路は、半導体スイッチング素子Ｑ１とＱ２を直列に接続
し、この直列回路を主回路電源Ｖc1の両端に接続する。
スイッチング素子Ｑ１、Ｑ２にはそれぞれ、フライホイ
ールダイオードＤ１、Ｄ２を並列に接続する。また、ス
イッチング素子Ｑ１のエミッターＥとスイッチング素子
Ｑ２のコレクターＣを負荷Ｌ１に接続する。

【００２６】半導体スイッチング素子Ｑ１、Ｑ２のゲー
トＧとエミッターＥ間には図１に示すゲート駆動回路１
をそれぞれ接続し、スイッチング素子Ｑ１、Ｑ２をオン
またはオフする。なお、図１ではスイッチング素子Ｑ１
のゲート駆動回路１のみを示すが、スイッチング素子Ｑ
２のゲート駆動回路も図１に示すゲート駆動回路と同様
である。さらに、単相または３相インバーターの電力変
換回路におけるＱ１、Ｑ２以外の半導体スイッチング素
子のゲート駆動回路にも、図１に示すゲート駆動回路と
同様な回路を用いる。

【００２７】図３は、半導体スイッチング素子Ｑ１のタ
ーンオン時(ａ)とターンオフ時(ｂ)の動作波形を示す。
なお、単相または３相インバーターの電力変換回路にお
けるＱ１、Ｑ２以外の半導体スイッチング素子も図３と
同様なターンオフ動作とターンオン動作を繰り返す。半
導体スイッチング素子Ｑ１のジャンクション温度Ｔｊが
上昇した場合のターンオフ時に、スイッチング速度が遅
くなるのを防ぎ、スイッチング損失Ｅswの増大を防止す
る方法は、上述した従来のゲート駆動回路と同様であ
る。すなわち、オフ用ゲート抵抗器Ｒ２に負の温度係数
を有する感温抵抗器を用い、それをスイッチング素子Ｑ
１の近傍に設置することによって、スイッチング素子Ｑ
１のジャンクション温度Ｔｊの上昇に応じてオフ用ゲー
ト抵抗器Ｒ２の抵抗値を減少させ、ゲートＧとエミッタ
ーＥ間の充電電荷の放電速度を速くしてスイッチング速
度の低下を防止する。

【００２８】一方、半導体スイッチング素子Ｑ１のジャ
ンクション温度Ｔｊが上昇した場合に、スイッチング素
子Ｑ１のターンオン時のスイッチング素子Ｑ２に発生す
るサージ電圧ΔＶ２を抑制するには次のようにする。タ
ーンオン時は、フライホイールダイオードＤ２から負荷
Ｌ１に負荷電流が流れている状態で、図３(ａ)に示すタ
ーンオン波形のように、時刻ｔ１においてスイッチング
素子Ｑ１のゲートＧとエミッターＥ間の電圧Ｖge1がし
きい値を超えると、スイッチング素子Ｑ１がターンオン
動作を開始し、電流Ｉc1が流れ始める。また、同時にフ
ライホイールダイオードＤ２が逆回復（リカバリー）動
作をし、スイッチング素子Ｑ１にリカバリー電流ΔＩが
重畳して流れ、スイッチング素子Ｑ２にはリカバリー電
流の特性と寄生インダクダンスで決まるサージ電圧ΔＶ
２が重畳された電圧Ｖce2が印加される。

【００２９】上述したように、電力用半導体スイッチン
グ素子のターンオン時のスイッチング速度は、（１）ジ
ャンクション温度Ｔｊに依存しない、（２）ターンオフ
時のスイッチング速度の温度依存性とは逆の正の温度依
存性を示す、あるいは（３）ターンオフ時のスイッチン
グ速度の温度依存性よりも小さい温度依存性を示す。

【００３０】したがって、（１）の場合、すなわち半導
体スイッチング素子Ｑ１のターンオン時のスイッチング
速度に温度依存性がない場合には、オン用ゲート抵抗器
Ｒ１に温度依存性のない抵抗器を用いる。なお、この場
合にはオン用ゲート抵抗器Ｒ１をスイッチング素子Ｑ１
の近傍に設置する必要はない。

【００３１】また、（２）の場合、すなわちスイッチン
グ素子Ｑ１のターンオン時のスイッチング速度が正の温
度依存性を示す場合には、オン用ゲート抵抗器Ｒ１に正
の温度係数を有する感温抵抗器を用い、それをスイッチ
ング素子Ｑ１の近傍に設置する。

【００３２】さらに、（３）の場合、すなわちスイッチ
ング素子Ｑ１のターンオン時のスイッチング速度の温度
依存性がターンオフ時のスイッチング速度の温度依存性
よりも小さい場合には、オン用ゲート抵抗器Ｒ１にオフ
用ゲート抵抗器Ｒ２よりも小さい負の温度係数を有する
感温抵抗器を用い、それをスイッチング素子Ｑ１の近傍
に設置する。

【００３３】（２）および（３）の場合には、スイッチ
ング素子Ｑ１のジャンクション温度Ｔｊに応じてオン用
ゲート抵抗器Ｒ１の抵抗値を変化させ、ジャンクション
温度Ｔｊが上昇してもスイッチング素子Ｑ１のターンオ
ン時のスイッチング速度を一定に保つ。すなわち、スイ
ッチング素子Ｑ１に流れるリカバリー電流ΔＩおよびス
イッチング素子Ｑ２のサージ電圧ΔＶ２の増大を防ぎ、
スイッチング素子Ｑ２の破損を防止することができる。

【００３４】このように第１の実施の形態によれば、タ
ーンオン用トランジスターＳＷ１によりターンオン用ゲ
ート抵抗器Ｒ１を介して半導体スイッチング素子Ｑ１の
ゲートＧへターンオン用電源Ｖｂ１を供給し、半導体ス
イッチング素子Ｑ１をターンオンするとともに、ターン
オフ用トランジスターＳＷ２によりターンオフ用ゲート
抵抗器Ｒ２を介して半導体スイッチング素子Ｑ１のゲー
トＧへターンオフ用電源Ｖｂ２を供給し、半導体スイッ
チング素子Ｑ１をターンオフするようにしたので、ター
ンオフ時およびターンオン時のスイッチング速度をそれ
ぞれ独立にかつ最適に制御することができ、さらに、タ
ーンオン用ゲート抵抗器Ｒ１とターンオフ用ゲート抵抗
器Ｒ２を半導体スイッチング素子Ｑ１の近傍に配置する
ようにしたので、半導体スイッチング素子Ｑ１のジャン
クション温度Ｔｊの変化に応じて正確に、かつ時間遅れ
なくターンオン用ゲート抵抗器Ｒ１とターンオフ用ゲー
ト抵抗器Ｒ２の抵抗値を変化させることが可能になり、
半導体スイッチング素子Ｑ１のジャンクション温度Ｔｊ
が変化してもスイッチング速度を一定に保つことがで
き、スイッチング損失の増大やサージ電圧によるスイッ
チング素子の破損を防ぎ、安定したスイッチング動作を
実現することができる。

【００３５】また、ターンオン用ゲート抵抗器Ｒ１とタ
ーンオフ用ゲート抵抗器Ｒ２には、半導体スイッチング
素子Ｑ１のターンオン時とターンオフ時のスイッチング
速度が最適になる特性を有する抵抗器を用いることによ
って、上記効果をより一層高めることができる。

【００３６】半導体スイッチング素子Ｑ１のターンオン
時のスイッチング速度に温度依存性がない場合には、タ
ーンオフ用ゲート抵抗器Ｒ２には負の温度係数を有する
感温抵抗器を用い、ターンオン用ゲート抵抗器Ｒ１には
温度依存性のない抵抗器を用いるようにしたので、スイ
ッチング損失の増大やサージ電圧による半導体スイッチ
ング素子の破壊のない安定なスイッチング動作を実現す
ることができる。

【００３７】半導体スイッチング素子Ｑ１のターンオン
時のスイッチング速度が正の温度依存性を示す場合に
は、ターンオフ用ゲート抵抗器Ｒ２には負の温度係数を
有する感温抵抗器を用い、ターンオン用ゲート抵抗器Ｒ
１には正の温度係数を有する感温抵抗器を用いるように
したので、スイッチング損失の増大やサージ電圧による
半導体スイッチング素子Ｑ１の破壊のない安定なスイッ
チング動作を実現することができる。

【００３８】半導体スイッチング素子Ｑ１のターンオン
時のスイッチング速度の温度依存性がターンオン時のス
イッチング速度の温度依存性よりも小さい場合には、タ
ーンオフ用ゲート抵抗器Ｒ２に負の温度係数を有する感
温抵抗器を用い、ターンオン用ゲート抵抗器Ｒ１にター
ンオフ用ゲート抵抗器Ｒ２よりも小さい負の温度係数を
有する感温抵抗器を用いるようにしたので、スイッチン
グ損失の増大やサージ電圧による半導体スイッチング素
子の破壊のない安定なスイッチング動作を実現すること
ができる。

【００３９】なお、フライホイールダイオードＤ１、Ｄ
２のリカバリー電流ΔＩは、主にフライホイールダイオ
ードＤ１、Ｄ２のリカバリー電荷とオン用ゲート抵抗器
Ｒ１の抵抗値により決まるが、リカバリー電流ΔＩの温
度特性はフライホイールダイオードＤ１、Ｄ２の温度特
性に依存するので、オン用ゲート抵抗器Ｒ１の温度係数
をフライホイールダイオードＤ１、Ｄ２のリカバリー電
荷温度特性に応じて設定する。そして、オン用ゲート抵
抗器Ｒ１をスイッチング素子Ｑ１、Ｑ２の近傍またはフ
ライホイールダイオードＤ１、Ｄ２の近傍に配置するこ
とによって、スイッチング素子Ｑ１、Ｑ２の温度が変化
した場合でも、ターンオン時のスイッチング速度をター
ンオフ時のスイッチング速度と独立に制御することがで
きるため、サージ電圧ΔＶ２の増大を抑制してスイッチ
ング素子Ｑ１、Ｑ２の破壊を防止することができる。

【００４０】−−−発明の第２の実施の形態−−− 上述した第１の実施の形態のように、オン用ゲート抵抗
器Ｒ１とオフ用ゲート抵抗器Ｒ２をスイッチング素子Ｑ
１のジャンクション温度Ｔｊに応じて抵抗値を変化させ
る場合には、それらをスイッチング素子Ｑ１の近傍に配
置するのが望ましい。ところがそうすると、ゲート駆動
回路１のオン用トランジスターＳＷ１とオン用ゲート抵
抗器Ｒ１との間、およびオフ用トランジスターＳＷ２と
オフ用ゲート抵抗器Ｒ２との間を別個のゲート信号用配
線で接続しなければならず、ゲート駆動回路１とスイッ
チング素子Ｑ１との間のゲート信号用配線が２本に増え
てしまい、配線工数が増大することになる。

【００４１】そこで、オン用ゲート抵抗器Ｒ１とオフ用
ゲート抵抗器Ｒ２をスイッチング素子Ｑ１の近傍に配置
しながら、ゲート駆動回路とスイッチング素子Ｑ１との
間を１本のゲート信号用配線で接続するようにした第２
の実施の形態を説明する。

【００４２】図４は、第２の実施の形態の半導体スイッ
チング素子とそのゲート駆動回路を示す。なお、図４に
おいて図１に示す回路素子と同様な素子に対しては同一
の符号を付して説明する。ゲート駆動回路３は、半導体
スイッチング素子Ｑ１のゲートＧを駆動制御してスイッ
チング素子Ｑ１をオンまたはオフする。なお、この例で
は半導体スイッチング素子Ｑ１にＩＧＢＴを用いる例を
示すが、半導体スイッチング素子はＩＧＢＴに限定され
ず、トランジスターまたはＭＯＳでもよい。スイッチン
グ素子Ｑ１のコレクターＣとエミッターＥの間には、フ
ライホイールダイオードＤ１を接続する。

【００４３】ゲート駆動回路３には、スイッチング素子
Ｑ１をオンするためのＮＰＮトランジスター（オン用ト
ランジスター）ＳＷ１と、オフするためのＰＮＰトラン
ジスター（オフ用トランジスター）ＳＷ２とを備える。
オン用トランジスターＳＷ１のエミッターＥとオフ用ト
ランジスターＳＷ２のエミッターＥとを互いに接続し、
オン用トランジスターＳＷ１のコレクターＣをゲート電
源Ｖｇの＋端子に接続し、さらにオフ用トランジスター
ＳＷ２のコレクターＣをゲート電源Ｖｇの−端子に接続
する。また、オン用トランジスターＳＷ１とオフ用トラ
ンジスターＳＷ２のベースＢを互いに接続し、それらの
ベースＢにはスイッチング素子Ｑ１をオンまたはオフす
るための制御信号（オン／オフ信号）を供給する。

【００４４】オン用トランジスターＳＷ１とオフ用トラ
ンジスターＳＷ２のエミッターＥは、単一のゲート信号
用配線５を介してスイッチング素子Ｑ１側に内蔵される
スイッチング部４の整流ダイオードＤ２とＤ３に接続す
る。スイッチング部４は、オン用ゲート抵抗器Ｒ１と直
列にオン用ダイオードＤ２を接続するとともに、オフ用
ゲート抵抗器Ｒ２と直列にオフ用ダイオードＤ３を接続
し、これらの２組の直列回路を並列に接続してスイッチ
ング素子Ｑ１のゲートＧへ接続する。

【００４５】オン用トランジスターＳＷ１とオフ用トラ
ンジスターＳＷ２のベースＢにハイレベルのオン信号を
供給すると、オン用トランジスターＳＷ１がオンし、ゲ
ート電源Ｖｇからオン用トランジスターＳＷ１、オン用
ダイオードＤ２およびオン用ゲート抵抗器Ｒ１を介して
スイッチング素子Ｑ１のゲートＧに正電圧が印加され、
ゲートＧとエミッターＥ間の容量に電荷が充電される。
そして、スイッチング素子Ｑ１のゲートＧとエミッター
Ｅ間の電圧Ｖge1がしきい値を超えると、スイッチング
素子Ｑ１がターンオンする。

【００４６】一方、オン用トランジスターＳＷ１とオフ
用トランジスターＳＷ２のベースＢにローレベルのオフ
信号を供給すると、オン用トランジスターＳＷ１がオフ
し、代わってオフ用トランジスターＳＷ２がオンする。
これにより、ゲート電源Ｖｇからオフ用トランジスター
ＳＷ２、オフ用ダイオードＤ３およびオフ用ゲート抵抗
器Ｒ２を介してスイッチング素子Ｑ１のゲートＧに負電
圧が印加され、ゲートＧとエミッターＥとの間の容量に
充電された電荷が放電される。そして、スイッチング素
子Ｑ１のゲートＧとエミッターＥ間の電圧Ｖge1がしき
い値を下回ると、スイッチング素子Ｑ１がターンオフす
る。

【００４７】ここで、オフ用ゲート抵抗器Ｒ２に負の温
度係数を持つ感温抵抗器を用い、スイッチング素子Ｑ１
の熱が伝わる近傍に配置すると、スイッチング素子Ｑ１
の温度に応じてオフ用ゲート抵抗器Ｒ２の抵抗値が変化
する。スイッチング素子Ｑ１のジャンクション温度Ｔｊ
の上昇にともなって、オフ用ゲート抵抗器Ｒ２の抵抗値
が減少するため、ゲートＧとエミッターＥとの間の容量
に充電された電荷の放電速度が速くなる。これにより、
ターンオフ時にスイッチング素子Ｑ１のスイッチング速
度が速くなり、上述したスイッチング損失Ｅswの増加を
防止することができる。

【００４８】また、上述したように、ターンオン時にお
けるダイオードのリカバリー電流の温度特性はダイオー
ドの温度特性に依存するため、オン用ゲート抵抗器Ｒ１
の温度係数をダイオードのリカバリー電荷温度特性に応
じて設定する。具体的には、上述したように、（１）半
導体スイッチング素子Ｑ１のターンオン時のスイッチン
グ速度に温度依存性がない場合には、オン用ゲート抵抗
器Ｒ１に温度依存性のない抵抗器を用いる。なお、この
場合にはオン用ゲート抵抗器Ｒ１をスイッチング素子Ｑ
１の近傍に設置する必要はない。

【００４９】また、（２）スイッチング素子Ｑ１のター
ンオン時のスイッチング速度が正の温度依存性を示す場
合には、オン用ゲート抵抗器Ｒ１に正の温度係数を有す
る感温抵抗器を用い、それをスイッチング素子Ｑ１の近
傍に設置する。

【００５０】さらに、（３）スイッチング素子Ｑ１のタ
ーンオン時のスイッチング速度の温度依存性がターンオ
フ時のスイッチング速度の温度依存性よりも小さい場合
には、オン用ゲート抵抗器Ｒ１にオフ用ゲート抵抗器Ｒ
２よりも小さい負の温度係数を有する感温抵抗器を用
い、それをスイッチング素子Ｑ１の近傍に設置する。

【００５１】ここで、負の温度係数を持つ感温抵抗器に
は例えばＮＴＣ（Negative Temperature Coefficient）
サーミスタを、正の温度係数を持つ感温抵抗器には例え
ばＰＴＣ（Positive Temperature Coefficient）などを
用いることができる。ＮＴＣサーミスタはＭn-ＮiやＭn
-Ｃo-Ｃuなどのセラミックスを主成分とし、ＰＴＣサー
ミスタはチタン酸バリウム系などのセラミックスを主成
分としたものである。

【００５２】そして、オン用ゲート抵抗器Ｒ１をスイッ
チング素子の近傍またはフライホイールダイオードの近
傍に配置することによって、スイッチング素子またはフ
ライホイールダイオードの温度が変化した場合でも、タ
ーンオン時のスイッチング速度をターンオフ時のスイッ
チング速度と独立に制御することができるため、サージ
電圧の増大を抑制してスイッチング素子の破壊を防止で
きる。

【００５３】図５は、図４に示す回路を実際の配線パタ
ーンと電子部品で構成した例を示す。絶縁基板６の上面
には、金属箔板の電気配線パターン７によりダイオード
Ｄ２、Ｄ３と抵抗器Ｒ１、Ｒ２が接続されて直並列回路
が形成されており、その直並列回路が金属ワイヤー配線
８を介してスイッチング素子Ｑ１に接続されている。

【００５４】図６は変形例の半導体スイッチング素子と
そのゲート駆動回路を示す。この変形例では、図４に示
す実施例に対して、オン用ダイオードＤ２とオン用ゲー
ト抵抗器Ｒ１の並び順と、オフ用ダイオードＤ３とオフ
用ゲート抵抗器Ｒ２の並び順を変えてスイッチング素子
Ｑ１のゲートＧへ接続してスイッチング部４Ａを構成す
る。図７は、図６に示す変形例の回路を実際の配線パタ
ーンと電子部品で構成した例を示す。絶縁基板６Ａの上
面には、金属箔板の電気配線パターン７Ａによりダイオ
ードＤ２、Ｄ３と抵抗器Ｒ１、Ｒ２が接続されて直並列
回路が形成されており、その直並列回路が金属ワイヤー
８Ａを介してスイッチング素子Ｑ１（図７では不図示）
に接続されている。

【００５５】このように第２の実施の形態によれば、タ
ーンオン用ゲート抵抗器Ｒ１のターンオン用トランジス
ターＳＷ１側または半導体スイッチング素子Ｑ１のゲー
トＧ側に、ターンオン用トランジスターＳＷ１側をアノ
ードとし半導体スイッチング素子Ｑ１のゲートＧ側をカ
ソードとする方向に、ターンオン用ゲート抵抗器Ｒ１と
直列にターンオン用ダイオードＤ２を接続するようにし
た。また、ターンオフ用ゲート抵抗器Ｒ２のターンオフ
用トランジスターＳＷ２側または半導体スイッチング素
子Ｑ１のゲートＧ側に、ターンオフ用トランジスターＳ
Ｗ２側をカソードとし半導体スイッチング素子Ｑ１のゲ
ートＧ側をアノードとする方向に、ターンオフ用ゲート
抵抗器Ｒ２と直列にターンオフ用ダイオードＤ３を接続
するようにした。これにより、上述した第１の実施の形
態の効果に加え、ゲート駆動回路３と半導体スイッチン
グ素子Ｑ１のスイッチング部４との間のゲート信号用配
線を１本にすることができ、配線工数を削減できるとい
う効果が得られる。

【００５６】−−−発明の第３の実施の形態−−− 図４に示す第２の実施の形態の回路からオフ用ダイオー
ドＤ３を省略した第３の実施の形態を説明する。図８
は、第３の実施の形態の半導体スイッチング素子とその
ゲート駆動回路を示す。なお、図８において、図１およ
び図４に示す回路素子と同様な素子に対しては同一の符
号を付して説明する。

【００５７】第３の実施の形態の動作を説明する。オン
用トランジスターＳＷ１とオフ用トランジスターＳＷ２
のベースＢにハイレベルのオン信号を供給すると、オン
用トランジスターＳＷ１がオンする。そして、ゲート電
源Ｖｇからオン用トランジスターＳＷ１、オン用ダイオ
ードＤ２およびオン用ゲート抵抗器Ｒ１の経路と、ゲー
ト電源Ｖｇからオン用トランジスターＳＷ１およびオフ
用ゲート抵抗器Ｒ２の経路とを介してスイッチング素子
Ｑ１のゲートＧに正電圧が印加され、ゲートＧとエミッ
ターＥ間の容量に電荷が充電される。そして、スイッチ
ング素子Ｑ１のゲートＧとエミッターＥ間の電圧Ｖge1
がしきい値を超えると、スイッチング素子Ｑ１がターン
オンする。

【００５８】一方、オン用トランジスターＳＷ１とオフ
用トランジスターＳＷ２のベースＢにローレベルのオフ
信号を供給すると、オン用トランジスターＳＷ１がオフ
し、代わってオフ用トランジスターＳＷ２がオンする。
これにより、ゲート電源Ｖｇからオフ用トランジスター
ＳＷ２およびオフ用ゲート抵抗器Ｒ２を介してスイッチ
ング素子Ｑ１のゲートＧに負電圧が印加され、ゲートＧ
とエミッターＥとの間の容量に充電された電荷が放電さ
れる。そして、スイッチング素子Ｑ１のゲートＧとエミ
ッターＥ間の電圧Ｖge1がしきい値を下回ると、スイッ
チング素子Ｑ１がターンオフする。

【００５９】ここで、オフ用ゲート抵抗器Ｒ２に負の温
度係数を持つ感温抵抗器を用い、スイッチング素子Ｑ１
の熱が伝わる近傍に配置すると、スイッチング素子Ｑ１
の温度に応じてオフ用ゲート抵抗器Ｒ２の抵抗値が変化
する。スイッチング素子Ｑ１のジャンクション温度Ｔｊ
の上昇にともなって、オフ用ゲート抵抗器Ｒ２の抵抗値
が減少するため、ゲートＧとエミッターＥとの間の容量
に充電された電荷の放電速度が速くなる。これにより、
ターンオフ時にスイッチング素子Ｑ１のスイッチング速
度が速くなり、上述したスイッチング損失Ｅswの増加を
防止することができる。

【００６０】一方、ターンオン時には、スイッチング素
子Ｑ１のゲート入力抵抗がオン用ゲート抵抗器Ｒ１とオ
フ用ゲート抵抗器Ｒ２の合成抵抗値となるため、上述し
たように、フライホイールダイオードのリカバリー電荷
温度特性に応じてオン用ゲート抵抗器Ｒ１の抵抗値と温
度係数を設定する。

【００６１】図９は、図８に示す第３の実施の形態の回
路を実際の配線パターンと電子部品で構成した例を示
す。絶縁基板６Ｂの上面には、金属箔板の電気配線パタ
ーン７ＢによりダイオードＤ２と抵抗器Ｒ１、Ｒ２が接
続されて直並列回路が形成されており、その直並列回路
が金属ワイヤー８Ｂを介してスイッチング素子Ｑ１に接
続されている。

【００６２】−−−発明の第４の実施の形態−−− 図１０は、半導体スイッチング素子の表面にＮＴＣサー
ミスタまたはＰＴＣサーミスタと整流用ダイオードを形
成した例を示す。ＮＴＣサーミスタまたはＰＴＣサーミ
スタを用いたオン用抵抗器Ｒ１とオフ用抵抗器Ｒ２と
を、半導体スイッチング素子Ｑ１の表面に直接接触する
状態で積層する。また、オン用ダイオードＤ２とオフ用
ダイオードＤ３をポリＳｉなどにより半導体スイッチン
グ素子Ｑ１上に形成する。なお、これらのダイオードＤ
２、Ｄ３を絶縁基板６Ｃ上に設置してもよい。半導体ス
イッチング素子Ｑ１のゲート電極と抵抗器Ｒ１、Ｒ２お
よびダイオードＤ２、Ｄ３の間は、半導体スイッチング
素子Ｑ１上の電気配線９やワイヤーボンディングなどで
電気的に接続する。なお、７Ｃは金属箔板の電気配線パ
ターン、８Ｃは金属ワイヤーである。

【００６３】この第４の実施の形態によれば、ゲート抵
抗器Ｒ１、Ｒ２のＮＴＣサーミスタやＰＴＣサーミスタ
を薄い板状に成形することによって、半導体スイッチン
グ素子Ｑ１に良好に積層することができ、さらに実装工
数を低減することができる。また、第４の実施の形態に
よれば、半導体スイッチング素子Ｑ１とゲート抵抗器Ｒ
１、Ｒ２が直接接触した状態で積層されるため、半導体
スイッング素子Ｑ１の熱が正確にかつ時間遅れなくゲー
ト抵抗器Ｒ１、Ｒ２に伝わってゲート抵抗器Ｒ１、Ｒ２
の抵抗値が変化し、半導体スイッチング素子Ｑ１のジャ
ンクション温度変化によるスイッチング速度の変動をよ
り少なくすることができる。

【００６４】特許請求の範囲の構成要素と一実施の形態
の構成要素との対応関係は次の通りである。すなわち、
半導体スイッチング素子Ｑ１、Ｑ２が半導体素子を、タ
ーンオン用トランジスターＳＷ１がターンオン用スイッ
チ素子を、ターンオフ用トランジスターＳＷ２がターン
オフ用スイッチ素子をそれぞれ構成する。なお、本発明
の特徴的な機能を損なわない限り、各構成要素は上記構
成に限定されるものではない。

【図面の簡単な説明】

【図１】 第１の実施の形態の半導体スイッチング素子
とそのゲート駆動回路を示す図である。

【図２】 図１に示すゲート駆動回路を用いた単相また
は３相インバーターの１相分の電力変換回路を示す図で
ある。

【図３】 電力変換回路における半導体スイッチング素
子のターンオン時とターンオフ時の動作波形を示す図で
ある。

【図４】 第２の実施の形態の半導体スイッチング素子
とそのゲート駆動回路を示す図である。

【図５】 図４に示す回路を実際の配線パターンと電子
部品で構成した例を示す図である。

【図６】 変形例の半導体スイッチング素子とそのゲー
ト駆動回路を示す図である。

【図７】 図６に示す変形例の回路を実際の配線パター
ンと電子部品で構成した例を示す図である。

【図８】 第３の実施の形態の半導体スイッチング素子
とそのゲート駆動回路を示す図である。

【図９】 図８に示す第３の実施の形態の回路を実際の
配線パターンと電子部品で構成した例を示す図である。

【図１０】 半導体スイッチング素子の表面にＮＴＣサ
ーミスタまたはＰＴＣサーミスタと整流用ダイオードを
形成した例を示す図である。

【図１１】 従来の半導体スイッチング素子のゲート駆
動回路を示す図である。

【符号の説明】

１、２ ゲート駆動回路 ４、４Ａ、４Ｂ スイッチング部 ５ ゲート信号用配線 ６、６Ａ、６Ｂ 絶縁基板 ７、７Ａ、６Ｂ 電気配線パターン ８、８Ａ、８Ｂ 金属ワイヤー Ｑ１、Ｑ２ 半導体スイッチング素子 Ｄ１、Ｄ２ フライホイールダイオード ＳＷ１ オン用トランジスター ＳＷ２ オフ用トランジスター Ｖb1 オン用電源 Ｖb2 オフ用電源 Ｒ１ オン用ゲート抵抗器 Ｒ２ オフ用ゲート抵抗器 Ｌ１ 負荷 Ｖc1 主回路電源 Ｖｇ ゲート電源

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩島 誠 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内 Ｆターム(参考） 5F038 BH02 BH04 BH12 BH15 DF01 EZ20 5H740 AA05 BA11 BB01 BC01 BC02 JA01 JB02 KK01 MM08

Claims (8)

【特許請求の範囲】
1. 【請求項１】ターンオン用スイッチ素子によりターンオ
   ン用ゲート抵抗器を介して半導体素子のゲートへターン
   オン用電源を供給し、前記半導体素子をターンオンす
   る、あるいは、ターンオフ用スイッチ素子によりターン
   オフ用ゲート抵抗器を介して前記半導体素子のゲートへ
   ターンオフ用電源を供給し、前記半導体素子をターンオ
   フする半導体素子のゲート駆動回路において、 前記ターンオン用ゲート抵抗器および前記ターンオフ用
   ゲート抵抗器を前記半導体素子の近傍に配置することを
   特徴とする半導体素子のゲート駆動回路。
2. 【請求項２】請求項１に記載の半導体素子のゲート駆動
   回路において、 前記ターンオン用ゲート抵抗器と前記ターンオフ用ゲー
   ト抵抗器には、前記半導体素子のターンオン時とターン
   オフ時のスイッチング速度が最適になる特性を有する抵
   抗器を用いることを特徴とする半導体素子のゲート駆動
   回路。
3. 【請求項３】請求項２に記載の半導体素子のゲート駆動
   回路において、 前記ターンオフ用ゲート抵抗器には負の温度係数を有す
   る感温抵抗器を用い、前記ターンオン用ゲート抵抗器に
   は温度依存性のない抵抗器を用いることを特徴とする半
   導体素子のゲート駆動回路。
4. 【請求項４】請求項２に記載の半導体素子のゲート駆動
   回路において、 前記ターンオフ用ゲート抵抗器には負の温度係数を有す
   る感温抵抗器を用い、前記ターンオン用ゲート抵抗器に
   は正の温度係数を有する感温抵抗器を用いることを特徴
   とする半導体素子のゲート駆動回路。
5. 【請求項５】請求項２に記載の半導体素子のゲート駆動
   回路において、 前記ターンオフ用ゲート抵抗器には負の温度係数を有す
   る感温抵抗器を用い、前記ターンオン用ゲート抵抗器に
   は前記ターンオフ用ゲート抵抗器よりも小さい負の温度
   係数を有する感温抵抗器を用いることを特徴とする半導
   体素子のゲート駆動回路。
6. 【請求項６】請求項３〜５のいずれかの項に記載の半導
   体素子のゲート駆動回路において、 前記ターンオン用ゲート抵抗器の前記ターンオン用スイ
   ッチ素子側または前記半導体素子のゲート側に、前記タ
   ーンオン用スイッチ素子側をアノードとし前記半導体素
   子のゲート側をカソードとする方向に、前記ターンオン
   用ゲート抵抗器と直列にターンオン用ダイオードを接続
   することを特徴とする半導体素子のゲート駆動回路。
7. 【請求項７】請求項６に記載の半導体素子のゲート駆動
   回路において、 前記ターンオフ用ゲート抵抗器の前記ターンオフ用スイ
   ッチ素子側または前記半導体素子のゲート側に、前記タ
   ーンオフ用スイッチ素子側をカソードとし前記半導体素
   子のゲート側をアノードとする方向に、前記ターンオフ
   用ゲート抵抗器と直列にターンオフ用ダイオードを接続
   することを特徴とする半導体素子のゲート駆動回路。
8. 【請求項８】請求項３〜７のいずれかの項に記載の半導
   体素子のゲート駆動回路において、 前記ターンオン用ゲート抵抗器、前記ターンオフ用ゲー
   ト抵抗器、前記ターンオン用ダイオードおよび前記ター
   ンオフ用ダイオードの一部またはすべてを、前記半導体
   素子の表面に積層して設置することを特徴とする半導体
   素子のゲート駆動回路。