JP6769350B2

JP6769350B2 - 半導体スイッチの駆動装置

Info

Publication number: JP6769350B2
Application number: JP2017043801A
Authority: JP
Inventors: 一輝山内; 康隆千田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2017-03-08
Filing date: 2017-03-08
Publication date: 2020-10-14
Anticipated expiration: 2037-03-08
Also published as: US20190363708A1; CN110383655A; US10637466B2; WO2018163559A1; CN110383655B; JP2018148745A

Description

本発明は、電圧制御型の半導体スイッチを駆動する駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、直列接続された上アーム部及び下アーム部のそれぞれを構成する半導体スイッチを駆動するものが知られている。半導体スイッチは、例えばＩＧＢＴである。上アーム部及び下アーム部のそれぞれは、１つの半導体スイッチで構成されている。

特開２０１３−２４０２１０号公報

駆動回路には、互いに並列接続された複数の半導体スイッチを駆動対象とするものがある。複数の半導体スイッチの並列接続体は、上下アーム部のそれぞれを構成している。半導体スイッチが例えばＩＧＢＴである場合、そのゲート及びエミッタ間には容量が形成されている。そのため、ＩＧＢＴとこれに接続される駆動回路との間に、電流が流れるループ経路が形成される。

一方、ＩＧＢＴに逆並列に接続されている還流ダイオードには、リカバリ電流が流れる。リカバリ電流の流通が完了すると、リカバリ電流の流通経路においてサージ電圧が発生する。この場合、サージ電圧の発生源となった還流ダイオードに対応するＩＧＢＴのエミッタ電位が、他のＩＧＢＴのエミッタの電位よりも相対的に低くなる。このような電位差が生じるのは、複数のＩＧＢＴのエミッタが互いに接続されているためである。

上記のような電位差が生じると、複数のＩＧＢＴそれぞれについて、上記ループ経路におけるインダクタンス成分及びゲート−エミッタ間容量によってＬＣ共振が発生する。ＬＣ共振が発生すると、ゲート及びエミッタ等の各端子の印加電圧がその定格値を超え、ＩＧＢＴが誤動作する等の不都合が発生し得る。

各還流ダイオードのうち、少なくとも２つの還流ダイオードについては、リカバリ電流の流通完了タイミングが、それらの個体差等に起因して相違し得る。この場合、還流ダイオードにおけるリカバリ電流の流通が順次完了することで、各ＩＧＢＴのエミッタ間電位差が大きく変動する。この電位差の変動が大きくなると、上述した不都合の発生が顕著となる。

この問題に対処すべく、ＩＧＢＴをオフ状態からオン状態に切り替える場合におけるＩＧＢＴのスイッチング速度を低下させることも考えられるが、スイッチング損失が増加するといった問題が生じる。また、別の対策として、上述したループ経路中にダイオードのような整流素子を挿入することでＬＣ共振を抑制することも考えられる。

ここで、ＩＧＢＴをスイッチング制御するため、そのゲート電圧を検出する必要が生じることもある。一般に、駆動回路はＩＣとして構成されることが多い。すると、駆動回路にＩＧＢＴを接続するための端子数は、ＩＣのパッケージを小型化する要請からより少ない方が望ましい。例えばＩＧＢＴのゲートを含む放電経路中にダイオードを挿入すると、そのカソード側に順方向電圧による降下分が発生し、ゲート電圧の検出精度が低下するという問題がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、複数の半導体スイッチを並列駆動する構成において、ＬＣ共振を抑制しつつ導通制御端子の電圧検出精度を維持できる半導体スイッチの駆動装置を提供することにある。

請求項１記載の半導体スイッチの駆動装置によれば、充電用端子及び放電用端子は、半導体スイッチの導通制御端子に接続される。また、複数の半導体スイッチそれぞれの導通制御端子に、半導体スイッチをオン状態に切り替える際に充電電流を流す充電スイッチ及び充電用端子を含む充電経路と、複数の半導体スイッチそれぞれの導通制御端子及び低電位側導通端子間に、半導体スイッチをオフ状態に切り替える際に放電電流を流す放電スイッチ及び放電用端子を含む放電経路とを備える。

充電側通電素子は、導通制御端子及び低電位側導通端子を含み前記充電経路の一部を形成する充電側ループ経路に配置され、導通状態になると充電電流を流す。放電側通電素子は、導通制御端子及び低電位側導通端子を含み前記放電経路の一部を形成する放電側ループ経路に配置され、導通状態になると放電電流を流す。電圧検出部は、充電側通電素子の電流入力端子又は放電側通電素子の電流出力端子に接続され、抵抗素子は、充電側通電素子又は放電側通電素子に並列接続される。そして、少なくとも充電スイッチ，放電スイッチ及び電圧検出部が、駆動ＩＣとして構成されている。

このように構成すれば、充電側通電素子又は放電側通電素子が通電状態において電圧降下を生じる素子であっても、これらに対して並列に接続される抵抗素子により電流をバイパスさせることができる。したがって、駆動装置と半導体スイッチとの間の接続端子数を削減するため、電圧検出部を充電側通電素子の電流入力端子又は放電側通電素子の電流出力端子に接続しても、電圧降下の影響を軽減できる。

例えば請求項２，７記載の半導体スイッチの駆動装置では、放電側通電素子，充電側通電素子をダイオードとする。したがって、ダイオードの端子電圧が順方向電圧以下となる期間は抵抗素子を介して通電が行われるので、半導体スイッチの導通制御端子の電圧をより正確に検出できる。

第１実施形態に係るモータ制御システムの全体構成図駆動回路を示す図駆動回路の各スイッチの動作態様を示すタイムチャート関連技術に係るＬＣ共振の発生態様を説明するための図関連技術に係るＬＣ共振の発生態様を説明するための図関連技術に係るＬＣ共振の発生態様を説明するための図関連技術に係るＬＣ共振の発生態様を説明するための図関連技術に係るＬＣ共振の発生態様を説明するための図関連技術に係るＬＣ共振の発生態様を説明するための図第２実施形態に係る駆動回路を示す図第３実施形態に係る駆動回路を示す図第４実施形態に係る駆動回路を示す図第５実施形態に係る駆動回路を示す図第６実施形態に係る駆動回路を示す図第７実施形態に係る駆動回路を示す図動作タイミングチャート

（第１実施形態）
以下、本発明に係る駆動回路を車載モータ制御システムに適用した第１実施形態について、図面を参照しつつ説明する。図１に示すように、制御システムは、直流電源１０、インバータ２０、モータジェネレータ２１、及び制御装置２２を備えている。本実施形態において、直流電源１０は、１００Ｖ以上となる端子間電圧を有する蓄電池である。直流電源１０には、例えばリチウムイオン蓄電池やニッケル水素蓄電池が用いられる。直流電源１０には、コンデンサ１１が並列に接続されている。

モータジェネレータ２１は、車載主機となる回転電機であり、図示しない駆動輪との間で動力が相互に伝達可能となるように構成されている。モータジェネレータ２１には、例えば３相の永久磁石同期モータが用いられる。尚、本実施形態の車両には、モータジェネレータ２１に加えて図示しないエンジンが搭載されている。

インバータ２０は、コンデンサ１１から入力される直流電力を交流電力に変換し、モータジェネレータ２１に出力する電力変換器である。インバータ２０は、上アーム部２０Ｈ及び下アーム部２０Ｌの直列接続体を３相分備えている。上アーム部２０Ｈは、第１上アームスイッチＳＨ１と、第２上アームスイッチＳＨ２との並列接続体を備えている。下アーム部２０Ｌは、第１下アームスイッチＳＬ１と、第２下アームスイッチＳＬ１との並列接続体を備えている。本実施形態では、各スイッチＳＨ１，ＳＨ１，ＳＬ１，ＳＬ１として、電圧制御型の半導体スイッチング素子の１つであるＩＧＢＴを用いている。

上アームスイッチＳＨ１及びＳＨ２それぞれのコレクタには、バスバー等の高電位側導電部材Ｂｐを介してコンデンサ１１の高電位側端子，Ｐ端子が接続されている。下アームスイッチＳＬ１及びＳＬ２それぞれのエミッタには、バスバー等の低電位側導電部材Ｂｎを介してコンデンサ１１の低電位側端子，Ｎ端子が接続されている。上アームスイッチＳＨ１及びＳＨ２それぞれのエミッタと、下アームスイッチＳＬ１及びＳＬ２それぞれのコレクタとは、Ｏ端子に接続されている。尚、エミッタは半導体スイッチング素子の低電位側導通端子に相当し、コレクタは同高電位側導通端子に相当する。また、ゲートは導通制御端子に相当する。

３相それぞれのＯ端子には、バスバー等の導電部材を介してモータジェネレータ２１の巻線２１Ａの一端が接続されている。各相の巻線２１Ａの他端は、中性点で接続されている。巻線２１Ａは誘導性負荷である。

アームスイッチＳＨ１，ＳＨ２には、それぞれ第１及び第２上アームダイオードＤＨ１，ＤＨ２が逆並列に接続されている。アームスイッチＳＬ１，ＳＬ２には、それぞれ第１及び第２下アームダイオードＤＬ１，ＤＬ２が逆並列に接続されている。本実施形態において、各ダイオードＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２が「還流ダイオード」に相当する。なお、これらのダイオードは各スイッチＳＨ１，ＳＨ１，ＳＬ１，ＳＬ１と一体的に構成されていても良いし、各スイッチに外付けされていても良い。

制御装置２２は、モータジェネレータ２１の制御量である例えばトルクを、その指令値に一致させるようにインバータ２０を駆動制御する。制御装置２２は、インバータ２０の各スイッチＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２をオンオフ駆動すべく、各アーム部２０Ｈ，２０Ｌに対応する駆動信号を、各アーム部２０Ｈ，２０Ｌに対して個別に設けられた駆動回路ＤｒＨ，ＤｒＬに出力する。

制御装置２２は、例えば、電気角で位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ制御により、各駆動回路ＤｒＨ，ＤｒＬに対応する駆動信号を生成する。各相において、上アーム部２０Ｈに対応する駆動信号と下アーム部２０Ｌに対応する駆動信号とは、互いに相補的な信号となる。このため、各相において、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２と下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２とは、交互にオン状態になる。

図２に示すように、各アーム部２０Ｈ，２０Ｌに対応する各駆動回路ＤｒＨ，ＤｒＬは基本的には同じ構成である。以下では、下アーム部２０Ｌの駆動回路ＤｒＬを例にして説明する。駆動回路ＤｒＬは、種々の電子部品が実装された制御基板を備えている。種々の電子部品は制御基板上で配線パターンにより接続されており、駆動回路ＤｒＬは、ＩＣとして構成されている。

駆動回路ＤｒＬは、例えばＰチャネルＭＯＳＦＥＴである充電スイッチ３０を備えている。充電スイッチ３０のソースには定電圧電源３１が接続され、充電スイッチ３０のドレインには充電用抵抗素子３２の一端が接続されている。充電用抵抗素子３２の他端には、第１接続点Ｔ１が接続されている。本実施形態において、
定電圧電源３１→充電スイッチ３０→充電用抵抗素子３２→第１接続点Ｔ１
に至るまでの電気経路が「電源経路Ｌｔ」に相当する。

駆動回路ＤｒＬの第１ゲート端子Ｇ１ｃには、第１接続点Ｔ１及び充電側通電素子である第１充電側ダイオード３３Ａのアノードが接続されている。ダイオード３３Ａのカソードには、下アームスイッチＳＬ１のゲートが接続されている。また、前記ゲートには、放電側通電素子である第１放電側ダイオード３４Ａのアノードが接続されている。駆動回路ＤｒＬの第２ゲート端子Ｇ１ｄには、第１放電側ダイオード３４Ａのカソード及び第２接続点Ｔ２が接続されている。

第２接続点Ｔ２には、放電用抵抗素子３５の一端が接続されており、当該抵抗素子３５の他端には、例えばＮチャネルＭＯＳＦＥＴである放電スイッチ３６のドレインが接続されている。放電スイッチ３６のソースには、駆動回路ＤｒＬの第１エミッタ端子ＫＥ１及び第２エミッタ端子ＫＥ２を短絡する電気経路である短絡経路ＥＳが接続されている。エミッタ端子ＫＥ１，ＫＥ２には、それぞれアームスイッチＳＬ１，ＳＬ２のエミッタが接続されている。

第１下アームスイッチＳＬ１は、第１下アームセンス端子ｍＬ１を備えており、当該端子ｍＬ１は、第１下アームスイッチＳＬ１に流れるコレクタ電流と相関を有する微少電流を出力する。第１下アームセンス端子ｍＬ１には、駆動回路ＤｒＬの第１センス端子ＳＥ１が接続されている。第１センス端子ＳＥ１には、第１センス抵抗素子３７Ａの一端が接続されている。第１センス抵抗素子３７Ａの他端は、第１エミッタ端子ＫＥ１に接続されている。

この構成によれば、センス端子ｍＬ１から出力される微少電流により第１センス抵抗素子３７Ａに電圧降下が生じ、その電圧降下量が前記コレクタ電流の相関値となる。なお、第１センス抵抗素子３７Ａの電位差は、第１センス電圧として駆動回路ＤｒＬの駆動制御部４０に入力される。

駆動回路ＤｒＬは、例えばＮチャネルＭＯＳＦＥＴである第１オフ保持スイッチ３８Ａを備えている。第１オフ保持スイッチ３８Ａのドレインには、駆動回路ＤｒＬの第３ゲート端子Ｇ１ｈが接続されている。第１オフ保持スイッチ３８Ａのソースは、短絡経路ＥＳに接続されている。ゲート端子Ｇ１ｈ，オフ保持スイッチ３８Ａ及び短絡経路ＥＳに至る経路は、オフ保持経路Ｌｏｆｆに相当する。下アームスイッチＳＬ１のゲートと第３ゲート端子Ｇ１ｈとの間には、放電用通電素子及びオフ側通電素子であるダイオード５１Ａが順方向に接続されている。ダイオード５１Ａには、抵抗素子５２Ａが並列に接続されている。ダイオード５１のカソードは、電流出力端子に相当する。

第３ゲート端子Ｇ１ｈと第１エミッタ端子ＫＥ１との間には、抵抗素子５３Ａ及び５４Ａの直列回路が接続されている。前記直列回路は分圧回路に相当し、電圧検出部を構成する。抵抗素子５３Ａ及び５４Ａの共通接続点は、ゲート電圧検出部５５Ａの入力端子に接続されている。ゲート電圧検出部５５Ａの出力端子は、駆動制御部４０の入力端子に接続されている。

以上の説明は、主に駆動回路ＤｒＬの下アームスイッチＳＬ１側に対応する構成を説明したが、下アームスイッチＳＬ２側に対応する構成は、上記と対称である。図２において、下アームスイッチＳＬ２側に対応する構成要素の符号は、「Ａ」に替えて「Ｂ」を付したり、「１」に替えて「２」を付して示している。

本実施形態において、
第１接続点Ｔ１→第１ゲート端子Ｇ１ｃ→第１充電側ダイオード３３Ａ
を経由する電気経路と、
第１接続点Ｔ１→第２ゲート端子Ｇ２ｃ→第２充電側ダイオード３３Ｂ
を経由する電気経路とが、電源経路Ｌｔから分岐する「分岐経路Ｌｃｈ」に相当する。また、電源経路Ｌｔ及び分岐経路Ｌｃｈが「充電経路」に相当する。

また本実施形態において、
第１放電側ダイオード３４Ａ→第２ゲート端子Ｇ１ｄ→第２接続点Ｔ２→
放電用抵抗素子３５→放電スイッチ３６→第１エミッタ端子ＫＥ１
を経由する電気経路が「放電経路Ｌｄｉｓ」に相当する。

駆動制御部４０は、制御装置２２より出力され、駆動回路ＤｒＬの信号端子ＳＩを介して入力される駆動信号に基づいて充電処理及び放電処理を交互に行う。具体的には、駆動制御部４０は充電処理として、駆動信号がオン駆動指令を示す場合は充電スイッチ３０をオン状態とし、放電スイッチ３６をオフ状態とする。これにより、定電圧電源３１から各下アームスイッチＳＬ１，ＳＬ２のゲートへと充電電流が流れ、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧がスレッショルド電圧Ｖｔｈ以上となる。その結果、各下アームスイッチＳＬ１，ＳＬ２がターンオンする。なお、充電スイッチ３０の駆動は、駆動制御部４０によりＯＮ制御部４１が制御されることで実施される。

一方、駆動制御部４０は放電処理として、駆動信号がオフ駆動指令を示す場合は充電スイッチ３０をオフ状態とし、放電スイッチ３６をオン状態とする。これにより、各下アームスイッチＳＬ１，ＳＬ２のゲートからエミッタへと放電電流が流れ、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧がスレッショルド電圧Ｖｔｈ未満となる。その結果、各下アームスイッチＳＬ１，ＳＬ２がターンオフする。

駆動制御部４０は、制御装置２２から出力された駆動信号とゲート電圧とに基づいてオフ保持処理を行う。具体的には、駆動制御部４０はオフ保持処理として、駆動信号がオフ駆動指令を示し、且つゲート電圧が規定電圧Ｖα以下になっている場合に各オフ保持スイッチ３８Ａ，３８Ｂをオン状態とし、それ以外の場合は各オフ保持スイッチ３８Ａ，３８Ｂをオフ状態とする。ここで、規定電圧Ｖαは、スレッショルド電圧Ｖｔｈ以下の電圧に設定されている。

図３に示すように、時刻ｔ１において、駆動信号がオフ駆動指令からオン駆動指令に切り替えられると、充電スイッチ３０がオン状態，放電スイッチ３６がオフ状態とされる充電処理が開始される。これにより、その後、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧が上昇してスレッショルド電圧Ｖｔｈ以上となり、各下アームスイッチＳＬ１，ＳＬ２がオン状態に切り替えられる。また、駆動信号がオフ駆動指令からオン駆動指令に切り替えられると、各オフ保持スイッチ３８Ａ，３８Ｂがオン状態からオフ状態に切り替えられる。

その後時刻ｔ２において、駆動信号がオン駆動指令からオフ駆動指令に切り替えられる。このため、充電スイッチ３０がオフ状態とされ、放電スイッチ３６がオン状態とされる放電処理が開始される。これにより、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧が低下し始める。

その後時刻ｔ３において、ゲート電圧が規定電圧Ｖα以下になるため、各オフ保持スイッチ３８Ａ，３８Ｂがオン状態に切り替えられてオフ保持処理が開始される。なお、オフ保持処理で用いられるゲート電圧は、例えば、各下アームスイッチＳＬ１，ＳＬ２のゲート電圧のうち高い方とすればよい。

本実施形態では、図２に示したように、駆動回路ＤｒＬが、充電側ダイオード３３，放電側ダイオード３４及び５１を備えている。以下、各ダイオードを配置する技術的意義を、図４から図９に示す関連技術と対比しつつ説明する。ここで関連技術と称するのは、図２に示した駆動回路ＤｒＬから各ダイオード３３〜３５を除去した構成である。また、説明の都合上、１つのアームスイッチに対応するゲート端子を１つに纏めてそれぞれＧ１，Ｇ２としている。

図４では、関連技術の構成に、配線部分等に存在する各インダクタンス成分ＬＰ１〜ＬＮ２等を示している。具体的には、それぞれ以下の電気経路に存在するインダクタンス成分である。
ＬＰ１：Ｐ端子→高電位側導電部材Ｂｐ→スイッチＳＨ１のコレクタ
ＬＰ２：Ｐ端子→高電位側導電部材Ｂｐ→スイッチＳＨ２のコレクタ
ＬＯ１：スイッチＳＨ１のエミッタ→スイッチＳＬ１のコレクタ→Ｏ端子
ＬＯ２：スイッチＳＨ２のエミッタ→スイッチＳＬ２のコレクタ→Ｏ端子
ＬＮ１：Ｎ端子→低電位側導電部材Ｂｎ→スイッチＳＬ１のエミッタ
ＬＮ２：Ｎ端子→低電位側導電部材Ｂｎ→スイッチＳＬ２のエミッタ

また、駆動回路ＤｒＨ，ＤｒＬにおいて、Ｌ１〜Ｌ８は以下のインダクタンス成分である。
Ｌ１：第１ゲート端子Ｇ１
Ｌ３：第２ゲート端子Ｇ２
Ｌ５：第１エミッタ端子ＫＥ１
Ｌ７：第２エミッタ端子ＫＥ２
Ｌ２：スイッチＳＬ１のゲート及び第１ゲート端子Ｇ１を接続する経路
Ｌ４：スイッチＳＬ２のゲート及び第２ゲート端子Ｇ２を接続する経路
Ｌ６：スイッチＤＨ１のエミッタ及び第１エミッタ端子ＫＥ１を接続する経路
Ｌ８：スイッチＤＨ２のエミッタ及び第２エミッタ端子ＫＥ２を接続する経路
尚、Ｒｂは、バランス抵抗を示す。

図４には、３相のうち何れか１相について、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２がオン状態とされ、下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２がオフ状態とされている例を示す。この状態では、図中に一点鎖線で示す
Ｐ端子→第１上アームスイッチＳＨ１→Ｏ端子→２相分の巻線２１Ａ→
図示しない他相の下アーム部２０Ｌ→Ｎ端子
という経路で電流が流れる。また、図中に破線で示す
Ｐ端子→第２上アームスイッチＳＨ２→Ｏ端子→２相分の巻線２１Ａ→
図示しない他相の下アーム部２０Ｌ→Ｎ端子
という経路で電流が流れる。

図５には、上アーム部２０Ｈを構成する各スイッチＳＨ１，ＳＨ２がオフ状態に切り替えられ、下アーム部２０Ｌを構成する各スイッチＳＬ１，ＳＬ２がオン状態に切り替えられた例を示す。この状態では、誘導性負荷としての巻線２１Ａの存在に起因して、図中に一点鎖線で示す
第１下アームダイオードＤＬ１→Ｏ端子→巻線２１Ａ→
図示しない他相の下アーム部２０Ｌを有するループ経路
に電流が流れ続ける。また、図中に破線で示す
第２下アームダイオードＤＬ２→Ｏ端子→巻線２１Ａ→
図示しない他相の下アーム部２０Ｌを有するループ経路
に電流が流れ続ける。

図６には、上アーム部２０Ｈを構成する各上アームスイッチＳＨ１，ＳＨ２が再度オン状態に切り替えられ、下アーム部２０Ｌを構成する各下アームスイッチＳＬ１，ＳＬ２が再度オフ状態に切り替えられた例を示す。この場合、第２下アームダイオードＤＬ２には、逆電圧が印加されることに起因してリカバリ電流が流れる。その後、リカバリ電流の流通が完了すると、低電位側導電部材Ｂｎにサージ電圧が発生する。このサージ電圧は、リカバリ電流の減少速度ｄＩ／ｄｔと低電位側導電部材Ｂｎ等のインダクタンスＬとの乗算値に比例する。サージ電圧が発生すると、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２が、第１下アームスイッチＳＬ１のエミッタ電位ＶＥ１よりも相対的に低くなる。

その後、図７に示すように、第１下アームダイオードＤＬ１に逆電圧が印加されることに起因して、第１下アームダイオードＤＬ１にリカバリ電流が流れる。リカバリ電流の流通が完了すると、低電位側導電部材Ｂｎにサージ電圧が発生する。サージ電圧の発生に起因して、第１下アームスイッチＳＬ１のエミッタ電位ＶＥ１が、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２よりも相対的に低くなる。

このように、各下アームスイッチＳＬ１，ＳＬ２のエミッタ電位に差が生じることに起因して、図８に示すように、各下アームスイッチＳＬ１，ＳＬ２のゲート及びエミッタ容量Ｃｇｅを含むループ経路においてＬＣ共振が発生する。図８には、ループ経路の一例を破線の矢印にて示した。

ＬＣ共振が発生すると、各ゲート端子Ｇ１，Ｇ２、各エミッタ端子ＫＥ１，ＫＥ２、及び各センス端子ＳＥ１，ＳＥ２等の印加電圧がその定格値を超え、各下アームスイッチＳＬ１，ＳＬ２が誤動作したり、各センス電圧の検出精度が低下したりするといった問題が生じる。この問題に対処すべく、各アームスイッチのスイッチング速度を低下させることも考えられる。ただしこの場合、スイッチング損失が増加して、車両の燃費が悪化する懸念がある。

なお、各下アームスイッチＳＬ１，ＳＬ２がオン状態に切り替えられると共に、各上アームスイッチＳＨ１，ＳＨ２がオフ状態に切り替えられる場合においても、下アーム部２０Ｌと同様に、上アーム部２０ＨにおいてＬＣ共振が発生する。

図９には、先の図４の構成を参照して、各アーム部２０Ｈ，２０Ｌが１つのアームスイッチで構成されている例を示した。この場合、リカバリ電流の流通の完了に起因してサージ電圧が発生したとしても、ＬＣ共振は発生しない。これは、サージ電圧が発生しても、第２下アームスイッチＳＬ２のエミッタ電位ＶＥ２と、放電スイッチ３６のソース側電位ＶＥ３とに差が発生しないためである。

本実施形態では、上述したＬＣ共振現象を抑制するため、図２に示したように、各ダイオード３３，３４，５１を備えている。これにより、充電側ループ経路及び放電側ループ経路におけるＬＣ共振を抑制する。尚、並列抵抗素子５２の作用については後述するので、ダイオード５１に関しては抵抗素子５２を無視することとする。ここで、充電側ループ経路は、以下（Ｃ１）〜（Ｃ３）に説明する経路である。

（Ｃ１）スイッチＳＬ１側の第１容量Ｃｇｅ１、スイッチＳＬ１のゲート、第１ゲート端子Ｇ１、第１接続点Ｔ１、第２ゲート端子Ｇ２、スイッチＳＬ２のゲート及びエミッタ、スイッチＳＬ２側の第２容量Ｃｇｅ２、第２エミッタ端子ＫＥ２、第１エミッタ端子ＫＥ１、及びスイッチＳＬ１のエミッタを含む第１充電側ループ経路。

（Ｃ２）第１容量Ｃｇｅ１、スイッチＳＬ１のゲート、第１ゲート端子Ｇ１、第１接続点Ｔ１、対象素子（放電用抵抗素子３５、スイッチ３８Ａ、３８Ｂの何れか）、第１エミッタ端子ＫＥ１、及び第１下アームスイッチＳＬ１のエミッタを含む第２充電側ループ経路。

（Ｃ３）第２容量Ｃｇｅ２、スイッチＳＬ２のゲート、第２ゲート端子Ｇ２、第１接続点Ｔ１、対象素子、第２エミッタ端子ＫＥ２、及びスイッチＳＬ２のエミッタを含む第３充電側ループ経路。

第１〜第３充電側ループ経路のそれぞれに充電側ダイオード３３Ａ又は３３Ｂを配置したことで、各充電側ループ経路に流れる電流の流通方向を一方向のみに制限できる。その結果、各充電側ループ経路におけるＬＣ共振を抑制することができる。

一方、第１〜第３放電側ループ経路Ｄ１，Ｄ２，Ｄ３は、それぞれ以下のようになる。
第１放電側ループ経路Ｄ１：充電側ループ経路Ｃ２より接続点Ｔ１を除いたもの
第２放電側ループ経路Ｄ２：充電側ループ経路Ｃ１の接続点Ｔ１を
接続点Ｔ２に置換したもの
第３放電側ループ経路Ｄ３：充電側ループ経路Ｃ３より接続点Ｔ１を除いたもの
第１〜第３放電側ループ経路Ｄ１〜Ｄ３に放電側ダイオード３４，５１を配置したことで、これらのループ経路に流れる電流の流通方向を一方向のみに制限できる。その結果、ループ経路Ｄ１〜Ｄ３におけるＬＣ共振を抑制することができる。

このように、本実施形態によれば、各アーム部を構成する各アームダイオードのリカバリ電流の流通完了タイミングが相違する場合であっても、ＬＣ共振を抑制することができる。

更に、本実施形態ではゲート電圧検出部５５を備えたことに伴い、ダイオード５１に並列に抵抗素子５２を接続している。次に、この意義について説明する。駆動制御部４０は、スイッチＳＬのターンオフ時においてゲート電圧を監視し、ゲート電圧がある程度低下した時点でオフ保持スイッチ３８をオンすることで、スイッチＳＬのオフ状態を保持させる。そのため、ゲート電圧が低くなる領域での検出精度を高める必要がある。

ところが、スイッチＳＬのゲートがオフ保持スイッチ３８に繋がる経路には、上述したように、ＬＣ共振を防止するためのダイオード５１を配置している。これにより、ゲート電圧検出部５５が抵抗素子５３及び５４の直列回路を介して検出するゲート電圧には、当初は順方向電圧Ｖｆ分の電圧降下が生じる。そして、ゲート電圧が順方向電圧Ｖｆ未満になると、ダイオード５１はオフするため、ゲート電圧検出部５５はゲート電圧を検出できなくなる。

そこで、ダイオード５１に並列に抵抗素子５２を接続することで、ダイオード５１がオフする期間の電流を抵抗素子５２に通電させることで、前記期間におけるゲート電圧検出部５５によるゲート電圧の検出を可能にしている。

ここで、抵抗素子５２〜５４の抵抗値をそれぞれＲ５２〜Ｒ５４とすると、抵抗値Ｒ５２については、ＬＣ共振を抑制可能な値を最小値として、
Ｒ５２≪Ｒ５３＋Ｒ５４
に設定する。これにより、スイッチＳＬのゲート電圧をＶｇ１，ゲート電圧検出部５５が検出するゲート電圧をＶｇ２とすると、
Ｖｇ２＝Ｖｇ１×Ｒ５４／（Ｒ５２＋Ｒ５３＋Ｒ５４）
≒Ｖｇ１×Ｒ５４／（Ｒ５３＋Ｒ５４）
となる。

以上のように本実施形態によれば、２つの下アームスイッチＳＬ１，ＳＬ２を並列駆動する駆動回路ＤｒＬにおいて、ゲート端子Ｇｃ，Ｇｄ及びＧｈをスイッチＳＬのゲートに接続する。また、前記ゲートに、スイッチＳＬをターンオンする際に充電電流を流す充電スイッチ３０及び充電用端子Ｇｃを含む充電経路Ｌｔ，Ｌｃｈと、スイッチＳＬのゲート及びエミッタ間に、スイッチＳＬをターンオフする際に放電電流を流す放電スイッチ３６及び放電用端子Ｇｄを含む放電経路Ｌｄｉｓとを備える。

ダイオード３３は、前記ゲート及びエミッタを含み前記充電経路の一部を形成する充電側ループ経路Ｃ１〜Ｃ３に配置され、オンすると充電電流を流す。ダイオード３４，５１は、前記ゲート及びエミッタを含み前記放電経路の一部を形成する放電側ループ経路Ｄ１〜Ｄ３に配置され、オンすると放電電流を流す。ゲート電圧検出部５５を、ダイオード５１のカソード側に接続し、抵抗素子５２を、ダイオード５１に並列接続した。

このように構成すれば、放電時にスイッチＳＬのゲート電圧が低下してダイオード５１の順方向電圧Ｖｆ未満となっても、抵抗素子５２により電流をバイパスさせることができる。したがって、駆動回路ＤｒＬとスイッチＳＬとの間の接続端子数を削減するため、ゲート電圧検出部５５をダイオード５１のカソード側に接続しても、ゲート電圧が０Ｖの近傍に低下した領域でも正確に検出できる。

そして、ダイオード５１のカソードとスイッチＳＬのエミッタとの間に抵抗素子５３及び５４からなる分圧回路を接続し、この分圧回路をオフ保持スイッチ３８により短絡する経路を形成するオフ保持経路Ｌｏｆｆを備える。これにより、スイッチＳＬをターンオフさせた際に、スイッチＳＬのオフ状態を確実に維持できる。

更に、ダイオード３４及び５１を、全ての放電側ループ経路Ｄ１〜Ｄ３に係るように配置したので、ＬＣ共振現象を確実に防止できる。
また、充電経路が定電圧３１に接続される電源経路Ｌｔと、電源経路Ｌｔから分岐してスイッチＳＬ１，ＳＬ２それぞれのゲートに接続される分岐経路Ｌｃｈとを有する際に、ダイオード３３Ａ，３３Ｂを分岐経路Ｌｃｈに配置した。これにより、スイッチＳＬをターンオンさせる際のＬＣ共振も防止できる。そして、ダイオード３３を、全ての充電側ループ経路Ｃ１〜Ｃ３に係るように配置したので、ＬＣ共振現象を確実に防止できる。
加えて、並列接続された２つのスイッチＳＬ１及びＳＬ２によって、直列接続された上アーム部２０Ｈ及び下アーム部２０を構成したので、インバータ回路２０に適用できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１０に示すように、第２実施形態では、抵抗素子５３の一端を、ゲート端子Ｇｈに替えてゲート端子Ｇｄに接続している。それに伴い、抵抗素子５２を、ダイオード５１に替えてダイオード３４に対し並列に接続している。以上のように構成される第２実施形態によれば、第１実施形態と同様の効果が得られる。

（第３実施形態）
図１１に示すように、第３実施形態では、抵抗素子５３の一端を、ゲート端子Ｇｈに替えてゲート端子Ｇｃに接続している。それに伴い、抵抗素子５２を、ダイオード５１に替えてダイオード３３に対し並列に接続している。この場合、ゲート電圧検出部５５は、スイッチＳＬのターンオン時におけるゲート電圧を検出し、駆動制御部４０Ａは、ターンオン時に必要となる制御を行う。

以上のように構成される第３実施形態によれば、抵抗素子５２を、ダイオード５１に替えてダイオード３３に対し並列に接続したので、ゲート電圧検出部５５は、スイッチＳＬのターンオン時におけるゲート電圧が０Ｖの近傍にある領域でも正確に検出できる。

（第４実施形態）
図１２に示すように、第４実施形態は、第１実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を駆動ＩＣの内部に配置することで、駆動回路ＤｒＬ＿Ａを構成している。この場合も、第１実施形態と同様の効果が得られる。

（第５実施形態）
図１３に示すように、第５実施形態は、第２実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を駆動ＩＣの内部に配置することで、駆動回路ＤｒＬ＿Ｂを構成している。この場合も、第２実施形態と同様の効果が得られる。

（第６実施形態）
図１４に示すように、第６実施形態は、第３実施形態では駆動回路ＤｒＬに対し、外付けしていたダイオード３３，３４及び５１並びに抵抗素子５２を、駆動ＩＣの内部に配置することで駆動回路ＤｒＬ＿Ｃを構成している。この場合も、第３実施形態と同様の効果が得られる。

（第７実施形態）
図１５に示すように、第７実施形態は、例えば第１実施形態の構成にオープン検出判定部６１を追加することで、駆動回路ＤｒＬ＿Ｄを構成している。オープン検出判定部６１の入力端子は、ゲート電圧検出部５５の出力端子に接続されており、オープン検出判定部６１の出力端子は、駆動制御部４０Ｂの入力端子に接続されている。また、オープン検出判定部６１には、駆動制御部４０ＢがスイッチＳＬに出力するゲート駆動信号も入力されている。オープン検出判定部６１はオープン判定部に相当する。また、ゲート駆動信号は制御信号に相当する。

次に、第７実施形態の作用について説明する。図１６に示すように、オープン検出判定部６１は、駆動制御部４０ＢがスイッチＳＬをターンオンさせるためゲート駆動信号をハイレベルにしている期間に、ゲート電圧検出部５５によりゲート電圧が検出されない状態になると、駆動制御部４０Ｂに与えるオープン検出判定信号をアクティブレベルのハイにする。駆動制御部４０Ｂは、オープン検出判定信号がアクティブになると、駆動回路ＤｒＬ＿ＤとスイッチＳＬのゲートとの間に断線が発生したと判断する。そして、スイッチＳＬの駆動を停止すると共に、例えばユーザに対する報知処理などを行う。

以上のように第７実施形態によれば、オープン検出判定部６１は、駆動制御部４０ＢがスイッチＳＬに出力するゲート駆動信号と、ゲート電圧検出部５５により検出されるゲート電圧とに基づいて、スイッチＳＬのゲートがオープン状態になったことを検出できる。

（その他の実施形態）
第１実施形態において、第１充電側ダイオード３３Ａ及び第２充電側ダイオード３３Ｂのうちいずれか一方を除去してもよい。この場合であっても、第１〜第３充電側ループ経路におけるＬＣ共振を抑制できる。
第１実施形態において、第１，第２充電側ダイオード３３Ａ，３３Ｂの組、及び第１，第２放電側ダイオード３４Ａ，３４Ｂの組のうちいずれか一方を除去してもよい。なお、第１，第２充電側ダイオード３３Ａ，３３Ｂの組を除去する場合、上記（Ｃ１）で説明した第１充電側ループ経路に発生するＬＣ共振は抑制されない。

充電側通電素子，放電側通電素子は、ダイオード３３，３４に限ることはない。要は導通状態になるとそれぞれ充電電流，放電電流を流すように制御可能な素子であれば良い。
第１実施形態において、第１ゲート端子Ｇ１から第１オフ保持スイッチ３８Ａを介して第１エミッタ端子ＫＥ１に至るまでの放電経路における第１放電側ダイオード３４Ａの設置位置を変更してもよい。例えば、上記放電経路のうち第１オフ保持スイッチ３８Ａよりも第１エミッタ端子ＫＥ１側に第１放電側ダイオード３４Ａを設けてもよい。具体的には、短絡経路ＥＳにおいて、第１センス抵抗素子３７Ａの第２端との接続点よりも第１オフ保持スイッチ３８Ａ側に第１放電側ダイオード３４Ａを設けてもよい。この場合、第１放電側ダイオード３４Ａの電圧降下量が第１センス電圧の検出精度に及ぼす影響を排除できる。ちなみに、上記短絡経路において、第１センス抵抗素子３７Ａの第２端との接続点よりも第１エミッタ端子ＫＥ１側に第１放電側ダイオード３４Ａを設けてもよい。
なお、第１放電側ダイオード３４Ａについて上述した事項は、第２放電側ダイオード３４Ｂについても同様に適用できる。
オフ保持スイッチ３８は、必要に応じて設ければ良い。

インバータを構成する電圧制御型スイッチは、ＩＧＢＴに限らず例えばＮチャネルＭＯＳＦＥＴであってもよい。この場合、ＭＯＳＦＥＴのゲート及びソース間に容量Ｃｇｓが形成される。さらにこの場合、スイッチに逆並列に接続される還流ダイオードは、ＭＯＳＦＥＴのボディダイオードとしてもよいし、ＭＯＳＦＥＴに逆並列に接続された外付けのダイオードとしてもよい。
各アーム部を構成するスイッチの並列接続数は、２つに限らず３つ以上であってもよい。この場合、これらスイッチのうち、少なくとも２つのスイッチに逆並列接続された還流ダイオードに流れるリカバリ電流の流通完了タイミングが相違することにより、ＬＣ共振が発生する。

インバータは３相のものに限らず、２相又は４相以上のものであってもよい。要は、少なくとも２相分の上，下アーム部を備え、各相の上，下アーム部の接続点であるＯ端子が誘導性負荷によって接続されている構成であればよい。
駆動回路は、車両に搭載されるものに限らない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、３３Ａ，３３Ｂは第１，第２充電側ダイオード、３４Ａ，３４Ｂは第１，第２放電側ダイオード、３８Ａ，３８Ｂは第１，第２オフ保持スイッチ、５２〜５４は抵抗素子、ＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２は各アームスイッチ、ＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２は各アームダイオード、ＤｒＨ，ＤｒＬは駆動回路である。

Claims

逆並列に接続される還流ダイオード（ＤＨ１，ＤＨ２，ＤＬ１，ＤＬ２）を有する電圧制御型の半導体スイッチ（ＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２）が、複数並列接続されたものを駆動対象とし、
前記半導体スイッチの導通制御端子に接続される充電用端子及び放電用端子と、
前記複数の半導体スイッチそれぞれの導通制御端子に、前記半導体スイッチをオン状態に切り替える際に充電電流を流す充電スイッチ（３０）及び前記充電用端子を含む充電経路（Ｌｔ，Ｌｃｈ）と、
前記複数の半導体スイッチそれぞれの導通制御端子及び低電位側導通端子間に、前記半導体スイッチをオフ状態に切り替える際に放電電流を流す放電スイッチ（３６）及び前記放電用端子を含む放電経路（Ｌｄｉｓ）と、
前記導通制御端子及び低電位側導通端子を含み前記充電経路の一部を形成する充電側ループ経路に配置され、導通状態になると前記充電電流を流す充電側通電素子（３３Ａ，３３Ｂ）と、
前記導通制御端子及び低電位側導通端子を含み前記放電経路の一部を形成する放電側ループ経路に配置され、導通状態になると前記放電電流を流す放電側通電素子（３４Ａ，３４Ｂ，５１Ａ，５１Ｂ）と、
前記充電側通電素子の電流入力端子又は前記放電側通電素子の電流出力端子に接続される電圧検出部（５５Ａ，５５Ｂ）と、
前記充電側通電素子又は前記放電側通電素子に並列接続される抵抗素子（５２Ａ，５２Ｂ）とを備え、
少なくとも、前記充電スイッチ，前記放電スイッチ及び前記電圧検出部が駆動ＩＣ（ＤｒＨ，ＤｒＬ，ＤｒＬ＿Ａ，ＤｒＬ＿Ｂ，ＤｒＬ＿Ｃ）として構成されている半導体スイッチの駆動装置。
前記放電側通電素子は、ダイオードである請求項１記載の半導体スイッチの駆動装置。
前記電圧検出部は、前記放電側通電素子の電流出力端子と前記半導体スイッチの低電位側導通端子との間に接続される分圧回路（５３，５４）を備え、
前記分圧回路を短絡する経路を形成するオフ保持経路（Ｌｏｆｆ）を備える請求項１又は２記載の半導体スイッチの駆動装置。
前記放電側通電素子は、前記オフ保持経路に配置され、前記放電電流が流れる方向に整流作用を有するオフ側通電素子である請求項３記載の半導体スイッチの駆動装置。
前記オフ保持経路に設けられ、前記分圧回路を短絡する際にオンされるオフ保持スイッチ（３８Ａ，３８Ｂ）を備える請求項４記載の半導体スイッチの駆動装置。
前記放電側通電素子は、前記放電側ループ経路が複数形成されている際に、それらの全てに配置されている請求項１から５の何れか一項に記載の半導体スイッチの駆動装置。
前記充電経路は、
電源（３１）に接続される電源経路（Ｌｔ）と、
この電源経路から分岐して、前記複数の半導体スイッチそれぞれの導通制御端子に接続される分岐経路（Ｌｃｈ）とを備え、
前記充電側通電素子は、前記分岐経路に配置されている請求項１から６の何れか一項に記載の半導体スイッチの駆動装置。
前記充電側通電素子は、ダイオード（３３Ａ，３３Ｂ）である請求項７記載の半導体スイッチの駆動装置。
前記充電側通電素子は、前記充電側ループ経路が複数形成されている際に、それらの全てに配置されている請求項１から８の何れか一項に記載の半導体スイッチの駆動装置。
並列接続された前記複数の半導体スイッチは、直列接続された上アーム部（２０Ｈ）及び下アーム部（２０Ｌ）のそれぞれを構成する請求項１から９の何れか一項に記載の半導体スイッチの駆動装置。
前記導通制御端子に入力される制御信号と、
前記電圧検出部により検出される電圧とに基づいて、前記導通制御端子がオープン状態になったことを検出するオープン判定部（６１Ａ，６１Ｂ）を備える請求項１から１０の何れか一項に記載の半導体スイッチの駆動装置。
前記駆動ＩＣ（ＤｒＬ＿Ａ，ＤｒＬ＿Ｂ，ＤｒＬ＿Ｃ）は、前記充電側通電素子，前記放電側通電素子及び前記並列接続される抵抗素子を含んで構成されている請求項１から１１の何れか一項に記載の半導体スイッチの駆動装置。