KR101968817B1 - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR101968817B1
KR101968817B1 KR1020170063563A KR20170063563A KR101968817B1 KR 101968817 B1 KR101968817 B1 KR 101968817B1 KR 1020170063563 A KR1020170063563 A KR 1020170063563A KR 20170063563 A KR20170063563 A KR 20170063563A KR 101968817 B1 KR101968817 B1 KR 101968817B1
Authority
KR
South Korea
Prior art keywords
gas
film
oxygen
temperature
substrate
Prior art date
Application number
KR1020170063563A
Other languages
English (en)
Other versions
KR20170135693A (ko
Inventor
가츠요시 하라다
유신 다카사와
사토시 시마모토
히로키 하타
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20170135693A publication Critical patent/KR20170135693A/ko
Application granted granted Critical
Publication of KR101968817B1 publication Critical patent/KR101968817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판 상에 형성하는 산화막의 막질을 향상시킨다. 제1 온도로 한 기판에 대하여 소정 원소를 포함하는 원료를 공급해서 기판 상에 소정 원소를 포함하는 막을 형성하는 성막 공정과, 제1 산소 함유 가스를 포함하는 분위기 하에서 기판의 온도를 제1 온도보다도 높은 제2 온도로 변경하는 승온 공정과, 제2 산소 함유 가스를 포함하는 분위기 하에서 기판의 온도를 제2 온도로 유지하여 막을 산화시키는 산화 공정을 동일한 처리실 내에서 행한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에, 실리콘(Si) 등의 소정 원소를 포함하는 산화막을 형성하는 성막 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 평 11-67747호 공보
본 발명의 목적은, 기판 상에 형성하는 산화막의 막질을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
제1 온도로 한 기판에 대하여 소정 원소를 포함하는 원료를 공급하여, 상기 기판 상에, 상기 소정 원소를 포함하는 막을 형성하는 성막 공정과,
제1 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제1 온도보다도 높은 제2 온도로 변경하는 승온 공정과,
제2 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제2 온도로 유지하여, 상기 막을 산화시키는 산화 공정,
을 동일한 처리실 내에서 행하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 산화막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도로서, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도로서, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 스텝의 가스 공급 시퀀스를 도시하는 도면이다.
도 5의 (a)는 본 발명의 일 실시 형태의 기판 처리 시퀀스를 도시하는 도면이며, (b) 및 (c)는 각각, 성막 스텝, 승온 스텝 및 산화 스텝을 실시한 후의 웨이퍼 표면의 단면 구조를 각각 도시하는 도면이다.
도 6의 (a)는 Si막 내에 포함되는 Si가 마이그레이션해서 응집되거나, Si막 내로부터 탈리되거나 하는 모습을 도시하는 도면이며, (b)는 Si막의 표면이 산화됨으로써 Si의 응집이나 탈리가 억제되는 모습을 도시하는 도면이다.
도 7은 SiO막의 표면 조도의 평가 결과를 도시하는 도면이다.
도 8의 (a) 및 (b)는 각각, SiO막의 표면의 AFM 화상을 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 3을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원 형상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸리어 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)과의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성되어 있다. 처리실(201)은, 복수매의 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 상류 방향에서부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류 방향에서부터 순서대로, MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 볼 때 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 제1 원료(원료 가스)로서, 소정 원소(주 원소)로서의 Si와 할로겐 원소를 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란이란, 할로겐기를 갖는 실란이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 제1 원료 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란 원료 가스를 사용할 수 있다. 클로로실란 원료 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 제2 원료(원료 가스)로서, 소정 원소(주 원소)로서의 Si를 포함하고 할로겐 원소 비함유의 실란 원료 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 제2 원료 가스로서는, 예를 들어 수소화규소 가스를 사용할 수 있다. 수소화규소 가스로서는, 예를 들어 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다.
가스 공급관(232a)으로부터는, 산소(O) 함유 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 본 명세서에서는, 후술하는 승온 스텝에서 공급하는 O 함유 가스를 제1 O 함유 가스라고도 칭하고, 또한 후술하는 산화 스텝에서 공급하는 O 함유 가스를 제2 O 함유 가스라고도 칭한다. 제1 O 함유 가스는, 웨이퍼(200) 상에 형성된 실리콘막(Si막)을 가열했을 때, Si막 내에 포함되는 Si의 이동(마이그레이션)이나, Si막으로부터의 Si의 탈리(서멀 에칭)를 억제하도록 작용한다. 제2 O 함유 가스는, 웨이퍼(200) 상에 형성된 Si막 전체를 산화시키는 산화 가스, 즉, O 소스로서 작용한다. 제1, 제2 O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 수소(H) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. H 함유 가스는, 그 단체에서는 산화 작용은 얻어지지 않지만, 특정한 조건 하에서 O 함유 가스와 반응함으로써 원자상 산소(atomic oxygen, O) 등의 산화종을 생성하여, 산화 처리의 효율을 향상시키도록 작용한다. 그 때문에, H 함유 가스는, O 함유 가스와 마찬가지로 산화 가스에 포함해서 생각할 수 있다. H 함유 가스로서는, 예를 들어 수소(H2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료(원료 가스) 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제2 원료(원료 가스) 공급계가 구성된다. 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1, 제2 O 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, H 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 하나, 또는, 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 공급 시스템의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 보트 엘리베이터(115)에 의해 시일 캡(219)을 강하시키고 있는 동안에, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히, 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히, 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히, 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 실리콘 산화막(SiO막)을 형성하는 기판 처리 시퀀스의 예에 대해, 도 4 내지 도 6을 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 5에 도시하는 기판 처리 시퀀스에서는,
제1 온도로 한 웨이퍼(200)에 대하여 DCS 가스, DS 가스를 공급하여, 웨이퍼(200) 상에 Si막을 형성하는 성막 스텝과,
O2 가스를 포함하는 분위기 하에서, 웨이퍼(200)의 온도를 제1 온도보다도 높은 제2 온도로 변경하는 승온 스텝과,
O2 가스를 포함하는 분위기 하에서, 웨이퍼(200)의 온도를 제2 온도로 유지하여, Si막을 산화시키는 산화 스텝,
을 동일한 처리실(201) 내에서 행한다.
상술한 성막 스텝에서는, 도 4에 가스 공급 타이밍을 나타내는 바와 같이,
웨이퍼(200)에 대하여 DCS 가스를 공급하는 스텝 1과,
웨이퍼(200)에 대하여 DS 가스를 공급하는 스텝 2,
를 교대로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 Si막을 형성한다.
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)가 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 또는, 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 웨이퍼(200)의 표면에는, 단결정 Si가 노출된 상태로 되어 있다. 웨이퍼(200)의 표면의 일부에는, 예를 들어 SiO막, 실리콘 질화막(SiN막), 실리콘 산질화막(SiON막) 등의 절연막이 형성되어 있어도 된다.
웨이퍼(200)를 처리실(201) 내에 반입하기 전, 웨이퍼(200)의 표면은 불화수소(HF) 등에 의해 미리 세정된다. 단, 세정 처리 후, 웨이퍼(200)를 처리실(201) 내에 반입할 때까지의 동안에, 웨이퍼(200)의 표면은 일시적으로 대기에 노출된다. 그 때문에, 처리실(201) 내에 반입되는 웨이퍼(200)의 표면의 적어도 일부에는, 자연 산화막(SiO막)이 형성된다. 자연 산화막은, 웨이퍼(200)의 표면, 즉, 노출된 단결정 Si의 일부를 성기게(아일랜드 형상으로) 덮도록 형성되는 경우도 있고, 또한 노출된 단결정 Si의 전역을 연속적으로(비 아일랜드 형상으로) 덮도록 형성되는 경우도 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 항상 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 보트(217) 및 웨이퍼(200)의 회전은, 적어도, 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 다음의 2개의 스텝, 즉, 스텝 1, 2를 순차적으로 실행한다.
[스텝 1]
이 스텝에서는, 웨이퍼(200)에 대하여 DCS 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DCS 가스가 공급된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, DCS 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 또한, 노즐(249b) 내에의 DCS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
웨이퍼(200)에 대하여 DCS 가스를 공급함으로써, DCS에 의한 트리트먼트 효과를 발생시켜, 이하의 처리를 진행시킬 수 있다. 즉, 전기 음성도가 큰 Cl을 포함하는 DCS를 웨이퍼(200)의 표면에 대하여 공급함으로써, 웨이퍼(200)의 표면에 형성된 자연 산화막에서의 O와, DCS에서의 Cl을 만나게 하여, 자연 산화막에 포함되는 Si-O 결합을 절단할 수 있다. 즉, DCS가 갖는 극성에 의해, 단결정 Si의 표면을 종단하고 있는 Si-O 결합을 절단할 수 있다. 또한, DCS로부터 분리함으로써 생성된 미량의 Cl-(Cl 이온)에 의해, 단결정 Si의 표면을 종단하고 있는 Si-O 결합을 절단할 수도 있다. 이들에 의해, 단결정 Si의 표면에서, Si의 미 결합손을 발생시키고, 후술하는 호모에피택셜 성장이 진행되기 쉬운 환경을 마련하는 것이 가능하게 된다. 웨이퍼(200)의 표면에서는, 상술한 반응이 진행됨으로써, 표면에 형성된 자연 산화막이 제거되어, 단결정 Si의 표면이 노출된다. 이와 같이, DCS 가스는, 단결정 Si의 표면으로부터 자연 산화막을 제거하는 클리닝 가스(세정 가스)로서 작용한다. 웨이퍼(200)의 표면에 SiO막 등이 형성되어 있는 경우에는, 상술한 트리트먼트 효과에 의해, SiO막 등의 표면에 Si의 흡착 사이트가 형성된다.
상술한 트리트먼트 효과에 의해, 웨이퍼(200)의 표면에서 호모에피택셜 성장이 진행되기 쉬운 환경이 마련되면, 밸브(243a)를 폐쇄하여, DCS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 채로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 상술한 반응에 기여한 후의 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)는 개방한 채로 두고, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용한다.
[스텝 2]
스텝 1이 종료된 후, 웨이퍼(200)에 대하여 DS 가스를 공급한다. 이 스텝에서는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행함으로써, 가스 공급관(232b) 내에 DS 가스를 흘린다. 가스 공급관(232b) 내를 흐른 DS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DS 가스가 공급된다.
웨이퍼(200)에 대하여 DS 가스를 공급함으로써, 웨이퍼(200)의 표면에 Si층을 성장시킬 수 있다. 즉, 스텝 1을 행함으로써 형성된 Si의 미 결합손에 DS에 포함되는 Si를 결합시켜, 웨이퍼(200)의 표면 상에 Si 결정의 핵을 형성하고, Si 결정을 기상 에피택셜 성장시킬 수 있다. 이 성장은, 호모에피택셜 성장이 된다. 호모에피택셜 성장에서는, 하지가 되는 결정 상에, 이 결정과 동일한 격자 상수를 갖고, 동일한 재료로 이루어지는 결정이, 동일한 결정 방위에서 성장하기 때문에, 결함이 적은 양질의 결정을 얻을 수 있다. 이상의 처리를 행함으로써, 웨이퍼(200)의 표면 상에, Si 단결정으로 이루어지는 Si층이 형성된다. 웨이퍼(200)의 표면 상에 SiO막 등이 형성되어 있는 경우에는, 상술한 트리트먼트 효과에 의해 SiO막 등의 표면에 형성된 Si의 흡착 사이트에, DS에 포함되는 Si를 흡착시킬 수 있다. 이 경우, SiO막 상에, 아몰퍼스, 폴리, 또는 아몰퍼스와 폴리와의 혼정 상태의 Si막이 형성되게 된다.
Si층의 형성이 완료되면, 밸브(243b)를 폐쇄하여, DS 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 상술한 반응에 기여한 후의 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
스텝 2를 행하면, Si층의 표면의 적어도 일부가, DS 가스에 포함되는 Si-H 결합에 의해 종단된 상태로 되는 경우가 있다. Si층의 표면을 종단하는 Si-H 결합은, 다음 스텝 1에서 웨이퍼(200)에 대하여 DCS 가스를 공급함으로써 절단할 수 있다. 즉, DCS로부터 분리함으로써 생성된 미량의 Cl-에 의해, Si층의 표면을 종단하고 있는 Si-H 결합을 절단할 수 있다. 이에 의해, Si층의 표면에 Si의 미결합손을 형성할 수 있어, 호모에피택셜 성장이 진행되기 쉬운 환경을 다시 마련하는 것이 가능하게 된다. 이에 의해, 다음 스텝 2에서, 상술한 Si층의 형성이 지체없이 개시되게 된다.
또한, 스텝 2를 행하면, 웨이퍼(200)의 표면에서 Si가 이상 성장하는 경우가 있다. 예를 들어, 스텝 2를 행하면, 웨이퍼(200)의 표면에 흡착된 Si가 국소적으로 응집되거나 하여, Si층의 표면에 요철 구조가 형성되는 경우가 있다. 단, 이 이상 성장한 Si는, 다음 스텝 1에서 웨이퍼(200)에 대하여 DCS 가스를 공급함으로써 제거할 수 있다. 즉, DCS로부터 분리함으로써 생성된 미량의 Cl-에 의해, 이상 성장한 Si에 포함되는 Si-Si 결합을 절단하고, 이상 성장한 Si를 에칭하는 것이 가능하게 된다. 이에 의해, Si층의 표면을 평활화시켜, 결과적으로, 최종적으로 형성되는 Si막의 표면 조도 등을 향상시키는 것이 가능하게 된다. 여기서 표면 조도란, 웨이퍼 면내에서의 막의 고저차를 의미하고 있으며(표면 조도와 동의이며), 그 값이 작을수록 표면이 평활한 것을 나타내고 있다. 즉, 표면 조도가 향상된다는 것은, 막의 고저차가 작아지고, 표면의 평활도가 향상되는 것을 의미한다.
여기에서 나타낸 각 효과는, DCS에 의한 트리트먼트 효과에 포함해서 생각할 수 있다.
[소정 횟수 실시]
상술한 스텝 1, 2를, 교대로, 즉, 동기시키지 않고 비동시에 행하는 사이클을 소정 횟수(n회(n은 1 이상의 정수)) 행한다. 이에 의해, 웨이퍼(200)의 표면 상에 Si막을 형성할 수 있다.
Si막은, 웨이퍼(200)의 표면 상에 형성된 Si층을 하지로 해서, Si 결정이 에피택셜 성장함으로써 형성된다. Si막의 결정 구조는, 하지의 결정성을 계승한 단결정이 된다. 즉, Si막은, 하지의 단결정 Si와 동일한 재료에 의해 구성되어, 동일한 격자 상수, 동일한 결정 방위를 갖는 단결정 Si막(에피택셜 Si막)이 된다. Si막을 형성할 때, 상술한 트리트먼트 효과를 적정하게 발휘시킴으로써, 이 막을 산화시킴으로써 최종적으로 얻어지는 SiO막을, 핀 홀이나 막 파괴(이하, 이들을 총칭해서 막 파괴 등이라고도 칭함)가 적은 치밀한 막으로 할 수 있어, HF에 대한 내성(에칭 내성)이 높은 막으로 하는 것이 가능하게 된다. 또한, 핀 홀이란, 막에 대하여 에칭 가스나 에칭액 등의 에천트를 공급했을 때, 이 막의 하지측을 향해서 에천트가 침입해 가는 경로를 말한다. 또한, 막 파괴란, 예를 들어 핀 홀보다도 큰 스케일로 발생하는 결함을 말한다. 막 파괴 등은, 막의 막 두께를 얇게 하는 경우에 특히 발생하기 쉬워진다. 그 때문에, 트리트먼트 효과를 발생시키는 기술적 의의는, 최종적으로 형성되는 SiO막의 막 두께를 얇게 하는 경우나, 최종적으로 형성되는 SiO막에 에칭 내성 등의 가공 내성이 요구되는 경우에, 특히 커진다고 할 수 있다.
이하, 성막 스텝의 처리 조건에 대해서 설명한다. 여기에 나타내는 조건은, 상술한 트리트먼트 효과를 적정하게 발휘시키는 것이 가능한 조건이기도 하다.
DCS 가스, DS 가스의 공급 유량은, 각각 예를 들어 10 내지 1000sccm의 범위 내의 유량으로 한다. DCS 가스, DS 가스의 공급 시간은, 각각 예를 들어 1 내지 600초의 범위 내의 시간으로 한다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각 예를 들어 0 내지 10000sccm의 범위 내의 유량으로 한다. N2 가스를 비공급으로 함으로써, 각 원료 가스의 분압을 높이어, 층질을 변화시키는 것이 가능하게 된다.
웨이퍼(200)의 온도(제1 온도)(T1)는, 예를 들어 250 내지 600℃, 바람직하게는 350 내지 450℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(제1 압력)(P1)은, 예를 들어 0.1 내지 20Torr(13.3 내지 2660Pa)의 범위 내의 압력으로 한다.
T1이 250℃ 미만으로 되거나, P1이 0.1Torr 미만으로 되거나 하면, 스텝 1에서 웨이퍼(200)에 대하여 공급되는 Cl-나 DCS의 양이 부족하여, 상술한 트리트먼트 효과를 얻지 못하게 되는 경우가 있다. 또한, 스텝 2에서 웨이퍼(200)에 대하여 공급되는 DS가 분해되기 어려워져, 웨이퍼(200) 상에의 Si층의 형성이 곤란해지는 경우가 있다. T1을 250℃ 이상으로 하거나, P1을 0.1Torr 이상으로 하거나 함으로써, 이들 과제를 해소할 수 있어, 실용적인 성막 레이트로 Si막을 형성하는 것이 가능하게 된다. T1을 350℃ 이상으로 함으로써 이들 과제를 보다 확실하게 해소할 수 있어, Si막의 성막 레이트를 더욱 높이는 것이 가능하게 된다.
T1이 600℃를 초과하거나, P1이 20Torr를 초과하거나 하면, 스텝 1에서는, DCS에 포함되는 Si가 웨이퍼(200) 상에 퇴적되는 경우가 있다. 이 경우, 단결정 Si의 표면으로부터 자연 산화막이 제거되기 전에 Si가 퇴적되고, 단결정 Si 상(자연 산화막 상)에서는, 에피택셜 성장이 진행되지 않고, 아몰퍼스 Si막이나 폴리 Si막이 성장하는 경우가 있다. 또한, DCS의 극성 등을 이용한 상술한 트리트먼트 효과를 얻지 못하게 되는 경우가 있다. 또한, 스텝 2에서는, 과잉의 기상 반응이 발생함으로써, Si층의 두께의 균일성이나 단차 피복성이 악화하는 경우가 있다. 또한, 처리실(201) 내에 발생하는 파티클의 양이 증가하는 경우도 있다. T1을 600℃ 이하로 하거나, P1을 20Torr 이하로 하거나 함으로써, 이들 과제를 해소할 수 있어, 웨이퍼(200) 상에 면내 막 두께 균일성이나 단차 피복성이 양호한 고품질 에피택셜 Si막을 형성하는 것이 가능하게 된다. T1을 450℃ 이하로 함으로써, 이들 과제를 보다 확실하게 해소할 수 있어, Si막의 막질을 더욱 향상시키는 것이 가능하게 된다.
제1 원료 가스로서는, DCS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란 원료 가스를 사용할 수 있다. 스텝 1에서, 웨이퍼(200) 상에의 Si의 퇴적을 억제하면서, Si-O 결합의 절단 반응을 촉진시키기 위해서는, 제1 원료 가스로서, 1분자 중에 포함되는 Si의 수가 적고, 1분자 중에 포함되는 Cl의 수가 많은 할로실란 원료 가스를 사용하는 것이 바람직하다. 또한, 스텝 1에서, Si-O 결합의 절단 반응을 적정하게 억제하기 위해서는, 1분자 중에 포함되는 Cl의 수가 적은 할로실란 원료 가스를 사용하는 것이 바람직하다.
제2 원료 가스로서는, DS 가스 외에, 모노실란(SiH4, 약칭: MS) 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스, 펜타실란(Si5H12) 가스, 헥사실란(Si6H14) 가스 등의 수소화규소 가스, 즉, 할로겐 원소 비함유의 실란 원료 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(제1 애프터 퍼지)
Si막의 형성이 완료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(제1 애프터 퍼지). 제1 애프터 퍼지를 행함으로써, 후술하는 승온 스텝에서 처리실(201) 내에 O2 가스가 공급되었을 때, 처리실(201) 내에서 기상 반응이 발생하여, 파티클이 발생하는 것을 억제하는 것이 가능하게 된다.
(승온 스텝)
처리실(201) 내의 퍼지가 완료되면, 후술하는 산화 스텝의 실시에 앞서, 그 전 준비로서, 웨이퍼(200)의 온도를, 상술한 제1 온도(T1)보다도 높은 제2 온도(T2)로 변경한다. 그 후에 행하는 산화 스텝에서, O2 가스와 H2 가스를 사용한 산화 처리를 적정하게 진행시키기 위해서는, 또한 최종적으로 형성되는 SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도(계면 준위 밀도)를 작게 하기 위해서는, 웨이퍼(200)의 온도를, 예를 들어 700 내지 1000℃, 바람직하게는 700 내지 900℃의 범위 내의 온도로 승온시킬 필요가 있다.
단, 여기에 나타낸 온도 조건은, O 비함유의 분위기 하에서는, 웨이퍼(200) 상에 형성된 Si막에 포함되는 Si의 마이그레이션, 및, Si막의 서멀 에칭 중, 적어도 어느 하나가 현저하게 발생할 수 있는 온도이다. 도 6의 (a)에, 기판 상에 형성된 Si막을 700℃ 이상의 온도로 가열했을 때, Si막을 구성하는 Si가 마이그레이션해서 응집되거나, Si막의 표면이 서멀 에칭되어 Si가 탈리되거나 하는 모습을 나타낸다. 이들 현상은, 최종적으로 형성되는 SiO막의 표면에 요철 구조를 발생시켜, 그 표면 조도를 악화시키는 요인이 된다.
그래서, 본 실시 형태에서는, 이러한 현상의 발생을 억제하도록, 승온 스텝을, O2 가스를 포함하는 분위기 하에서 행하도록 하고 있다. 구체적으로는, 웨이퍼(200)의 승온을 개시함과 함께, 밸브(243a, 243c, 243d)의 개폐 제어를, 상술한 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행하여, 가스 공급관(232a) 내에 O2 가스를 흘린다. 가스 공급관(232a) 내를 흐른 O2 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다. 웨이퍼(200)에 대한 O2 가스의 공급은, 웨이퍼(200)의 승온을 개시하기 전에 시작해도 되고, 또한 웨이퍼(200)의 승온을 개시한 후에 시작해도 된다.
O2 가스를 포함하는 분위기 하에서 승온 스텝을 행함으로써, 웨이퍼(200) 상에 형성된 Si막의 표면을 산화시켜, 실리콘 산화층(SiO층)으로 개질(변화)시킬 수 있다. 이에 의해, 표면 조도의 악화 요인이 되는 Si의 응집이나 탈리를 억제하는 것이 가능하게 된다. 이것은, Si막의 표면에서 Si와 결합한 O가, Si의 응집이나 탈리를 막는 저해 요소로서 작용하기 때문이라고 생각된다. 도 6의 (b)에, 기판 상에 형성된 Si막을 O2 가스의 분위기 하에서 700℃ 이상의 온도로 가열했을 때, 이 막의 표면이 산화됨으로써, Si의 응집이나 탈리가 억제되는 모습을 나타낸다. 이와 같이, Si막의 표면을 산화시킴으로써, 최종적으로 형성되는 SiO막의 표면 조도의 악화를 피하는 것이 가능하게 된다.
승온 스텝에서는, Si막의 전체를 산화시키지 않고, Si막의 표면만을 산화시키도록 하는 것이 바람직하다. 도 5의 (b)에 도시한 바와 같이, 승온 스텝에서 Si막의 전체를 산화시킨 경우에는, 그 후에 산화 스텝을 실시함으로써, 하지인 웨이퍼(200)의 표면뿐만 아니라, 표면보다도 심층의 넓은 영역이 산화되어버리는 경우가 있다. 이에 반해, 도 5의 (c)에 도시한 바와 같이, 승온 스텝에서 Si막의 표면만을 산화시킨 경우에는, 그 후에 산화 스텝을 실시해도, 하지인 웨이퍼(200)의 산화량을, 그 표면을 약간 산화시키는 정도에 그치는 것이 가능하게 된다. 또한, 산화 스텝을 실시했을 때, 하지인 웨이퍼(200)의 표면을 약간 산화시킴으로써, 웨이퍼(200)의 표면을 산화시키지 않는 경우에 비해, SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도를 작게 하는 것이 가능하게 된다.
이하, 승온 스텝의 처리 조건에 대해서 설명한다. 여기에 나타내는 조건은, Si의 응집이나 탈리를 억제하는 것이 가능한 조건이며, 또한 Si막의 전체를 산화시키지 않고, 그 표면만을 산화시키는 것이 가능한 조건이기도 하다.
O2 가스의 공급 유량(제1 유량)(F1)은, 예를 들어 10 내지 10000sccm의 범위 내의 유량으로 한다. 승온 스텝에서 Si막의 표면만을 산화시키기 위해서는, F1을, 그 후에 행하는 산화 스텝에서의 O2 가스의 공급 유량(제2 유량)(F2) 이하의 유량으로 하는(F1≤≤F2) 것이 바람직하고, F2보다도 작은 유량으로 하는(F1<F2) 것이 보다 바람직하다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각 예를 들어 0 내지 10000sccm의 범위 내의 유량으로 한다.
처리실(201) 내의 압력(제2 압력)(P2)은, 예를 들어 0.1 내지 100Torr(13.3 내지 13300Pa)의 범위 내의 압력으로 한다. 승온 스텝에서 Si막의 서멀 에칭을 억제하기 위해서는, P2를, 그 후에 행하는 산화 스텝에서의 처리실(201) 내의 압력(제3 압력)(P3)보다도 큰 압력으로 하는(P2>P3) 것이 바람직하고, 또한 상술한 P1보다도 큰 압력으로 하는(P2>P1) 것이 바람직하다.
승온 스텝에서는, Si막을, 그 최표면으로부터 0.05nm 이상 1nm 이하, 바람직하게는 0.1nm 이상 0.5nm 이하, 보다 바람직하게는 0.2nm 이상 0.5nm 이하의 깊이에 걸쳐 산화시킨다. 이 깊이가 0.05nm 미만이면, 웨이퍼(200)를 승온시켰을 때, Si의 응집이나 탈리를 억제할 수 없게 되는 경우가 있다. 또한, 후술하는 산화 스텝을 실시했을 때, 하지인 웨이퍼(200)의 표면을 약간 산화시킬 수 없어, SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도가 커져버리는 경우도 있다. 이 깊이를 0.05nm 이상의 깊이로 함으로써, 이들 과제를 해소하는 것이 가능하게 된다. 이 깊이를 0.1nm 이상, 나아가 0.2nm 이상의 깊이로 함으로써, 이들 과제를 보다 확실하게 해소하는 것이 가능하게 된다. 또한, 이 깊이가 1nm를 초과하면, 그 후에 산화 스텝을 실시함으로써, 하지인 웨이퍼(200)의 표면이 깊이 방향에 걸쳐 광범위하게 산화되어버리는 경우가 있다. 이 깊이를 1nm 이하, 나아가 0.5nm 이하의 깊이로 함으로써, 웨이퍼(200)의 과잉의 산화를 억제하는 것이 가능하게 된다.
제1 O 함유 가스로서는, O2 가스 외에, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스 등의 질소(N)를 포함하는 가스를 사용할 수 있다. 이러한 N을 포함하는 O 함유 가스는, 후술하는 산화 스텝에서 사용하는 제2 O 함유 가스보다도 산화력이 작은 가스이다. 그 때문에, 제1 O 함유 가스로서 이들 가스를 사용함으로써 Si막의 표면만을 산화시키는 것을 용이하게 행할 수 있게 된다.
불활성 가스로서는, N2 가스 외에, 상술한 각종 희가스를 사용할 수 있다.
(산화 스텝)
웨이퍼(200)의 온도가 상술한 제2 온도에 도달해서 안정되면, O2 가스를 포함하는 분위기 하에서, 웨이퍼(200)의 온도를 제2 온도로 유지하고, 표면에 SiO층이 형성된 Si막(이하, 간단히 Si막이라고도 칭함)의 전체를 산화시킨다. 구체적으로는, 히터(207)의 출력을 조정해서 웨이퍼(200)의 온도를 제2 온도로 유지한 상태에서, 밸브(243a, 232b)를 개방하여, 처리실(201) 내에 O2 가스와 H2 가스를 따로따로 공급한다. O2 가스와 H2 가스는 처리실(201) 내에서 혼합해서 반응하고, 그 후, 배기관(231)으로부터 배기된다. 이때, 밸브(243c, 243d)를 개방하여, 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
O2 가스 및 H2 가스를 처리실(201) 내에 공급함으로써, O2 가스 및 H2 가스는, 가열된 감압 분위기 하에서 논 플라즈마로 열적으로 활성화(여기)되어 반응하고, 그에 의해, 원자상 산소(O) 등의 산소를 포함하는 수분(H2O) 비함유의 활성종(산화종)이 생성된다. 그리고, 주로 이 산화종에 의해, Si막의 전체에 대하여 산화 처리가 행하여진다. 이 산화종이 갖는 에너지는, Si막 내에 포함되는 Si-Cl 결합, Si-H 결합 등의 결합 에너지보다도 높기 때문에, 이 산화종의 에너지를 Si막에 부여함으로써, Si막 내에 포함되는 Si-Cl 결합, Si-H 결합 등은 분리된다. Si와의 결합이 분리된 H, Cl 등은 막 내로부터 제거되어, Cl2, HCl 등으로서 배출된다. 또한, H, Cl 등과의 결합이 절단됨으로써 남은 Si의 결합손은, 산화종에 포함되는 O와 결부되어, Si-O 결합이 형성된다. 이와 같이 하여, 웨이퍼(200) 상에 형성된 Si막은, 그 전체가, Cl 등의 불순물의 함유량이 매우 적은 양질의 SiO막으로 변화된다(개질된다). 이 산화 처리에 의하면, O2 가스를 단독으로 공급하는 경우나 수증기(H2O 가스)를 공급하는 경우에 비해, 산화력을 대폭 향상시킬 수 있다. 즉, 감압 분위기 하에서 O2 가스에 H2 가스를 첨가함으로써, O2 가스 단독 공급의 경우나, H2O 가스를 공급하는 경우에 비해, 대폭적인 산화력 향상 효과가 얻어진다.
또한, 산화 스텝에서는, 상술한 바와 같이 Si막의 전체를 SiO막으로 개질시킬 뿐만 아니라, 하지인 웨이퍼(200)의 표면을 약간 산화시키도록 하는 것이 바람직하다. 구체적으로는, 웨이퍼(200)의 표면을, SiO막과의 계면(웨이퍼(200)의 최표면)으로부터 예를 들어 0.05nm 이상 1nm 이하, 바람직하게는 0.1nm 이상 0.5nm 이하, 보다 바람직하게는 0.2nm 이상 0.5nm 이하의 깊이에 걸쳐 산화시키도록 하는 것이 바람직하다. 이에 의해, 최종적으로 형성되는 SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도를 작게 하는 것이 가능하게 된다. 또한, 승온 스텝에서의 Si막의 산화량을 상술한 바와 같이 제어함으로써, 이러한 웨이퍼(200)의 산화량을 실현하는 것이 가능하게 된다.
이하, 산화 스텝의 처리 조건에 대해서 설명한다. 여기에 나타내는 조건은, Si막의 전체를 충분히 산화시키는 것이 가능한 조건이며, 또한 하지인 웨이퍼(200)의 표면을 약간 산화시키는 것이 가능한 조건이기도 하다.
O2 가스의 공급 유량(F2)은, 상술한 바와 같이, F1 이상, 바람직하게는 F1보다도 큰 유량이며, 예를 들어 500 내지 20000sccm의 범위 내의 유량으로 한다. H2 가스의 공급 유량은, 예를 들어 500 내지 20000sccm의 범위 내의 유량으로 한다. 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각 예를 들어 0 내지 10000sccm의 범위 내의 유량으로 한다.
웨이퍼(200)의 온도(T2)는, 상술한 바와 같이, 예를 들어 700 내지 1000℃, 바람직하게는 700 내지 900℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(P3)은, 예를 들어 0.1 내지 20Torr(13.3 내지 2660Pa), 바람직하게는 0.1 내지 3Torr(13.3 내지 399Pa)의 범위 내의 압력으로 한다.
T2가 700℃ 미만으로 되거나, P3이 0.1Torr 미만으로 되거나 하면, 절연 특성이나 에칭 내성이 부족하거나 하는 등, 최종적으로 형성되는 SiO막의 절연막으로서의 막질이 저하되는 경우가 있다. 또한, SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도가 커지는 경우도 있다. T2를 700℃ 이상으로 하거나, P3을 0.1Torr 이상으로 하거나 함으로써, 이들 과제를 해소하는 것이 가능하게 된다.
T2가 1000℃를 초과하거나, P3이 20Torr를 초과하거나 하면, O2 가스와 H2 가스와의 반응에 의해 발생한 산화종이 실활됨으로써, 웨이퍼(200)에 대하여 공급되는 산화종의 양이 부족하여, Si막의 산화가 불충분해지는 경우가 있다. 또한, 웨이퍼(200)가 받는 열 대미지가 증가하는 경우도 있다. T2를 1000℃ 이하로 하거나, P3을 20Torr 이하로 하거나 함으로써, 상술한 과제를 해소하는 것이 가능하게 된다. T2를 900℃ 이하로 하거나, P3을 3Torr 이하로 하거나 함으로써, 상술한 과제를 보다 확실하게 해소하는 것이 가능하게 된다.
제2 O 함유 가스로서는, O2 가스 외에, 오존(O3) 가스, 원자상 산소(O), 산소 라디칼(O*), 및 수산기 라디칼(OH*) 등을 사용할 수 있다. 이들 가스는, 승온 스텝에서 예시한 N을 포함하는 O 함유 가스보다도 산화력이 큰 가스이다. 그 때문에, 제2 O 함유 가스로서 이들 가스를 사용함으로써 Si막의 전체를 충분히 산화시키는 것을 용이하게 행할 수 있게 된다.
이와 같이, 제1 O 함유 가스와 제2 O 함유 가스는, 동일한 분자 구조(화학 구조)를 갖는 가스이어도 되고, 또한 상이한 분자 구조를 갖는 가스이어도 된다. 제1 O 함유 가스와 제2 O 함유 가스를 동일한 머터리얼로 하는 경우에는, 가스 공급계의 구조를 간소화시킬 수 있어, 기판 처리 장치의 제조 비용이나 메인터넌스 비용을 저감시키는 것이 가능하게 되는 점에서, 바람직하다. 또한, 제1 O 함유 가스와 제2 O 함유 가스를 상이한 머터리얼로 하는 경우, 예를 들어 제1 O 함유 가스로서 제2 O 함유 가스보다도 산화력이 약한 머터리얼을 사용하는 경우에는, 승온 스텝에서의 Si막의 과잉의 산화를 억제하는 것이 가능하게 됨과 함께, 산화 스텝에서 Si막의 전체를 충분히 산화시키는 것이 가능하게 되는 점에서, 바람직하다.
H 함유 가스로서는, H2 가스 외에, 중수소(D2) 가스 등을 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, 상술한 각종 희가스를 사용할 수 있다.
(제2 애프터 퍼지 및 대기압 복귀)
Si막의 전체를 SiO막으로 개질시킨 후, 밸브(243a, 243b)를 폐쇄하여, O2 가스 및 H2 가스의 공급을 각각 정지한다. 그리고, 상술한 제1 애프터 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스나 반응 부생성물을 처리실(201) 내로부터 제거한다(제2 애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 웨이퍼(200) 상에, 단차 피복성, 면내 막 두께 균일성이 우수하고, 표면 조도가 매우 양호한 SiO막을 형성하는 것이 가능하게 된다.
왜냐하면, 본 실시 형태의 성막 스텝에서는, DCS에 의한 트리트먼트 효과에 의해, 에피택셜 성장을 웨이퍼(200)의 표면 전역에 걸쳐 지체 없이 개시시키는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 Si막을, 단차 피복성, 면내 막 두께 균일성이 우수하고, 표면 조도가 매우 양호한 막으로 하는 것이 가능하게 된다. 또한, 본 실시 형태에 따르면, 성막 스텝을 실시한 후, 승온 스텝을, O2 가스를 포함하는 분위기 하에서 실시하도록 하고 있다. 이에 의해 Si막의 표면을 산화시켜, 표면 조도 등의 악화 요인이 되는 승온 시의 Si의 응집이나 탈리를 억제하는 것이 가능하게 된다. 결과로서, 최종적으로 형성되는 SiO막을, 표면 조도 등이 매우 양호한 상태 그대로 유지하는 것이 가능하게 된다.
또한, 표면 조도가 양호한 SiO막 상에 형성되는 전극막은, SiO막과의 계면이 평활한 상태가 된다. 그 때문에, 전극막에 전압을 인가했을 때, SiO막과의 계면에 발생하는 전계의 국소적인 집중을 회피하는 것이 가능하게 된다. 또한, 표면 조도가 양호한 SiO막은, 국소적으로 막 두께가 얇은 개소가 존재하지 않고, 면내 전역에 걸쳐 일정 이상의 막 두께를 갖게 된다. 이들에 의해, 본 실시 형태에서 형성되는 SiO막은, 높은 절연 특성을 갖는 절연막으로서 적합하게 사용하는 것이 가능하게 된다.
(b) 승온 스텝에서의 처리실(201) 내의 압력(P2)을, 산화 스텝에서의 처리실(201) 내의 압력(P3)보다도 높게 함(P2>P3)으로써, 승온 스텝에서의 Si막의 서멀 에칭(Si의 탈리)을 더욱 억제할 수 있다. 결과로서, 최종적으로 형성되는 SiO막을, 표면 조도 등이 매우 양호한 상태 그대로 유지하는 것을, 보다 확실하게 행할 수 있게 된다. P2를, 성막 스텝에서의 처리실(201) 내의 압력(P1)보다도 높게 함(P2>P1)으로써도, 마찬가지의 효과가 얻어진다.
(c) 본 실시 형태에서는, 웨이퍼(200)의 표면을 직접 산화시키는 것이 아니라, 웨이퍼(200) 상에 퇴적시킨 Si막을 산화시키므로, 웨이퍼(200)의 표면에의 O의 확산을 억제하는 것이 가능하게 된다. 또한, 본 실시 형태와 같이, 승온 스텝에서 Si막의 표면만을 산화시키도록 하면, 그 후에 행하는 산화 스텝에서, 웨이퍼(200)의 표면의 산화량을, 그 표면을 약간 산화시키는 정도로 그치는 것도 가능하게 된다. 즉, 본 실시 형태의 성막 방법에 의하면, 하지인 웨이퍼(200)의 산화량을 아주 약간에 그치는 등, 웨이퍼(200)의 산화량의 제어 윈도우를 대폭 확장하는 것이 가능하게 된다. 이에 반해, 웨이퍼(200)의 표면을 직접 산화시키는 열산화법이나, 웨이퍼(200)에 대하여 원료 가스와 산화 가스를 교대로 공급하는 일반적인 교대 공급법에서는, 이러한 웨이퍼(200)의 산화량 제어를 행하는 것은 곤란해지는 경향이 있다.
(d) 본 실시 형태와 같이, 스텝 1, 2를 비동시에 행하는 교대 공급법에 의해 Si막을 형성한 후, 이 막의 전체를 산화시켜서 SiO막을 형성하는 경우에는, 원료 가스와 산화 가스를 동시에 공급하는 동시 공급법에 의해 SiO막을 형성하는 경우보다도, SiO막의 단차 피복성, 막 두께 제어성, 면내 막 두께 균일성 등을 향상시키는 것이 가능하게 된다. 이러한 성막 방법은, 성막 처리의 하지면이, 라인 앤 스페이스 형상, 홀 형상, 핀 형상 등의 3D 구조를 갖는 경우에 특히 유효하다.
(e) 산화 스텝을, 성막 시의 온도(제1 온도)보다도 높은, 예를 들어 700℃ 이상의 온도(제2 온도) 하에서 행하므로, 비교적 저온에서 형성된 Si막에 대하여 적정한 열처리를 가할 수 있어, 최종적으로 형성되는 SiO막을, 절연 특성이나 에칭 내성이 높은 양질의 절연막으로 하는 것이 가능하게 된다. 또한, 이 열처리에 의해, SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도를 작게 하는 것도 가능하게 된다. 또한, 산화 스텝에서, 웨이퍼(200)의 표면을 약간 산화시키는 경우에는, 웨이퍼(200)의 표면을 산화시키지 않는 경우에 비해, SiO막과 웨이퍼(200)와의 사이의 계면 전자 트랩 밀도를 더욱 작게 하는 것도 가능하게 된다.
(f) 산화 스텝에서는, O2 가스와 H2 가스와의 반응에 의해 발생시킨 산화력이 매우 높은 산화종을 사용해서 산화 처리를 행하므로, Si막의 전체를 충분히 산화시킬 수 있어, 최종적으로 얻어지는 SiO막을, 불순물의 함유량이 매우 적고, 절연 특성이나 에칭 내성이 매우 높은 양질의 절연막으로 하는 것이 가능하게 된다.
(g) 성막 스텝부터 산화 스텝까지의 일련의 스텝을, 동일한 처리실(201) 내에서 In-Situ로 행하므로, 기판 처리 도중, 웨이퍼(200)가 대기 폭로되어버리지 않고, 웨이퍼(200)를 진공 하에 둔 채 일관되게 기판 처리를 행하는 것이 가능하게 된다. 결과로서, 깨끗한 상태에서 기판 처리를 행할 수 있을 뿐 아니라, 산화량을 정밀하게 제어하는 등, 정밀하고 질이 높은 성막 처리를 행하는 것이 가능하게 된다. 또한, 일련의 스텝을 In-Situ로 행함으로써, 필요해지는 기판 처리 장치의 대수를 억제하여, 기판 처리 비용을 저감시키는 것도 가능하게 된다.
이에 반해, 성막 스텝과 산화 스텝을, 서로 다른 처리실 내에서 Ex-Situ로 행하는 경우, 기판 처리 도중, 즉, 성막 스텝 종료 후, 산화 스텝 개시 전까지의 사이에 웨이퍼(200)가 대기 폭로되어, Si막의 표면이 자연 산화되거나 오염되거나 하는 경우가 있다. 또한, 산화 스텝을 행하기 전에 Si막의 표면을 RCA 세정하면, Si막의 표면에 RCA 세정액의 성분을 포함하는 산화막이 형성되어버리는 경우도 있다. 이들 산화막의 막 두께, 막질의 제어는 곤란하므로, 산화 스텝을 행하기 전에 Si막의 표면을 HF 세정하는 것이 필요해지는 경우도 있다. 본 실시 형태에 따르면, 이러한 세정 스텝을 실시할 필요가 없어, 기판 처리의 생산성 저하를 피하는 것이 가능하게 된다.
(h) 상술한 효과는, 제1 원료 가스로서 DCS 가스 이외의 할로실란 원료 가스를 사용하는 경우나, 제2 원료 가스로서 DS 가스 이외의 수소화규소 가스를 사용하는 경우나, 제1, 제2 O 함유 가스로서 O2 가스 이외의 O 함유 가스를 사용하는 경우나, H 함유 가스로서 H2 가스 이외의 H 함유 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 기판 처리 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
상술한 바와 같이, 승온 스텝에서의 O2 가스의 공급은, 성막 스텝의 종료 후, 웨이퍼(200)의 승온을 개시하기 전에 시작해도 되고, 또한 웨이퍼(200)의 승온을 개시한 후에 시작해도 된다. 또한, 승온 스텝에서의 O2 가스의 공급은, 웨이퍼(200)의 승온이 완료될 때까지 계속해도 되고, 웨이퍼(200)의 승온이 완료되기 전에 정지해도 된다.
또한, O2 가스의 공급을, 웨이퍼(200)의 승온 개시 전에 시작하거나, 웨이퍼(200)의 승온 완료까지 계속하거나 할 경우에는, Si막의 표면을 승온 전에 확실하게 산화시켜, Si의 응집이나 탈리를 보다 확실하게 억제할 수 있게 되는 점에서, 바람직하다. 또한, O2 가스의 공급을, 웨이퍼(200)의 승온 개시 후에 시작하거나, 웨이퍼(200)의 승온 완료 전에 정지하거나 하는 경우에는, Si막의 과잉의 산화를 억제하여, 그 표면만을 산화시키는 것을 용이하게 행할 수 있게 되는 점에서, 바람직하다.
(변형예 2)
승온 스텝에서는, 웨이퍼(200)에 대한 O2 가스의 공급을 간헐적으로 소정 횟수 행하도록 해도 된다. 본 변형예에 의하면, Si막의 산화를 보다 적정하게 억제하는 것이 가능하게 된다. 또한, O2 가스의 공급 횟수를 조정함으로써, Si막의 표면의 산화량을 정밀하게 제어하는 것도 가능하게 된다.
(변형예 3)
승온 스텝을, O2 가스와 N2O 가스와의 혼합 가스를 포함하는 분위기 하에서 행하도록 해도 된다. N2O 가스는 O2 가스보다도 산화력이 낮으므로, 이 혼합 가스의 분위기 하에서 승온 스텝을 행함으로써, O2 가스의 분위기 하에서 승온 스텝을 행하는 경우보다도, Si막의 산화를 보다 적정하게 억제하는 것이 가능하게 된다. 또한, 각 가스의 혼합 비율, 즉, 처리실(201) 내에서의 각 가스의 분압 비율을 조정함으로써, Si막의 표면의 산화량을 정밀하게 제어하는 것도 가능하게 된다.
(변형예 4)
승온 스텝에서는, 웨이퍼(200)에 대한 O2 가스의 공급과, 웨이퍼(200)에 대한 N2O 가스의 공급을 교대로 소정 횟수 반복하도록 해도 된다. 이 경우에도, 변형예 2나 변형예 3과 마찬가지의 효과가 얻어진다.
(변형예 5)
승온 스텝에서는, 웨이퍼(200)에 대한 O2 가스의 공급을 연속적으로 행하고, 웨이퍼(200)에 대한 N2O 가스의 공급을 간헐적으로 소정 횟수 행하도록 해도 된다. 또한, 승온 스텝에서는, 웨이퍼(200)에 대한 N2O 가스의 공급을 연속적으로 행하고, 웨이퍼(200)에 대한 O2 가스의 공급을 간헐적으로 소정 횟수 행하도록 해도 된다. 어떤 경우에든, 변형예 2나 변형예 3과 마찬가지의 효과가 얻어진다.
(변형예 6)
산화 대상으로 하는 Si막을, DCS 가스와 DS 가스의 동시 공급에 의해 형성하도록 해도 된다. 또한, 이 동시 공급을 간헐적으로 소정 횟수 반복함으로써 Si막을 형성하도록 해도 된다. 또한, DCS 가스를 사용하지 않고, DS 가스의 연속 공급, 또는, DS 가스의 간헐 공급에 의해 Si막을 형성하도록 해도 된다. 또한, DCS 가스와 DS 가스의 교대 공급에 의해 소정 두께의 Si층(시드층)을 형성한 후, 또한 MS 가스를 공급함으로써 Si막을 형성해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다.
(변형예 7)
제1 원료 가스로서, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 비스트리클로로실릴메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등의 Si-C 결합을 갖는 할로실란 원료 가스를 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, SiO막 내에, C를 미량으로 도핑하는 것이 가능하게 된다.
(변형예 8)
제1 원료 가스로서, 테트라플루오로실란(SiF4) 가스 등의 플루오로실란 원료 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란 원료 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란 원료 가스 등을 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다.
(변형예 9)
제1 원료 가스로서, 염화수소(HCl) 가스, 염소(Cl2) 가스, 염화붕소(BCl3) 가스, 불화염소(ClF3) 가스 등의 Si 비함유의 할로겐계 가스를 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다.
(변형예 10)
제2 원료 가스로서, 헥사메틸디실라잔([(CH3)3Si]2NH) 가스, 테트라메틸디실라잔([H(CH3)2Si]2NH) 가스, 헥사클로로디실라잔((Cl3Si)2NH) 가스, 테트라클로로디실라잔((HCl2Si)2NH) 가스 등의 실라잔 원료 가스를 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, SiO막 내에, N을 미량으로 도핑하는 것이 가능하게 된다.
(변형예 11)
제2 원료 가스로서, 부틸아미노실란(BAS) 가스, 비스터셔리부틸아미노실란(BTBAS) 가스, 디메틸아미노실란(DMAS) 가스, 비스디메틸아미노실란(BDMAS) 가스, 트리스디메틸아미노실란(3DMAS) 가스, 디에틸아미노실란(DEAS) 가스, 비스디에틸아미노실란(BDEAS) 가스, 디프로필아미노실란(DPAS) 가스, 디이소프로필아미노실란(DIPAS) 가스 등의 아미노실란 원료 가스를 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, SiO막 내에, C 및 N을 미량으로 도핑하는 것이 가능하게 된다.
(변형예 12)
제1 원료 가스로서, 헥사클로로디실록산((Cl3Si)2O) 가스, 테트라클로로디실록산((HCl2Si)2O) 가스 등의 실록산 원료 가스를 사용하도록 해도 된다. 또한, 제2 원료 가스로서, 헥사메틸디실록산([(CH3)3Si]2O) 가스, 테트라메틸디실록산([H(CH3)2Si]2O) 가스 등의 실록산 원료 가스를 사용하도록 해도 된다. 본 변형예에서도, 각종 처리 조건을 도 4, 도 5에 도시하는 기판 처리 시퀀스의 처리 조건과 마찬가지로 설정함으로써, 마찬가지의 효과가 얻어진다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
상술한 실시 형태나 변형예에서는, 기판 상에 주 원소로서 Si를 포함하는 산화막을 형성하는 예에 대해서 설명했지만, 본 발명은 이러한 형태에 한정되지 않는다. 즉, 본 발명은, Si 외에, 게르마늄(Ge), 붕소(B) 등의 반금속 원소를 주 원소로서 포함하는 산화막을 기판 상에 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 탄탈륨(Ta), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 란탄(La), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 주 원소로서 포함하는 산화막을 기판 상에 형성하는 경우에도, 적합하게 적용할 수 있다.
상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
[실시예]
이하, 상술한 실시 형태에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
샘플 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해 웨이퍼 상에 Si막을 형성하였다. 그 후, 도 5에 도시하는 기판 처리 시퀀스에 의해 승온 스텝, 산화 스텝을 순서대로 실시함으로써, 웨이퍼 상에 형성한 Si막의 전체를 SiO막으로 개질시켰다. 제1 O 함유 가스로서는 O2 가스를, 제2 O 함유 가스로서는 O2 가스를, H 함유 가스로서는 H2 가스를 사용하였다. 각 스텝에서의 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 성막 스텝, 승온 스텝, 산화 스텝은, 이들 스텝 사이에 웨이퍼를 처리실 내로부터 반출하는 스텝을 행하지 않고, 동일한 처리실 내에서 연속적으로 행하였다.
샘플 2로서, 샘플 1을 제작할 때와 마찬가지의 처리 수순, 처리 조건에 의해 웨이퍼 상에 Si막을 형성하였다. 그 후, 도 5에 도시하는 기판 처리 시퀀스에 의해 승온 스텝, 산화 스텝을 순서대로 실시함으로써, 웨이퍼 상에 형성한 Si막을 SiO막으로 변화시켰다. 단, 승온 스텝에서는, 웨이퍼에 대한 O2 가스의 공급을 불실시로 하였다. 다른 처리 수순, 처리 조건은, 샘플 1을 제작할 때의 처리 수순, 처리 조건과 마찬가지로 하였다.
그리고, 샘플 1, 2의 각 막의 표면 조도(RMS)를, 원자간력 현미경(AFM)을 사용해서 각각 측정하였다. 여기서 RMS란 제곱 평균 조도이며, 그 값이 작을수록 SiO막의 표면 조도가 양호한 것, 즉, SiO막의 표면이 평활한 것을 의미하고 있다. 도 7은, SiO막의 RMS의 측정 결과를 나타내는 그래프이며, 종축은 RMS[nm]를, 횡축은 샘플 2, 1을 순서대로 나타내고 있다. 도 8의 (a)는 샘플 2의 SiO막의 표면의 AFM 화상을, 도 8의 (b)는 샘플 1의 SiO막의 표면의 AFM 화상을 각각 나타내고 있다.
이들 도면에 의하면, 승온 스텝에서 O2 가스를 공급한 샘플 1이, 승온 스텝에서 O2 가스의 공급을 불실시로 한 샘플 2보다도, RMS가 10배 이상 더 작은(표면이 평활한) 것을 알 수 있다. 이것은, 샘플 1을 제작할 때, 승온 스텝에서 공급한 O2 가스가, Si의 응집이나 탈리를 억제하도록 작용했기 때문이라고 생각된다.
<본 발명의 바람직한 형태>
이하, 본 발명의 바람직한 형태에 대해서 부기한다.
(부기 1)
본 발명의 일 형태에 의하면,
제1 온도로 한 기판에 대하여 소정 원소를 포함하는 원료를 공급하여, 상기 기판 상에, 상기 소정 원소를 포함하는 막을 형성하는 성막 공정과,
제1 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제1 온도보다도 높은 제2 온도로 변경하는 승온 공정과,
제2 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제2 온도로 유지하여, 상기 막을 산화시키는 산화 공정,
을 동일한 처리실 내에서 행하는 공정을 갖는 반도체 장치의 제조 방법, 또는, 기판 처리 방법이 제공된다.
(부기 2)
부기 1에 기재된 방법이며, 바람직하게는
상기 제2 온도는, 상기 제1 산소 함유 가스 비함유의 분위기 하에서, 상기 막에 포함되는 상기 소정 원소의 이동, 및, 상기 막으로부터의 상기 소정 원소의 탈리 중 적어도 어느 하나가 현저하게 발생하는 온도이다.
(부기 3)
부기 1 또는 2에 기재된 방법이며, 바람직하게는
상기 승온 공정에서의 상기 처리실 내의 압력(제2 압력)을 상기 산화 공정에서의 상기 처리실 내의 압력(제3 압력)보다도 큰 압력으로 한다.
(부기 4)
부기 1 내지 3 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 승온 공정에서의 상기 처리실 내의 압력(제2 압력)을, 상기 성막 공정에서의 상기 처리실 내의 압력(제1 압력)보다도 큰 압력으로 한다.
(부기 5)
부기 1 내지 4 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 산화 공정은, 상기 기판에 대하여 상기 제2 산소 함유 가스와 수소 함유 가스를 동시에 공급하는 기간을 포함한다.
(부기 6)
부기 1 내지 5 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 동일한 분자 구조를 갖는다.
(부기 7)
부기 1 내지 5 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 서로 다른 분자 구조를 갖는다.
(부기 8)
부기 7에 기재된 방법이며, 바람직하게는
상기 제1 산소 함유 가스로서, 상기 제2 산소 함유 가스보다도 산화력이 작은 가스를 사용한다.
(부기 9)
부기 8에 기재된 방법이며, 바람직하게는
상기 제1 산소 함유 가스로서 질소를 포함하는 가스를 사용하고, 상기 제2 산소 함유 가스로서 질소 비함유의 가스를 사용한다.
(부기 10)
부기 9에 기재된 방법이며, 바람직하게는
상기 제1 산소 함유 가스로서, 아산화질소, 일산화질소 및 이산화질소로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 가스를 사용하고,
상기 제2 산소 함유 가스로서, 산소, 오존, 원자상 산소, 산소 라디칼 및 수산기 라디칼로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 가스를 사용한다.
(부기 11)
부기 1 내지 10 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 승온 공정에서의 상기 제1 산소 함유 가스의 공급 유량(제1 유량)을, 상기 산화 공정에서의 상기 제2 산소 함유 가스의 공급 유량(제2 유량) 이하의 유량으로 한다. 보다 바람직하게는, 상기 제1 유량을, 상기 제2 유량보다도 작은 유량으로 한다.
(부기 12)
부기 1 내지 11 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 승온 공정에서는, 상기 막의 전체를 산화시키지 않고 상기 막의 표면을 산화시키고,
상기 산화 공정에서는, 상기 막의 전체를 산화시킨다.
(부기 13)
부기 12에 기재된 방법이며, 바람직하게는
상기 승온 공정에서는, 상기 막을, 그 최표면으로부터 0.05nm 이상 1nm 이하, 바람직하게는 0.1nm 이상 0.5nm 이하, 보다 바람직하게는 0.2nm 이상 0.5nm 이하의 깊이에 걸쳐 산화시킨다.
(부기 14)
부기 12 또는 13에 기재된 방법이며, 바람직하게는
상기 산화 공정에서는, 상기 막의 전체와, 상기 막의 하지의 표면을 각각 산화시킨다.
(부기 15)
부기 14에 기재된 방법이며, 바람직하게는
상기 산화 공정에서는, 상기 막의 하지를, 상기 막과의 계면으로부터 0.05nm 이상 1nm 이하, 바람직하게는 0.1nm 이상 0.5nm 이하, 보다 바람직하게는 0.2nm 이상 0.5nm 이하의 깊이에 걸쳐 산화시킨다.
(부기 16)
부기 1 내지 15 중 어느 한 항에 기재된 방법이며, 바람직하게는
상기 원료로서 수소화규소를 포함하는 가스를 사용한다. 보다 바람직하게는,
상기 원료로서 디실란을 포함하는 가스를 사용한다.
(부기 17)
본 발명의 다른 형태에 의하면,
기판을 수용하는 처리실과,
상기 처리실 내의 기판에 대하여 소정 원소를 포함하는 원료, 제1 산소 함유 가스 및 제2 산소 함유 가스를 공급하는 공급계와,
상기 처리실 내의 기판을 가열하는 가열 기구와,
부기 1의 처리를 실행시키기 위해, 상기 공급계 및 상기 가열 기구를 제어하도록 구성되는 제어부,
를 갖는 기판 처리 장치가 제공된다.
(부기 18)
본 발명의 또 다른 형태에 의하면,
부기 1의 처리를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램, 또는 상기 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
200 : 웨이퍼(기판) 201 : 처리실

Claims (20)

  1. (a) 제1 온도로 한 기판에 대하여 미리 정해진 원소 및 할로겐 원소를 포함하는 제1 원료를 공급하는 공정과,
    상기 기판에 대하여 상기 미리 정해진 원소를 포함하고 상기 할로겐 원소를 포함하지 않는 제2 원료를 공급하는 공정
    을 교대로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에, 상기 미리 정해진 원소를 포함하는 막을 형성하는 공정과,
    (b) 제1 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제1 온도보다도 높은 제2 온도로 변경하는 공정과,
    (c) 제2 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제2 온도로 유지하여, 상기 막을 산화시키는 공정,
    을 동일한 처리실 내에서 행하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 온도는, 상기 제1 산소 함유 가스 비함유의 분위기 하에서, 상기 막에 포함되는 상기 미리 정해진 원소의 이동, 및, 상기 막의 표면으로부터의 상기 미리 정해진 원소의 탈리 중 적어도 어느 하나가 현저하게 발생하는 온도인, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    (b)에서의 상기 처리실 내의 압력을, (c)에서의 상기 처리실 내의 압력보다도 큰 압력으로 하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    (b)에서의 상기 처리실 내의 압력을, (a)에서의 상기 처리실 내의 압력보다도 큰 압력으로 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    (b)에서의 상기 처리실 내의 압력을, (a)에서의 상기 처리실 내의 압력보다도 큰 압력으로 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    (c)는 상기 기판에 대하여 상기 제2 산소 함유 가스와 수소 함유 가스를 동시에 공급하는 기간을 포함하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 동일한 분자 구조를 포함하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 산소 함유 가스와 상기 제2 산소 함유 가스는 서로 다른 분자 구조를 포함하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 산소 함유 가스로서, 상기 제2 산소 함유 가스보다도 산화력이 작은 가스를 사용하는, 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 제1 산소 함유 가스로서 질소를 포함하는 가스를 사용하고, 상기 제2 산소 함유 가스로서 질소 비함유의 가스를 사용하는, 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 산소 함유 가스로서, 아산화질소, 일산화질소 및 이산화질소로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 가스를 사용하고,
    상기 제2 산소 함유 가스로서, 산소, 오존, 원자상 산소, 산소 라디칼 및 수산기 라디칼로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 가스를 사용하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    (b)에서의 상기 제1 산소 함유 가스의 공급 유량을, (c)에서의 상기 제2 산소 함유 가스의 공급 유량 이하의 유량으로 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    (b)에서의 상기 제1 산소 함유 가스의 공급 유량을, (c)에서의 상기 제2 산소 함유 가스의 공급 유량보다도 작은 유량으로 하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    (b)에서는, 상기 막의 전체를 산화시키지 않고 상기 막의 표면을 산화시키고,
    (c)에서는, 상기 막의 전체를 산화시키는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    (b)에서는, 상기 막을, 그 최표면으로부터 0.05nm 이상 1nm 이하의 깊이에 걸쳐 산화시키는, 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    (c)에서는, 상기 막의 전체와, 상기 막의 하지의 표면을 각각 산화시키는, 반도체 장치의 제조 방법.
  17. 제16에 있어서,
    (c)에서는, 상기 막의 하지를, 상기 막과의 계면으로부터 0.05nm 이상 1nm 이하의 깊이에 걸쳐 산화시키는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 제2 원료로서 수소화규소를 포함하는 가스를 사용하는, 반도체 장치의 제조 방법.
  19. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여, 미리 정해진 원소 및 할로겐 원소를 포함하는 제1 원료, 상기 미리 정해진 원소를 포함하고 상기 할로겐 원소를 포함하지 않는 제2 원료, 제1 산소 함유 가스 및 제2 산소 함유 가스를 공급하는 공급계와,
    상기 처리실 내의 기판을 가열하는 가열 기구와,
    (a) 제1 온도로 한 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 교대로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에, 상기 미리 정해진 원소를 포함하는 막을 형성하는 처리와, (b) 상기 제1 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제1 온도보다도 높은 제2 온도로 변경하는 처리와, (c) 상기 제2 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제2 온도로 유지하여, 상기 막을 산화시키는 처리를 동일한 상기 처리실 내에서 실행시키기 위해, 상기 공급계 및 상기 가열 기구를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 제1 온도로 한 기판에 대하여 미리 정해진 원소 및 할로겐 원소를 포함하는 제1 원료를 공급하는 단계와,
    상기 기판에 대하여 상기 미리 정해진 원소를 포함하고 상기 할로겐 원소를 포함하지 않는 제2 원료를 공급하는 단계
    를 교대로 행하는 사이클을 미리 정해진 횟수 행함으로써, 상기 기판 상에, 상기 미리 정해진 원소를 포함하는 막을 형성하는 단계와,
    (b) 제1 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제1 온도보다도 높은 제2 온도로 변경하는 단계와,
    (c) 제2 산소 함유 가스를 포함하는 분위기 하에서, 상기 기판의 온도를 상기 제2 온도로 유지하여, 상기 막을 산화시키는 단계,
    를 동일한 상기 처리실 내에서 행하는 단계를, 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020170063563A 2016-05-31 2017-05-23 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR101968817B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-108627 2016-05-31
JP2016108627A JP6573578B2 (ja) 2016-05-31 2016-05-31 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
KR20170135693A KR20170135693A (ko) 2017-12-08
KR101968817B1 true KR101968817B1 (ko) 2019-04-12

Family

ID=60418173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063563A KR101968817B1 (ko) 2016-05-31 2017-05-23 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (4)

Country Link
US (1) US10290492B2 (ko)
JP (1) JP6573578B2 (ko)
KR (1) KR101968817B1 (ko)
CN (1) CN107452598B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559902B2 (ja) * 2016-09-20 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019207864A1 (ja) * 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US20190368040A1 (en) * 2018-06-01 2019-12-05 Asm Ip Holding B.V. Infiltration apparatus and methods of infiltrating an infiltrateable material
EP3902938A4 (en) * 2019-02-01 2022-09-14 Versum Materials US, LLC COMPOSITIONS AND METHODS THEREOF FOR SILICON CONTAINING FILMS
CN116114050A (zh) * 2020-09-24 2023-05-12 株式会社国际电气 半导体器件的制造方法、衬底处理装置及程序
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7328293B2 (ja) * 2021-09-27 2023-08-16 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3757566B2 (ja) * 1997-08-21 2006-03-22 ソニー株式会社 シリコン酸化膜の形成方法及び酸化膜成膜装置
KR100652908B1 (ko) * 1998-01-09 2006-12-01 에이에스엠 아메리카, 인코포레이티드 동일 챔버에서의 산화물층 및 실리콘층의 성장
JPH11260750A (ja) * 1998-03-10 1999-09-24 Denso Corp 半導体装置の製造方法
JP3472482B2 (ja) 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP3233280B2 (ja) 1999-01-28 2001-11-26 日本電気株式会社 半導体装置の製造方法
JP2001148381A (ja) 1999-09-07 2001-05-29 Tokyo Electron Ltd 絶縁膜の形成方法及びその装置
KR100682190B1 (ko) 1999-09-07 2007-02-12 동경 엘렉트론 주식회사 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
JP3965167B2 (ja) 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
JP4672007B2 (ja) 2005-03-08 2011-04-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR100660890B1 (ko) * 2005-11-16 2006-12-26 삼성전자주식회사 Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US8008214B2 (en) 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
KR100845001B1 (ko) 2005-12-16 2008-07-09 삼성전자주식회사 절연 구조물의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
WO2007140424A2 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2010267925A (ja) 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP5788448B2 (ja) 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
WO2016027369A1 (ja) * 2014-08-22 2016-02-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Also Published As

Publication number Publication date
US20170345645A1 (en) 2017-11-30
KR20170135693A (ko) 2017-12-08
US10290492B2 (en) 2019-05-14
JP6573578B2 (ja) 2019-09-11
CN107452598A (zh) 2017-12-08
CN107452598B (zh) 2020-10-30
JP2017216335A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
KR101968817B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US10199219B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR101952493B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램
JP6100854B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20240038582A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant