KR101966531B1 - Tunneling field effect transistor - Google Patents
Tunneling field effect transistor Download PDFInfo
- Publication number
- KR101966531B1 KR101966531B1 KR1020170085659A KR20170085659A KR101966531B1 KR 101966531 B1 KR101966531 B1 KR 101966531B1 KR 1020170085659 A KR1020170085659 A KR 1020170085659A KR 20170085659 A KR20170085659 A KR 20170085659A KR 101966531 B1 KR101966531 B1 KR 101966531B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- effect transistor
- field effect
- dielectric layer
- ionic gel
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 36
- 230000005669 field effect Effects 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000010287 polarization Effects 0.000 claims abstract description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 11
- 150000003624 transition metals Chemical class 0.000 claims description 11
- 229910016001 MoSe Inorganic materials 0.000 claims description 3
- LRESCJAINPKJTO-UHFFFAOYSA-N bis(trifluoromethylsulfonyl)azanide;1-ethyl-3-methylimidazol-3-ium Chemical compound CCN1C=C[N+](C)=C1.FC(F)(F)S(=O)(=O)[N-]S(=O)(=O)C(F)(F)F LRESCJAINPKJTO-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 18
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 18
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7311—Tunnel transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Abstract
터널링 전계효과트랜지스터가 개시된다. 터널링 전계효과트랜지스터는 기판, 기판 상에 배치되고 P-형 반도체 물질인 2차원 흑인(Black Phosphorus)과 N-형 반도체 물질의 수평 헤테로 접합을 구비하는 반도체 채널, 반도체 채널 상부에 배치되고 이온성 젤 물질로 형성되며 게이트 전압에 따라 분극 특성이 변화하는 이온젤 유전층 및 N-형 반도체 물질 및 P-형 반도체 물질과 각각 전기적으로 접촉하는 소스 전극과 드레인 전극을 포함한다. 이러한 터널링 전계효과트랜지스터는 상온에서도 낮은 부임계 스윙을 가져서 전력 소모를 현저하게 감소시킬 수 있다.A tunneling field effect transistor is disclosed. A tunneling field effect transistor comprises a substrate, a semiconductor channel disposed on the substrate and having a horizontal heterojunction of a P-type semiconductor material and a black phosphorus, an N- type semiconductor material, a semiconductor channel disposed above the semiconductor channel, And a source electrode and a drain electrode which are in electrical contact with the N-type semiconductor material and the P-type semiconductor material, respectively, the ionic gel dielectric layer being formed of a material and having a polarization characteristic changed according to a gate voltage. Such a tunneling field effect transistor has a low critical swing at room temperature and can significantly reduce power consumption.
Description
본 발명은 전계 인가시 전자의 터널링에 의해서도 드레인 전류를 형성할 수 있는 터널링 전계효과 트랜지스터에 관한 것이다.The present invention relates to a tunneling field effect transistor capable of forming a drain current by electron tunneling when an electric field is applied.
전계 효과 트랜지스터(FET)의 스케일링을 줄이는 것은 고밀도의 집적회로와 빠른 계산속도 및 저생산 비용의 장점이 있으나 전력 소모가 높은 부작용이 있다. 열전자방출 원리를 이용하는 기존 MOSFET는 부임계 스윙(subthreshold swing)의 감소 한계에 봉착하여 이러한 전력 문제를 개선할 수 없다. Reducing the scaling of field effect transistors (FETs) has the advantage of high density integrated circuits, fast computation speeds and low production costs, but has high power consumption side effects. Existing MOSFETs utilizing the thermionic emission principle can not address this power problem because of the limitations of the subthreshold swing.
최근 기존 MOSFET의 문제점을 해결하기 위해, 밴드 투 밴드 터널링 원리를 이용하는 터널링 전계효과트랜지스터(Tunneling FET)가 초저전력 소자로 각광받고 있다. 또한, 기존 벌크 반도체 물질과는 달리 2D 물질은 소자 성능 저하를 유발시키는 단글링 본드(dangling bond)가 없으므로, 2D 물질을 터널링 전계효과트랜지스터의 채널 물질로 적용하는 연구가 진행되고 있다. Recently, a tunneling FET using a band-to-band tunneling principle has been attracting attention as an ultra low power device in order to solve the problems of conventional MOSFETs. In addition, unlike conventional bulk semiconductor materials, there is no dangling bond that causes degradation of device performance of 2D material, so research is being conducted to apply 2D material as channel material of tunneling field effect transistor.
하지만, 현재까지 연구된 2D 물질을 이용한 터널링 전계효과트랜지스트 소자는 전력 소비 측면에서 만족스러운 성과를 보이지 못하고 있다.However, the tunneling field effect transistor device using the 2D material studied so far does not show satisfactory performance in terms of power consumption.
본 발명의 목적은 전력 소모를 감소시킬 수 있는 터널링 전계효과트랜지스터를 제공하는 것이다. It is an object of the present invention to provide a tunneling field effect transistor capable of reducing power consumption.
본 발명의 실시예에 따른 터널링 전계효과트랜지스터는 기판; 상기 기판 상에 배치되고, P-형 반도체 물질인 2차원 흑인(Black Phosphorus)과 N-형 반도체 물질의 수평 헤테로 접합을 포함하는 반도체 채널; 상기 반도체 채널과 직접 접촉하도록 상기 반도체 채널 상부에 배치되고, 이온성 젤 물질로 형성되며 게이트 전압에 따라 분극 특성이 변화하는 이온젤 유전층; 및 상기 기판 상에서 서로 이격되게 배치되고, 상기 N-형 반도체 물질 및 상기 P-형 반도체 물질과 각각 전기적으로 접촉하는 소스 전극과 드레인 전극을 포함한다. A tunneling field effect transistor according to an embodiment of the present invention includes a substrate; A semiconductor channel disposed on the substrate and including a horizontal heterojunction of a P-type semiconductor material, Black Phosphorus, and an N-type semiconductor material; An ionic gel dielectric layer disposed on the semiconductor channel so as to be in direct contact with the semiconductor channel, the ionic gel dielectric layer being formed of an ionic gel material and having a polarization characteristic changed according to a gate voltage; And source and drain electrodes spaced apart from each other on the substrate and in electrical contact with the N- type semiconductor material and the P-type semiconductor material, respectively.
일 실시예에 있어서, 상기 N-형 반도체 물질은 2차원 전이금속디칼코게나이드 물질을 포함할 수 있다. 예를 들면, 상기 전이금속디칼코게나이드 물질은 MoS2, WS2, MoSe2, WSe2 및 MoTe2로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다. In one embodiment, the N-type semiconductor material may comprise a two-dimensional transition metal dicalcogenide material. For example, the transition metal dicalcogenide material may include at least one selected from the group consisting of MoS 2 , WS 2 , MoSe 2 , WSe 2, and MoTe 2 .
일 실시예에 있어서, 상기 이온성 젤 물질은 EMIM(C2H11N2 +)와 TFSI(C2F6NO4S2 -)의 혼합물인 EMIM:TFSI(1-ethyl-3-methylimidazolium bis(trifluoromethanesulfonyl) imide)를 포함할 수 있다. 예를 들면, 상기 이온젤 유전층은 100 중량%의 EMIM:TFSI로 형성될 수 있다. 이 경우, 상기 2차원 흑인은 상기 이온젤 유전층에 의해 축퇴 도핑(degenerately doping)되어 전기적 전도성 특성을 가질 수 있다. In one embodiment, the ionic gel material is a mixture of EMIM (C 2 H 11 N 2 + ) and TFSI (C 2 F 6 NO 4 S 2 - ), EMIM: TFSI (1-ethyl-3-methylimidazolium bis (trifluoromethanesulfonyl) imide). For example, the ionic gel dielectric layer can be formed with 100 wt% EMIM: TFSI. In this case, the two-dimensional black can be degenerately doped by the ionic gel dielectric layer to have electrical conductivity characteristics.
일 실시예에 있어서, 상기 터널링 전계효과트랜지스터는 상기 이온젤 유전층에 상기 게이트 전압을 인가하는 게이트 전극을 더 포함할 수 있다.In one embodiment, the tunneling field effect transistor may further comprise a gate electrode for applying the gate voltage to the ionic gel dielectric layer.
본 발명의 터널링 전계효과트랜지스터에 따르면, 이온젤 유전층을 이용하여 반도체 채널 중 P-형 반도체 물질을 축퇴 도핑함으로써 상온에서도 낮은 부임계 스윙(subthreshold swing)을 가지는 전력 소모가 현저하게 줄일 수 있다.According to the tunneling field effect transistor of the present invention, the P-type semiconductor material of the semiconductor channel is deeply doped by using the ionic gel dielectric layer, so that power consumption with a subthreshold swing at room temperature can be remarkably reduced.
도 1은 본 발명의 실시예에 따른 터널링 전계효과 트랜지스터를 설명하기 위한 단면도이다.
도 2 및 도 3은 100 중량%의 EMIM:TFSI에 의해 도핑된 2차원 흑린과 비도핑된 2차원 흑린에 대한 라만 스펙트럼 및 XPS(X-ray photoelectron spectroscopy) 스펙트럼을 각각 나타낸다.
도 4a 및 도 4b는 본 발명의 터널링 전계효과트랜지스터에서 P-형 반도체 물질인 2차원 흑인 및 N-형 반도체 물질인 2차원 이황화화몰리브덴(MoS2) 각각에 대해 측정된 게이트 전압(VG)에 따른 드레인 전류(ID)의 변화를 나타내는 그래프들이다.
도 5는 2차원 흑린과 2차원 이황화몰리브덴의 수평 P-N 이종접합을 반도체 채널로 포함하는 본 발명의 터널링 전계효과트랜지스터에 대해 측정된 게이트 전압에 따른 ID-VD 그래프이다.
도 6은 순방향 바이어스 및 역방향 바이어스에 따른 2차원 흑린과 2차원 이황화몰리브덴의 밴드 위치를 설명하기 위한 도면이다.
도 7은 2차원 흑린과 2차원 이황화몰리브덴의 수평 P-N 이종접합을 반도체 채널로 포함하는 본 발명의 터널링 전계효과트랜지스터에 대해 역방향 바이어스(VD=-0.8 V) 영역에서 측정된 온도에 따른 ID-VG 그래프이다.
도 8은 상기 본 발명의 터널링 전계효과트랜지스터에 대해 160K에서 측정된 드레인 전류에 따른 부임계 스윙(subthreshold swing) 값을 나타내는 그래프이다.1 is a cross-sectional view illustrating a tunneling field effect transistor according to an embodiment of the present invention.
FIGS. 2 and 3 show Raman spectra and X-ray photoelectron spectroscopy (XPS) spectra of two-dimensional black doped with 100 wt% EMIM: TFSI and non-doped two-dimensional black.
4A and 4B are graphs showing the relationship between the gate voltage (V G ) measured for each of two-dimensional black and two-dimensional molybdenum disulfide (MoS 2 ) which is an N-type semiconductor material, which are P-type semiconductor materials in the tunneling field effect transistor of the present invention, (I D ) with respect to the drain current (I D ).
5 is an I D -V D graph according to the gate voltage measured for a tunneling field effect transistor of the present invention including a horizontal PN heterojunction of two-dimensional black phosphorus and two-dimensional molybdenum disulfide as a semiconductor channel.
FIG. 6 is a view for explaining the positions of bands of two-dimensional black phosphorus and molybdenum disulfide according to forward bias and reverse bias.
FIG. 7 is a graph showing the relationship between the ID-ID of the tunneling field effect transistor according to the temperature measured in the reverse bias (V D = -0.8 V) region for the inventive tunneling field effect transistor including a horizontal PN heterojunction of molybdenum disulfide and two- VG graph.
8 is a graph showing a subthreshold swing value according to the drain current measured at 160 K for the tunneling field effect transistor of the present invention.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term " comprises " or " having ", etc. is intended to specify that there is a feature, step, operation, element, part or combination thereof described in the specification, , &Quot; an ", " an ", " an "
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
본 발명에 있어서, 차원 전이금속디칼코게나이드 물질’은 약 1 이상 5 이하의 분자층으로 이루어진 초박막 전이금속디칼코게나이드 물질을 나타내는 것으로 정의하고, 차원 흑인 물질’은 약 1 이상 5 이하의 원자층으로 이루어진 초박막 흑인 물질을 나타내는 것으로 정의된다. In the present invention, the dimensionally transition metal dicarcogenide material is defined as representing an ultra-thin transition metal dicarcogenide material composed of about 1 to 5 molecular layers, and the dimensionally black material has about 1 to 5 atomic layers Lt; RTI ID = 0.0 > black < / RTI >
도 1은 본 발명의 실시예에 따른 터널링 전계효과 트랜지스터를 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a tunneling field effect transistor according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 터널링 전계효과 트랜지스터(100)는 기판(110), 반도체 채널(120), 이온젤 유전막(130), 소스 전극(140A) 및 드레인 전극(140B)을 포함한다.1, a tunneling
상기 기판(110)으로는 공지의 전계효과 트랜지스터 기판이 제한 없이 적용될 수 있다. 예를 들면, 상기 기판(110)으로는 표면에 절연막이 형성된 반도체 기판이나 금속 기판, 절연성 고분자 물질로 형성된 기판 등이 제한 없이 적용될 수 있다. As the
상기 반도체 채널(120)은 상기 기판(110) 상에 배치될 수 있고, N-형 반도체 물질(121) 및 P-형 반도체 물질(123)을 포함하여 내부에 수평 P-N 접합이 형성될 수 있다. The
일 실시예에 있어서, 상기 반도체 채널(120)은 상기 N-형 반도체 물질(121)로 MoS2, WS2, MoSe2, WSe2, MoTe2 등과 같은 2차원 전이금속디칼코게나이드(transition metal dichalcogenide) 물질을 포함할 수 있고, 상기 P-형 반도체 물질(132)로 2차원 흑린(black phosphorus) 물질을 포함할 수 있다. 이 경우, 상기 2차원 전이금속디칼코게나이드 물질과 상기 2차원 흑린 물질은 상기 기판(110) 상에서 일부 영역이 중첩되도록 배치될 수 있다. In one embodiment, the
상기 이온젤 유전막(130)은 이온성 젤 물질로 형성되고, 상기 반도체 채널(120)과 직접 접촉하도록 상기 반도체 채널(120) 상부에 배치될 수 있다. 일 실시예에 있어서, 상기 이온성 젤 물질은 양의 이온 특성을 나타내는 EMIM(C2H11N2 +)와 음의 이온 특성을 나타내는 TFSI(C2F6NO4S2 -)의 혼합물인 EMIM:TFSI(1-ethyl-3-methylimidazolium bis(trifluoromethanesulfonyl) imide)를 포함할 수 있다. 상기 EMIM:TFSI는 높은 분극 특성을 가지므로, 하부에 위치하는 상기 반도체 채널(120)에 대해 넓은 영역에 걸친 전하 유도 효과를 나타낼 수 있다. The ionic gel
한편, 상기 이온젤 유전막(130)이 상기 반도체 채널(120)과 직접 접촉하도록 상기 반도체 채널(120) 상부에 배치되고, 상기 N-형 반도체 물질(121) 및 상기 P-형 반도체 물질(123)이 2차원 전이금속디칼코게나이드 물질 및 2차원 흑린 물질을 포함하는 경우, 상기 이온젤 유전막(130)은 상기 2차원 전이금속디칼코게나이드 물질과 상기 2차원 흑린 물질 중 상기 2차원 흑린 물질과의 계면에만 전자가 축적될 수 있는 트랩 센터를 형성할 수 있고, 그 결과 상기 이온젤 유전막(130)은 상기 2차원 흑린 물질에 P-형 도핑을 유도할 수 있다. 상기 2차원 흑린 물질에 대한 도핑 수준은 상기 이온젤 유전막(130)에 포함된 EMIM:TFSI의 농도에 의해 제어될 수 있다. 예를 들면, 상기 이온젤 유전막(130)이 100 중량%의 EMIM:TFSI로 형성된 경우, 상기 2차원 흑린 물질은 축퇴 수준으로 도핑(degenerately doping)되어 전도성 특성을 나타낼 수 있다. The N-
상기 2차원 흑린 물질로 형성된 상기 P-형 반도체 물질(123)이 상기 이온젤 유전막(123)에 의해 p-형으로 축퇴 도핑되는 경우, 역방향 바이어스(reverse bias) 조건에서 상기 P-형 반도체 물질(123)의 가전자대로부터 상기 N-형 반도체 물질(121)의 전도대 영역으로 전자가 터널링을 통해 이동할 수 있고, 그 결과, 순방향 바이어스 영역뿐만 아니라 역방향 바이어스 영역에서도 게이트 전압에 의해 스위칭 동작을 수행할 수 있다. When the P-
상기 소스 전극(140A) 및 드레인 전극(140B)은 상기 기판(110) 상에서 상기 N-형 반도체 물질(121) 및 상기 P-형 반도체 물질(123)에 각각 전기적으로 접촉하도록 배치될 수 있다. 상기 소스 전극(140A) 및 드레인 전극(140B)의 재료는 전기 전도성 물질이라면 특별히 제한되지 않는다. The
한편, 본 발명의 실시예에 따른 터널링 전계효과 트랜지스터(100)는 상기 반도체 채널을 온/오프(on/off) 시키기 위해 상기 이온젤 유전층(130)에 전계를 인가하는 게이트 전극(150)을 더 포함할 수 있다. 도 1에서는 상기 게이트 전극(150)이 상기 이온젤 유전층(130) 상부에 배치되는 것으로 도시되어 있으나, 상기 이온젤 유전층(130)은 우수한 분극 특성을 가지고 있으므로, 상기 게이트 전극(150)의 위치는 특별히 제한되지 않는다. 예를 들면, 상기 게이트 전극(150)은 상기 기판(110) 상에서 상기 반도체 채널(120)과 수평 방향으로 이격되어 배치될 수도 있고, 상기 기판(110) 내에 실장될 수도 있다. Meanwhile, the tunneling
본 발명의 터널링 전계효과트랜지스터에 따르면, 이온젤 유전층을 이용하여 반도체 채널 중 P-형 반도체 물질을 축퇴 도핑함으로써 상온에서도 낮은 부임계 스윙(subthreshold swing)을 가지는 전력 소모가 현저하게 줄일 수 있다. According to the tunneling field effect transistor of the present invention, the P-type semiconductor material of the semiconductor channel is deeply doped by using the ionic gel dielectric layer, so that power consumption with a subthreshold swing at room temperature can be remarkably reduced.
도 2 및 도 3은 100 중량%의 EMIM:TFSI에 의해 도핑된 2차원 흑린과 비도핑된 2차원 흑린에 대한 라만 스펙트럼 및 XPS(X-ray photoelectron spectroscopy) 스펙트럼을 각각 나타낸다. FIGS. 2 and 3 show Raman spectra and X-ray photoelectron spectroscopy (XPS) spectra of two-dimensional black doped with 100 wt% EMIM: TFSI and non-doped two-dimensional black.
도 2를 참조하면, 비도핑된 흑인에 대한 스펙트럼에서는 평면 외부에서의 진동에 대응하는 피크가 366 cm-1(A1 g)에서 나타났고, 평면 내에서의 진동에 대응하는 2개의 피크가 433 cm-1(B2g) 및 471 cm-1(A2 g)에서 나타났다. 이에 반해, 100 중량% EMIM:TFSI로 도핑된 흑인에 대한 스펙트럼에서는 A1 g 피크의 위치는 변화가 없었으나 정공 캐리어 밀도의 증가 때문에 B2g 피크 및 A2 g 피크가 1.3 cm-1만큼 적색 쉬프트된 것으로 나타났다. 이는 2차원 물질의 도핑에서 관찰된 라만 피크 변화에 대한 이전 연구와 일치하는 것으로서, 이를 통해 2차원 흑린 상에 EMIM:TFSI로 이루어진 이온젤 유전층(130)을 형성하는 경우, 2차원 흑린이 유효하게 P형 도핑됨을 알 수 있다. Referring to FIG. 2, in the spectrum for undoped black, a peak corresponding to the vibration outside the plane appears at 366 cm -1 (A 1 g ), and two peaks corresponding to the vibration in the plane are 433 cm < -1 > (B 2 g ) and 471 cm -1 (A 2 g ). On the other hand, in the spectrum for blacks doped with 100 wt% EMIM: TFSI, the position of the A 1 g peak was not changed, but the B 2g peak and the A 2 g peak were red shifted by 1.3 cm -1 due to the increase of the hole carrier density Respectively. This is consistent with previous studies on the Raman peak change observed in the doping of two-dimensional materials, so that when an ionic gel
이어서, 도 3을 참조하면, 비도핑된 흑인으로부터 획득된 피크들에 비해 100 중량% EMIM:TFSI로 도핑된 흑인으로부터 획득된 P 2p 피크들은 더 낮은 값으로 쉬프트된 것으로 나타났다. 특히, P 2p1 /2는 130.3eV로부터 130.1eV로 쉬프트되었고, P 2p3 /2는 129.3eV에서 129.1eV로 쉬프트된 것으로 나타났다. 이러한 XPS 피크들의 다운 쉬프트는 EMIM:TFSI에 의한 도핑 효과 때문이고, 100 중량% EMIM:TFSI로 도핑된 흑인에서는 상기 도핑 효과 때문에 페르미 레벨이 가전자대 에지 방향으로 이동되었다.Referring now to FIG. 3, the
도 4a 및 도 4b는 본 발명의 터널링 전계효과트랜지스터에서 P-형 반도체 물질인 2차원 흑인 및 N-형 반도체 물질인 2차원 이황화화몰리브덴(MoS2) 각각에 대해 측정된 게이트 전압(VG)에 따른 드레인 전류(ID)의 변화를 나타내는 그래프들이다. 도 4a의 그래프는 상기 2차원 흑인과 접촉하는 드레인 전극 및 이와 이격된 위치에서 상기 2차원 흑인과 접촉하는 제1 테스트 전극을 이용하여 측정되었고, 도 4b의 그래프는 상기 2차원 이황화몰리브덴과 접촉하는 소스 전극 및 이와 이격된 위치에서 상기 이황화몰리브덴과 접촉하는 제2 테스트 전극을 이용하여 측정되었으며, 상기 드레인 전류(ID)를 유도하기 위해 상기 드레인 전극 및 소스 전극에는 각각 0.5V의 전압이 인가되었다. 4A and 4B are graphs showing the relationship between the gate voltage (V G ) measured for each of two-dimensional black and two-dimensional molybdenum disulfide (MoS 2 ) which is an N-type semiconductor material, which are P-type semiconductor materials in the tunneling field effect transistor of the present invention, (I D ) with respect to the drain current (I D ). The graph of FIG. 4A was measured using a drain electrode in contact with the two-dimensional black and a first test electrode in contact with the two-dimensional black at a distance therefrom, and the graph of FIG. 4B shows the contact with the two-dimensional black molybdenum disulfide A source electrode and a second test electrode in contact with the molybdenum disulfide at a distance therebetween, and a voltage of 0.5 V was applied to the drain electrode and the source electrode, respectively, to induce the drain current I D .
먼저, 도 4a를 참조하면, 상기 2차원 흑인의 경우에는 게이트 전압(VG)이 변화하더라도 상기 드레인 전류(ID)가 일정하게 유지하는 것으로 나타났다. 이로부터 상기 100 중량% EMIM:TFSI으로 이루어진 이온젤 유전층에 의해 상기 2차원 흑인이 도전체 수준으로 축퇴 도핑되었음을 알 수 있다. Referring to FIG. 4A, in the case of the two-dimensional black, the drain current I D is maintained constant even when the gate voltage V G changes. From this, it can be seen that the two-dimensional black is degenerately doped to the conductor level by the ionic gel dielectric layer consisting of the 100 wt% EMIM: TFSI.
이어서, 도 4b를 참조하면, 상기 2차원 이황화몰리브덴의 경우에는 
도 5는 2차원 흑린과 2차원 이황화몰리브덴의 수평 P-N 이종접합을 반도체 채널로 포함하는 본 발명의 터널링 전계효과트랜지스터에 대해 측정된 게이트 전압에 따른 ID-VD 그래프이고, 도 6은 순방향 바이어스 및 역방향 바이어스에 따른 2차원 흑린과 2차원 이황화몰리브덴의 밴드 위치를 설명하기 위한 도면이다. 5 is an I D -V D graph according to the gate voltage measured for a tunneling field effect transistor of the present invention including a horizontal PN heterojunction of two-dimensional black and two-dimensional molybdenum disulfide as a semiconductor channel, And a band position of molybdenum disulfide in two dimensions according to reverse bias.
도 5 및 도 6을 참조하면, 드레인 전극에 순방향 바이어스가 인가된 경우 게이트 전압이 증가함에 따라 드레인 전류가 증가하는 것으로 나타났다. 이는 게이트 전압이 증가하는 경우, 이황화몰리브덴의 전자 농도가 증가되고, 그 결과 이황화몰리브덴의 전도대에서부터 흑인의 전도대 방향으로 전자 이동이 촉진되기 때문인 것으로 판단된다. Referring to FIGS. 5 and 6, when the forward bias is applied to the drain electrode, the drain current increases as the gate voltage increases. This is because when the gate voltage is increased, the electron concentration of molybdenum disulfide is increased, and as a result, the electron migration is promoted from the conduction band of molybdenum disulfide to the conduction band of black.
반면, 드레인 전극에 역방향 바이어스가 인가된 경우에는 전형적인 p-n 정류소자와 달리 게이트 전압이 증가함에 따라 드레인 전류가 증가하는 것으로 나타났다. 이는 게이트 전압이 증가함에 따라 이황화몰리브덴의 밴드가 내려가면서 이황화몰리브덴의 더 많은 비어있는 전도대 영역이 흑인의 가전자대에 노출되고, 축퇴 도핑된 흑인의 가전자대에서부터 이황화몰리브덴의 비어있는 전도대 방향으로 전자의 터널링이 일어나기 때문인 것으로 판단된다. On the other hand, when reverse bias is applied to the drain electrode, the drain current increases as the gate voltage increases, unlike a typical p-n rectifier. As the gate voltage is increased, the molybdenum disulfide band is lowered, the more vacant conduction band regions of molybdenum disulfide are exposed to the valence band of black, and the electrons are emitted from the valence band of degenerated doped black to the vacant conduction band of molybdenum disulfide. Tunneling occurs.
이상의 사항을 종합하면, 2차원 흑린과 2차원 이황화몰리브덴의 수평 P-N 이종접합을 반도체 채널로 포함하는 본 발명의 터널링 전계효과트랜지스터는 순방향 바이어스 영역뿐만 아니라 역방향 바이어스 영역에서도 게이트 전압을 조절함으로써 on 상태와 off 상태를 가질 수 있음을 알 수 있다. In summary, the tunneling field effect transistor of the present invention including a two-dimensional black phosphorus and horizontal PN heterojunction of molybdenum disulfide as a semiconductor channel has an ON state and a reverse state by regulating the gate voltage not only in the forward bias region but also in the reverse bias region lt; / RTI > state.
도 7은 2차원 흑린과 2차원 이황화몰리브덴의 수평 P-N 이종접합을 반도체 채널로 포함하는 본 발명의 터널링 전계효과트랜지스터에 대해 역방향 바이어스(VD=-0.8 V) 영역에서 측정된 온도에 따른 ID-VG 그래프이고, 도 8은 상기 본 발명의 터널링 전계효과트랜지스터에 대해 160K에서 측정된 드레인 전류에 따른 부임계 스윙(subthreshold swing) 값을 나타내는 그래프이다. FIG. 7 is a graph showing the relationship between the ID-ID of the tunneling field effect transistor according to the temperature measured in the reverse bias (V D = -0.8 V) region for the inventive tunneling field effect transistor including a horizontal PN heterojunction of molybdenum disulfide and two- FIG. 8 is a graph showing a subthreshold swing value according to the drain current measured at 160K for the tunneling field effect transistor of the present invention. FIG.
도 7 및 도 8을 참조하면, 역방향 바이어스 영역에서도 드레인 전류가 게이트 전압에 따라 조절됨을 확인할 수 있다. 그리고 부임계 스윙 값이 상온에서는 65 mV/dec로 나타났고, 160K에서는 51 mV/dec로 나타났다. 이로부터 본 발명의 터널링 전계효과트랜지스터는 터널링 트랜지스터의 특성을 가짐을 알 수 있다. Referring to FIGS. 7 and 8, it can be seen that the drain current is also controlled according to the gate voltage in the reverse bias region. The subthreshold swing value was 65 mV / dec at room temperature and 51 mV / dec at 160K. It can be seen from this that the tunneling field-effect transistor of the present invention has characteristics of a tunneling transistor.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.
100: 터널링 전계효과 트랜지스터 110: 기판
120: 반도체 채널 130: 이온젤 유전막
140A: 소스 전극 140B: 드레인 전극100: tunneling field effect transistor 110: substrate
120: Semiconductor channel 130: Ionic gel dielectric film
140A:
Claims (7)
상기 기판 상에 배치되고, P-형 반도체 물질인 2차원 흑인(Black Phosphorus)과 N-형 반도체 물질의 수평 헤테로 접합을 포함하는 반도체 채널;
상기 반도체 채널과 직접 접촉하도록 상기 반도체 채널 상부에 배치되고, 이온성 젤 물질로 형성되며 게이트 전압에 따라 분극 특성이 변화하는 이온젤 유전층; 및
상기 기판 상에서 서로 이격되게 배치되고, 상기 N-형 반도체 물질 및 상기 P-형 반도체 물질과 각각 전기적으로 접촉하는 소스 전극과 드레인 전극을 포함하는, 터널링 전계효과트랜지스터.Board;
A semiconductor channel disposed on the substrate and including a horizontal heterojunction of a P-type semiconductor material, Black Phosphorus, and an N-type semiconductor material;
An ionic gel dielectric layer disposed on the semiconductor channel so as to be in direct contact with the semiconductor channel, the ionic gel dielectric layer being formed of an ionic gel material and having a polarization characteristic changed according to a gate voltage; And
A source electrode and a drain electrode that are spaced apart from each other on the substrate and are in electrical contact with the N- type semiconductor material and the P-type semiconductor material, respectively.
상기 N-형 반도체 물질은 2차원 전이금속디칼코게나이드 물질을 포함하는 것을 특징으로 하는, 터널링 전계효과트랜지스터.The method according to claim 1,
Wherein the N-type semiconductor material comprises a two-dimensional transition metal dicalcogenide material.
상기 전이금속디칼코게나이드 물질은 MoS2, WS2, MoSe2, WSe2 및 MoTe2로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는, 터널링 전계효과트랜지스터.3. The method of claim 2,
Wherein the transition metal dicalcogenide material comprises at least one selected from the group consisting of MoS 2 , WS 2 , MoSe 2 , WSe 2, and MoTe 2 .
상기 이온성 젤 물질은 EMIM(C2H11N2 +)와 TFSI(C2F6NO4S2 -)의 혼합물인 EMIM:TFSI(1-ethyl-3-methylimidazolium bis(trifluoromethanesulfonyl) imide)를 포함하는 것을 특징으로 하는, 터널링 전계효과트랜지스터.The method according to claim 1,
The ionic gel material is EMIM: TFSI (1-ethyl-3-methylimidazolium bis (trifluoromethanesulfonyl) imide) which is a mixture of EMIM (C 2 H 11 N 2 + ) and TFSI (C 2 F 6 NO 4 S 2 - ) Tunneling field effect transistor.
상기 이온젤 유전층은 100 중량%의 EMIM:TFSI로 형성된 것을 특징으로 하는, 터널링 전계효과트랜지스터.5. The method of claim 4,
Wherein the ionic gel dielectric layer is formed of 100 wt% EMIM: TFSI.
상기 2차원 흑인은 상기 이온젤 유전층에 의해 축퇴 도핑(degenerately doping)되어 전기적 전도성 특성을 갖는 것을 특징으로 하는, 터널링 전계효과트랜지스터.5. The method of claim 4,
Wherein the two-dimensional black is degenerately doped by the ionic gel dielectric layer to have electrical conductivity characteristics.
상기 이온젤 유전층에 상기 게이트 전압을 인가하는 게이트 전극을 더 포함하는 것을 특징으로 하는, 터널링 전계효과트랜지스터.
The method of claim 3,
And a gate electrode for applying the gate voltage to the ionic gel dielectric layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170085659A KR101966531B1 (en) | 2017-07-05 | 2017-07-05 | Tunneling field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170085659A KR101966531B1 (en) | 2017-07-05 | 2017-07-05 | Tunneling field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190005080A KR20190005080A (en) | 2019-01-15 |
| KR101966531B1 true KR101966531B1 (en) | 2019-04-05 |
Family
ID=65030266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170085659A KR101966531B1 (en) | 2017-07-05 | 2017-07-05 | Tunneling field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101966531B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102093141B1 (en) | 2019-07-17 | 2020-03-26 | 한국과학기술원 | Natural Heterojunction Tunnel Field-Effect Transistor |
| KR102103507B1 (en) * | 2019-07-30 | 2020-04-23 | 한국과학기술원 | Graphene Spin Transistor for All-electrical Operation at Room Temperature |
| KR20210094332A (en) * | 2020-01-21 | 2021-07-29 | 삼성전자주식회사 | Transistor including two dimensional (2D) channel |
| KR102655078B1 (en) * | 2021-09-08 | 2024-04-05 | 성균관대학교산학협력단 | Superlinear switching device and inverter device element using same |
| CN117480614A (en) * | 2022-05-27 | 2024-01-30 | 京东方科技集团股份有限公司 | Tunneling field effect transistor, preparation method thereof, display panel and display device |
-
2017
- 2017-07-05 KR KR1020170085659A patent/KR101966531B1/en active IP Right Grant
Non-Patent Citations (2)
| Title |
|---|
| Tania Roy et al.,‘Dual-Gated MoS2/WSe2 van der Waals Tunnel Diodes and Transistors’, ACS NANO, 9(2), pp 2071-2079 (2015.01.19.)* |
| Yongsuk Choi et al.,‘Low-Voltage Complementary Electronics from Ion-Gel-Gated Vertical Van der Waals Heterostructures’, Adv. Mater., Vol.28, pp 3742-3748 (2016.03.22.)* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190005080A (en) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101966531B1 (en) | Tunneling field effect transistor | |
| US8785912B2 (en) | Graphene electronic device including a plurality of graphene channel layers | |
| US8288803B2 (en) | Tunnel field effect devices | |
| Qian et al. | 2D materials as semiconducting gate for field-effect transistors with inherent over-voltage protection and boosted ON-current | |
| US20160064550A1 (en) | Insulated gate type switching device | |
| US9768289B2 (en) | Field effect transistor with conduction band electron channel and uni-terminal response | |
| KR20010032538A (en) | Field effect transistor | |
| EP3010044A1 (en) | Layered structure of a p-TFET | |
| US10680088B2 (en) | Tunnel field effect transistor having anisotropic effective mass channel | |
| US8735903B2 (en) | Density of states engineered field effect transistor | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| KR101576267B1 (en) | Esaki Tunneling Assisted Tunnel Field-Effect Transistor | |
| Keighobadi et al. | Recessed gate cylindrical heterostructure TFET, a device with extremely steep subthreshold swing | |
| KR100658993B1 (en) | Semiconductor nanorod surface-treated with organic material | |
| WO2014174937A1 (en) | Semiconductor device having heterogeneous material connection | |
| WO2023000200A1 (en) | Field effect transistor, manufacturing method therefor, and integrated circuit | |
| KR101902843B1 (en) | Junctionless tunneling field-effect transistor having dual gates | |
| US8629480B2 (en) | Hetero-junction tunneling transistor | |
| TWI556430B (en) | A tunneling transistor with an asymmetric gate | |
| Fahim-Al-Fattah et al. | A Study on Theoretical Performance of Graphene FET using Analytical Approach with Reference to High Cutoff Frequency | |
| Bhardwaj et al. | Design and performance enhancement of vertical nanowire TFET using triple metal gate technique | |
| US20220231135A1 (en) | Semiconductor device | |
| KR102396825B1 (en) | Transistor consuming very low electric power | |
| CN114400252A (en) | Negative differential resistance MOSFET based on cold metal | |
| KR20180000712A (en) | Graphene-organic junction bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |