KR100658993B1 - Semiconductor nanorod surface-treated with organic material - Google Patents

Semiconductor nanorod surface-treated with organic material Download PDF

Info

Publication number
KR100658993B1
KR100658993B1 KR1020040046572A KR20040046572A KR100658993B1 KR 100658993 B1 KR100658993 B1 KR 100658993B1 KR 1020040046572 A KR1020040046572 A KR 1020040046572A KR 20040046572 A KR20040046572 A KR 20040046572A KR 100658993 B1 KR100658993 B1 KR 100658993B1
Authority
KR
South Korea
Prior art keywords
semiconductor
nanorod
polymer
nanorods
semiconductor nanorod
Prior art date
Application number
KR1020040046572A
Other languages
Korean (ko)
Other versions
KR20050121443A (en
Inventor
이규철
박원일
김진숙
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR1020040046572A priority Critical patent/KR100658993B1/en
Publication of KR20050121443A publication Critical patent/KR20050121443A/en
Application granted granted Critical
Publication of KR100658993B1 publication Critical patent/KR100658993B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Abstract

폴리머로 표면처리하여 전기적 특성을 향상시킨 반도체 나노막대에 대해 개시한다. 그 나노막대는 비저항은 0.001 Ωcm 이상인 폴리머를 이용하여 표면처리되어, 적어도 1층 이상으로 코팅된 다중벽 구조, 양자우물 혹은 초격자 구조, p-n 접합 구조, 이종접합 구조 및 동종접합 구조를 이루며, 전계트랜지스터, 쇼트키(schottky)다이오드, p-n 접합 다이오드, 발광소자, 센서, 로직회로, 나노시스템, 집적회로 및 광소자에 이용될 수 있다. Disclosed is a semiconductor nanorod having surface treatment with a polymer to improve electrical properties. The nanorods are surface-treated with polymers with a resistivity of at least 0.001 Ωcm, forming a multiwall structure, a quantum well or superlattice structure, a pn junction structure, a heterojunction structure, and a homojunction structure coated with at least one layer. It can be used in transistors, schottky diodes, pn junction diodes, light emitting devices, sensors, logic circuits, nanosystems, integrated circuits and optical devices.

반도체 나노막대, 폴리머, 절연물, 표면처리Semiconductor nanorods, polymers, insulators, surface treatment

Description

폴리머로 표면처리된 반도체 나노막대{Semiconductor nanorod surface-treated with organic material}Semiconductor nanorod surface-treated with organic material

도 1a는 산화아연 나노막대 전계트랜지스터의 드레인 전류-드레인 전압 (Id-Vd) 곡선이고, 도 2b는 산화아연 나노막대 전계트랜지스터의 드레인 전류-게이트 전압 (Id-Vg) 곡선이다. FIG. 1A is a drain current-drain voltage (I d -V d ) curve of a zinc oxide nanorod field transistor, and FIG. 2B is a drain current-gate voltage (I d -V g ) curve of a zinc oxide nanorod field transistor.

도 2a는 본 발명의 제1 실시예에 의한 전계트랜지스터의 사시도이고, 도 2b는 도 2a에 의한 전계트랜지스터의 평면도이다.FIG. 2A is a perspective view of the field transistor according to the first embodiment of the present invention, and FIG. 2B is a plan view of the field transistor according to FIG. 2A.

도 3a는 PEG에 의해 표면처리된 산화아연 나노막대 전계트랜지스터의 드레인 전류-드레인 전압 (Id-Vd) 곡선이고, 도 3b는 드레인 전류-게이트 전압 (Id -Vg) 곡선이다.FIG. 3A is a drain current-drain voltage (I d -V d ) curve of a zinc oxide nanorod field transistor surface-treated with PEG, and FIG. 3B is a drain current-gate voltage (I d -V g ) curve.

도 4는 본 발명의 제2 실시예에 의한 트랜지스터에 대해 폴리이미드로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg)곡선이다.4 is a drain current-gate voltage (I d -V g ) curve measured before and after coating with a polyimide for the transistor according to the second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 의한 트랜지스터에 대해 Tween 20으로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg) 곡선이다.5 is a drain current-gate voltage (I d -V g ) curve measured before and after coating with Tween 20 for the transistor according to the third embodiment of the present invention.

도 6은 본 발명의 제4 실시예에 의한 반도체 나노막대를 이용한 쇼트키(schottky)다이오드를 PEG로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg) 곡선이다.6 is a drain current-gate voltage (I d -V g ) curve measured before and after coating a schottky diode using a semiconductor nanorod according to a fourth embodiment of the present invention with PEG.

본 발명은 반도체 나노막대에 관한 것으로, 보다 구체적으로 폴리머를 이용하여 표면처리된 반도체 나노막대에 관한 것이다. The present invention relates to a semiconductor nanorod, and more particularly to a semiconductor nanorod surface-treated using a polymer.

최근 세계 각국에서는 반도체 나노막대를 이용한 나노소자가 개발이 치열하게 진행되고 있다. 특히, 나노미터 크기의 직경을 가지는 반도체 나노막대의 경우 단결정으로 이루어져 있기 때문에, 기존의 반도체 박막을 이용해서 제조한 트랜지스터보다 상호컨덕턴스(transconductance)와 전하이동도가 크게 향상될 것으로 기대되었다.  Recently, the development of nano devices using semiconductor nanorods is intensifying in various countries. In particular, since a semiconductor nanorod having a nanometer diameter is composed of a single crystal, it is expected that the transconductance and the charge mobility are greatly improved compared to a transistor manufactured using a conventional semiconductor thin film.

도 1a는 산화아연 나노막대 전계트랜지스터의 드레인 전류-드레인 전압 (Id-Vd) 곡선이고, 도 2b는 드레인 전류-게이트 전압(Id-Vg) 곡선이다. FIG. 1A is a drain current-drain voltage (I d -V d ) curve of a zinc oxide nanorod field transistor, and FIG. 2B is a drain current-gate voltage (I d -V g ) curve.

도 1a를 참조하면, 실리콘 기판을 게이트로 이용하고 게이트 전압을 20V부터 -20V까지 10V 간격으로 측정한 결과이다. 여기서, Id-Vd 곡선은 선형적이므로 접촉저항이 매우 작은 오믹전극이 형성된 것이다. 또한 음의 방향으로 게이트 전압을 계속 증가시키면, 드레인 전류가 감소하는 n-type 금속-반도체 트랜지스터 특성을 갖는다. Referring to FIG. 1A, a silicon substrate is used as a gate and gate voltages are measured at 10V intervals from 20V to -20V. Here, since the I d -V d curve is linear, an ohmic electrode having a very small contact resistance is formed. In addition, as the gate voltage continues to increase in the negative direction, the drain current decreases, which leads to an n-type metal-semiconductor transistor.

도 1b를 참조하면, 드레인 전압을 0.2V에서 1.0V까지 0.2V 간격으로 측정한 것이다. 여기서, 게이트 전압을 양의 방향으로 증가시키면 드레인 전류는 증가하지만, 음의 방향으로 증가시키면 드레인 전류는 감소한다. 하지만, -20V 이상의 게이트 전압을 인가해도 드레인 전류가 완전히 차단(OFF)되지 않고 많은 양의 전류가 계속 흐른다. 예를 들어, 게이트 전압은 -20V이고 드레인 전압이 1.0V인 경우에 드레인 전류는 약 1.0ㅧ10-6A정도의 값을 갖는다. 이러한 드레인 전류는 소자의 성능을Ω 크게 저하시키는 요인이 된다.Referring to FIG. 1B, drain voltages are measured at 0.2V intervals from 0.2V to 1.0V. Here, increasing the gate voltage in the positive direction increases the drain current, while increasing the negative voltage decreases the drain current. However, even when a gate voltage of -20V or more is applied, a large amount of current continues to flow without completely shutting off the drain current. For example, when the gate voltage is -20V and the drain voltage is 1.0V, the drain current has a value of about 1.0 10 -6 A. Such drain current is a factor that greatly reduces the device performance.

한편, 상기 드레인 전류는 나노막대의 표면에 형성된 결함과 가스등과 같은 불순물의 흡착으로 인해 나노소자의 전기적 특성을 떨어뜨리기 때문에 발생하는 것으로 알려져 있다. On the other hand, the drain current is known to occur because the deterioration of the electrical characteristics of the nano device due to the adsorption of impurities such as gas and defects formed on the surface of the nano-rod.

따라서, 본 발명이 이루고자 하는 기술적 과제는 표면에 형성된 결함과 가스등과 같은 불순물의 흡착을 방지하여 전기적 특성을 향상시킬 수 있는 반도체 나노막대를 제공하는 데 있다. Therefore, the technical problem to be achieved by the present invention is to provide a semiconductor nanorod that can improve the electrical properties by preventing the adsorption of impurities such as gas and defects formed on the surface.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 나노막대는 폴리머를 이용하여 표면처리된다.The semiconductor nanorod according to the present invention for achieving the above technical problem is surface-treated using a polymer.

상기 폴리머은 절연물일 수 있으며, 비저항은 0.001 Ωcm 이상일 수 있다..The polymer may be an insulator, and the resistivity may be 0.001 Ωcm or more.

상기 폴리머은 비닐(vinyl)계 폴리머와 그 유도체 폴리머, 비닐계가 아닌 폴리머와 그 유도체 폴리머일 수 있으며, 상기 비닐계가 아닌 폴리머는 폴리에테르(polyether)계, 폴리설파이드(polysulfide)계, 폴리카보네이트(polycarbonate)계, 폴리아미드(polyamide)계, 페놀-포름알데히드(phenol-formaldehyde)계, 폴리우레아(polyurea) 계, 폴리이미드(polyimide)계일 수 있다.The polymer may be a vinyl polymer and its derivative polymer, a non-vinyl polymer and its derivative polymer, and the non-vinyl polymer may be polyether, polysulfide, or polycarbonate. It may be a polyamide (polyamide), phenol-formaldehyde (phenol-formaldehyde), polyurea (polyurea), polyimide (polyimide).

삭제delete

상기 폴리머는 상기 나노막대에 코팅하거나 폴리머를 포함한 용액에 함침하여 형성할 수 있다. 상기 폴리머은 1시간 내지 30시간 동안 함침하여 형성할 수 있고, 80℃~100℃에서 30분~1시간30분간 건조시키는 것이 바람직하다. The polymer may be formed by coating the nanorods or impregnating a solution including a polymer. The polymer may be formed by impregnation for 1 hour to 30 hours, and preferably dried at 80 ° C. to 100 ° C. for 30 minutes to 1 hour and 30 minutes.

상기 반도체 나노막대의 직경은 1 내지 500 nm이고 길이는 5 nm 내지 50 nm이 바람직하다.The semiconductor nanorods preferably have a diameter of 1 to 500 nm and a length of 5 nm to 50 nm.

상기 나노막대는 ZnO, CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어질 수 있다. 또한, 상기 반도체 나노막대는 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H로 이루어진 군중에서 선택된 적어도 하나 이상의 물질을 도핑될 수 있다.The nanorods are ZnO, CdO, In 2 O 3 , MgO, Al 2 O 3 , AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, It may be made of CdSe, BiSb and alloys thereof. In addition, the semiconductor nanorod is Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As At least one material selected from the group consisting of Co, Cr, B, N, Sb and H may be doped.

반도체 나노막대는 적어도 1층 이상으로 코팅된 다중벽 구조, 양자우물 혹은 초격자 구조, p-n 접합 구조, 이종접합 구조 및 동종접합 구조를 이룰 수 있다. 상기 반도체 나노막대는 전계트랜지스터, 쇼트키(Schottky)다이오드, p-n 접합 다이오드, 발광소자, 센서, 로직회로, 나노시스템, 집적회로 및 광소자에 이용될 수 있다.The semiconductor nanorods may have a multiwall structure, a quantum well or superlattice structure, a p-n junction structure, a heterojunction structure, and a homojunction structure coated with at least one layer. The semiconductor nanorods may be used in electric field transistors, Schottky diodes, p-n junction diodes, light emitting devices, sensors, logic circuits, nanosystems, integrated circuits, and optical devices.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명의 실시예에서는 반도체 나노막대를 이용한 트랜지스터 및 다이오드를 중심으로 설명하기로 한다. 하지만, 반도체 나노막대는 본 발명의 실시예에 한정하는 것이 아니라 다양한 응용이 가능하다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In the embodiment of the present invention, a description will be made of a transistor and a diode using a semiconductor nanorod. However, the semiconductor nanorods are not limited to the embodiment of the present invention and various applications are possible.

<제1 실시예><First Embodiment>

도 2a는 본 발명의 제1 실시예에 의한 전계트랜지스터의 사시도이고, 도 2b는 도 2a에 의한 전계트랜지스터의 평면도이다. FIG. 2A is a perspective view of the field transistor according to the first embodiment of the present invention, and FIG. 2B is a plan view of the field transistor according to FIG. 2A.

도 2a 및 도 2b를 참조하면, 200~500 ㎚정도의 게이트 절연막, 예컨대 실리콘 산화막(102)이 코팅된 실리콘 기판(100) 상에 반도체 나노막대(106)를 분산시킨다. 이때, 반도체 나노막대(106)는 비촉매 방식의 유기금속화학기상증착법을 이용하여 제조한 산화아연(ZnO) 나노막대(106)일 수 있다. 구체적으로, 반도체 나노막 대(106)는 에탄올과 같은 유기용매에 혼합된 나노막대(106)를 실리콘 산화막(102)상에 분산시킨 후에 유기용매를 제거한다. 나노막대(106)는 본 발명의 제1 실시예에 의한 트랜지스터(110)의 채널층의 역할을 한다. 여기서, 나노막대(106)의 직경은 1 내지 500 nm이고 길이는 5 nm 내지 50 Ωm일 수 있다. 2A and 2B, the semiconductor nanorods 106 are dispersed on a silicon substrate 100 coated with a gate insulating layer, for example, a silicon oxide layer 102 of about 200 to 500 nm. In this case, the semiconductor nanorod 106 may be a zinc oxide (ZnO) nanorod 106 manufactured by using a non-catalytic organometallic chemical vapor deposition method. Specifically, the semiconductor nanorods 106 remove the organic solvent after dispersing the nanorods 106 mixed with an organic solvent such as ethanol on the silicon oxide layer 102. The nanorod 106 serves as a channel layer of the transistor 110 according to the first embodiment of the present invention. Here, the diameter of the nanorod 106 may be 1 to 500 nm and the length may be 5 nm to 50 Ωm.

그 후, 전자현미경 및 원자탐침현미경을 이용하여 나노막대(106)의 정확한 위치를 구한다. 전자빔 식각법 및 금속증착공정을 이용해서 나노막대(106)의 양쪽 끝단에 Ti/Au 오믹콘택(104)을 형성시킨다. 접촉저항이 적은 오믹콘택(104)을 형성시키기 위해서 200℃ 내지 500℃에서 열처리를 더 수행할 수 있다. Thereafter, the exact position of the nanorod 106 is obtained using an electron microscope and an atomic probe microscope. Ti / Au ohmic contacts 104 are formed on both ends of the nanorods 106 using electron beam etching and metal deposition processes. In order to form the ohmic contact 104 having low contact resistance, heat treatment may be further performed at 200 ° C to 500 ° C.

본 발명의 제1 실시예에 의한 나노막대(106)는 ZnO이외에도 CdO, In2O3, MgO, Al2O3, AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금을 사용할 수 있다. 또한, 반도체 나노막대(106)는 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H로 이루어진 군중에서 선택된 적어도 하나 이상의 물질로 도핑하여 사용할 수 있다. The nanorod 106 according to the first embodiment of the present invention is not only ZnO but also CdO, In 2 O 3 , MgO, Al 2 O 3 , AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs , InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb and alloys thereof can be used. In addition, the semiconductor nanorods 106 include Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P Doped with at least one material selected from the group consisting of As, Co, Cr, B, N, Sb and H.

이때, 나노막대(106)는 폴리머인 PEG(polyethyleneglicohol)로 표면을 개질하였다. 구체적으로, 나노막대(106)를 채용한 트랜지스터(110)의 전기적 특성을 측정한 다음, 트랜지스터(110)를 PEG 용액 속에 1시간 내지 30시간 정도 담가놓았다. 바람직하게는 3시간 내지 5시간 동안 담가둔다. 그후 탈이온수에 의해 나노막대(106)와 이를 포함하는 트랜지스터(110)를 세정하였다. At this time, the nanorod 106 was modified surface by polyethylene (polyethyleneglicohol) (PEG). Specifically, after measuring the electrical characteristics of the transistor 110 employing the nanorod 106, the transistor 110 was immersed in PEG solution for 1 to 30 hours. Preferably soak for 3 to 5 hours. Thereafter, the nanorod 106 and the transistor 110 including the same were cleaned by deionized water.

도 3a는 PEG에 의해 표면처리된 산화아연 나노막대 전계트랜지스터의 드레인 전류-드레인 전압(Id-Vd) 곡선이고, 도 3b는 드레인 전류-게이트 전압(Id -Vg) 곡선이다.FIG. 3A is a drain current-drain voltage (I d -V d ) curve of a zinc oxide nanorod field transistor surface-treated with PEG, and FIG. 3B is a drain current-gate voltage (I d -V g ) curve.

도 3a를 참조하면, 실리콘 기판(100)을 게이트로 이용하고, 게이트 전압은 20V부터 -20V까지 10V 간격으로 측정하였다. 이때, 게이트 전압에 따른 드레인 전류는 표면처리하지 않은 도 2a의 전류에 비해 급격하게 변화하였다. 특히, -20V의 게이트 전압을 인가한 경우 드레인 전류가 완전히 차단되어 흐르지 않는다. Referring to FIG. 3A, using the silicon substrate 100 as a gate, the gate voltage was measured at 10V intervals from 20V to -20V. At this time, the drain current according to the gate voltage was changed drastically compared to the current of FIG. In particular, when a gate voltage of -20V is applied, the drain current is not completely blocked.

도 3b를 참조하면, 드레인 전압을 0.2V에서 1V까지 0.2V 간격으로 측정한 결과이다. 도시된 바와 같이, 드레인 전압의 변화에 대한 드레인 전류의 변화, 예컨대 상호컨덕턴스, 전하이동도 등과 같은 트랜지스터의 전기적 특성이 크게 향상되었다. Referring to FIG. 3B, the drain voltage is measured at 0.2V intervals from 0.2V to 1V. As shown, the electrical characteristics of the transistor, such as changes in drain current with respect to changes in drain voltage, such as interconductance, charge mobility, etc., have been greatly improved.

<제2 실시예>Second Embodiment

도 2a 및 도 2b를 참조하여 설명한 제1 실시예와 동일한 방법으로 트랜지스터를 제조하였다. 이어서, 나노막대(106)를 채용한 트랜지스터(110)의 전기적 특성을 측정한 다음, 트랜지스터(110)를 폴리이미드(polyimide)로 1000~6000 rpm으로 30~60초 동안 스핀코팅(spin coating)하였다. 그후, 오븐에서 약 80?? 정도에서 10 분 내지 1시간 정도 건조하였다. The transistor was manufactured in the same manner as in the first embodiment described with reference to FIGS. 2A and 2B. Subsequently, the electrical characteristics of the transistor 110 employing the nanorod 106 were measured, and then the transistor 110 was spin coated with polyimide for 30 to 60 seconds at 1000 to 6000 rpm. . After that, about 80 ?? Dry at about 10 minutes to 1 hour.

도 4는 본 발명의 제2 실시예에 의한 트랜지스터(110)에 대해 폴리이미드로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg) 곡선이다. 폴리이미드로 코팅한 경우는 실선, 코팅하지 않은 경우는 일점쇄선으로 표시하였다. 즉, 드레인 전압은 1V로 일정하게 고정하고 게이트 전압을 -20V에서 20V로 변화시키면서 드레인 전류를 측정하였다. 폴리이미드로 코팅을 하면, 게이트 전압에 대한 드레인 전류는 급격히 증가하였다. 이에 따라, 상호컨덕턴스 및 전하이동도는 크게 증가하였고 또한 턴온(turn on) 전압도 -5V로 감소하였다. 4 is a drain current-gate voltage (I d -V g ) curve measured before and after coating with polyimide for the transistor 110 according to the second embodiment of the present invention. In the case of coating with polyimide, solid lines are indicated, and in the case of non-coating, a single dashed line is indicated. In other words, the drain voltage was fixed at 1V and the drain current was measured while changing the gate voltage from -20V to 20V. When coated with polyimide, the drain current against the gate voltage increased dramatically. As a result, the interconductance and charge mobility were greatly increased, and the turn on voltage was also reduced to -5V.

<제3 실시예>Third Embodiment

도 2a 및 도 2b를 참조하여 설명한 제1 실시예와 동일한 방법으로 트랜지스터를 제조하였다. 이어서, 나노막대(106)를 채용한 트랜지스터(110)의 전기적 특성을 측정한 다음, 트랜지스터(110)를 고순도 트윈(Tween) 20(sigma aldrich사 제조)용액 속에 1시간 내지 30시간 정도 담가놓았다. 여기서, 트윈 20의 주성분은 폴리에틸렌글리콘 소비탄 모노라우레이트(polyethylene glycol sorbitan monolaurate)이다. 바람직하게는 3시간 내지 5시간 동안 담가둔다. 그후 탈이온수에 의해 나노막대(106)와 이를 포함하는 트랜지스터(110)를 세정하였다. The transistor was manufactured in the same manner as in the first embodiment described with reference to FIGS. 2A and 2B. Subsequently, the electrical characteristics of the transistor 110 employing the nanorod 106 were measured, and the transistor 110 was immersed in a high purity Tween 20 (manufactured by Sigma Aldrich) solution for about 1 hour to 30 hours. Here, the main component of Tween 20 is polyethylene glycol sorbitan monolaurate. Preferably soak for 3 to 5 hours. Thereafter, the nanorod 106 and the transistor 110 including the same were cleaned by deionized water.

도 5는 본 발명의 제3 실시예에 의한 트랜지스터(110)에 대해 트윈 20으로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg) 곡선이다. 트윈 20으로 코팅한 경우는 이점쇄선 그리고 코팅하지 않은 경우는 일점쇄선으로 표시하였다. 즉, 드레인 전압은 1V로 일정하게 고정하고 게이트 전압을 -20V에서 20V로 변화시키면서 드레인 전류를 측정하였다. 트윈 20을 코팅하면, 게이트 전압에 대한 드레인 전류는 급격히 증가하였다. 이에 따라, 상호컨덕턴스 및 캐리어 이동도는 크게 증가 하였고 또한 턴온(turn on) 전압도 -5 V로 감소하였다. 5 is a drain current-gate voltage (I d -V g ) curve measured before and after coating with a tween 20 for the transistor 110 according to the third embodiment of the present invention. In case of coating with Tween 20, the double-dotted line is indicated. In other words, the drain voltage was fixed at 1V and the drain current was measured while changing the gate voltage from -20V to 20V. Coating tween 20 drastically increased the drain current against the gate voltage. As a result, the interconductance and carrier mobility were greatly increased and the turn on voltage was also reduced to -5V.

본 발명의 제1 실시예, 제2 실시예 및 제3 실시예에 사용되는 폴리머는 절연물로써 폴리비닐클로라이드(polyvinyl chloride), 폴리에틸렌(polyethelene), 폴리스티렌(polystyrene), 폴리아크릴로나이트라이드(polyacrylonitride), 폴리아크릴아미드(polyacrylamide) 등과 같은 비닐(vinyl)계 폴리머와 그 유도체 폴리머, 폴리에테르(Polyether)계, 폴리설파이드(polysulfide)계, 폴리카보네이트(polycarbonate)계, 폴리아미드(polyamide)계, 페놀-포름알데히드(phenol-formaldehyde)계, 폴리우레아(polyurea)계, 폴리이미드(polyimide)계 등과 같은 비닐(vinyl)계가 아닌 폴리머와 그 유도체 폴리머일 수 있다. 나아가, 상기 폴리머은 비전도성이며 유전율이 큰 물질을 사용할 수 있다. Polymers used in the first, second and third embodiments of the present invention are polyvinyl chloride, polyethelene, polystyrene, polyacryllonitride as insulators. , Vinyl polymers such as polyacrylamide, and derivative polymers thereof, polyether, polysulfide, polycarbonate, polyamide, phenol- It may be a non-vinyl polymer such as formaldehyde (phenol-formaldehyde), polyurea (polyurea), polyimide (polyimide) and the like and derivative polymers thereof. In addition, the polymer may be a non-conductive material having a high dielectric constant.

삭제delete

<제4 실시예>Fourth Example

도 6은 본 발명의 제4 실시예에 의한 반도체 나노막대를 이용한 쇼트키(schottky)다이오드를 PEG로 코팅하기 전후에 측정한 드레인 전류-게이트 전압(Id-Vg) 곡선이다. 여기서, 역방향 드레인 전류는 절대값으로 변환하여 표시하였다. PEG로 코팅한 경우는 점선선, 코팅하지 않은 경우는 일점쇄선으로 표시하였다. 제4 실시예에 의한 나노막대 쇼트키 다이오드는 일함수가 큰 Au를 쇼트키 전극으로 하였으며, Ti/Au 을 오믹전극으로 제조하였다. 도 5에 도시된 바와 같이, PEG로 코팅한 나노막대 쇼트키 다이오드는 한쪽 방향으로만 전류가 잘 흐르는 뚜렷한 정류특성을 보인다. PEG를 코팅하지 않는 다이오드는 역방향 전압 하에서 누설전류가 커진다. 이에 따라, 정방향과 역방향 전압 하에서 전류의 비가 대략 102-103으로 나타난다. 이에 반해, PEG를 코팅한 경우 역방향 전압 하에서 누설전류가 매우 약하게 나타나며 정방향과 역방향 전압 하에서 전류의 비가 대략 104-107로 크게 증가하였다. 6 is a drain current-gate voltage (I d -V g ) curve measured before and after coating a schottky diode using a semiconductor nanorod according to a fourth embodiment of the present invention with PEG. Here, the reverse drain current is converted into an absolute value and displayed. When coated with PEG, it is indicated by a dashed line, and when not coated by a dotted line. In the nanorod Schottky diode according to the fourth embodiment, Au having a large work function was used as a Schottky electrode, and Ti / Au was manufactured as an ohmic electrode. As shown in FIG. 5, the PEG-coated nanorod Schottky diode exhibits a distinct rectification characteristic in which current flows well in only one direction. Diodes that do not coat PEG increase leakage current under reverse voltage. Accordingly, the ratio of the currents under the forward and reverse voltages is approximately 10 2 -10 3 . On the contrary, when PEG was coated, the leakage current was very weak under the reverse voltage, and the ratio of the current under the forward and reverse voltage was increased to about 10 4 -10 7 .

PEG를 코팅한 경우 이외에 폴리이미드나 트윈 20을 적용한 경우에도 이와 동일한 결과를 얻을 수 있다.  The same result can be obtained when polyimide or Tween 20 is applied in addition to PEG coating.

본 발명의 실시예들에서는 폴리머를 이용하여 표면을 개질시킨 반도체 나노막대를 채널층으로 하여 전기적인 성능이 우수한 나노소자, 예를 들어 전자미세소자를 제조할 수 있다. In the embodiments of the present invention, a nano device, for example, an electronic micro device having excellent electrical performance may be manufactured using a semiconductor nanorod having a surface modified using a polymer as a channel layer.

또한 폴리머를 이용한 표면 개질 처리기술에 의해 전기전도도를 제어하는 기술을 응용하여 특정한 나노막대(106) 혹은 나노막대(106) 내의 특정부위만 선택적 개질시킴으로써 나노막대(106)를 이용한 로직회로 및 고집적 나노시스템 개발에 응용될 수 있다. In addition, by applying a technique to control the electrical conductivity by a surface modification treatment technology using a polymer, by selectively modifying only a specific portion of the specific nanorod 106 or the nanorod 106, a logic circuit and a highly integrated nanoscale using the nanorod 106 It can be applied to system development.

이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. 예를 들어, 반도체 나노막대는 적어도 1층으로 코팅된 다중벽 구조, 양자우물 혹은 초격자 구조, p-n 접합 구조, 이종접합 구조 및 동종접합 구조를 가질 수 있다. 또한, 반도체 나노막대는 쇼트키(Schottky)다이오드, 발광소자, 센서, 광소자, 로직회로, 나노시스템 및 집적회로 등을 포함한 전자미세소자에 이용될 수 있다. As mentioned above, although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible. For example, the semiconductor nanorods may have a multiwall structure, a quantum well or superlattice structure, a p-n junction structure, a heterojunction structure, and a homojunction structure coated with at least one layer. In addition, the semiconductor nanorods may be used in electronic microdevices including Schottky diodes, light emitting devices, sensors, optical devices, logic circuits, nanosystems and integrated circuits.

상술한 본 발명에 따른 이미지 센서 및 그 제조방법에 의하면, 표면에 형성된 결함과 가스등과 같은 불순물의 흡착을 방지하여 전기적 특성을 향상시킬 수 있다. According to the image sensor and the manufacturing method according to the present invention described above, the electrical characteristics can be improved by preventing the adsorption of impurities such as gas and defects formed on the surface.

또한, 나노막대를 폴리머로 코팅하면 트랜지스터의 상호컨덕턴스와 전하이동도가 크게 향상되었으며, 턴온전압이 크게 감소하였다. In addition, coating the nanorods with a polymer greatly improved the transconductance and charge mobility of the transistor and greatly reduced the turn-on voltage.

나아가. 폴리머를 코팅한 나노막대를 이용한 쇼트키 다이오드의 경우, 역방향 전압 하의 누설전류(reverse bias leakage current)가 크게 감소하는 것으로 나타났다.  Furthermore. Schottky diodes using polymer-coated nanorods show a significant reduction in reverse bias leakage current.

그리고, 폴리머를 이용한 표면 개질 처리기술에 의해 전기전도도를 제어하는 기술을 응용하여 특정한 나노막대 혹은 나노막대 내의 특정부위만 선택적 개질시킴으로써 나노막대를 이용한 로직회로 및 고집적 나노시스템 개발에 응용될 수 있다. In addition, by applying a technique for controlling electrical conductivity by a surface modification treatment technique using a polymer, it can be applied to the development of a logic circuit and a highly integrated nanosystem using a nanorod by selectively modifying only a specific nanorod or a specific portion within the nanorod.

Claims (15)

비닐(vinyl)계 폴리머와 그 유도체 폴리머, 비닐계가 아닌 폴리머와 그 유도체 폴리머 중에서 선택된 적어도 하나를 이용하여 표면을 처리하는 반도체 나노막대.A semiconductor nanorod which treats a surface by using at least one selected from a vinyl polymer and its derivative polymer, a non-vinyl polymer and its derivative polymer. 제1항에 있어서, 상기 폴리머은 절연물인 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorod of claim 1, wherein the polymer is an insulator. 제1항에 있어서, 상기 폴리머의 비저항은 0.001 Ωcm 이상인 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorod of claim 1, wherein a specific resistance of the polymer is 0.001 Ωcm or more. 삭제delete 삭제delete 제1항에 있어서, 상기 비닐계가 아닌 폴리머는 폴리에테르(polyether)계, 폴리설파이드(polysulfide)계, 폴리카보네이트(polycarbonate)계, 폴리아미드(polyamide)계, 페놀-포름알데히드(phenol-formaldehyde)계, 폴리우레아(polyurea) 계, 폴리이미드(polyimide)계인 것을 특징으로 하는 반도체 나노막대.According to claim 1, wherein the non-vinyl polymer is polyether (polyether), polysulfide (polysulfide), polycarbonate (polycarbonate), polyamide (polyamide), phenol-formaldehyde (phenol-formaldehyde) , Polyurea-based, polyimide-based semiconductor nanorods. 제1항에 있어서, 상기 폴리머는 상기 나노막대에 코팅하거나 폴리머을 포함한 용액에 함침하여 흡착시켜 형성하는 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorod of claim 1, wherein the polymer is formed by coating the nanorod or by impregnating with a solution including a polymer. 제7항에 있어서, 상기 폴리머는 1시간 내지 30시간 동안 함침하여 형성되는 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorod of claim 7, wherein the polymer is formed by impregnation for 1 to 30 hours. 제7항에 있어서, 상기 폴리머은 80℃ 내지 100℃에서 30분~1시간30분간 건조시키는 것을 특징으로 하는 반도체 나노막대. The semiconductor nanorod of claim 7, wherein the polymer is dried at 80 ° C. to 100 ° C. for 30 minutes to 1 hour 30 minutes. 제1항에 있어서, 상기 반도체 나노막대의 직경은 1 내지 500 nm이고 길이는 5 nm 내지 50 ㎚인 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorods of claim 1, wherein the semiconductor nanorods have a diameter of 1 nm to 500 nm and a length of 5 nm to 50 nm. 제1항에 있어서, 상기 나노막대는 ZnO, CdO, In2O3, MgO, Al2O3 , AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, ZnSe, ZnS, CdS, CdSe, BiSb 및 이들의 합금으로 이루어진 것을 특징으로 하는 반도체 나노막대. The method of claim 1, wherein the nanorods are ZnO, CdO, In 2 O 3 , MgO, Al 2 O 3 , AlN, InN, GaN, Si, AlP, InP, GaP, InAs, GaAs, AlAs, InSb, GaSb, A semiconductor nanorod consisting of ZnSe, ZnS, CdS, CdSe, BiSb and alloys thereof. 제1항에 있어서, 상기 반도체 나노막대는 Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se, P, As, Co, Cr, B, N, Sb 및 H로 이루어진 군중에서 선택된 적어도 하나 이상의 물질을 도핑된 것을 특징으로 하는 반도체 나노막대.The method of claim 1, wherein the semiconductor nanorod is Mg, Zn, Cd, Ti, Li, Cu, Al, Ni, Y, Ag, Mn, V, Fe, La, Ta, Nb, Ga, In, S, Se , P, As, Co, Cr, B, N, Sb and H semiconductor nanorods characterized in that the doped with at least one material selected from the crowd. 제1항에 있어서, 반도체 나노막대는 적어도 1층 이상으로 코팅된 다중벽 구조, 양자우물 혹은 초격자 구조, p-n 접합 구조, 이종접합 구조 및 동종접합 구조를 이루는 것을 특징으로 하는 반도체 나노막대.The semiconductor nanorod of claim 1, wherein the semiconductor nanorod comprises a multiwall structure, a quantum well or superlattice structure, a p-n junction structure, a heterojunction structure, and a homojunction structure coated with at least one layer. 제1항에 있어서, 상기 반도체 나노막대는 전계트랜지스터, 쇼트키(schottky)다이오드, p-n 접합 다이오드, 발광소자, 센서, 로직회로, 나노시스템, 집적회로 및 광소자에 이용되는 것을 특징으로 하는 반도체 나노막대. The semiconductor nanorod of claim 1, wherein the semiconductor nanorod is used in an electric field transistor, a schottky diode, a pn junction diode, a light emitting device, a sensor, a logic circuit, a nanosystem, an integrated circuit, and an optical device. rod. 제1항에 있어서, 상기 비닐계 폴리머와 그 유도체는 폴리비닐클로라이드(polyvinyl chloride), 폴리에틸렌(polyethelene), 폴리스티렌(polystyrene), 폴리아크릴로나이트라이드(polyacrylonitride), 폴리아크릴아미드(polyacrylamide) 및 그 유도체인 것을 특징으로 하는 반도체 나노막대. ㅂThe method of claim 1, wherein the vinyl polymer and its derivatives are polyvinyl chloride, polyethylene (polyethelene), polystyrene (polystyrene), polyacrylonitrile (polyacrylonitride), polyacrylamide and derivatives thereof It is a semiconductor nanorod. ㅂ
KR1020040046572A 2004-06-22 2004-06-22 Semiconductor nanorod surface-treated with organic material KR100658993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046572A KR100658993B1 (en) 2004-06-22 2004-06-22 Semiconductor nanorod surface-treated with organic material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046572A KR100658993B1 (en) 2004-06-22 2004-06-22 Semiconductor nanorod surface-treated with organic material

Publications (2)

Publication Number Publication Date
KR20050121443A KR20050121443A (en) 2005-12-27
KR100658993B1 true KR100658993B1 (en) 2006-12-21

Family

ID=37293595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046572A KR100658993B1 (en) 2004-06-22 2004-06-22 Semiconductor nanorod surface-treated with organic material

Country Status (1)

Country Link
KR (1) KR100658993B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338356B1 (en) 2007-04-10 2013-12-06 광주과학기술원 Method of measuring short channel effect of nano-wire field effect transistor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845688B1 (en) * 2004-11-24 2008-07-11 삼성전기주식회사 Method for Surface treatment of Ni nano particle with Organic solution
KR100723022B1 (en) * 2006-05-19 2007-05-30 경희대학교 산학협력단 Nano-structures and manufacturing method of the same having quantum well structure
KR100819004B1 (en) 2006-11-15 2008-04-02 삼성전자주식회사 Microelectronics and method of fabricating the same
KR101010856B1 (en) * 2009-03-02 2011-01-26 고려대학교 산학협력단 Optoelectronic devices and method of manufacturing of the same
CN105153811B (en) 2015-08-14 2019-12-10 广州华睿光电材料有限公司 Printing ink for printing electronics
WO2017080326A1 (en) 2015-11-12 2017-05-18 广州华睿光电材料有限公司 Printing composition, electronic device comprising same and preparation method for functional material thin film
CN109790407B (en) 2016-11-23 2021-12-07 广州华睿光电材料有限公司 Printing ink composition, preparation method and application thereof
CN109411357B (en) * 2018-10-26 2020-08-07 郑州大学 P-N heterojunction composed of nickel oxide nanowire and zinc oxide and preparation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338356B1 (en) 2007-04-10 2013-12-06 광주과학기술원 Method of measuring short channel effect of nano-wire field effect transistor

Also Published As

Publication number Publication date
KR20050121443A (en) 2005-12-27

Similar Documents

Publication Publication Date Title
US7115971B2 (en) Nanowire varactor diode and methods of making same
CA2589432C (en) Method, system, and apparatus for gating configurations and improved contacts in nanowire-based electronic devices
US7582534B2 (en) Chemical doping of nano-components
US7170120B2 (en) Carbon nanotube energy well (CNEW) field effect transistor
Xu et al. Schottky barrier in organic transistors
US20050274992A1 (en) Method of fabricating a tunneling nanotube field effect transistor
Kim et al. Fabrication and electrical characteristics of dual-gate ZnO nanorod metal–oxide semiconductor field-effect transistors
KR20090079035A (en) Ferroelectric memory device
Blanchard et al. MESFETs made from individual GaN nanowires
KR101805827B1 (en) Negative differential resistance including trap layer and its manufacturing method
Wang et al. Development of ultra-high density silicon nanowire arrays for electronics applications
US8350602B2 (en) Reconfigurable semiconductor device
KR101966531B1 (en) Tunneling field effect transistor
KR100658993B1 (en) Semiconductor nanorod surface-treated with organic material
CN105103295A (en) Lateral GaN JFET with vertical drift region
KR100593257B1 (en) Electric device comprising schottky electrode using semiconductor nano-structure, and fabrication thereof
KR20190075704A (en) Vertical schottky barrier transistor and method of fabricating the same
CN113224143A (en) Junction field effect transistor based on tungsten disulfide/gallium antimonide and preparation method thereof
Huang et al. Tunneling-assisted carrier transfer in pentacene-based thin-film transistors with a MoO 3 buffer layer
KR102128956B1 (en) Semiconductor device with negative differential transconductance and its manufacturing method
WO2015081416A1 (en) Buried source schottky barrier thin film transistor and method of manufacture
US20190035918A1 (en) Tunneling Junction Transistor
KR102641279B1 (en) Staggered metal semiconductor field effect transistor for thin film power device
KR102186195B1 (en) Semiconductor device and manufacturing method for the same
Hilleringmann et al. CuO Nanoparticles for p-Type TFTs in Complementary Flexible Electronics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13