KR101956189B1 - 질소 도핑 그래핀의 제조방법 - Google Patents

질소 도핑 그래핀의 제조방법 Download PDF

Info

Publication number
KR101956189B1
KR101956189B1 KR1020170027117A KR20170027117A KR101956189B1 KR 101956189 B1 KR101956189 B1 KR 101956189B1 KR 1020170027117 A KR1020170027117 A KR 1020170027117A KR 20170027117 A KR20170027117 A KR 20170027117A KR 101956189 B1 KR101956189 B1 KR 101956189B1
Authority
KR
South Korea
Prior art keywords
graphene
nitrogen
injection amount
carrier gas
synthesized
Prior art date
Application number
KR1020170027117A
Other languages
English (en)
Other versions
KR20180100828A (ko
Inventor
함문호
손명우
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020170027117A priority Critical patent/KR101956189B1/ko
Priority to US15/911,991 priority patent/US10615030B2/en
Publication of KR20180100828A publication Critical patent/KR20180100828A/ko
Application granted granted Critical
Publication of KR101956189B1 publication Critical patent/KR101956189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C01P2002/54—Solid solutions containing elements as dopants one element only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 질소 도핑 그래핀의 제조방법에 관한 것이다. 본 발명의 여러 구현예에 따르면, 덮힘율이 향상되고 균일한 단일층의 그래핀을 합성할 수 있을 뿐만 아니라 고품질의 그래핀을 대면적으로 제조할 수 있는 효과를 달성할 수 있다. 또한 질소가 포함된 방향족 화합물을 탄소원으로 사용하기 때문에 합성 과정에서 질소가 도핑되어 질소가 도핑된 그래핀을 합성할 수 있으며, 질소 도핑에 따라 그래핀의 전기적 특성을 조절하는 효과를 달성할 수 있다.

Description

질소 도핑 그래핀의 제조방법{A process of preparing nitrogen doped graphene}
본 발명은 질소 도핑 그래핀의 제조방법에 관한 것이다.
대면적의 고품질 그래핀은 화학기상증착법을 이용하여 합성할 수 있고, 그래핀의 전기적 특성을 개선하기 다양한 도핑 방법이 이용된다. 이러한 그래핀 도핑 방법에는 합성된 그래핀을 도펀트가 포함되어 있는 기체 분위기에서 고온 열처리하거나(도 1), 금속 나노입자 또는 폴리머를 이용하여 그래핀을 표면 처리하는 방법 등이 있다.
그러나 이와 같은 방법은 추가적인 공정이 요구되기 때문에 공정비용을 증가시킨다. 그리고 열처리를 이용한 도핑 방법의 경우 고온에 취약한 반도체 소자 및 유기물 기판을 이용한 전자소자에 적용할 수 없다는 한계도 지닌다. 또한 표면처리를 이용한 도핑 방법의 경우에도 그래핀과 금속 나노입자 또는 폴리머 사이의 약한 결합에 의해 도핑되기 때문에 시간이 지날수록 도핑 효과가 감소되는 단점을 있다.
한편, 피리딘을 이용하여 질소가 도핑된 그래핀을 대면적으로 제조하는 방법도 보고된 바 있는데, 피리딘은 벤젠에 탄소원자가 하나가 질소로 치환된 방향족 물질로, 피리딘을 이용하여 질소가 도핑된 그래핀을 합성할 수 있게 한다. 그러나 기존 연구 결과는 플레이크 형상의 불연속적인 그래핀을 합성하였기 때문에 대면적 소자 제작에 적용할 수 없다는 한계가 있다.
따라서, 이러한 종래기술의 단점을 해결하여 높은 덮힘율과 고품질의 그래핀을 대면적으로 제조할 수 있는 기술개발이 필요하다.
1. WO 2012/118350 2. WO 2012/118350 3. 한국 등록특허 제10-1484850호 4. 한국 공개특허 제10-2013-0022565호
본 발명은 위와 같은 종래기술의 단점을 해결하고 높은 덮힘율과 고품질의 그래핀, 특히 질소 도핑 그래핀을 대면적으로 제조할 수 있는 발명을 제공하고자 한다.
본 발명의 일 측면에 따르면, (a) 촉매금속을 화학기상증착 시스템에 로딩하는 단계, (b) 상기 화학기상증착 시스템 내부를 승온시켜 상기 촉매금속을 열처리하는 단계, (c) 상기 화학기상증착 시스템 내로 질소 화합물을 주입하는 단계를 포함하는 질소 도핑 그래핀 제조방법이 개시된다.
본 발명의 여러 구현예에 따르면, 덮힘율이 향상되고 균일한 단일층의 그래핀을 합성할 수 있을 뿐만 아니라 고품질의 그래핀을 대면적으로 제조할 수 있는 효과를 달성할 수 있다. 또한 질소가 포함된 방향족 화합물을 탄소원으로 사용하기 때문에 합성 과정에서 질소가 도핑되어 질소가 도핑된 그래핀을 합성할 수 있으며, 질소 도핑에 따라 그래핀의 전기적 특성을 조절하는 효과를 달성할 수 있다.
도 1은 합성된 그래핀을 도펀트가 포함되어 있는 기체 분위기에서 고온 열처리하여 도핑하는 방법을 보여준다.
도 2는 피리딘을 이용한 질소 도핑 그래핀을 제조하는 과정을 도식적으로 보여준다.
도 3은 1단계 공정을 이용한 그래핀 박막 합성 공정도를 보여준다.
도 4는 1단계 공정을 이용해 합성 시간에 따라 합성된 그래핀 박막의 광학현미경 이미지와 라만 스펙트럼 결과를 보여준다.
도 5는 1단계 공정을 이용해 합성 시간에 따라 합성된 그래핀 박막의 라만스펙트럼의 I 2G/D 및 I D/G와 표면 덮힘율 및 성장 속도 결과를 보여준다.
도 6은 2단계 공정을 이용한 그래핀 박막 합성 공정도를 보여준다.
도 7은 2단계 공정을 이용해 2단계의 캐리어 기체 유량에 따라 합성된 그래핀 박막의 광학현미경 이미지와 라만 스펙트럼 결과를 보여준다.
도 8은 2단계 공정을 이용해 2단계의 캐리어 기체 유량에 따라 합성된 그래핀 박막의 라만 스펙트럼의 I 2G/D 및 I D/G와 표면 덮힘율 결과를 보여준다.
도 9는 2단계 공정을 이용해 2번째 단계의 합성시간에 따라 합성된 그래핀 박막의 광학현미경 이미지와 라만 스펙트럼 결과를 보여준다.
도 10은 2단계 공정을 이용해 2번째 단계의 합성시간에 따라 합성된 그래핀 박막의 라만 스펙트럼의 I 2G/D 및 I D/G와 표면 덮힘율, 투과도 결과를 보여준다.
도 11은 2단계 공정을 이용해 합성된 그래핀의 2D와 G 피크 위치의 라만 맵핑 이미지 결과를 보여준다.
도 12는 2단계 공정을 이용해 합성된 그래핀의 일함수와 질소 원소 농도를 질소가 도핑되지 않은 그래핀과 비교 분석한 결과를 보여준다.
도 13는 2단계 공정을 이용해 합성된 그래핀을 이용하여 제작한 전계효과 트랜지스터의 모식도와 I d-V g 및 I d-V d 특성을 보여준다.
이하에서, 본 발명의 여러 측면 및 다양한 구현예에 대해 더욱 구체적으로 살펴보도록 한다.
본 발명의 일 측면에 따르면, (a) 촉매금속을 화학기상증착 시스템에 로딩하는 단계, (b) 상기 화학기상증착 시스템 내부를 승온시켜 상기 촉매금속을 열처리하는 단계, (c) 상기 화학기상증착 시스템 내로 질소 화합물을 주입하는 단계를 포함하는 질소 도핑 그래핀 제조방법이 개시된다.
상기 열처리를 통해 촉매금속에 포함된 자연산화막을 제거하고 촉매금속의 결정립을 증가시킬 수 있다.
일 구현예에 있어서, 상기 (c) 단계에서 상기 질소 화합물 주입은 상기 질소 화합물을 버블러를 통해 발생시키고 비활성 기체를 캐리어 기체로 이용하여 주입함으로써 수행된다.
다른 구현예에 있어서, 상기 (c) 단계에서 수소 기체도 함께 주입된다. 수소 기체를 함께 주입하는 경우 질소 화합물의 탈수소화 반응을 촉진시키기 때문에 그래핀 합성에 있어서 유리한 효과를 얻을 수 있다. 수소의 주입량은 100 내지 200 sccm일 수 있다.
또 다른 구현예에 있어서, 상기 (c) 단계에서 상기 질소 화합물 주입은 (c1) 제1 질소 화합물 주입량으로 주입하고 나서, (c2) 제2 질소 화합물 주입량으로 주입함으로써 수행되고, 상기 제2 질소 화합물 주입량은 상기 제1 질소 화합물 주입량보다 크다. 1단계 공정을 따르는 경우 특정 시점(예: 1시간)을 경계로 그래핀 성장속도는 감소하는 결과를 보이지만, 위와 같은 2단계 공정을 따르는 경우 그래핀 성장속도가 감소하는 것을 방지할 수 있다.
또 다른 구현예에 있어서, 상기 제1 주입량과 상기 제2 주입량은 각각 제1 캐리어 기체 주입량과 제2 캐리어 기체 주입량에 의해 조절된다.
또 다른 구현예에 있어서, 상기 제1 캐리어 기체 주입량은 상기 수소 기체 주입량의 20 내지 100 부피%이다. 만일 위 수치 범위를 벗어나는 경우에는 그래핀의 핵이 생성되지 않아 결과적으로 그래핀이 합성되지 않는 결과가 발생할 수 있음을 확인하였다.
또 다른 구현예에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 2배 내지 10배이다. 위 수치 범위 내에서 라만 스펙트럼의 I 2D/G의 값이 크게 증가하여 그래핀이 균질한 단일층으로 합성되는 비율이 크게 증가함을 확인하였다.
또 다른 구현예에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 2.5배 내지 8배이다. 위 수치 범위 내에서 그래핀 덮힘율이 향상됨을 확인하였다. 즉 만일 2배 미만인 경우에는 1단계 공정에 비해 그래핀의 덮힘율 향상이 관찰되지 않으며, 10배를 초과하는 경우에는 주입량 향상에 따라 그래핀 덮힘율이 향상되지 않아 공정비 상승의 문제가 있다.
또 다른 구현예에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 3.5배 내지 6배이다. 위 수치 범위 내에서 100%의 그래핀 덮힘율(full coverage)이 달성될 수 있으며, 본 발명과 같은 공정 시스템에서는 3.5배 미만일 경우 다른 공정조건의 다양한 변경에도 불구하고 100%의 그래핀 덮힘율이 달성될 수 없으며, 5배를 초과하는 경우에는 주입량 향상에 따라 그래핀 덮힘율이 향상되지 않아 공정비 상승의 문제가 있다. 뿐만 아니라, 위 수치 범위 내에서는 라만 스펙트럼의 I D/G의 값이 크게 감소하여 고품질의 그래핀이 합성되는 비율이 크게 증가함을 확인하였다.
또 다른 구현예에 있어서, 상기 질소 화합물은 질소 포함 방향족 화합물이다. 이러한 질소 포함 방향족 화합물의 예에는 피리딘(C5H5N), 펜타클로로피리딘(C5Cl5N), 멜라민(C3H6N6), 아크릴로나이트릴(C3H3N6), 헥사페닐보라진(C36H30B3N3), 폴리(4-비닐피리딘)(P4VP), 1,3,5-트리아진(C3H9N3), 피레리딘(C5H11N) 중에서 선택된 1종 이상을 들 수 있지만, 이에 한정되는 것은 아니다.
또 다른 구현예에 있어서, 상기 제1 캐리어 기체 주입량은 40 내지 60 sccm이다.
이하에서 실시예 등을 통해 본 발명을 더욱 상세히 설명하고자 하며, 다만 이하에 실시예 등에 의해 본 발명의 범위와 내용이 축소되거나 제한되어 해석될 수 없다. 또한, 이하의 실시예를 포함한 본 발명의 개시 내용에 기초한다면, 구체적으로 실험 결과가 제시되지 않은 본 발명을 통상의 기술자가 용이하게 실시할 수 있음은 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연하다.
또한 이하에서 제시되는 실험 결과는 상기 실시예 및 비교예의 대표적인 실험 결과만을 기재한 것이며, 아래에서 명시적으로 제시하지 않은 본 발명의 여러 구현예의 각각의 효과는 해당 부분에서 구체적으로 기재하도록 한다.
실시예
실시예 1: 1단계 공정을 이용한 그래핀 박막 합성
도 3에 나타낸 바와 같이, 피리딘을 탄소원으로 이용하여 질소가 도핑된 그래핀 박막을 직접 대면적으로 합성하였다. 그래핀 합성에 사용하는 촉매금속을 화학기상증착 시스템에 삽입하고, 시스템 내부의 잔류기체를 제거하기 위해 펌핑과 Ar 퍼징 공정을 수차례 반복하였다. 그리고 촉매금속 표면에 존재하는 금속 산화막을 제거하고, 촉매금속의 결정립 크기를 증가시키기 위해 수소 기체를 흘려주면서 진공에서 열처리를 진행하였다.
그리고 나서, 그래핀 합성온도까지 화학기상증착 시스템을 냉각시킨 후, Ar 퍼징을 통해 상압으로 분위기를 형성하였다. Ar 기체를 캐리어 기체로 이용하여(Ar 50 sccm) 피리딘 버블러를 통해 주입하고, 수소(150 sccm) 기체를 같이 주입하여 그래핀을 합성하였다. 합성공정이 진행되는 동안 기체 유량을 일정하게 주입함으로써 1단계 공정이 진행되도록 하였다.
본 실시예에서는 그래핀 합성온도를 300 ℃로 유지하여 그래핀을 합성한 결과, 도 4와 5에 제시한 바와 같이, 합성시간이 증가할수록 그래핀의 표면 덮힘율(surface coverage)이 증가하는 경향을 보였다. 구체적으로 살펴보면, 5분 동안 합성한 경우 표면 덮힘율이 약 2.1%로 그래핀이 합성되었고, 합성시간이 증가할수록 그래핀의 표면 덮힘율은 증가하였으며, 60분 동안 합성한 그래핀은 약 51%의 표면 덮힘율을 나타내었다. 합성시간을 180분으로 증가시켜 합성한 결과, 그래핀의 표면 덮힘율은 약 57%로 60분 동안 합성한 그래핀에 비해 표면 덮힘율이 크게 개선되지 않았다. 광학현미경 이미지와 라만 스펙트럼을 살펴보면, 5분 동안 합성한 경우 그래핀의 형상은 작은 플레이크 형상이고, I D/G는 약 0.4, I 2D/G는 약 1로 결함이 많은 그래핀임을 확인할 수 있다. 합성시간이 증가할수록 그래핀의 측면 성장이 촉진되어 표면 덮힘율이 증가하고, 이에 따라 불포화 결함이 줄어들어 I D/G는 감소하고, I 2D/G는 증가한다. 60분 이상 합성한 경우 그래핀의 표면 덮힘율은 크게 개선되지 않아 유사한 I D/G와 I 2D/G값을 확인할 수 있다.
이 결과는 합성시간이 증가할수록 그래핀의 도메인 크기가 증가하여 표면 덮힘율이 증가하지만, 그래핀 도메인의 성장속도가 점차적으로 감소하여 일정 시간 후에는 도메인 크기의 증가가 제한되는 것이며, 촉매금속 위에 그래핀이 합성될수록 촉매금속 위에 흡착되는 탄소원의 양이 감소하기 때문에 그래핀 성장속도도 감소되는 것으로 보인다. 그러므로 대면적으로 연속적인 박막 형태의 그래핀을 합성하기 위해서는 아주 상당히 긴 합성시간이 필요할 것으로 예측된다.
실시예 2: 2단계 공정을 이용한 그래핀 박막 합성
실시예 1에서 기재한 바와 같이, 피리딘을 이용하여 그래핀을 합성할 경우 합성시간이 증가할수록 그래핀 도메인의 성장속도가 점차적으로 감소하기 때문에 대면적으로 연속적인 그래핀 박막을 제조하기 어렵다는 점을 확인하였고, 이러한 문제를 해결하기 위해, 다시 말해 100% 표면 덮힘율을 갖는 그래핀을 합성하기 위해, 도 6에 제시한 것처럼 2단계 공정을 적용하여 그래핀 박막을 합성하였다.
2단계 합성 공정에서는 피리딘의 주입량을 차별화하여 1단계보다 2단계에서 피리딘의 주입량을 증가시켰다. 예를 들어 1단계에서는 캐리어 기체인 Ar 50 sccm과 수소 150 sccm을 주입하며 30분 동안 다수의 그래핀 플레이크를 형성시키고, 2단계에서는 캐리어 기체인 Ar의 유량을 100-200 sccm로 늘려 주입하고 수소 150 sccm를 주입하며 30-120분 동안 그래핀을 합성하였다.
먼저, 2단계에서 캐리어 기체인 Ar의 유량을 50-200 sccm로 조절하면서 그래핀을 합성하였다. 도 7과 8에 제시한 바와 같이, 2단계 공정을 이용함으로써 그래핀 플레이크를 중심으로 측면방향으로 그래핀 도메인의 성장속도가 빠르게 유지됨을 확인하였고, 특히 그래핀의 표면 덮힘율을 개선할 수 있었으며, 대면적으로 표면 덮힘율이 100%인 연속적인 그래핀 박막을 합성할 수 있었다. 구체적으로 살펴보면, 1단계의 캐리어 기체를 50 sccm, 2단계 캐리어 기체를 100 sccm으로 주입하여 그래핀 합성을 진행한 결과, 그래핀의 표면 덮힘율은 약 58%로 개선되었다. 2단계의 캐리어 기체를 150, 200 sccm으로 증가시킬수록 그래핀의 표면 덮힘율은 크게 개선되었고, 1단계의 캐리어 기체에 비해 2단계의 캐리어 기체를 4배로 주입하여 합성할 경우 표면 덮힘율이 100%인 그래핀이 합성되었다. 2단계에서의 피리딘 주입양 증가를 통해 그래핀 합성에 참여할 수 있는 탄소원을 증가시킴으로써 1단계 공정에서 나타나는 합성속도 감소 문제를 해결할 수 있었다.
라만 스펙트럼을 살펴보면, 2단계 캐리어 기체의 주입양이 증가할수록 그래핀의 빠른 측면 성장을 통해 표면 덮힘율이 증가함으로 불포화 결함이 줄어들어 I D/G는 감소하고, I 2D/G는 증가했다. 2단계의 캐리어 기체를 200 sccm으로 합성한 경우, 광학현미경 이미지에서 콘트라스트가 일정하고, 라만 스펙트럼의 I 2D/G가 ~2를 나타낸 것으로 보아, 균질한 단층 그래핀 박막이 합성됨을 확인할 수 있다. 또한 연속적인 그래핀 박막 형성으로 그래핀의 에지 부분이 줄어들어 결함을 나타내는 I D/G는 약 0.1을 나타내어, 고품질 그래핀이 합성되었음을 보여주었다.
다음으로, 2단계에서 합성 공정 시간을 30-120 분으로 조절해가면서 그래핀을 합성하였다. 구체적으로 살펴보면, 1단계에서는 캐리어 기체인 Ar 50 sccm과 수소 150 sccm을 주입하며 30 분 동안 다수의 그래핀 플레이크를 형성시키고, 2단계에서는 캐리어 기체인 Ar의 유량을 200 sccm로 늘려 주입하고 수소 150 sccm를 주입하며 30-120 분 동안 그래핀을 합성하였다. 도 9와 10에 제시한 바와 같이, 1단계 공정을 30분, 2단계 공정을 30 분 동안 진행한 결과, 그래핀의 표면 덮힘율은 51%에서 90%로 개선되었고, 2단계 공정을 60 분 이상 동안 진행한 경우 표면 덮힘율이 100%인 그래핀이 합성되었다. 그래핀의 투과도를 확인한 결과 2단계 공정의 합성시간이 증가할수록 투과도가 감소됨을 보여주었다. 합성시간이 증가할수록 표면 덮힘율이 증가하기 때문에 그래핀에 의한 흡수도가 증가해서 투과도가 감소한다. 표면 덮힘율이 100%인 그래핀의 투과도는 97.6%로 일반적으로 단층 그래핀에서 나타나는 2.3%의 흡수율을 보여주었다.
도 11, 12에 제시한 바와 같이, 피리딘으로 합성된 그래핀의 질소 도핑 효과를 확인하였다. 일반적으로 그래핀에 전자가 도핑된 경우 pristine 그래핀의 라만 스펙트럼의 G 피크와 2D 피크 위치에 비해 G 피크의 위치는 높은 파수에서, 2D 피크의 위치는 낮은 파수에서 나타난다. 피리딘으로 합성된 그래핀의 G 피크의 위치는 모든 영역에서 pristine 그래핀의 G 피크 위치(1580 cm-1)보다 높은 파수에서 나타났고, 2D 피크의 위치는 80% 이상의 영역에서 pristine 그래핀의 2D 피크의 위치(2680 cm-1)보다 낮은 파수에서 나타났기 때문에, 전체적으로 질소 도핑에 의해 전자가 도핑되었음을 확인할 수 있다.
광전자분석기(Ultraviolet photoelectron spectroscopy, UPS)를 이용하여 pristine 그래핀과 피리딘을 이용하여 합성한 그래핀의 일함수를 측정하여 비교하였다. 피리딘으로 합성된 그래핀의 일함수는 ~4.59 eV로, 질소에 의한 도핑 효과로 인해 pristine 그래핀의 일함수인 ~4.74 eV보다 낮음을 보여준다. 또한 energy dispersive spectroscopy(EDS)를 이용하여 그래핀의 질소 함량을 확인한 결과 피리딘으로 합성된 그래핀에 포함된 질소 농도는 약 10 at%로, pristine 그래핀의 질소 농도인 4 at%보다 약 6 at%가 높기 때문에 피리딘으로부터 그래핀에 질소가 도핑되었음을 확인할 수 있다.
도 13에 제시한 바와 같이, 합성된 그래핀을 이용하여 트랜지스터를 제작하고 전기적 특성을 확인한 결과 n-형 트랜지스터 거동을 보여주었다. 이 결과는 질소 도핑에 의해 그래핀의 페르미 레벨이 증가하여 전자가 major carrier로 작용했기 때문이다. 또한 트랜지스터의 전하이동도는 약 600 cm2/Vs로 기존 보고되었던 결과보다 10배 개선되었다.
실시예 3: 1단계 공정을 이용하여 대면적으로 연속적인 그래핀 박막 합성
위 실시예 2의 향상된 결과가 증가된 Ar 주입량(즉 이에 따라 증가된 피리딘 주입량)만에 따른 결과인지 확인하기 위하여, Ar 주입량을 50 sccm 대신 200 sccm으로 하는 것을 제외하고는, 위 실시예 1과 동일하게 1단계 공정으로 실험을 진행하여 그래핀 박막을 합성하였다.
그 결과 그래핀이 합성되지 않음을 확인하였다. 1단계에서 그래핀의 핵을 생성하기 위해서는 캐리어 기체와 수소 기체의 유량비가 1:1에서 1:5 범위에 있어야 함을 확인했으며, 따라서 그래핀을 빠르게 성장시키기 위해 1단계에서 Ar 주입량을 크게 증가시켜 그래핀을 합성할 경우 그래핀 핵이 생성되지 않기 때문에 그래핀을 합성할 수 없다는 점을 확인하였다. 1단계에서 Ar 주입량을 50 sccm으로 주입하여 그래핀 플레이크를 형성하고, 2단계에서 Ar 주입량을 증가시켜 그래핀 도메인의 성장 속도를 증가시켜야 연속적인 그래핀 박막이 가능함을 확인할 수 있다.

Claims (12)

  1. (a) 촉매금속을 화학기상증착 시스템에 로딩하는 단계,
    (b) 상기 화학기상증착 시스템 내부를 승온시켜 상기 촉매금속을 열처리하는 단계, 및
    (c) 상기 화학기상증착 시스템 내로 질소 화합물을 주입하는 단계를 포함하는 질소 도핑 그래핀 제조방법으로서,
    상기 (c) 단계에서 상기 질소 화합물 주입은 (c1) 제1 질소 화합물 주입량으로 주입하고 나서, (c2) 제2 질소 화합물 주입량으로 주입함으로써 수행되고,
    상기 제2 질소 화합물 주입량은 상기 제1 질소 화합물 주입량보다 크며,
    상기 (c) 단계에서 상기 질소 화합물 주입은 상기 질소 화합물을 버블러를 통해 발생시키고 비활성 기체를 캐리어 기체로 이용하여 주입함으로써 수행되고,
    상기 (c) 단계에서 수소 기체도 함께 주입되는 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 제1 질소 화합물 주입량과 상기 제2 질소 화합물 주입량은 각각 제1 캐리어 기체 주입량과 제2 캐리어 기체 주입량에 의해 조절되는 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  6. 제5항에 있어서, 상기 제1 캐리어 기체 주입량은 상기 수소 기체 주입량의 20 내지 100 부피%인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  7. 제6항에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 2배 내지 10배인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  8. 제7항에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 2.5배 내지 8배인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  9. 제8항에 있어서, 상기 제2 캐리어 기체 주입량은 상기 제1 캐리어 기체 주입량의 3.5배 내지 6배인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  10. 제9항에 있어서, 상기 질소 화합물은 질소 포함 방향족 화합물인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  11. 제10항에 있어서, 상기 질소 포함 방향족 화합물은 피리딘, 펜타클로로피리딘, 멜라민, 아크릴로나이트릴, 헥사페닐보라진, 폴리(4-비닐피리딘), 1,3,5-트리아진, 피레리딘 중에서 선택된 1종 이상인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
  12. 제11항에 있어서, 상기 제1 캐리어 기체 주입량은 40 내지 60 sccm인 것을 특징으로 하는 질소 도핑 그래핀 제조방법.
KR1020170027117A 2017-03-02 2017-03-02 질소 도핑 그래핀의 제조방법 KR101956189B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170027117A KR101956189B1 (ko) 2017-03-02 2017-03-02 질소 도핑 그래핀의 제조방법
US15/911,991 US10615030B2 (en) 2017-03-02 2018-03-05 Method of preparing nitrogen-doped graphene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170027117A KR101956189B1 (ko) 2017-03-02 2017-03-02 질소 도핑 그래핀의 제조방법

Publications (2)

Publication Number Publication Date
KR20180100828A KR20180100828A (ko) 2018-09-12
KR101956189B1 true KR101956189B1 (ko) 2019-03-08

Family

ID=63355314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027117A KR101956189B1 (ko) 2017-03-02 2017-03-02 질소 도핑 그래핀의 제조방법

Country Status (2)

Country Link
US (1) US10615030B2 (ko)
KR (1) KR101956189B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101781552B1 (ko) * 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
KR101469450B1 (ko) 2011-03-02 2014-12-05 그래핀스퀘어 주식회사 그래핀의 ｎ-도핑 방법
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
KR101886871B1 (ko) 2011-08-25 2018-08-10 한국과학기술원 질소 도핑된 그라핀, 이를 포함하는 울트라캐패시터 및 이의 제조방법
KR101484850B1 (ko) 2013-07-26 2015-01-23 한국과학기술원 2차원 판상 구조 탄소 소재와 그 제조 방법
KR101598017B1 (ko) * 2014-06-13 2016-02-29 서울대학교산학협력단 N-도핑된 그래핀 양자 시트를 포함하는 수소-생성 반응용 촉매
KR101633688B1 (ko) * 2014-06-13 2016-06-27 서울대학교산학협력단 N-도핑된 그래핀 양자 시트, 및 이의 제조 방법
KR101735401B1 (ko) * 2015-05-28 2017-05-16 한국에너지기술연구원 질소 도핑된 다공성 그래핀 덮개의 형성방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ACS Nano. 2013, Vol. 7, pp. 6522~6532 (2013.06.23.)*
J. Am. Chem. Soc. 2012, Vol. 134, pp. 11060-11063

Also Published As

Publication number Publication date
US10615030B2 (en) 2020-04-07
US20180254183A1 (en) 2018-09-06
KR20180100828A (ko) 2018-09-12

Similar Documents

Publication Publication Date Title
US20180105930A1 (en) Method for manufacturing two-dimensional transition metal dichalcogemide thin film
KR100480500B1 (ko) 절연막의 저온 증착법
JP7045360B2 (ja) プラズマ原子層蒸着法を用いたシリコン窒化薄膜の製造方法
TWI463536B (zh) 用於拉張應變應用上的高拉張矽摻合物的磊晶法
KR102080114B1 (ko) 질화막의 제조방법
US20180226472A1 (en) Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same
EP2647037B1 (de) Verfahren zur wasserstoffpassivierung von halbleiterschichten
EP2045356B1 (en) Method of forming silicon nitride films
KR101587509B1 (ko) 코발트 함유 박막의 제조방법 및 이에 따라 제조된 코발트 함유 박막
KR101956189B1 (ko) 질소 도핑 그래핀의 제조방법
Sugiyama et al. Effect of annealing on dielectric constant of boron carbon nitride films synthesized by plasma-assisted chemical vapor deposition
KR20130014323A (ko) 유기-무기 혼성 박막 및 이의 제조 방법
KR101626776B1 (ko) 벤젠을 이용한 그래핀의 합성 방법
US7829457B2 (en) Protection of conductors from oxidation in deposition chambers
KR20090013852A (ko) 표면 개질된 기판을 이용한 유-무기 복합 박막의 제조방법
KR100734854B1 (ko) 바나듐이산화물 박막의 제조방법
CN110199052A (zh) 包含金的薄膜的气相沉积
CN114381806A (zh) 二维氮化铝晶体的制备方法
KR101110079B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
Mawlong et al. Low-Temperature Chemical Vapor Deposition Growth of MoS2 Nanodots and Their Raman and Photoluminescence Profiles
US11268210B2 (en) Method for manufacturing transition metal chalcogenide and transition metal chalcogenide prepared thereby
Vu et al. Synthesis of NbSe2/Bilayer Nb‐Doped WSe2 Heterostructure from Exfoliated WSe2 Flakes
JPH06321690A (ja) 半導体ダイヤモンド膜の形成方法及び処理方法
KR101891434B1 (ko) 비정질 탄소막 및 이의 제조방법
Wenge et al. Effect of hydrogen dilution on growth of silicon nanocrystals embedded in silicon nitride thin film by plasma-enhanced CVD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant