KR101940978B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101940978B1
KR101940978B1 KR1020120100888A KR20120100888A KR101940978B1 KR 101940978 B1 KR101940978 B1 KR 101940978B1 KR 1020120100888 A KR1020120100888 A KR 1020120100888A KR 20120100888 A KR20120100888 A KR 20120100888A KR 101940978 B1 KR101940978 B1 KR 101940978B1
Authority
KR
South Korea
Prior art keywords
electrode
transistor
electrically connected
layer
potential
Prior art date
Application number
KR1020120100888A
Other languages
English (en)
Other versions
KR20130029342A (ko
Inventor
순페이 야마자키
준 고야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130029342A publication Critical patent/KR20130029342A/ko
Application granted granted Critical
Publication of KR101940978B1 publication Critical patent/KR101940978B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, ESD의 영향을 효과적으로 억제하는 보호 회로를 제공한다. 또한, ESD의 영향이 효과적으로 억제된 반도체 장치를 제공한다.
보호 회로는, 적어도 2개의 보호 다이오드를 갖고, 채널을 형성하는 반도체층을 개재하여 대향하는 2개의 게이트를 갖는 트랜지스터로 상기 보호 다이오드를 구성한다. 또한, 상기 트랜지스터의 게이트의 한쪽에 고정 전위가 입력되는 구성으로 하면 좋다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 정전기 방전(ESD: Electro Static Discharge)에 대한 보호 회로에 관한 것이다. 또한, 본 발명은 반도체 장치에 관한 것이다.
반도체 기술을 응용한 반도체 장치 중 하나로서 표시 장치가 알려져 있다. 이와 같은 표시 장치로서는, 예를 들어 액정 표시 장치나 유기 EL(일렉트로루미네선스) 표시 장치 등을 들 수 있다.
액정 표시 장치는 화소 내의 한 쌍의 전극 사이에 액정이 끼워져 있으며, 액정에 의한 빛의 편광을 이용하여 배면에 제공된 백 라이트로부터의 빛이 화소를 투과하는 양을 제어함으로써 화상을 표시하는 것이다. 액정 표시 장치의 방식으로서는 단순 매트릭스 방식이나, 박막 트랜지스터(TFT라고도 함)를 조합한 액티브 매트릭스 방식 등이 있다.
또한, 유기 EL 소자의 연구 개발이 활발히 진행되고 있다. 유기 EL 소자의 기본적인 구성은, 한 쌍의 전극 사이에 발광성 유기 화합물을 포함한 층을 끼운 구성이다. 이 소자에 전압을 인가함으로써, 발광성 유기 화합물로부터의 발광을 얻을 수 있다.
유기 EL 소자가 적용된 표시 장치의 방식으로서는 액정 표시 장치와 마찬가지로 단순 매트릭스 방식이나 액티브 매트릭스 방식 등이 사용된다. 유기 EL 소자는 막 형상으로 형성할 수 있는 자발광(自發光)의 소자이며, 액정 표시 장치 등에 필요가 되는 백 라이트가 불필요하기 때문에, 박형, 경량, 고 콘트라스트, 또 저소비 전력의 표시 장치를 실현할 수 있다. 예를 들어, 특허 문헌 1에는 유기 EL 소자를 사용한 표시 장치의 일례가 기재되어 있다.
한편, 이와 같은 표시 장치에서, 외부로부터의 ESD에 기인한 펄스 전위가 외부 입력 단자를 통하여 표시 장치에 입력되면, 노이즈로 인한 표시 품위의 저하나 내부 회로의 오동작이 발생한다. 또한, ESD에 기인한 매우 높은 전위가 입력되면, 내부 회로를 구성하는 기능 소자가 파괴되는 경우도 있다. 이와 같은 ESD에 기인한 전위는 외부 입력 단자뿐만 아니라, 입력선, 또는 화소 등에 제공되는 배선에 직접 입력되는 경우도 있다.
상기 문제를 해결하는 디바이스로서, ESD에 기인한 펄스 전위부터 내부 회로를 보호하는 보호 회로가 알려져 있다. 특허 문헌 2에는 박막 트랜지스터 기술을 사용하여 보호 회로를 구성하는 기술이 기재되어 있다.
일본국 특개2002-324673호 공보 일본국 특개2006-60191호 공보
그런데, 특허 문헌 2에 기재된 기술은, PIN 다이오드가 파괴된 후에도 회로를 정상적으로 동작시키기 위한 기술이며, 반도체막으로 이루어진 다이오드가 적용된 보호 회로의 성능은 충분하지 않은 것을 나타내고 있다.
따라서, 본 발명은, ESD의 영향을 효과적으로 억제하는 보호 회로를 제공하는 것을 과제 중 하나로 한다. 또한, ESD의 영향이 효과적으로 억제된 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명은 상기 과제 중 적어도 하나를 해결하는 것이다.
본 발명의 일 형태의 보호 회로는 적어도 2개의 보호 다이오드를 갖는다. 상기 보호 다이오드는 트랜지스터로 구성되며, 채널을 형성하는 반도체층을 끼우도록 대향하는 2개의 게이트를 갖는다. 또한, 게이트 중 한쪽에 고정 전위가 입력되는 것을 특징으로 한다.
보호 회로를 구성하는 2개의 트랜지스터 중 한쪽 게이트에는, 정상(定常) 상태(ESD에 기인한 전위가 입력되지 않는 상태)에서 상기 트랜지스터를 온으로 하지 않는 고정 전위를 입력한다. 이와 같은 구성으로 함으로써, 트랜지스터의 채널부와 고정 전위가 입력된 게이트 사이에 용량 성분을 부가할 수 있다. 여기서, 보호 회로가 전기적으로 접속된 배선(피보호 배선이라고도 함)에 ESD에 기인한 펄스 전위가 입력되면, 상기 용량에 의하여 피보호 배선에서의 전위의 변동에 지연이 생긴다. 그 결과, ESD에 기인한 입력 전위의 파형의 상승의 기울기가 완만해짐으로써, 피보호 배선에 입력되는 전위의 최대값(도달 전위)을 저감시켜, ESD의 영향을 효과적으로 억제할 수 있다.
또한, 용량 소자를 별도로 형성하지 않고, 트랜지스터의 한쪽 게이트를 사용하여 용량 성분을 부가하는 구성으로 함으로써, 회로가 점유하는 면적을 증대시키지 않으면서도 ESD의 영향을 효과적으로 억제할 수 있다.
즉, 본 발명의 일 형태의 보호 회로는, 제 1 다이오드 및 제 2 다이오드를 갖고, 제 1 다이오드는 제 1 트랜지스터로 구성되고 제 2 다이오드는 제 2 트랜지스터로 구성된다. 또한, 제 1 트랜지스터는 채널을 형성하는 반도체층을 끼우도록 대향하는 제 1 게이트와 제 2 게이트를 갖고, 제 2 트랜지스터는 채널을 형성하는 반도체층을 끼우도록 대향하는 제 3 게이트와 제 4 게이트를 갖는다. 또한, 제 2 게이트와 제 4 게이트는 고정 전위가 입력되는 배선과 전기적으로 접속된 것을 특징으로 한다.
또한, 본 발명의 다른 일 형태의 보호 회로는, 입력부와, 제 1 트랜지스터와, 제 2 트랜지스터를 갖고, 제 1 트랜지스터는 제 1 전극과, 제 2 전극과, 채널을 형성하는 제 1 반도체층을 끼우도록 대향하는 제 1 게이트와 제 2 게이트를 갖고, 제 2 트랜지스터는 제 3 전극과, 제 4 전극과, 채널을 형성하는 제 2 반도체층을 끼우도록 대향하는 제 3 게이트와 제 4 게이트를 갖는다. 또한, 제 1 전극은 제 1 배선과 전기적으로 접속되고, 제 2 전극과 제 3 전극과 제 1 게이트는 입력부와 전기적으로 접속되고, 제 4 전극과 제 3 게이트는 제 2 배선과 전기적으로 접속되고, 제 2 게이트와 제 4 게이트는 제 3 배선과 전기적으로 접속된다. 또한, 제 1 배선에는 제 1 전위가 입력되고, 제 2 배선에는 제 1 전위보다 낮은 제 2 전위가 입력되고, 제 3 배선에는 제 1 전위보다 낮은 제 3 전위가 입력되는 것을 특징으로 한다.
이와 같은 구성으로 함으로써, 전계 효과 이동도가 더 높은 n채널형 트랜지스터만으로 보호 회로를 구성할 수 있다. 따라서, 단일 트랜지스터의 제작 공정으로 회로를 형성할 수 있음과 함께, 회로 동작을 더 고속화할 수 있기 때문에 바람직하다.
또한, 보호 회로를 구성하는 2개의 트랜지스터는, 정상 상태에서 항상 한쪽 게이트에 고정 전위가 입력되고 있다. 상기 고정 전위에 의하여 정상 상태에서 상기 트랜지스터를 확실히 오프 상태로 유지할 수 있기 때문에, 보호 회로의 동작이 안정되고 소비 전력을 저감할 수 있다.
또한, 본 발명의 일 형태의 반도체 장치는, 상기 보호 회로 중 어느 것과, 복수의 화소를 구비한 표시부와, 복수의 화소를 구동하는 구동 회로와, 외부로부터의 신호가 입력되고 구동 회로와 전기적으로 접속된 외부 입력 단자를 갖는다.
상술한 보호 회로를, 복수의 화소와 상기 화소를 구동하는 구동 회로를 갖는 표시 장치에 적용함으로써, ESD의 영향이 효과적으로 억제된 표시 장치로 할 수 있다.
또한, 상기 본 발명의 일 형태의 반도체 장치에서, 구동 회로와 상기 외부 입력 단자 사이에 보호 회로가 접속되는 것이 바람직하다.
이와 같은 구성으로 함으로써, 전원 전위나 공통 전위, 구동 신호 등의 신호가 입력되는 외부 입력 단자를 통하여 ESD에 기인한 펄스 전위가 입력된 경우에, ESD의 영향이 효과적으로 억제되어 반도체 장치의 구동 회로가 파괴되지 않고 신뢰성이 높은 반도체 장치로 할 수 있다.
또한, 상기 본 발명의 일 형태의 반도체 장치 중 어느 것에서, 표시부가 복수의 주사선 및 복수의 신호선을 구비하고, 복수의 주사선 각각, 또는 복수의 신호선 각각, 또는 복수의 주사선 및 복수의 신호선 각각에 전기적으로 접속되는 복수의 보호 회로를 갖는 것이 바람직하다.
이와 같은 구성으로 함으로써, 외부 입력 단자를 통하지 않고, 표시부 내의 주사선 또는 신호선에 ESD에 기인한 펄스 전위가 직접 입력된 경우라도, 화소를 구성하는 트랜지스터 등의 기능 소자나, 화소에 전기적으로 접속된 구동 회로 등이 파괴되지 않고, 신뢰성이 높은 반도체 장치로 할 수 있다.
또한, 상기 본 발명의 일 형태의 반도체 장치 중 어느 것에서, 상기 보호 회로 내의 제 2 게이트 및 제 4 게이트와 전기적으로 접속되는 제 3 배선이 표시부의 적어도 일부를 따라 형성되는 것이 바람직하며, 또한 표시부를 둘러싸서 폐곡선을 이루도록 배치되는 것이 바람직하다.
보호 회로 내의 트랜지스터의 한쪽 게이트에 전기적으로 접속되는 배선을, 화소 또는 구동 회로 중 한쪽 또는 양쪽을 둘러싸서 폐곡선을 이루도록 배치한다. 이와 같은 구성으로 함으로써, 외부로부터의 전기적 노이즈를 억제할 수 있다. 또한, 반도체 장치를 제작하는 공정 중이나, 반도체 장치를 사용할 때 발생하는 ESD에 기인하여 입력되는 전위에 대하여 상기 배선이 전류 경로로서 작용하기 때문에, 화소나 구동 회로에 고전위가 입력되는 것을 억제할 수 있다.
또한, 상술한 트랜지스터의 한쪽 게이트에 전기적으로 접속되는 배선에 ESD에 기인한 펄스 전위가 직접 입력된 경우에도, 보호 회로 내의 트랜지스터에 부가된 용량 성분에 의하여 상기 배선에 입력되는 펄스 전위에 지연을 발생시켜, 전위를 저감할 수 있다.
또한, 상기 본 발명의 일 형태의 반도체 장치 중 어느 것에서, 상술한 화소가 화소 전극과 공통 전극 사이에 발광성 유기 화합물을 포함한 층을 개재(介在)한 발광 소자를 구비하고, 보호 회로 내의 제 2 게이트 및 제 4 게이트는 상기 화소 전극과 동일한 도전막으로 형성되는 것을 특징으로 한다.
또한, 상기 본 발명의 일 형태의 반도체 장치 중 어느 것에서, 상술한 화소가, 화소 전극, 공통 전극 및 액정을 구비한 표시 소자를 갖고, 보호 회로 내의 제 2 게이트 및 제 4 게이트는 상기 화소 전극과 동일한 도전막으로 형성되는 것을 특징으로 한다.
이와 같이, 보호 회로를 구성하는 트랜지스터의 한쪽 게이트 전극을, 화소를 구성하는 화소 전극과 동일한 도전막으로 형성함으로써, 제작 공정을 증가시키지 않고 ESD의 영향이 억제된, 신뢰성이 높은 EL 표시 장치 또는 액정 표시 장치로 할 수 있다.
또한, 본 명세서 등에 있어서 폐곡선이란, 양단(兩端)이 일치되는 연속 곡선을 말한다. 또한, 여기서 말하는 곡선에는 광의적으로 직선이나 선분의 개념이 포함되는 것으로 한다. 따라서, 예를 들어 사변형의 외주와 같이, 복수의 선분으로 구성되며, 선분 각각의 양단이 각각 다른 선분의 일단과 일치되는 경우도 폐곡선의 일 형태인 것이다. 또한, 다각형, 원이나 타원, 곡률이 상이한 복수의 곡선부가 연속되어 구성된 형상이나, 직선부와 곡선부가 혼재하여 구성된 형상 등도 폐곡선의 일 형태인 것이다.
또한, 본 명세서에 있어서, EL층이란 발광 소자의 한 쌍의 전극 사이에 형성된 층을 나타내는 것으로 한다. 따라서, 전극 사이에 개재된 발광 물질인 유기 화합물을 함유한 발광층은 EL층의 일 형태이다.
또한, 본 명서세에서, 반도체 기술을 응용하여 제작된 표시 장치는 반도체 장치의 일 형태인 것이다. 또한, 표시 장치에 커넥터, 예를 들면, FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package)가 장착된 모듈, TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자가 형성된 기판에 COG(Chip On Glass) 방식에 의하여 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
본 발명에 따르면, ESD의 영향을 효과적으로 억제하는 보호 회로를 제공할 수 있다. 또한, ESD의 영향이 효과적으로 억제된 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 일 형태의 보호 회로를 설명하는 도면.
도 2a 및 도 2b는 본 발명의 일 형태의 보호 회로의 접속의 예를 설명하는 도면.
도 3a 및 도 3b는 본 발명의 일 형태의 보호 회로의 적용예를 설명하는 도면
도 4a 및 도 4b는 본 발명의 일 형태의 보호 회로의 구성예를 설명하는 도면.
도 5a 및 도 5b는 본 발명의 일 형태의 보호 회로의 구성예를 설명하는 도면.
도 6은 본 발명의 일 형태의 표시 장치를 설명하는 도면.
도 7a 및 도 7b는 본 발명의 일 형태의 표시 장치를 설명하는 도면.
도 8a 내지 도 8c는 본 발명의 일 형태의 EL 소자를 설명하는 도면.
도 9는 본 발명의 일 형태의 액정 소자를 설명하는 도면.
도 10a 내지 도 10d는 본 발명의 일 형태의 전자 기기를 설명하는 도면.
도 11a 내지 도 11c는 본 발명의 일 형태의 전자 기기를 설명하는 도면.
도 12는 본 발명의 일 형태의 보호 회로를 설명하는 도면.
실시형태에 대하여, 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 아니하며, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
또한, 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지 않는다.
또한, 본 명세서 등에서 “제 1”, “제 2”라고 부기되는 서수사는 구성 요소의 혼동을 피하기 위하여 편의상 붙인 것이며 개수를 한정하는 것이 아니고, 또한 발명을 특정하기 위한 사항으로서 고유 명칭을 나타내는 것이 아니다.
트랜지스터는 반도체 소자의 한가지이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에 제시하는 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한, “소스”나 “드레인”의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화되는 경우 등에는 바뀔 수 있다. 따라서, 본 명세서에서는 “소스”나 “드레인”이라는 용어는 바꿔 사용할 수 있다.
또한, 본 명세서 등에 있어서, 트랜지스터의 소스 및 드레인 중 어느 하나를 “제 1 전극”이라고 부르고, 소스 및 드레인 중 다른 하나를 “제 2 전극”이라고 부르는 경우가 있다. 또한, 이때, 게이트에 대하여는“게이트”또는“게이트 전극”이라고 부른다.
또한, 본 명세서 등에서, "전기적으로 접속"에는, "어떠한 전기적 작용을 갖는 것"을 통해 접속되어 있는 경우가 포함된다. 여기서, “어떠한 전기적 작용을 갖는 것”은 접속 대상 사이에서 전기 신호를 주고받고 할 수 있는 것이면 특별히 제한을 받지 않는다. 예를 들어, "어떠한 전기적 작용을 갖는 것"에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 그 외 각종 기능을 갖는 소자 등이 포함된다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 보호 회로에 대하여 도면을 참조하여 설명한다.
[구성예]
본 구성예에서 예시하는 본 발명의 일 형태의 보호 회로(100)를 도 1에 도시하였다.
보호 회로(100)에는, 고전위선 VH, 저전위선 VL, 공통 전위선 VC가 전기적으로 접속된다. 또한, 보호 회로(100)의 입력부(105)에는 피보호 배선(110)이 전기적으로 접속된다.
보호 회로(100)는 트랜지스터(101)와 트랜지스터(103)를 갖는다. 본 구성예에서는, 트랜지스터(101) 및 트랜지스터(103) 중 양쪽 모두에 n채널형 트랜지스터를 사용한 경우에 대하여 설명한다.
트랜지스터(101)와 트랜지스터(103) 각각은 소스 및 드레인 중 한쪽이 되는 제 1 전극, 소스 및 드레인 중 다른 쪽이 되는 제 2 전극, 및 제 1 게이트 및 제 2 게이트를 갖는다.
트랜지스터(101)는, 제 1 전극이 고전위선 VH와 전기적으로 접속되고, 제 1 게이트 및 제 2 전극이 트랜지스터(103)의 제 1 전극과 전기적으로 접속된다. 트랜지스터(103)는, 제 1 게이트 및 제 2 전극이 저전위선 VL과 전기적으로 접속된다. 따라서, 트랜지스터(101) 및 트랜지스터(103)는, 각각의 게이트와 소스 및 드레인 중 한쪽이 전기적으로 접속되고 다이오드 소자로서 기능한다.
또한, 트랜지스터(101)와 트랜지스터(103) 각각의 제 2 게이트는, 공통 전위선 VC에 전기적으로 접속된다.
여기서, 고전위선 VH에는, 저전위선 VL에 입력되는 전위보다 높은 전위가 입력된다. 또한, 공통 전위선 VC에 입력되는 고정 전위는, 정상 상태(ESD에 기인한 전위가 입력되지 않는 상태)에서 적어도 트랜지스터(101) 및 트랜지스터(103)를 오프 상태로 유지하는 전위라면 좋다. 공통 전위선 VC에 입력되는 전위는, 트랜지스터의 제 2 게이트에 입력되는 전위에 대한 트랜지스터의 임계값 전압에 따라 결정되지만, 예를 들어 고전위선 VH에 입력되는 전위 이하의 전위를 입력하면 좋다. 또한, 공통 전위선 VC에 입력되는 전위로서, 저전위선 VL에 입력되는 전위나 기준 전위 또는 접지 전위 등을 공유하여 사용하는 것이 바람직하다. 이후에서는, 고전위선 VH에 입력되는 전위를 Vh, 저전위선 VL에 입력되는 전위를 Vl, 공통 전위선 VC에 입력되는 전위를 Vc라고 부르기로 한다.
여기서, 트랜지스터(101)의 제 2 전극과 트랜지스터(103)의 제 1 전극 사이의 노드가 보호 회로(100)의 입력부(105)에 상당한다. 본 구성예에서는, 피보호 배선(110)이 입력부(105)를 통하여 보호 회로(100)에 전기적으로 접속되어 있다.
또한, 본 구성예에서는, 트랜지스터(101)와 트랜지스터(103)에 전기 특성이 동일한 2개의 트랜지스터를 적용할 수 있다. 또한, 트랜지스터 각각의 제 2 게이트에 고정 전위가 입력된 정상 상태에서의, 트랜지스터(101) 및 트랜지스터(103)의 제 1 게이트에 입력되는 전위에 대한 임계값 전압을 Vth라고 부르기로 한다.
또한, 본 구성예에서는, 트랜지스터(101) 및 트랜지스터(103) 양쪽 모두에 n채널형 트랜지스터를 사용하지만, 이들 중 한쪽 또는 양쪽에 p채널형 트랜지스터를 사용할 수도 있다. p채널형 트랜지스터를 사용하는 경우에는, 제 1 게이트의 접속을 적절히 변경한다. 또한, 2개의 트랜지스터 양쪽 모두에 p채널형 트랜지스터를 사용하는 경우에는, 공통 전위선 VC에 입력되는 전위 Vc로서 고전위선 VH에 입력되는 전위 Vh 이상의 전위를 사용한다. 또한, 어느 한쪽에 n채널형 트랜지스터를 사용하고 다른 쪽에 p채널형 트랜지스터를 사용하는 경우에는, Vc로서 Vl보다 크고 Vh보다 작은 전위를 입력한다.
[회로 동작예]
다음에, 보호 회로(100)의 동작에 대하여 설명한다.
우선, 정상 상태에서, 다이오드로서 기능하는 트랜지스터(101) 및 트랜지스터(103)에는 역 바이어스 전압이 인가된 상태가 되어 있다. 따라서, 트랜지스터(101) 및 트랜지스터(103)는 양쪽 모두가 입력 임피던스가 매우 높은 오프 상태이다. 따라서, 입력부(105)는 고전위선 VH, 저전위선 VL과는 전기적으로 절연된 상태이며, 이들 전위는 피보호 배선(110)의 전위에 영향을 거의 미치지 않는다.
따라서, 정상 상태에서, 피보호 배선(110)에 Vl 이상 Vh 이하의 전위를 갖는 신호가 입력되어도, 이들 신호에 영향을 거의 미치지 않는다.
다음에, ESD에 기인하여 피보호 배선(110)에 매우 높은 펄스 전위, 구체적으로는 고전위선 VH에 입력되는 전위 Vh에 트랜지스터(101)의 임계값 전압을 더한 전위(Vh+Vth) 이상의 전위가 입력된 것으로 가정한다.
피보호 배선(110)에 전기적으로 접속된 입력부(105)에 펄스 전위가 입력되면, 그 순간에 트랜지스터(101)가 온 상태로 되기 때문에, 입력부(105)로부터 고전위선 VH를 향한 전류가 흐른다. 따라서, ESD에 기인한 피보호 배선(110)의 급격한 전위의 변동을 억제할 수 있다.
여기서, 트랜지스터(101)의 제 2 게이트에는, 공통 전위선 VC에 의하여 고정 전위 Vc가 입력되어 있다. 따라서, 트랜지스터(101)의 채널부와 제 2 게이트 사이에 용량 성분이 부가되어 있는 상태이다. 이 용량 성분이 기생 용량으로서 기능하여, 입력부(105)에 입력되는 ESD에 기인한 펄스 전위에 지연이 생기고, 펄스 전위의 파형의 상승의 기울기가 완만해짐과 함께, 도달 전위의 값을 효과적으로 저감할 수 있다.
또한, 이 때 트랜지스터(103)의 제 2 게이트에도 전위 Vc가 입력되어 있기 때문에, 트랜지스터(103)의 제 1 전극과 제 2 게이트 사이에도 용량 성분이 부가된다. 따라서, ESD에 기인한 펄스 파형의 상승의 기울기가 더 효과적으로 완만해져, 전위를 저감할 수 있다.
따라서, ESD에 기인하여 입력되는 펄스 전위가 매우 순간적 또 높은 전위이어도 그 전위를 효과적으로 저감할 수 있기 때문에, 피보호 배선(110)에 전기적으로 접속된 회로 소자뿐만 아니라, 보호 회로 내의 트랜지스터도 보호할 수 있다.
한편, 피보호 배선(110)에 매우 낮은 펄스 전위, 구체적으로는 Vl-Vth보다 낮은 전위가 입력된 경우에는 트랜지스터(103)가 온 상태로 되고 저전위선 VL로부터 피보호 배선(110)을 향한 전류가 흘러, 피보호 배선(110)의 전위를 상승시킨다. 따라서, ESD에 기인한 피보호 배선(110)의 급격한 전위의 변동을 억제할 수 있다.
상기와 같이, 이 때도 트랜지스터(103)의 제 2 게이트에는 Vc가 입력되어 있기 때문에, 트랜지스터(103)의 채널부와 제 2 게이트 사이에 부가된 용량 성분에 의하여, ESD에 기인하여 입력되는 펄스 파형의 상승의 기울기가 완만해져, 도달 전위를 효과적으로 저감할 수 있다. 또한, 이 때 트랜지스터(101)의 제 2 전극과 제 2 게이트 사이의 용량 성분도 마찬가지로 펄스 파형의 상승의 기울기를 완만하게 하는 효과를 나타낸다.
이와 같이 하여, 본 발명의 일 형태의 보호 회로는, 보호 회로를 구성하는 트랜지스터의 제 2 게이트에 고정 전위가 입력되는 배선에 전기적으로 접속됨으로써, 트랜지스터의 채널부와 제 2 게이트 사이의 용량 성분에 의하여, 입력되는 펄스 전위의 파형의 상승의 기울기가 효과적으로 완만해져, 도달 전위를 저감할 수 있다. 따라서, 피보호 배선에 전기적으로 접속된 회로 소자뿐만 아니라, 보호 회로 내의 트랜지스터도 효과적으로 보호할 수 있다.
또한, 보호 회로를 구성하는 트랜지스터의 제 2 게이트에 입력되는 고정 전위에 의하여, 정상 상태에서 각 트랜지스터를 확실하게 오프 상태로 할 수 있기 때문에, 안정적인 회로 동작을 실현할 수 있다. 또한, 정상 상태에서의 트랜지스터의 누설 전류가 억제되기 때문에, 보호 회로의 소비 전력이 증가되는 것을 억제할 수 있어 저소비 전력인 보호 회로로 할 수 있다.
또한, 본 실시형태에서는, 다이오드 소자로서 기능하는 트랜지스터를 2개 갖는 구성의 보호 회로(100)를 제시하였지만, 3개 이상의 트랜지스터로 구성하여도 좋다. 예를 들어, 입력부(105)와 고전위선 VH 사이에 트랜지스터(101)와 같은 구성의 트랜지스터를 직렬로 접속함으로써, 보호 회로(100)가 동작하는 전위가 Vth분만큼 상승된다. 또한, 직렬로 접속된 트랜지스터의 채널부와 제 2 게이트 전극 사이의 용량 성분이 추가되기 때문에, 입력되는 펄스 전위의 파형의 상승의 기울기를 더 효과적으로 완만하게 할 수 있다.
[적용예]
다음에, 복수의 입력 배선에 상기 보호 회로를 전기적으로 접속한 예에 대하여 도 2a 및 도 2b를 사용하여 설명한다.
도 2a에서는, 복수의 피보호 배선(110) 각각에 보호 회로(100)를 전기적으로 접속한 일례를 도시하였다.
피보호 배선(110) 각각은 외부 입력 단자(111)를 가지며, 상기 외부 입력 단자(111)를 통하여 외부로부터의 신호를 전달할 수 있다. 또한, 피보호 배선(110)에는 보호 회로(100)가 전기적으로 접속되어 있다.
또한, 피보호 배선(110)과 교차되도록 고전위선 VH, 저전위선 VL, 및 공통 전위선 VC가 배치되고, 피보호 배선(110) 각각에 전기적으로 접속된 복수의 보호 회로(100)가 이들 배선과 전기적으로 접속되어 있다.
이와 같이 복수의 보호 회로(100)를 배치하는 경우에는, 각각에 전기적으로 접속된 고전위선 VH, 저전위선 VL, 및 공통 전위선 VC를 공통하여 사용할 수 있다.
도 2b의 구성에서는, 한 쌍의 피보호 배선(110) 사이에, 각각에 전기적으로 접속된 2개의 보호 회로(100)가 피보호 배선(110)을 따른 방향으로 종렬되도록 대칭적으로 배치되어 있다. 이와 같은 배치로 함으로써 피보호 배선(110) 사이가 고밀도가 되도록 배치할 수 있기 때문에, 예를 들어 매우 고정세한 표시 장치나, 복잡한 구동 방법이 적용됨 등에 의하여 다수의 입력 신호가 필요한 표시 장치 등, 피보호 배선을 고밀도로 배치할 필요가 있는 반도체 장치에 적합하다.
[표시 장치의 구성예]
이하에서는, 본 발명의 일 형태의 보호 회로를 표시 장치에 적용한 경우의 구성예에 대하여 도 3a 및 도 3b를 사용하여 설명한다.
도 3a는 보호 회로(100)가 적용된 표시 장치(200)의 개략도이다. 표시 장치(200)는 기판(210) 위에 복수의 화소(202)를 갖는 표시부(201), 주사선 구동 회로(203), 및 신호선 구동 회로(205)를 갖는다.
표시부(201)에는, 주사선 구동 회로(203)와 전기적으로 접속된 복수의 주사선(204)과, 신호선 구동 회로(205)와 전기적으로 접속된 복수의 신호선(206)이 교차되도록 형성되어 있다. 여겨서, 주사선(204)과 신호선(206)이 교차되는 영역에 하나의 화소가 제공되고, 복수의 화소가 매트릭스 형상으로 배치되어 있다.
화소(202)는 적어도 하나의 선택 트랜지스터와 표시 소자를 가지며, 상기 선택 트랜지스터의 게이트에 주사선(204)이 전기적으로 접속되고, 소스 및 드레인 중 한쪽에 신호선(206)이 전기적으로 접속된다. 주사선(204) 및 신호선(206)에 입력되는 신호에 따라 선택 트랜지스터의 온 상태, 오프 상태가 제어되어, 화소(202)를 구동할 수 있다. 화소(202)에 제공되는 표시 소자로서는 액정 소자, 유기 EL 소자, 무기 EL 소자, 전기 영동 소자, 트위스트 볼이 적용된 표시 소자, 전자 방출 소자 등을 적용할 수 있다. 표시 소자로서 유기 EL 소자 또는 액정 소자가 적용된 표시 장치의 구성예에 대하여는 후술하는 실시형태에서 자세히 설명한다.
또한, 표시 장치(200)에는, 외부로부터 전원 전위나 기준 전위 등의 전위 신호나, 화소(202)를 구동시키기 위한 구동 신호 등 신호가 입력되는 복수의 외부 입력 단자(211)가 제공된다. 각 외부 입력 단자(211)는, 주사선 구동 회로(203)나 신호선 구동 회로(205) 등에 전기적으로 접속된다.
또한, 외부 입력 단자(211)와, 주사선 구동 회로(203) 또는 신호선 구동 회로(205)를 전기적으로 접속하는 배선에, 각각 보호 회로(100)가 전기적으로 접속된다. 따라서, 외부 입력 단자(211)를 통하여 ESD에 기인한 펄스 전위가 입력된 경우에도, 상기 펄스 전위가 주사선 구동 회로(203) 및 신호선 구동 회로(205)에 입력되는 것이 효과적으로 억제된다.
또한, 도 3a에 도시한 바와 같이, 보호 회로(100) 내의 트랜지스터의 제 2 게이트에 전기적으로 접속된 공통 전위선(207)을, 표시부(201), 주사선 구동 회로(203), 신호선 구동 회로(205) 등의 표시 장치(200)를 구성하는 회로를 둘러싸서 폐곡선을 이루도록 제공하는 것이 바람직하다. 이와 같이 표시 장치(200)를 구성하는 회로를 둘러싸도록 공통 전위선(207)을 제공함으로써, 예를 들어 표시부(201), 주사선 구동 회로(203), 신호선 구동 회로(205), 또는 이들을 전기적으로 접속하는 배선 등에 외부로부터 기판(210)의 표면을 통하여 입력되는 전기적인 노이즈를 저감할 수 있기 때문에, 표시 품위의 열화를 억제할 수 있다. 또한, 표시 장치(200)의 제작 공정에서의 ESD의 영향이 회로 내부에 미치는 것을 효과적으로 억제할 수 있다.
또한, 여기서 말하는“폐곡선”이란 양단(兩端)이 일치되는 연속 곡선을 가리킨다. 또한, 여기서 말하는 곡선에는 광의적으로 직선이나 선분의 개념이 포함되는 것으로 한다. 따라서, 예를 들어, 사변형의 외주와 같이 복수의 선분으로 구성되고, 또 각각의 선분의 양단이 각각 다른 선분의 일단과 일치하고 있는 경우도 폐곡선의 일 형태이다. 또한, 다각형, 원이나 타원, 곡률이 상이한 복수의 곡선부가 연속되어 구성된 형상이나, 직선부와 곡선부가 혼재하여 구성된 형상 등도 폐곡선의 일 형태인 것이다. 또한, 상기 형태에서는, 표시부(201), 주사선 구동 회로(203) 및 신호선 구동 회로(205)를 둘러싸도록 공통 전위선(207)을 제공하였지만, 본 발명은 이 형태에 한정되지 않는다. 공통 전위선(207)은, 표시 장치(200)를 구성하는 회로의 적어도 일 부분을 따라 제공함으로써, 전기적인 노이즈를 저감하는 효과를 얻을 수 있다. 예를 들어, 공통 전위선(207)을 표시부(201)의 한 변을 따라 제공하면 좋다. 또한, 예를 들어 공통 전위선(207)을 주사선 구동 회로(203)와 신호선 구동 회로(205) 중 적어도 하나의 한 변을 따라 제공되면 좋다.
여기서, 도 3b에 도시한 바와 같이, 보호 회로(100)를, 외부 입력 단자(211)에 전기적으로 접속된 배선뿐만 아니라, 주사선(204)이나 신호선(206)에도 전기적으로 접속할 수 있다. 이와 같이, 표시부(201)보다 외측의 영역에서 보호 회로(100)가 주사선(204) 또는 신호선(206)에 전기적으로 접속되는 구성으로 함으로써, 외부로부터 주사선(204) 또는 신호선(206)에 ESD에 기인한 펄스 전위가 직접 입력된 경우에도, 화소(202)를 구성하는 소자나, 주사선 구동 회로(203) 및 신호선 구동 회로(205)에 대한 ESD의 영향도 효과적으로 억제할 수 있어 바람직하다. 또한, 도시하지 않았지만, 주사선 구동 회로(203)와 표시부(201) 사이, 신호선 구동 회로(205)와 표시부(201) 사이에, 주사선(204) 또는 신호선(206)과 전기적으로 접속되는 보호 회로(100)를 제공하여도 좋다.
이와 같이, 본 발명의 일 형태의 보호 회로가 적용된 표시 장치는, ESD의 영향이 효과적으로 억제되어 신뢰성이 높은 표시 장치로 할 수 있다. 또한, 각 보호 회로에 공통적으로 제공되는 공통 전위선을 표시 장치를 구성하는 회로를 둘러싸도록 제공함으로써, 외부로부터의 노이즈나 ESD의 영향이 억제되어, 높은 표시 품위와 신뢰성을 겸비한 표시 장치로 할 수 있다.
본 실시형태는 본 명세서 중에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 예시한 보호 회로의 구체적인 구성예에 대하여 도 4a 내지 도 5b를 사용하여 설명한다. 여기서는, 박막 트랜지스터를 사용하여 구성된 보호 회로에 대하여 설명한다.
도 4a는 기판(120) 위에 형성된 보호 회로(100)의 상면 개략도이며, 도 4b는 도 4a 중의 절단선 A-A’에서의 단면 개략도이다.
보호 회로(100)는 트랜지스터(101) 및 트랜지스터(103)를 갖는다.
트랜지스터(101)는, 기판(120) 위에 차례로 적층된 제 1 게이트 전극(121), 절연층(137), 반도체층(131), 절연층(139), 및 제 2 게이트 전극(125), 및 반도체층(131)과 접하는 전극(141) 및 전극(143)을 갖는다.
또한, 전극(141)은, 절연층(137)의 일부에 형성된 개구부를 통하여, 제 1 게이트 전극(121)과 전기적으로 접속되어 있다.
트랜지스터(103)는, 기판(120) 위에 차례로 적층된 제 1 게이트 전극(123), 절연층(137), 반도체층(133), 절연층(139), 및 제 2 게이트 전극(127), 및 반도체층(133)과 접하는 전극(143) 및 전극(145)을 갖는다.
전극(143)은, 절연층(137)의 일부에 형성된 개구부를 통하여 제 1 게이트 전극(123)과 전기적으로 접속된다.
여기서, 전극(141)의 일부는 저전위선 VL을 구성하고, 전극(145)의 일부는 고전위선 VH를 구성한다. 또한, 전극(143)은 보호 회로(100)의 입력부(INPUT)에 상당하고 피보호 배선(도시하지 않았음)에 전기적으로 접속된다. 또한, 제 2 게이트 전극(125)과 제 2 게이트 전극(127)은 동일한 도전막으로 형성되고, 그 일부가 공통 전위선 VC를 구성한다.
여기서, 도 4b에는 기판(120) 위에 절연층(135)을 갖는 구성을 도시하였다. 절연층(135)은 기판(120)으로부터 불순물이 확산되는 것을 억제하기 위하여 제공한다. 또한, 절연층(135)은 불필요하면 제공하지 않아도 좋다.
기판(120)은 적어도 절연 표면을 가지면 좋고, 유리, 석영이나, 표면이 절연 처리된 금속, 반도체 등의 기판을 사용할 수 있다. 또한, 트랜지스터의 제작 공정의 온도에 견딜 수 있으면, 유기 수지를 사용할 수도 있다.
반도체층(131) 및 반도체층(133)을 구성하는 반도체 재료로서는, 실리콘이나 게르마늄 등의 반도체 재료를 사용하여도 좋고, 인듐, 갈륨, 및 아연 중 적어도 하나를 함유한 산화물 반도체를 사용하여도 좋다. 또한, 트랜지스터에 사용하는 반도체의 결정성에 대하여도 특별히 한정되지 않고, 비정질 반도체 및 결정성 반도체 중 어느 쪽이나 사용할 수 있다.
제 1 게이트 전극, 제 2 게이트 전극, 및 전극 등을 구성하는 도전 재료로서는, 예를 들어 몰리브덴, 마그네슘, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료, 또는 이들을 주성분으로 하는 합금 재료를 사용하고, 단층 또는 적층으로 하여 전극으로서 사용할 수 있다.
절연층(135), 절연층(137)에 사용하는 절연 재료로서는, 예를 들어 실리콘, 알루미늄, 하프늄, 란탄 또는 갈륨 등의 반도체 또는 금속의 산화물, 질화물 또는 산화질화물 또는 질화산화물을 사용할 수 있다. 또한, 절연층(139)에 사용하는 절연 재료로서는 상기에 추가하여, 실록산계 재료나, 아크릴, 폴리이미드 등의 유기 절연물을 사용하여도 좋다.
또한, 트랜지스터(101) 및 트랜지스터(103)에는, 반도체층(131)과 반도체층(133) 위에 각각 절연층(138)이 형성되어 있다. 절연층(138)은 전극(141), 전극(143), 및 전극(145)의 형성시에 도전막을 에칭으로 가공할 때, 반도체층(131) 및 반도체층(133)을 에칭의 대미지로부터 보호하는 효과를 나타낸다. 또한, 절연층(138)을 반도체층(131) 및 반도체층(133)과 접하여 형성함으로써, 반도체층(131) 및 반도체층(133)의 제 2 게이트 전극과 대향하는 표면이 오염되는 것을 억제할 수 있어, 전기적 특성이 안정된 신뢰성이 높은 트랜지스터로 할 수 있다. 또한, 절연층(138)은 불필요하면 형성하지 않아도 좋고, 그 경우에는 공정을 간략화할 수 있다.
이와 같은 구성으로 함으로써, 기판(120) 위에 보호 회로(100)를 형성할 수 있다.
여기서, 보호 회로(100)의 입력부에 상당하는 전극(143)에 ESD에 기인한 펄스 전위가 입력된 경우, 트랜지스터(101)의 채널을 형성하는 반도체층(131)과 제 2 게이트 전극(125) 사이에 형성된 용량 성분, 및 트랜지스터(103)의 채널을 형성하는 반도체층(133)과 제 2 게이트 전극(127) 사이에 형성된 용량 성분에 의하여, 입력되는 펄스 전위의 파형의 상승의 기울기가 효과적으로 완만해지기 때문에, 도달 전위를 저감시킬 수 있다.
또한, 도 4a 및 도 4b에 도시한 바와 같이, 제 2 게이트 전극(125) 및 제 2 게이트 전극(127)이 전극(141), 전극(143) 및 전극(145)의 일부와 중첩되도록 형성됨으로써, 상기 전극간에도 용량 성분을 갖게 할 수 있어, 그 결과 입력되는 펄스 전위의 파형의 상승의 기울기가 효과적으로 완만해지기 때문에 바람직하다.
또한, 상기에서 기재한 보호 회로를 구성하는 각 트랜지스터는, 제 1 게이트 전극과 제 2 게이트 전극의 기능을 바꿔 구성할 수도 있다.
도 5a는, 도 4a 및 도 4b에서 도시한 보호 회로(100)에서, 제 1 게이트 전극과 제 2 게이트 전극의 기능을 바꾼 구성인 보호 회로(150)의 상면 개략도이고, 도 5b는 단면 개략도이다.
보호 회로(150)는, 트랜지스터(101)의 제 1 게이트 전극(121)과 트랜지스터(103)의 제 1 게이트 전극(123)이 동일한 도전막으로 형성되고, 그 일부가 공통 전위선 VC를 구성하는 점에서 보호 회로(100)와 상이하다.
또한, 절연층(139)에 형성된 개구부를 통하여, 제 2 게이트 전극(125)이 전극(141)과 전기적으로 접속되고, 제 2 게이트 전극(127)이 전극(143)과 전기적으로 접속되어 있다.
여기서, 트랜지스터(101)의 채널을 형성하는 반도체층(131)과 제 1 게이트 전극(121) 사이의 용량 성분, 및 트랜지스터(103)의 채널을 형성하는 반도체층(133)과 제 1 게이트 전극(123) 사이의 용량 성분에 의하여, 입력되는 ESD에 기인한 펄스 전위의 파형의 상승의 기울기를 효과적으로 완만하게 할 수 있다.
또한, 보호 회로(100)를 구성하는 트랜지스터의 형상은 상기에 한정되지 않고, 적어도 반도체층을 개재하여 대향하도록 형성되는 2개의 게이트 전극을 갖는 구성을 사용할 수 있다. 예를 들어, SOI 기판이나 단결정 반도체 기판 등을 사용하는 경우에는, 트랜지스터가 형성되는 영역하의 보디 전극(body electrode)을 공통 전위선과 전기적으로 접속하면 좋다.
본 실시형태는 본 명세서 등에서 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 보호 회로를 적용할 수 있는, 유기 EL 소자를 갖는 표시 장치에 대하여 도 6을 사용하여 설명한다. 또한, 이하에서는 상기 실시형태에서 기재한 내용과 중복하는 부분에 대한 설명을 생략하거나, 또는 간략화하여 설명하는 경우가 있다.
도 6은 본 발명의 일 형태의 표시 장치(300)의 단면 개략도이다. 여기서는, 실시형태 1에서 예시한 도 3a에 도시한 표시 장치의 구성을 예로 들어, 도 6에는 외부 입력 단자(211), 보호 회로(100), 주사선 구동 회로(203), 및 화소(202)를 포함한 영역에서의 단면 개략도를 도시하였다.
표시 장치(300)는, 제 1 기판(301) 위에 보호 회로(100), 주사선 구동 회로(203), 화소(202)를 갖고, 이들과 중첩한 제 2 기판(310)이 제 1 기판(301)과 대향하여 제공되고, 그 주위가 씰재(303)에 의하여 봉지되어 있다. 또한, 봉지된 영역(이하, 봉지 영역이라고도 함)보다 외측 영역에 외부 입력 단자(211)가 제공되고, 상기 외부 입력 단자(211)를 통하여 전원 전위나 구동 신호와 같은 신호를 입력할 수 있다.
외부 입력 단자(211)는, 표시 장치(300) 내의 트랜지스터를 구성하는 도전층과 동일한 도전막으로 형성된다. 본 구성예에서는, 트랜지스터의 제 1 게이트와 동일한 도전막으로 이루어진 도전층, 및 전극과 동일한 도전막으로 이루어진 도전층을 적층하여 사용한다. 이와 같이 도전층을 적층하여 외부 입력 단자(211)를 구성함으로써, FPC(305)의 압착 공정에 대한 기계적 강도를 높일 수 있기 때문에 바람직하다. 또한, 외부 입력 단자(211)에 접하여 접속체(307)가 제공되고, 상기 접속체(307)를 통하여 FPC(305)와 외부 입력 단자(211)가 전기적으로 접속된다. 접속체(307)로서는, 열 경화성 수지에 금속 입자를 혼합한 페이스트 상태 또는 시트 상태의 재료를 사용하여, 열 압착에 의하여 이방성 도전성을 나타내는 재료를 사용할 수 있다. 금속 입자로서는 예를 들어, Ni 입자를 Au로 피복한 것 등 2종류 이상의 금속이 층 형상이 된 입자를 사용하는 것이 바람직하다.
주사선 구동 회로(203)는, 양쪽 모두가 n채널형 트랜지스터인 트랜지스터(311)와 트랜지스터(312)를 조합한 NMOS 회로를 갖는 예를 도시하였다. 또한, 주사선 구동 회로(203)는, NMOS 회로에 한정되지 않고, n채널형 트랜지스터와 p채널형 트랜지스터를 조합한 각종 CMOS 회로나, p채널형 트랜지스터로 구성되는 각종 PMOS 회로 등으로 구성할 수도 있다. 또한, 신호선 구동 회로(205)에 대하여도 마찬가지다. 또한, 본 실시형태에서는, 표시부가 형성되는 기판 위에 주사선 구동 회로(203) 및 신호선 구동 회로(205)가 형성된 드라이버 일체형의 구성을 나타내었지만, 표시부가 형성되는 기판과 별도로 주사선 구동 회로(203) 및 신호선 구동 회로(205) 중 한쪽 또는 양쪽 모두를 형성하여도 좋다.
도 6에는, 표시부의 일례로서 화소(202)의 화소 하나분의 단면 구조를 도시하였다. 화소(202)는 스위칭용 트랜지스터(313)와, 전류 제어용 트랜지스터(314)와, 전류 제어용 트랜지스터(314)의 전극(소스 전극 또는 드레인 전극)에 전기적으로 접속된 화소 전극(323)을 갖는다. 또한, 화소 전극(323)의 단부를 덮는 절연층(321)이 형성되어 있다.
또한, 주사선 구동 회로(203), 신호선 구동 회로(205), 및 화소(202)를 구성하는 트랜지스터는, 보호 회로(100)를 구성하는 트랜지스터와 같은 구성을 사용할 수 있다. 또한, 상기 트랜지스터는 단일의 게이트 전극을 갖는 구성으로 하여도 좋고, 대향하는 2개의 게이트 전극을 갖는 구성으로 하여도 좋다. 2개의 게이트 전극을 갖는 구성으로 하는 경우에는, 한쪽에 전위를 입력함으로써 트랜지스터의 임계값 전압을 제어할 수 있다.
발광 소자(320)는 화소 전극(323), EL층(325), 및 공통 전극(327)으로 구성되어 있다. 발광 소자의 구조, 재료 등에 대하여는 후술할 실시형태에서 자세히 설명한다.
화소 전극(323) 및 공통 전극(327)에 사용하는 도전층으로서, 광 사출 측에 제공되는 전극에는 EL층(325)으로부터의 발광에 대한 투광성을 갖는 재료를 사용하고, 광 사출 측과 반대측에 제공되는 전극에는 상기 발광에 대한 반사성을 갖는 재료를 사용한다.
광 사출 측의 도전층에 사용할 수 있는 투광성을 갖는 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연, 그래핀 등을 사용할 수 있다. 또한, 상기 도전층으로서 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크롬, 몰리브덴, 철, 코발트, 구리, 팔라듐, 또는 티타늄 등의 금속 재료나, 이들의 합금을 사용할 수 있다. 또는, 이들 금속 재료의 질화물(예를 들어 질화 티타늄) 등을 사용하여도 좋다. 또한, 금속 재료(또는 그 질화물)를 사용하는 경우, 투광성을 갖는 정도로 얇게 하면 좋다. 또한, 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 인듐 주석 산화물을 적층한 적층막 등을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다.
광 사출 측과 반대측의 전극에 사용할 수 있는 반사성을 갖는 재료로서는, 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크롬, 몰리브덴, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료를 사용할 수 있다. 또한, 이들 금속 재료를 포함한 금속 또는 이들 금속의 합금에 란탄이나 네오디뮴, 게르마늄 등을 첨가하여도 좋다. 그 외에, 알루미늄과 티타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등의 알루미늄을 함유한 합금(알루미늄 합금)이나, 은과 구리의 합금, 은과 마그네슘의 합금 등의 은을 포함한 합금을 사용할 수도 있다. 은과 구리의 합금은 내열성이 높기 때문에 바람직하다. 또한, 알루미늄 합금막에 접하는 금속막, 또는 금속 산화물막을 적층함으로써, 알루미늄 합금막의 산화를 억제할 수 있다. 상기 금속막, 금속 산화물막의 재료로서는 티타늄, 산화 티타늄 등을 들 수 있다. 또한, 상기 투광성을 갖는 재료로 이루어진 막과, 금속 재료로 이루어진 막을 적층하여도 좋다. 예를 들어, 은과 인듐 주석 산화물의 적층막, 은과 마그네슘의 합금과 인듐 주석 산화물의 적층막 등을 사용할 수 있다.
절연층(321)은 화소 전극(323)의 단부를 덮어 제공되어 있다. 또한, 절연층(321)의 상층에 형성되는 공통 전극(327)의 피복성을 양호하게 하기 위하여, 절연층(321)의 상단부 또는 하단부에 곡률을 갖는 곡면이 형성되도록 하는 것이 바람직하다. 예를 들어, 절연층(321)의 상단부 또는 하단부에 곡률 반경(0.2μm 내지 3μm)을 갖는 곡면을 제공하는 것이 바람직하다. 또한, 절연층(321)의 재료로서는 네거티브형 감광성 수지, 또는 포지티브형 감광성 수지 등의 유기 화합물이나, 산화 실리콘, 산화질화 실리콘 등의 무기 화합물을 사용할 수 있다.
또한, 제 1 기판(301) 표면에는 절연층(135)이 형성되어 있다. 절연층(135)은, 제 1 기판(301)에 포함된 불순물이 확산되는 것을 억제할 수 있다. 또한, 트랜지스터의 반도체층, 소스 전극 또는 드레인 전극을 구성하는 도전층 위에 접한 절연층(139)은 트랜지스터를 구성하는 반도체로의 불순물의 확산을 억제하는 것이 바람직하다. 절연층(135) 및 절연층(139)에는 불순물이 확산되는 것을 억제하는 무기 절연막을 사용하면 좋고, 예를 들어 산화 실리콘이나 산화 알루미늄 등의 반도체 산화물 또는 금속 산화물을 사용할 수 있다. 또한, 이와 같은 무기 절연 재료와 유기 절연 재료의 적층막을 사용하여도 좋다. 또한, 절연층(135)은 불필요하면 제공하지 않아도 좋다.
제 2 기판(310)에는 발광 소자(320)와 중첩된 위치에 컬러 필터(329)가 제공되어 있다. 컬러 필터(329)는 발광 소자(320)로부터의 발광색을 조색할 목적으로 제공된다. 예를 들어, 백색 발광의 발광 소자를 사용하여 풀 컬러 표시 장치로 하는 경우에는, 상이한 색깔의 컬러 필터가 제공된 복수의 화소를 사용한다. 이 경우, 적색(R), 녹색(G), 청색(B)의 3색을 사용하여도 좋고, 상기 3색에 황색(Y)을 추가한 4색으로 할 수도 있다.
또한, 인접한 컬러 필터(329) 사이에는 블랙 매트릭스(331)가 제공되어 있다. 블랙 매트릭스(331)는 인접한 화소의 발광 소자(320)로부터의 빛을 차광하여 인접한 화소간에서의 혼색을 억제한다. 여기서, 컬러 필터(329)의 단부가 블랙 매트릭스(331)와 중첩되도록 형성함으로써 광 누설을 억제할 수 있다. 블랙 매트릭스(331)는 발광 소자(320)로부터의 발광을 차광하는 재료를 사용할 수 있으며, 금속이나 유기 수지 등의 재료를 사용하여 형성할 수 있다. 블랙 매트릭스(331)는, 보호 회로(100)나 주사선 구동 회로(203) 등의 표시부(201) 이외의 영역에 제공하여도 좋다.
또한, 컬러 필터(329) 및 블랙 매트릭스(331)를 덮는 오버 코트(333)가 형성되어 있다. 오버 코트(333)는 발광 소자(320)로부터의 발광을 투과하는 재료로 구성되며, 예를 들어 무기 절연막이나 유기 절연막을 사용할 수 있다. 또한, 오버 코트(333)는 불필요하면 제공하지 않아도 좋다.
또한, 도 6에 도시한 단면도에서는 발광 소자(320)를 하나만 도시하였지만, 표시부(201)에서는 복수의 발광 소자가 매트릭스 형상으로 배치되어 있다. 예를 들어, 표시부(201)에 3종류(R, G, B)의 발광을 얻을 수 있는 발광 소자를 각각 선택적으로 형성하고, 풀 컬러 표시가 가능한 표시 장치를 형성할 수 있다. 후술하는 실시형태에서 예시하는 백색 발광의 EL층을 갖는 발광 소자와 컬러 필터를 조합함으로써, 풀 컬러 표시할 수 있는 표시 장치로 할 수 있다. 또한, 상기 발광 소자는 전면 사출 방식(톱 이미션 방식이라고도 함), 배면 사출 방식(보텀 이미션 방식이라고도 함), 및 양면 사출 방식 중 어느 것이나 채용할 수 있다. 배면 사출 방식으로 컬러 필터를 사용하는 경우에는, 광 사출 측에 컬러 필터를 제공하면 좋다.
제 1 기판(301)과 제 2 기판(310)은, 제 2 기판(310)의 외주부에서 씰재(303)에 의하여 접착되어 있다. 씰재(303)로서는 열 경화 수지, 또는 광 경화 수지 등의 유기 수지나, 저융점 유리(프리트 글라스(frit glass)라고도 함) 등을 사용할 수 있다. 또한, 씰재(303)에 건조제가 포함되어 있어도 좋다. 예를 들어, 알칼리 토금속의 산화물(산화 칼슘이나 산화 바륨 등)과 같이 화학 흡착에 의하여 수분을 흡수하는 물질을 사용할 수 있다. 그 이외의 건조제로서, 제올라이트나 실리카젤 등과 같이, 물리 흡착에 의하여 수분을 흡착하는 물질을 사용하여도 좋다. 건조제가 포함되어 있으면 봉지 영역 내의 수분 등의 불순물이 저감되어 발광 소자(320)의 신뢰성이 향상되기 때문에 바람직하다.
또한, 발광 소자(320)는 제 1 기판(301), 제 2 기판(310), 및 씰재(303)로 둘러싸인 봉지 영역 내에 제공되어 있다. 상기 봉지 영역은, 희가스 또는 질소 가스 등의 불활성 가스, 또는 유기 수지 등의 고체, 또는 겔 등의 점성체로 충전되어 있어도 좋고, 감압 분위기가 되어 있어도 좋다. 봉지 영역을 가스나 고체, 겔 등으로 충전시키는 경우나 감압 분위기로 하는 경우에도, 봉지 영역 내의 물이나 산소 등 불순물이 저감된 상태로 하면 발광 소자의 신뢰성이 향상되어 바람직하다.
보호 회로(100)는 실시형태 2에서 예시한 구성을 사용할 수 있다.
또한, 도 6에 도시한 바와 같이 보호 회로(100)를 구성하는 제 2 게이트 전극(제 2 게이트 전극(125) 및 제 2 게이트 전극(127))을, 발광 소자(320)의 화소 전극(323)과 동일한 도전막으로 형성하는 것이 바람직하다. 이들 전극을 동일한 도전막으로 형성함으로써, 표시 장치(300)를 제작할 때 동시에 형성할 수 있어 공정을 간략화할 수 있다.
여기서, 화소 전극(323)과 상기 제 2 게이트 전극을 동일한 도전막으로 형성한 경우에는, 상기 도전막에 사용되는 도전성 재료에 따라서는, 도 12에 도시한 바와 같이 공통 전위선 VC에 무시할 수 없는 저항 성분 R이 부가될 경우가 있다. 그 경우에는, 상기 저항 성분 R은 공통 전위선 VC에 직접 입력되는 ESD에 기인한 전위에 대한 보호 저항으로서 기능하고, 보호 저항 소자를 별도로 형성하지 않고 보호 효과를 효과적으로 얻을 수 있다. 이와 같은 보호 효과는, 예를 들어 화소 전극(323)을 구성하는 도전막으로서 인듐 주석 산화물 등의 투광성을 갖는 도전막을 사용한 경우에 특히 현저한 효과를 얻을 수 있다.
이와 같이, 본 실시형태에서 예시한 표시 장치에 본 발명의 일 형태의 보호 회로를 적용함으로써, ESD의 영향이 효과적으로 저감되어, 신뢰성이 매우 높은 표시 장치로 할 수 있다.
본 실시형태는 본 명세서 등에서 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태의 보호 회로가 적용된, 액정 소자를 구비한 표시 장치의 구성예에 대하여 도 7a 및 도 7b를 참조하여 설명한다. 또한, 이하에서는, 상기 실시형태에서 설명한 내용과 중복하는 부분에 대하여는 설명을 생략하거나 또는 간략화하여 설명하는 경우가 있다.
도 7a는 기판면에 대하여 가로 방향으로 전계를 발생시키는 방식의 액정 소자가 적용된 표시 장치(350)의 단면 개략도를 도시한 것이다. 도 7a에 도시한 표시 장치(350)는 주로 하나의 화소(202)에 하나의 트랜지스터가 적용된 점, 또한 표시 소자로서 액정 소자가 적용된 점에서 실시형태 3에서 예시한 표시 장치와 상이하다.
화소(202)는 적어도 하나의 스위칭용 트랜지스터(351)를 갖는다. 트랜지스터(351)의 전극(소스 전극 또는 드레인 전극)에는 절연층(139) 위에 제공된 빗살 형상의 화소 전극(353)이 전기적으로 접속되어 있다. 또한, 화소 전극(353)과 동일 평면 위에 빗살 형상의 공통 전극(355)이 배치되어 있다.
화소 전극(353) 또는 공통 전극(355)에는 투광성의 도전성 재료를 사용하면, 개구율이 향상되기 때문에 바람직하다.
또한, 도 7a에서는, 명료화를 위하여 화소 전극(353)과 공통 전극(355)으로 상이한 해칭 패턴을 사용하여 명시하였지만, 이들은 동일한 도전막으로 형성되어도 좋다. 또한, 본 실시형태에서는 화소 전극(353)과 공통 전극(355)을 동일한 평면 위에 제공한 구성으로 하였지만, 절연층을 개재하여 상이한 평면 위에 각각의 전극을 제공하여도 좋다. 이 경우, 하층에 배치되는 전극과 상층에 배치되는 전극이 중첩되지 않는 영역을 제공한다. 또한, 이들을 상이한 평면 위에 제공하는 구성으로 하는 경우에는, 하층에 배치되는 전극의 형상을 빗살 형상이 아니라 면 형상으로 하여도 좋다.
또한, 봉지 영역하에서, 적어도 화소 전극(353) 및 공통 전극(355)과, 제 2 기판(310) 사이에는 액정(357)이 봉입되어 있다. 여기서, 화소 전극(353), 공통 전극(355), 및 액정(357)으로 액정 소자(360)가 구성되어 있다.
표시 장치(350)는 화소 전극(353)과 공통 전극(355) 사이에 전압을 인가함으로써 기판 면에 대하여 가로 방향으로 전계가 발생되고, 상기 전계에 의하여 액정(357)의 배향이 제어되며, 표시 장치(350) 외부에 배치된 백 라이트로부터의 빛의 편광을 화소 단위로 제어함으로써 화상을 표시하는 것이다.
액정(357)과 접한 면에는 액정(357)의 배향을 제어하기 위한 배향막을 제공하여도 좋다. 배향막에는 투광성 재료를 사용한다. 또한, 제 1 기판(301) 및 제 2 기판(310) 중 어느 쪽의 면에 편광판을 제공하여도 좋다. 또한, 도광판을 사용하여 백 라이트로부터의 빛을 표시 장치(350)의 측면으로부터 입사하는 구성으로 하여도 좋다.
제 2 기판(310)의 액정 소자(360)와 중첩하는 위치에는 컬러 필터(329)가 형성되어 있다. 컬러 필터(329)를 사용함으로써, 백색 발광의 백 라이트를 사용하여 풀 컬러의 화상 표시를 실현할 수 있다. 또한, 백 라이트로서 복수의 발광 다이오드(LED)를 사용하여 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행할 수도 있다. 시간 분할 표시 방식을 사용한 경우, 컬러 필터를 제공할 필요가 없고, 또한 예를 들어, R(적색), G(녹색), B(청색) 각각의 발광을 나타내는 부화소(sub pixel)를 구비할 필요가 없기 때문에, 개구율이 향상되거나, 또는 단위 면적당 화소수를 증가시킬 수 있다는 이점을 갖는다.
액정(357)으로서는 서모트로픽(thermotropic) 액정, 저분자 액정, 고분자 액정, 강유전 액정, 반강유전 액정 등을 사용할 수 있다. 또한, 블루상(blue phase)을 나타내는 액정을 사용하면, 배향막이 불필요하고, 또 넓은 시야각을 얻을 수 있어 바람직하다.
여기서, 표시 장치(350)에 제공되는 보호 회로(100) 내의 트랜지스터의 제 2 게이트 전극(제 2 게이트 전극(125) 및 제 2 게이트 전극(127))은, 액정 소자(360)를 구성하는 화소 전극(353) 또는 공통 전극(355)과 동일한 도전막으로 형성되어 있는 것이 바람직하다. 이와 같이 동일한 도전막을 사용하여 이들을 동시에 제작함으로써, 제작 공정이 번잡화되지 않고, 종래의 제작 방법에 의하여 화소 등과 동시에 보호 회로(100)를 형성할 수 있다.
도 7b는, 기판 면에 대하여 수직 방향으로 전계를 발생시키는 방식의 액정 소자가 적용된 표시 장치(370)의 단면 개략도이다. 표시 장치(370)는, 주로 화소 전극(373)과 공통 전극(375)이 대향하여 제공되어 있는 점에서 상기 표시 장치(350)와 상이하다.
화소(202)에서, 스위칭용 트랜지스터(351)의 전극에는 절연층(139) 위에 제공된 화소 전극(373)이 전기적으로 접속되어 있다. 또한, 화소 전극(373)과 대향하여 공통 전극(375)이 제 2 기판(310) 위에 제공되어 있다.
또한, 봉지 영역 내에서, 적어도 화소 전극(373)과 공통 전극(375) 사이에는 액정(377)이 봉입되어 있다. 여기서, 화소 전극(373), 공통 전극(375), 및 액정(377)으로 액정 소자(380)가 구성되어 있다. 또한, 액정(377)이 봉입된 영역에는 제 1 기판(301)과 제 2 기판(310)의 갭을 조정하기 위한 스페이서가 봉입되어 있어도 좋다.
표시 장치(370)는 화소 전극(373)과 공통 전극(375) 사이에 전압이 인가됨으로써 기판에 대하여 수직 방향으로 전계가 발생되고, 상기 전계에 의하여 액정(377)의 배향이 제어되며, 표시 장치(370) 외부에 배치된 백 라이트로부터의 빛의 편광을 화소 단위로 제어함으로써 화상을 표시하는 것이다.
봉지 영역에서, 공통 전극(375)은, 접속체(379)를 통하여 제 1 기판(301) 위에 형성된 접속 배선과 전기적으로 접속되어 있다.
접속체(379)에는, 예를 들어 도전막이 피막된 수지 재료로 이루어진 구체가 분산된 유기 수지를 사용할 수 있다. 접속체(379)는, 이방성 도전물로서 기능하며, 공통 전극(375)과 접속 배선을 전기적으로 접속할 수 있다. 구체에 피막하는 도전물로서는 금속을 사용하는 것이 바람직하며, 특히 금(Au) 등 화학적으로 안정되고, 또한 저저항인 금속 재료를 사용하면, 신뢰성이 향상됨과 함께 저항률이나 접촉 저항을 저감할 수 있어 바람직하다.
여기서, 표시 장치(370)에 제공되는 보호 회로(100) 내의 트랜지스터의 제 2 게이트 전극(제 2 게이트 전극(125) 및 제 2 게이트 전극(127))은, 액정 소자(380)를 구성하는 화소 전극(373)과 동일한 도전층으로 형성되어 있는 것이 바람직하다.
본 실시형태에서 예시한 액정 소자를 구비한 표시 장치는, 본 발명의 일 형태의 보호 회로를 구비한다. 따라서, ESD의 영향이 효과적으로 저감되어, 신뢰성이 매우 높은 표시 장치로 할 수 있다.
본 실시형태는, 본 명세서 중에서 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 적용할 수 있는 EL층에 대하여 도 8a 내지 도 8c를 사용하여 설명한다.
도 8a에 도시한 EL층(711)은 제 1 전극(712)과 제 2 전극(713) 사이에 제공되어 있다. 제 1 전극(712) 및 제 2 전극(713)은 상기 실시형태에서 예시한 공통 전극 또는 화소 전극과 같은 구성을 적용할 수 있다.
본 실시형태에서 예시하는 EL층(711)을 갖는 발광 소자는 상기 실시형태에 서 예시한 표시 장치에 적용할 수 있다.
EL층(711)은 적어도 발광성 유기 화합물을 포함한 발광층이 포함되어 있으면 좋다. 이 외에, 전자 수송성이 높은 물질을 포함한 층, 정공 수송성이 높은 물질을 포함한 층, 전자 주입성이 높은 물질을 포함한 층, 정공 주입성이 높은 물질을 포함한 층, 양극성(bipolar) 물질(전자 수송성 및 정공 수송성이 높은 물질)을 함유한 층 등을 적절히 조합한 적층 구조를 구성할 수 있다. 본 실시형태에 있어서 EL층(711)은 제 1 전극(712) 측에서 정공 주입층(701), 정공 수송층(702), 발광성 유기 화합물을 포함한 층(703), 전자 수송층(704), 및 전자 주입층(705)이 기술한 순서대로 적층되어 있다. 또한, 이들을 반전시킨 적층 구조로 하여도 좋다.
도 8a에 도시한 발광 소자의 제작 방법에 대하여 설명한다.
정공 주입층(701)은 정공 주입성이 높은 물질을 포함한 층이다. 정공 주입성이 높은 물질로서는 예를 들어, 몰리브덴 산화물, 티타늄 산화물, 바나듐 산화물, 레늄 산화물, 루테늄 산화물, 크롬 산화물, 지르코늄 산화물, 하프늄 산화물, 탄탈 산화물, 은 산화물, 텅스텐 산화물, 망가니즈 산화물 등의 금속 산화물을 사용할 수 있다. 또한, 프탈로시아닌(약칭: H2Pc), 구리(II)프탈로시아닌(약칭: CuPc) 등의 프탈로시아닌계의 화합물을 사용할 수 있다.
또한, 저분자 유기 화합물인 방향족 아민 화합물 등을 사용할 수 있다.
또한, 고분자 화합물(올리고머, 덴드리머, 폴리머 등)을 사용할 수도 있다. 또한, 산을 첨가한 고분자 화합물을 사용할 수 있다.
특히, 정공 주입층(701)으로서, 정공 수송성이 높은 유기 화합물에 억셉터성 물질을 포함시킨 복합 재료를 사용하는 것이 바람직하다. 정공 수송성이 높은 물질에 억셉터성 물질을 포함시킨 복합 재료를 사용함으로써, 제 1 전극(712)으로부터의 정공 주입성을 양호하게 하고, 발광 소자의 구동 전압을 저감할 수 있다. 이들 복합 재료는 정공 수송성이 높은 물질과 억셉터성 물질(전자 수용체)을 공증착함으로써 형성할 수 있다. 상기 복합 재료를 사용하여 정공 주입층(701)을 형성함으로써, 제 1 전극(712)으로부터 EL층(711)으로 정공을 용이하게 주입할 수 있게 된다.
복합 재료에 사용되는 상기 유기 화합물로서, 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등)과 같은 다양한 화합물을 사용할 수 있다. 또한, 복합 재료에 사용하는 유기 화합물로서는 정공 수송성이 높은 유기 화합물인 것이 바람직하다. 구체적으로는, 10-6cm2/Vs 이상의 정공 이동도를 갖는 물질인 것이 바람직하다. 다만, 전자보다 정공의 수송성이 높은 물질이면 이들 이외의 물질을 사용하여도 좋다.
복합 재료에 사용할 수 있는 유기 화합물로서는, 방향족 아민 화합물이나, 카르바졸 유도체, 그 이외에 정공 이동도가 높은 방향족 탄화수소 화합물을 사용할 수 있다.
또한, 억셉터성 물질로서는 유기 화합물이나 전이 금속 산화물을 들 수 있다. 또한 원소 주기율표 제 4족 내지 제 8족에 속하는 금속의 산화물을 들 수 있다. 구체적으로는, 산화 바나듐, 산화 니오브, 산화 탄탈, 산화 크롬, 산화 몰리브덴, 산화 텅스텐, 산화 망가니즈, 산화 레늄은 전자 수용성이 높기 때문에 바람직하다. 그 중에서도, 특히 산화 몰리브덴은 대기 중에서도 안정적이고 흡습성이 낮으며 취급하기 쉽기 때문에 바람직하다.
또한, 고분자 화합물과, 상술한 전자 수용체를 사용하여 복합 재료를 형성하여 정공 주입층(701)에 사용하여도 좋다.
정공 수송층(702)은 정공 수송성이 높은 물질을 포함한 층이다. 정공 수송성이 높은 물질로서는, 예를 들어, 방향족 아민 화합물을 사용할 수 있다. 이것은 주로 10-6cm2/Vs 이상의 정공 이동도를 갖는 물질이다. 다만, 전자보다 정공의 수송성이 높은 물질이면 이들 이외의 물질을 사용하여도 좋다. 또한, 정공 수송성이 높은 물질을 포함한 층은 단층에 한정되지 않고 상기 물질로 이루어진 층이 2층 이상 적층된 것으로 하여도 좋다.
또한, 정공 수송층(702)에는, 카르바졸 유도체나 안트라센 유도체, 그 이외에 정공 수송성이 높은 고분자 화합물을 사용하여도 좋다.
발광성 유기 화합물을 포함한 층(703)은, 형광(螢光)을 발광하는 형광성 화합물이나 인광을 발광하는 인광성 화합물을 사용할 수 있다.
또한, 발광성 유기 화합물을 포함한 층(703)으로서는, 발광성 유기 화합물(게스트 재료)을 다른 물질(호스트 재료)로 분산시킨 구성으로 하여도 좋다. 호스트 재료로서는 다양한 물질을 사용할 수 있으며, 발광성 물질보다 최저 비점유 분자궤도 준위(LUMO 준위)가 높고, 최고 점유 분자궤도 준위(HOMO 준위)가 낮은 물질을 사용하는 것이 바람직하다.
또한, 호스트 재료는 복수 종류 사용할 수 있다. 예를 들어, 결정화를 억제하기 위하여 결정화를 억제하는 물질을 더 첨가하여도 좋다. 또한, 게스트 재료에 에너지를 보다 효율적으로 이동시키기 위하여 다른 물질을 더 첨가하여도 좋다.
게스트 재료를 호스트 재료에 분산시킨 구성으로 함으로써 발광성 유기 화합물을 포함한 층(703)의 결정화를 억제할 수 있다. 또한, 게스트 재료가 고농도인 것에 기인한 농도 소광(消光)을 억제할 수 있다.
또한, 발광성 유기 화합물을 포함한 층(703)으로서 고분자 화합물을 사용할 수 있다.
또한, 발광성 유기 화합물을 포함한 층을 복수로 형성하고, 각 층의 발광색을 다른 것으로 함으로써, 발광 소자 전체로서 원하는 색의 발광을 얻을 수 있다. 예를 들어, 발광성 유기 화합물을 포함한 층을 2개 갖는 발광 소자에 있어서, 제 1 발광성 유기 화합물을 포함한 층의 발광색과 제 2 발광성 유기 화합물을 포함한 층의 발광 색이 보색의 관계가 되도록 함으로써, 발광 소자 전체로서 백색 발광하는 발광 소자를 얻을 수도 있다. 또한, "보색"은 그들이 혼합되는 경우 무채색이 되는 색들 사이의 관계를 의미한다. 즉, 보색 관계에 있는 색을 발광하는 물질로부터 얻어진 빛을 혼합하면, 백색 발광을 얻을 수 있다. 또한, 발광성 유기 화합물을 포함한 층을 3개 이상 갖는 발광 소자인 경우라도 마찬가지다.
전자 수송층(704)은 전자 수송성이 높은 물질을 포함한 층이다. 전자 수송성이 높은 물질로서는, 주로 10-6cm2/Vs 이상의 전자 이동도를 갖는 물질이다. 또한, 전자 수송층은 단층뿐만 아니라, 상기 물질로 이루어지는 층이 2층 이상 적층된 것으로 하여도 좋다.
전자 주입층(705)은 전자 주입성이 높은 물질을 포함한 층이다. 전자 주입층(705)에는 리튬, 세슘, 칼슘, 불화 리튬, 불화 세슘, 불화 칼슘, 리튬 산화물 등과 같은 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한, 불화 에르븀과 같은 희토류 금속 화합물을 사용할 수 있다. 또한, 상술한 전자 수송층(704)을 구성하는 물질도 사용할 수 있다.
또한, 상술한 정공 주입층(701), 정공 수송층(702), 발광성 유기 화합물을 포함한 층(703), 전자 수송층(704), 전자 주입층(705)은 각각 증착법(진공 증착법을 포함함), 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
도 8b에 도시한 바와 같이 EL층은, 제 1 전극(712)과 제 2 전극(713) 사이에 복수로 적층되어도 좋다. 이 경우에는 적층된 제 1 EL층(800)과 제 2 EL층(801) 사이에는 전하 발생층(803)을 형성하는 것이 바람직하다. 전하 발생층(803)은 상술한 복합 재료로 형성할 수 있다. 또한, 전하 발생층(803)은 복합 재료로 이루어진 층과 다른 재료로 이루어진 층의 적층 구조라도 좋다. 이 경우, 다른 재료로 이루어진 층으로서는 전자 공여성 물질(도너성 물질(donor substance))과 전자 수송성이 높은 물질을 포함한 층이나, 투명 도전막으로 이루어진 층 등을 사용할 수 있다. 이와 같은 구성을 갖는 발광 소자는, 에너지의 이동이나 소광 등의 문제가 쉽게 일어나지 않고, 재료의 선택의 여지가 넓어짐으로써 높은 발광 효율과 긴 수명의 양쪽 모두를 갖는 발광 소자로 하기 용이하다. 또한, 한쪽의 EL층에서 인광 발광을 나타내고, 다른 쪽의 EL층에서 형광 발광을 나타내는 발광 소자를 쉽게 얻을 수 있다. 이 구조는 상술한 EL층의 구조와 조합하여 사용할 수 있다.
또한, 각각의 EL층의 발광색을 다른 것으로 함으로써 발광 소자 전체로서, 원하는 색의 발광을 얻을 수 있다. 예를 들면 2개의 EL층을 갖는 발광 소자에 있어서, 제 1 EL층의 발광색과 제 2 EL층의 발광색을 보색의 관계가 되도록 함으로써 발광 소자 전체로서 백색 발광하는 발광 소자를 얻는 것도 가능하다. 또한, 3개 이상의 EL층을 갖는 발광 소자의 경우라도 마찬가지다.
또한, 연색성이 좋은 백색 발광을 얻는 경우, 발광 스펙트럼이 가시광 전역에 걸치도록 할 필요가 있어, 3개 이상의 EL층이 적층된 발광 소자로 하는 것이 바람직하다. 예를 들어, 각각 적색, 청색, 녹색의 발광색의 EL층을 적층하여 발광 소자를 형성할 수 있다. 이와 같이, 서로 다른 3색 이상의 EL층이 적층된 발광 소자로 함으로써, 연색성을 더 높일 수 있다.
제 1 전극(712)과 제 2 전극(713) 사이에 광학 조정층을 형성하여도 좋다. 광학 조정층은, 반사성을 갖는 전극과 투과성을 갖는 전극 사이의 광학 거리를 조정하는 층이다. 광학 조정층을 제공함으로써, 특정 범위의 파장의 빛을 강조할 수 있기 때문에, 색조를 조정할 수 있다.
EL층(711)은 도 8c에 도시된 바와 같이, 제 1 전극(712)과 제 2 전극(713) 사이에 정공 주입층(701), 정공 수송층(702), 발광성 유기 화합물을 포함한 층(703), 전자 수송층(704), 전자 주입 버퍼층(buffer layer)(706), 전자 릴레이층(electron-relay layer)(707), 및 제 2 전극(713)과 접하는 복합 재료층(708)을 갖고 있어도 좋다.
제 2 전극(713)과 접하는 복합 재료층(708)을 제공함으로써, 특히 스퍼터링법을 사용하여 제 2 전극(713)을 형성할 때, EL층(711)이 받는 대미지를 저감할 수 있어 바람직하다. 복합 재료층(708)은 상술한 정공 수송성이 높은 유기 화합물에 억셉터성 물질을 포함시킨 복합 재료를 사용할 수 있다.
또한, 전자 주입 버퍼층(706)을 형성함으로써, 복합 재료층(708)과 전자 수송층(704) 사이의 주입 장벽을 완화할 수 있기 때문에, 복합 재료층(708)에서 발생한 전자를 전자 수송층(704)에 용이하게 주입할 수 있다.
전자 주입 버퍼층(706)에는 알칼리 금속, 알칼리 토금속, 희토류 금속, 및 이들의 화합물(알칼리 금속 화합물(산화 리튬 등의 산화물, 할로겐화물, 탄산 리튬이나 탄산 세슘 등의 탄산염을 포함함), 알칼리 토금속 화합물(산화물, 할로겐화물, 탄산염을 포함함), 또는 희토류 금속 화합물(산화물, 할로겐화물, 탄산염을 포함함)) 등의 전자 주입성이 높은 물질을 사용할 수 있다.
또한, 전자 주입 버퍼층(706)이 전자 수송성이 높은 물질과 도너성 물질을 포함하여 형성되는 경우에는, 전자 수송성이 높은 물질에 대하여 질량 비율로 0.001 이상 0.1 이하의 비율로 포함되도록 도너성 물질을 첨가하는 것이 바람직하다. 또한, 도너성 물질로서는 알칼리 금속, 알칼리 토금속, 희토류 금속, 및 이들의 화합물(알칼리 금속 화합물(산화 리튬 등의 산화물, 할로겐화물, 탄산 리튬이나 탄산 세슘 등의 탄산염을 포함함), 알칼리 토금속 화합물(산화물, 할로겐화물, 탄산염을 포함함), 또는 희토류 금속 화합물(산화물, 할로겐화물, 탄산염을 포함함)) 외, 테트라티아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 사용할 수도 있다. 또한, 전자 수송성이 높은 물질로서는, 이미 설명한 전자 수송층(704)의 재료와 같은 재료를 사용하여 형성할 수 있다.
또한, 전자 주입 버퍼층(706)과 복합 재료층(708) 사이에 전자 릴레이층(707)을 형성하는 것이 바람직하다. 전자 릴레이층(707)은 반드시 형성할 필요는 없지만, 전자 수송성이 높은 전자 릴레이층(707)을 형성함으로써, 전자 주입 버퍼층(706)에 전자를 신속하게 수송할 수 있게 된다.
복합 재료층(708)과 전자 주입 버퍼층(706) 사이에 전자 릴레이층(707)이 끼워진 구조는 복합 재료층(708)에 포함되는 억셉터성 물질과, 전자 주입 버퍼층(706)에 포함되는 도너성 물질이 상호 작용을 받기 어렵고 서로 기능을 저해하기 어려운 구조이다. 따라서, 구동 전압의 상승을 방지할 수 있다.
전자 릴레이층(707)은 전자 수송성이 높은 물질을 포함하고, 상기 전자 수송성이 높은 물질의 LUMO 준위가 복합 재료층(708)에 포함되는 억셉터성 물질의 LUMO 준위와 전자 수송층(704)에 포함되는 전자 수송성이 높은 물질의 LUMO 준위 사이에 위치하도록 형성한다. 또한, 전자 릴레이층(707)이 도너성 물질을 포함하는 경우에는 상기 도너성 물질의 도너 준위도 복합 재료층(708)에 있어서의 억셉터성 물질의 LUMO 준위와, 전자 수송층(704)에 포함되는 전자 수송성이 높은 물질의 LUMO 준위 사이에 위치하도록 한다. 구체적인 에너지 준위의 값으로서는 전자 릴레이층(707)에 포함되는 전자 수송성이 높은 물질의 LUMO 준위는 -5.0eV 이상, 바람직하게는 -5.0eV 이상 -3.0eV 이하로 하면 좋다.
전자 릴레이층(707)에 포함되는 전자 수송성이 높은 물질로서는 프탈로시아닌계 재료 또는 금속-산소 결합과 방향족 배위자를 갖는 금속 착체를 사용하는 것이 바람직하다.
전자 릴레이층(707)에 포함되는 금속-산소 결합과 방향족 배위자를 갖는 금속 착체로서는 금속-산소의 이중 결합을 갖는 금속 착체를 사용하는 것이 바람직하다. 금속-산소의 2중 결합은 억셉터성(전자를 수용하기 쉬운 성질)을 갖기 때문에, 전자의 이동(주고 받음)이 더 용이하게 된다. 또한, 금속-산소의 이중 결합을 갖는 금속 착체는 안정적이라고 생각할 수 있다. 따라서, 금속-산소의 2중 결합을 갖는 금속 착체를 사용함으로써 발광 소자를 저전압으로 더 안정적으로 구동할 수 있다.
금속-산소 결합과 방향족 배위자를 갖는 금속 착체로서는 프탈로시아닌계 재료가 바람직하다. 특히, 분자 구조적으로 금속-산소의 2중 결합이 다른 분자에 대하여 작용하기 쉬운 재료는 억셉터성이 높기 때문에 바람직하다.
또한, 상술한 프탈로시아닌계 재료로서는 페녹시기를 갖는 것이 바람직하다. 구체적으로는 PhO-VOPc와 같은 페녹시기를 갖는 프탈로시아닌 유도체가 바람직하다. 페녹시기를 갖는 프탈로시아닌 유도체는 용매에 용해할 수 있다. 그래서, 발광 소자를 형성하는 데 취급하기 쉽다는 이점을 갖는다. 또한, 용매에 용해할 수 있기 때문에 막 형성에 사용하는 장치의 메인터넌스(maintenance)가 용이해진다는 이점을 갖는다.
전자 릴레이층(707)은 도너성 물질을 더 포함하여도 좋다. 도너성 물질로서는 알칼리 금속, 알칼리 토금속, 희토류 금속, 및 이들의 화합물(알칼리 금속 화합물(산화 리튬 등의 산화물, 할로겐화물, 탄산 리튬이나 탄산 세슘 등의 탄산염을 포함함), 알칼리 토금속 화합물(산화물, 할로겐화물, 탄산염을 포함함), 또는 희토류 금속 화합물(산화물, 할로겐화물, 탄산염을 포함함)) 외에, 테트라티아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 사용할 수 있다. 전자 릴레이층(707)에 상기 도너성 물질을 포함시킴으로써, 전자가 이동하기 쉬워져서 발광 소자를 더 낮은 전압으로 구동할 수 있게 된다.
전자 릴레이층(707)에 도너성 물질을 포함시키는 경우, 전자 수송성이 높은 물질로서는 상술한 재료 외, 복합 재료층(708)에 포함되는 억셉터성 물질의 억셉터 준위보다 높은 LUMO 준위를 갖는 물질을 사용할 수 있다. 구체적인 에너지 준위로서는 -5.0eV 이상, 바람직하게는 -5.0eV 이상 -3.0eV 이하의 범위에서 LUMO 준위를 갖는 물질을 사용하는 것이 바람직하다. 이러한 물질로서는, 예를 들어 페릴렌 유도체나 함질소 축합 방향족 화합물 등을 들 수 있다. 또한, 함질소 축합 방향족 화합물은 안정적이기 때문에, 전자 릴레이층(707)을 형성하는 데 사용되는 재료로서 바람직한 재료이다.
또한, 전자 릴레이층(707)에 도너성 물질을 포함시키는 경우, 전자 수송성이 높은 물질과 도너성 물질의 공증착 등의 방법으로 전자 릴레이층(707)을 형성하면 좋다.
정공 주입층(701), 정공 수송층(702), 발광성 유기 화합물을 포함한 층(703), 및 전자 수송층(704)은 상술한 재료를 사용하여 각각 형성하면 좋다.
상술한 바와 같이, 본 실시형태의 EL층(711)을 제작할 수 있다.
본 실시형태는, 본 명세서 중에서 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 적용할 수 있는 액정 소자에 대하여 도 9를 사용하여 설명한다.
도 9에 도시한 액정 소자(901)는 제 1 전극(903)과 제 2 전극(905) 사이에 액정(907)이 끼워져 구성되어 있다. 또한, 제 1 전극(903) 측에 액정(907)과 접하는 배향막(909a)을 갖고, 제 2 전극(905) 측에 액정(907)과 접하는 배향막(909b)을 갖는다.
제 1 전극(903)과 제 2 전극(905)에는 각각 투광성을 갖는 도전성 재료를 사용할 수 있다. 투광성을 갖는 도전성 재료로서는 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 티타늄을 함유한 인듐 산화물, 산화 티타늄을 함유한 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 또는 산화 실리콘을 첨가한 인듐 주석 산화물 등이 있다. 또한, 도전성 고분자(도전성 폴리머라고도 함)를 포함한 도전성 조성물을 사용하여 형성할 수도 있다.
또한, 투과형 액정 소자로 하는 경우에는 상술한 바와 같이 제 1 전극(903) 및 제 2 전극(905)에 투광성을 갖는 도전성 재료를 사용하지만, 반사형 액정 소자로 하는 경우에는 시인 측과 반대 측의 전극에 반사성을 갖는 도전성 재료를 사용한다. 예를 들어, 티타늄, 몰리브덴, 알루미늄, 구리, 텅스텐, 또는 탄탈 등의 금속막, 또는 상기 금속으로 이루어진 합금막을 단층으로 또는 적층으로 하여 사용할 수 있다.
배향막(909a) 및 배향막(909b)은 액정(907)의 배향을 제어하기 위하여 제공된다. 배향막(909a) 및 배향막(909b)에는 폴리이미드, 폴리비닐알코올 등의 유기 수지나, 산화 실리콘 등의 무기 재료를 사용할 수 있다. 또한, 배향막(909a) 및 배향막(909b)에 접한 액정 분자가 어떠한 일정의 프리틸트 각을 가져 배향되도록 배향막(909a) 및 배향막(909b)에 러빙 처리 등의 배향 처리를 수행한다. 다만, 배향막(909a) 및 배향막(909b)으로서 산화 실리콘 등의 무기 재료를 사용한 경우, 배향 처리를 수행하지 않아도 증착법으로 배향 특성을 갖는 배향막(909a) 및 배향막(909b)을 형성할 수도 있다.
또한, 배향막(909a) 및 배향막(909b)으로서 자외선이 조사됨으로써 액정을 배향시키는 배향막을 사용하여도 좋다. 이와 같은 배향막으로서는 감광성 수지인 폴리비닐신나메이트(PVCi) 등을 사용하면 좋다. 이와 같은 배향막을 제공함으로써, 러빙 처리가 불필요하게 되므로, 러빙 처리로 인한 정전 파괴를 방지할 수 있고, 제작 공정중에서의 액정 표시 장치의 불량이나 파손을 경감할 수 있다.
액정(907)으로서는 서모트로픽 액정, 저분자 액정, 고분자 액정, 강유전 액정, 반강유전 액정 등 공지의 액정 재료를 사용할 수 있다.
또한, 배향막이 불필요한 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정을 계속하여 승온시키면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현되지 않으므로, 온도 범위를 개선하기 위하여 5중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정(907)에 사용하면 좋다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다.
또한, 블루상을 나타내는 액정을 사용하는 경우, 배향막에 대한 러빙(rubbing) 처리는 불필요하고, 따라서 러빙 처리에 의해 야기되는 정전 파괴를 방지할 수 있고, 제조 공정 중의 액정 표시 장치의 불량 및 파손을 줄일 수 있다. 따라서, 액정 표시 장치의 생산성을 향상시킬 수 있게 된다. 특히, 트랜지스터와 조합하여 액정 표시 장치를 구성하는 경우, 정전기가 미치는 영향으로 인하여 트랜지스터의 전기적인 특성이 현저히 변동되어 설계 범위에서 벗어날 우려가 있다. 따라서, 트랜지스터를 갖는 액정 표시 장치에 블루상 액정 재료를 사용하는 것은 보다 효과적이다.
이어서, 액정 소자(901)의 동작 모드에 대하여 설명한다. 여기서는 일례로서, TN(Twisted Nematic) 방식에 대하여 설명한다.
TN 방식의 액정 소자(901)에서는 무전계 상태에서 액정(907) 내의 액정 분자가 한 쌍의 전극 사이에서 90° 비틀어지도록 배향되어 있다. 따라서, 무전계 상태의 액정 소자(901)에 직선 편광의 빛이 입사하면, 빛의 편광 성분이 90°비틀어져 사출된다.
또한, 한 쌍의 전극 사이에 적절한 전압이 인가되면, 액정(907) 내의 액정 분자가 전계 방향으로 정렬된다. 따라서, 전압이 인가된 상태에서 액정 소자(901)로 입사한 빛은 편광 성분이 변화됨이 없이 사출된다.
액정 소자(901)의 광 입사 측과 광 사출 측 각각에는 편광판이 제공된다. 이 2개의 편광판을, 각각의 편광축이 직교되도록 배치된 직교 니콜 배치로 하면, 무전계 상태에서 빛이 투과되는 소위 노멀리 화이트 모드가 된다. 한편, 편광축이 평행하게 배치된 평행 니콜 배치로 하면, 무전계 상태에서 빛이 차단되는 소위 노멀리 블랙 모드가 된다.
액정 소자(901)의 한 쌍의 전극 사이에 인가하는 전압을 조정함으로써 편광판을 통하여 사출되는 빛의 광량(光量)을 조정할 수 있다.
또한, 본 실시형태에서는 TN 방식에 대하여 설명하였지만, 다른 액정 소자의 동작 모드로서 VA(Vertical Alignment) 방식, MVA(Multi-domain Vertical Alignment) 방식, IPS(In-Plane Switching) 방식, CPA(Continuous Pinwheel Alignment) 방식, PVA(Patterned Vertical Alignment) 방식 등을 적용할 수도 있다.
본 실시형태는, 본 명세서 중에서 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 보호 회로 및 이것을 구비한 표시 장치를 적용할 수 있는 전자 기기에 대하여 도 10a 내지 도 10d를 참조하여 설명한다.
표시 장치를 적용한 전자 기기로서 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다. 이러한 전자 기기의 구체예를 도 10a 내지 도 10d에 도시하였다.
도 10a는 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는, 하우징(7101)에 표시부(7103)가 끼워넣어져 있다. 표시부(7103)에 의하여 영상을 표시할 수 있고, 표시 장치를 표시부(7103)에 사용할 수 있다. 또한, 여기에서는, 스탠드(7105)에 의해 하우징(7101)을 지지한 구성을 나타내고 있다.
텔레비전 장치(7100)의 조작은, 하우징(7101)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(7110)에 의하여 행할 수 있다. 리모트 컨트롤러(7110)가 구비하는 조작 키(7109)에 의하여, 채널이나 음량의 조작을 행할 수 있어, 표시부(7103)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(7110)에, 상기 리모트 컨트롤러(7110)에서 출력하는 정보를 표시하는 표시부(7107)를 설치하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(7100)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있으며, 추가로 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 간 또는 수신자 간끼리 등)의 정보 통신을 행할 수도 있다.
도 10b는 컴퓨터이며, 본체(7201)는 하우징(7202), 표시부(7203), 키보드(7204), 외부 접속 포트(7205), 포인팅 디바이스(7206) 등을 포함한다. 또한, 컴퓨터는 표시 장치를 그 표시부(7203)에 사용하여 제작된다.
도 10c는 휴대형 게임기이며, 하우징(7301)과 하우징(7302)의 2개의 하우징으로 구성되어 있고, 연결부(7303)에 의하여 개폐 가능하게 연결되어 있다. 하우징(7301)에는 표시부(7304)가 내장되고, 하우징(7302)에는 표시부(7305)가 내장되어 있다. 또한, 도 10c에 도시한 휴대형 게임기는, 그 외에 스피커부(7306), 기록 매체 삽입부(7307), LED 램프(7308), 입력 수단(조작 키(7309), 접속 단자(7310), 센서(7311)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액(液), 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경도(傾度), 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(7312)) 등을 구비한다. 물론, 휴대형 게임기의 구성은 상술한 것에 한정되지 않고, 적어도 표시부(7304) 및 표시부(7305)의 양쪽 모두, 또는 한쪽에 표시 장치가 사용되어 있으면 좋고, 그 외 부속 설비가 적절히 제공된 구성으로 할 수 있다. 도 10c에 도시한 휴대형 게임기는, 기록 매체에 기록된 프로그램이나 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 게임기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 10c에 도시한 휴대형 게임기가 갖는 기능은 이것에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 10d는, 휴대 전화기의 일례를 도시한 것이다. 휴대 전화기(7400)는 하우징(7401)에 내장된 표시부(7402) 외에, 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크로폰(7406) 등을 구비한다. 또한, 휴대 전화기(7400)는 표시 장치를 표시부(7402)에 사용하여 제작된다.
도 10d에 도시한 휴대 전화기(7400)는, 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한, 전화를 걸거나, 또는 메일을 작성하는 등의 조작은 표시부(7402)를 손가락 등으로 터치함으로써 행할 수 있다.
표시부(7402)의 화면은 주로 3가지 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 걸거나, 또는 메일을 작성하는 경우에는 표시부(7402)를 문자 입력이 주된 문자 입력 모드로 하여, 화면에 표시시킨 문자의 입력 조작을 하면 좋다. 이 경우, 표시부(7402)의 화면의 대부분에 키보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(7400) 내부에 자이로(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 형성함으로써, 휴대 전화기(7400)의 방향(세로인지 가로인지)을 판단하여 표시부(7402)의 화면 표시를 자동적으로 전환하도록 할 수 있다.
또한, 화면 모드는 표시부(7402)를 터치하거나 또는 하우징(7401)의 조작 버튼(7403)을 조작함으로써 전환된다. 또한, 표시부(7402)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상 데이터라면, 표시 모드, 텍스트 데이터라면 입력 모드로 전환한다.
또한, 입력 모드에서 표시부(7402)의 광센서로 검출되는 신호를 검지하고, 표시부(7402)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다.
표시부(7402)는 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(7402)를 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문 등을 촬상(撮像)함으로써 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광을 발광하는 백 라이트 또는 근적외광을 발광하는 센싱용 광원을 사용하면, 손가락 정맥, 손바닥 정맥 등을 촬상할 수도 있다.
도 11a 및 도 11b는 폴더형 태블릿 단말이다. 도 11a는 펼친 상태를 도시한 것이며, 태블릿 단말은 하우징(9630), 표시부(9631a), 표시부(9631b), 표시 모드 전환 스위치(9034), 전원 스위치(9035), 전력 절약 모드 전환 스위치(9036), 후크(9033), 조작 스위치(9038)를 갖는다. 또한, 상기 태블릿 단말은 표시 장치를 표시부(9631a) 및 표시부(9631b) 중 한쪽 또는 양쪽에 사용하여 제작된다.
표시부(9631a)는 일부를 터치 패널의 영역(9632a)으로 할 수 있으며, 표시된 조작 키(9637)를 터치함으로써 데이터를 입력할 수 있다. 또한, 도면에서는 일례로서 표시부(9631a)에 있어서 영역의 반이 표시만 하는 기능을 갖는 구성이고 영역의 나머지 반이 터치 패널 기능을 갖는 구성을 도시하였지만, 이 구성에 한정되지 않는다. 표시부(9631a)의 모든 영역이 터치 패널의 기능을 갖는 구성으로 하여도 좋다. 예를 들어, 표시부(9631a)의 전체면에 키보드 버튼을 표시시킨 터치 패널로 하여, 표시부(9631b)를 표시 화면으로서 사용할 수 있다.
또한, 표시부(9631b)에서도 표시부(9631a)와 마찬가지로 표시부(9631b)의 일부를 터치 패널의 영역(9632b)으로 할 수 있다. 또한 터치 패널의 키보드 표시 전환 버튼(9639)이 표시되어 있는 위치를 손가락이나 스타일러스 등으로 터치함으로써 표시부(9631b)에 키보드 버튼을 표시할 수 있다.
또한, 터치 패널의 영역(9632a)과 터치 패널의 영역(9632b)에 대해 동시에 터치 입력을 수행할 수도 있다.
또한, 표시 모드 전환 스위치(9034)는 세로 표시 또는 가로 표시 등의 표시 방향을 전환하며, 흑백 표시나 컬러 표시의 전환 등을 선택할 수 있다. 전력 절약 모드 전환 스위치(9036)는 태블릿 단말에 내장된 광센서로 검출되는 사용시의 외광의 광량에 따라 표시의 휘도를 최적으로 할 수 있다. 태블릿 단말은 광센서뿐만 아니라, 자이로, 가속도 센서 등 기울기를 검출하는 센서와 같은 다른 검출 장치를 내장하여도 좋다.
또한, 도 11a에서는 표시부(9631b)와 표시부(9631a)의 표시 면적이 같은 예를 도시하였지만 이것에 특별히 한정되지 않고, 서로 크기가 상이하여도 좋고 표시 품질도 상이하여도 좋다. 예를 들어, 한쪽이 다른 쪽보다 고정세한 표시가 가능한 표시 패널로 하여도 좋다.
도 11b는 닫은 상태를 도시한 것이며, 태블릿 단말은 하우징(9630), 태양 전지(9633), 충방전 제어 회로(9634), 배터리(9635), DCDC 컨버터(9636)를 갖는다. 또한, 도 11b에서는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(9636)를 갖는 구성을 도시하였다.
또한, 태블릿 단말은 접을 수 있기 때문에, 사용하지 않을 때는 하우징(9630)을 닫은 상태로 할 수 있다. 따라서, 표시부(9631a), 표시부(9631b)를 보호할 수 있기 때문에 내구성이 우수하며 장기 사용의 관점에서 봐도 신뢰성이 우수한 태블릿 단말을 제공할 수 있다.
또한, 도 11a 및 도 11b에 도시한 태블릿 단말은 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 터치 입력 조작하거나 편집하는 터치 입력 기능, 각종 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 가질 수 있다.
태블릿 단말의 표면에 장착된 태양 전지(9633)에 의하여, 전력을 터치 패널, 표시부, 또는 영상 신호 처리부 등에 공급할 수 있다. 또한 태양 전지(9633)를 하우징(9630)의 한쪽 또는 양쪽에 설치하면, 배터리(9635)를 효율적으로 충전할 수 있는 구성으로 할 수 있기 때문에 적합하다. 또한, 배터리(9635)로서 리튬 이온 전지를 사용하면, 소형화를 도모할 수 있는 등의 장점이 있다.
또한, 도 11b에 도시한 충방전 제어 회로(9634)의 구성 및 동작에 대하여 도 11c의 블록도를 참조로 설명한다. 도 11c는 태양 전지(9633), 배터리(9635), DCDC 컨버터(9636), 컨버터(9638), 스위치(SW1) 내지 스위치(SW3), 표시부(9631)를 도시한 것이며, 배터리(9635), DCDC 컨버터(9636), 컨버터(9638), 스위치(SW1) 내지 스위치(SW3)가 도 11b에 도시한 충방전 제어 회로(9634)에 대응하는 개소이다.
우선, 외광을 이용하여 태양 전지(9633)에 의하여 발전되는 경우의 동작 예에 대하여 설명한다. 태양 전지(9633)에 의하여 발전된 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 DCDC 컨버터(9636)로 승압 또는 강압된다. 그리고, 표시부(9631)의 동작에 태양 전지(9633)로부터의 전력이 사용될 때는 스위치(SW1)를 온 상태로 하여, 컨버터(9638)에 의해 표시부(9631)에 필요한 전압으로 승압 또는 강압을 수행한다. 또한, 표시부(9631)에서 표시를 수행하지 않을 때는 스위치(SW1)를 오프 상태로 하고, 스위치(SW2)를 온 상태로 하여 배터리(9635)를 충전하는 구성으로 하면 좋다.
또한, 태양 전지(9633)에 대하여는 발전 수단의 일례로서 도시하였지만, 특별히 한정되지 않고 압전 소자(피에조 소자)나 열전 변환 소자(펠티어 소자) 등의 다른 발전 수단에 의하여 배터리(9635)를 충전하는 구성이라도 좋다. 예를 들어, 무선(비접촉)으로 전력을 송수신하여 충전하는 무접점 전력 전송 모듈이나, 다른 충전 수단을 조합하여 수행하는 구성으로 하여도 좋다.
또한, 상기 실시형태에서 설명한 보호 회로를 구비하면, 도 11a 및 도 11c에 도시한 전자 기기에 특별히 한정되지 않는 것은 물론이다.
상술한 전자 기기는 본 발명의 일 형태의 보호 회로를 구비한다. 따라서, 이들 등의 전자 기기는 ESD의 영향이 효과적으로 저감되어, 신뢰성이 매우 높은 전자 기기로 할 수 있다.
또한, 본 발명의 일 형태의 보호 회로는, 상술한 표시 장치뿐만 아니라 적어도 외부 입력 단자를 갖는 전자 부품 등에 적용할 수 있다. 보호 회로가 적용된 전자 부품은 ESD에 기인한 영향을 효과적으로 억제하여, 그 신뢰성을 향상시킬 수 있다. 예를 들어, 플래시 메모리 등의 비휘발성 기억 장치, DRAM, SRAM 등의 휘발성 기억 장치, CPU를 포함한 각종 IC 등의 전자 부품에 직접 적용할 수 있다. 또한, 이와 같은 전자 부품을 구비한 전자 기기에 대하여도 그 신뢰성을 향상시킬 수 있다.
본 실시형태는, 본 명세서 중에서 기재한 다른 실시형태와 적절히 조합하여 실시할 수 있다.
100: 보호 회로 101: 트랜지스터
103: 트랜지스터 105: 입력부
110: 피보호 배선 111: 외부 입력 단자
120: 기판 121: 제 1 게이트 전극
123: 제 1 게이트 전극 125: 제 2 게이트 전극
127: 제 2 게이트 전극 131: 반도체층
133: 반도체층 135: 절연층
137: 절연층 138: 절연층
139: 절연층 141: 전극
143: 전극 145: 전극
150: 보호 회로 200: 표시 장치
201: 표시부 202: 화소
203: 주사선 구동 회로 204: 주사선
205: 신호선 구동 회로 206: 신호선
207: 공통 전위선 210: 기판
211: 외부 입력 단자 300: 표시 장치
301: 제 1 기판 303: 씰재
305: FPC 307: 접속체
310: 제 2 기판 311: 트랜지스터
312: 트랜지스터 313: 트랜지스터
314: 트랜지스터 320: 발광 소자
321: 절연층 323: 화소 전극
325: EL층 327: 공통 전극
329: 컬러 필터 331: 블랙 매트릭스
333: 오버 코트 350: 표시 장치
351: 트랜지스터 353: 화소 전극
355: 공통 전극 357: 액정
360: 액정 소자 370: 표시 장치
373: 화소 전극 375: 공통 전극
377: 액정 379: 접속체
380: 액정 소자 701: 정공 주입층
702: 정공 수송층
703: 발광성 유기 화합물을 포함한 층 704: 전자 수송층
705: 전자 주입층 706: 전자 주입 버퍼층
707: 전자 릴레이층 708: 복합 재료층
711: EL층 712: 제 1 전극
713: 제 2 전극 800: 제 1 EL층
801: 제 2 EL층 803: 전하 발생층
901: 액정 소자 903: 제 1 전극
905: 제 2 전극 907: 액정
909a: 배향막 909b: 배향막
7100: 텔레비전 장치 7101: 하우징
7103: 표시부 7105: 스탠드
7107: 표시부 7109: 조작 키
7110: 리모트 컨트롤러 7201: 본체
7202: 하우징 7203: 표시부
7204: 키보드 7205: 외부 접속 포트
7206: 포인팅 디바이스 7301: 하우징
7302: 하우징 7303: 연결부
7304: 표시부 7305: 표시부
7306: 스피커부 7307: 기록 매체 삽입부
7308: LED 램프 7309: 조작 키
7310: 접속 단자 7311: 센서
7312: 마이크로폰 7400: 휴대 전화기
7401: 하우징 7402: 표시부
7403: 조작 버튼 7404: 외부 접속 포트
7405: 스피커 7406: 마이크로폰
9630: 하우징 9631: 표시부
9631a: 표시부 9631b: 표시부
9632a: 영역 9632b: 영역
9633: 태양 전지 9634: 충방전 제어 회로
9635: 배터리 9636: DCDC 컨버터
9637: 조작 키 9638: 컨버터
9639: 키보드 표시 전환 버튼 9033: 후크
9034: 표시 모드 전환 스위치 9035: 전원 스위치
9036: 전력 절약 모드 전환 스위치 9038: 조작 스위치

Claims (17)

  1. 반도체 장치에 있어서,
    적어도 하나의 화소를 포함한 표시부와;
    외부로부터의 신호가 입력되는 외부 입력 단자와;
    상기 표시부와 상기 외부 입력 단자 사이의 제 1 트랜지스터를 포함한 보호 회로를 포함하고,
    상기 제 1 트랜지스터는, 채널 형성 영역을 포함한 반도체층과, 상기 반도체층을 개재한 한 쌍의 게이트 전극과, 상기 반도체층에 전기적으로 접속된 제 1 전극과, 상기 반도체층에 전기적으로 접속된 제 2 전극을 포함하고,
    상기 한 쌍의 게이트 전극 중 하나는 상기 제 1 전극 및 상기 제 2 전극 중 하나에 전기적으로 접속되고,
    상기 한 쌍의 게이트 전극 중 다른 하나는 공통 전위선에 전기적으로 접속되고,
    상기 공통 전위선은 상기 표시부의 적어도 일부를 따라 제공되는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나는 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 2 배선에 전기적으로 접속되는, 반도체 장치.
  3. 반도체 장치에 있어서,
    적어도 하나의 화소를 포함한 표시부와;
    외부로부터의 신호가 입력되는 외부 입력 단자와;
    상기 표시부와 상기 외부 입력 단자 사이의 제 1 트랜지스터 및 제 2 트랜지스터를 포함한 보호 회로를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 각각은, 채널 형성 영역을 포함한 반도체층과, 상기 반도체층을 개재한 한 쌍의 게이트 전극과, 상기 반도체층에 전기적으로 접속된 제 1 전극과, 상기 반도체층에 전기적으로 접속된 제 2 전극을 포함하고,
    상기 한 쌍의 게이트 전극 중 하나는 상기 제 1 전극 및 상기 제 2 전극 중 하나에 전기적으로 접속되고,
    상기 한 쌍의 게이트 전극 중 다른 하나는 공통 전위선에 전기적으로 접속되고,
    상기 공통 전위선은 상기 표시부를 둘러싸서 제공되는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나, 및 상기 제 2 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나 각각은 제 1 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 2 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 3 배선에 전기적으로 접속되는, 반도체 장치.
  5. 제 3 항에 있어서,
    상기 공통 전위선은 상기 표시부를 둘러싸서 폐곡선을 이루는, 반도체 장치.
  6. 반도체 장치에 있어서,
    적어도 하나의 화소를 포함한 표시부와;
    구동 회로와;
    외부로부터의 신호가 입력되는 외부 입력 단자와;
    상기 표시부와 상기 외부 입력 단자 사이의 제 1 트랜지스터 및 제 2 트랜지스터를 포함한 제 1 보호 회로와;
    상기 구동 회로와 상기 외부 입력 단자 사이의 제 3 트랜지스터 및 제 4 트랜지스터를 포함한 제 2 보호 회로를 포함하고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 각각은, 채널 형성 영역을 포함한 반도체층과, 상기 반도체층을 개재한 한 쌍의 게이트 전극과, 상기 반도체층에 전기적으로 접속된 제 1 전극과, 상기 반도체층에 전기적으로 접속된 제 2 전극을 포함하고,
    상기 한 쌍의 게이트 전극 중 하나는 상기 제 1 전극 및 상기 제 2 전극 중 하나에 전기적으로 접속되고,
    상기 한 쌍의 게이트 전극 중 다른 하나는 공통 전위선에 전기적으로 접속되고,
    상기 공통 전위선은 상기 표시부와 상기 구동 회로를 둘러싸서 제공되는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나, 및 상기 제 2 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나 각각은 제 1 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나, 및 상기 제 4 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 하나 각각은 제 2 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 3 배선에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 4 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 5 배선에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 상기 제 1 전극 및 상기 제 2 전극 중 다른 하나는 제 6 배선에 전기적으로 접속된, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 공통 전위선은 상기 표시부와 상기 구동 회로를 둘러싸서 폐곡선을 이루는, 반도체 장치.
  9. 제 1 항, 제 3 항, 및 제 6 항 중 어느 한 항에 있어서,
    상기 반도체층은 산화물 반도체층을 포함하는, 반도체 장치.
  10. 제 1 항, 제 3 항, 및 제 6 항 중 어느 한 항에 있어서,
    상기 화소는 발광 소자를 포함하고,
    상기 한 쌍의 게이트 전극 중 하나에 사용되는 재료가 상기 발광 소자의 화소 전극에 사용되는 재료와 동일한, 반도체 장치.
  11. 제 1 항, 제 3 항, 및 제 6 항 중 어느 한 항에 있어서,
    상기 화소는 액정 소자를 포함하고,
    상기 한 쌍의 게이트 전극 중 하나에 사용되는 재료가 상기 액정 소자의 화소 전극에 사용되는 재료와 동일한, 반도체 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020120100888A 2011-09-14 2012-09-12 반도체 장치 KR101940978B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011200896 2011-09-14
JPJP-P-2011-200896 2011-09-14

Publications (2)

Publication Number Publication Date
KR20130029342A KR20130029342A (ko) 2013-03-22
KR101940978B1 true KR101940978B1 (ko) 2019-01-23

Family

ID=47829018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100888A KR101940978B1 (ko) 2011-09-14 2012-09-12 반도체 장치

Country Status (3)

Country Link
US (1) US8698137B2 (ko)
JP (1) JP6049964B2 (ko)
KR (1) KR101940978B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769453B2 (en) 2021-12-29 2023-09-26 Samsung Display Co., Ltd. Electrostatic discharge circuit and display device including the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
KR20140052730A (ko) * 2012-10-25 2014-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치, 이를 이용한 인증 방법 및 유기 발광 표시 장치를 포함한 신분증
KR102061764B1 (ko) * 2013-07-31 2020-01-03 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 디스플레이 장치
KR102105369B1 (ko) 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
KR102203388B1 (ko) * 2014-03-24 2021-01-19 삼성디스플레이 주식회사 표시 장치
CN104112758B (zh) * 2014-07-01 2017-02-22 京东方科技集团股份有限公司 发光二极管显示面板及其制作方法、显示装置
KR102317600B1 (ko) * 2014-07-21 2021-10-27 삼성디스플레이 주식회사 표시 장치
US9966000B2 (en) * 2015-01-16 2018-05-08 Apple Inc. Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Tianma Japan株式会社 保護回路および電子機器
CN105632958B (zh) * 2015-12-31 2019-01-04 京东方科技集团股份有限公司 阵列基板母板、阵列基板及其制作方法和显示装置
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN205452280U (zh) * 2016-03-30 2016-08-10 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
KR20200087854A (ko) * 2017-11-27 2020-07-21 선전 로욜 테크놀로지스 컴퍼니 리미티드 Tft 기판, esd 보호 회로 및 tft 기판의 제조 방법
CN210575951U (zh) * 2019-11-06 2020-05-19 北京京东方技术开发有限公司 静电保护单元及阵列基板
KR20220067623A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
WO2023155087A1 (en) * 2022-02-17 2023-08-24 Jade Bird Display (shanghai) Limited Electrostatic discharge protection system of micro device
US20240120345A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US20120032785A1 (en) 2010-08-04 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3043869B2 (ja) * 1991-11-20 2000-05-22 株式会社東芝 液晶表示装置
JPH07235604A (ja) * 1994-02-25 1995-09-05 Matsushita Electron Corp 半導体装置
JP2959528B2 (ja) * 1997-06-09 1999-10-06 日本電気株式会社 保護回路
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
JP3729082B2 (ja) * 2001-04-25 2005-12-21 日本電信電話株式会社 半導体保護回路
JP2003298057A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護回路
JP2005070971A (ja) * 2003-08-21 2005-03-17 National Institute Of Advanced Industrial & Technology 論理回路の制御方法
JP4474900B2 (ja) * 2003-10-29 2010-06-09 カシオ計算機株式会社 静電気保護回路およびそれを備えた電子回路
JP4776949B2 (ja) * 2004-03-16 2011-09-21 株式会社半導体エネルギー研究所 発光装置
JP5080172B2 (ja) * 2007-08-23 2012-11-21 富士フイルム株式会社 画像検出装置
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5448584B2 (ja) 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
JP5525224B2 (ja) * 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102025505B1 (ko) 2008-11-21 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8749930B2 (en) 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5455753B2 (ja) 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Icカード
JP5728171B2 (ja) 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
CN105047669B (zh) 2009-12-28 2018-08-14 株式会社半导体能源研究所 存储器装置和半导体装置
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
KR102049472B1 (ko) 2010-02-19 2019-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103201831B (zh) 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
KR101917753B1 (ko) * 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US20120032785A1 (en) 2010-08-04 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769453B2 (en) 2021-12-29 2023-09-26 Samsung Display Co., Ltd. Electrostatic discharge circuit and display device including the same

Also Published As

Publication number Publication date
KR20130029342A (ko) 2013-03-22
US20130062607A1 (en) 2013-03-14
JP2013077816A (ja) 2013-04-25
US8698137B2 (en) 2014-04-15
JP6049964B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
KR101940978B1 (ko) 반도체 장치
KR102112665B1 (ko) 표시 장치
KR102048837B1 (ko) 발광 소자, 발광 모듈, 발광 패널, 발광 장치
JP6496365B2 (ja) 発光装置
JP6611881B2 (ja) 発光装置
JP7462817B2 (ja) 発光装置及び発光装置の作製方法
US20140291648A1 (en) Light-Emitting Device
US8736790B2 (en) Organic light emitting diode display with liquid crystal layer
JP6538306B2 (ja) 発光モジュール、発光装置
JP6247446B2 (ja) 発光装置の駆動方法
JP7510432B2 (ja) 表示装置、表示モジュール、及び電子機器
TW202340807A (zh) 電子裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant