JP4525129B2 - 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 - Google Patents
固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 Download PDFInfo
- Publication number
- JP4525129B2 JP4525129B2 JP2004092905A JP2004092905A JP4525129B2 JP 4525129 B2 JP4525129 B2 JP 4525129B2 JP 2004092905 A JP2004092905 A JP 2004092905A JP 2004092905 A JP2004092905 A JP 2004092905A JP 4525129 B2 JP4525129 B2 JP 4525129B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- solid
- substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
そこで、近年、このような問題を解決する構成として、半導体基体の表面側に各素子や各膜等を形成し、半導体基体の裏面側より光を入射させて撮像できるようにすることで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が用いられるようになった(例えば特許文献1参照)。
配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。
そこで、このような問題を解決するために、基板の表面側のみならず、基板の裏面側にも配線層を形成する方法が知られている(例えば特許文献2参照)。
先ず、図18Aに示すように、例えばシリコンからなる支持基板(シリコン基板)62上に、埋め込み酸化膜(所謂BOX層)63を介して、単結晶シリコン層(所謂SOI層)64が形成されたSOI基板65を用意する。
また、単結晶シリコン層64のパッド領域86上に絶縁層67を介して電極層69を形成し、図18Cに示す状態にする。
なお、配線層681と電極層69は同時に形成される。
そして、単結晶シリコン層64の裏面側に反射防止膜や平坦化膜(図示せず)等を形成し、フォトダイオードPDに対応する部分にカラーフィルタ72を介してオンチップマイクロレンズ73を形成する。これにより画素部82が形成される。
このようにして、図20Hに示すように、裏面照射型のCMOS型の固体撮像素子60を得ることができる。
なお、この固体撮像素子60では、電極層69がパッド電極として用いられる。
すなわち、図21に示すように、エッチングの際に削られて飛散した研削屑Xが開口71の側壁に付着し、この研削屑Xに起因する金属や金属不純物が単結晶シリコン層64内へと拡散する。そして、この金属等が、図中矢印Yで示すように、さらに撮像領域84へと拡散し、例えば単位画素82を構成するフォトダイオードPDに侵入してしまう。
このような場合は、固体撮像素子60の性能を劣化させてしまうことになる。
すなわち、図22に示すように、例えば半導体基体(単結晶シリコン層)64の表面側及び裏面側に、各トランジスタTr1,Tr2や配線層68A,68Bが形成された構成の半導体集積回路装置を製造する場合、上述した固体撮像素子を製造する場合と同様に、絶縁層67内に埋め込まれている電極層69に外部よりコンタクト配線を接続させるために、単結晶シリコン層64の裏面側(図中上側)より、絶縁層67、単結晶シリコン層64、絶縁層67を順にエッチングして電極層69に達する開口71を形成し、電極層69を露出させるようにしている。
このような場合は、半導体集積回路装置の性能を劣化させてしまうことになる。
したがって、この場合においても、エッチングして開口71を形成した際に、飛散した研削屑Xが開口71の側壁へと付着し、この研削屑Xに起因する金属等が、図中矢印Yで示すように、さらに各トランジスタTr1,Tr2が形成された領域へと拡散し、図22に示した半導体集積回路装置を製造する場合と同様に、各トランジスタTr1,Tr2のソース領域やドレイン領域、またチャネル領域(図示せず)に侵入してしまう。
また、本発明は、光電変換素子へと向かう金属や金属不純物等の拡散を抑えることができる構成の固体撮像素子の製造方法を提供するものである。
また、本発明は、金属や金属不純物等の拡散により、トランジスタが影響を受けない構成の半導体集積回路装置を提供するものである。
また、本発明は、トランジスタへと向かう金属や金属不純物等の拡散を抑えることができる構成の半導体集積回路装置の製造方法を提供するものである。
図1は、本発明に係る固体撮像素子を、裏面照射型のCMOS型の固体撮像素子に適用した場合を示している。
この図1は、画素がマトリクス状に配列された撮像領域と、その周辺に形成された周辺回路部と、さらにパッド領域とを含む要部の概略断面図を示している。また、図2は、図1の固体撮像素子の平面図を模式的に示したものである。
本実施の形態に係るCMOS型固体撮像素子10では、例えば単結晶シリコン層等の半導体層(半導体基体)4の撮像領域24に、1つの光電変換素子(フォトダイオードPD)と複数のMOSトランジスタTr1で構成された単位画素22がマトリクス状に複数形成されている。また、単結晶シリコン層4の周辺領域25に、複数のCMOS型のトランジスタTr2からなる周辺回路部23が形成されている。
また、単結晶シリコン層4のパッド領域26は、後述するように、内部に形成された電極層29に外部よりコンタクト配線が接続される領域である。この固体撮像素子10では、電極層29をパッド電極として用いる。
また、周辺回路部23のCMOS型のトランジスタTr2も、単結晶シリコン層4中に形成された対のソース領域及びドレイン領域間の表面側にゲート絶縁膜を介してゲート電極6が形成された構成である。
一方、単結晶シリコン層4の裏面側(図中上側)には、絶縁膜32を介して、例えば図示しない反射防止膜や平坦化膜等が形成され、さらに、各単位画素22のフォトダイオードPDに対応して、カラーフィルタ33を介してオンチップレンズ34が形成されている。
なお、電極層29は、配線層81と同一の面上に形成されると共に、配線層81と同じ材料(例えばAl)で形成されている。また、開口31の側壁には絶縁膜32が形成されている。
具体的には、図1及び図2に示すように、パッド領域26を基準として、周辺領域25及び撮像領域24側の一方の単結晶シリコン層4内において、パッド領域26の開口31から近い位置に溝16が形成され、この溝16内に拡散防止層が埋め込まれた構成である。
先ず、図3Aに示すように、例えばシリコン基板2上に、埋め込み酸化膜(所謂BOX層)3を介して、単結晶シリコン層4が形成されたSOI基板5を用意する。
なお、埋め込み酸化膜3や単結晶シリコン層4の膜厚は任意に設定することができる。例えば単結晶シリコン層4の膜厚は、0.5μm〜10μmの範囲内で設定することができる。
具体的には、先ず、SOI基板5の単結晶シリコン層4上にフォトレジスト膜(図示せず)を成膜し、従来より公知のリソグラフィ技術を用いて、溝形成用のパターンのレジストマスク(図示せず)を形成する。
次に、このレジストマスクをマスクとして、単結晶シリコン層4をエッチングして溝(穴)16を形成し、上述した拡散防止層の材料を、例えばCVD法を用いて溝16内に埋設する。
そして、この後、単結晶シリコン層4の表面に残存する必要のない材料のみを、例えばCMP法やEB法を用いて除去することにより、図3Bに示したような拡散防止領域15を形成することができる。
具体的には、先ず、単結晶シリコン層4の撮像領域24、周辺領域25、さらにはパッド領域26上に絶縁層7を形成して平坦化処理を行った後、撮像領域24及び周辺領域25では1層目となる配線81を所定のパターンに形成する。また、パッド領域26では電極層29を形成する。
次に、1層目の配線81及び電極層29を含んで全面に再び絶縁層7を形成して平坦化処理を行った後、撮像領域24及び周辺領域25では2層目となる配線82を所定のパターンに形成する。
次に、2層目の配線82を含んで全面に再び絶縁層7を形成して平坦化処理を行った後、撮像領域24及び周辺領域25では3層目となる配線83を所定のパターンに形成する。
そして、この後、絶縁層7上に例えばSiN膜やSiON膜等からなる平坦化膜を形成する。
なお、図4Dに示す場合では配線層8Aが3層構造の場合を示したが、3層以上の場合はこのような工程が繰り返される。
次に、図5Iに示すように、単結晶シリコン層4の裏面側に例えば反射防止膜や平坦化膜等を形成し、フォトダイオードPDに対応する部分に、カラーフィルタ33を介してオンチップマイクロレンズ34を形成する。これにより画素部22が形成される。
このようにして、図1に示した構成の裏面照射型のCMOS型固体撮像素子10を製造することができる。
これにより、金属等がさらに撮像領域24へと向かって拡散することを抑えて、フォトダイオードPDに金属等が侵入することを防ぐことができる。
このような構成の拡散防止領域15を有する固体撮像素子を製造する場合は、図3Bに示した工程において、溝16形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、パッド領域26の周囲を囲むようなパターンで形成すればよい。
このような構成の拡散防止領域15を有する固体撮像素子を製造する場合は、図3Bに示した工程において、溝16形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、撮像領域24の周囲を囲むようなパターンで形成すればよい。
なお、図7は、SOI基板5の単結晶シリコン層4の表面側(図中上側)に各トランジスタTr1,Tr2、配線層8A、電極層29等を形成し、支持基板30を貼り合わせて上下を反転させた後、露出されたシリコン基板2、埋め込み酸化膜3を除去して単結晶シリコン層4を露出させた状態を示している。すなわち、上述した実施の形態の固体撮像素子を製造する方法において、図3Bに示した拡散防止領域15を形成する工程を除いて、図3A〜図4Eに示す工程までを行った後の状態を示している。
そして、この後は、上述した実施の形態の製造方法の場合と同様に図5G〜図5Iに示す工程を行うことにより、CMOS型の固体撮像素子を製造することができる。
以下、このように拡散防止領域15を形成する場合を、図3〜図5と図8を参照して説明する。なお、図8Aは、図7と同じ状態を示している。
このように、SOI基板5の単結晶シリコン層4が露出している、図8Aに示す状態において、先ず、図示しないが、単結晶シリコン層4上にフォトレジスト膜を成膜し、公知のリソグラフィ技術を用いて溝16と開口31形成用のパターンのレジストマスクを形成する。
次に、このレジストマスクをマスクとして単結晶シリコン層4をエッチングすることにより、図8Bに示すように、単結晶シリコン層4内の所定の位置に、溝16と開口31とがそれぞれ形成された状態にする。
次に、開口31のみにおいて、その底面に露出する絶縁層7を電極層29に達するまでさらにエッチングすることにより、図8Cに示す状態にする。
そして、この後は、上述した実施の形態の固体撮像素子を製造する場合と同様に、図5H及び図5Iに示す工程を行って、CMOS型の固体撮像素子を製造することができる。
なお、この図9においても、図1に示した場合と同様に、画素がマトリクス状に配列された撮像領域と、その周辺に形成された周辺回路部と、さらにパッド領域とを含む要部の概略断面図を示している。
先の実施の形態の固体撮像素子10では、図1に示したように、溝16内が埋め込まれた、いわゆる埋め込み型の拡散防止領域15の場合であった。これに対して、本実施の形態の固体撮像素子11では、図9に示すように、溝16内が空洞とされた、いわゆる空洞型の拡散防止領域15が形成された場合である。
なお、拡散防止領域15以外の構成は、上述した実施の形態の固体撮像素子10の場合と同様であるので、図1と対応する部分には同一符号を付して重複説明を省略している。
これにより、その後、電極層29を露出させるために、裏面側より単結晶シリコン層4、絶縁層7を順にエッチングして開口31を形成する際(図3G参照)には、溝16内はまだ空洞とされているので、飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層4内に拡散しても、さらなる拡散を抑えることができる。
また、このように、溝16内に絶縁膜、平坦化膜、保護膜等が埋め込まれたとしても、最終的にパッド領域26と撮像領域24との間に溝16が残ることはいうまでもない。
図10は、本発明に係る半導体集積回路装置を、表面側及び裏面側のそれぞれにトランジスタや配線層が形成された半導体集積回路装置に適用した場合を示している。
また、この図10は、トランジスタが形成された領域と、パッド領域を含む要部の概略断面図を示している。また、図1と対応する部分には同一符号を付している。
本実施の形態に係る半導体集積回路装置40では、例えば単結晶シリコン層等の半導体層(半導体基体)4の一方の側、すなわち表面側(図中上側)では、所定の位置に複数のMOS型のトランジスタTr1,Tr2が形成されている。
また、単結晶シリコン層4のパッド領域26は、後述するように、内部に形成された電極層29に外部よりコンタクト配線が接続される領域である。この半導体集積回路装置40では、電極層29をパッド電極として用いる。
なお、電極層29は、配線層81と同一の面上に形成されると共に、配線層81と同じ材料で形成されている。また、開口31の側壁には絶縁膜32が形成されている。
具体的には、単結晶シリコン層4内において、パッド領域26の開口31から近い位置に溝16が形成され、この溝16内に拡散防止層が埋め込まれた構成である。
先ず、図11Aに示すように、例えばシリコン基板2上に、埋め込み酸化膜(所謂BOX層)3を介して、単結晶シリコン層4が形成されたSOI基板5を用意する。なお、単結晶シリコン層4の膜厚は、例えば0.5μm〜10μmの範囲内で設定することができる。
なお、具体的な拡散防止領域15の形成方法は、前述した実施の形態の固体撮像素子10を製造する場合と同様であるので、重複説明は省略する。
なお、具体的な各トランジスタTr1,Tr2や配線層8Aの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
このようにして、図10に示した構成の半導体集積回路装置40を製造することができる。
これにより、金属等がさらにトランジスタTr1,Tr2が形成された領域へと向かって拡散することを防ぐことができるので、例えば各トランジスタTr1,Tr2のソース領域やドレイン領域、またチャネル領域等(図示せず)に金属等が侵入することを防ぐことができる。
このような場合は、図11Bに示した工程において、溝16形成用のパターンのレジストマスクを形成する際に、レジストマスクの形状を、パッド領域26の周囲を囲むようなパターンで形成すればよい。
また、図示しないが、例えば各トランジスタTr1,Tr2が形成された領域の周囲を囲むように形成することもできる。
なお、拡散防止領域15の具体的な形成方法は、前述した実施の形態の固体撮像素子10を製造する場合と同様である。
そして、この後は、図13G〜図13Iに示した工程を行うことにより、図10に示す構成の半導体集積回路装置40を製造することができる。
これにより、図14に示したような、表面側のみにトランジスタTr1,Tr2及び配線層68Aが形成された構成の半導体集積回路装置42を製造することができる。
すなわち、図15において、単結晶シリコン層4に溝16を形成する工程と開口31を形成する工程を同時に行った後、図8Cに示したように、開口31のみにおいて、その底面に露出する絶縁層7を電極層29に達するまでさらにエッチングする。そして、この後は、図13H〜図13Iに示した場合と同様に、開口31を含んで絶縁膜72を形成し、開口内の底面を覆う絶縁膜のみを除去することにより電極層を露出させ、開口内において、電極層上にパッドを設けることにより、図14に示したような、表面側のみにトランジスタTr1,Tr2及び配線層68Aが形成された構成の半導体集積回路装置42を製造することができる。
なお、この図16においても、図10に示した場合と同様に、トランジスタが形成された領域と、パッド領域とを含む要部の概略断面図を示している。
上述した実施の形態の半導体集積回路装置40では、図10に示したように、溝16内に材料が埋め込まれた、いわゆる埋め込み型の拡散防止領域15の場合を示したが、本実施の形態の半導体集積回路装置41では、溝16内が空洞とされた、いわゆる空洞型の拡散防止領域15の場合である。
また、その他の具体的な構成は、前述した実施の形態の固体撮像素子10の場合と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
これにより、その後、電極層29を露出させるために、裏面側より、絶縁層7、単結晶シリコン層4、絶縁層7を順にエッチングして開口31を形成した際(図13G参照)では、溝16内はまだ空洞とされているので、飛散した研削屑に起因する金属や金属不純物が単結晶シリコン層4内に拡散しても、さらなる拡散を抑えることができる。
また、このように、溝16内に平坦化膜や保護膜等が埋め込まれたとしても、最終的にパッド領域26と撮像領域24との間に溝16が残ることはいうまでもない。
例えば、図17Aに示す構成は、単結晶シリコン層4内に形成された広い幅の開口31内において、その内面にTi膜36やAl膜37が形成され、Al膜37に外部よりコンタクト配線(図示せず)が接続されるようにした場合である。
なお、38は、絶縁層7内において電極層29に接して形成されたSiN膜である。また39は絶縁膜である。
すなわち、この構成は、絶縁層7内に形成されたCuよりなる配線層29上に、外部からのコンタクト配線(図示せず)を直接接続させることができないため、Ti膜36、さらにはAl膜37を開口31の内面に形成して、Al膜37に外部よりコンタクト配線(図示せず)が接続されるようにしている。
その他の構成は、図1に示す場合と同様であるので、対応する部分には同一符号を付している。
すなわち、この構成では、開口31の表面側が広い幅D2で形成され、この開口31の表面側を除いては狭い幅D1で形成されている。そして、広い幅D2で形成された表面側において、Al膜37に外部よりコンタクト配線(図示せず)が接続されるようにしている。
また、17Cに示すように、このような構成において、電極層29と開口31の内面に形成されたTi膜36との間に、絶縁層7内に形成されたW(タングステン)からなるプラグ42を介して接続するようにした構成とすることもできる。
その他の構成は、図17Aに示す場合と同様であるので、対応する部分には同一符号を付している。
Claims (27)
- 光電変換素子が形成された半導体基体と、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子であって、
前記半導体基体の裏面側から前記電極層に達する開口が形成され、
少なくとも、前記光電変換素子と前記開口との間の前記半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている
固体撮像素子。 - 前記拡散防止領域は、前記半導体基体内に溝が形成された構成である請求項1に記載の固体撮像素子。
- 前記拡散防止領域は、前記開口が形成される前から形成されている請求項1に記載の固体撮像素子。
- 前記溝は、パッド領域に形成された開口とは異なる溝である請求項2に記載の固体撮像素子。
- 前記パッド領域に形成された前記開口の側壁に絶縁膜が形成されている請求項4に記載の固体撮像素子。
- 前記溝内に拡散防止層が埋め込まれている請求項2に記載の固体撮像素子。
- 前記拡散防止層が、SiO,SiN,SiOC,SiON,SiCのいずれかから成る請求項6に記載の固体撮像素子。
- 前記電極層がパッド電極である請求項1に記載の固体撮像素子。
- 前記拡散防止領域がパッド領域を囲んで形成されている、請求項1に記載の固体撮像素子。
- 光電変換素子が形成された半導体基体と、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の固体撮像素子を製造する方法であって、
前記半導体基体の裏面側から前記電極層に達する開口を形成する工程の前に、少なくとも、前記光電変換素子が形成される領域と前記開口が形成される領域との間の前記半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を行う
固体撮像素子の製造方法。 - 前記溝内に拡散防止層を埋め込むことにより前記拡散防止領域を形成する請求項10に記載の固体撮像素子の製造方法。
- 前記半導体基体に前記光電変換素子を形成する工程の前に、前記拡散防止領域を形成する工程を行う請求項11に記載の固体撮像素子の製造方法。
- 前記半導体基体に前記光電変換素子を形成する工程と、前記半導体基体の表面側に電極層を形成する工程を行った後、前記拡散防止領域を形成する工程を行う請求項11に記載の固体撮像素子の製造方法。
- 前記拡散防止領域の前記溝と前記半導体基体のみを貫通する第1の開口とを同時に形成した後に、前記半導体基体のみを貫通する前記第1の開口から前記電極層に達する第2の開口を形成して、前記半導体基体の裏面側から前記電極層に達する開口を形成する請求項13に記載の固体撮像素子の製造方法。
- 前記半導体基体と埋め込み酸化膜と基板とから成るSOI基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記SOI基板の前記基板及び前記埋め込み酸化膜を除去して、前記半導体基体を露出させる、請求項10に記載の固体撮像素子の製造方法。
- 前記半導体基体と埋め込み酸化膜と基板とから成るSOI基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記SOI基板の前記基板のみを除去する、請求項10に記載の固体撮像素子の製造方法。
- 半導体基体の表面側に形成されたトランジスタと、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置であって、
前記半導体基体の裏面側から前記電極層に達する開口が形成され、
少なくとも、前記トランジスタと前記開口との間の前記半導体基体内に、金属が拡散することを防ぐための拡散防止領域が形成されている
半導体集積回路装置。 - 前記拡散防止領域は、前記半導体基体内に溝が形成された構成である請求項17に記載の半導体集積回路装置。
- 前記拡散防止領域は、前記開口が形成される前から形成されている請求項17に記載の半導体集積回路装置。
- 前記溝内に拡散防止層が埋め込まれている請求項18に記載の半導体集積回路装置。
- 半導体基体の表面側に形成されたトランジスタと、前記半導体基体の表面側の絶縁層内に形成された電極層とを少なくとも有する構成の半導体集積回路装置を製造する方法であって、
前記半導体基体の裏面側から前記電極層に達する開口を形成する工程の前に、少なくとも、前記トランジスタが形成される領域と前記開口が形成される領域との間の前記半導体基体内に、溝を形成することにより、金属が拡散することを防ぐための拡散防止領域を形成する工程を行う
半導体集積回路装置の製造方法。 - 前記溝内に拡散防止層を埋め込むことにより前記拡散防止領域を形成する請求項21に記載の半導体集積回路装置の製造方法。
- 前記半導体基体の表面側に前記トランジスタを形成する工程を行う前に、前記拡散防止領域を形成する工程を行う請求項22に記載の半導体集積回路装置の製造方法。
- 前記半導体基体の表面側に前記トランジスタを形成する工程と、前記半導体基体の表面側に電極層を形成する工程を行った後に、前記拡散防止領域を形成する工程を行う請求項22に記載の半導体集積回路装置の製造方法。
- 前記拡散防止領域の前記溝と前記半導体基体のみを貫通する第1の開口とを同時に形成した後に、前記半導体基体のみを貫通する前記第1の開口から前記電極層に達する第2の開口を形成して、前記半導体基体の裏面側から前記電極層に達する開口を形成する請求項24に記載の半導体集積回路装置の製造方法。
- 前記半導体基体と埋め込み酸化膜と基板とから成るSOI基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記SOI基板の前記基板及び前記埋め込み酸化膜を除去して、前記半導体基体を露出させる、請求項21に記載の半導体集積回路装置の製造方法。
- 前記半導体基体と埋め込み酸化膜と基板とから成るSOI基板を用いて、前記絶縁層及び前記電極層を形成した後に、前記SOI基板の前記基板のみを除去する、請求項21に記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092905A JP4525129B2 (ja) | 2004-03-26 | 2004-03-26 | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092905A JP4525129B2 (ja) | 2004-03-26 | 2004-03-26 | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005285814A JP2005285814A (ja) | 2005-10-13 |
JP4525129B2 true JP4525129B2 (ja) | 2010-08-18 |
Family
ID=35183914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092905A Expired - Fee Related JP4525129B2 (ja) | 2004-03-26 | 2004-03-26 | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4525129B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111823B2 (en) | 2012-03-16 | 2015-08-18 | Samsung Electronics Co., Ltd. | Image sensor |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2895566B1 (fr) | 2005-12-23 | 2008-04-18 | Atmel Grenoble Soc Par Actions | Capteur d'image aminci a plots de contact isoles par tranchee |
JP4659783B2 (ja) | 2007-06-14 | 2011-03-30 | 富士フイルム株式会社 | 裏面照射型撮像素子の製造方法 |
JP4655137B2 (ja) | 2008-10-30 | 2011-03-23 | ソニー株式会社 | 半導体装置 |
JP5418044B2 (ja) * | 2009-07-30 | 2014-02-19 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
JP5630027B2 (ja) | 2010-01-29 | 2014-11-26 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器、半導体装置 |
US8318580B2 (en) * | 2010-04-29 | 2012-11-27 | Omnivision Technologies, Inc. | Isolating wire bonding in integrated electrical components |
US8748946B2 (en) | 2010-04-29 | 2014-06-10 | Omnivision Technologies, Inc. | Isolated wire bond in integrated electrical components |
JP5640630B2 (ja) | 2010-10-12 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
JP6124502B2 (ja) | 2012-02-29 | 2017-05-10 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
CN107210306B (zh) * | 2015-01-23 | 2020-07-14 | 奥林巴斯株式会社 | 摄像装置和内窥镜 |
JP6236181B2 (ja) * | 2017-04-05 | 2017-11-22 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
JP6701149B2 (ja) * | 2017-10-25 | 2020-05-27 | キヤノン株式会社 | 撮像装置およびカメラ |
CN111753576B (zh) * | 2019-03-27 | 2024-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体指纹传感器及其形成方法 |
JP2020129688A (ja) * | 2020-05-01 | 2020-08-27 | キヤノン株式会社 | 撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002500440A (ja) * | 1997-12-31 | 2002-01-08 | インテル・コーポレーション | ウエハ・パッシベーション構造および製造方法 |
JP2003078826A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521772A (ja) * | 1991-07-15 | 1993-01-29 | Seiko Instr Inc | 半導体イメージセンサ装置及びその製造方法 |
JP3186941B2 (ja) * | 1995-02-07 | 2001-07-11 | シャープ株式会社 | 半導体チップおよびマルチチップ半導体モジュール |
-
2004
- 2004-03-26 JP JP2004092905A patent/JP4525129B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002500440A (ja) * | 1997-12-31 | 2002-01-08 | インテル・コーポレーション | ウエハ・パッシベーション構造および製造方法 |
JP2003078826A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 固体撮像素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9111823B2 (en) | 2012-03-16 | 2015-08-18 | Samsung Electronics Co., Ltd. | Image sensor |
Also Published As
Publication number | Publication date |
---|---|
JP2005285814A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4525129B2 (ja) | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 | |
JP5451547B2 (ja) | 固体撮像装置 | |
US8227288B2 (en) | Image sensor and method of fabricating same | |
JP5553693B2 (ja) | 固体撮像装置及び撮像システム | |
JP5676528B2 (ja) | ボンディングパッド構造を有する裏面照射型センサーとその製造方法 | |
JP5250911B2 (ja) | 高集積密度画像センサの製造プロセス | |
JP5357441B2 (ja) | 固体撮像装置の製造方法 | |
JP5693924B2 (ja) | 半導体撮像装置 | |
JP5241902B2 (ja) | 半導体装置の製造方法 | |
JP2005150463A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP5921129B2 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
US10068941B2 (en) | Image pickup device and method for manufacturing the same | |
JP4923689B2 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
JP2005347707A (ja) | 固体撮像素子及びその製造方法 | |
JP5087888B2 (ja) | 固体撮像装置及びその製造方法 | |
KR102503508B1 (ko) | 본딩 개선을 위한 본드 패드 구조물 | |
JP2013089871A (ja) | 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子 | |
JP2003303948A (ja) | 固体撮像素子及びその製造方法 | |
KR101038807B1 (ko) | 이미지센서 및 그 제조방법 | |
JP2014086514A (ja) | 撮像装置、その製造方法及びカメラ | |
JP4269730B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2007294667A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP2010062437A (ja) | 固体撮像装置およびその製造方法 | |
JP2006059873A (ja) | 固体撮像素子及びその製造方法、半導体装置及びその製造方法 | |
WO2013054739A1 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |