KR101929844B1 - 캐리어 부착 극박 동박 및 그 제조 방법 - Google Patents
캐리어 부착 극박 동박 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101929844B1 KR101929844B1 KR1020177009811A KR20177009811A KR101929844B1 KR 101929844 B1 KR101929844 B1 KR 101929844B1 KR 1020177009811 A KR1020177009811 A KR 1020177009811A KR 20177009811 A KR20177009811 A KR 20177009811A KR 101929844 B1 KR101929844 B1 KR 101929844B1
- Authority
- KR
- South Korea
- Prior art keywords
- ultra
- copper foil
- thin copper
- carrier
- foil
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/04—Wires; Strips; Foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/16—Electroplating with layers of varying thickness
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Laminated Bodies (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립 가능한, 캐리어 부착 극박(極薄) 동박을 제공하는 것을 과제로 한다.
본 발명의 캐리어 부착 극박 동박은, 캐리어박, 박리층 및 극박 동박을 이 순으로 구비하여 이루어진다. 극박 동박의 박리층측의 면은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하이다.
본 발명의 캐리어 부착 극박 동박은, 캐리어박, 박리층 및 극박 동박을 이 순으로 구비하여 이루어진다. 극박 동박의 박리층측의 면은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하이다.
Description
본 발명은 캐리어 부착 극박(極薄) 동박 및 그 제조 방법에 관한 것이다.
최근, 회로의 미세화에 적합한 프린트 배선판의 제조 공법으로서, MSAP(모디파이드 세미 애더티브 프로세스)법이 널리 채용되고 있다. MSAP법은, 매우 미세한 회로를 형성하는데 적합한 방법이며, 그 특징을 살리기 위해, 캐리어박 부착 극박 동박을 사용하여 행해지고 있다. 예를 들면 도 1 및 2에 나타나는 바와 같이, 극박 구리박(10)을, 하지 기재(下地基材)(11a)상에 프리프레그(11b)를 구비한 절연 수지 기판(11)(필요에 따라 하층 회로(11c)를 내재할 수 있음)에 프라이머층(12)을 사용하여 프레스해서 밀착시키고(공정 (a)), 캐리어박(도시 생략)을 박리한 후, 필요에 따라 레이저 천공(穿孔)에 의해 비어홀(13)을 형성한다(공정 (b)). 그 다음에, 화학 동 도금(14)을 실시한(공정 (c)) 후에, 드라이 필름(15)을 사용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하고(공정 (d)), 전기 동 도금(16)을 실시한다(공정 (e)). 드라이 필름(15)을 제거하여 배선 부분(16a)을 형성한(공정 (f)) 후, 서로 이웃하는 배선 부분(16a, 16a)간의 불필요한 극박 동박 등을 그들의 두께 전체에 걸쳐 에칭에 의해 제거하여(공정 (g)), 소정의 패턴으로 형성된 배선(17)을 얻는다.
특히, 최근, 전자 회로의 소형 경량화에 수반하여, 회로 형성성이 보다 우수한(예를 들면 라인/스페이스=15㎛ 이하/15㎛ 이하의 미세 회로를 형성 가능한) MSAP법용 동박이 요구되고 있다. 예를 들면 특허문헌 1(국제공개 제2012/046804호)에는, JIS-B-06012-1994로 규정하는 표면 소지산(素地山)의 요철의 평균 간격(Sm)이 25㎛ 이상의 캐리어박상에, 박리층, 동박을 이 순서로 적층하고, 동박을 캐리어박으로부터 박리하여 이루어지는 동박이 개시되어 있으며, 이 동박을 사용함으로써, 라인/스페이스가 15㎛ 이하의 극세폭까지 배선 라인의 직선성을 손상시키지 않고 에칭이 가능한 것으로 되어 있다.
또한, 최근의 동장 적층판의 비어홀 가공에는, 레이저를 극박 동박에 직접 조사하여 비어홀을 형성하는 다이렉트 레이저 천공 가공이 다용(多用)되고 있다(예를 들면 특허문헌 2(일본국 특개평11-346060호 공보) 참조). 이 방법으로는, 일반적으로, 극박 동박의 표면에 흑화(黑化) 처리를 실시한 후, 이 흑화 처리된 표면에 탄산 가스 레이저를 조사하여 극박 동박 및 그 바로 아래의 절연층의 천공이 행해진다.
그런데, 흑화 처리는 시간과 비용을 요하는 데다, 수율도 저하될 수 있기 때문에, 흑화 처리를 행하지 않고 극박 동박 표면에 다이렉트 레이저 천공 가공을 바람직하게 실시할 수 있으면 적합하다. 그러나, 특허문헌 1에 기재된 캐리어 부착 극박 동박의 표면에 다이렉트 레이저 천공 가공을 행하면, 통상의 조사 조건으로는 원하는 구멍을 뚫는 것이 어려워, 미세 회로 형성성과 레이저 가공성을 양립할 수 없음이 판명되었다.
본 발명자들은, 이번, 캐리어 부착 극박 동박에 있어서, 극박 동박의 박리층측의 면의 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 극박 동박의 박리층과 반대측의 면의 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하인 표면 프로파일을 부여함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립 가능한, 캐리어 부착 극박 동박을 제공하는 것에 있다.
본 발명의 일 태양에 의하면, 캐리어박, 박리층 및 극박 동박을 이 순으로 구비한 캐리어 부착 극박 동박으로서,
상기 극박 동박의 박리층측의 면은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 상기 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하인 캐리어 부착 극박 동박이 제공된다.
본 발명의 다른 일 태양에 의하면, 상기 태양에 의한 캐리어 부착 극박 동박의 제조 방법으로서,
골 간의 평균 거리(Valley spacing)가 15㎛ 이하이며, 또한, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 표면을 갖는 캐리어박을 준비하는 공정과,
상기 캐리어박의 상기 표면에 박리층을 형성하는 공정과,
상기 박리층상에 극박 동박을 형성하는 공정을 포함하여 이루어지는 방법이 제공된다.
본 발명의 또 다른 일 태양에 의하면, 상기 태양에 의한 캐리어 부착 극박 동박을 사용하여 얻어진 동장 적층판이 제공된다.
본 발명의 또 다른 일 태양에 의하면, 상기 태양에 의한 캐리어 부착 극박 동박을 사용하여 얻어진 프린트 배선판이 제공된다.
도 1은 MSAP법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a)∼(d))을 나타내는 도면.
도 2는 MSAP법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e)∼(g))을 나타내는 도면.
도 3은 조화(粗化) 입자의 단면 윤곽 곡선과, 기저면(基底面)으로부터 소정의 높이의 절단면에 있어서의 조화 입자의 단면수의 카운트의 방법을 개념적으로 설명하는 도면.
도 4는 예 7에 있어서 얻어진 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선의 일례를 나타내는 도면.
도 2는 MSAP법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e)∼(g))을 나타내는 도면.
도 3은 조화(粗化) 입자의 단면 윤곽 곡선과, 기저면(基底面)으로부터 소정의 높이의 절단면에 있어서의 조화 입자의 단면수의 카운트의 방법을 개념적으로 설명하는 도면.
도 4는 예 7에 있어서 얻어진 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선의 일례를 나타내는 도면.
정의
본 발명을 특정하기 위해 사용되는 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서 「표면 피크간의 평균 거리(Peak spacing)」란, 삼차원 표면 구조 해석 현미경을 사용하여 얻어지는 시료 표면의 요철에 관한 정보로부터, 고주파의 굴곡 성분을 제거한 뒤, 피크에 따른 파형 데이터를 필터링하여 추출한 데이터에 있어서의 피크간의 평균 거리를 말한다.
본 명세서에 있어서 「골 간의 평균 거리(Valley spacing)」는, 삼차원 표면 구조 해석 현미경을 사용하여 얻어지는 시료 표면의 요철에 관한 정보로부터, 고주파의 굴곡 성분을 제거한 뒤, 골에 따른 파형 데이터를 필터링하여 추출한 데이터에 있어서의 골 간의 평균 거리를 말한다.
본 명세서에 있어서 「굴곡의 최대 고저차(Wmax)」란, 삼차원 표면 구조 해석 현미경을 사용하여 얻어지는 시료 표면의 요철에 따른 정보로부터, 굴곡에 따른 파형 데이터를 필터를 사용하여 추출했을 때의 파형 데이터의 고저차의 최대치(파형의 최대 피크 높이와 최대 골 간 깊이의 합)를 말한다.
표면 피크간의 평균 거리(Peak spacing), 골 간의 평균 거리(Valley spacing), 및 굴곡의 최대 고저차(Wmax)는, 모두, 시판하는 삼차원 표면 구조 해석 현미경(예를 들면 zygo New View 5032(Zygo사제))과 시판하는 해석 소프트웨어(예를 들면 Metro Pro Ver. 8.0.2)를 사용하여, 저주파 필터를 11㎛의 조건으로 설정하여 측정할 수 있다. 이때, 박(箔)의 피(被)측정면을 시료대에 밀착시켜 고정하고, 시료편의 1㎝ 각의 범위 내 중에서 108㎛×144㎛의 시야(視野)를 6점 선택하여 측정하고, 6개소의 측정점으로부터 얻어진 측정치의 평균치를 대표치로서 채용하는 것이 바람직하다.
본 명세서에 있어서, 캐리어박의 「전극면」이란 캐리어박 제작시에 회전 음극과 접해 있던 측의 면을 가리킨다.
본 명세서에 있어서, 캐리어박의 「석출면」이란 캐리어박 제작시에 전해 동이 석출되어 가는 측의 면, 즉 회전 음극과 접해 있지 않은 측의 면을 가리킨다.
캐리어
부착
극박
동박 및 그 제조 방법
본 발명의 캐리어 부착 극박 동박은, 캐리어박, 박리층 및 극박 동박을 이 순으로 구비하여 이루어진다. 그리고, 극박 동박의 박리층측의 면은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하이다. 이에 따라, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립하는 것이 가능해진다. 게다가, 레이저 가공성을 확보하기 위해 지금까지 일반적으로 채용되어 온 흑화 처리를 본 발명에 있어서는 불필요하게 할 수 있다.
미세 회로 형성성과 레이저 가공성은 본래적으로는 양립하기 어려운 것이지만, 본 발명에 의하면 예상 외로 그들이 양립 가능해진다. 이와 같은 것도, 우수한 미세 회로 형성성을 얻기 위해서는 본래적으로는 박리층과 반대측의 표면이 평활한 극박 동박이 요구된다. 그리고, 그와 같은 극박 동박을 얻기 위해서는, 박리층측의 면이 평활한 극박 동박이 요구되는데, 표면이 평활해질수록 레이저가 반사되기 쉬워지고, 그 때문에, 레이저가 극박 동박에 흡수되기 어려워져 레이저 가공성이 저하되기 때문이다. 실제로, 상술한 바와 같이, 특허문헌 1에 기재된 캐리어 부착 극박 동박의 표면에 다이렉트 레이저 천공 가공을 행하면, 통상의 조사 조건에서는 원하는 구멍을 뚫는 것이 어려워, 미세 회로 형성성과 레이저 가공성을 양립할 수 없음이 판명되었다. 이 문제를 본 발명자들이 조사한 결과, 미세 회로 형성성을 저하시키는 주된 요인은, 극박 동박의 박리층과 반대측의 면의 굴곡임을 밝혀냈다. 그리고, 굴곡의 최대 고저차(Wmax)를 1.0㎛ 이하로 제어하는 것이 미세 회로 형성성의 개선을 도모하는데 있어서 유효한 것을 지견했다. 또한, 다이렉트 레이저 천공 가공성을 저하시키는 요인은, 극박 동박의 박리층측의 면의 표면 피크간의 평균 거리(Peak spacing)가 20㎛를 초과할 경우인 것도 밝혀냈다. 이와 같이, 본 발명의 캐리어 부착 극박 동박에 의하면, 극박 동박(특히 MSAP용 극박 동박)에 있어서 Wmax 및 Peak spacing을 제어함으로써, 라인/스페이스=15μ/15㎛ 이하의 회로를 형성할 수 있을 정도의 우수한 미세 회로 형성성을 실현하면서, 다이렉트 레이저 천공 가공도 바람직하게 행하는 것이 가능해진다.
이와 같이, 극박 동박은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하인 표면을 박리층측의 면에 가지며, 또한, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하인 표면을 박리층과 반대측의 면에 갖는다. 2개의 파라미터가 상기 범위 내가 되도록 함으로써, 동장 적층판의 가공 내지 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립하는 것이 가능해진다. 극박 동박의 박리층측의 면에 있어서의 표면 피크간의 평균 거리(Peak spacing)는 20㎛ 이하이며, 바람직하게는 1∼15㎛, 보다 바람직하게는 5∼15㎛, 더 바람직하게는 10∼15㎛이다. 또한, 극박 동박의 박리층과 반대측의 면에 있어서의 굴곡의 최대 고저차(Wmax)는 1.0㎛ 이하이며, 바람직하게는 0.9㎛ 이하, 보다 바람직하게는 0.8㎛ 이하이다. 특히, 라인/스페이스=15/15㎛의 미세 회로 형성을 행하기 위해서는, 극박 동박 표면의 Wmax가 0.8㎛ 이하인 것이 바람직하다. Wmax는 낮으면 낮을수록 좋기 때문에, 그 하한치는 특별히 한정되지 않지만, Wmax는 전형적으로는 0.1㎛ 이상이며, 보다 전형적으로는 0.2㎛ 이상이다.
극박 동박의 박리층측의 면도, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하인 것이 바람직하고, 보다 바람직하게는 0.8㎛, 더 바람직하게는 0.6㎛ 이하이다. 이와 같이 낮은 Wmax이면, 극박 동박의 박리층과 반대측의 면의 Wmax를 낮게 억제할 수 있어, 미세 회로 형성성이 우수하다. 특히, 라인/스페이스=15/15㎛인 미세 회로 형성을 행하기 위해서는, Wmax가 0.6㎛ 이하인 것이 바람직하다. Wmax는 낮으면 낮을수록 좋기 때문에, 그 하한치는 특별히 한정되지 않는다. 특히, 극박 동박의 두께를 얇게 할 경우(예를 들면 두께 2.0㎛ 이하로 할 경우)에는 Wmax는 작은 편이 바람직하다. 무엇보다, Wmax는 전형적으로는 0.1㎛ 이상이며, 보다 전형적으로는 0.2㎛ 이상이다.
극박 동박의 박리층과 반대측의 면은 조화면(粗化面)인 것이 바람직하다. 즉, 극박 동박의 한쪽 면에는 조화 처리가 되어 있는 것이 바람직하다. 이렇게 함으로써 동장 적층판이나 프린트 배선판 제조시에 있어서의 수지층과의 밀착성을 향상할 수 있다. 이 조화 처리는, 극박 동박상에 동 또는 동 합금으로 조화 입자를 형성함으로써 행할 수 있다. 예를 들면 극박 동박상에 미세 동립(銅粒)을 석출 부착시키는 굽기 도금 공정과, 이 미세 동립의 탈락을 방지하기 위한 씌우기 도금 공정을 포함하는 적어도 2종류의 도금 공정을 거치는 공지의 도금 방법에 따라 행해지는 것이 바람직하다.
전형적으로는, 조화면은 복수의 조화 입자를 구비하여 이루어진다. 바람직하게는, 이들 복수의 조화 입자는, 기저면으로부터의 평균 조화 입자 높이가 1.0∼1.4㎛이며, 또한, 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선의 1/10치폭이 1.3㎛ 이하이다. 이들의 파라미터는, 삼차원 거칠기 해석 장치를 사용하여, 조화면의 표면 프로파일을 조화 입자의 사이즈에 따른 원하는 배율(예를 들면 600∼30000배)로 측정하는 것을 거쳐 얻을 수 있다. 여기에서, 「기저면」이란, 도 3에 예시되는 바와 같이, 복수의 조화 입자간의 골 바닥(谷底) 중 가장 낮은 위치에 상당하는, 극박 동박과 평행한 면이다. 「기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수」란, 도 3에 예시되는 바와 같이, 조화 입자의 단면 윤곽 곡선과, 기저면으로부터 소정의 높이에 있어서의 평행한 절단면에 의해 절단되어야 할 면 영역의 수이다. 즉, 기저면으로부터 최대 조화 입자 높이에 이르기까지, 높이 방향으로 일정 간격(예를 들면 0.02㎛)마다 구획하면서 절단면을 순차 설정해 가고, 각 절단면에 있어서의 조화 입자의 단면수를 카운트한다. 「조화 입자 높이」란 기저면으로부터의 조화 입자의 높이를 의미하고, 「평균 조화 입자 높이」란, 도 4에 예시되는 바와 같이, 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선에 있어서, 조화 입자의 단면수가 최대가 되는 기저면으로부터의 높이(조화 입자 높이)를 의미한다. 또한, 「1/10치폭」이란, 도 4에 예시되는 바와 같이, 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선에 있어서, 조화 입자의 단면수의 최대치의 10분의 1의 값에 있어서의 분포폭(조화 입자 높이 분포폭)을 의미한다. 평균 조화 입자 높이 및 1/10치폭이 상기 범위 내이면, 조화 입자 높이가 저감되기 때문에, 수직 방향에서의 플래시 에칭성이 향상함과 함께, 조화 입자의 불균일이 저감되기 때문에, 면 방향에서의 에칭 불균일이 감소하여, 회로 형성시의 바람직하지 않은 자락끌기를 효과적으로 방지할 수 있다. 그 결과, 회로 형성성이 향상한다. 또한, 상기 범위 내이면, 조화 입자의 불균일이 저감되기 때문에, 프리프레그 등의 수지층에 조화면을 첩부(貼付)했을 경우에, 수지층과의 박리 강도의 위치에 따른 불균일이 저감된다. 평균 조화 입자 높이는 1.0∼1.4㎛이며, 바람직하게는 1.0∼1.3㎛이다. 1/10치폭은 1.3㎛ 이하이며, 바람직하게는 1.0㎛ 이하이다. 1/10치폭은 작으면 작을수록 좋지만, 전형적으로는 0.1㎛ 이상이다.
극박 동박은, 상기 특유의 표면 프로파일을 갖는 것 이외는 캐리어 부착 극박 동박에 채용되는 공지의 구성이어도 되고 특별히 한정되지 않는다. 예를 들면 극박 동박은, 무전해 동 도금법 및 전해 동 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그들의 조합에 의해 형성한 것이어도 된다. 극박 동박의 바람직한 두께는 0.1∼5.0㎛이며, 보다 바람직하게는 0.5∼3.0㎛, 더 바람직하게는 1.0∼2.0㎛이다. 예를 들면 라인/스페이스=15/15㎛의 미세 회로 형성을 행하기 위해서는, 극박 동박의 두께는 2.0㎛ 이하가 특히 바람직하다.
박리층은, 캐리어박의 박리 강도를 약하게 하여, 당해 강도의 안정성을 담보하고, 또한 고온에서의 프레스 성형시에 캐리어박과 동박 사이에서 일어날 수 있는 상호 확산을 억제하는 기능을 갖는 층이다. 박리층은, 캐리어박의 한쪽 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복시산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있고, 그 중에서도 트리아졸 화합물은 박리성이 안정되기 쉬운 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 들 수 있다. 황 함유 유기 화합물의 예로서는, 메르캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복시산의 예로서는, 모노카르복시산, 디카르복시산 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막 등을 들 수 있다. 또한, 박리층의 형성은 캐리어박의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어박의 표면에 고정되는 것 등에 의해 행하면 된다. 캐리어박을 박리층 성분 함유 용액에 접촉시킬 경우, 이 접촉은, 박리층 성분 함유 용액에의 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하(流下) 등에 의해 행하면 된다. 그 외, 증착이나 스퍼터링 등에 의한 기상법(氣相法)으로 박리층 성분을 피막 형성하는 방법도 채용 가능하다. 또한, 박리층 성분의 캐리어박 표면에의 고정은, 박리층 성분 함유 용액의 흡착이나 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착 등에 의해 행하면 된다. 박리층의 두께는, 전형적으로는 1nm∼1㎛이며, 바람직하게는 5nm∼500nm이다.
캐리어박은, 극박 동박을 지지하여 그 핸들링성을 향상시키기 위한 박이다. 캐리어박의 예로서는, 알루미늄박, 동박, 스테인리스(SUS)박, 표면을 메탈 코팅한 수지 필름 등을 들 수 있고, 바람직하게는 동박이다. 동박은 압연 동박 및 전해 동박 중 어느 것이어도 된다. 캐리어박의 두께는 전형적으로는 250㎛ 이하이며, 바람직하게는 12㎛∼200㎛이다.
캐리어박의 박리층측의 면은, 골 간의 평균 거리(Valley spacing)가 15㎛ 이하이며, 또한, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 것이 바람직하다. 캐리어 부착 극박 동박의 제조 프로세스에 있어서, 캐리어박의 박리층측의 면에는 극박 동박이 형성되는 것이 되기 때문에, 캐리어박의 표면에 상기와 같이 낮은 Valley spacing과 Wmax를 부여해 둠으로써, 극박 동박의 박리층측의 면과 박리층과 반대측의 면에 상술한 바람직한 표면 프로파일을 부여할 수 있다. 즉, 본 발명의 캐리어 부착 극박 동박은, 골 간의 평균 거리(Valley spacing)가 15㎛ 이하이며, 또한, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 표면을 갖는 캐리어박을 준비하여, 이 캐리어박의 표면에 박리층을 형성하고, 이 박리층상에 극박 동박을 형성함으로써 제조할 수 있다. 캐리어박의 박리층측의 면에 있어서의 골 간의 평균 거리(Valley spacing)는 15㎛ 이하인 것이 바람직하고, 보다 바람직하게는 1∼10㎛ 이하, 더 바람직하게는 3∼8㎛ 이하이다. 또한, 캐리어박의 박리층측의 면에 있어서의 굴곡의 최대 고저차(Wmax)는 0.8㎛ 이하인 것이 바람직하고, 보다 바람직하게는 0.7㎛ 이하, 더 바람직하게는 0.6㎛ 이하이다. Wmax는 낮으면 낮을수록 좋기 때문에, 그 하한치는 특별히 한정되지 않지만, Wmax는 전형적으로는 0.1㎛ 이상이며, 보다 전형적으로는 0.2㎛ 이상이다. 캐리어박의 표면에 있어서의 상기 범위 내의 낮은 Valley spacing과 Wmax의 실현은, 캐리어박을 전해 제박(製箔)할 때에 사용하는 회전 음극의 표면을 소정의 번수(番手)의 버프로 연마하여 표면 거칠기를 조정함으로써 행할 수 있다. 즉, 이렇게 해서 조정된 회전 음극의 표면 프로파일이 캐리어박의 전극면에 전사되고, 이렇게 해서 바람직한 표면 프로파일이 부여된 캐리어박의 전극면상에 박리층을 통해 극박 동박을 형성함으로써, 극박 동박의 박리층측의 면에 상술한 표면 프로파일을 부여할 수 있다. 바람직한 버프의 번수는 #1000보다 크고 #3000 미만이며, 보다 바람직하게는 #1500∼#2500이다.
소요에 따라, 박리층과 캐리어박 및/또는 극박 동박 사이에 다른 기능층을 마련해도 된다. 그와 같은 다른 기능층의 예로서는 보조 금속층을 들 수 있다. 보조 금속층은 니켈 및/또는 코발트로 이루어지는 것이 바람직하다. 이와 같은 보조 금속층을 캐리어박의 표면측 및/또는 극박 동박의 표면측에 형성함으로써, 고온 또는 장시간의 열간 프레스 성형시에 캐리어박과 극박 동박 사이에서 일어날 수 있는 상호 확산을 억제하여, 캐리어박의 박리 강도의 안정성을 담보할 수 있다. 보조 금속층의 두께는, 0.001∼3㎛로 하는 것이 바람직하다.
소요에 따라, 극박 동박에 방청 처리를 실시해도 된다. 방청 처리는, 아연을 사용한 도금 처리를 포함하는 것이 바람직하다. 아연을 사용한 도금 처리는, 아연 도금 처리 및 아연 합금 도금 처리 중 어느 것이어도 되고, 아연 합금 도금 처리는 아연-니켈 합금 처리가 특히 바람직하다. 아연-니켈 합금 처리는 적어도 Ni 및 Zn을 포함하는 도금 처리이면 되고, Sn, Cr, Co 등의 다른 원소를 더 포함하고 있어도 된다. 아연-니켈 합금 도금에 있어서의 Ni/Zn 부착 비율은, 질량비로 1.2∼10이 바람직하고, 보다 바람직하게는 2∼7, 더 바람직하게는 2.7∼4이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 사용한 도금 처리 후에, 아연을 포함하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이렇게 함으로써 방청성을 더 향상시킬 수 있다. 특히 바람직한 방청 처리는, 아연-니켈 합금 도금 처리와 그 후의 크로메이트 처리와의 조합이다.
소요에 따라, 극박 동박의 표면에 실란커플링제 처리를 실시하여, 실란커플링제층을 형성해도 된다. 이에 따라 내습성, 내약품성 및 접착제 등과의 밀착성 등을 향상할 수 있다. 실란커플링제층은, 실란커플링제를 적의(適宜) 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란커플링제, 또는 γ-아미노프로필트리메톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 실란커플링제, 또는 γ-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 실란커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란커플링제, 또는 γ-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란커플링제 등을 들 수 있다.
동장
적층판
본 발명의 캐리어 부착 극박 동박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 태양에 의하면, 캐리어 부착 극박 동박을 사용하여 얻어진 동장 적층판이 제공된다. 본 발명의 캐리어 부착 극박 동박을 사용함으로써, 동장 적층판의 가공에 있어서, 미세 회로 형성성과 레이저 가공성을 양립할 수 있다. 이 동장 적층판은, 본 발명의 캐리어 부착 극박 동박과, 당해 표면 처리층에 밀착하여 마련되는 수지층을 구비하여 이루어진다. 캐리어 부착 극박 동박은 수지층의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 수지층은, 수지, 바람직하게는 절연성 수지를 포함하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재(基材)에 합성 수지를 함침시킨 복합 재료의 총칭이다. 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상하는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 1∼1000㎛가 바람직하고, 보다 바람직하게는 2∼400㎛이며, 더 바람직하게는 3∼200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 동박 표면에 도포되는 프라이머 수지층을 통해 캐리어 부착 극박 동박에 마련되어 있어도 된다.
프린트
배선판
본 발명의 캐리어 부착 극박 동박은 프린트 배선판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 태양에 의하면, 캐리어 부착 극박 동박을 사용하여 얻어진 프린트 배선판이 제공된다. 본 발명의 캐리어 부착 극박 동박을 사용함으로써, 프린트 배선판의 제조에 있어서, 미세 회로 형성성과 레이저 가공성을 양립할 수 있다. 본 태양에 의한 프린트 배선판은, 수지층과, 동층이 이 순으로 적층된 층 구성을 포함하여 이루어진다. 동층은 본 발명의 캐리어 부착 극박 동박의 극박 동박에 유래하는 층이다. 또한, 수지층에 대해서는 동장 적층판에 관해서 상술한 바와 같다. 어쨌든, 프린트 배선판은, 본 발명의 캐리어 부착 극박 동박을 사용하는 것 이외는, 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 극박 동박을 접착시켜 경화한 적층체로 한 후에 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름상에 본 발명의 극박 동박을 형성하여 회로를 형성하는 플렉서블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 극박 동박에 상술한 수지층을 도포한 수지 부착 동박(RCC)을 형성하고, 수지층을 절연 접착제층으로서 상술한 프린트 기판에 적층한 후, 극박 동박을 배선층의 전부 또는 일부로서 모디파이드 세미 애더티브(MSAP)법, 서브 트랙티브법 등의 방법으로 회로를 형성한 빌드업 배선판이나, 극박 동박을 제거하여 세미 애더티브법으로 회로를 형성한 빌드업 배선판, 반도체 집적 회로상에 수지 부착 동박의 적층과 회로 형성을 교호(交互)로 반복하는 다이렉트 빌드업 온 웨이퍼 등을 들 수 있다. 보다 발전적인 구체예로서, 상기 수지 부착 동박을 기재에 적층하여 회로 형성한 안테나 소자, 접착제층을 통해 유리나 수지 필름에 적층하여 패턴을 형성한 패널·디스플레이용 전자 재료나 창 유리용 전자 재료, 본 발명의 극박 동박에 도전성 접착제를 도포한 전자파 실드·필름 등도 들 수 있다. 특히, 본 발명의 캐리어 부착 극박 동박은 MSAP법에 적합하다. 예를 들면 MSAP법에 의해 회로 형성했을 경우에는 도 1 및 2에 나타나는 바와 같은 구성이 채용 가능하다.
[실시예]
본 발명을 이하의 예에 의해 더 구체적으로 설명한다.
예 1∼5
캐리어박의 전극면측에 박리층 및 극박 동박층을 순서대로 형성한 후, 방청 처리 및 실란커플링제 처리를 행함으로써, 캐리어 부착 극박 동박을 제작했다. 그리고, 얻어진 캐리어 부착 극박 동박에 대해서 각종 평가를 행했다. 구체적인 순서는 이하와 같다.
(1) 캐리어박의 준비
이하에 나타나는 조성의 동 전해액과, 회전 음극과, 양극으로서의 DSA(치수 안정성 양극)를 사용하여, 용액 온도 50℃, 전류 밀도 70A/dm2로 전해하여, 두께 18㎛의 전해 동박을 캐리어박으로서 제작했다. 이때, 회전 음극으로서, 표면을 #2500(예 1), #2000(예 2), #1500(예 3), #1000(예 4) 또는 #3000(예 5)의 버프로 연마하여 표면 거칠기를 조정한 전극을 사용했다.
<동 전해액의 조성>
- 동 농도: 80g/L
- 황산 농도: 300g/L
- 염소 농도: 30㎎/L
- 아교 농도: 5㎎/L
(2) 박리층의 형성
산세(酸洗) 처리된 캐리어박의 전극면을, CBTA(카르복시벤조트리아졸) 농도 1g/L, 황산 농도 150g/L 및 동 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하고, CBTA 성분을 캐리어박의 전극면에 흡착시켰다. 이렇게 해서, 캐리어박의 전극면에 CBTA층을 유기 박리층으로서 형성했다.
(3) 보조 금속층의 형성
유기 박리층이 형성된 캐리어박을, 황산니켈을 사용하여 제작된 니켈 농도 20g/L를 포함하는 용액에 침지하여, 액온 45℃, pH3, 전류 밀도 5A/dm2의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층상에 부착시켰다. 이렇게 해서 유기 박리층상에 니켈층을 보조 금속층으로서 형성했다.
(4) 극박 동박의 형성
보조 금속층이 형성된 캐리어박을, 이하에 나타나는 조성의 동 용액에 침지하여, 용액 온도 50℃, 전류 밀도 5∼30A/dm2로 전해하여, 두께 2㎛의 극박 동박을 보조 금속층상에 형성했다.
<용액의 조성>
- 동 농도: 60g/L
- 황산 농도: 200g/L
(5) 조화 처리
이렇게 해서 형성된 극박 동박의 표면에 조화 처리를 행했다. 이 조화 처리는, 극박 동박상에 미세 동립을 석출 부착시키는 굽기 도금 공정과, 이 미세 동립의 탈락을 방지하기 위한 씌우기 도금 공정으로 구성된다. 굽기 도금 공정에서는, 동 농도 10g/L 및 황산 농도 120g/L를 포함하는 산성 황산구리 용액을 사용하여, 액온 25℃, 전류 밀도 15A/dm2로 조화 처리를 행했다. 그 후의 씌우기 도금 공정에서는, 동 농도 70g/L 및 황산 농도 120g/L를 포함하는 산성 황산구리 용액을 사용하여, 액온 40℃ 및 전류 밀도 15A/dm2의 평활 도금 조건에서 전착을 행했다.
(6) 방청 처리
얻어진 캐리어 부착 극박 동박의 조화 처리층의 표면에, 아연-니켈 합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행했다. 우선, 아연 농도 0.2g/L, 니켈 농도 2g/L 및 피로인산칼륨 농도 300g/L의 전해액을 사용하여, 액온 40℃, 전류 밀도 0.5A/dm2의 조건에서, 조화 처리층 및 캐리어박의 표면에 아연-니켈 합금 도금 처리를 행했다. 그 다음에, 크롬산 3g/L 수용액을 사용하여, pH10, 전류 밀도 5A/dm2의 조건에서, 아연-니켈 합금 도금 처리를 행한 표면에 크로메이트 처리를 행했다.
(7) 실란커플링제 처리
γ-글리시독시프로필트리메톡시실란 2g/L를 포함하는 수용액을 캐리어 부착 극박 동박의 극박 동박측의 표면에 흡착시켜, 전열기에 의해 수분을 증발시킴으로써, 실란커플링제 처리를 행했다. 이때, 실란커플링제 처리는 캐리어박측에는 행하지 않았다.
(8) 평가
이렇게 해서 얻어진 캐리어 부착 극박 동박에 대해서, 각종 특성의 평가를 이하와 같이 행했다.
<표면성상 파라미터>
측정 기기로서 zygo New View 5032(Zygo사제)를 사용하고, 해석 소프트웨어로서 Metro Pro Ver. 8.0.2를 사용하여, 저주파 필터를 11㎛의 조건을 채용하여, 캐리어박과 극박 동박에 대해서, 굴곡의 최대 고저차(Wmax), 표면 피크간의 평균 거리(Peak spacing) 및 골 간의 평균 거리(Valley spacing)의 측정을 행했다. 이때, 극박 동박 또는 캐리어박을 시료대에 밀착시켜 고정하고, 시료편의 1㎝ 각의 범위 내 중에서 108㎛×144㎛의 시야를 6점 선택하여 측정하고, 6개소의 측정점으로부터 얻어진 측정치의 평균치를 대표치로서 채용했다. 또한, 극박 동박의 박리층측의 면에 대해서는, 후술하는 레이저 가공성 평가용의 동장 적층판을 제작한 후에 측정을 행했다.
예 2에 대해서는, 극박 동박의 표면(조화면측)에 있어서의 10800㎛2의 영역(120㎛×90㎛)의 표면 프로파일을, 3차원 거칠기 해석 장치(ERA-8900, 가부시키가이샤 에리오닉스제)를 사용하여, 측정 배율: 1000배, 가속 전압: 10kV, Z축 간격: 0.02㎛의 조건으로 해석함으로써, 평균 조화 입자 높이와 1/10치폭을 결정했다. 이 표면 해석은, 조화 입자간의 골 바닥 중 가장 낮은 위치(기저면에 상당)부터 최대 조화 입자 높이에 이르기까지, 높이 방향에 일정 간격(0.02㎛)으로 구획하면서 절단면을 순차 설정해 가고, 각 절단면에 있어서의 조화 입자의 단면수를 카운트함으로써 행했다. 단면의 수가 많을수록 조화 입자수가 많은 것을 의미하고, 그 반대도 또한 그렇다는 것은 말할 필요도 없다. 그리고, 종축을 절단면에 있어서의 단면수로 하고, 횡축을 기저면으로부터의 높이로 하여 그래프화했다. 이 분포 곡선 및 상술한 정의에 의거하여 평균 조화 입자 높이와 1/10치폭을 결정했다.
<레이저 가공성>
캐리어 부착 극박 동박을 사용하여 동장 적층판을 제작하고, 레이저 가공성을 평가했다. 우선, 내층 기판의 표면에, 프리프레그(미쓰비시가스가가쿠 가부시키가이샤제, 830NX-A, 두께 0.1㎜)를 통해 캐리어 부착 극박 동박의 극박 동박을 적층하고, 압력 0.4㎫, 온도 220℃에서 90분간 열압착한 후, 캐리어박을 박리하여, 동장 적층판을 제작했다. 그 후, 탄산 가스 레이저를 사용하여, 펄스폭 14μsec., 펄스 에너지 6.4mJ, 레이저광경 108㎛의 조건으로 동장 적층판에 레이저 가공을 행했다. 그때, 가공 후의 구멍경이 60㎛ 이상이 된 것을 A라고 판정하고, 60㎛ 미만을 B라고 판정했다.
<회로 형성성>
회로 형성성의 평가는 다음과 같이 하여 행했다. 우선, 상술한 동장 적층판의 표면에 드라이 필름을 첩부하고, 노광 및 현상을 행하여, 도금 레지스트를 형성했다. 그리고, 동장 적층판의 도금 레지스트가 형성되어 있지 않은 표면에 전해 동 도금을 18㎛의 두께로 형성했다. 다음으로, 도금 레지스트를 박리하고, 과산화수소 및 황산을 사용한 에칭액(미쓰비시가스가가쿠 가부시키가이샤제, CPE800)으로 처리함으로써, 회로간에 잔존해 있는 극박 동박을 용해 제거하고, 라인/스페이스=15㎛/15㎛의 배선 패턴을 형성했다. 이때, 배선 패턴폭이 ±2㎛ 이하였던 것을 S,±2㎛ 초과 5㎛ 이하였던 것을 A라고 판정하고, 그 이외를 B라고 판정했다.
예 6(비교)
캐리어박의 석출면측에 박리층 및 극박 동박층을 순서대로 형성한 후, 방청 처리 및 실란커플링제 처리를 행함으로써, 캐리어 부착 극박 동박을 제작했다. 그리고, 얻어진 캐리어 부착 극박 동박에 대해서 각종 평가를 행했다. 구체적인 순서는 이하와 같다.
(1) 캐리어박의 준비
이하에 나타나는 조성의 동 전해액과, 회전 음극과, 양극으로서의 DSA(치수 안정성 양극)를 사용하여, 용액 온도 50℃, 전류 밀도 60A/dm2로 전해하여, 두께 18㎛의 전해 동박을 캐리어박으로서 제작했다. 이때, 회전 음극으로서, 표면을 #1000의 버프로 연마하여 표면 거칠기를 조정한 전극을 사용했다.
<동 전해액의 조성>
- 동 농도: 80g/L
- 황산 농도: 280g/L
- 디알릴디메틸암모늄클로라이드 중합체 농도: 30㎎/L
- 비스(3-설포프로필)디설피드 농도: 5㎎/L
(2) 박리층의 형성
산세 처리된 캐리어박을, CBTA(카르복시벤조트리아졸) 1g/L, 황산 농도 150g/L 및 동 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하고, CBTA 성분을 캐리어박의 석출면에 흡착시켰다. 이렇게 해서, 캐리어박의 석출면에 CBTA층을 유기 박리층으로서 형성했다.
(3) 후속 공정 및 평가
예 1∼5의 (3)∼(8)에 기재되는 것과 마찬가지의 순서에 따라, 캐리어박의 석출면측에 형성된 유기 박리층상에, 보조 금속층의 형성, 극박 동박의 형성, 조화 처리, 방청 처리, 실란커플링 처리, 및 각종 평가를 행했다.
예 7
조화 처리에 있어서의 굽기 도금 공정을, 동 농도 10g/L, 황산 농도 120g/L 및 카르복시벤조트리아졸 2㎎/L를 포함하는 산성 황산구리 용액을 사용하여, 액온 25℃, 전류 밀도 15A/dm2로 조화 처리를 행한 것 이외는 예 2와 마찬가지로 하여, 캐리어 부착 극박 동박의 제작 및 평가를 행했다. 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선은 도 4에 나타나는 바와 같았다.
결과
예 1∼7에 있어서 얻어진 평가 결과는 표 1에 나타나는 바와 같았다.
[표 1]
Claims (13)
- 캐리어박, 박리층 및 극박(極薄) 동박을 이 순으로 구비한 캐리어 부착 극박 동박으로서,
상기 극박 동박의 박리층측의 면은, 표면 피크간의 평균 거리(Peak spacing)가 20㎛ 이하이며, 또한, 상기 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하이고,
상기 캐리어박의 박리층측의 면은, 골 간의 평균 거리(Valley spacing)가 15㎛ 이하이며, 또한, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 캐리어 부착 극박 동박. - 제1항에 있어서,
상기 극박 동박의 박리층측의 면은, 상기 표면 피크간의 평균 거리(Peak spacing)가 1∼15㎛인 캐리어 부착 극박 동박. - 제1항에 있어서,
상기 극박 동박의 박리층과 반대측의 면은, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 캐리어 부착 극박 동박. - 제1항에 있어서,
상기 극박 동박의 박리층과 반대측의 면이 조화면(粗化面)인 캐리어 부착 극박 동박. - 제4항에 있어서,
상기 조화면이 복수의 조화 입자를 갖고, 당해 복수의 조화 입자는, 기저면(基底面)으로부터의 평균 조화 입자 높이가 1.0∼1.4㎛이며, 또한, 상기 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선의 1/10치폭이 1.3㎛ 이하이며, 상기 기저면이 상기 복수의 조화 입자간의 골 바닥(谷底) 중 가장 낮은 위치에 상당하는, 상기 극박 동박과 평행한 면이며, 상기 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수가 상기 조화 입자의 단면 윤곽 곡선과, 기저면으로부터 소정의 높이에 있어서의 평행한 절단면에 의해 절단되어야 할 면 영역의 수이며, 상기 조화 입자 높이가 기저면으로부터의 조화 입자의 높이이며, 상기 평균 조화 입자 높이가 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선에 있어서, 조화 입자의 단면수가 최대로 되는, 기저면으로부터의 높이이며, 상기 1/10치폭이 기저면으로부터의 높이에 따른 절단면에 있어서의 조화 입자의 단면수의 분포 곡선에 있어서, 조화 입자의 단면수의 최대치의 10분의 1의 값에 있어서의 분포폭인 캐리어 부착 극박 동박. - 제1항에 있어서,
상기 극박 동박의 박리층측의 면은, 굴곡의 최대 고저차(Wmax)가 1.0㎛ 이하인 캐리어 부착 극박 동박. - 제1항에 있어서,
상기 극박 동박이 0.1∼5.0㎛의 두께를 갖는 캐리어 부착 극박 동박. - 삭제
- 제1항 내지 제7항 중 어느 한 항에 기재된 캐리어 부착 극박 동박의 제조 방법으로서,
골 간의 평균 거리(Valley spacing)가 15㎛ 이하이며, 또한, 굴곡의 최대 고저차(Wmax)가 0.8㎛ 이하인 표면을 갖는 캐리어박을 준비하는 공정과,
상기 캐리어박의 상기 표면에 박리층을 형성하는 공정과,
상기 박리층상에 극박 동박을 형성하는 공정을 포함하여 이루어지는 방법. - 제9항에 있어서,
상기 캐리어박의 표면은, 골 간의 평균 거리(Valley spacing)가 1∼10㎛인 방법. - 제9항에 있어서,
상기 캐리어박의 표면은, 굴곡의 최대 고저차(Wmax)가 0.1∼0.7㎛인 방법. - 제1항 내지 제7항 중 어느 한 항에 기재된 캐리어 부착 극박 동박을 사용하여 얻어진 동장 적층판.
- 제1항 내지 제7항 중 어느 한 항에 기재된 캐리어 부착 극박 동박을 사용하여 얻어진 프린트 배선판.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2015-010431 | 2015-01-22 | ||
JP2015010431 | 2015-01-22 | ||
PCT/JP2016/051526 WO2016117587A1 (ja) | 2015-01-22 | 2016-01-20 | キャリア付極薄銅箔及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187035876A Division KR102031065B1 (ko) | 2015-01-22 | 2016-01-20 | 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170057327A KR20170057327A (ko) | 2017-05-24 |
KR101929844B1 true KR101929844B1 (ko) | 2018-12-17 |
Family
ID=56417128
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187035876A KR102031065B1 (ko) | 2015-01-22 | 2016-01-20 | 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법 |
KR1020177009811A KR101929844B1 (ko) | 2015-01-22 | 2016-01-20 | 캐리어 부착 극박 동박 및 그 제조 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187035876A KR102031065B1 (ko) | 2015-01-22 | 2016-01-20 | 캐리어 부착 극박 동박 및 그 제조 방법, 동장 적층판, 및 프린트 배선판의 제조 방법 |
Country Status (6)
Country | Link |
---|---|
JP (2) | JP6352449B2 (ko) |
KR (2) | KR102031065B1 (ko) |
CN (2) | CN107002265B (ko) |
MY (1) | MY174931A (ko) |
TW (1) | TWI572747B (ko) |
WO (1) | WO2016117587A1 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102335444B1 (ko) * | 2017-03-30 | 2021-12-03 | 후루카와 덴키 고교 가부시키가이샤 | 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판 |
CN107454762A (zh) * | 2017-09-14 | 2017-12-08 | 桐城市闲产网络服务有限公司 | 一种计算机电路板的制作方法 |
CN108323025B (zh) * | 2018-02-01 | 2020-01-14 | 北京启创驿讯科技有限公司 | 一种印刷电路板的制备方法及加工用铜箔 |
KR102480377B1 (ko) | 2018-08-10 | 2022-12-23 | 미쓰이금속광업주식회사 | 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 |
CN109518131A (zh) * | 2018-12-25 | 2019-03-26 | 胡旭日 | 一种带载体的极薄铜箔、极薄铜箔生产方法及装置 |
JP7177956B2 (ja) * | 2020-02-04 | 2022-11-24 | 三井金属鉱業株式会社 | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 |
CN115038819A (zh) * | 2020-02-04 | 2022-09-09 | 三井金属矿业株式会社 | 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板 |
CN112795964B (zh) * | 2020-12-07 | 2021-11-19 | 安徽铜冠铜箔集团股份有限公司 | 一种极薄可剥离的复合铜箔及其制备方法 |
US20240172359A1 (en) * | 2021-03-29 | 2024-05-23 | Mitsui Mining & Smelting Co., Ltd. | Roughened copper foil, copper-cladded laminate board, and printed wiring board |
KR20230161954A (ko) * | 2021-03-29 | 2023-11-28 | 미쓰이금속광업주식회사 | 조화 처리 구리박, 동장 적층판 및 프린트 배선판 |
JPWO2022244828A1 (ko) | 2021-05-20 | 2022-11-24 | ||
JPWO2022244826A1 (ko) | 2021-05-20 | 2022-11-24 | ||
JPWO2022244827A1 (ko) | 2021-05-20 | 2022-11-24 | ||
CN115233262B (zh) * | 2022-08-01 | 2023-12-12 | 九江德福科技股份有限公司 | 一种附载体极薄铜箔的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005161840A (ja) * | 2003-11-11 | 2005-06-23 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔、およびプリント配線板 |
JP2009176768A (ja) * | 2008-01-21 | 2009-08-06 | Ube Ind Ltd | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW432124B (en) * | 1996-05-13 | 2001-05-01 | Mitsui Mining & Amp Smelting C | Electrolytic copper foil with high post heat tensile strength and its manufacturing method |
JP3142270B2 (ja) | 1998-04-01 | 2001-03-07 | 三井金属鉱業株式会社 | プリント配線板の製造方法 |
JP4298943B2 (ja) * | 2001-10-18 | 2009-07-22 | 日鉱金属株式会社 | 銅箔表面処理剤 |
JP2005048277A (ja) * | 2003-07-15 | 2005-02-24 | Mitsui Mining & Smelting Co Ltd | キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法 |
EP1531656A3 (en) * | 2003-11-11 | 2007-10-03 | Furukawa Circuit Foil Co., Ltd. | Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier |
TW200738913A (en) * | 2006-03-10 | 2007-10-16 | Mitsui Mining & Smelting Co | Surface treated elctrolytic copper foil and process for producing the same |
CN103154327A (zh) * | 2010-10-06 | 2013-06-12 | 古河电气工业株式会社 | 铜箔及其制备方法、带有载体的铜箔及其制备方法、印刷电路板、多层印刷电路板 |
WO2014133164A1 (ja) * | 2013-02-28 | 2014-09-04 | 三井金属鉱業株式会社 | 黒色化表面処理銅箔、黒色化表面処理銅箔の製造方法、銅張積層板及びフレキシブルプリント配線板 |
JP6403969B2 (ja) * | 2013-03-29 | 2018-10-10 | Jx金属株式会社 | キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法 |
-
2016
- 2016-01-20 KR KR1020187035876A patent/KR102031065B1/ko active IP Right Grant
- 2016-01-20 JP JP2016570671A patent/JP6352449B2/ja active Active
- 2016-01-20 CN CN201680003775.1A patent/CN107002265B/zh active Active
- 2016-01-20 MY MYPI2017702395A patent/MY174931A/en unknown
- 2016-01-20 WO PCT/JP2016/051526 patent/WO2016117587A1/ja active Application Filing
- 2016-01-20 CN CN201910236053.6A patent/CN110072334B/zh active Active
- 2016-01-20 KR KR1020177009811A patent/KR101929844B1/ko active IP Right Grant
- 2016-01-22 TW TW105102048A patent/TWI572747B/zh active
-
2018
- 2018-05-30 JP JP2018103931A patent/JP6529640B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005161840A (ja) * | 2003-11-11 | 2005-06-23 | Furukawa Circuit Foil Kk | キャリア付き極薄銅箔、およびプリント配線板 |
JP2009176768A (ja) * | 2008-01-21 | 2009-08-06 | Ube Ind Ltd | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム |
Also Published As
Publication number | Publication date |
---|---|
KR20180135105A (ko) | 2018-12-19 |
JP6529640B2 (ja) | 2019-06-12 |
KR102031065B1 (ko) | 2019-10-11 |
KR20170057327A (ko) | 2017-05-24 |
TWI572747B (zh) | 2017-03-01 |
JPWO2016117587A1 (ja) | 2017-07-06 |
JP2018138702A (ja) | 2018-09-06 |
CN107002265B (zh) | 2019-04-26 |
CN110072334B (zh) | 2022-04-01 |
WO2016117587A1 (ja) | 2016-07-28 |
TW201636457A (zh) | 2016-10-16 |
JP6352449B2 (ja) | 2018-07-04 |
MY174931A (en) | 2020-05-24 |
CN110072334A (zh) | 2019-07-30 |
CN107002265A (zh) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101929844B1 (ko) | 캐리어 부착 극박 동박 및 그 제조 방법 | |
CN109072472B (zh) | 表面处理铜箔、带载体铜箔、以及使用它们的覆铜层叠板及印刷电路板的制造方法 | |
KR102480377B1 (ko) | 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 | |
KR102273442B1 (ko) | 조화 처리 동박, 캐리어 부착 동박, 동장 적층판 및 프린트 배선판 | |
KR101803165B1 (ko) | 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법 | |
CN110382745B (zh) | 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板 | |
JP7166335B2 (ja) | 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板 | |
KR20210090608A (ko) | 표면 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 | |
TWI756039B (zh) | 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板 | |
KR102531073B1 (ko) | 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판 | |
KR20180041167A (ko) | 프린트 배선판의 제조 방법 | |
TWI805378B (zh) | 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板 | |
KR20230159393A (ko) | 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 | |
KR20240009403A (ko) | 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 | |
KR20240009937A (ko) | 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |