JP4875660B2 - Iii−v族窒化物半導体装置 - Google Patents
Iii−v族窒化物半導体装置 Download PDFInfo
- Publication number
- JP4875660B2 JP4875660B2 JP2008125250A JP2008125250A JP4875660B2 JP 4875660 B2 JP4875660 B2 JP 4875660B2 JP 2008125250 A JP2008125250 A JP 2008125250A JP 2008125250 A JP2008125250 A JP 2008125250A JP 4875660 B2 JP4875660 B2 JP 4875660B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type gan
- gan layer
- electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本実施形態に係るGaN系ショットキーダイオード10において、順方向電流の立ち上りの最初の段階では、複合アノード電極30のうち、n型GaN層18とショットキー接合するTi電極26がアノード電極として主に機能する。このため、ショットキーダイオード10のオン電圧は、n型GaN層とショットキー接合するPt電極に対応する約1.0〜1.5Vよりもn型GaN層とショットキー接合するTi電極に対応する約0.3〜0.5Vに近い値となる。更に、n型GaN層18とAl0.2Ga0.8N層22とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとなって順方向電流の増大に寄与するので、オン電圧は、Al0.2Ga0.8N層22を設けない場合の約0.3〜0.5Vよりも低い0.1〜0.3Vになり、これにより良好な順方向電流立ち上がり特性が奏されるのである。そして、順方向バイアスが1.0〜1.5V程度になった段階で、Ti電極26及びPt電極28の双方がアノード電極として機能するようになる。
互いにショットキー接合したTi電極とn型GaN層との間に−10Vの逆方向バイアスを印加した場合、一般に10-6〜10-5A程度の逆方向リーク電流が発生する。一方、Pt電極とn型GaN層とをショットキー接合させた場合の逆方向リーク電流はそれよりも遙に小さく、約500Vの耐圧が得られる。
先ず、絶縁性又は半絶縁性のサファイア基板12上に、超真空成長装置を用いた例えばガスソースMBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法により、例えば成長温度640℃において一連の結晶成長を行う。
次いで、SiO2 パターン24を除去する。続いて、リフトオフ法により、n型GaN層18の凸部上面にショットキー接合するTi電極26を形成する。具体的には、n型GaN層18の凸部上面ならびにAl0.2Ga0.8N層22及びn+ 型GaN層16の各表面を全面的に被覆するレジスト膜(図示せず)を塗布した後、フォトリソグラフィ技術を用いて、n型GaN層18の凸部上面が露出する開口部をレジスト膜に形成するパターニングを行う。続いて、蒸着法により、Ti膜をレジスト膜上及び開口部内に堆積させる。その後、レジスト膜上のTi膜をレジスト膜と共に除去する。こうして、n型GaN層18の凸部の上面上にTi膜を残存させ、Ti電極26を形成する(図3(b)参照)。
その後、フォトリソグラフィ技術とエッチング技術を用いてSiO2 膜32を選択的に除去し、Pt電極28の表面を露出させると共にn+ 型GaN層16の表面の外方部分を露出させる。続いて、リフトオフ法により、n+ 型GaN層16の露出部分の上にTaSi層を形成する。こうして、n+ 型GaN層16上にオーミック接合し且つTaSi層からなるカソード電極34を形成する。以上のような一連の工程を経て、図1に示すショットキーダイオード10を作製する。
次いで、図2(d)、図2(e)及び図3(a)〜図(c)に示す諸工程と同様の諸工程を経て、図1に示すショットキーダイオード10を作製する。
更に、n型GaN層18の凸部の側面とPt電極28との間にバンドギャップエネルギーの大きなアンドープのAl0.2Ga0.8N層22が設けられているため、n型GaN層18とAl0.2Ga0.8N層22とのヘテロ接合面近傍に2次元電子ガスを発生させて順方向電流を増大させ順方向電流の良好な立ち上り特性を更に向上させることができ、また、n型GaN層18の凸部側面とPt電極28とのショットキー接合により空乏層を広げて良好な耐圧特性を更に向上させることができる。
なお、ショットキーダイオード10Bによれば、凸部の幅をショットキーダイオード10のものよりも狭くして、より小さな逆方向バイアスで凸部上面に沿って形成される空乏層を通り抜ける逆方向リーク電流を阻止し、耐圧特性を向上することができる。即ち、凸部の数を増加させると共に凸部の幅を狭くすることにより、上述のようにトレードオフの関係になる順方向電流特性および逆方向リーク電流特性を同時に満たすことが可能になる。n型GaN層18の凸部の数は、2つに限定されず、3つ以上であってもよい。以上のことは、後述の実施形態や変形例においても同様である。
図8に示すように、第2実施形態のショットキーダイオード40は、第1実施形態に係る横型のショットキーダイオード10(図1)のサファイア基板12、GaNバッファ層14及びn+型GaN層16の代わりに、例えば、導電性のn型SiC基板42を備えると共に、図1に示すカソード電極34に代えて、SiC基板42の裏面にオーミック接合するTaSi層からなるカソード電極44を形成して、縦型構造としたものである。
第2実施形態の第4変形例に係るショットキーダイオードは、図10に示すショットキーダイオード40BにおけるAl0.2Ga0.8N層22の代わりに設けられたアンドープGaN層を備え、これにより耐圧性を向上すると共に順方向電流を増大可能である。
以下、本発明の第3実施形態に係る縦型のGaN系ショットキーゲートFETを説明する。
また、n+ 型GaN層66にはTaSi層からなるソース電極72が形成されている。即ち、ソース電極72が、n+ 型GaN層66を介してn型GaN層64の凸部64bの上面にオーミック接合している。また、凸部64bの側面にはAl0.2Ga0.8N層70を介して同側面にショットキー接合し且つPt層からなるショットキーゲート電極74が形成されている。なお、ショットキーゲート電極74をなす材料は、Ptに限定されず、例えばTi、Ni、W、Ag、Pd、Au等の、n型GaN層64に対してショットキーバリアを形成する金属であれば良く、好ましくは、より高いショットキーバリアを形成する金属でショットキーゲート電極74を構成する。また、n型SiC基板62の裏面には同裏面にオーミック接合するTaSi層からなるドレイン電極76が形成されている。
このとき、n型GaN層64とAl0.2Ga0.8N層70とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとしてドレイン電流ID に寄与するため、小さなドレイン電圧VD でドレイン電流ID が急速に立ち上る良好な立ち上り特性が得られる。
先ず、導電性のn型SiC基板62上に、超真空成長装置を用いた例えばガスソースMBE法により、一連の結晶成長を行う。
即ち、原料ガスとして例えば分圧1.33×10-5PaのGaと分圧6.65×10-4PaのNH3 と分圧2×10-7PaのドーパントとしてのSiを用いて、2×1017cm-3程度の低不純物濃度のn型GaN層64を厚さ2500nmに成長させる。連続して、例えば分圧1.33×10-5PaのGaと分圧6.65×10-4PaのNH3 と分圧1.33×10-6PaのドーパントとしてのSiを用いて、5×1019cm-3程度の高不純物濃度のn+ 型GaN層66を厚さ50nmに成長させる(図13(a)参照)。
次いで、例えばメタン系ガスを用いたECRプラズマエッチング法又はRIBE法により、SiO2 パターン68をマスクとしてn+ 型GaN層66及びn型GaN層64を選択的に除去する。こうして、n型GaN層18の表面中央部に高さ2000nm、幅2000nmの凸部を形成すると共に、凸部上面にn+ 型GaN層66を残存させる(図13(c)参照)。
次いで、リフトオフ法により、Al0.2Ga0.8N層70上にPt層を選択的に形成する。こうして、n型GaN層64の凸部の側面にAl0.2Ga0.8N層70を介してショットキー接合するPt層からなるショットキーゲート電極74を形成する(図14(b)参照)。
第3実施形態によれば、チャネル領域をなすn型GaN層64の凸部の上面にソース電極72がオーミック接合し、凸部側面にショットキーゲート電極74がショットキー接合し、n型SiC基板62の裏面にドレイン電極76がオーミック接合した基本構造をもつ縦型のGaN系ショットキーゲートFET60を実現することができる。
上記第1、第2及び第3実施形態およびその変形例において、n型GaN層18、44、64の凸部の幅は2000nmとなっているが、例えば5nm〜10μmの範囲内にあればよく、好ましくは10nm〜5μmの範囲内に、更に好ましくは50nm〜3μmの範囲内にあればよい。また、GaN系III−V族窒化物半導体層を結晶成長する際にガスソースMBE法に代えて例えばMOCVD法やハイドライド気相成長法等を用いてもよい。また、2次元電子ガスを発生させるヘテロ接合構造として、n型GaN層18、64とAlGaN層22、70の組み合わせによるGaN/AlGaN接合に代えて、例えばInGaN、AlInGaN、AlInGaNP、AlGaN、AlGaN等のIII−V族窒化物半導体層を組み合わせたヘテロ接合を用いてもよい。
以下、本発明の第4実施形態に係る横型のGaN系ショットキーダイオードを説明する。
図16に示すように、第4実施形態の横型のGaN系ショットキーダイオード300は、例えば絶縁性又は半絶縁性のサファイア基板312と、基板312上に形成された厚さ50nmのGaNバッファ層314と、バッファ層314上に形成された2000nm厚のn+ 型GaN層316とを備えている。そして、GaN層16上には、所定の幅D(好ましくは6ミクロン以下たとえば6ミクロン)を有する厚さ1000nmのn型GaN層318が形成されている。n型GaN層318の不純物濃度は好ましくは2×1017cm-3以下たとえば約2×1017cm-3と低いものになっている。
なお、第1アノード電極をなす材質はTiに限定されず、例えばWやAg等のn型GaN層318に対して0.8eVより低いショットキーバリアを形成する金属であればよい。また、第2アノード電極をなす材質はPtに限定されず、例えばAu等のn型GaN層318に対して0.8eVより高いショットキーバリアを形成する金属であればよい。
第4実施形態に係るショットキーダイオード300に逆方向バイアスを印加すると、第1及び第2アノード電極(Ti電極326及びPt電極328)に接触するn型GaN層318の界面からn+GaN層316に向かって空乏層が広がり、所定以上の逆方向バイアスでn型GaN層318全体が空乏化されピンチオフ状態になる。このため、第1〜第3実施形態のショットキーダイオードと同様に高い耐圧を得ることができる。
簡略に説明すれば、先ず、図2(a)に示す工程と略同様にして、サファイア基板312上にGaNバッファ層314及びn+ 型GaN層316を順に積層した後、n+ 型GaN層316上に、図2(a)のn型GaN層18と同じ成膜条件でn型GaN層318(図16)を厚さ1000nmに積層する。次いで、図2(e)及び図3(a)〜図3(c)に示す諸工程と同様の諸工程を実施してTi電極326及びPt電極328を形成し、更に、n+ 型GaN層316上にカソード電極334を形成することにより、図16に示すショットキーダイオード300を作製する。
上記第4実施形態のショットキーダイオード300は、上記第1〜第3実施形態の場合と同様、種々に変形可能である。
第4実施形態では、n型GaN層318をn+型GaN層316の上に積層したが、図17に示すように、n+型GaN層316の表面の一部にイオンを打ち込んでn型GaN層318として利用しても良い。この変形例によれば、半導体面を平面化することができるので、集積化に有利である。n+型GaN層316をn型GaN層318にするには特開2001−210657号公報に記載されているようにn+型GaN層316の表面にマスクをかけ、n型GaN層318が形成される部分に開口を設け、開口部にC、Mg、Znをイオン注入して補償すればよい。
12 サファイア基板
14 GaNバッファ層
16 n+ 型GaN層
18 n型GaN層
18b 凸部
22 Al0.2Ga0.8N層
26 Ti電極
28 Pt電極
30 複合アノード電極
34 カソード電極
62 導電性のn型SiC基板
64 n型GaN層
70 Al0.2Ga0.8N層
72 ソース電極
74 ゲート電極
76 ドレイン電極
318 n型GaN層
326 Ti電極
328 Pt電極
Claims (2)
- 表面の一部が凸部形状をなすIII−V族窒化物半導体層と、前記凸部の側面に形成され、前記III−V族窒化物半導体層よりもバンドギャップエネルギーの大きい他のIII−V族窒化物半導体層と、
前記III−V族窒化物半導体層の前記凸部の上面にショットキー接合する第1アノード電極と、
前記第1アノード電極に電気的に接続され、前記III−V族窒化物半導体層の前記凸部の側面に前記他のIII−V族窒化物半導体層を介してショットキー接合する第2アノード電極とを備え、
前記第1アノード電極と前記III−V族窒化物半導体層との間で形成されるショットキーバリアの高さが0.8eVより低く、前記第2アノード電極と前記III−V族窒化物半導体層との間で形成されるショットキーバリアの高さが0.8eVより高いことを特徴とするIII−V族窒化物半導体装置。 - 前記III−V族窒化物半導体層及び前記他のIII−V族窒化物半導体層は、GaN、AlGaN、InGaN、AlInGaN及びAlInGaNPのうちのいずれか2つが組み合わされ、ヘテロ接合を形成することを特徴とする請求項1記載のIII−V族窒化物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125250A JP4875660B2 (ja) | 2002-04-30 | 2008-05-12 | Iii−v族窒化物半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002129183 | 2002-04-30 | ||
JP2002129183 | 2002-04-30 | ||
JP2008125250A JP4875660B2 (ja) | 2002-04-30 | 2008-05-12 | Iii−v族窒化物半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003013740A Division JP4177124B2 (ja) | 2002-04-30 | 2003-01-22 | GaN系半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227536A JP2008227536A (ja) | 2008-09-25 |
JP4875660B2 true JP4875660B2 (ja) | 2012-02-15 |
Family
ID=39845685
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125250A Expired - Lifetime JP4875660B2 (ja) | 2002-04-30 | 2008-05-12 | Iii−v族窒化物半導体装置 |
JP2008176180A Pending JP2008244506A (ja) | 2002-04-30 | 2008-07-04 | GaN系半導体装置及びIII−V族窒化物半導体装置 |
JP2008176179A Expired - Lifetime JP5065186B2 (ja) | 2002-04-30 | 2008-07-04 | GaN系半導体装置及びIII−V族窒化物半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008176180A Pending JP2008244506A (ja) | 2002-04-30 | 2008-07-04 | GaN系半導体装置及びIII−V族窒化物半導体装置 |
JP2008176179A Expired - Lifetime JP5065186B2 (ja) | 2002-04-30 | 2008-07-04 | GaN系半導体装置及びIII−V族窒化物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP4875660B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5056883B2 (ja) | 2010-03-26 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
CN103168362B (zh) | 2010-10-20 | 2016-10-12 | 富士通株式会社 | 半导体装置及其制造方法 |
KR101204609B1 (ko) | 2010-12-09 | 2012-11-23 | 삼성전기주식회사 | 질화물계 반도체 소자 |
KR102170211B1 (ko) * | 2013-12-20 | 2020-10-26 | 엘지이노텍 주식회사 | 전력 반도체 소자 및 이를 포함하는 전력 반도체 회로 |
CN112563317B (zh) * | 2019-09-26 | 2022-03-08 | 东南大学 | 氮化镓功率器件及其制造方法 |
CN112331720B (zh) * | 2020-11-07 | 2022-12-09 | 东南大学 | 一种具有高阈值稳定性型氮化镓功率半导体器件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52101970A (en) * | 1976-02-20 | 1977-08-26 | Sumitomo Electric Ind Ltd | Semiconductor element having schottoky barriercontact |
JPS5586166A (en) * | 1978-12-20 | 1980-06-28 | Ibm | Schottky barrier diode |
JPH07263717A (ja) * | 1994-03-23 | 1995-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 整流素子およびその製造方法 |
JPH08116072A (ja) * | 1994-10-17 | 1996-05-07 | Murata Mfg Co Ltd | ショットキーバリア半導体装置 |
JP3747391B2 (ja) * | 1997-03-14 | 2006-02-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US5945701A (en) * | 1997-12-19 | 1999-08-31 | Northrop Grumman Corporation | Static induction transistor |
JP2000196107A (ja) * | 1998-12-25 | 2000-07-14 | Fuji Electric Co Ltd | ショットキ―バリアダイオ―ド |
JP2000208813A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Cable Ind Ltd | GaN系半導体素子およびその製造方法 |
JP3921862B2 (ja) * | 1999-02-05 | 2007-05-30 | 富士電機ホールディングス株式会社 | 炭化けい素縦形fetの製造方法 |
JP4850993B2 (ja) * | 2000-01-25 | 2012-01-11 | 古河電気工業株式会社 | 半導体装置およびその製造方法 |
JP3630068B2 (ja) * | 2000-03-24 | 2005-03-16 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6774434B2 (en) * | 2001-11-16 | 2004-08-10 | Koninklijke Philips Electronics N.V. | Field effect device having a drift region and field shaping region used as capacitor dielectric |
-
2008
- 2008-05-12 JP JP2008125250A patent/JP4875660B2/ja not_active Expired - Lifetime
- 2008-07-04 JP JP2008176180A patent/JP2008244506A/ja active Pending
- 2008-07-04 JP JP2008176179A patent/JP5065186B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008227536A (ja) | 2008-09-25 |
JP2008244506A (ja) | 2008-10-09 |
JP2008244505A (ja) | 2008-10-09 |
JP5065186B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4177124B2 (ja) | GaN系半導体装置 | |
CN108807527B (zh) | 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt | |
US6768146B2 (en) | III-V nitride semiconductor device, and protection element and power conversion apparatus using the same | |
JP4177048B2 (ja) | 電力変換装置及びそれに用いるGaN系半導体装置 | |
US8692292B2 (en) | Semiconductor device including separated gate electrode and conductive layer | |
US7417267B2 (en) | Non-planar III-nitride power device having a lateral conduction path | |
JP5675084B2 (ja) | 窒化物系ダイオード | |
US8716756B2 (en) | Semiconductor device | |
US8405125B2 (en) | Semiconductor device and method for producing the same | |
JPWO2003071607A1 (ja) | GaN系電界効果トランジスタ | |
KR20120120828A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
US9680001B2 (en) | Nitride semiconductor device | |
JP4474292B2 (ja) | 半導体装置 | |
KR20120120825A (ko) | 질화물 반도체 소자 및 그 제조방법 | |
JP4875660B2 (ja) | Iii−v族窒化物半導体装置 | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
JP4904299B2 (ja) | 電力変換装置用GaN系半導体装置 | |
JP4875577B2 (ja) | Iii−v族窒化物半導体装置 | |
JP5355927B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006237430A (ja) | 窒化物半導体装置 | |
JP2015119028A (ja) | 半導体装置、電界効果トランジスタ、およびダイオード | |
JP4925596B2 (ja) | 窒化物半導体装置 | |
JP2009060065A (ja) | 窒化物半導体装置 | |
JP2007088186A (ja) | 半導体装置及びその製造方法 | |
KR102113253B1 (ko) | 질화물계 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100816 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4875660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |