KR101911079B1 - UV LED wafer and manufacturing method thereof - Google Patents

UV LED wafer and manufacturing method thereof Download PDF

Info

Publication number
KR101911079B1
KR101911079B1 KR1020160146593A KR20160146593A KR101911079B1 KR 101911079 B1 KR101911079 B1 KR 101911079B1 KR 1020160146593 A KR1020160146593 A KR 1020160146593A KR 20160146593 A KR20160146593 A KR 20160146593A KR 101911079 B1 KR101911079 B1 KR 101911079B1
Authority
KR
South Korea
Prior art keywords
layer
depositing
type semiconductor
crystal defect
defect concentration
Prior art date
Application number
KR1020160146593A
Other languages
Korean (ko)
Other versions
KR20180049993A (en
Inventor
김경훈
Original Assignee
주식회사 포톤웨이브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포톤웨이브 filed Critical 주식회사 포톤웨이브
Priority to KR1020160146593A priority Critical patent/KR101911079B1/en
Publication of KR20180049993A publication Critical patent/KR20180049993A/en
Application granted granted Critical
Publication of KR101911079B1 publication Critical patent/KR101911079B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 자외선 LED 웨이퍼 및 그 제조방법에 관한 것으로서, 본 발명에 따른 자외선 LED 웨이퍼의 제조방법은 사파이어 기판의 상부에 버퍼층을 증착하는 단계, 상기 버퍼층의 상부에 N형 반도체층를 증착하는 단계, 상기 N형 반도체층의 상부에 발광층(emitting layer)을 증착하는 단계, 상기 발광층의 상부에 P형 반도체층을 증착하는 단계 및 상기 P형 반도체층의 상부에 P형 접촉층을 증착하는 단계를 포함하며, 상기 P형 접촉층을 증착하는 단계는 제1 결정결함농도를 가지는 제1층을 증착하는 단계와, 제2 결정결함농도를 가지는 제2층을 증착하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to an ultraviolet LED wafer and a method of manufacturing the same, and a method of manufacturing an ultraviolet LED wafer according to the present invention includes depositing a buffer layer on a sapphire substrate, depositing an N-type semiconductor layer on the buffer layer, Depositing a light emitting layer on top of the N-type semiconductor layer, depositing a P-type semiconductor layer on top of the light emitting layer, and depositing a P-type contact layer on top of the P-type semiconductor layer, , Depositing the P-type contact layer comprises depositing a first layer having a first crystal defect concentration and depositing a second layer having a second crystal defect concentration.

Description

자외선 LED 웨이퍼 및 그 제조방법 {UV LED wafer and manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a UV LED wafer,

본 발명은 자외선 LED 웨이퍼 및 그 제조방법에 대한 것이다.The present invention relates to an ultraviolet LED wafer and a method of manufacturing the same.

발광다이오드(LED, light emitting diode)는 갈륨비소 등의 화합물에 전류를 제공하여 빛을 발산하는 반도체 소자에 해당한다. 1960년대에 적색 LED가 개발된 이후에 청색 LED를 거쳐 최근 모바일 기기(mobile device) 등에 수요가 급증함에 따라 자외선 LED에 대한 관심이 높아지고 있다. Light emitting diodes (LEDs) are semiconductor devices that emit light by providing current to compounds such as gallium arsenide. Since the development of red LEDs in the 1960s, there has been a growing interest in ultraviolet LEDs as the demand for mobile devices has recently surged through blue LEDs.

자외선 LED의 경우 종래 방법에 따르면 사파이어 기판 등의 상부에 버퍼층, N형 반도체층, 발광층, P형 반도체층 및 P형 접촉층을 증착하게 된다. 이 경우, P형 접촉층이 없는 경우에 P형 반도체층과 P형 전극 사이의 접촉 저항이 현저히 높아지므로 P형 반도체층 상부에 접촉저항을 줄여주는 P형 접촉층을 증착하는 것이 필요한다.In the case of an ultraviolet LED, a buffer layer, an N-type semiconductor layer, a light emitting layer, a P-type semiconductor layer and a P-type contact layer are deposited on a sapphire substrate or the like according to a conventional method. In this case, when there is no P-type contact layer, the contact resistance between the P-type semiconductor layer and the P-type electrode becomes remarkably high, so it is necessary to deposit a P-type contact layer which reduces the contact resistance on the P-type semiconductor layer.

그런데, P형 반도체층의 상부에 P형 접촉층을 증착하는 경우에 P형 반도체층과 P형 접촉층 사이의 격자상수 부정합에 의해 P형 접촉층이 정상적으로 성장하지 않는 문제점을 수반한다.However, when the P-type contact layer is deposited on the P-type semiconductor layer, the P-type contact layer does not normally grow due to lattice mismatch between the P-type semiconductor layer and the P-type contact layer.

본 발명은 상기와 같은 문제점을 해결하기 위하여, P형 반도체층의 상부에 P형 접촉층을 증착하는 경우에 격자상수의 차이에도 불구하고 P형 접촉층을 평탄하게 증착할 수 있는 자외선 LED 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention provides an ultraviolet LED wafer capable of flatly depositing a P-type contact layer despite the difference in lattice constant when the P-type contact layer is deposited on the P- And a method for producing the same.

상기와 같은 본 발명의 목적은 자외선 LED 웨이퍼를 제조하는 방법에 있어서, 사파이어 기판의 상부에 버퍼층을 증착하는 단계, 상기 버퍼층의 상부에 N형 반도체층를 증착하는 단계, 상기 N형 반도체층의 상부에 발광층(emitting layer)을 증착하는 단계, 상기 발광층의 상부에 P형 반도체층을 증착하는 단계 및 상기 P형 반도체층의 상부에 P형 접촉층을 증착하는 단계를 포함하며, 상기 P형 접촉층을 증착하는 단계는 제1 결정결함농도를 가지는 제1층을 증착하는 단계와, 제2 결정결함농도를 가지는 제2층을 증착하는 단계를 포함하는 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법에 의해 달성된다.According to another aspect of the present invention, there is provided a method of manufacturing an ultraviolet LED wafer, comprising the steps of: depositing a buffer layer on a sapphire substrate; depositing an N-type semiconductor layer on the buffer layer; A method of manufacturing a light emitting device, comprising the steps of: depositing an emitting layer; depositing a P-type semiconductor layer on top of the light emitting layer; and depositing a P-type contact layer on top of the P- Wherein the depositing comprises depositing a first layer having a first crystal defect concentration and depositing a second layer having a second crystal defect concentration. do.

여기서, 상기 제1 결정결함농도는 상기 제2 결정결함농도에 비해 상대적으로 더 높을 수 있으며, 예를 들어 상기 제1 결정결함농도는 1ⅹ1020/㎠ 이상이며, 상기 제2 결정결함농도는 1ⅹ1020/㎠ 이하일 수 있다.Here, the first crystal defect concentration may be relatively higher than the second crystal defect concentration, for example, the first crystal defect concentration is 1 x 10 20 / cm 2 or more, and the second crystal defect concentration is 1 x 10 20 / Cm < 2 >.

한편, 상기 P 접촉층은 갈륨나이트라이드로 구성되며, 상기 P 접촉층을 증착하는 과정 중에 상기 제1층과 제2층은 성장속도, 성장온도, 두께 및 갈륨 소스와 마그네슘 소스의 공급량 중에 적어도 하나가 상이할 수 있다.The P-contact layer may be formed of gallium nitride. The P-contact layer may be formed by depositing at least one of a growth rate, a growth temperature, a thickness, and a supply amount of a gallium source and a magnesium source May be different.

예를 들어, 상기 제1층의 성장속도가 상기 제2층의 성장속도에 비해 상대적으로 더 빠를 수 있으며, 상기 제1층의 성장속도는 5Å/sec 이상이며, 상기 제2층의 성장속도는 1 Å/sec 내지 2Å/sec 일 수 있다.For example, the growth rate of the first layer may be relatively faster than the growth rate of the second layer, the growth rate of the first layer is greater than 5 A / sec, and the growth rate of the second layer is And can be from 1 A / sec to 2 A / sec.

또한, 상기 제1층의 성장온도가 상기 제2층의 성장온도에 비해 상대적으로 더 낮을 수 있으며, 상기 제1층의 성장온도는 800℃ 이하이며, 상기 제2층의 성장온도 1000℃이상일 수 있다.In addition, the growth temperature of the first layer may be relatively lower than the growth temperature of the second layer, the growth temperature of the first layer may be 800 ° C or less, and the growth temperature of the second layer may be 1000 ° C or more have.

나아가, 상기 제1층의 두께는 상기 제2층의 두께에 비해 상대적으로 더 얇을 수 있으며, 상기 제1층의 두께는 1 내지 50nm이며, 상기 제2층의 두께는 50nm 이상일 수 있다.Further, the thickness of the first layer may be relatively thin compared to the thickness of the second layer, the thickness of the first layer may be 1 to 50 nm, and the thickness of the second layer may be 50 nm or more.

한편, 상기 제1층의 갈륨 소스와 마그네슘 소스의 공급량이 상기 제2층의 갈륨 소스와 마그네슘 소스의 공급량에 비해 상대적으로 더 많을 수 있다.On the other hand, the supply amount of the gallium source and the magnesium source of the first layer may be relatively larger than the supply amount of the gallium source and the magnesium source of the second layer.

한편, 상기와 같은 본 발명의 목적은 사파이어 기판, 상기 사파이어 기판 상부에 증착되는 버퍼층, 상기 버퍼층 상부에 증착되는 N형 반도체층, 상기 N형 반도체층 상부에 증착되는 발광층(emitting layer), 상기 발광층 상부에 증착되는 P형 반도체층 및 상기 P형 반도체층 상부에 증착되며, 제1 결정결함농도를 가지는 제1층과 제2 결정결함농도를 가지는 제2층을 포함하는 P형 접촉층을 포함하는 것을 특징으로 하는 자외선 LED 웨이퍼에 의해 달성된다.It is another object of the present invention to provide a sapphire substrate, a buffer layer deposited on the sapphire substrate, an N-type semiconductor layer deposited on the buffer layer, an emitting layer deposited on the N-type semiconductor layer, And a P-type contact layer deposited on the P-type semiconductor layer and including a first layer having a first crystal defect concentration and a second layer having a second crystal defect concentration, the P- The present invention relates to an ultraviolet LED wafer.

여기서, 상기 제1 결정결함농도는 상기 제2 결정결함농도에 비해 상대적으로 더 높을 수 있으며, 상기 제1 결정결함농도는 1ⅹ1020/㎠ 이상이며, 상기 제2 결정결함농도는 1ⅹ1020/㎠ 이하일 수 있다.Here, the first crystal defect concentration may be relatively higher than the second crystal defect concentration, the first crystal defect concentration may be 1 x 10 20 / cm 2 or more, and the second crystal defect concentration may be 1 x 10 20 / .

한편, 상기 제1층의 두께는 상기 제2층의 두께에 비해 상대적으로 더 얇을 수 있으며, 상기 제1층의 두께는 1 내지 50nm이며, 상기 제2층의 두께는 50nm 이상일 수 있다.Meanwhile, the thickness of the first layer may be relatively thinner than the thickness of the second layer, the thickness of the first layer may be 1 to 50 nm, and the thickness of the second layer may be 50 nm or more.

전술한 구성을 가지는 본 발명에 따르면, P 접촉층을 증착하는 경우에 두 단계로 나누어 증착함으로써 고결정성 및 고전도도를 가지는 P 접촉층을 증착하는 것이 가능해진다.According to the present invention having the above-described constitution, in the case of depositing a P-contact layer, it is possible to deposit a P-contact layer having high crystallinity and high conductivity by depositing in two stages.

따라서, P형 전극와 P형 접촉층 사이의 접합성을 향상시켜 발광층으로 전류 주입 효율을 높일 수 있으며, 구동전압을 낮출 수 있다.Therefore, the junction between the P-type electrode and the P-type contact layer can be improved, the efficiency of current injection into the light emitting layer can be increased, and the driving voltage can be lowered.

또한, 자외선 LED 웨이퍼를 제작하는 경우에 P형 접촉층의 증착 불량율을 낮춰 칩 수율을 향상시킬 수 있다.Further, in the case of manufacturing an ultraviolet LED wafer, the deposition defect rate of the P-type contact layer can be lowered and the chip yield can be improved.

도 1은 종래 구조에 따른 자외선 LED 칩의 구조를 도시한 단면도,
도 2는 종래 구조에서 P형 반도체층의 상부에 P형 접촉층을 증착하는 과정을 도시한 개략도,
도 3은 도 2에서 P형 접촉층이 증착된 결과를 도시한 도면,
도 4는 본 발명의 일 실시예에 따른 자외선 LED 웨이퍼를 제조하는 방법을 순서대로 도시한 순서도,
도 5는 본 발명에 따른 제조방법에서 P형 접촉층의 제1층이 증착된 상태를 도시한 도면,
도 6은 도 5에서 제1층의 상부에 제2층이 증착되어 P형 접촉층이 증착된 상태를 도시한 도면이다.1 is a cross-sectional view showing a structure of an ultraviolet LED chip according to a conventional structure,
2 is a schematic view showing a process of depositing a P-type contact layer on top of a P-type semiconductor layer in a conventional structure,
FIG. 3 shows the result of deposition of a P-type contact layer in FIG. 2,
FIG. 4 is a flowchart illustrating a method of manufacturing an ultraviolet LED wafer according to an embodiment of the present invention,
5 is a view showing a state where a first layer of a P-type contact layer is deposited in the manufacturing method according to the present invention,
FIG. 6 is a view showing a state in which a second layer is deposited on the first layer and a P-type contact layer is deposited in FIG.

이하, 도면을 참조하여 본 발명의 실시예들에 따른 자외선 LED 웨이퍼에 대해서 상세하게 살펴보도록 한다.Hereinafter, an ultraviolet LED wafer according to embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 종래 구조에 따른 자외선 LED 칩(90)의 구조를 도시한 단면도이다.1 is a cross-sectional view showing a structure of an ultraviolet LED chip 90 according to a conventional structure.

도 1을 참조하면, 자외선 LED 칩(90)은 기판(10) 상부에 후술하는 각종 층이 증착되어 형성된다.Referring to FIG. 1, the ultraviolet LED chip 90 is formed on the substrate 10 by depositing various layers described later.

상기 기판(10)은 사파이어(sapphire), 실리콘카바이드(SiC), 갈륨나이트라이드(GaN), 실리콘(Si) 등이 사용될 수 있으며, 본 발명에서는 사파이어 기판(10)으로 설명한다. 상기 사파이어 기판(10)은 상대적으로 비용이 저렴하여 널리 사용된다.The substrate 10 may be formed of sapphire, silicon carbide (SiC), gallium nitride (GaN), silicon (Si), or the like. The sapphire substrate 10 is relatively inexpensive and widely used.

상기 사파이어 기판(10)의 상부에 각종 증을 증착시키는 경우에 MOCVD(Metal organic chemical vapor deposition) 장치를 이용하여 에피 방식으로 증착시킬 수 있다.When various deposits are deposited on the sapphire substrate 10, it can be deposited in an epitaxial manner by using a metal organic chemical vapor deposition (MOCVD) apparatus.

구체적으로, 상기 사파이어 기판(10)의 상부에 버퍼층(20)을 증착시킬 수 있다. 상기 버퍼층(20)은 알루미늄나이트라이드(AlN)로 구성될 수 있으며, 전술한 사파이어 기판(10)과 질화물계 에피층은 격자 부정합도가 크므로 결함 생성을 최소화하고 결함 전파를 억제하기 위하여 다단계 성장법을 이용하여 상기 버퍼층(20)이 증착될 수 있다. Specifically, the buffer layer 20 may be deposited on the sapphire substrate 10. The buffer layer 20 may be composed of aluminum nitride (AlN). Since the sapphire substrate 10 and the nitride-based epitaxial layer have a large lattice mismatch, the multi-level growth The buffer layer 20 may be deposited using a conventional method.

상기 버퍼층(20)의 상부에 순차적으로 N형 반도체층(30), 발광층(emitting layer)(40), P형 반도체층(50) 및 P형 접촉층(60)이 증착된다.An N-type semiconductor layer 30, an emitting layer 40, a P-type semiconductor layer 50, and a P-type contact layer 60 are sequentially deposited on the buffer layer 20.

상기 버퍼층(20) 상부에 증착되는 상기 N형 반도체층(30)은 알루미늄갈륨나이트라이드(AlxGaN)로 이루어질 수 있으며, 규소(Si)를 도핑하여 N형으로 구성된다.The N-type semiconductor layer 30 deposited on the buffer layer 20 may be made of aluminum gallium nitride (Al x GaN) and doped with silicon to form N-type layers.

상기 N형 반도체층(30)의 상부에 빛을 발광하는 발광층(emitting layer)(40)이 증착되며, 상기 발광층(40)은 알루미늄갈륨나이트라이드(AlyGaN)로 구성될 수 있다.An emitting layer 40 for emitting light is deposited on the N-type semiconductor layer 30 and the emitting layer 40 may be formed of aluminum gallium nitride (Al y GaN).

상기 발광층(40)의 상부에 증착되는 상기 P형 반도체층(50)은 알루미늄갈륨나이트라이드(AlzGaN)로 이루어질 수 있으며, 마그네슘(Mg)을 도핑하여 P형으로 구성된다.The P-type semiconductor layer 50 deposited on the light emitting layer 40 may be made of aluminum gallium nitride (Al z GaN) and doped with magnesium (Mg) to form a P-type semiconductor layer.

한편, 상기 P형 반도체층(50)의 상부에 P형 전극(70)을 직접 형성시키는 경우에 접촉저항이 매우 높아져서 효율이 떨어지게 된다. 따라서, 상기 P형 전극(70)을 형성하는 경우에 접촉저항을 낮추기 위하여 상기 P형 반도체층(50)의 상부에 P형 접촉층(60)을 증착한다.On the other hand, when the P-type electrode 70 is formed directly on the P-type semiconductor layer 50, the contact resistance becomes very high, and the efficiency becomes low. Accordingly, in the case of forming the P-type electrode 70, a P-type contact layer 60 is deposited on the P-type semiconductor layer 50 to lower the contact resistance.

상기 P형 접촉층(60)은 갈륨나이트라이드(GaN)에 마그네슘(Mg)을 도핑하여 P형으로 구성되며, 상기 P형 반도체층(50)의 상부에 형성되어 그 상부에 P형 전극(70)을 형성하는 경우에 접촉저항을 줄이는 역할을 하게 된다.The P-type contact layer 60 is formed on the P-type semiconductor layer 50 by doping magnesium (Mg) with gallium nitride (GaN). The P-type contact layer 60 is formed on the P- The contact resistance is reduced.

도 2는 종래 구조에서 상기 P형 반도체층(50)의 상부에 상기 P형 접촉층(60)을 증착하는 과정을 도시한 개략도이다.2 is a schematic view showing a process of depositing the P-type contact layer 60 on the P-type semiconductor layer 50 in a conventional structure.

도 2을 참조하면, 상기 P형 반도체층(50)의 상부에 상기 P형 접촉층(60)을 직접 증착하게 되면 격상 상수(lattice constant)의 차이에 의해 상기 P형 접촉층(60)은 상기 P형 반도체층(50)의 상부에 골고루 평탄하게 증착되지 못한다.Referring to FIG. 2, when the P-type contact layer 60 is directly deposited on the P-type semiconductor layer 50, the P-type contact layer 60 is formed by the difference in lattice constant, And is not evenly deposited on the top of the P-type semiconductor layer 50.

도 3은 도 2에서 상기 P형 접촉층(60)이 증착된 결과를 도시한 도면이다. 도 3의 (A)는 상기 P형 반도체층(50)을 옆에서 바라본 측면도, 도 3의 (B)는 상기 P형 접촉층(60)이 증착된 P형 반도체층(50)의 평면도이다.FIG. 3 is a view showing a result of depositing the P-type contact layer 60 in FIG. 3 (A) is a side view of the P-type semiconductor layer 50 viewed from the side, and FIG. 3 (B) is a plan view of the P-type semiconductor layer 50 on which the P-type contact layer 60 is deposited.

도 3을 참조하면, 상기 P형 접촉층(60)은 하부의 P형 반도체층(50)과의 격자 상수 차이를 극복하기 위하여 도트(dot) 또는 아일랜드(island) 형태로 성장된다. 즉, 상기 P형 접촉층(60)이 상기 P형 반도체층(50)의 상부를 골고루 덮으면서 평탄하게 증착하는 것이 아니라 도 3에 도시된 바와 같이 상기 P형 반도체층(50)의 일부에서만 상기 P형 접촉층(60)이 성장하게 된다. 결국, 상기 P형 접촉층(60)은 평탄하게 정상적으로 성장하지 못하게 되어 증착 불량에 해당하여 웨이퍼 수율을 떨어뜨리게 된다. 또한, 상기 P형 전극(70)와 P형 접촉층(60) 사이의 접합성을 떨어뜨려 발광층(40)으로 전달되는 전류 주입 효율을 낮추며, 구동전압을 올리게 된다. 따라서, 본 발명에서는 상기 P형 반도체층(50) 상부에 상기 P형 접촉층(60)을 증착하는 경우에 증착율을 높여 평탄하게 증착시킬 수 있는 방법에 대해서 살펴보기로 한다.Referring to FIG. 3, the P-type contact layer 60 is grown in the form of a dot or an island to overcome a difference in lattice constant with the underlying P-type semiconductor layer 50. That is, the P-type contact layer 60 may not be deposited uniformly while covering the upper portion of the P-type semiconductor layer 50, but may be formed only in a part of the P-type semiconductor layer 50 as shown in FIG. The P-type contact layer 60 is grown. As a result, the P-type contact layer 60 can not grow smoothly in a normal manner, resulting in defective deposition, thereby decreasing wafer yield. In addition, the bonding property between the P-type electrode 70 and the P-type contact layer 60 is lowered, the current injection efficiency to be transmitted to the light emitting layer 40 is lowered, and the driving voltage is increased. Accordingly, in the present invention, a method of depositing the P-type contact layer 60 on the P-type semiconductor layer 50 by increasing the deposition rate and performing flat deposition will be described.

도 4는 본 발명의 일 실시예에 따른 자외선 LED 웨이퍼를 제조하는 방법을 순서대로 도시한 순서도이다.4 is a flowchart illustrating a method of fabricating an ultraviolet LED wafer according to an embodiment of the present invention.

도 4를 참조하면, 본 발명에 따른 자외선 LED 웨이퍼를 제조하는 방법은 사파이어 기판(10)의 상부에 상기 버퍼층(20)을 증착하는 단계(S410), 상기 버퍼층(20)의 상부에 상기 N형 반도체층(30)을 증착하는 단계(S420), 상기 N형 반도체층(30)의 상부에 상기 발광층(emitting layer)(40)을 증착하는 단계(S430), 상기 발광층(40)의 상부에 상기 P형 반도체층(50)을 증착하는 단계(S440) 및 상기 P형 반도체층(50)의 상부에 상기 P형 접촉층(60)을 증착하는 단계(S450)를 포함하며, 상기 P형 접촉층(60)을 증착하는 단계는 제1 결정결함농도를 가지는 제1층(162)(도 5 참조)을 증착하는 단계(S452)와, 제2 결정결함농도를 가지는 제2층(164)(도 6 참조)을 증착하는 단계(S454)를 포함한다.Referring to FIG. 4, a method of manufacturing an ultraviolet LED wafer according to the present invention includes depositing the buffer layer 20 on a sapphire substrate 10 (S410) (S430) depositing a semiconductor layer 30 on the N-type semiconductor layer 30, depositing the light emitting layer 40 on the N-type semiconductor layer 30 in operation S430, (S440) depositing a P-type semiconductor layer (50) and depositing the P-type contact layer (60) on the P-type semiconductor layer (50) (S452) depositing a first layer 162 (see FIG. 5) having a first crystal defect concentration and depositing a second layer 164 having a second crystal defect concentration 6). ≪ / RTI >

따라서, 본 발명에서는 상기 P형 반도체층(50)의 상부에 상대적으로 성장속도가 빠르지만 결정결함농도가 높아 결정성이 낮은 소위 '세미 크리스탈(semi-crystal) 형태'의 제1층(162)을 비교적 얇은 두께로 증착한 다음, 상기 제1층(162)의 상부에 결정결함농도가 상대적으로 낮은 고결정성의 소위 '크리스탈(crystal) 형태'의 제2층(164)을 증착하게 된다.Accordingly, in the present invention, a first layer 162 of a so-called 'semi-crystal type' having a relatively high growth rate but a high crystal defect density and a low crystallinity is formed on the P-type semiconductor layer 50, And then a second crystal layer 164 of high crystallinity and having a relatively low concentration of crystal defects is deposited on the first layer 162. The second layer 164 is deposited on the first layer 162 in a relatively low thickness.

여기서 '결정결함농도(crystal defect density)'는 단위 면적당(㎠) 존재하는 결함의 개수를 의미하며, 예를 들어 결정결함농도가 1ⅹ1020/㎠ 이상인 경우에 결정성이 낮은 세미 크리스탈 타입으로 정의할 수 있으며, 결정결함농도가 1ⅹ1020/㎠ 이하인 경우에 결정성이 높은 크리스탈 타입으로 정의할 수 있다.Here, 'crystal defect density' means the number of defects existing per unit area (cm 2). For example, when the crystal defect density is 1 × 10 20 / cm 2 or more, it is defined as a semi-crystalline type having low crystallinity And can be defined as a crystal type having a high crystallinity when the crystal defect concentration is 1 × 10 20 / cm 2 or less.

이 경우, 상기 제1층(162)을 상대적으로 얇은 두께로 하여 상기 P형 반도체층(50)의 상면 전체를 덮도록 빠른 성장속도로 증착시켜 자외선 LED 웨이퍼의 생산효율(throughput)의 저하를 방지한다. 또한, 상기 제1층(162)의 상면에 고결정성의 제2층(164)을 상대적으로 두꺼운 두께로 증착시켜 고결정성 및 고전도도를 가지는 P형 접촉층(160)을 형성하는 것이 가능해진다. 결국, 본 발명에서는 상기 P형 전극(70)과 상기 P형 접촉층(60) 사이의 접합성을 향상시켜 상기 발광층(40)으로 전달되는 전류 주입 효율을 높일 수 있으며, 구동전압을 낮출 수 있다. 이하, 상기 P형 접촉층을 증착하는 단계를 구체적으로 살펴보기로 한다.In this case, the first layer 162 is formed to have a relatively thin thickness and is deposited at a high growth rate so as to cover the entire upper surface of the P-type semiconductor layer 50, thereby preventing the throughput of the ultraviolet LED wafer from being lowered do. In addition, it is possible to form a P-type contact layer 160 having a high crystallinity and high conductivity by depositing a second layer 164 of a high crystallinity on the top surface of the first layer 162 to a relatively thick thickness. As a result, in the present invention, the bonding efficiency between the P-type electrode 70 and the P-type contact layer 60 can be improved to increase current injection efficiency to be transmitted to the light emitting layer 40, and the driving voltage can be lowered. Hereinafter, the step of depositing the P-type contact layer will be described in detail.

도 5는 본 발명에 따른 제조방법에서 P형 접촉층(160)의 제1층(162)이 증착된 상태를 도시한 도면이고, 도 6은 도 5에서 상기 제1층(162)의 상부에 제2층(164)이 증착되어 P형 접촉층(160)이 증착된 상태를 도시한 도면이다.5 is a view showing a state in which the first layer 162 of the P-type contact layer 160 is deposited in the manufacturing method according to the present invention, and FIG. 6 is a cross- The second layer 164 is deposited and the P-type contact layer 160 is deposited.

도 5 및 도 6을 참조하면, 상기 P형 접촉층(160)은 갈륨나이트라이드로 구성되며, 상기 P형 접촉층(160)을 증착하는 과정 중에 상기 제1층(162)과 제2층(164)은 성장속도, 성장온도, 두께 및 갈륨소스 공급량 중에 적어도 하나가 상이할 수 있다.5 and 6, the P-type contact layer 160 is formed of gallium nitride. During the deposition of the P-type contact layer 160, the first layer 162 and the second layer 164 may differ in at least one of growth rate, growth temperature, thickness, and gallium source supply.

구체적으로, 상기 제1층(162)을 증착하는 경우에 갈륨 소스로 'TMGa(Trimethygallium)'를 사용할 수 있으며, 마그네슘 소스로 'CP2Mg'를 사용할 수 있다.Specifically, 'TMGa (Trimethygallium)' may be used as a gallium source when depositing the first layer 162, and 'CP 2 Mg' may be used as a magnesium source.

상기 제1층(162)을 증착하는 경우와 상기 제2층(164)을 증착하는 경우에 사용되는 갈륨 소스와 마그네슘 소스의 공급량을 비교해보면 상기 제1층(162)을 증착하는 경우에 공급되는 갈륨 소스와 마그네슘 소스의 공급량이 상기 제2층(164)에 비해 상대적으로 더 많으며, 예를 들어 대략 5배 내지 20배 정도 높게 된다. 또한, 상기 제1층(162)을 증착하는 경우에 성장온도는 대략 800℃ 이하로 결정될 수 있다.The supply amount of the gallium source and the magnesium source used when the first layer 162 is deposited and when the second layer 164 is deposited are supplied when the first layer 162 is deposited The supply amount of the gallium source and the magnesium source is relatively higher than that of the second layer 164, for example, about 5 to 20 times higher. In addition, in the case of depositing the first layer 162, the growth temperature may be determined to be about 800 DEG C or less.

전술한 조건에서 상기 제1층(162)을 증착시키는 경우에 상기 제1층(162)은 대략 5Å/sec 이상의 빠른 성장속도를 갖게 되지만, 제1 결정결함농도는 1ⅹ1020/㎠ 이상으로 비교적 높은 결함농도를 가지게 된다. 이 경우, 상기 제1층(162)은 대략 1 내지 50nm의 두께를 가질 때까지 증착된다. 즉, 상기 제1층(162)은 후술하는 제2층(164)에 비해 상대적으로 높은 결함농도를 가지게 되지만, 빠른 속도로 얇은 두께를 가지면서 상기 P형 반도체층(50)의 상면을 모두 덮도록 증착시키게 된다. In the case of depositing the first layer 162 under the above-described conditions, the first layer 162 has a rapid growth rate of about 5 Å / sec or more, but the first crystal defect concentration is relatively higher than 1 × 10 20 / Defect density. In this case, the first layer 162 is deposited until it has a thickness of approximately 1 to 50 nm. That is, although the first layer 162 has a relatively high defect density as compared with the second layer 164 described later, the first layer 162 covers the entire upper surface of the P-type semiconductor layer 50 at a high speed, Respectively.

한편, 상기 제2층(164)은 마찬가지로 갈륨 소스로 'TMGa(Trimethygallium)'를 사용할 수 있으며, 마그네슘 소스로 'CP2Mg'를 사용할 수 있다. 또한, 상기 제21층(164)을 증착하는 경우에 성장온도는 대략 1000℃ 이상으로 결정될 수 있다.Meanwhile, 'TMGa (Trimethygallium)' may be used as the gallium source in the second layer 164, and 'CP 2 Mg' may be used as the magnesium source. In addition, in the case of depositing the twenty-first layer 164, the growth temperature may be determined to be about 1000 ° C or more.

전술한 조건에서 상기 제2층(164)을 증착시키는 경우에 상기 제2층(164)은 대략 1 Å/sec 내지 2Å/sec의 느린 성장속도를 갖게 되지만, 제2 결정결함농도는 1ⅹ1020/㎠ 이하로 비교적 낮은 결함농도의 고결정성을 가지게 된다. 이 경우, 상기 제2층(164)은 대략 50nm 이상의 두께를 가질 때까지 증착될 수 있으며, 바람직하게 대략 100nm 이상의 두께를 가질 때까지 증착될 수 있다. 즉, 상기 제2층(162)은 상기 제1층(162)의 상면에 상대적으로 낮은 결함농도를 가지면서 느린 속도로 제1층(162)에 비해 두꺼운 두께를 가지도록 증착시키게 된다. The second layer 164 has a slow growth rate of about 1 A / sec to 2 A / sec when the second layer 164 is deposited under the above-described conditions, but the second crystal defect concentration is 1 x 10 < 20 > / sec. Cm < 2 > or less. In this case, the second layer 164 can be deposited until it has a thickness of about 50 nm or more, preferably about 100 nm or more. That is, the second layer 162 has a relatively low defect concentration on the top surface of the first layer 162 and is deposited at a slow rate to have a thicker thickness than the first layer 162.

결과적으로, 상기 제1층(162)의 상기 제1 결정결함농도는 상기 제2층(164)의 제2 결정결함농도에 비해 상대적으로 더 높을 수 있으며, 예를 들어 상기 제1 결정결함농도는 1ⅹ1020/㎠ 이상이며, 상기 제2 결정결함농도는 1ⅹ1020/㎠ 이하일 수 있다. 또한, 상기 제1층(162)의 성장속도가 상기 제2층(164)의 성장속도에 비해 상대적으로 더 빠를 수 있으며, 예를 들어 상기 제1층(162)의 성장속도는 5Å/sec 이상이며, 상기 제2층(164)의 성장속도는 대략 1 Å/sec 내지 2Å/sec일 수 있다. 나아가, 상기 제1층(162)의 두께는 상기 제2층(164)의 두께에 비해 상대적으로 더 얇을 수 있으며, 예를 들어 상기 제1층(162)은 대략 1 내지 50nm의 두께를 가지며 상기 제2층(164)의 두께는 대략 50nm 이상의 두께를 가질 수 있다.As a result, the first crystal defect concentration of the first layer 162 may be relatively higher than the second crystal defect concentration of the second layer 164, for example, Lt; 2 > / cm < 2 >, and the concentration of the second crystal defects may be 1 x 10 < 20 > In addition, the growth rate of the first layer 162 may be relatively higher than the growth rate of the second layer 164, for example, the growth rate of the first layer 162 may be 5 Å / sec or more And the growth rate of the second layer 164 may be about 1 A / sec to 2 A / sec. Further, the thickness of the first layer 162 may be relatively thin compared to the thickness of the second layer 164, for example, the first layer 162 may have a thickness of approximately 1 to 50 nm, The thickness of the second layer 164 may have a thickness of about 50 nm or more.

본 발명에서는 상기 P형 반도체층(50)의 상부에 상대적으로 성장속도가 빠르지만 결정결함농도가 높아 결정성이 낮은 제1층(162)을 비교적 얇은 두께로 증착한 다음, 상기 제1층(162)의 상부에 결정결함농도가 상대적으로 낮은 고결정성의 제2층(164)을 증착하게 된다. 이 경우, 상기 제1층(162)을 상대적으로 얇은 두께로 하여 상기 P형 반도체층(50)의 상면 전체를 골고루 덮도록 빠른 성장속도로 증착시켜 자외선 LED 웨이퍼의 생산효율(throughput)의 저하를 방지한다. 또한, 상기 제1층(162)의 상면에 고결정성의 제2층(164)을 상대적으로 두꺼운 두께로 증착시켜 고결정성 및 고전도도를 가지는 P형 접촉층(160)을 형성하는 것이 가능해진다. 결국, 본 발명에서는 상기 P형 전극(70)과 상기 P형 접촉층(60) 사이의 접합성을 향상시켜 상기 발광층(40)으로 전달되는 전류 주입 효율을 높일 수 있으며, 구동전압을 낮출 수 있다.In the present invention, the first layer (162) having a relatively low crystallinity is deposited on the P-type semiconductor layer (50) at a relatively high growth rate but high crystal defect density, and then the first layer A high crystallinity second layer 164 with a relatively low crystal defect concentration is deposited on top of the second layer 164. In this case, the first layer 162 is formed to have a relatively thin thickness and is deposited at a high growth rate so as to cover the entire upper surface of the P-type semiconductor layer 50 uniformly, thereby reducing the throughput of the ultraviolet LED wafer prevent. In addition, it is possible to form a P-type contact layer 160 having a high crystallinity and high conductivity by depositing a second layer 164 of a high crystallinity on the top surface of the first layer 162 to a relatively thick thickness. As a result, in the present invention, the bonding efficiency between the P-type electrode 70 and the P-type contact layer 60 can be improved to increase current injection efficiency to be transmitted to the light emitting layer 40, and the driving voltage can be lowered.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. You can do it. It is therefore to be understood that the modified embodiments are included in the technical scope of the present invention if they basically include elements of the claims of the present invention.

10...사파이어 기판
20...버퍼층
30...N형 반도체층
40...발광층
50...P형 반도체층
60...P형 접촉층
70...P형 전극
100...자외선 LED 웨이퍼10 ... sapphire substrate
20 ... buffer layer
30 ... N-type semiconductor layer
40 ... light emitting layer
50 ... P-type semiconductor layer
60 ... P-type contact layer
70 ... P-type electrode
100 ... ultraviolet LED wafer

Claims (16)

자외선 LED 웨이퍼를 제조하는 방법에 있어서,
사파이어 기판의 상부에 버퍼층을 증착하는 단계;
상기 버퍼층의 상부에 N형 반도체층를 증착하는 단계;
상기 N형 반도체층의 상부에 발광층(emitting layer)을 증착하는 단계;
상기 발광층의 상부에 P형 반도체층을 증착하는 단계; 및
상기 P형 반도체층의 상부에 P형 접촉층을 증착하는 단계;를 포함하며,
상기 P형 접촉층을 증착하는 단계는 제1 결정결함농도를 가지는 제1층을 증착하는 단계와, 제2 결정결함농도를 가지는 제2층을 증착하는 단계를 포함하고,
상기 제1 결정결함농도는 상기 제2 결정결함농도에 비해 상대적으로 더 높으며, 상기 P형 접촉층은 알루미늄갈륨나이트라이드 또는 갈륨나이트라이드로 구성되며, 상기 P형 접촉층을 증착하는 과정 중에 상기 제1층과 제2층은 성장속도, 성장온도, 두께 및 갈륨 소스와 마그네슘 소스의 공급량 중에 적어도 하나가 상이하고, 상기 제1층의 성장속도가 상기 제2층의 성장속도에 비해 상대적으로 더 빠른 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.A method of manufacturing an ultraviolet LED wafer,
Depositing a buffer layer on top of the sapphire substrate;
Depositing an N-type semiconductor layer on top of the buffer layer;
Depositing an emitting layer on the N-type semiconductor layer;
Depositing a P-type semiconductor layer on the light emitting layer; And
And depositing a P-type contact layer on top of the P-type semiconductor layer,
Wherein depositing the P-type contact layer comprises depositing a first layer having a first crystal defect concentration and depositing a second layer having a second crystal defect concentration,
The first crystal defect concentration is relatively higher than the second crystal defect concentration, and the P-type contact layer is made of aluminum gallium nitride or gallium nitride. During the deposition of the P-type contact layer, Wherein the first layer and the second layer differ in at least one of a growth rate, a growth temperature, a thickness, and a supply amount of a gallium source and a magnesium source, and the growth rate of the first layer is relatively faster than the growth rate of the second layer ≪ / RTI > 삭제delete 제1항에 있어서,
상기 제1 결정결함농도는 1ⅹ1020/㎠ 이상이며, 상기 제2 결정결함농도는 1ⅹ1020/㎠ 이하인 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.The method according to claim 1,
Wherein the first crystal defect concentration is 1 x 10 20 / cm 2 or more and the second crystal defect concentration is 1 x 10 20 / cm 2 or less. 삭제delete 삭제delete 제1항에 있어서,
상기 제1층의 성장속도는 5Å/sec 이상이며, 상기 제2층의 성장속도는 1 Å/sec 내지 2Å/sec 인 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.The method according to claim 1,
Wherein the growth rate of the first layer is 5 Å / sec or more, and the growth rate of the second layer is 1 Å / sec to 2 Å / sec. 제1항에 있어서,
상기 제1층의 성장온도가 상기 제2층의 성장온도에 비해 상대적으로 더 낮은 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.The method according to claim 1,
Wherein the growth temperature of the first layer is lower than the growth temperature of the second layer. 제7항에 있어서,
상기 제1층의 성장온도는 800℃ 이하이며, 상기 제2층의 성장온도 1000℃이상인 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.8. The method of claim 7,
Wherein the growth temperature of the first layer is 800 DEG C or less and the growth temperature of the second layer is 1000 DEG C or more. 제1항에 있어서,
상기 제1층의 두께는 상기 제2층의 두께에 비해 상대적으로 더 얇은 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.The method according to claim 1,
Wherein the thickness of the first layer is relatively thinner than the thickness of the second layer. 제9항에 있어서,
상기 제1층의 두께는 1 내지 50nm이며, 상기 제2층의 두께는 50nm 이상인 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.10. The method of claim 9,
Wherein the thickness of the first layer is 1 to 50 nm and the thickness of the second layer is 50 nm or more. 제1항에 있어서,
상기 제1층의 갈륨 소스와 마그네슘 소스의 공급량이 상기 제2층의 갈륨 소스와 마그네슘 소스의 공급량에 비해 상대적으로 더 많은 것을 특징으로 하는 자외선 LED 웨이퍼의 제조방법.The method according to claim 1,
Wherein the supply amount of the gallium source and the magnesium source of the first layer is higher than the supply amount of the gallium source and the magnesium source of the second layer. 사파이어 기판;
상기 사파이어 기판 상부에 증착되는 버퍼층;
상기 버퍼층 상부에 증착되는 N형 반도체층;
상기 N형 반도체층 상부에 증착되는 발광층(emitting layer);
상기 발광층 상부에 증착되는 P형 반도체층; 및
상기 P형 반도체층 상부에 증착되며, 제1 결정결함농도를 가지는 제1층과 제2 결정결함농도를 가지는 제2층을 포함하는 P형 접촉층;을 포함하고,
상기 제1 결정결함농도는 상기 제2 결정결함농도에 비해 상대적으로 더 높으며, 상기 제1층의 두께는 상기 제2층의 두께에 비해 상대적으로 더 얇은 것을 특징으로 하는 자외선 LED 웨이퍼.Sapphire substrate;
A buffer layer deposited on the sapphire substrate;
An N-type semiconductor layer deposited on the buffer layer;
An emitting layer deposited on the N-type semiconductor layer;
A P-type semiconductor layer deposited on the light emitting layer; And
And a P-type contact layer deposited on the P-type semiconductor layer, the P-type contact layer including a first layer having a first crystal defect concentration and a second layer having a second crystal defect concentration,
Wherein the first crystal defect concentration is relatively higher than the second crystal defect concentration and the thickness of the first layer is relatively thin compared to the thickness of the second layer. 삭제delete 제12항에 있어서,
상기 제1 결정결함농도는 1ⅹ1020/㎠ 이상이며, 상기 제2 결정결함농도는 1ⅹ1020/㎠ 이하인 것을 특징으로 하는 자외선 LED 웨이퍼.13. The method of claim 12,
Wherein the first crystal defect concentration is 1 x 10 20 / cm 2 or more and the second crystal defect concentration is 1 x 10 20 / cm 2 or less. 삭제delete 제12항에 있어서,
상기 제1층의 두께는 1 내지 50nm이며, 상기 제2층의 두께는 50nm 이상인 것을 특징으로 하는 자외선 LED 웨이퍼.
13. The method of claim 12,
Wherein the thickness of the first layer is 1 to 50 nm and the thickness of the second layer is 50 nm or more.
KR1020160146593A 2016-11-04 2016-11-04 UV LED wafer and manufacturing method thereof KR101911079B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160146593A KR101911079B1 (en) 2016-11-04 2016-11-04 UV LED wafer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160146593A KR101911079B1 (en) 2016-11-04 2016-11-04 UV LED wafer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20180049993A KR20180049993A (en) 2018-05-14
KR101911079B1 true KR101911079B1 (en) 2019-01-14

Family

ID=62187853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146593A KR101911079B1 (en) 2016-11-04 2016-11-04 UV LED wafer and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101911079B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006970A (en) * 2003-07-31 2004-01-08 Toyoda Gosei Co Ltd Group iii nitride semiconductor light emitting element
JP2015079999A (en) 2015-01-29 2015-04-23 株式会社東芝 Semiconductor light-emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006970A (en) * 2003-07-31 2004-01-08 Toyoda Gosei Co Ltd Group iii nitride semiconductor light emitting element
JP2015079999A (en) 2015-01-29 2015-04-23 株式会社東芝 Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20180049993A (en) 2018-05-14

Similar Documents

Publication Publication Date Title
TWI639251B (en) Manufacturing method of npn-type nitride semiconductor light-emitting element and npn-type nitride semiconductor light-emitting element
KR102232546B1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US8536565B2 (en) Nitride-based light-emitting device
KR100689975B1 (en) Ternary nitride-based buffer layer of a nitride-based light-emitting device and a method for manufacturing the same
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
WO2014073139A1 (en) Ultraviolet semiconductor light emitting element and method for manufacturing same
KR101294518B1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof
JP2002319702A (en) Method of manufacturing nitride semiconductor element and nitride semiconductor element
JP2009510729A (en) Method for producing an indium gallium aluminum nitride thin film on a silicon substrate
JP5073624B2 (en) Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device
JP2008277714A (en) METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT EMITTING DIODE
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2008034444A (en) Group iii nitride semiconductor light emitting device, method of manufacturing same, and lamp
JP2009283620A (en) Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp
KR20140132524A (en) substrate having hetero-structure, nitride semiconductor light emitting device using the same and method for manufacturing the same
US8679881B1 (en) Growth method for reducing defect density of gallium nitride
CN101728244A (en) Method for blocking dislocation defects of semiconductor
KR100728132B1 (en) Light-emitting diode using current spreading layer
KR101911079B1 (en) UV LED wafer and manufacturing method thereof
KR20090030652A (en) A nitride based light emitting device
KR100814920B1 (en) Vertically structured gan type semiconductor light emitting device and method of manufacturing the same
KR100809226B1 (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR100834698B1 (en) Method of forming gan layer and gan substrate manufactured using the same
KR101239856B1 (en) Light-emitting diode and Method of manufacturing the same
KR100646571B1 (en) High efficiency light emitting device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right