KR101892789B1

KR101892789B1 - Ptc 디바이스

Info

Publication number: KR101892789B1
Application number: KR1020147009423A
Authority: KR
Inventors: 히사시 우스이
Original assignee: 타이코 일렉트로닉스 저팬 지.케이.
Priority date: 2011-09-15
Filing date: 2012-09-14
Publication date: 2018-08-28
Also published as: WO2013039227A1; KR20140067107A; CN103918040B; JP6124793B2; CN103918040A; JPWO2013039227A1

Abstract

본 발명은, 기판에 접속하기 위하여 형성하는 땜납 접속부의 전기적 접속이 불량하게 될 가능성을 가급적 저감시킨 PTC 디바이스를 제공한다. 층상 PTC 요소 및 그 양측 표면 상에 각각 배치된 제1 층상 전극 및 제2 층상 전극을 갖고 이루어지는 PTC 유닛, 및 각 층상 전극의 외측에 위치하는 절연층을 갖는 PTC 소자를 갖고 이루어지는 PTC 디바이스에 있어서, PTC 소자는, 제1 단부 및 제2 단부를 갖고, 제1 단부에서, 그 각 모서리 부분에 제1 사분원통형 오목부를 갖고, 또한, 제2 단부에서, 그 모서리 부분에 제2 사분원통형 오목부를 가지며, 각 제1 사분원통형 오목부는, 제1 층상 전극에 전기적으로 접속된 제1 캐스털레이션 전극을 갖고, 또한, 각 제2 사분원통형 오목부는, 제2 층상 전극에 접속된 제2 캐스털레이션 전극을 갖는다.

Description

PTC 디바이스{POSITIVE TEMPERATURE COEFFICIENT(PTC) DEVICE}

본 발명은 PTC 디바이스, 상세하게는 표면 실장형의 PTC 디바이스에 관한 것이다.

예를 들어, PTC 디바이스는, 회로 보호 소자로서 다양한 전기 장치에서 사용되며, 전기 장치의 보호 회로를 구성하고 있다. 그러한 PTC 디바이스는, 보호 회로를 갖는 보호 회로 기판에 배치된다. 그 경우, 배치의 편의를 고려하여, 표면 실장형의 PTC 디바이스가 종종 사용된다.

표면 실장형의 PTC 디바이스는, 그 전극이 보호 회로 기판 상에 설치한 탭 또는 패드 상에 위치하도록 적재되고, 납땜에 의하여 전기적으로 접속함으로써, 보호 회로 기판 상에 형성한 보호 회로에 배치된다.

그러한 PTC 디바이스를 도 1에 사시도로 모식적으로 도시한다. 도시한 PTC 디바이스(10)는 그것을 구성하는 PTC 소자(11)를 갖고 이루어진다. PTC 소자(11)는 PTC 요소 및 그 양측 표면 상에 각각 배치된 층상 전극, 및 각 층상 전극의 외측에 위치하는 절연층을 갖고 이루어진다. 도 1에서는, 이들 구성 요소를 도시하지 않고, PTC 소자(11)로서 일체로 나타내고 있다.

PTC 소자(11)는 양측 단부에서 측방 단부면에 반원통형 오목 부분(12 및 14)을 갖고, 반원통형 오목 부분의 표면에 측방 금속층 부분(예를 들어 도전성 금속 도금층)(16 및 18)을 갖는다. 한편, PTC 소자(11)는 그 상면 및 하면 각각의 양단부에도 단부 금속층 부분(예를 들어 도전성 금속 도금층)(20, 22 및 24, 26)을 갖는다. 측방 금속층 부분(16 및 18)은 그 상단부 및 하단부에서 단부 금속층 부분(20, 22 및 24, 26)과 일체로 이어지고, 이들이 소위 캐스털레이션(castellation) 전극(20+16+22 및 24+18+26)을 구성하고 있다.

또한, 도시한 형태에서는, 캐스털레이션 전극은, PTC 소자(11)의 상면 및 하면의 양쪽에 금속층 부분을 갖지만, 일반적으로 캐스털레이션 전극은, PTC 소자의 상면 및 하면 중 한쪽 양단부에 단부 금속층 부분을 가져도 된다(즉, 다른 한쪽 면의 단부에 단부 금속층 부분을 갖지 않아도 됨). 따라서, 캐스털레이션 전극은, PTC 디바이스의 상면 및 하면 중 적어도 한쪽 면의 양단부에 단부 금속층 부분을 갖는다.

도시하고 있지는 않지만, 이러한 PTC 디바이스에 있어서, 한쪽 캐스털레이션 전극은, PTC 디바이스 내에 위치하는 PTC 소자의 한쪽 전극에 전기적으로 접속되고, 다른 한쪽 캐스털레이션 전극은, PTC 소자의 다른 한쪽 전극에 전기적으로 접속되어 있다. 이러한 PTC 디바이스는, 예를 들어 하기 특허문헌 1에 개시되어 있다.

이러한 PTC 디바이스의 기판에의 실장은, 기판 상에 설치한 패드 상에 솔더 크림을 인쇄에 의하여 도포하고, 도포된 솔더 크림 부분을 개재하여 패드 상에 PTC 디바이스의 하면에 위치하는 캐스털레이션 전극의 단부 금속층 부분(예를 들어(22))이 위치하도록, PTC 디바이스를 배치하고, 그와 같이 PTC 디바이스가 배치된 기판을 리플로우로(爐)에 넣어 땜납을 용융·고화시킴으로써 실시한다. 이와 같이 납땜에 의하여 PTC 디바이스를 기판 상에 실장한 모습을, 단면도로 모식적으로 도 2에 도시한다.

도 2에는, 기판(28) 상에 실장된 도 1의 PTC 디바이스(10)를 그 선 X-X를 포함하는 수직면으로 절단한 단면도로 도시한다. 또한, 도 2에서는, 도 1의 PTC 디바이스의 우측의 단부만을 도시하고, 캐스털레이션 전극은, 용이하게 이해할 수 있도록, 그 두께를 과장하여 도시하고 있다. 기판 상의 패드(30)와 캐스털레이션 전극의 단부 금속층 부분(22) 사이에는, 납땜에 의하여 땜납 접속부(32)가 형성되고, 이들을 일체로 결합함과 아울러 전기적으로 접속하고 있다. 리플로우로에서 용융된 땜납은, 반원통형 오목 부분 상에도 젖어 올라가, 그대로 고화되어 캐스털레이션 전극의 측방 금속층 부분(16) 상에도 땜납 부분(34)이 필릿부로서 존재하며, 이것이 땜납 접속부(32)와 일체로 되어 있다.

미국 특허 제6377467호 명세서

상술한 바와 같이 PTC 디바이스를 납땜한 기판을 사용하고 있으면, PTC 디바이스와 기판 사이의 전기적 접속이 불량하게 된다는 문제점을 깨달았다. 보다 구체적으로는, 단부 금속층 부분(22)과 패드(30) 사이에서 땜납 접속부(32)의 일부분이 박리되는 경우가 있고, 그 결과, 이들 사이의 전기적 접속이 불충분하게 되는 것을 깨달았다. 따라서, 본 발명이 해결하고자 과제는, 그러한 전기적 접속이 불량하게 될 가능성을 가급적으로 저감시키는 데 있다.

상술한 전기적 접속이 불량하게 되는 기판에 대하여 상세하게 검토한 바, 땜납 접속부(32)에 있어서 균열이 발생하거나, 또는 땜납 접속부가 단부 금속층 부분(22) 및/또는 측방 금속층 부분(16)으로부터의 땜납 접속부(32)의 일부분의 박리의 발생이 보이는 것을 알 수 있었다.

이러한 현상을 더 검토하니, PTC 디바이스가 작동하는 경우에, 그 온도가 상승하여 PTC 요소가 팽창하고, 그 후, PTC 요소의 온도가 저하되어 수축하여 원래의 형상으로 복귀된다는, 팽창·수축이라는 과정을 거친다. 또한, 기판을 갖는 전기 장치의 환경(예를 들어 자동차의 실내)이 온도 상승·온도 강하를 반복하는 경우에도, PTC 요소가 팽창·수축이라는 과정을 반복한다.

PTC 요소가 팽창·수축을 반복하면, 그 체적 변화에 의하여 응력이 발생하고, 그러한 응력에 의하여, 균열·박리 등의 발생을 초래할 가능성이 큰 점에 귀착하였다. 특히, 상술한 바와 같이 PTC 디바이스의 측방에 반원통형 오목부를 갖는 경우, 팽창·수축에 의하여 발생하는 응력이 그 부분에 응력이 집중되는 경향이 있으며, 그 결과, 균열·박리 등의 현상이 일어나기 쉽다는 판단에 이르렀다. 따라서, 그와 같이 응력이 집중되는 것을 억제함으로써, 보다 상세하게는, 응력이 집중될 가능성이 있는 개소를 증가시킴으로써, 그러한 개소 각각에 집중되는 응력의 총량을 줄임으로써, 균열·박리 등의 발생을 억제할 수 있어, 전기적 접속의 불량의 발생의 가능성을 저감시킬 수 있다는 생각에 이르렀다.

상술한 생각에 기초하여, 발명자가, 응력의 집중의 억제에 대하여 예의 검토한 결과, 응력이 집중될 가능성이 있는 개소를, PTC 디바이스의 양측 측방의 2개소로 형성하는 것이 아니라, PTC 디바이스의 모서리 부분으로 함으로써, 즉, 4개소로 형성함으로써, 전기적 접속의 불량의 가능성이 줄어든다는 생각에 이르렀다.

따라서, 제1 요지에 있어서, 본 발명은 PTC 디바이스를 제공하고,

이 PTC 디바이스는,

층상 PTC 요소 및 그 양측 표면 상에 각각 배치된 제1 층상 전극 및 제2 층상 전극을 갖고 이루어지는 PTC 유닛, 및 각 층상 전극의 외측에(즉, PTC 유닛의 외측에) 위치하는 절연층을 갖는 (층상의) PTC 소자를 갖고 이루어지고,

PTC 소자는, 제1 단부 및 제2 단부를 갖고, 제1 단부에서, 그 각 모서리 부분에 제1 사분원통형 오목부를 갖고, 또한, 제2 단부에서, 그 모서리 부분에 제2 사분원통형 오목부를 가지며,

각 제1 사분원통형 오목부는, 제1 층상 전극에 전기적으로 접속된 제1 캐스털레이션 전극을 갖고, 또한, 각 제2 사분원통형 오목부는, 제2 층상 전극에 접속된 제2 캐스털레이션 전극을 갖는

것을 특징으로 한다.

일 실시 형태에서는, 이 PTC 디바이스는, 제1 사분원통형 오목부 및 제2 사분원통형 오목부 외에, 상기 설명한 반원통형 오목부를 제1 단부 및 제2 단부에 더 가져도 된다.

상술한 제1 요지의 PTC 디바이스는, 바람직한 일 실시 형태에 있어서, PTC 요소 및 그 양측 표면 상에 배치된 층상 전극을 갖고 이루어지는 PTC 유닛이 복수, 절연층을 개재하여 적층되어 있어도 된다.

즉, 제2 요지에 있어서, 본 발명은 다른 PTC 디바이스를 제공하고,

이 PTC 디바이스는,

복수의 층상 PTC 요소 및 각 PTC 요소의 양측 표면 상에 각각 배치된 제1 층상 전극 및 제2 층상 전극을 갖고 이루어지는 복수의 PTC 유닛, 및 이들 PTC 유닛을 사이에 끼워 이격하도록 PTC 유닛 사이에 배치된 절연층이 적층된 적층체로서의 PTC 소자를 갖고 이루어지고,

PTC 소자는, 제1 단부 및 제2 단부를 가지며,

PTC 소자는, 제1 단부에서, 그 각 모서리 부분에 제1 사분원통형 오목부를 갖고, 또한, 제2 단부에서, 그 모서리 부분에 제2 사분원통형 오목부를 갖고,

각 제1 사분원통형 오목부는, 각 PTC 요소의 제1 층상 전극에 전기적으로 접속된 제1 캐스털레이션 전극을 갖고, 또한, 각 제2 사분원통형 오목부는, 제2 층상 전극에 접속된 제2 캐스털레이션 전극을 갖는

것을 특징으로 한다.

일 실시 형태에서는, 이 PTC 디바이스는, 제1 사분원통형 오목부 및 제2 사분원통형 오목부 외에, PTC 소자 적층체의 제1 단부 및 제2 단부에 상기 설명한 반원통형 오목부를 더 가져도 된다.

본 발명의 PTC 디바이스에서는, PTC 소자 또는 PTC 소자 적층체의 모서리 부분에 사분원통형 오목부를 갖고, 그 부분에 캐스털레이션 전극이 배치되어 있으므로, PTC 요소의 팽창·수축에 의하여 발생하는 응력이 집중되기 쉬운 개소가 적어도 4개소 존재하게 되며, 그 결과, 캐스털레이션 전극 1개당 작용하는 응력의 총량을 적게 할 수 있으므로, PTC 디바이스와의 전기적 접속에 기능하는 땜납 접속부의 전기적 접속이 불량하게 될 가능성을 가급적 저감시킬 수 있다.

도 1은 종래의 PTC 디바이스의 사시도를 모식적으로 도시한다.
도 2는 종래의 PTC 디바이스를 기판에 실장한 상태를 모식적으로 도시한다.
도 3은 본 발명의 PTC 디바이스의 평면도를 모식적으로 도시한다.
도 4는 본 발명의 PTC 디바이스의 다른 형태의 평면도를 모식적으로 도시한다.
도 5는 단일한 PTC 유닛을 갖는 본 발명의 PTC 디바이스의 (도 4의 선 Y-Y를 따른) 단면을 모식적으로 도시한다.
도 6은 복수의 PTC 유닛을 갖는 본 발명의 PTC 디바이스의 (도 4의 선 Y-Y를 따른) 단면을 모식적으로 도시한다.
도 7은 도 3에 도시하는 본 발명의 PTC 디바이스의 사시도를 모식적으로 도시한다.
도 8은 본 발명의 PTC 디바이스의 제조법을 설명하기 위하여 압착체의 평면도를 모식적으로 도시한다.

본 발명의 PTC 디바이스를 기판에 실장할 시에, 기판에 대향하는 면이 상향으로 되도록 PTC 디바이스를 적재했을 경우(도 1에 있어서 화살표 A의 방향에서 보았을 경우에 상당)의 평면도를 도 3에, 또한, 사시도를 도 7에 모식적으로 도시한다. 따라서, 도 1 및 도 2의 PTC 디바이스의 하면(38)은, 도 3 및 도 7에서는 상면(38)으로 된다. 도시한 형태에서는, PTC 디바이스(10)는 PTC 소자(11)를 갖고 이루어지고, PTC 소자는, 제1 단부(42) 및 제2 단부(44)를 갖고 이루어진다.

PTC 소자는, 제1 사분원통형 오목부(도 3 참조)(36) 또는 제1 사분원통형 오목부(도 7 참조)(36)를, 및 제2 사분원통형 오목부(도 3 참조)(37) 또는 제2 사분원통형 오목부(도 7 참조)(37)를 절결한, 전체적으로(즉, 절결 부분이 없다고 했을 경우에) 도 3의 평면도에서는 직사각형 형상을, 또한, 도 7의 사시도에서는 직육면체 형상을 갖는다. 이 사분원형 부분(또는 사분원통형 오목부)(36 및 37)은 PTC 디바이스를 구성하는 PTC 소자(10)가 사분원통형 오목부를 4개의 모서리 부분에 절결부로서 갖는 것에 유래한다.

보다 상세하게는, PTC 소자(11)는 제1 단부(42)에 있어서, 2개의 제1 사분원통형부(36)를 갖고, 제2 단부(44)에 있어서, 2개의 제1 사분원통형부(37)를 갖는다. 다른 형태에서는, 2개의 제1 또는 제2 사분원통형부(36 및/또는 37) 사이에, 도 1에 도시한 바와 같은 반원통형 오목부(12)를 가져도 된다.

또한, 사분원통형 오목부(36)는 원통의 4분의 1의 형상(따라서, 도 3에서는 사분원의 형상)을 갖는 것이 특히 바람직하다. 그러나, PTC 소자(11)는 그 4개의 모서리 부분이 절결되어 있는 한, 사분원의 형상 대신에 다른 절결 형상을 가져도 된다. 평면도에 있어서, 절결 형상이 직각삼각형 형상이어도 되고, 4분의 1의 타원의 형상이어도 된다.

도시한 PTC 디바이스(10)는 PTC 소자(11)의 각 제1 사분원통형 오목부(36)를 규정하는 측면(40) 상에 측방 금속층 부분(16)을 갖고, 그 측면의 한쪽 단부(도 7에 도시하는 형태에서는 상단부(46))에서 단부 금속 도금층 부분(22)을 가지며, 이들 금속층 부분은 일체로 접속되어, 제1 캐스털레이션 전극(50)을 구성한다. 또한, PTC 디바이스(10)는 PTC 소자(11)의 각 제2 사분원통형 오목부(37)를 규정하는 측면(41) 상에 측방 금속층 부분(17)을 갖고, 그 측면의 한쪽 단부(도 7에 도시하는 형태에서는 상단부(47))에서 단부 금속층 부분(23)을 가지며, 이들 금속층 부분은 일체로 접속되어, 제2 캐스털레이션 전극(52)을 구성한다.

캐스털레이션 전극의 측방 금속층은, 오목부를 규정하는 측면의 전체면에 걸쳐 연장되며, 단부 금속층 부분(22 및/또는 23)은 도 3에 도시한 바와 같이 원환 형상이어도 되고, 다른 형태에서는, 도 4에 도시한 바와 같이 직사각형 형상(단, 사분원형에 대응하는 절결부를 가짐)이어도 된다.

또한, 측면(40) 및/또는 측면(41)은 다른 한쪽 단부(도 7에 도시하는 형태에서는 하단부(48))에서도, 단부 금속층 부분(20)(도 7에서, 예를 들어 전방측의 것을 파선으로 나타냄)을 가져도 되고, 이들 3개의 금속층 부분(즉, 한쪽 단부(46) 상의 단부 금속층 부분(22 또는 23), 측면 상의 측방 금속층 부분(16 또는 17) 및 다른 한쪽 단부(48) 상의 단부 금속층 부분(20))이 제1 및/또는 제2 캐스털레이션 전극을 구성해도 된다. 도시하고 있지는 않으나, 제1 캐스털레이션 전극(50)은 PTC 소자를 구성하는 하나 또는 복수의 PTC 요소의 주표면 상에 배치된 제1 층상 전극에 전기적으로 접속되고, 또한, 제2 캐스털레이션 전극(52)은 PTC 소자를 구성하는 하나 또는 복수의 PTC 요소의 주표면 상에 배치된 제2 층상 전극에 전기적으로 접속되어 있다.

또한, 캐스털레이션 전극은, 그 전체를 도전성 금속에 의한 도금 처리에 의하여 형성해도 된다. 그 경우, 캐스털레이션 전극을 형성하는 부분 이외의 부분을 마스킹한 후에 도전성 금속(예를 들어 구리, 니켈, 주석 등)의 도금 처리하고, 그 후, 마스킹을 제거함으로써 캐스털레이션 전극을 형성할 수 있다. 이 경우, 측방 금속층 부분 및 단부 금속층 부분은 모두 도금층에 의하여 구성된다.

다른 실시 형태에서는, 단부 금속층 부분은, 금속박 및 그 위에 형성한 도금층이어도 된다. 이 경우, 후술하는 바와 같이 PTC 소자의 최외층으로서의 절연층을 형성하는 절연성 수지 시트 상에 금속박을 중첩시킨 압착체를 형성하고, 에칭에 의하여 소정 개소의 금속박을 남긴 후에, 도금 처리함으로써, 그러한 단부 금속층 부분을 형성할 수 있다. 이 형태에서도, 측방 금속층 부분은 도금층에 의하여 구성된다.

또한, 다른 형태에서는, 상술한 바와 같이 형성한, 도금층에 의하여 구성되는 캐스털레이션 전극 또는 금속박 및 그 위의 도금층에 의하여 구성되는 캐스털레이션 전극의 최외층 상에 내식성이 우수한 금속층을 도금 처리에 의하여 더 형성해도 된다. 예를 들어 최외층이 구리로 구성되어 있는 경우에, 니켈, 이어서 주석의 도금층을, 또는 니켈, 이어서 금의 도금층을 그 위에 중첩시키는 것이 바람직하다.

도 5에, 본 발명의 PTC 디바이스를 도 4의 선 Y-Y를 따라 절단했을 경우에 나타나는 단면을 모식적으로 도시한다. 도시한 PTC 소자(10)는 층상 PTC 요소(54) 및 그 양측 표면 상에 각각 배치된 제1 층상 전극(56) 및 제2 층상 전극(58)을 갖고 이루어지는 PTC 유닛(60), 및 각 층상 전극의 외측에(즉, PTC 유닛의 외측에) 위치하는 제1 절연층(62) 및 제2 절연층(64)을 갖는, 전체적으로 층상의 PTC 소자(66)를 갖고 이루어진다. PTC 소자(66)는 제1 단부(42) 및 제2 단부를 갖고, 제1 단부에서, 그 각 모서리 부분에 제1 사분원통형 오목부(36)를 가지며, 또한, 제2 단부에서, 그 모서리 부분에 제2 사분원통형 오목부(37)를 갖는다.

또한, 층상 PTC 요소, 그 양측에 위치하는 층상 전극(통상, 금속박) 및 절연층을 갖고 이루어지는 PTC 유닛은 주지의 부재이며, 예를 들어 상기 특허문헌에도 개시되어 있으므로 상세한 설명은 생략한다.

도시한 바와 같이, 제1 사분원통형 오목부를 규정하는 측면(40) 상에 제1 층상 전극(56)에 그 단부(68)에서 전기적으로 접속된 제1 캐스털레이션 전극(50)이 형성되고, 또한, 각 제2 사분원통형 오목부(37)를 규정하는 측면(41) 상에 제2 층상 전극(58)에 그 단부(70)에서 전기적으로 접속된 제2 캐스털레이션 전극(52)이 형성되어 있다.

용이하게 이해할 수 있도록, 도시한 형태에서는, 각 캐스털레이션 전극은, 측방 금속층 부분(72)(도 1의 도면 부호 (16) 또는 (18)에 대응), 및 PTC 소자(66)의 상면 및 하면 각각의 양단부에 위치하는 단부 금속층 부분(74(도 1의 도면 부호 (20) 또는 (24)에 대응) 및 76(도 1의 (22) 또는 (26)에 대응))에 의하여 구성되어 있다. 이러한 금속층 부분은, 후술하는 바와 같이 효율적인 제조의 관점에서, 금속 도금층인 것이 바람직하다.

도 6에, 본 발명의 다른 실시 형태의 PTC 디바이스를, 도 3과 마찬가지로 절단했을 경우에 나타나는 단면을 모식적으로 도시한다. 도시한 형태에서는, 복수의 예로서 2개의 층상 PTC 요소(78 및 80), 및 각 PTC 요소의 양측 표면 상에 각각 배치된 제1 층상 전극(82 및 84) 및 제2 층상 전극(86 및 88)을 갖고 이루어지는 2개의 PTC 유닛(90 및 92)을 갖고 이루어진다. 이들 PTC 유닛은, 그 양측에 절연층이 위치하도록, 절연층(94, 96 및 98)에 의하여 끼워져, 이들 사이에 배치되어 있다. 이들 절연층 및 그 사이에 배치된 PTC 유닛이 적층되어 적층체로서의 PTC 소자가 형성되어 있다.

도 5의 형태와 마찬가지로, PTC 소자는, 제1 단부(42) 및 제2 단부(44)를 갖고, 이들 단부에는, 제1 사분원통형부(36) 및 제2 사분원통형부(37)를 가지며, 이들을 규정하는 측면 상에 제1 캐스털레이션 전극(50) 및 제2 캐스털레이션 전극(52)이 형성되어 있다. 도시한 형태에서는, 제1 층상 전극(82 및 84)은 그 단부에서 제1 캐스털레이션 전극(50)에 전기적으로 접속되고, 또한, 제2 층상 전극(86 및 88)은 제2 캐스털레이션 전극(52)에 전기적으로 접속되어 있다.

도 6에 도시한 형태에서는, PTC 유닛이 둘 적층되어 있지만, PTC 유닛이 절연층에 의하여 끼워지도록, 보다 많은 PTC 유닛을 적층해도 된다. 이 경우, 각 PTC 유닛의 한쪽 층상 전극이 제1 캐스털레이션 전극에 접속되고, 다른 한쪽 층상 전극이 제2 캐스털레이션 전극에 접속되도록 구성함으로써, PTC 유닛이 병렬로 접속된 디바이스를 구성할 수 있다.

예를 들어, 본 발명의 PTC 디바이스는, 다음과 같이 하여 제조할 수 있다. 최초에, 중합체 PTC 조성물을 압출 성형함으로써 얻어지는 중합체 PTC 시트의 양측 주표면에, 층상 전극을 구성하게 되는 금속층(예를 들어 금속박)에 압착하거나, 또는 중합체 PTC 조성물과 금속층을 동시 압출함으로써, PTC 시트가 금속층에 끼워진 상태의 적층체를 얻는다. 이어서, 얻어진 적층체를 에칭 처리하여, 금속층의 일부분(도 5 또는 도 6의 부분(100)에 대응하는 개소)을 제거하고, 그 후, 양측에 절연층을 구성하게 되는 절연성 수지 시트(예를 들어 프리프레그 시트)를 중첩시키고, 또한, 필요에 따라 외측에 도전성 금속박(예를 들어 구리박)을 중첩시키고, 이들을 일체로 압착하여 압착체를 얻는다.

그 후, 도 8에 도시한 바와 같이, 압착체의 소정의 개소에 원통형의 구멍이 형성되도록 천공한다. 그리고, 천공한 압착체 전체에 대하여 일괄적으로 구리 도금 처리를 실시하고, 그 후, 상면 및 하면의 단부 금속층 부분에 대응하는 부분 및 천공함으로써 형성되는 원통형 오목부만 마스킹하고, 그 이외의 금속 부분을 에칭 처리한다. 그 후, 마스킹을 제거하고, 상면 및 하면의 단부 금속층 부분에 대응하는 부분(22 또는 23)(각각, 90°의 부채꼴 형상 부분(104)을 절결한 직사각형)이 4개 집합하여 규정되는 하나의 보다 큰 직사각형의 도금층(106) 및 천공함으로써 형성되는 원통형 오목부의 측면 상의 도금층을 형성한다. 이와 같이 형성한 압착체(102)를 모식적인 평면도로 도 8에 도시하였다. 또한, 이와 같이 형성되는, 상면 및 하면의 단부 금속층 부분(22 또는 23)에 대응하는 부분은, 구리박 및 그 위에 형성된 구리 도금층에 의하여 구성되는데, 예를 들어 도 5, 도 6 및 도 7에 있어서는, 이들을 일체물로서 나타내고 있다. 그 후, 필요에 따라, 압착체(102)를 금속 도금 처리(예를 들어 니켈, 주석의 도금 처리)해도 된다.

또한, 천공함으로써, PTC 요소 상에 배치된 층상 금속의 두께 부분이 원통형 오목부의 측면부에 노출되게 되고, 그러한 측면부가 도금 처리되어 측면에 캐스털레이션 전극의 측방 금속 도금층이 형성되므로, 층상 금속의 단부가 측방 금속 도금층에 전기적으로 접속되게 된다.

이와 같이 도금 처리가 끝난 압착체(102)를 세로 방향의 분할선(110) 및 가로 방향의 분할선(112)을 따라 절단함으로써, 개개의 본 발명의 PTC 디바이스(10)를 얻을 수 있다. 이와 같이 PTC 디바이스가 가로·세로로 서로 인접한 상태의 압착체를 형성하고, 그 후, 분할함으로써, PTC 디바이스를 효율적으로 제조할 수 있다.

사분원통형 오목부를 PTC 소자의 소정의 개소에 형성하는 것을 제외하고, 상술한 바와 같은 압착체의 형성, 천공 및 도금 처리 등에 의하여, 도 5 및 도 6에 도시한 바와 같이, PTC 소자의 층상 전극이 캐스털레이션 전극에 전기적으로 접속된 구조를 갖는 PTC 디바이스를 제조하는 방법은 기본적으로는 기지이며, 예를 들어 상기 특허문헌 1 등을 참조할 수 있다.

또한, 본 발명의 PTC 디바이스는, PTC 요소가 경질인 경우에 특히 효과적이다. 즉, PTC 요소를 구성하는 도전성 중합체 조성물이 비교적 경질의 중합체를 포함하여 이루어지는 경우, 예를 들어 폴리불화비닐리덴 수지(PVDF)를 포함하는 경우, 보다 연질의 수지(예를 들어 폴리에틸렌)와 비교하여, PTC 요소의 팽창·수축에 의하여 발생하는 응력을 완화하기 어려우므로, PTC 디바이스에 있어서 사분원통형 오목부를 형성하고, 거기에 캐스털레이션 전극을 형성하는 것이 유효하다.

10: PTC 디바이스
11: PTC 소자
12, 14: 반원통형 오목 부분
16, 18: 측방 금속층 부분
20, 22, 24, 26: 단부 금속층 부분
28: 기판
30: 패드
32: 땜납 접속부
34: 땜납 부분
36: 제1 사분원통형 오목부
37: 제2 사분원통형 오목부
40, 41: 측면
42: 제1 단부
44: 제2 단부
46: 한쪽 단부
48: 다른 한쪽 단부
50: 제1 캐스털레이션 전극
52: 제2 캐스털레이션 전극
54: 층상 PTC 요소
56: 제1 층상 전극
58: 제2 층상 전극
60: PTC 유닛
62: 제1 절연층
64: 제2 절연층
66: PTC 소자
68: 제1 층상 전극의 단부
70: 제2 층상 전극의 단부
72: 측방 금속층 부분
74, 76: 단부 금속층 부분
78, 80: 층상 PTC 요소
82, 84: 제1 층상 전극
86, 88: 제2 층상 전극
90, 92: PTC 유닛
94, 96, 98: 절연층
100: 금속층의 일부분
102: 압착체
104: 부채꼴 형상 부분
106: 보다 큰 직사각형의 도금층

Claims

층상 PTC 요소 및 그 양측 표면 상에 각각 배치된 제1 층상 전극 및 제2 층상 전극을 포함하는 PTC 유닛, 및 각 층상 전극의 외측에 위치하는 절연층을 포함하는 PTC 소자를 포함하는 PTC 디바이스로서,
PTC 소자는 제1 단부 및 제2 단부를 갖고, 상기 제1 단부의 각각의 모서리 부분에서의 제1 사분원통형 오목부와, 상기 제2 단부의 각각의 모서리 부분에서의 제2 사분원통형 오목부와, 제1 사분원통형 오목부들 사이의 제1 반원통형 오목부와, 제2 사분원통형 오목부들 사이의 제2 반원통형 오목부를 가지며,
제1 사분원통형 오목부들 및 제1 반원통형 오목부의 각각은 제1 층상 전극에 전기적으로 접속된 제1 캐스털레이션 전극을 갖고, 제2 사분원통형 오목부들 및 제2 반원통형 오목부의 각각은 제2 층상 전극에 접속된 제2 캐스털레이션 전극을 갖는 것을 특징으로 하는 PTC 디바이스.
복수의 층상 PTC 요소 및 각 PTC 요소의 양측 표면 상에 각각 배치된 제1 층상 전극 및 제2 층상 전극을 포함하는 복수의 PTC 유닛, 및 이들 PTC 유닛을 사이에 끼워 이격하도록 PTC 유닛 사이에 배치된 절연층이 적층된 적층체로서의 PTC 소자를 포함하고,
PTC 소자는 제1 단부 및 제2 단부를 가지며,
PTC 소자는 상기 제1 단부의 각각의 모서리 부분에서의 제1 사분원통형 오목부와, 상기 제2 단부의 각각의 모서리 부분에서의 제2 사분원통형 오목부와, 제1 사분원통형 오목부들 사이의 제1 반원통형 오목부와, 제2 사분원통형 오목부들 사이의 제2 반원통형 오목부를 갖고,
제1 사분원통형 오목부들 및 제1 반원통형 오목부의 각각은 각 PTC 요소의 제1 층상 전극에 전기적으로 접속된 제1 캐스털레이션 전극을 갖고, 제2 사분원통형 오목부들 및 제2 반원통형 오목부의 각각은 제2 층상 전극에 접속된 제2 캐스털레이션 전극을 갖는 것을 특징으로 하는 PTC 디바이스.
제1항 또는 제2항에 있어서,
각 캐스털레이션 전극은, 사분원통형 오목부를 규정하는 측면에 형성한 측방 금속층 부분 및 PTC 소자의 한쪽 주표면의 단부 상으로 연장되는 단부 금속층 부분을 갖는 것을 특징으로 하는 PTC 디바이스.
제3항에 있어서,
단부 금속층 부분은, 금속박 부분 및 그 위에 형성된 금속 도금층 부분을 포함하는 것을 특징으로 하는 PTC 디바이스.
제3항에 있어서,
측방 금속층 부분은, 금속 도금층으로 형성되는 것을 특징으로 하는 PTC 디바이스.
제1항 또는 제2항에 있어서,
층상 PTC 요소는, 폴리불화비닐리덴을 포함하는 도전성 중합체 조성물로 형성되는 것을 특징으로 하는 PTC 디바이스.