KR101886017B1 - 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 - Google Patents
개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 Download PDFInfo
- Publication number
- KR101886017B1 KR101886017B1 KR1020180049521A KR20180049521A KR101886017B1 KR 101886017 B1 KR101886017 B1 KR 101886017B1 KR 1020180049521 A KR1020180049521 A KR 1020180049521A KR 20180049521 A KR20180049521 A KR 20180049521A KR 101886017 B1 KR101886017 B1 KR 101886017B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- supporting substrate
- type
- active layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 238000000605 extraction Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
본 발명의 일 실시예에 따르는 발광다이오드는 n형 반도체 상부에 형성되던 n형 전극과 와이어를 제거함으로써 광추출 효율을 증가시키는 것을 목적으로 한다.
상기 발광다이오드의 구성은 n형 반도체층; 상기 n형 반도체층 하면에 형성되는 활성층; 상기 활성층 하면에 형성되는 p형 반도체층; 상기 활성층, p형 반도체층을 관통하되, 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 적어도 하나의 제 1 연결기둥; 상기 p형 반도체층의 하면에서, 상기 p형 반도체층과 전기적으로 절연된 채 상기 제 1 연결기둥과 전기적으로 접촉하는 도전성 지지기판; 상기 지지기판의 하부 일면에서, 상기 지지기판, 제 1 연결기둥을 통해 n형 반도체층과 전기적으로 접촉하는 n형 전극; 및 상기 지지기판의 하부 타면에서, 상기 지지기판을 관통하여 상기 p형반도체층과 전기적으로 연결되는 한편, 상기 지지기판과 전기적으로 절연된 p형 전극;을 포함한다.
상기 발광다이오드의 구성은 n형 반도체층; 상기 n형 반도체층 하면에 형성되는 활성층; 상기 활성층 하면에 형성되는 p형 반도체층; 상기 활성층, p형 반도체층을 관통하되, 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 적어도 하나의 제 1 연결기둥; 상기 p형 반도체층의 하면에서, 상기 p형 반도체층과 전기적으로 절연된 채 상기 제 1 연결기둥과 전기적으로 접촉하는 도전성 지지기판; 상기 지지기판의 하부 일면에서, 상기 지지기판, 제 1 연결기둥을 통해 n형 반도체층과 전기적으로 접촉하는 n형 전극; 및 상기 지지기판의 하부 타면에서, 상기 지지기판을 관통하여 상기 p형반도체층과 전기적으로 연결되는 한편, 상기 지지기판과 전기적으로 절연된 p형 전극;을 포함한다.
Description
본 발명의 실시예들은 발광다이오드 및 그 제조방법에 관한 것으로서, 보다 상세하게는 광추출 효율을 향상시키기 위한 발광다이오드 및 그 제조방법에 관한 것이다.
일반적으로 발광다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다. 발광다이오드는 저전압으로 고효율의 광을 발생시키므로 에너지 절감 효과가 뛰어나며, 최근 들어 발광다이오드의 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품, 각종 자동화 기기 등 산업 전반에 걸쳐 사용되고 있다.
최근 질화물반도체를 이용한 발광다이오드는 활성층으로 사용되는 질화갈륨-인듐(InXGa1-XN)은 그 밴드 갭(band gap)의 범위가 넓어서 인듐의 조성에 따라 가시광의 전 영역에서의 발광이 가능한 물질로 알려져 있다. 상기 발광다이오드는 전광판, 표시소자, 백라이트용의 소자, 전구 등 그 응용영역이 매우 넓으며 점차 응용의 범위가 확대, 증가되는 추세에 있어 고품위의 발광다이오드의 개발이 매우 중요하다.
도 1 은 종래기술에 따르는 발광다이오드의 개략적인 단면도이다.
상기 발광다이오드는 p형 반도체층(30) 상부에 다중 양자 우물 구조의 활성층(20)과 n형 반도체층(10)이 순차적으로 적층되어 형성된 발광 구조층과, 상기 발광 구조층 상부에 형성된 n형 전극(70)과, 상기 발광 구조층 하부에 형성된 본딩 금속(40)과, 상기 본딩 금속(40) 하부에 형성된 도전성 지지기판(50)과, 상기 도전성 지지기판(50) 하부의 p형 전극(60)으로 구성된다.
이때, 하나의 외부 인출 리드로부터 전압을 전달하는 와이어(w)가 상기 n형 전극(70)의 상부에 본딩되어 있다. 그리고 p형 전극(60)은 다른 하나의 외부 인출 리드와 연결되어 전압을 인가받을 수 있다.
상기와 같은 발광다이오드의 동작을 설명하면 다음과 같다.
n형 전극(70) 및 p형 전극(60)을 통하여 전압을 가하면 n형 반도체층(10) 및 p형 반도체층(30)으로부터 전자 및 정공이 활성층(20)으로 흘러 들어가 전자-정공의 재결합이 일어나면서 발광을 하게 된다. 이 활성층(20)으로부터 발광된 광은 활성층(20)의 아래, 위로 진행하게 된다. 위로 진행된 광은 p형 반도체층(30)을 통하여 외부로 방출되고, 아래로 진행된 광의 일부분은 발광다이오드 칩 외부로 빠져나가고, 일부분은 본딩금속의 상부에 배치되는 반사 박막(미도시)에 의해 반사될 수 있다.
이때, 상기 발광다이오드는 발광다이오드의 상부와 하부에 각각 전극을 구비하는 수직 구조로 제조되어 기존 구조의 발광다이오드에 비하여 수직으로 전류가 흐름으로써 동작전압이 적고 열방출을 효과적으로 할 수 있다.
게다가, 상기 발광다이오드는 사파이어 기판을 제거하였기 때문에 상기 활성층(20)에서 발생한 광이 수평형 구조가 포함하는 사파이어 기판 내부에서 전반사되거나 흡수될 확률이 없어짐으로써, 결과적으로 수평형 구조보다 광 추출 효율의 증가를 기대할 수 있다.
여기서, 추출 효율(Extraction Effiency)은 발광다이오드에 주입된 전자와 발광다이오드 밖으로 방출되는 광자의 비에 의하여 결정되며 추출 효율이 높을수록 밝은 발광다이오드를 의미한다. 상기 추출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광다이오드를 설계할 때 세심한 주의가 필요하다.
그러나 상부의 n형 전극(70)과 와이어(w)가 일부 광을 흡수하여 광 추출 효율에 문제를 가져다 줄 수 있었는바 이하 도 2를 통해 상세히 검토해본다.
도 2는 종래기술에 따르는 발광다이오드의 상부 평면도이다.
상기 도면을 보면, n형 반도체층(10)의 상부로 와이어(w)와 n형 전극(70)이 배치되어 있는 것을 볼 수 있다.
상기 와이어(w)는 n형 반도체층(10)의 상부면에 복수의 사각형이 집합한 구조로 배치되어 있다. 그리고 상기 n형 전극(70)은 상기 와이어(w)의 가장자리에서 마주보는 위치에 2개가 형성될 수 있다.
이렇듯, n형 반도체층(10)의 상부면에서 상기 와이어(w)와 n형 전극(70)이 차지하는 면적은 상당하다.
이때, 상기 활성층에서 발광된 빛은 n형 반도체층(10)의 상부로 방출되어 나오게 되는데 450nm의 파장이 가장 많이 방출된다. 그런데, 상기 n형 전극(70)과 와이어(w)는 금속으로 형성되는 것으로, 상기 450nm의 파장을 잘 흡수하는 성질이 있다. 따라서, 상부로 방출된 광의 일부가 상기 n형 전극(70)과 와이어(w)에 흡수되어 상기 발광다이오드의 광 추출효율이 떨어지게 될 수 있는 것이다.
따라서 위와 같은 문제를 해결하기 위하여 본 발명의 실시예들은 n형 반도체층의 상부에 배치되던 n형 전극을 지지기판의 하부에 배치하고, 와이어를 제거함으로써 광 추출 효율을 높이는 데에 목적이 있다.
또한, 본 발명의 다른 목적 및 특징들은 후술되는 발명을 실시하기 위한 구체적 내용 및 특허청구범위에서 설명될 것이다.
이와 같은 본 발명의 해결 과제를 달성하기 위하여, 본 발명의 일 실시예에 따르는 발광다이오드는 n형 반도체층; 상기 n형 반도체층 하면에 형성되는 활성층; 상기 활성층 하면에 형성되는 p형 반도체층; 상기 활성층, p형 반도체층을 관통하되, 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 적어도 하나의 제 1 연결기둥; 상기 p형 반도체층의 하면에서, 상기 p형 반도체층과 전기적으로 절연된 채 상기 제 1 연결기둥과 전기적으로 접촉하는 도전성 지지기판; 상기 지지기판의 하부 일면에서, 상기 지지기판, 제 1 연결기둥을 통해 n형 반도체층과 전기적으로 접촉하는 n형 전극; 및 상기 지지기판의 하부 타면에서, 상기 지지기판을 관통하여 상기 p형반도체층과 전기적으로 연결되는 한편, 상기 지지기판과 전기적으로 절연된 p형 전극;을 포함하는 것을 특징으로 한다.
한편, 본 발명의 또 다른 실시예에 따르는 발광다이오드는 n형 반도체층; 상기 n형 반도체층 하면에 형성되는 활성층; 상기 활성층 하면에 형성되는 p형 반도체층; 상기 p형 반도체층 하면에서 상기 p형 반도체층과 전기적으로 접촉하는 도전성 지지기판; 상기 지지기판 하부 일면에서, 상기 지지기판을 통해 상기 p형 반도체층과 전기적으로 연결되는 p형 전극; 및 상기 지지기판 하부 타면에서, 상기 활성층, p형 반도체층 및 지지기판을 관통하되 상기 활성층, p형 반도체층 및 지지기판과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 n형 전극;을 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따르는 발광다이오드 제조방법은 n형 반도체층, 활성층, p형 반도체층을 순차적으로 적층시키는 단계; 상기 활성층, p형 반도체층을 관통하되 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 적어도 하나의 제 1 연결기둥을 형성하는 단계; 상기 제 1 연결기둥과 전기적으로 접촉하되, 상기 p형 반도체층과 전기적으로 절연된 도전성 지지기판을 상기 p형 반도체층의 상면에 형성하는 단계; 상기 지지기판 상부 일면에서, 상기 지지기판 및 제 1 연결기둥을 통하여 상기 n형 반도체층과 전기적으로 연결되는 n형 전극을 형성하는 단계; 및 상기 지지기판 상부 타면에서, 상기 지지기판을 관통하여 상기 p형 반도체층과 전기적으로 연결되되, 상기 지지기판과 전기적으로 절연된 p형 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
한편, 또 다른 실시예에 따르는 발광다이오드 제조방법은 n형 반도체층, 활성층, p형 반도체층, 도전성 지지기판을 순차적으로 적층하는 단계; 상기 지지기판 상부 일면에서, 상기 지지기판을 통해 상기 p형 반도체층과 전기적으로 연결되는 p형 전극을 형성하는 단계; 및 상기 지지기판 상부 타면에서, 상기 활성층, p형 반도체층 및 지지기판을 관통하되, 상기 활성층, p형 반도체층 및 지지기판과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 n형 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명의 적어도 하나의 실시예에 관련된 발광다이오드 및 그 제조방법은,
n형 반도체층의 상부에 배치되던 n형 전극을 지지기판의 하부에 배치하고, 와이어를 제거함으로써 발광면적을 줄여 광 추출 효율을 높일 수 있다.
와이어를 제거함으로써, 발광다이오드를 포함한 발광소자 패키지 제작시 와이어 본딩 공정을 줄여 공정시간을 단축시키고 비용을 감축시킬 수 있다.
도 1 은 종래기술에 따르는 발광다이오드의 개략적인 단면도이다.
도 2는 종래기술에 따르는 발광다이오드의 상부 평면도이다.
도 3은 본 발명의 제 1 실시예에 따르는 발광다이오드의 사시도이다.
도 4a는 도 3의 I~I'를 절단한 단면도이다.
도 4b는 도 3에서 Ⅱ방향으로 바라본 배면도이다.
도 4c는 도 3에서 Ⅲ방향으로 바라본 상면도이다.
도 5a내지 도 5g는 본 발명의 제 1 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
도 6a는 본 발명의 제 2 실시예에 따르는 발광다이오드의 단면도이다.
도 6b는 본 발명의 제 2 실시예에 따르는 발광다이오드의 배면도이다.
도 7a내지 도 7e는 본 발명의 제 2 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
도 2는 종래기술에 따르는 발광다이오드의 상부 평면도이다.
도 3은 본 발명의 제 1 실시예에 따르는 발광다이오드의 사시도이다.
도 4a는 도 3의 I~I'를 절단한 단면도이다.
도 4b는 도 3에서 Ⅱ방향으로 바라본 배면도이다.
도 4c는 도 3에서 Ⅲ방향으로 바라본 상면도이다.
도 5a내지 도 5g는 본 발명의 제 1 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
도 6a는 본 발명의 제 2 실시예에 따르는 발광다이오드의 단면도이다.
도 6b는 본 발명의 제 2 실시예에 따르는 발광다이오드의 배면도이다.
도 7a내지 도 7e는 본 발명의 제 2 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
이하, 본 발명의 실시예들에 따르는 발광다이오드 및 그 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
본 명세서에서는 서로 다른 실시예라도 동일, 유사한 구성에 대해서는 동일, 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, 본 명세서에 첨부된 도면의 구성요소들은 설명의 편의를 위해 확대 또는 축소되어 도시되어 있을수 있음이 고려되어야 한다.
도 3은 본 발명의 제 1 실시예에 따르는 발광다이오드의 사시도이다.
제 1 실시예에 따르는 발광다이오드(100)는, n형 반도체층(110), 상기 n형 반도체층(110) 하면의 활성층(120), 상기 활성층(120) 하면의 p형 반도체층(130), 상기 p형 반도체층(130) 하면의 도전성 지지기판(150), 상기 지지기판(150)을 상기 p형 반도체층(130)에 본딩시키는 본딩 금속(140), 상기 지지기판(150)의 하부에서 일면에 형성되는 절연막(180), 상기 지지기판(150)의 하부이면서 상기 절연막(180)과 중첩한 영역에 형성되는 p형 전극(160) 및 상기 지지기판(150) 하부에서 타면에 형성되어 상기 지지기판(150)과 접촉하는 n형 전극(170)으로 구성될 수 있다.
상기 n형 반도체층(110) 및 p형 반도체층(130)은 이에 제한되는 것은 아니나, 예를 들면 GaN계 반도체, ZnO계 반도체, GaAs계 반도체, GaP계 반도체, 또는 GaAsP계 반도체와 같은 반도체 물질을 포함할 수 있다. 그리고 이 외에도, III-V족 반도체, II-VI족 반도체 및 Si로 이루어진 군으로부터 적절히 선택될 수 있다.
이때, 상기 반도체층은 상술한 반도체에 각각의 도전형을 고려하여 n형 불순물 또는 p형 불순물로 도핑됨에 따라 n형 반도체층(110)과 p형 반도체층(130)으로 형성될 수 있다.
상기 활성층(120)은 발광을 활성화시키는 층으로서, p형 반도체층(130) 및 n형 반도체층(110)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 이용하여 형성한다. 예를 들어, n형 반도체층(110) 및 p형 반도체층(130)이 GaN계 화합물 반도체인 경우, GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 이용하여 활성층(120)을 형성할 수 있다.
이때, 활성층(120)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광다이오드(100)는 활성층(120)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다.
그리고 상기 p형 반도체층(130) 하부에는 본딩 금속(140)이 형성될 수 있다. 상기 본딩 금속(140)은 하부의 지지기판(150)과 상부의 p형 반도체층(130)을 본딩해주는 역할을 한다.
한편, 도면에 도시되지는 않았으나, 상기 본딩 금속(140)의 상부에 오믹접촉전극(미도시) 및 반사박막(미도시)이 적층될 수 있다.
상기 오믹접촉전극(미도시)은 p형 반도체층(130)과 오믹(Ohmic)접촉을 형성하여 전류를 수직 방향으로 원활하게 도통시킬 수 있다. 그리고 상기 반사박막(미도시)은 발광다이오드(100)의 상면으로 향하는 유효 휘도를 향상시키기 위한 것으로서 반사율이 높은 금속으로 이루어질 수 있다.
이때, 상기 도면에 도시되지는 않았으나. 상기 n형 반도체층(110)과 지지기판(150)을 전기적으로 연결시키는 제 1 연결기둥이 활성화층, p형 반도체층(130)을 관통하여 형성될 수 있다.
그리고 상기 p형 반도체층(130) 하부의 상기 도전성 지지기판(150)은 제 1 연결기둥과 함께 n형 전극(170)과 n형 반도체층(110)을 전기적으로 연결시키는 역할을 하는 것으로 전기 전도도가 우수한 금속을 사용하는 것이 바람직하다.
따라서, 상기 지지기판(150)으로는 금(Au), 구리(Cu), 은(Ag) 및 알루미늄(Al) 등의 열전도도가 좋은 연금속과 상기 금속들과 결정 구조 및 결정 격자 상수가 유사하여 합금시 내부 응력 발생을 최소화할 수 있으면서 기계적 강도가 있는 니켈(Ni), 코발트(Co), 백금(Pt) 및 팔라듐(Pd) 등 경금속의 합금으로 형성할 수 있다.
그리고 이어서 상기 n형 전극(170)과 p형 전극(160)이 상기 지지기판(150)의 하면에 형성될 수 있다.
상기 n형 및 p형 전극(160, 170)은 금속으로 형성되는 것으로서 와이어를 통하지 않고 패키지 내에서 상기 전극들의 하면에 배치되는 전극 또는 배선에 의해 외부전원(미도시)과 전기적으로 연결되어 있다.
이때, 상기 n형 전극(170)은 상기 지지기판(150) 하부의 일면에 상기 지지기판(150)과 접촉하며 형성될 수 있다. 따라서, 상기 지지기판(150)이 제 1 연결기둥(미도시)과 전기적으로 접촉하고, 제 1 연결기둥(미도시)이 n형 반도체층(110)과 전기적으로 접촉하므로, 상기 n형 전극(170)은 n형 반도체층(110)과 전기적으로 연결되어 상기 n형 반도체층(110)에 외부전원으로부터의 전압을 인가할 수 있다.
그리고 상기 p형 전극(160)은 상기 지지기판(150)의 하부 타면에 형성된 절연막(180)과 중첩하는 영역에 형성될 수 있다.
상기 p형 전극(160)은 상기 지지기판(150)을 관통하는 제 2 연결기둥(미도시)을 통하여 상기 p형 반도체층(130)과 전기적으로 접촉할 수 있다. 따라서, p형 전극(160)은 p형 반도체층(130)에 외부전원으로부터의 전압을 인가할 수 있다.
상기 절연막(180)은 상기 n형 반도체층(110)과 n형 전극(170)이 전기적으로 연결되는 상태와 상기 p형 반도체층(130)과 n형 전극(170)이 전기적으로 연결되는 상태를 독립시키기 위해 소정의 위치에 배치되는 것으로서 SiO2와 같은 산화물을 포함할 수 있다.
이하, 상기 각 반도체층과 전극이 연결기둥들 및 지지기판(150)을 통하여 서로 전기적으로 연결되는 구조를 단면을 통하여 더욱 상세하게 살펴본다.
도 4a는 도 3의 I~I'를 절단한 단면도이다.
먼저 n형 전극(170)이 n형 반도체층(110)과 전기적으로 연결되는 구조에 대하여 설명한다.
상기 n형 전극(170)과 n형 반도체층(110)은 전술한 바와 같이 제 1 연결기둥(135) 및 지지기판(150)을 통하여 전기적으로 연결될 수 있다.
상기 제 1 연결기둥(135)은 하나 또는 복수개가 형성될 수 있으며, 상기 도면에서는 3개가 형성된 것으로 도시되었다. 이때, 상기 제 1 연결기둥(135)은 전도성이 큰 물질이어야 하므로 금속으로 형성되는 것이 바람직하다. 상기 제 1 연결기둥(135)의 형성은 활성층(120)과 p형 반도체층(130)을 관통하는 제 1 홀을 형성한뒤 상기 제 1 홀 내부에 금속을 증착하는 방식으로 이루어질 수 있다.
그리고 지지기판(150)이 상부의 제 1 연결기둥(135)과 접촉해 있으며, 하부의 n형 전극(170)과 접촉해 있어 상기 제 1 연결기둥(135)과 지지기판(150)은 하나의 전기적인 연결 통로가 될 수 있다.
그 다음으로, p형 전극(160)이 p형 반도체층(130)과 전기적으로 연결되는 구조에 대하여 설명한다.
상기 p형 전극(160)과 p형 반도체층(130)은 전술한 바와 같이 제 2 연결기둥(155)을 통하여 전기적으로 연결될 수 있다.
상기 제 2 연결기둥(155)은 제 1 연결기둥(135)과 같은 역할을 하며 전도성이 좋아야하므로 금속으로 형성될 수 있다. 그리고 하나 또는 복수개가 형성될 수 있으며 도면에서는 2개가 형성된 것으로 도시되었다. 상기 제 2 연결기둥(155)의 형성은 본딩 금속(140), 지지기판(150)에 제 2 홀을 형성하고 제 2 홀 내부에 금속을 증착하는 형식으로 이루어질 수 있다.
그리고, 상기 제 2 연결기둥(155)은 n형 전극이 가하는 전압과 간섭이 일어나지 않기 위해서는 제 1 연결기둥(135)과 중첩되지 않아야 한다.
따라서, 상기 지지기판(150)의 하면에서 제 2 연결기둥(155)과 접촉하는 p형 전극(160)은 제 2 연결기둥(155)을 통하여 p형 반도체층(130)과 전기적으로 연결 할 수 있다.
그런데, 제 1 연결기둥(135)과 달리 공정상 제 2 연결기둥(155)은 p형 반도체층(130)을 이루는 물질로 구성될 수 있다. 이 경우, 별도의 금속이 필요 없게 되며, 제 2 연결기둥(155)을 형성하기 위한 제 2 홀 내부에 p형 전극(160)을 형성할 수 있다. 따라서, 오히려 공정의 수가 줄어 들 수 있으며 전기적인 전달 통로의 저항이 더욱 작아 질 수 있다.
그리고 전기적 연결과 전류분산의 원활을 위해, 상기 제 1 연결기둥(135)은 n형 반도체층(110)의 계면을 넘어 n형 반도체층(110)의 일부까지 연장될 수 있으며, 제 2 연결기둥(155)은 p형 반도체층(130)의 계면을 넘어 p형 반도체층(130)의 일부까지 연장될 수 있다.
한편, 상기 n형 반도체층(110)과 n형 전극(170)을 잇는 전기적 통로와 p형 반도체층(130)과 p형 전극(160)을 잇는 전기적 통로는 다른 구성으로부터 전기적으로 분리(독립)되어 있어야 하므로, 상기 제 1 및 제 2 연결기둥(135, 155) 및 지지기판(150) 주변으로는 절연막(180)이 형성될 수 있다.
상기 절연막(180)은 공정순서에 의한 분류에 따라 제 1 연결기둥(135)이 p형 반도체층(130) 및 활성층(120)과 접촉하는 면과 상기 지지기판(150)이 상기 p형 반도체층(130)과 접촉하는 면에 형성되는 제 1 절연막 (180a)과 상기 p형 전극(160), 제 2 연결기둥(155)과 접촉하는 면에 형성되는 제 2 절연막(180b)으로 구성될 수 있다.
여기서 상기 제 1 연결기둥(135)과 제 2 연결기둥(155)의 위치를 다른 도면을 통해 더욱 상세히 알아본다.
도 4b는 도 3에서 Ⅱ방향으로 바라본 배면도이며, 도 4c는 도 3에서 Ⅲ방향으로 바라본 상면도이다. 상기 도면에서 발광다이오드의 배면 및 상면에는 나타나지 않지만 제 1 연결기둥(135) 및 제 2 연결기둥(155)을 표시하기 위하여 점선으로 도시하였다.
도 4b를 참조하면, 상기 제 2 연결기둥(155)은 발광다이오드 배면 전체에서 중앙에 4개가 형성될 수 있다. 상기 제 2 연결기둥(155)은 등간격으로 배치될 수 있으며 사각형의 꼭지점에 배치되는 형태일 수 있다.
이때, p형 전극(160)은 상기 제 2 연결기둥(155)이 형성된 영역과 중첩하도록 일부면이 n형 전극(170) 방향으로 삽입된 형태를 가질 수 있다.
그리고 n형 전극(170)은 절연막(180)을 경계로 p형 전극(160)과 이격되어 p형 전극(160)이 형성되지 않은 타면에 형성될 수 있다.
도 4c를 참조하면, 상기 제 1 연결기둥(135)은 발광다이오드 상면 전체에서 중앙에 9개가 배치될 수 있다. 상기 제 1 연결기둥(135)은 등간격으로 배치될 수 있으며, 정사각형의 모서리와 중심에 배치되는 형상일 수 있다.
한편, 상기 제 1 및 제 2 연결기둥(135, 155)의 그 개수와 배치 형태 및 모양은 전기적 연결효율 및 n형 전극(170) 및 p형 전극(160)에서의 전류분산을 고려하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의하여 적절히 선택될 수 있으며, 상기 실시예에 한정되는 것은 아니다.
이하, 본 발명의 제 1 실시예에 따르는 발광다이오드의 제조방법에 대하여 다른 도면을 통하여 보다 상세히 설명한다.
도 5a내지 도 5g는 본 발명의 제 1 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
도 5a와 같이, 먼저 절연기판(101) 위에 n형 반도체층(110), 활성층(120), p형 반도체층(130) 을 순차적으로 적층한다.
상기 절연기판(101) 위에 반도체층들(110, 130) 및 활성층(120)을 형성하는 이유는 상기 반도체층들(110, 130) 및 활성층(120)의 두께가 매우 얇기 때문에 공정의 작업성이 떨어져 두께를 높이기 위함이다. 여기서, 절연기판(101)은 사파이어(Al2O3) 또는 실리콘 카바이드(SiC) 등을 사용한다.
이 때, 반도체층 및 활성층(120)의 적층은 예를 들면, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE), 또는 하이브리드 기상증착법(HVPE)을 이용할 수 있다.
이어서, 도 5b와 같이 제 1 홀을 복수 개 형성하고 제 1 절연막을 형성한다.
상기 제 1 홀(131)은 활성층(120)과 p형 반도체층(130)을 관통하여, n형 반도체층(110)의 일면을 외부로 노출시키도록 형성될 수 있다. 그리고 상기 제 1 홀(131)은 도 4c에 도시된 바와 같은 위치에 형성될 수 있으며, 마스크를 이용한 노광 및 식각 공정 등에 의하여 형성될 수 있다.
상기 제 1 절연막(180a)은 제 1 홀(131)의 내면, 즉, p형 반도체층(130)과 활성층(120)의 벽면과 p형 반도체층(130)의 상면에 형성될 수 있다. 즉, 상기 n형 반도체층(110)이 노출된 부분을 제외한 타면은 모두 절연막으로 덮여지도록 형성될 수 있다.상기 제 1 절연막(180a)의 형성 역시 마스크를 이용한 노광 공정 및 식각 공정 등에 의하여 패터닝될 수 있다.
그리고 도 5c와 같이 상기 제 1 홀에 제 1 연결기둥(135)이 증착된다. 상기 제 1 연결기둥(135)은 금속으로 형성될 수 있다.
그 후 도 5d와 같이, 본딩 금속(140)과 도전성 지지기판(150)을 형성할 수 있다. 이때, 본딩 금속(140)은 상기 지지기판(150)과 제 1 절연막(180a) 및 제 1 연결기둥(135)을 본딩 할 수 있다. 한편, 도면에 도시되지 않았으나, 오믹접촉전극(미도시) 및 반사박막(미도시)을 상기 p형 반도체층(130)과 본딩 금속(140) 사이에 형성할 수도 있다.
이어서, 도 5e와 같이, 상기 절연기판(101)을 제거하고, 제 2 홀(151)과 제 2 절연막(180b)을 형성할 수 있다.
상기 지지기판(150)이 형성된 경우, 발광다이오드를 형성하기 위한 구성들의 두께가 충분히 두꺼워져 작업성이 좋아지므로 상기 절연기판(101)을 제거하게 된다. 이때, 레이저 리프트 오프(Laser Lift Off : LLO) 공정 등을 수행하여 상기 절연기판(101)을 상기 n형 반도체층(110)으로부터 분리시킬 수 있다.
그리고 제 2 홀(151)을 상기 제 1 연결기둥(135)의 위치와 중첩되지 않게 마스크를 이용한 노광 공정 및 식각공정을 통하여 형성할 수 있다. 이때, 상기 제 2 홀(151)은 상기 지지기판(150), 본딩 금속(140), 제 1 절연막(180a)을 관통하여, 상기 p형 반도체층(130)의 일부가 노출되도록 형성된다.
그 후 상기 제 2 홀(151)의 내면과 지지기판(150)의 상부 일면에 제 2 절연막(180b)을 형성할 수 있다. 상기 제 2 절연막(180b)은 p형 반도체층(130)과 지지기판(150)의 일부가 노출되도록 형성될 수 있다.
이어서, 도 5f와 같이, 제 2 연결기둥(155)을 형성할 수 있다. 상기 제 2 연결기둥(155)은 상기 제 2 홀의 내부에 금속을 증착하여 형성할 수 있다. 상기 제 2 연결기둥(155)은 p형 반도체층(130)과 전기적으로 접촉한다.
한편, 이때, 제 2 연결기둥(155) 대신 p형 전극(160)을 형성하는 도전성 물질을 상기 제 2 홀의 내부에 증착할수도 있다. 즉, p형 전극(160)과 p형 반도체층(130)이 전기적으로 연결되기만 하면 되므로 p형 전극(160)을 형성할 때 제 2 홀의 내부에도 p형 전극(160)을 증착하여 형성할 수 있다.
마지막으로 도 5g와 같이 상기 제 2 연결기둥(155)과 접촉하며, 상기 지지기판(150)과 절연되는 제 2 절연막(180b)의 상부에 p형 전극(160)을 형성할 수 있다. 그리고 동시에 상기 지지기판(150) 상부에서 제 2 절연막(180b)이 형성되지 않은 면에 n형 전극(170)을 형성할 수 있다.
이상으로 설명한 본 발명의 제 1 실시예는 종래기술에서 n형 반도체층(110)의 상부에 배치되던 n형 전극(170)을 제 1 연결기둥(135) 및 절연막을 통해 지지기판(150)의 하부에 배치할 수 있다. 이때, 상기 n형 전극(170)은 발광다이오드가 실장되는 패키지의 상부면에 배치된 전극 또는 배선을 통하여 전압을 공급받을 수 있다. 따라서 와이어를 제거할 수 있다. 상기 와이어와 n형 전극(170)은 발광다이오드의 상부에서 광 추출 효율을 낮추고 발광면적을 줄이는 원인 중의 하나이었다. 따라서, 본 발명의 제 1 실시예는 발광다이오드의 광 추출 효율을 높일 수 있다. 일 예의 실험결과에 따르면 종래기술보다 제 1 실시예가 15%나 향상된 광추출 효율을 가질 수 있다.
한편, 발광다이오드는 표시장치의 광원으로 주로 쓰이는데, 표시장치의 품질 결정 사항 중에 휘도가 차지하는 비중이 크다. 실질적으로 표시장치가 디스플레이하는 화면은 실장되는 광원의 밝기의 절반도 이용하지 못하기 때문이다. 따라서, 상기 광추출 효율의 증가는 다양한 산업 분야에서 제품의 비용 및 전력 감소에 큰 효과를 가져올 것으로 예상된다.
그리고 공정상으로 발광다이오드가 실장되는 패키지의 제작시 와이어 본딩 공정을 줄일 수 있다. 그에 따라 종래기술보다 공정시간을 더욱 단축시키고 금속의 와이어를 사용하지 않아 비용 또한 감축시킬 수 있다.
이하, 본 발명의 제 2 실시예에 따르는 발광다이오드에 대하여 설명한다.
*93도 6a는 본 발명의 제 2 실시예에 따르는 발광다이오드의 단면도이다.
제 2 실시예에 따르는 발광다이오드(200)는, n형 반도체층(210), 상기 n형 반도체층(210) 하면의 활성층(220), 상기 활성층(220) 하면의 p형 반도체층(230), 상기 p형 반도체층(230) 하면의 도전성 지지기판(250), 상기 지지기판(250)을 상기 p형 반도체층(230)에 본딩시키는 본딩 금속(240), 상기 n형 및 p형 반도체층(210, 230)과 활성층(220), 본딩 금속(240), 지지기판(250)을 관통하는 연결기둥, 상기 연결기둥과 지지기판(250) 주변에 형성되는 절연막, 상기 연결기둥을 통해 n형 반도체층(210)과 접촉하는 n형 전극(270), 상기 지지기판(250)과 접촉하는 p형 전극(260)으로 구성될 수 있다.
본 발명의 제 2 실시예는 제 1 실시예와 다르게 한 종류의 연결기둥(255)만이 형성되어 있다. 상기 연결기둥(255)은 n형 전극(270)과 n형 반도체층(210)을 전기적으로 연결하는 것인데, 제 1 실시예의 제 1 연결기둥(255)을 n형 반도체층(210)과 n형 전극(270)을 직접적으로 연결하는 형태로 바꾸게 된다면 p형 전극(260)을 지지기판(250)을 통하여 p형 반도체층(230)과 전기적으로 연결시킬 수 있다. 그 결과, 제 2 연결기둥(255)을 형성할 필요가 없어진다.
그러므로 본 발명의 제 2 실시예는 홀(미도시)과 연결기둥(255)을 한 종류 씩만 형성하면 되므로 제 1 실시예보다 제조공정이 더욱 간단하고 빠르다는 장점이 있다.
이때, 상기 연결기둥(255)은 금속으로 형성되거나 n형 전극(270)을 형성하는 물질로 형성되어 n형 전극(270)이 직접적으로 n형 반도체층(210)과 접촉할 수도 있다.
그리고 상기 n형 전극(270)과 n형 반도체층(210)을 전기적으로 연결하는 경로를 절연시키기 위하여 절연막(280)이 형성될 수 있다. 상기 절연막(280)은 연결기둥(255)이 활성층(220), p형 반도체층(230), 본딩 금속(240), 지지기판(250)과 접촉하는 면과 지지기판(250)과 n형 전극(270)사이에 형성되는 제 1 절연막(280a)과 n형 전극(270)과 p형 전극(260)을 절연시키는 제 2 절연막(280b)으로 구성될 수 있다.
여기서, 상기 p형 전극(260)과 n형 전극(270)은 전기적 연결 및 전류 분배에 따라 그 형성구조가 달라질 수 있는 것으로 제 2 절연막(280b)은 경우에 따라 생략될 수도 있다.
이하, 상기 연결기둥(255)의 배치구조를 상세히 살펴보도록 한다.
도 6b는 본 발명의 제 2 실시예에 따르는 발광다이오드의 배면도이다.
상기 도면에서 발광다이오드의 배면에는 나타나지 않지만 연결기둥 (255)을 표시하기 위하여 점선으로 도시하였다.
n형 전극(270)과 p형 전극(260)은 제 2 절연막(280b)을 기준으로 분리되어 배치되며, 상기 연결기둥(255)은 제 1 실시예의 제 1 연결기둥과 동일한 배치구조를 가질 수 있다. 즉, 9개의 연결기둥(255)이 사각형의 모서리와 중심에 배치되도록 형성될 수 있다.
그러나 전류 분배 및 전기적 연결을 고려하여 다양한 형태로 배치될 수 있으며, 이것은 본 기술분야의 통상의 지식을 가진 자가 유용하게 변경할 수 있는 범위이면 모두 본 발명의 실시예의 범위로서 포함한다.
이하, 본 발명의 제 2 실시예에 따르는 발광다이오드의 제조방법에 대하여 설명한다.
도 7a내지 도 7e는 본 발명의 제 2 실시예에 따르는 발광다이오드 제조방법을 나타낸 단면도이다.
도 7a와 같이, 먼저 절연기판 위에 n형 반도체층(210), 활성층(220), p형 반도체층(230)을 순차적으로 적층한다.
여기서, 절연기판(201)은 사파이어(Al2O3) 또는 실리콘 카바이드(SiC) 등을 사용할 수 있으며, 반도체층 및 활성층(220)의 적층은 예를 들면, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE), 또는 하이브리드 기상증착법(HVPE)을 이용할 수 있다.
이어서, 도 7b와 같이 본딩 금속(240)과 도전성 지지기판(250)을 형성한다.
한편, 도면에 도시되지 않았으나, 오믹접촉전극 및 반사박막을 상기 p형 반도체층(230)과 본딩 금속(240) 사이에 형성할 수도 있다.
그 후, 도 7c와 같이 절연기판을 제거하고 홀과 제 1 절연막을 형성한다.
상기 홀(251)은 적어도 하나 이상이 활성층(220), p형 반도체층(230), 본딩 금속(240), 지지기판(250)을 관통하여, n형 반도체층(210)의 일면을 외부로 노출시키도록 형성될 수 있다. 그리고 상기 홀(251)은 도 6c에 도시된 바와 같은 위치에 형성될 수 있으며, 마스크를 이용한 노광 및 식각 공정 등에 의하여 형성될 수 있다.
상기 제 1 절연막(280a)은 홀(251)의 내면, 즉, 활성층(220), p형 반도체층(230), 본딩 금속(240), 지지기판(250)의 벽면과 지지기판(250)의 상면에 형성될 수 있다. 즉, 상기 n형 반도체층(210)이 노출된 부분과 지지기판(250)의 일면을 제외한 타면은 모두 제 1 절연막(280a)으로 덮여지도록 형성될 수 있다. 상기 제 1 절연막(280a)의 형성 역시 마스크를 이용한 노광 공정 및 식각 공정 등에 의하여 이루어질 수 있다.
이어서 도 7d와 같이 상기 홀에 연결기둥(255)이 증착된다. 상기 연결기둥(255)은 금속으로 형성될 수 있다. 상기 연결기둥(255)은 상기 n형 반도체층(210)과 전기적으로 접촉될 수 있다.
한편, 상기 홀에 n형 전극(270)을 이루는 물질이 증착되어 다음에서 설명될 n형 전극(270)의 일부가 상기 홀을 통하여 n형 반도체층(210)과 접촉될 수도 있다.
마지막으로, 도 7e와 같이, 상기 연결기둥(255)과 접촉하며, 상기 지지기판(250)과 절연되는 제 1 절연막(280a)의 상부에 n형 전극(270)을 형성할 수 있다. 그리고 동시에 상기 지지기판(250) 상부에서 제 1 절연막(280a)이 형성되지 않은 면에 p형 전극(260)을 형성할 수 있다.
그리고 상기 p형 전극(260)과 n형 전극(270)을 절연하는 제 2 절연막(280b)을 추가로 형성할 수도 있다.
이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200 : 발광다이오드 110, 210 : n형 반도체층
120, 220 : 활성층 130, 230 : p형 반도체층
140. 240 : 본딩 금속 150, 250 : 지지기판
160, 260 : p형 전극 170, 270 : n형 전극
180, 280 : 절연막
120, 220 : 활성층 130, 230 : p형 반도체층
140. 240 : 본딩 금속 150, 250 : 지지기판
160, 260 : p형 전극 170, 270 : n형 전극
180, 280 : 절연막
Claims (4)
- n형 반도체층;
상기 n형 반도체층 하면에 형성되는 활성층;
상기 활성층 하면에 형성되는 p형 반도체층;
상기 활성층, p형 반도체층을 관통하되, 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 복수의 제 1 연결기둥;
상기 p형 반도체층의 하면에서, 상기 p형 반도체층과 전기적으로 절연된 채 상기 제 1 연결기둥과 전기적으로 접촉하는 도전성 지지기판;
상기 지지기판의 하부 일면에서, 상기 지지기판, 제 1 연결기둥을 통해 n형 반도체층과 전기적으로 접촉하는 n형 전극;
상기 지지기판의 하부 타면에서, 상기 지지기판을 관통하여 상기 p형반도체층과 전기적으로 연결되는 한편, 상기 지지기판과 전기적으로 절연된 p형 전극; 및
상기 p형 전극과 p형 반도체층을 전기적으로 연결시키기 위해 상기 지지기판을 관통하는 복수의 제 2 연결기둥; 을 포함하며,
상기 n형 전극은 상기 지지기판의 하부 일면에서, 상기 지지기판과 직접 접촉되어, 상기 지지기판에 접속되는 제1 연결기둥을 통하여 상기 n형 반도체층과 전기적으로 접촉하고,
상기 n형 반도체층, 활성층, p형 반도체층 및 지지기판 상호 간이 동일한 면적을 가지며, 상기 p형 반도체층은 상기 활성층과 맞닿는 면 전체가 상기 활성층 및 n형 반도체층에 의해 보호되고,
상기 지지기판은 금, 구리, 은 및 알루미늄 중 선택된 1종 이상의 연금속에 니켈, 코발트, 백금 및 팔라듐 중 선택된 1종 이상의 경금속이 첨가된 합금 재질이고,
상기 복수의 제1 연결기둥과 복수의 제2 연결기둥은 상호 간이 서로 엇갈려 배치되어, 상기 복수의 제1 연결기둥과 상기 p형 전극이 상기 지지기판을 관통하여 상기 p형 반도체층과 연결되는 영역은 중첩되지 않는 것을 특징으로 하는 발광다이오드.
- n형 반도체층, 활성층, p형 반도체층을 순차적으로 적층시키는 단계;
상기 활성층, p형 반도체층을 관통하되 상기 활성층, p형 반도체층과 전기적으로 절연되어 상기 n형 반도체층과 전기적으로 접촉하는 복수의 제 1 연결기둥을 형성하는 단계;
상기 제 1 연결기둥과 전기적으로 접촉하되, 상기 p형 반도체층과 전기적으로 절연된 도전성 지지기판을 상기 p형 반도체층의 상면에 형성하는 단계;
상기 지지기판 상부 일면에서, 상기 지지기판 및 제 1 연결기둥을 통하여 상기 n형 반도체층과 전기적으로 연결되는 n형 전극을 형성하는 단계; 및
상기 지지기판 상부 타면에서, 상기 지지기판을 관통하여 상기 p형 반도체층과 전기적으로 접촉하는 복수의 제2 연결기둥을 형성하되, 상기 지지기판과 전기적으로 절연된 p형 전극을 형성하는 단계; 를 포함하며,
상기 n형 전극은 상기 지지기판의 하부 일면에서, 상기 지지기판과 직접 접촉되어, 상기 지지기판에 접속되는 제1 연결기둥을 통하여 상기 n형 반도체층과 전기적으로 접촉하고,
상기 n형 반도체층, 활성층, p형 반도체층 및 지지기판 상호 간이 동일한 면적을 가지며, 상기 p형 반도체층은 상기 활성층과 맞닿는 면 전체가 상기 활성층 및 n형 반도체층에 의해 보호되고,
상기 지지기판은 금, 구리, 은 및 알루미늄 중 선택된 1종 이상의 연금속에 니켈, 코발트, 백금 및 팔라듐 중 선택된 1종 이상의 경금속이 첨가된 합금 재질이고,
상기 p형 전극을 형성하는 단계는, 상기 복수의 제1 연결기둥과 복수의 제2 연결기둥 상호 간이 서로 엇갈려 배치되도록 상기 p형 전극이 상기 지지기판을 관통하여 상기 p형 반도체층과 연결되는 영역이 상기 복수의 제1 연결기둥과 중첩되지 않도록 하는 것을 특징으로 하는 발광다이오드 제조방법.
- 제 2 항에 있어서,
상기 제 1 연결기둥을 형성하는 단계는,
상기 p형 반도체층과 활성층을 관통하여, n형 반도체층을 노출시키는 적어도 하나의 제 1 홀을 형성하는 단계;
상기 제 1 홀의 내면에 제 1 절연막을 형성하는 단계; 및
상기 제 1 홀에 금속을 증착하여 상기 n형 반도체층과 전기적으로 접촉하는 제 1 연결기둥을 형성하는 단계;
를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
- 제 2 항에 있어서,
상기 p형 전극을 형성하는 단계는,
상기 지지기판을 관통하여 상기 p형 반도체층을 노출하는 적어도 하나의 제 2 홀을 형성하는 단계;
상기 제 2 홀의 내면과 상기 지지기판 상부 일면에 제 2 절연막을 형성하는 단계; 및
상기 제 2 절연막의 상면에서 상기 제 2 홀을 통하여 상기 p형 반도체층과 전기적으로 접촉하는 p형 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180049521A KR101886017B1 (ko) | 2018-04-30 | 2018-04-30 | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180049521A KR101886017B1 (ko) | 2018-04-30 | 2018-04-30 | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110108992A Division KR20130044772A (ko) | 2011-10-24 | 2011-10-24 | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180048527A KR20180048527A (ko) | 2018-05-10 |
| KR101886017B1 true KR101886017B1 (ko) | 2018-08-06 |
Family
ID=62184096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180049521A KR101886017B1 (ko) | 2018-04-30 | 2018-04-30 | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101886017B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101628384B1 (ko) * | 2010-03-08 | 2016-06-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
-
2018
- 2018-04-30 KR KR1020180049521A patent/KR101886017B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180048527A (ko) | 2018-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11563152B2 (en) | Light emitting diode package and method of manufacturing the same | |
| KR101014155B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR100999733B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP5744147B2 (ja) | 集積電子構成要素を有する半導体発光装置 | |
| CN104241485B (zh) | 发光器件、发光器件制造方法、发光器件封装和照明*** | |
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| TWI464900B (zh) | 光電半導體裝置 | |
| WO2012091042A1 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
| US10304998B2 (en) | Light emitting diode chip and light emitting device having the same | |
| JP5816243B2 (ja) | 発光素子及び発光素子パッケージ | |
| JP2016096349A (ja) | 発光素子、発光素子パッケージ | |
| JP5736479B2 (ja) | 発光素子、発光素子製造方法 | |
| KR100999747B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR102588170B1 (ko) | 다층 구조의 반사막을 구비한 반도체 발광 소자 | |
| KR20140019635A (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN110021691B (zh) | 一种半导体发光器件 | |
| KR20120037266A (ko) | 발광소자 | |
| KR101729268B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| JP5471805B2 (ja) | 発光素子及びその製造方法 | |
| KR101039931B1 (ko) | 발광 소자 및 그 제조방법 | |
| KR100887072B1 (ko) | 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지 | |
| KR101886017B1 (ko) | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 | |
| KR101040140B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| KR101689164B1 (ko) | 발광소자 | |
| TW201131833A (en) | Optoelectronic semiconductor chip and method for manufacturing optoelectronic semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |