KR101855209B1 - Method and System of manufacturing Solar Cell - Google Patents

Method and System of manufacturing Solar Cell Download PDF

Info

Publication number
KR101855209B1
KR101855209B1 KR1020120021616A KR20120021616A KR101855209B1 KR 101855209 B1 KR101855209 B1 KR 101855209B1 KR 1020120021616 A KR1020120021616 A KR 1020120021616A KR 20120021616 A KR20120021616 A KR 20120021616A KR 101855209 B1 KR101855209 B1 KR 101855209B1
Authority
KR
South Korea
Prior art keywords
concavo
convex structure
substrate
equipment
reactive ion
Prior art date
Application number
KR1020120021616A
Other languages
Korean (ko)
Other versions
KR20130100432A (en
Inventor
정병욱
김정식
안정호
이상두
정대균
정래욱
진법종
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020120021616A priority Critical patent/KR101855209B1/en
Publication of KR20130100432A publication Critical patent/KR20130100432A/en
Application granted granted Critical
Publication of KR101855209B1 publication Critical patent/KR101855209B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은, 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비를 포함하여 이루어진 태양전지 제조 시스템 및 제조 방법에 관한 것으로서,
본 발명에 따르면, 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거(Saw Damage Removal:SDR)하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 기판의 일면을 식각하여 제1 요철구조의 표면에 제2 요철구조를 형성(Texturing)하는 공정, 및 기판의 일면에 형성된 데미지층 및 반응물을 제거(Damage Removal Etching)하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 모두 반응성 이온 에칭법(RIE)을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다.
According to the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first concavo-convex structure on one surface of a substrate by removing a damage caused on one surface of the substrate by a step of cutting a semiconductor ingot; And a reactive ion etching equipment for deforming the second concavo-convex structure to a third concavo-convex structure while simultaneously removing the generated damage layer and reactant on one surface of the substrate, forming a concavoconvex structure, and a manufacturing method , ≪ / RTI &
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a first concavo-convex structure on one surface of a substrate while removing damage caused by a step of cutting a semiconductor ingot (SDR) A step of forming a second concavo-convex structure on the first surface of the substrate, and a step of removing the damage layer and the reaction material formed on the first surface of the substrate, and the step of deforming the second concavo- (RIE), it is not necessary to move the substrate between the vacuum state and the atmospheric pressure state as in the conventional method, and the process can be simplified.

Description

태양전지의 제조 방법 및 제조 시스템{Method and System of manufacturing Solar Cell}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 태양전지에 관한 것으로서, 보다 구체적으로는 기판형 태양전지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell, and more particularly, to a substrate-type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The solar cell has a PN junction structure in which a P (positive) semiconductor and a N (negative) semiconductor are bonded to each other. When solar light is incident on the solar cell having such a structure, holes and electrons are generated. At this time, the holes (+) move toward the P-type semiconductor due to the electric field generated at the PN junction, and the electrons (-) move toward the N-type semiconductor, The power can be produced.

이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다. Such a solar cell can be classified into a thin film solar cell and a substrate solar cell.

상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin-film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass or the like, and the substrate-type solar cell is a solar cell manufactured using a semiconductor material itself such as silicon as a substrate.

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The substrate-type solar cell has a disadvantage in that it is thicker and has a higher cost than the thin-film solar cell, but has an advantage of excellent cell efficiency.

이하에서는 도면을 참조로 종래의 기판형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional substrate type solar cell will be described with reference to the drawings.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 1에서 알 수 있듯이, 종래의 기판형 태양전지는 P형 반도체층(10), N형 반도체층(20), 반사방지층(30), 전면전극(40), P+형 반도체층(50), 및 후면전극(60)으로 이루어진다. 1, the conventional substrate type solar cell includes a P-type semiconductor layer 10, an N-type semiconductor layer 20, an antireflection layer 30, a front electrode 40, a P + -type semiconductor layer 50, , And a rear electrode (60).

상기 P형 반도체층(10) 및 상기 P형 반도체층(10) 위에 형성된 N형 반도체층(20)은 태양전지의 PN접합 구조를 이룬다. The P-type semiconductor layer 10 and the N-type semiconductor layer 20 formed on the P-type semiconductor layer 10 form a PN junction structure of the solar cell.

상기 반사방지층(30)은 상기 N형 반도체층(20)의 상면에 형성되어 입사되는 태양광의 반사를 방지하는 역할을 한다. The antireflection layer 30 is formed on the upper surface of the N-type semiconductor layer 20 to prevent reflection of incident sunlight.

상기 P+형 반도체층(50)은 상기 P형 반도체층(10)의 하면에 형성되어 태양광에 의해서 형성된 캐리어가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -type semiconductor layer 50 is formed on the lower surface of the P-type semiconductor layer 10 to prevent the carriers formed by the sunlight from recombining and disappearing.

상기 전면전극(40)은 상기 반사방지층(30)의 상부에서부터 상기 N형 반도체층(20)까지 연장되어 있고, 상기 후면전극(60)은 상기 P+형 반도체층(50)의 하면에 형성된다. The front electrode 40 extends from the top of the antireflection layer 30 to the N-type semiconductor layer 20 and the rear electrode 60 is formed on the bottom surface of the P + -type semiconductor layer 50 .

이와 같은 종래의 기판형 태양전지는, 그 내부로 태양광이 입사되면 PN접합구조에서 전자(electron) 및 정공(hole)이 생성되고, 생성된 전자는 상기 N형 반도체층(20)을 통해 전면전극(40)으로 이동하고, 생성된 정공은 상기 P+형 반도체층(50)을 통해 후면전극(60)으로 이동하여 전력을 생산하게 된다. 이와 같은 종래의 기판형 태양전지는 다음과 같은 공정에 의해 제조된다. In the conventional substrate type solar cell, when solar light is incident into the substrate, electrons and holes are generated in the PN junction structure, and the generated electrons are transmitted to the front surface of the N-type semiconductor layer 20 Electrode 40 and the generated holes move to the rear electrode 60 through the P + -type semiconductor layer 50 to produce electric power. Such a conventional substrate type solar cell is manufactured by the following process.

도 2a 내지 도 2g는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. 2A to 2G are process cross-sectional views illustrating a manufacturing process of a conventional substrate-type solar cell.

우선, 도 2a에서 알 수 있듯이, P형 반도체 기판(10a)을 준비한다. First, as shown in FIG. 2A, a P-type semiconductor substrate 10a is prepared.

다음, 도 2b에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면을 식각하여 상기 반도체 기판(10a)의 일면에 요철구조를 형성한다. 2B, one surface of the semiconductor substrate 10a is etched to form a concave-convex structure on one surface of the semiconductor substrate 10a.

상기 반도체 기판(10a)의 일면을 식각하는 공정은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다. 상기 반응성 이온 에칭법은 고압의 플라즈마 상태에서 소정의 반응가스를 이용하여 식각하는 공정이다. Reactive ion etching (RIE) may be used to etch a surface of the semiconductor substrate 10a. The reactive ion etching method is a step of etching using a predetermined reaction gas under a high-pressure plasma state.

한편, 도시된 바와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(10a)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(10a)의 일면에 데미지층(damaged layer)(12)이 형성되고 또한 SiOx와 같은 반응물(14)이 잔존하게 된다. As shown in the drawing, when one surface of the semiconductor substrate 10a is etched using the reactive ion etching method, a damaged layer 12 is formed on one surface of the semiconductor substrate 10a due to high- And a reactant 14 such as SiOx remains.

다음, 도 2c에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면에 형성된 데미지층(12) 및 반응물(14)을 제거한다. Next, as shown in FIG. 2C, the damage layer 12 and the reactants 14 formed on one surface of the semiconductor substrate 10a are removed.

이와 같은 데미지층(12) 및 반응물(14)의 제거는 식각액을 이용한 습식식각공정을 통해 이루어진다. The removal of the damage layer 12 and the reactant 14 is performed by a wet etching process using an etching solution.

다음, 도 2d에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하여 PN접합을 형성한다. 즉, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 P형 반도체층(10) 및 도펀트에 의해 도핑된 N형 반도체층(20)이 차례로 형성되어 PN접합을 이루게 된다. Next, as shown in FIG. 2D, a PN junction is formed by doping an N-type dopant on one surface of the semiconductor substrate 10a. That is, when the N-type dopant is doped on one surface of the semiconductor substrate 10a, the undoped P-type semiconductor layer 10 and the N-doped semiconductor layer 20 doped with the dopant are sequentially formed, .

다음, 도 2e에서 알 수 있듯이, 상기 N형 반도체층(20) 상에 반사방지층(30)을 형성한다. Next, as shown in FIG. 2E, the antireflection layer 30 is formed on the N-type semiconductor layer 20.

다음, 도 2f에서 알 수 있듯이, 상기 반사방지층(30)의 상면에 전면전극 물질(40a)을 도포하고, 상기 P형 반도체층(10)의 하면에 후면전극 물질(60a)을 도포한다. 2F, the front electrode material 40a is applied to the top surface of the antireflection layer 30 and the rear electrode material 60a is applied to the bottom surface of the P-type semiconductor layer 10. Next, as shown in FIG.

다음, 도 2g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 도 1과 같은 기판형 태양전지를 완성한다. Next, as shown in FIG. 2G, firing is performed at a high temperature to complete a substrate-type solar cell as shown in FIG.

즉, 고온에서 열처리를 수행하면, 상기 전면전극 물질(40a)이 상기 반사방지층(30)을 뚫고 상기 N형 반도체층(20)까지 침투하여 전면전극(40)이 형성되고, 상기 후면전극 물질(60a)은 상기 P형 반도체층(10)의 하면으로 침투하여 상기 P형 반도체층(10)의 하면에 P+형 반도체층(50)이 형성되고 그 아래에 후면전극(60)이 형성된다. That is, when the heat treatment is performed at a high temperature, the front electrode material 40a penetrates the N-type semiconductor layer 20 through the antireflection layer 30 to form the front electrode 40, 60a penetrate into the lower surface of the P-type semiconductor layer 10 to form a P + -type semiconductor layer 50 on the lower surface of the P-type semiconductor layer 10 and a rear electrode 60 thereunder.

이와 같은 종래의 기판형 태양전지는 제조 공정이 복잡하여 제조비용이 증가되는 단점이 있다. Such a conventional substrate type solar cell has a disadvantage in that the manufacturing process is complicated and the manufacturing cost is increased.

특히, 전술한 도 2b 공정 및 도 2c 공정은 모두 반도체 기판의 소정 영역을 제거하는 식각 공정을 포함하는데, 도 2b 공정은 진공상태의 RIE 장비에서 수행되고, 도 2c 공정은 대기압하의 습식 식각 장비에서 수행된다. 또한, 도 2d 공정은 진공상태에서 수행된다. 따라서, 도 2b, 도 2c, 및 도 2d 공정을 수행하기 위해서 진공상태와 대기압상태 사이에서 기판을 이동해야 하므로 그만큼 공정이 복잡하고 제조비용이 증가되는 단점이 있다. In particular, the processes of FIG. 2B and FIG. 2C described above all include an etching process for removing a predetermined region of the semiconductor substrate, wherein the process of FIG. 2B is performed in a RIE apparatus under vacuum and the process of FIG. 2C is performed by a wet etching apparatus under atmospheric pressure . Further, the step of Fig. 2D is performed in a vacuum state. Therefore, since the substrate must be moved between the vacuum state and the atmospheric pressure state in order to perform the processes of FIGS. 2B, 2C, and 2D, the process is complicated and the fabrication cost is increased.

본 발명은 상기와 같은 종래의 단점을 해결하기 위해 고안된 것으로서, 본 발명은 제조 공정을 단순화하여 제조비용을 절감할 수 있는 태양전지 제조 방법 및 제조 시스템을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a solar cell manufacturing method and a manufacturing system that can simplify a manufacturing process and reduce manufacturing cost.

본 발명은 상기 목적을 달성하기 위해서, 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비를 포함하여 이루어진 태양전지 제조 시스템을 제공한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: forming a first concavo-convex structure on one surface of a substrate while removing damage generated on one surface of the substrate by cutting a semiconductor ingot; And a reactive ion etching equipment for forming a second concave-convex structure on the surface of the structure and deforming the second concave-convex structure to a third concave-convex structure while simultaneously removing the generated damage layer and reactant on one side of the substrate. A battery manufacturing system is provided.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제2 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제3 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment may include a first reactive ion etching equipment for forming a first concavo-convex structure on one surface of the substrate while removing damage to the first surface of the substrate by cutting the semiconductor ingot, A second reactive ion etching equipment for forming a second concavo-convex structure on the surface of the first concavo-convex structure, and a second concavo-convex structure formed on the surface of the substrate while simultaneously removing the generated damage layer and reactant, And a third reactive ion etching equipment for transforming the first reactive ion etching apparatus to a second reactive ion etching apparatus.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성함과 더불어 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment is characterized in that a first irregular structure is formed on one surface of the substrate while removing damage generated on one surface of the substrate by a process of cutting the semiconductor ingot, A first reactive ion etching equipment for forming a second concavo-convex structure on the surface of the substrate, and a second reactive ion etching equipment for simultaneously forming the second concavo- Reactive ion etching equipment.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성함과 더불어 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment includes a first reactive ion etching equipment for forming a first concavo-convex structure on one surface of the substrate while removing damage generated on one surface of the substrate by a process of cutting the semiconductor ingot, A second concavo-convex structure is formed on the surface of the first concavo-convex structure to etch the second concavo-convex structure, and the second concavo-convex structure is deformed into a third concavo-convex structure while simultaneously removing the generated damage layer and reactant on one surface of the substrate. Reactive ion etching equipment.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제1 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment may include a step of forming a first concavo-convex structure on one surface of the substrate while removing damage to the first surface of the substrate by cutting the semiconductor ingot, etching one surface of the substrate, And a first reactive ion etching equipment for forming a second concavo-convex structure on the surface and deforming the second concavo-convex structure to a third concavo-convex structure while simultaneously removing the generated damage layer and reactant on one surface of the substrate have.

상기 반응성 이온 에칭 장비는 인라인 구조 또는 클러스터 구조로 배열될 수 있다. The reactive ion etching equipment may be arranged in an inline structure or a cluster structure.

상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, NF3, 또는 이들의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. The reactive ion etching equipment for forming the first concavo-convex structure on one surface of the substrate while removing damage generated on one surface of the substrate by the process of cutting the semiconductor ingot may use SF 6 , NF 3 , The RF power can be set in the range of 15 to 30 kW and the chamber pressure can be set in the range of 0.15 to 0.5 torr.

상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, O2, 및 Cl2의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. The reactive ion etching equipment for forming the second concavo-convex structure on the surface of the first concavo-convex structure by etching one surface of the substrate may use a mixed gas of SF 6 , O 2 , and Cl 2 , The RF power can be set in the range and can be configured to set the pressure in the chamber in the range of 0.15 to 0.5 torr.

상기 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비는, SF6 및 Cl2의 혼합가스를 이용할 수 있고, 7 ~ 15 kw 범위로 RF 파워를 설정할 수 있고, 0.2 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. The reactive ion etching equipment for deforming the second concavo-convex structure to the third concavo-convex structure while simultaneously removing the damage layer and the reactant may use a mixed gas of SF 6 and Cl 2 , And can be configured to set the chamber pressure within the range of 0.2 to 0.5 torr.

상기 태양전지 제조 시스템은 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 추가로 포함하여 이루어질 수 있고, 이때, 상기 태양전지 제조 시스템은 패터닝(Patterning) 장비 및 도금(Plating) 장비를 추가로 포함하여 이루어질 수 있다. The solar cell manufacturing system may further include a doping device, an anti-reflection coating (ARC) device, a printing device, and a firing device, wherein the solar cell manufacturing system includes patterning A patterning device and a plating device may be further included.

상기 태양전지 제조 시스템은, 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비를 추가로 포함하여 이루어질 수 있고, 이때, 상기 태양전지 제조 시스템은, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함하여 이루어질 수 있다. The solar cell manufacturing system may further include a first thin film deposition equipment set and a first electrode forming equipment, wherein the solar cell manufacturing system includes a second thin film deposition system, A second thin film deposition equipment set and a second electrode forming equipment may be further included.

본 발명은 또한, 반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정; 반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정; 및 반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법을 제공한다. The present invention also provides a method of manufacturing a semiconductor device, comprising: a step of forming a first concavo-convex structure on one surface of a substrate by removing a damage occurring on one surface of the substrate by a process of cutting a semiconductor ingot using reactive ion etching; Forming a second concavo-convex structure on the surface of the first concavo-convex structure by etching one surface of the substrate using a reactive ion etching method; And deforming the second concavo-convex structure to a third concavo-convex structure while simultaneously removing the generated damage layer and reactant on one surface of the substrate by using a reactive ion etching method and a reactive ion etching method. ≪ / RTI >

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제2 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제3 반응성 이온 에칭 장비에서 수행할 수 있다. The step of forming the first concavo-convex structure on one surface of the substrate by removing the damage caused on one surface of the substrate by the step of cutting the semiconductor ingot is performed in a first reactive ion etching equipment, The step of forming the second concavo-convex structure on the surface of the concave-convex structure is performed in the second reactive ion etching equipment, and the second concavo-convex structure is formed on the third concavo-convex structure May be performed in the third reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 수행할 수 있다. A step of forming a first concavo-convex structure on one surface of the substrate while removing damage generated on one surface of the substrate by a step of cutting the semiconductor ingot, and a step of etching a surface of the substrate to form a second concavo- Is performed in a continuous process in the first reactive ion etching equipment and the step of deforming the second concavo-convex structure to the third concavo-convex structure while simultaneously removing the generated damage layer and the reactant on one surface of the substrate is performed in the second Reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 연속 공정으로 수행할 수 있다. The step of forming the first concavo-convex structure on one surface of the substrate by removing the damage caused on one surface of the substrate by the step of cutting the semiconductor ingot is performed in a first reactive ion etching equipment, A step of forming a second concavo-convex structure on the surface of the concavo-convex structure, and a step of deforming the second concavo-convex structure to the third concavo-convex structure while simultaneously removing the generated damage layer and reactant on the one surface of the substrate, It can be carried out continuously in equipment.

상기 반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 상기 반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정, 및 반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행할 수 있다. Forming a first concavo-convex structure on one surface of the substrate while removing damage generated on one surface of the substrate by a process of cutting the semiconductor ingot using the reactive ion etching method; Forming a second concavo-convex structure on the surface of the first concavo-convex structure by etching the first concavo-convex structure, and removing the generated damage layer and reactant on one surface of the substrate using the reactive ion etching method, To the third concavo-convex structure can be performed in a continuous process in the first reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은, SF6, NF3, 또는 이들의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. Wherein the step of forming the first concavo-convex structure on one surface of the substrate while removing the damage caused on one surface of the substrate by the step of cutting the semiconductor ingot is performed by using SF 6 , NF 3 , kW of RF power at a pressure in the chamber ranging from 0.15 to 0.5 torr.

상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은, SF6, O2, 및 Cl2의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. The step of forming a second concavo-convex structure on the surface of the first concavo-convex structure by etching one surface of the substrate is performed by using a mixed gas of SF 6 , O 2 , and Cl 2 at an RF power ranging from 15 to 30 kW , In a chamber pressure ranging from 0.15 to 0.5 torr.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 공정은, SF6 및 Cl2의 혼합가스를 이용하여, 7 ~ 15 kw 범위의 RF 파워로, 0.2 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. Wherein the step of deforming the second concavo-convex structure into the third concavo-convex structure while simultaneously removing the generated damage layer and the reactant on one surface of the substrate is performed by using a mixed gas of SF 6 and Cl 2 , RF power at a pressure in the chamber ranging from 0.2 to 0.5 torr.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정; 상기 제2 반도체층 상에 반사방지층을 형성하는 공정; 상기 반사방지층 상에 제1 전극 물질을 코팅하고 상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정; 및 상기 제1 전극 물질 및 제2 전극 물질에 대해서 열처리를 수행하는 공정을 추가로 포함할 수 있다. A step of deforming the second concavo-convex structure to a third concave-convex structure while simultaneously removing the generated damage layer and the reactant on one surface of the substrate, doping a first surface of the substrate to form a first semiconductor layer and a second semiconductor layer A step of forming a PN junction layer composed of a p-type cladding layer; Forming an anti-reflection layer on the second semiconductor layer; Coating a first electrode material on the antireflective layer and coating a second electrode material on the first semiconductor layer; And performing a heat treatment on the first electrode material and the second electrode material.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정; 상기 제2 반도체층 상에 반사방지층을 형성하는 공정; 상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정; 상기 제2 전극 물질에 대해서 열처리를 수행하는 공정; 상기 반사방지층의 소정 영역을 제거하여 콘택부를 형성하는 공정; 및 상기 콘택부를 통해서 상기 제2 반도체층과 연결되는 제1 전극을 형성하는 공정을 추가로 포함할 수 있다. A step of deforming the second concavo-convex structure to a third concave-convex structure while simultaneously removing the generated damage layer and the reactant on one surface of the substrate, doping a first surface of the substrate to form a first semiconductor layer and a second semiconductor layer A step of forming a PN junction layer composed of a p-type cladding layer; Forming an anti-reflection layer on the second semiconductor layer; Coating a second electrode material on the first semiconductor layer; Performing a heat treatment on the second electrode material; Removing a predetermined region of the antireflection layer to form a contact portion; And forming a first electrode connected to the second semiconductor layer through the contact portion.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 제1 버퍼층, 제2 반도체층, 제1 투명도전층, 및 제1 전극을 차례로 형성하는 공정; 및 상기 기판의 타면에 제2 버퍼층, 제3 반도체층, 제2 투명도전층, 및 제2 전극을 차례로 형성하는 공정을 추가로 포함할 수 있다.A step of deforming the second concavo-convex structure to a third concavo-convex structure while simultaneously removing the generated damage layer and the reactant on one surface of the substrate, the first buffer layer, the second semiconductor layer, , And a first electrode in this order; And a step of sequentially forming a second buffer layer, a third semiconductor layer, a second transparent conductive layer, and a second electrode on the other surface of the substrate.

상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면, 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거(Saw Damage Removal:SDR)하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 기판의 일면을 식각하여 제1 요철구조의 표면에 제2 요철구조를 형성(Texturing)하는 공정, 및 기판의 일면에 형성된 데미지층 및 반응물을 제거(Damage Removal Etching)하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 모두 반응성 이온 에칭법(RIE)을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다. According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a first concavo-convex structure on one surface of a substrate while removing damage caused by a step of cutting a semiconductor ingot (SDR) A step of forming a second concavo-convex structure on the first surface of the substrate, and a step of removing the damage layer and the reaction material formed on the first surface of the substrate, and the step of deforming the second concavo- (RIE), it is not necessary to move the substrate between the vacuum state and the atmospheric pressure state as in the conventional method, and the process can be simplified.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다.
도 2a 내지 도 2g는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 4 내지 도 8은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 3a 내지 도 3g에 따른 제조공정을 구현하기 위한 제조 시스템이다.
도 9a 내지 도 9i는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 10 내지 도 14는 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 9a 내지 도 9i에 따른 제조공정을 구현하기 위한 제조 시스템이다.
도 15a 내지 도 15g는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 16 내지 도 20은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 15a 내지 도 15g에 따른 제조공정을 구현하기 위한 제조 시스템이다.
1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
2A to 2G are process cross-sectional views illustrating a manufacturing process of a conventional substrate-type solar cell.
3A to 3G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
FIGS. 4-8 illustrate a manufacturing system for a solar cell according to various embodiments of the present invention, each of which is a fabrication system for implementing the fabrication process according to FIGS. 3A-3G.
9A to 9I are process cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
Figs. 10 to 14 show a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to Figs. 9A to 9I described above.
15A to 15G are process cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
Figs. 16-20 illustrate a manufacturing system for a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to Figs. 15A to 15G described above.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다. 3A to 3G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

우선, 도 3a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as can be seen from FIG. 3A, a semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)은 실리콘 기판, 예로서 P형 실리콘 기판을 이용할 수 있다. The semiconductor substrate 100a may be a silicon substrate, for example, a P-type silicon substrate.

상기 실리콘 기판으로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. As the silicon substrate, monocrystalline silicon or polycrystalline silicon can be used. Since monocrystalline silicon has high purity and low crystal defect density, the efficiency of the solar cell is high, but the price is too high and the economical efficiency is low. Polycrystalline silicon has a relatively high efficiency But because it uses low-cost materials and processes, the production cost is low and it is suitable for mass production.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of cutting a semiconductor ingot to produce a substrate and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용한다. At this time, Reactive Ion Etching (RIE) is used for the process of removing damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal (SDR)).

이와 같은 반응성 이온 에칭법은 SF6, NF3, 또는 이들의 혼합가스를 이용하여 수행할 수 있다. 이 경우, RF 파워는 15 ~ 30 kw 범위가 바람직하고, 챔버 내 압력은 0.15 ~ 0.5 torr 범위가 바람직하다. Such a reactive ion etching method can be performed using SF 6 , NF 3 , or a mixed gas thereof. In this case, the RF power is preferably in the range of 15 to 30 kW, and the pressure in the chamber is preferably in the range of 0.15 to 0.5 torr.

이와 같은 반응성 이온 에칭법에 의해서 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. 도시하지는 않았지만, 상기 반도체 기판(100a)의 타면에도 상기 반응성 이온 에칭법을 적용할 수 있고 이 경우 상기 반도체 기판(100a)의 타면에도 상기 제1 요철구조가 형성된다. A first irregular structure is formed on one surface of the semiconductor substrate 100a by the reactive ion etching method. Although not shown, the reactive ion etching method may be applied to the other surface of the semiconductor substrate 100a. In this case, the first concavo-convex structure may be formed on the other surface of the semiconductor substrate 100a.

다음, 도 3b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면, 보다 구체적으로는 상기 제1 요철구조가 형성된 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다. 상기 제2 요철구조는 상기 제1 요철구조에 비하여 그 크기가 작게 형성된다. 3B, one surface of the semiconductor substrate 100a, more specifically, one surface of the semiconductor substrate 100a on which the first concavo-convex structure is formed, is etched to form a second concavo-convex structure on the surface of the first concavo- Structure. The second concavo-convex structure is formed to be smaller in size than the first concavo-convex structure.

도시하지는 않았지만, 상기 반도체 기판(100a)의 타면도 함께 식각하여 상기 반도체 기판(100a)의 일면 및 타면 모두에 상기 제2 요철구조를 형성하는 것도 가능하다. Although not shown, the second surface of the semiconductor substrate 100a may also be etched to form the second concavo-convex structure on one surface and the other surface of the semiconductor substrate 100a.

상기 제1 요철구조가 형성된 반도체 기판(100a)의 일면을 식각하는 공정(Texuring)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용한다. The step of etching the first surface of the semiconductor substrate 100a having the first concave-convex structure is performed by reactive ion etching (RIE).

상기 반응성 이온 에칭법은 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용하여 수행할 수 있다. 특히, 상기 반응성 이온 에칭법은 SF6, O2, 및 Cl2의 혼합가스를 이용하여 수행할 수 있다. The reactive ion etching is a Cl 2, SF 6, NF 3 , HBr, or the use of these two or more of a mixture of a main gas, Ar, O 2, N 2 , He, or the addition of gas to these two or more of a mixture of . ≪ / RTI > In particular, the reactive ion etching method may be performed using a mixed gas of SF 6 , O 2 , and Cl 2 .

상기 반응성 이온 에칭법을 이용할 경우, RF 파워는 15 ~ 30 kw 범위가 바람직하고, 챔버 내 압력은 0.15 ~ 0.5 torr 범위가 바람직하다. When the reactive ion etching method is used, the RF power is preferably in the range of 15 to 30 kW, and the pressure in the chamber is preferably in the range of 0.15 to 0.5 torr.

상기 RF 파워가 15 kw 미만일 경우에는 반도체 기판(100a)의 일면에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 30 kw를 초과할 경우에는 반도체 기판(100a)의 일면에 대한 과도한 식각으로 원하는 제2 요철구조가 형성되지 않을 수 있다. If the RF power is less than 15 kW, etching may not be performed on one surface of the semiconductor substrate 100a. If the RF power is greater than 30 kW, excessive etching may be performed on one surface of the semiconductor substrate 100a The second concavo-convex structure may not be formed.

상기 챔버 내 압력이 0.15 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다. When the pressure in the chamber is less than 0.15 torr, the plasma state becomes unstable. When the pressure in the chamber exceeds 0.5 torr, the etching rate is slowed down.

또한, 상기 SF6, O2, 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : O2 : Cl2 = (0.5 ~ 1.5) : 1 : (0.5 ~ 1)의 범위가 바람직하다. When the reactive ion etching method is performed using a mixed gas of SF 6 , O 2 , and Cl 2 , the gas composition ratio (sccm) is SF 6 : O 2 : Cl 2 = (0.5 to 1.5): 1: (0.5 to 1).

상기 SF6는 반도체 기판(100a)의 일면에 대한 식각을 수행하는 주 식각 가스로 기능한다. 상기 SF6의 함량이 상기 범위 미만일 경우에는 반도체 기판(100a)의 일면에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6 의 함량이 상기 범위를 초과할 경우에는 원하는 제2 요철구조를 얻지 못할 수 있다. The SF 6 functions as a main etch gas for performing etching on one surface of the semiconductor substrate 100a. If the content of SF 6 is less than the above range, etching on one surface of the semiconductor substrate 100a may not be performed smoothly. If the content of SF 6 exceeds the above range, a desired second irregular structure may not be obtained .

상기 O2는 식각 공정시 식각을 방해하는 마스크(mask)로 기능하여 반도체 기판(100a)의 일면에 대한 선택적인 식각이 이루어지게 한다. 상기 O2의 함량이 상기 범위를 벗어날 경우에는 원하는 제2 요철구조를 얻지 못할 수 있다. The O 2 functions as a mask that hinders etching during the etching process, thereby selectively etching the one surface of the semiconductor substrate 100 a. If the content of O 2 is out of the above range, a desired second concavo-convex structure may not be obtained.

상기 Cl2는 반도체 기판(100a)의 일면에 대한 식각을 보조하는 기능을 하는 것으로서, 상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려져 너무 날카로운 형상의 제2 요철구조가 생길 수 있고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 제2 요철구조를 얻지 못할 수도 있다. Wherein Cl 2 has as a function to assist the etching of one surface of a semiconductor substrate (100a), if the content of the Cl 2 is less than the above range, and the etching proceeds slowed can lead to the second concave-convex structure is too sharp shape, If the content of Cl 2 exceeds the above range, the second concavo-convex structure may not be obtained due to excessive etching.

한편, 이와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(100a)의 일면을 식각하게 되면, 플라즈마로 인해서 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 또한 상기 O2와 Si가 반응하여 SiOx와 같은 반응물(140)이 생성된다. When a surface of the semiconductor substrate 100a is etched using the reactive ion etching method, a damaged layer 120 is formed on one surface of the semiconductor substrate 100a due to plasma, O 2 and Si react to form a reactant 140 such as SiO x.

이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 반도체 기판(100a)의 일면을 식각하게 되면 상기 반도체 기판(100a)의 일면에 제2 요철구조가 형성되는데, 이때, 상기 제2 요철구조는 피크가 뾰족한 형태로 형성되며, 제2 요철구조의 폭은 대략 100 내지 500 nm 범위가 될 수 있다. 또한, 상기 제2 요철구조의 높이는 상기 폭(L)의 0.8 내지 1.2 배의 값 범위가 될 수 있다. When the first surface of the semiconductor substrate 100a is etched using the reactive ion etching method under the reaction conditions described above, a second concavo-convex structure is formed on one surface of the semiconductor substrate 100a. At this time, And the width of the second concave-convex structure may be in the range of approximately 100 to 500 nm. In addition, the height of the second concavo-convex structure may be in the range of 0.8 to 1.2 times the width (L).

다음, 도 3c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거한다. Next, as shown in FIG. 3C, the generated damage layer 120 and the reactant 140 are simultaneously removed on one surface of the semiconductor substrate 100a.

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하는 공정(Damage Removal Etching:DRE)은 전술한 도 3b 공정과 마찬가지로 반응성 이온 에칭법(RIE)을 이용한다. The Damage Removal Etching (DRE) process for simultaneously removing the generated damage layer 120 and the reactants 140 on one surface of the semiconductor substrate 100a uses reactive ion etching (RIE) as in the process of FIG. 3B .

이때, 반응성 이온 에칭법은 SF6 및 Cl2의 혼합가스를 이용하여 수행할 수 있다. At this time, the reactive ion etching method can be performed using a mixed gas of SF 6 and Cl 2 .

이 경우, RF 파워는 7 ~ 15 kw 범위가 바람직하고, 챔버 내 압력은 0.2 ~ 0.5 torr 범위가 바람직하다. In this case, the RF power is preferably in the range of 7 to 15 kW, and the pressure in the chamber is preferably in the range of 0.2 to 0.5 torr.

상기 RF 파워가 7 kw 미만일 경우에는 상기 데미지층(120) 및 반응물(140)에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 15 kw를 초과할 경우에는 반도체 기판(100a)의 일면에 대한 과도한 식각이 이루어질 수 있다. If the RF power is lower than 7 kW, the damage layer 120 and the reactant 140 may not be etched. If the RF power is higher than 15 kW, Excessive etching can be performed.

상기 챔버 내 압력이 0.2 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다. When the pressure in the chamber is less than 0.2 torr, the plasma state becomes unstable. When the pressure in the chamber exceeds 0.5 torr, the etching rate is slowed down.

또한, 상기 SF6 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : Cl2 = 3 : (1 ~ 3)의 범위가 바람직하다. When the reactive ion etching method is performed using the mixed gas of SF 6 and Cl 2 , the composition ratio (sccm) of the gas is SF 6 : Cl 2 = 3: (1 to 3).

상기 SF6의 함량이 상기 범위 미만일 경우에는 상기 데미지층(120) 및 반응물(140)에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6의 함량이 상기 범위를 초과할 경우에는 형성된 제2 요철구조가 심하게 변형될 수 있다. If the content of SF 6 is less than the above range, the damage to the damage layer 120 and the reactant 140 may not be smoothly performed. If the content of the SF 6 exceeds the above range, The structure can be severely deformed.

상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려지고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 원하는 요철구조를 얻지 못할 수 있다. If the content of Cl 2 is less than the above range, the etching progresses slowly. If the content of Cl 2 exceeds the above range, the desired concavo-convex structure may not be obtained due to excessive etching.

이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 데미지층(120) 및 반응물(140)을 동시에 제거하게 되면, 전술한 도 3b 공정에서 생성된 제2 요철구조에 변화가 발생하여 제3 요철구조가 얻어진다. If the damage layer 120 and the reactant 140 are simultaneously removed using the reactive ion etching method under the reaction conditions as described above, a change occurs in the second concavo-convex structure generated in the process of FIG. 3B, Structure is obtained.

즉, 제2 요철구조는 그 피크가 뾰족한 단면 형태로 이루어진 반면에, 제3 요철구조는 그 피크가 라운드(rounded) 형태의 단면을 갖게 된다. 최종적으로 얻어진 제3 요철구조의 폭(L)은 대략 100 내지 500 nm 범위가 될 수 있고, 상기 제3 요철구조의 높이(H)는 대략 50 내지 400 nm 범위가 될 수 있다. That is, the second concavo-convex structure has a sharp-pointed cross-section, while the third concavo-convex structure has a rounded-shaped cross-section. The width L of the finally obtained third concavoconvex structure may be in the range of approximately 100 to 500 nm and the height H of the third concavoconvex structure may be in the range of approximately 50 to 400 nm.

한편, 이상과 같은 도 3a 내지 도 3c 공정은 하나의 RIE 장비 내에서 공정 가스 등의 공정 조건만을 변경하면서 연속 공정을 수행할 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 도 3a 공정은 제1 RIE 장비에서 수행하고, 도 3b 공정은 제2 RIE 장비에서 수행하고, 도 3c 공정은 제3 RIE 장비에서 수행할 수도 있다. 3A to 3C can perform a continuous process while changing only process conditions such as a process gas in one RIE equipment. However, the present invention is not limited thereto. The process of FIG. 3a may be performed in the first RIE equipment, the process of FIG. 3b may be performed in the second RIE equipment, and the process of FIG. 3c may be performed in the third RIE equipment.

또한, 도 3a 및 도 3b 공정은 제1 RIE 장비에서 수행하고 도 3c 공정은 제2 RIE 장비에서 수행할 수도 있고, 도 3a 공정은 제1 RIE 장비에서 수행하고 도 3b 및 도 3c 공정은 제2 RIE 장비에서 수행할 수도 있다. 3A and 3B may be performed in the first RIE equipment, and the process of FIG. 3C may be performed in the second RIE equipment, the process of FIG. 3A may be performed in the first RIE equipment, RIE equipment.

다음, 도 3d에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하여 제1 반도체층(100) 및 제2 반도체층(200)으로 이루어진 PN접합층을 형성한다. 즉, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 제1 반도체층(100) 및 도펀트에 의해 도핑된 제2 반도체층(200)이 차례로 형성되어 PN접합을 이루게 된다. Next, as shown in FIG. 3D, a PN junction layer including the first semiconductor layer 100 and the second semiconductor layer 200 is formed by doping a dopant on one surface of the semiconductor substrate 100a. That is, when a dopant is doped on one surface of the semiconductor substrate 100a, the first semiconductor layer 100 doped with the dopant and the second semiconductor layer 200 doped with the dopant are sequentially formed to form a PN junction do.

예로서, 상기 반도체 기판(100a)이 P형 반도체층으로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 반도체층으로 이루어진 제1 반도체층(100) 및 상기 제1 반도체층(100)의 일면에 N형 반도체층으로 이루어진 제2 반도체층(200)을 형성할 수 있다. For example, when the semiconductor substrate 100a is formed of a P-type semiconductor layer, the first semiconductor layer 100 made of a P-type semiconductor layer and the first semiconductor layer 100 made of P- The second semiconductor layer 200 made of an N-type semiconductor layer can be formed.

상기 제2 반도체층(200)의 일면, 구체적으로, 상기 제2 반도체층(200)의 상면은 전술한 바와 같은 제3 요철구조를 구비하게 되며, 상기 제1 반도체층(100)의 일면, 구체적으로, 상기 제1 반도체층(100)의 상면도 유사한 요철구조를 구비하게 된다. 다만, 상기 제1 반도체층(100)의 상면은 도핑되는 도펀트의 확산 정도에 따라 상기 제2 반도체층(200)에 구비된 제3 요철구조와는 상이한 요철구조가 형성될 수 있다. The first semiconductor layer 100 may be formed on one surface of the second semiconductor layer 200, specifically, on the upper surface of the second semiconductor layer 200, And the upper surface of the first semiconductor layer 100 has a similar concavo-convex structure. However, the top surface of the first semiconductor layer 100 may have a concavo-convex structure different from the third concavo-convex structure provided in the second semiconductor layer 200 according to the degree of diffusion of the dopant doped.

상기 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. The doping of the dopant may be performed using a high temperature diffusion method or a plasma ion doping method.

상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(100a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 반도체 기판(100a)의 표면으로 확산시키는 공정으로 이루어질 수 있다. In the step of doping the N-type dopant using the high-temperature diffusion method, the semiconductor substrate 100a is doped with POCl 3 Or it supplies the N-type dopant gas such as PH 3 may be formed of an N type dopant in the step of diffusing into a surface of the semiconductor substrate (100a).

상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(100a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 반도체 기판(100a)의 일면으로 입사하여 이온 도핑된다. In the step of doping the N-type dopant using the plasma ion doping method, the semiconductor substrate 100a is placed in a plasma generator, and POCl 3 Or a process of generating plasma while supplying an N-type dopant gas such as PH 3 or the like. When the plasma is generated in this manner, phosphorus (P) ions in the plasma are accelerated by the RF electric field and are incident on one surface of the semiconductor substrate 100a and ion-doped.

상기 플라즈마 이온도핑 공정 후에는 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다. After the plasma ion doping process, it is preferable to perform an annealing process for heating to an appropriate temperature. The reason for this is that when the annealing process is not performed, the doped ions can act as simple impurities, but when the annealing process is performed, the doped ions are activated by bonding with Si.

한편, 상기 N형 도펀트를 도핑하는 공정은 고온에서 수행되는데, 이와 같은 도핑 공정시 상기 제2 반도체층(200) 상에 PSG(Phosphor-Silicate Glass)와 같은 부산물층이 형성될 수 있고, 따라서, 상기 부산물층을 제거하기 위해서 습식 식각공정과 같은 식각 공정을 추가로 수행할 수 있다. The doping of the N-type dopant is performed at a high temperature. In such a doping process, a by-product layer such as a PSG (Phosphor-Silicate Glass) may be formed on the second semiconductor layer 200, An etch process such as a wet etch process may be further performed to remove the by-product layer.

다음, 도 3e에서 알 수 있듯이, 상기 제2 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as shown in FIG. 3E, the anti-reflection layer 300 is formed on the second semiconductor layer 200.

상기 제2 반도체층(200)의 상면이 제3 요철구조로 형성됨에 따라 상기 반사방지층(300)도 유사한 요철구조로 형성된다. Since the upper surface of the second semiconductor layer 200 is formed in the third concave-convex structure, the anti-reflection layer 300 is formed in a similar concave-convex structure.

상기 반사방지층(300)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The antireflection layer 300 may be formed of silicon nitride or silicon oxide by plasma CVD.

다음, 도 3f에서 알 수 있듯이, 상기 반사방지층(300) 상에 제1 전극 물질(400a)을 코팅하고, 상기 제1 반도체층(100) 상에 제2 전극 물질(600a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(200)과 접하지 않는 상기 반사방지층(300)의 상면에 제1 전극 물질(400a)을 코팅하고, 상기 제2 반도체층(200)과 접하지 않는 상기 제1 반도체층(100)의 하면에 제2 전극 물질(600a)을 코팅한다. 3F, a first electrode material 400a is coated on the antireflection layer 300, and a second electrode material 600a is coated on the first semiconductor layer 100. Next, as shown in FIG. The first electrode material 400a is coated on the upper surface of the antireflection layer 300 that is not in contact with the second semiconductor layer 200, The second electrode material 600a is coated on the lower surface of the first semiconductor layer 100. [

상기 제1 전극 물질(400a) 및 제2 전극 물질(600a)의 코팅 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다. The first electrode material 400a and the second electrode material 600a may be formed by a combination of Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, And a printing process.

상기 제1 전극 물질(400a)은 태양광이 입사되는 면에 형성되므로, 상기 반사방지층(300)의 전면(全面)에 형성하지 않고 소정 패턴으로 형성하게 된다. Since the first electrode material 400a is formed on the surface on which the sunlight is incident, the first electrode material 400a is formed on the entire surface of the antireflection layer 300 in a predetermined pattern.

상기 제2 전극 물질(600a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(100)의 전면(全面)에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(600a)을 소정 패턴으로 형성할 수도 있다. The second electrode material 600a may be formed on the entire surface of the first semiconductor layer 100 because the second electrode material 600a is formed on the opposite surface of the surface on which sunlight is incident. However, in some cases, the second electrode material 600a may be formed in a predetermined pattern so that reflected sunlight can be incident into the solar cell.

다음, 도 3g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다. Next, as shown in FIG. 3G, firing is performed at a high temperature to complete the manufacture of a solar cell according to an embodiment of the present invention.

고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(400a)이 상기 반사방지층(300)을 뚫고 상기 제2 반도체층(200)까지 침투함으로써, 상기 제2 반도체층(200)과 접촉하는 제1 전극(400)이 형성될 수 있다. The first electrode material 400a penetrates the second semiconductor layer 200 through the antireflection layer 300 so that the first electrode material 400a contacts the first semiconductor layer 200, The electrode 400 may be formed.

또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(600a)이 상기 제1 반도체층(100)의 하면으로 침투함으로써 상기 제1 반도체층(100)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(500)이 상기 제1 반도체층(100)의 하면에 형성되고, 상기 제3 반도체층(500)의 하면에 제2 전극(600)이 형성된다. 예를 들어, 상기 제1 반도체층(100)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(500)은 P+형 반도체층으로 이루어지게 된다. In addition, when the heat treatment is performed at a high temperature, the second electrode material 600a penetrates into the lower surface of the first semiconductor layer 100, so that the first electrode layer 600a having a dopant concentration higher than the dopant concentration of the first semiconductor layer 100 A third semiconductor layer 500 is formed on the lower surface of the first semiconductor layer 100 and a second electrode 600 is formed on the lower surface of the third semiconductor layer 500. For example, when the first semiconductor layer 100 is formed of a P-type semiconductor, the third semiconductor layer 500 is formed of a P + -type semiconductor layer.

이와 같은 본 발명의 일 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. A manufacturing system for implementing the manufacturing process of the solar cell according to one embodiment of the present invention will be described as follows.

도 4 내지 도 8은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 3a 내지 도 3g에 따른 제조공정을 구현하기 위한 제조 시스템이다. FIGS. 4-8 illustrate a manufacturing system for a solar cell according to various embodiments of the present invention, each of which is a fabrication system for implementing the fabrication process according to FIGS. 3A-3G.

도 4는 본 발명의 일 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 4 shows a manufacturing system of a solar cell according to an embodiment of the present invention. As shown in FIG. 4, a solar cell manufacturing system according to an embodiment of the present invention includes a first reactive ion etching equipment (1st (RIE), a second reactive ion etching equipment (2nd RIE), a third reactive ion etching equipment (3rd RIE), a doping equipment, an antireflection coating (ARC) equipment, a printing equipment, Equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정, 즉, 반도체 잉곳을 자르는 공정시 발생한 손상을 제거(Saw Damage Removal:SDR)하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (first RIE) forms a first concave-convex structure on one surface of the substrate while performing the above-described step of FIG. 3A, that is, performing a saw damage removal (SDR) It is equipment for carrying out the process.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3b 공정, 즉, 반도체 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정(Texuring)을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a process for forming a second concave-convex structure on the surface of the first concave-convex structure by etching the first surface of the semiconductor substrate, Equipment.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 3c 공정, 즉, 데미지층 및 반응물을 동시에 제거(Damage Removal Etching:DRE)하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment (3rd RIE) is a process of transforming the second concavo-convex structure into the third concavo-convex structure while removing the damage layer and the reactant simultaneously (Damage Removal Etching: DRE) It is equipment to perform.

이와 같은 제1 내지 제3 반응성 이온 에칭(Reactive Ion Etching:RIE) 장비(710)는 플라즈마 분위기에서 반응가스를 이용하여 식각을 수행할 수 있는 당업계에 공지된 다양한 장비를 이용할 수 있다. The first to third reactive ion etching (RIE) equipment 710 may use various equipment known in the art capable of performing etching using a reactive gas in a plasma atmosphere.

상기 도핑(Doping) 장비는 전술한 도 3d 공정, 즉, 도펀트 도핑 공정을 수행하기 위한 장비이다. 이와 같은 도핑(Doping) 장비는 플라즈마 분위기에서 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있고 고온의 확산로에 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있다. The doping apparatus is a device for performing the doping process of FIG. 3d, that is, the dopant doping process. Such a doping apparatus may be a device known in the art capable of doping by supplying a dopant gas in a plasma atmosphere, a device known in the art capable of doping by supplying a dopant gas to a high temperature diffusion furnace May be used.

상기 반사방지층 코팅(ARC) 장비는 전술한 도 3e 공정, 즉, 반사방지층을 코팅하기 위한 장비이다. 이와 같은 반사방지층 코팅(ARC) 장비는 당업계에 공지된 PECVD 장비를 이용할 수 있다. The anti-reflection layer coating (ARC) equipment is a process for coating the anti-reflection layer in the process of FIG. 3E described above. Such an anti-reflection coating (ARC) equipment can use PECVD equipment known in the art.

상기 인쇄(Printing) 장비는 전술한 도 3f 공정, 즉, 전극 물질을 인쇄하는 장비로서, 스크린 인쇄장비 등과 같은 당업계에 공지된 다양한 인쇄 장비를 이용할 수 있다. The printing equipment can use various printing equipment known in the art such as the above-described process of FIG. 3F, that is, equipment for printing electrode material, screen printing equipment and the like.

상기 열처리(Firing) 장비는 전술한 도 3g 공정을 수행하기 위한 장비로서, 당업계에 공지된 다양한 열처리 장비를 이용할 수 있다. The above-described firing equipment is equipment for performing the above-described process of FIG. 3G, and various heat treatment equipment known in the art can be used.

도 5는 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 5에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 5 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 5, the solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (1st (RIE), a second reactive ion etching (RIE) apparatus, a doping apparatus, an anti-reflection coating (ARC) apparatus, a printing apparatus, and a heating apparatus.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정 및 도 3b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3a 공정 및 도 3b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is an apparatus for performing the steps of FIG. 3A and FIG. 3B. In the first reactive ion etching equipment (first RIE), while changing process conditions such as reaction gas and the like 3a and 3b are successively performed.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a device for performing the process of FIG. 3C.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the Doping equipment, the anti-reflection coating (ARC) equipment, the printing equipment, and the heating equipment are the same as those of FIG. 4 described above.

도 6은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 6에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 6 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 6, the solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), a second reactive ion etching (RIE) apparatus, a doping apparatus, an anti-reflection coating (ARC) apparatus, a printing apparatus, and a heating apparatus.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is a device for performing the process of FIG. 3A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3b 공정 및 도 3c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3b 공정 및 도 3c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment (2nd RIE) is an apparatus for performing the processes of FIG. 3B and FIG. 3C. In the second reactive ion etching equipment (2nd RIE) The step 3b and the step of Fig. 3c are successively performed.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the Doping equipment, the anti-reflection coating (ARC) equipment, the printing equipment, and the heating equipment are the same as those of FIG. 4 described above.

도 7은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 7에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 7 illustrates a manufacturing system for a solar cell according to another embodiment of the present invention. As shown in FIG. 7, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), doping equipment, antireflection coating (ARC) equipment, printing equipment, and firing equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정, 도 3b 공정 및 도 3c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3a 공정, 도 3b 공정 및 도 3c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is an equipment for performing the steps of FIG. 3A, FIG. 3B and FIG. 3C. In the first reactive ion etching equipment (first RIE) The process of FIG. 3A, the process of FIG. 3B, and the process of FIG. 3C are continuously performed.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the Doping equipment, the anti-reflection coating (ARC) equipment, the printing equipment, and the heating equipment are the same as those of FIG. 4 described above.

이상과 같은 도 4 내지 도 7에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템이 반드시 그에 한정되는 것은 아니고, 예로서 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. The manufacturing system according to FIGS. 4 through 7 as described above is related to a structure in which the devices are arranged in-line, and the manufacturing system according to the present invention is not necessarily limited thereto. For example, The predetermined devices may be arranged in a cluster structure.

도 8은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 4와 동일하다. 도 8에서 LRC는 로드락 챔버이다. FIG. 8 shows a manufacturing system for a solar cell according to another embodiment of the present invention, which includes a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), and a third reactive ion etching 4 except that the equipment (3rd RIE) has a cluster structure. 8, LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 5 또는 도 6에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 7에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. 5 and 6, the first reactive ion etching equipment (first RIE) and the second reactive ion etching equipment (second RIE) may be arranged in a cluster structure, and in FIG. 7 , The first reactive ion etching equipment (1st RIE) may be arranged in a cluster structure.

도 9a 내지 도 9i는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다. 이하에서는, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다. 9A to 9I are process cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention. Hereinafter, repetitive description of the same configuration as the above-described embodiment will be omitted.

우선, 도 9a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as can be seen from Fig. 9A, a semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of cutting a semiconductor ingot to produce a substrate and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용하며, 이에 의해, 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. At this time, a reactive ion etching (RIE) process is used for the step of removing damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal: SDR) The first concavo-convex structure is formed.

다음, 도 9b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다(Texturing). 9B, a first surface of the semiconductor substrate 100a is etched to form a second concavo-convex structure on the surface of the first concavo-convex structure (Texturing).

상기 반도체 기판(100a)의 일면을 식각하는 공정은 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행하고, 그에 따라, 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 SiOx와 같은 반응물(140)이 잔존할 수 있다. The process of etching one surface of the semiconductor substrate 100a is performed using reactive ion etching (RIE) in the same manner as in the above embodiment, thereby forming a damaged layer (not shown) on one surface of the semiconductor substrate 100a, ) 120 may be formed and reactants 140 such as SiOx may remain.

다음, 도 9c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거(Damage Removal Etching)하면서 상기 제2 요철구조를 제3 요철구조로 변형한다. Next, as shown in FIG. 9C, while the damage layer 120 and the reactant 140 generated on one surface of the semiconductor substrate 100a are simultaneously removed (Damage Removal Etching), the second concavo-convex structure is changed to the third concavo- .

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정도 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행한다.The process of deforming the second concavo-convex structure to the third concavo-convex structure while simultaneously removing the generated damage layer 120 and the reactant 140 on one surface of the semiconductor substrate 100a is also performed by the reactive ion etching (RIE).

다음, 도 9d에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하여 제1 반도체층(100) 및 제2 반도체층(200)으로 이루어진 PN접합층을 형성한다. Next, as shown in FIG. 9D, a PN junction layer including the first semiconductor layer 100 and the second semiconductor layer 200 is formed by doping a surface of the semiconductor substrate 100a with a dopant.

다음, 도 9e에서 알 수 있듯이, 상기 제2 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as shown in FIG. 9E, an anti-reflection layer 300 is formed on the second semiconductor layer 200.

다음, 도 9f에서 알 수 있듯이, 상기 제1 반도체층(100) 상에 제2 전극 물질(600a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(200)과 접촉하지 않는 상기 제1 반도체층(100)의 하면에 제2 전극 물질(600a)을 코팅한다. Next, as shown in FIG. 9F, the second electrode material 600a is coated on the first semiconductor layer 100. Next, as shown in FIG. More specifically, the second electrode material 600a is coated on the lower surface of the first semiconductor layer 100 that is not in contact with the second semiconductor layer 200.

상기 제2 전극 물질(600a)의 코팅 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다. The second electrode material 600a may be formed by a printing process using Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloy pastes thereof.

상기 제2 전극 물질(600a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(100)의 전면(全面)에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(600a)을 소정 패턴으로 형성할 수도 있다. The second electrode material 600a may be formed on the entire surface of the first semiconductor layer 100 because the second electrode material 600a is formed on the opposite surface of the surface on which sunlight is incident. However, in some cases, the second electrode material 600a may be formed in a predetermined pattern so that reflected sunlight can be incident into the solar cell.

다음, 도 9g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 제3 반도체층(500) 및 제2 전극(600)을 형성한다. Next, as shown in FIG. 9G, the third semiconductor layer 500 and the second electrode 600 are formed by performing a firing process at a high temperature.

고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(600a)이 상기 제1 반도체층(100)의 하면으로 침투함으로써 상기 제1 반도체층(100)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(500)이 상기 제1 반도체층(100)의 하면에 형성되고, 상기 제3 반도체층(500)의 하면에 제2 전극(600)이 형성된다. 예를 들어, 상기 제1 반도체층(100)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(500)은 P+형 반도체층으로 이루어지게 된다. When the second electrode material 600a penetrates the lower surface of the first semiconductor layer 100, a third semiconductor material having a dopant concentration higher than the dopant concentration of the first semiconductor layer 100, A layer 500 is formed on the lower surface of the first semiconductor layer 100 and a second electrode 600 is formed on the lower surface of the third semiconductor layer 500. For example, when the first semiconductor layer 100 is formed of a P-type semiconductor, the third semiconductor layer 500 is formed of a P + -type semiconductor layer.

다음, 도 9h에서 알 수 있듯이, 상기 반사방지층(300)의 소정 영역을 제거하여 콘택부(350)를 형성한다. 9 (h), a predetermined region of the antireflection layer 300 is removed to form the contact portion 350. Next, as shown in FIG.

상기 콘택부(350)를 형성하는 공정은 레이저 공정 또는 포토리소그라피(photolithography) 공정과 같은 당업계에 공지된 패터닝(Patterning) 공정으로 이루어질 수 있다. The process of forming the contact portion 350 may be performed by a patterning process known in the art such as a laser process or a photolithography process.

다음, 도 9i에서 알 수 있듯이, 상기 콘택부(350)를 통해서 상기 제2 반도체층(200)과 연결되는 제1 전극(400)을 형성한다. Next, as shown in FIG. 9I, a first electrode 400 connected to the second semiconductor layer 200 is formed through the contact part 350.

상기 제1 전극(400)을 형성하는 공정은 전해 도금 또는 무전해 도금과 같은 도금(Plating) 공정으로 이루어질 수 있다. The process of forming the first electrode 400 may be a plating process such as electrolytic plating or electroless plating.

이와 같은 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. The manufacturing system for implementing the manufacturing process of the solar cell according to another embodiment of the present invention will be described as follows.

도 10 내지 도 14는 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 9a 내지 도 9i에 따른 제조공정을 구현하기 위한 제조 시스템이다. Figs. 10 to 14 show a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to Figs. 9A to 9I described above.

도 10은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 10에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 10 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 10, a solar cell manufacturing system according to an embodiment of the present invention includes a first reactive ion etching equipment (RIE), a second reactive ion etching equipment (2nd RIE), a third reactive ion etching equipment (3rd RIE), a doping equipment, an antireflection coating (ARC) equipment, a printing equipment, ) Equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is a device for performing the process of FIG. 9A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9b 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a device for performing the process shown in FIG. 9B.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 9c 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment (3rd RIE) is a device for performing the process shown in FIG. 9C.

상기 도핑(Doping) 장비는 전술한 도 9d 공정, 즉, 도펀트 도핑 공정을 수행하기 위한 장비이다. The doping apparatus is a device for performing the doping process of FIG. 9D, that is, the dopant doping process.

상기 반사방지층 코팅(ARC) 장비는 전술한 도 9e 공정, 즉, 반사방지층을 코팅하기 위한 장비이다. The anti-reflection layer coating (ARC) equipment is a process for coating the anti-reflection layer in the process of FIG. 9E described above.

상기 인쇄(Printing) 장비는 전술한 도 9f 공정, 즉, 전극 물질을 인쇄하는 장비이다. The printing equipment is the process of FIG. 9f, that is, the printing of the electrode material.

한편, 도시하지는 않았지만, 상기 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. Although not shown, the apparatus may further include a firing apparatus, a patterning apparatus, and a plating apparatus.

상기 열처리(Firing) 장비는 전술한 도 9g 공정을 수행하기 위한 장비이다. The firing apparatus is a device for performing the process of FIG. 9G described above.

상기 패터닝(Patterning) 장비는 전술한 도 9h 공정을 수행하기 위한 장비로서, 상기 패터닝(Patterning) 장비는 당업계에 공지된 레이저 장비 또는 포토리소그라피(photolithography) 장비로 이루어질 수 있다. The patterning apparatus is an apparatus for performing the process of FIG. 9H. The patterning apparatus may be a laser apparatus or a photolithography apparatus known in the art.

상기 도금(Plating) 장비는 전술한 도 9i 공정을 수행하기 위한 장비로서, 상기 도금(Plating) 장비는 당업계에 공지된 전해 또는 무전해 도금 장비로 이루어질 수 있다. The plating apparatus is an apparatus for performing the above-described process of FIG. 9I, and the plating apparatus may be made of electrolytic or electroless plating equipment known in the art.

도 11은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 11에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 및 인쇄(Printing) 장비를 포함하여 이루어진다. FIG. 11 shows a manufacturing system for a solar cell according to another embodiment of the present invention. As shown in FIG. 11, the solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), a second reactive ion etching (RIE) apparatus, a doping apparatus, an antireflection coating (ARC) apparatus, and a printing apparatus.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정 및 도 9b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9a 공정 및 도 9b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is an apparatus for performing the processes of FIG. 9A and FIG. 9B. In the first reactive ion etching equipment (1st RIE) 9a and 9b are continuously performed.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a device for performing the process shown in FIG. 9C.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. Doping equipment, antireflection coating (ARC) equipment, printing equipment, firing equipment, patterning equipment, and plating equipment are the same as those of FIG. 10 described above.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. Also, as described above, it is possible to further include a firing apparatus, a patterning apparatus, and a plating apparatus.

도 12는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 12에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 및 인쇄(Printing) 장비를 포함하여 이루어진다. FIG. 12 shows a manufacturing system for a solar cell according to another embodiment of the present invention. As shown in FIG. 12, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), a second reactive ion etching (RIE) apparatus, a doping apparatus, an antireflection coating (ARC) apparatus, and a printing apparatus.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is a device for performing the process of FIG. 9A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9b 공정 및 도 9c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9b 공정 및 도 9c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment (2nd RIE) is an apparatus for performing the processes of FIG. 9B and FIG. 9C. In the second reactive ion etching equipment (2nd RIE), process conditions such as a reaction gas and the like are changed The step 9b and the step of FIG. 9c are successively performed.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. Doping equipment, antireflection coating (ARC) equipment, printing equipment, firing equipment, patterning equipment, and plating equipment are the same as those of FIG. 10 described above.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. Also, as described above, it is possible to further include a firing apparatus, a patterning apparatus, and a plating apparatus.

도 13은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 13에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 포함하여 이루어진다. FIG. 13 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 13, the solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), doping equipment, antireflection coating (ARC) equipment, printing equipment, firing equipment, patterning equipment, and plating equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정, 도 9b 공정 및 도 9c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9a 공정, 도 9b 공정 및 도 9c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is a device for performing the process of FIG. 9A, FIG. 9B and FIG. 9C. In the first reactive ion etching equipment (first RIE) 9A, 9B, and 9C are successively performed while changing the state of FIG. 9A.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. Doping equipment, antireflection coating (ARC) equipment, printing equipment, firing equipment, patterning equipment, and plating equipment are the same as those of FIG. 10 described above.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. Also, as described above, it is possible to further include a firing apparatus, a patterning apparatus, and a plating apparatus.

이상과 같은 도 10 내지 도 13에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템은 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. The manufacturing system according to FIGS. 10 to 13 relates to a structure in which the devices are arranged in-line, and the manufacturing system according to the present invention has a structure in which predetermined devices are arranged in a cluster structure Lt; / RTI >

도 14는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 10과 동일하다. 도 14에서 LRC는 로드락 챔버이다. FIG. 14 illustrates a manufacturing system for a solar cell according to another embodiment of the present invention, which includes a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), and a third reactive ion etching 10 is the same as that of FIG. 10 except that the apparatus (3rd RIE) has a cluster structure. 14, LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 11 또는 도 12에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 13에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. 11 and 12, the first reactive ion etching equipment (1st RIE) and the second reactive ion etching equipment (2nd RIE) may be arranged in a cluster structure, and in FIG. 13 , The first reactive ion etching equipment (1st RIE) may be arranged in a cluster structure.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. Also, as described above, it is possible to further include a firing apparatus, a patterning apparatus, and a plating apparatus.

도 15a 내지 도 15g는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도로서, 이는 기판형과 박막형이 결합된 구조의 태양전지에 관한 것이다. 이하, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다. FIGS. 15A to 15G are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to a solar cell having a structure in which a substrate and a thin film are combined. Hereinafter, repetitive description of the same configuration as that of the above-described embodiment will be omitted.

우선, 도 15a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as can be seen from Fig. 15A, a semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of cutting a semiconductor ingot to produce a substrate and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용하며, 이에 의해, 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. At this time, a reactive ion etching (RIE) process is used for the step of removing damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal: SDR) The first concavo-convex structure is formed.

다음, 도 15b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다(Texturing). 15B, a first surface of the semiconductor substrate 100a is etched to form a second concavo-convex structure on the surface of the first concavo-convex structure (Texturing).

상기 반도체 기판(100a)의 일면을 식각하는 공정은 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행하고, 그에 따라, 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 SiOx와 같은 반응물(140)이 잔존할 수 있다. The process of etching one surface of the semiconductor substrate 100a is performed using reactive ion etching (RIE) in the same manner as in the above embodiment, thereby forming a damaged layer (not shown) on one surface of the semiconductor substrate 100a, ) 120 may be formed and reactants 140 such as SiOx may remain.

다음, 도 15c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서(DRE) 상기 제2 요철구조를 제3 요철구조로 변형시킨다. 15C, the second concave-convex structure is deformed into a third concave-convex structure while simultaneously removing the generated damage layer 120 and the reactant 140 on one side of the semiconductor substrate 100a (DRE) .

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정도 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행한다.The process of deforming the second concavo-convex structure to the third concavo-convex structure while simultaneously removing the generated damage layer 120 and the reactant 140 on one surface of the semiconductor substrate 100a is also performed by the reactive ion etching (RIE).

이와 같은 데미지층(120) 및 반응물(140)이 제거됨으로써, 소정 극성의 제1 반도체층(100)이 얻어진다. 특히, 상기 제1 반도체층(100)의 일면은 전술한 바와 같은, 라운드 형태의 피크를 구비한 제3 요철구조가 형성된다. By removing the damage layer 120 and the reactant 140, a first semiconductor layer 100 having a predetermined polarity is obtained. Particularly, on one surface of the first semiconductor layer 100, a third concavo-convex structure having a round-shaped peak as described above is formed.

다음, 도 15d에서 알 수 있듯이, 상기 제1 반도체층(100)의 일면에 제1 버퍼층(150), 제2 반도체층(200), 및 제1 투명도전층(250)을 차례로 형성한다. 15D, a first buffer layer 150, a second semiconductor layer 200, and a first transparent conductive layer 250 are sequentially formed on one surface of the first semiconductor layer 100. As shown in FIG.

상기 제1 버퍼층(150)은 상기 제1 반도체층(100)의 상면 상에 박막의 형태로 형성한다. 상기 제1 버퍼층(150)은 진성 반도체층으로 이루어질 수도 있고, 상기 제2 반도체층(200)과 동일한 극성을 갖는 도펀트가 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이와 같은 제1 버퍼층(150)은 PECVD법을 이용하여 증착할 수 있다. The first buffer layer 150 is formed on the upper surface of the first semiconductor layer 100 in the form of a thin film. The first buffer layer 150 may be an intrinsic semiconductor layer or a semiconductor layer doped with a dopant having the same polarity as that of the second semiconductor layer 200 at a low concentration. The first buffer layer 150 may be deposited using PECVD.

상기 제2 반도체층(200)은 상기 제1 버퍼층(150)의 상면 상에 박막의 형태로 형성하며, 상기 제1 반도체층(100)과 상이한 극성을 갖는 반도체층으로 형성할 수 있다. 예를 들어, 상기 제1 반도체층(100)이 N형 실리콘 웨이퍼로 이루어진 경우 상기 제2 반도체층(200)은 P형 반도체층, 특히, 붕소(B)와 같은 3족 원소로 도핑된 P형 비정질 실리콘으로 이루어질 수 있다. 이와 같은 제2 반도체층(200)은 PECVD법을 이용하여 증착할 수 있다. The second semiconductor layer 200 may be formed as a thin film on the upper surface of the first buffer layer 150 and may be formed of a semiconductor layer having a polarity different from that of the first semiconductor layer 100. For example, when the first semiconductor layer 100 is an N-type silicon wafer, the second semiconductor layer 200 may be a P-type semiconductor layer, particularly a P-type semiconductor layer doped with a Group 3 element such as boron (B) Amorphous silicon. The second semiconductor layer 200 may be deposited using a PECVD method.

상기 제1 투명도전층(250)은 상기 제2 반도체층(200)의 상면 상에 박막의 형태로 형성한다. 상기 제1 투명도전층(250)은 상기 제1 반도체층(100)에서 생성된 캐리어, 예로서 정공을 수집하고 상기 수집한 캐리어를 후술하는 제1 전극(400)으로 이동시키는 역할을 한다. 이와 같은 제1 투명도전층(250)은 MOCVD 또는 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 형성할 수 있다. The first transparent conductive layer 250 is formed on the upper surface of the second semiconductor layer 200 in the form of a thin film. The first transparent conductive layer 250 collects the carriers generated in the first semiconductor layer 100, for example, holes and moves the collected carriers to the first electrode 400, which will be described later. The first transparent conductive layer 250 may be formed of a transparent conductive material such as ITO (indium tin oxide), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, etc. by MOCVD or sputtering have.

다음, 도 15e에서 알 수 있듯이, 상기 제1 투명도전층(250) 상에, 구체적으로는, 상기 제1 투명도전층(250)의 상면 상에 제1 전극(400)을 형성한다. 15E, the first electrode 400 is formed on the first transparent conductive layer 250, specifically, on the upper surface of the first transparent conductive layer 250. As shown in FIG.

상기 제1 전극(400)은 태양전지 내로 태양광이 투과될 수 있도록 패턴 형성할 수 있다. 상기 제1 전극(400)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다. The first electrode 400 may be patterned to allow sunlight to pass through the solar cell. The first electrode 400 may be formed of Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or a mixture of two or more thereof, for example, using a sputtering method, a printing method, Alloy.

상기 제1 전극(400)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다. The first electrode 400 may be formed as a single layer, but may be formed by a sputtering method, a printing method, a plating method, or the like.

다음, 도 15f에서 알 수 있듯이, 상기 제1 반도체층(100)의 타면에 제2 버퍼층(450), 제3 반도체층(500), 및 제2 투명도전층(550)을 차례로 형성한다. 15F, a second buffer layer 450, a third semiconductor layer 500, and a second transparent conductive layer 550 are sequentially formed on the other surface of the first semiconductor layer 100. Next, as shown in FIG.

상기 제2 버퍼층(450)은 상기 제1 반도체층(100) 하면 상에 박막의 형태로 형성한다. 상기 제2 버퍼층(450)은 진성 반도체층으로 이루어질 수도 있고, 상기 제3 반도체층(500)과 동일한 극성을 갖는 도펀트가 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이와 같은 제2 버퍼층(450)은 PECVD법을 이용하여 증착할 수 있다. The second buffer layer 450 is formed in the form of a thin film on the lower surface of the first semiconductor layer 100. The second buffer layer 450 may be an intrinsic semiconductor layer or a semiconductor layer doped at a low concentration with a dopant having the same polarity as the third semiconductor layer 500. The second buffer layer 450 may be deposited using PECVD.

상기 제3 반도체층(500)은 상기 제2 버퍼층(450)의 하면 상에 박막의 형태로 형성하며, 상기 제1 반도체층(100)과 동일한 극성을 갖는 반도체층으로 형성할 수 있다. 예를 들어, 상기 제1 반도체층(100)이 N형 실리콘 웨이퍼로 이루어진 경우 상기 제3 반도체층(500)은 N형 반도체층, 특히, 인(P)과 같은 5족 원소로 도핑된 N형 비정질 실리콘으로 이루어질 수 있다. 이와 같은 제3 반도체층(500)은 PECVD법을 이용하여 증착할 수 있다. The third semiconductor layer 500 may be formed as a thin film on the lower surface of the second buffer layer 450 and may be formed of a semiconductor layer having the same polarity as that of the first semiconductor layer 100. For example, when the first semiconductor layer 100 is an N-type silicon wafer, the third semiconductor layer 500 may include an N-type semiconductor layer, particularly an N-type semiconductor layer doped with a Group 5 element such as phosphorus Amorphous silicon. The third semiconductor layer 500 may be deposited using a PECVD method.

상기 제2 투명도전층(550)은 상기 제3 반도체층(500)의 하면 상에 박막의 형태로 형성한다. 상기 제2 투명도전층(550)은 상기 제1 반도체층(100)에서 생성된 캐리어, 예로서 전자를 수집하고 상기 수집한 캐리어를 후술하는 제2 전극(600)으로 이동시키는 역할을 한다. 이와 같은 제2 투명도전층(550)은 MOCVD 또는 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 형성할 수 있다. The second transparent conductive layer 550 is formed on the lower surface of the third semiconductor layer 500 in the form of a thin film. The second transparent conductive layer 550 collects carriers generated in the first semiconductor layer 100, for example electrons, and moves the collected carriers to a second electrode 600, which will be described later. The second transparent conductive layer 550 may be formed of a transparent conductive material such as ITO (indium tin oxide), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, etc. by MOCVD or sputtering have.

다음, 도 15g에서 알 수 있듯이, 상기 제2 투명도전층(550) 상에, 구체적으로는, 상기 제2 투명도전층(550)의 하면 상에 제2 전극(600)을 형성한다. Next, as shown in FIG. 15G, the second electrode 600 is formed on the second transparent conductive layer 550, specifically, on the lower surface of the second transparent conductive layer 550.

상기 제2 전극(600)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Ti, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다. The second electrode 600 may be formed of Ag, Al, Ti, Ni, Cu, a mixture of two or more thereof, or a mixture of two or more of these metals by using a sputtering method, a printing method, .

상기 제2 전극(600)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다. The second electrode 600 may be formed as a single layer, but may be formed by a sputtering method, a printing method, a plating method, or the like.

이와 같은 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. A manufacturing system for implementing the manufacturing process of the solar cell according to another embodiment of the present invention will be described as follows.

도 16 내지 도 20은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 15a 내지 도 15g에 따른 제조공정을 구현하기 위한 제조 시스템이다. Figs. 16-20 illustrate a manufacturing system for a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to Figs. 15A to 15G described above.

도 16은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 16에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 16 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 16, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), a third reactive ion etching equipment (3rd RIE), a first thin film deposition equipment set and a first electrode forming equipment .

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is a device for performing the process of FIG. 15A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15b 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a device for performing the process of FIG. 15B.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 15c 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment (3rd RIE) is a device for performing the process of FIG. 15C.

상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 전술한 도 15d 공정, 즉, 제1 버퍼층(150), 제2 반도체층(200), 및 제1 투명도전층(250)을 형성하는 공정을 수행하기 위한 장비 세트이다. The first thin film deposition equipment set includes a process of forming the first buffer layer 150, the second semiconductor layer 200, and the first transparent conductive layer 250 in the process of FIG. 15D A set of equipment to perform.

상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 상기 제1 버퍼층(150)을 형성하기 위한 제1 PECVD 장비, 상기 제2 반도체층(200)을 형성하기 위한 제2 PEVCD 장비, 및 상기 제1 투명도전층(250)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. The first set of first thin film deposition equipment includes a first PECVD equipment for forming the first buffer layer 150, a second PEVCD equipment for forming the second semiconductor layer 200, 1 transparent conductive layer 250, or a combination of sputtering equipment.

또는, 상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 상기 제1 버퍼층(150) 및 상기 제2 반도체층(200)을 연속공정으로 형성하기 위한 PEVCD 장비 및 상기 제1 투명도전층(250)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. Alternatively, the first thin film deposition equipment set may include PEVCD equipment for forming the first buffer layer 150 and the second semiconductor layer 200 in a continuous process, and the first transparent conductive layer 250, Or a combination of MOCVD or sputtering equipment.

상기 제1 전극(1st Electrode) 형성 장비는 전술한 도 15e 공정, 즉, 제1 전극(400)을 형성하는 공정을 수행하기 위한 장비로서, 스퍼터링 장비, 인쇄 장비, 또는 도금 장비로 이루어질 수 있다. The first electrode forming equipment may be a sputtering equipment, a printing equipment, or a plating equipment for performing the process of forming the first electrode 400 in the process of FIG. 15E.

한편, 도시하지는 않았지만, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. Although not shown, the apparatus may further include a second thin film deposition equipment set and a second electrode forming equipment.

상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 전술한 도 15f 공정, 즉, 제2 버퍼층(450), 제3 반도체층(500), 및 제2 투명도전층(550)을 형성하는 공정을 수행하기 위한 장비 세트이다. The second thin film deposition equipment set includes a process of forming the second buffer layer 450, the third semiconductor layer 500, and the second transparent conductive layer 550 in the process of FIG. 15F A set of equipment to perform.

상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 상기 제2 버퍼층(450)을 형성하기 위한 제1 PECVD 장비, 상기 제3 반도체층(500)을 형성하기 위한 제2 PEVCD 장비, 및 상기 제2 투명도전층(550)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. The second set of second thin film deposition equipment includes a first PECVD device for forming the second buffer layer 450, a second PEVCD device for forming the third semiconductor layer 500, And a combination of MOCVD or sputtering equipment for forming the two transparent conductive layers 550.

또는, 상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 상기 제2 버퍼층(450) 및 상기 제3 반도체층(500)을 연속공정으로 형성하기 위한 PEVCD 장비 및 상기 제2 투명도전층(550)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. Alternatively, the second set of second thin film deposition equipment may include PEVCD equipment for forming the second buffer layer 450 and the third semiconductor layer 500 as a continuous process, and the second transparent conductive layer 550, Or a combination of MOCVD or sputtering equipment.

상기 제2 전극(2nd Electrode) 형성 장비는 전술한 도 15f 공정, 즉, 제2 전극(600)을 형성하는 공정을 수행하기 위한 장비로서, 스퍼터링 장비, 인쇄 장비, 또는 도금 장비로 이루어질 수 있다. The second electrode forming equipment may be a sputtering equipment, a printing equipment, or a plating equipment for performing the process of forming the second electrode 600 in the process of FIG. 15F.

도 17은 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 17에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 17 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 17, the solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (1st (RIE), a second reactive ion etching equipment (2nd RIE), a first thin film deposition equipment set, and a first electrode forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정 및 도 15b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15a 공정 및 도 15b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is an apparatus for performing the processes of FIG. 15A and FIG. 15B. In the first reactive ion etching equipment (first RIE), while changing process conditions such as reaction gas and the like 15a and 15b are successively performed.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment (2nd RIE) is a device for performing the process of FIG. 15C.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode forming equipment are the same as those of FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, a second thin film deposition equipment set and a second electrode forming equipment may be further included.

도 18은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 18에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 18 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 18, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment (RIE), a second reactive ion etching equipment (2nd RIE), a first thin film deposition equipment set, and a first electrode forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is a device for performing the process of FIG. 15A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15b 공정 및 도 15c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15b 공정 및 도 15c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment (2nd RIE) is an apparatus for performing the processes of FIG. 15B and FIG. 15C. In the second reactive ion etching equipment (2nd RIE), process conditions such as reaction gas and the like are changed 15b and 15c are successively performed.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode forming equipment are the same as those of FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, a second thin film deposition equipment set and a second electrode forming equipment may be further included.

도 19는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 19에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 19 shows a manufacturing system of a solar cell according to another embodiment of the present invention. As shown in FIG. 19, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching equipment A first RIE, a first thin film deposition (RIE) equipment set, and a first electrode forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정, 도 15b 공정 및 도 15c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15a 공정, 도 15b 공정 및 도 15c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment (first RIE) is an apparatus for performing the processes of FIG. 15A, FIG. 15B and FIG. 15C. In the first reactive ion etching equipment (first RIE) The step of Fig. 15A, the step of Fig. 15B, and the step of Fig.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode forming equipment are the same as those of FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, a second thin film deposition equipment set and a second electrode forming equipment may be further included.

이상과 같은 도 16 내지 도 19에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템은 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. The manufacturing system according to the above-described manufacturing systems according to the above-described FIGS. 16 to 19 relates to a structure in which the devices are arranged in-line, and the manufacturing system according to the present invention has a structure in which the predetermined devices are arranged in a cluster structure Lt; / RTI >

도 20은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 16과 동일하다. 도 20에서 LRC는 로드락 챔버이다. FIG. 20 shows a manufacturing system of a solar cell according to another embodiment of the present invention, which includes a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), and a third reactive ion etching 16 is the same as that of Fig. 16 described above, except that the equipment (3rd RIE) has a cluster structure. 20, LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 17 또는 도 18에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 19에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. 17 and 18, the first reactive ion etching equipment (1st RIE) and the second reactive ion etching equipment (2nd RIE) may be arranged in a cluster structure, and in FIG. 19 , The first reactive ion etching equipment (1st RIE) may be arranged in a cluster structure.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, a second thin film deposition equipment set and a second electrode forming equipment may be further included.

100a: 반도체 기판 100: 제1 반도체층
120: 데미지층 140: 반응물
150: 제1 버퍼층 200: 제2 반도체층
250: 제1 투명도전층 300: 반사방지층
350: 콘택부 400a, 400: 제1 전극 물질, 제1 전극
450: 제2 버퍼층 500: 제3 반도체층
550: 제2 투명도전층 600a, 600: 제2 전극 물질, 제2 전극
100a: semiconductor substrate 100: first semiconductor layer
120: Damage layer 140: Reactant
150: first buffer layer 200: second semiconductor layer
250: first transparent conductive layer 300: antireflection layer
350: contact portion 400a, 400: first electrode material, first electrode
450: second buffer layer 500: third semiconductor layer
550: second transparent conductive layer 600a, 600: second electrode material, second electrode

Claims (24)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판의 일면에 제1 요철구조를 형성하기 위해서 산소를 포함하지 않는 제1 식각가스로 식각공정을 수행하는 공정;
상기 제1 요철구조의 표면에 상기 제1 요철구조보다 작은 제2 요철구조를 형성하여 하나의 상기 제1 요철구조의 표면에 복수의 상기 제2 요철구조를 형성하기 위해서 산소를 포함한 제2 식각가스로 식각공정을 수행하는 공정; 및
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하기 위해서 제3 식각가스로 식각공정을 수행하는 공정을 포함하여 이루어지고,
상기 기판의 일면에 제1 요철구조를 형성하는 공정은, SF6, NF3, 또는 이들의 혼합가스를 이용하여 수행하고,
상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은, SF6, O2, 및 Cl2의 혼합가스를 이용하여 수행하고,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은, SF6 및 Cl2의 혼합가스를 이용하여 수행하는 것을 특징으로 하는 태양전지의 제조방법.
Performing an etching process with a first etching gas not containing oxygen to form a first concavo-convex structure on one surface of the substrate;
A second concave-convex structure smaller than the first concave-convex structure is formed on the surface of the first concave-convex structure to form a plurality of second concave-convex structures on the surface of one first concave- A step of performing an etching process on the substrate; And
And a step of performing an etching process with a third etching gas to simultaneously remove the generated damage layer and the reactant on one surface of the substrate,
Wherein the step of forming the first concavo-convex structure on one surface of the substrate is performed using SF 6 , NF 3 , or a mixed gas thereof,
The step of forming the second concavo-convex structure on the surface of the first concavo-convex structure is carried out using a mixed gas of SF 6 , O 2 , and Cl 2 ,
Wherein the step of simultaneously removing the generated damage layer and the reactant on one surface of the substrate is performed using a mixed gas of SF 6 and Cl 2 .
제14항에 있어서,
상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제2 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은 제3 반응성 이온 에칭 장비에서 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
The step of forming the first concavo-convex structure on one surface of the substrate is performed in the first reactive ion etching equipment, and the step of forming the second concavo-convex structure on the surface of the first concavo-convex structure is performed in the second reactive ion etching equipment Wherein the step of simultaneously removing the generated damage layer and the reactant on one surface of the substrate is performed in a third reactive ion etching equipment.
제14항에 있어서,
상기 기판의 일면에 제1 요철구조를 형성하는 공정 및 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은 제2 반응성 이온 에칭 장비에서 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Wherein the step of forming the first concavo-convex structure on one surface of the substrate and the step of forming the second concavo-convex structure on the surface of the first concavo-convex structure are performed in a continuous process in the first reactive ion etching equipment, Wherein the step of simultaneously removing the damaged layer and the reactant is performed in a second reactive ion etching equipment.
제14항에 있어서,
상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은 제2 반응성 이온 에칭 장비에서 연속 공정으로 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Wherein the step of forming the first concavo-convex structure on one surface of the substrate includes the steps of forming a second concavo-convex structure on the surface of the first concavo-convex structure and a step of forming a second concavo-convex structure on the surface of the substrate, And the step of simultaneously removing the reactants are carried out in a continuous process in a second reactive ion etching equipment.
제14항에 있어서,
상기 기판의 일면에 제1 요철구조를 형성하는 공정, 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
A step of forming a first concavo-convex structure on one surface of the substrate, a step of forming a second concavo-convex structure on a surface of the first concavo-convex structure, and a step of simultaneously removing the generated damage layer and reactant on one surface of the substrate, 1 < / RTI > reactive ion etching equipment.
제14항에 있어서,
상기 기판의 일면에 제1 요철구조를 형성하는 공정은, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Wherein the step of forming the first concavo-convex structure on one surface of the substrate is performed under an in-chamber pressure of 0.15 to 0.5 torr at an RF power in a range of 15 to 30 kW.
제14항에 있어서,
상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Wherein the step of forming the second concavo-convex structure on the surface of the first concavo-convex structure is performed under a pressure in the chamber of 0.15 to 0.5 torr at an RF power in the range of 15 to 30 kW.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정은, 7 ~ 15 kw 범위의 RF 파워로, 0.2 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Wherein the step of simultaneously removing the generated damage layer and the reactant on one surface of the substrate is performed under an in-chamber pressure of 0.2 to 0.5 torr at an RF power in the range of 7 to 15 kW.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정 이후에,
상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
After the step of simultaneously removing the generated damage layer and the reactant on one surface of the substrate,
Further comprising the step of forming a PN junction layer including a first semiconductor layer and a second semiconductor layer by doping a surface of the substrate with a dopant.
삭제delete 제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 공정 이후에,
상기 기판의 일면에 제1 버퍼층, 제2 반도체층, 제1 투명도전층, 및 제1 전극을 차례로 형성하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
After the step of simultaneously removing the generated damage layer and the reactant on one surface of the substrate,
Further comprising the step of forming a first buffer layer, a second semiconductor layer, a first transparent conductive layer, and a first electrode on one surface of the substrate in order.
KR1020120021616A 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell KR101855209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Publications (2)

Publication Number Publication Date
KR20130100432A KR20130100432A (en) 2013-09-11
KR101855209B1 true KR101855209B1 (en) 2018-05-04

Family

ID=49451127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Country Status (1)

Country Link
KR (1) KR101855209B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244838B1 (en) * 2014-04-28 2021-04-26 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR102432550B1 (en) * 2015-10-15 2022-08-16 주성엔지니어링(주) Method and System of manufacturing Wafer type Solar Cell
JP6695916B2 (en) * 2017-02-24 2020-05-20 エルジー エレクトロニクス インコーポレイティド Solar cell and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146528A (en) * 2010-01-14 2011-07-28 Kaneka Corp Polycrystalline silicon solar cell and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146528A (en) * 2010-01-14 2011-07-28 Kaneka Corp Polycrystalline silicon solar cell and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130100432A (en) 2013-09-11

Similar Documents

Publication Publication Date Title
US10658529B2 (en) Solar cell and manufacturing method thereof
EP2996163B1 (en) Photoelectric conversion device and manufacturing method thereof
KR20080002657A (en) Photovoltaic device which includes all-back-contact configuration and related processes
WO2011145731A1 (en) Solar cell element and method for producing the same, and solar cell module
KR20160090287A (en) Nanostructured silicon based solar cells and methods to produce nanostructured silicon based solar cells
KR101768907B1 (en) Method of fabricating Solar Cell
US10084099B2 (en) Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR20120129264A (en) Solar cell and method of manufacturing the same
KR20110003788A (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
KR20130067208A (en) Photovoltaic device and manufacturing method thereof
JP2014011246A (en) Solar cell element and solar cell module
KR20090028883A (en) Solar cell and method for manufacturing the same
KR101855209B1 (en) Method and System of manufacturing Solar Cell
JP2013008960A (en) Photoelectric conversion device
KR102049604B1 (en) Solar cell and Method of manufacturing the same
JP6695916B2 (en) Solar cell and manufacturing method thereof
JP5645734B2 (en) Solar cell element
TWI415272B (en) Method of fabricating rear surface point contact of solar cells
KR20130061346A (en) Solar cell and method of manufacturing the same
WO2019188716A1 (en) Solar cell and manufacturing method therefor
KR101915161B1 (en) Method for manufacturing Solar Cell
KR20120062432A (en) Solar cell and method for manufacturing the same
KR101802236B1 (en) Method and system of manufacturing Solar cell
KR102432550B1 (en) Method and System of manufacturing Wafer type Solar Cell
KR102301640B1 (en) Wafer type Solar Cell and Method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)