KR101846781B1 - 아날로그 디지털 변환 장치 - Google Patents

아날로그 디지털 변환 장치 Download PDF

Info

Publication number
KR101846781B1
KR101846781B1 KR1020170063757A KR20170063757A KR101846781B1 KR 101846781 B1 KR101846781 B1 KR 101846781B1 KR 1020170063757 A KR1020170063757 A KR 1020170063757A KR 20170063757 A KR20170063757 A KR 20170063757A KR 101846781 B1 KR101846781 B1 KR 101846781B1
Authority
KR
South Korea
Prior art keywords
analog
output
signal
digital
sensor
Prior art date
Application number
KR1020170063757A
Other languages
English (en)
Inventor
김민성
전재훈
김수환
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020170063757A priority Critical patent/KR101846781B1/ko
Application granted granted Critical
Publication of KR101846781B1 publication Critical patent/KR101846781B1/ko
Priority to PCT/KR2018/004552 priority patent/WO2018216907A1/ko
Priority to US16/692,865 priority patent/US11012086B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H03M2201/192—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술에 의한 아날로그 디지털 변환 장치는 동작 모드에 따라 제 1 센서 또는 제 2 센서로부터 출력되는 아날로그 신호와 비트 스트림을 입력받는 입력단; 입력단의 출력을 필터링하는 필터; 필터의 출력으로부터 비트 스트림을 출력하는 양자화부; 및 비트 스트림을 필터링하여 상기 아날로그 신호에 대응하는 디지털 신호를 출력하는 디지털 회로를 포함한다.

Description

아날로그 디지털 변환 장치{ANALOG TO DIGITAL CONVERTER}
본 발명은 아날로그 디지털 변환 장치에 관한 것으로서 보다 구체적으로는 다수의 센서로부터 입력되는 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 장치에 관한 것이다.
센서로부터 출력되는 아날로그 신호를 디지털 신호로 변환하기 위하여 아날로그 디지털 변환 장치(ADC: Analog to Digital Converter)가 널리 사용되고 있다.
센서의 동작 특성은 온도에 따라 비선형적으로 변할 수 있어 정밀한 측정을 위해서는 센서에 대한 온도 보정을 수행할 필요가 있다.
그러나 온도 보정을 위해서 센서마다 온도 센서와 이를 위한 보정 회로를 부가하는 경우에는 중복적인 회로 사용으로 인하여 회로의 전체 면적이 증가하고 소비 전력이 증가한다.
온도 센서와 기타 신호 센서가 동일한 아날로그 디지털 변환 장치를 공유할 수도 있다.
그러나 아날로그 디지털 변환 장치는 온도 신호와 기타 신호 동시에 최적화되기 어려워 신호에 따라 디지털 출력의 품질이 저하될 수 밖에 없다.
이에 따라 효율적으로 센서의 온도에 따른 동작 특성 변화를 고려하여 정확한 디지털 신호를 출력할 수 있는 아날로그 디지털 변환 장치가 요구되고 있다.
아울러 다수의 아날로그 신호를 상대적으로 적은 면적을 사용하여 정확하게 디지털 신호로 변환할 수 있는 아날로그 디지털 변환 장치가 요구되고 있다.
본 발명은 다양한 종류의 아날로그 신호를 수신하여 이들에 대한 디지털 변환 동작을 수행할 수 있는 아날로그 디지털 변환 장치를 제공한다.
본 발명은 온도 신호에 대한 아날로그 디지털 변환 동작과 온도 신호를 제외한 기타 신호에 대한 아날로그 디지털 변환 동작을 함께 수행할 수 있는 아날로그 디지털 변환 장치를 제공한다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 동작 모드에 따라 제 1 센서 또는 제 2 센서로부터 출력되는 아날로그 신호와 비트 스트림을 입력받는 입력단; 입력단의 출력을 필터링하는 필터; 필터의 출력으로부터 비트 스트림을 출력하는 양자화부; 및 비트 스트림을 필터링하여 상기 아날로그 신호에 대응하는 디지털 신호를 출력하는 디지털 회로를 포함한다.
본 발명은 다양한 종류의 아날로그 신호를 수신하여 이들에 대한 디지털 변환 동작을 수행할 수 있는 아날로그 디지털 변환 장치를 제공하여 회로의 면적을 줄일 수 있다.
본 발명은 아날로그 디지털 변환기를 중복적으로 사용하는 것을 방지하여 회로의 면적을 줄이고 전력 소모를 줄일 수 있다.
본 발명은 아날로그 신호의 종류에 따라 입력단을 독립적으로 제어하여 신호의 종류에 무관하게 정밀한 아날로그 디지털 변환 동작이 가능하다.
예를 들어 입력단을 구성하는 커패시터 등의 소자들을 센서의 종류에 따라 최적화할 수 있다. 이를 통해 아날로그 디지털 변환 장치의 성능 또한 최적화할 수 있으며 이는 소비 전력의 감소를 가져올 수 있다.
본 기술에 의한 아날로그 디지털 변환 장치는 온도 신호를 측정한 결과를 기타 신호를 디지털로 변환하는 동작에 반영하여 정확한 아날로그 디지털 변환 동작을 수행할 수 있다.
차지 밸런싱 방식의 온도 센싱을 위한 입력단을 채택하는 경우 온도 센서의 왜곡을 최소화할 수 있으며 공정으로 인한 칩 사이의 오차를 보정할 수 있으며 출력에서 사용되는 온도의 범위를 넓혀 해상도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도.
도 2는 본 발명의 다른 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도.
도 3은 본 발명의 일 실시예에 의한 제 1 입력단의 블록도.
도 4는 본 발명의 일 실시예에 의한 제 2 입력단의 블록도.
도 5는 본 발명의 일 실시예에 의한 제 2 센서의 회로도.
도 6은 본 발명의 일 실시예에 의한 제 2 입력단의 블록도.
도 7은 본 발명의 일 실시예에 의한 필터의 블록도.
도 8은 본 발명의 일 실시예에 의한 필터의 블록도.
도 9는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도.
도 10은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타낸 블록도.
도 11은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타낸 블록도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 1은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도이다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 제 1 센서(10)와 제 2 센서(20)로부터 신호를 입력받아 비트 스트림(BS)을 출력하는 시그마 델타 변조기(100)와 비트 스트림(BS)에 대해서 노이즈 제거 필터링을 수행하여 디지털 신호(D)를 출력하는 디지털 회로(200)를 포함한다.
제 1 센서(10)와 제 2 센서(20)는 서로 다른 종류의 센싱 동작을 수행하며 각각 제 1 아날로그 신호(A1), 제 2 아날로그 신호(A2)를 출력할 수 있다.
예를 들어 제 2 센서(20)는 온도 센서이고 제 1 센서(10)는 온도 신호 이외의 기타 신호를 센싱하는 센서일 수 있다.
이하에서는 제 2 센서(20)가 온도 센서인 것으로 가정하여 발명의 실시예를 개시한다.
이하에서 제 2 센서(20)를 온도 센서로 지칭하고 제 1 센서(10)를 신호 센서로 지칭할 수 있다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 제 1 모드에서 제 1 센서(10)에서 출력되는 제 1 아날로그 신호(A1)를 디지털 신호로 변환하고, 제 2 모드에서 제 2 센서(20)에서 출력되는 제 2 아날로그 신호(A2)를 디지털 신호로 변환한다.
일반적으로 반도체 장치의 동작 특성은 온도에 따라 달라질 수 있다.
이에 따라 본 실시예에 의한 아날로그 디지털 변환 장치는 제 2 모드에서 측정된 온도를 참조하여 제 1 모드에서의 아날로그 디지털 변환 동작에 참조할 수 있다.
예를 들어 아날로그 디지털 변환 장치는 제 1 모드와 제 2 모드를 번갈아 가며 수행할 수 있다.
다만 온도는 변화 속도가 빠르지 않으므로 제 1 모드가 수행되는 주기에 비하여 제 2 모드가 수행되는 주기가 더 길어도 무방하다.
제 2 모드에서 측정된 온도 값은 디지털 회로(200) 내의 레지스터에 저장될 수 있다.
제 1 모드에서 동작 시 디지털 회로(200)는 제 2 모드에서 측정된 온도 값을 고려하여 그 내부에 포함될 수 있는 필터의 필터링 계수 등을 조정하는 방식으로 디지털 회로(200)의 동작 특성을 조정할 수 있다.
이때 필터링 계수를 조절하거나 기타의 방식으로 온도의 영향을 반영하기 위하여 디지털 회로(200)의 동작 특성을 조절하는 것은 통상의 기술자가 용이하게 설계 변경할 수 있는 것이므로 이에 대해서는 구체적인 설명을 생략한다.
시그마 델타 변조기(100)는 입력단(110), 필터(120), 양자화부(130)를 포함한다.
입력단(110)은 제 1 아날로그 신호(A1)를 입력받는 제 1 입력단(111)과 제 2 아날로그 신호(A2)를 입력받는 제 2 입력단(112)을 포함한다.
제 1 선택부(113)는 모드 신호(MODE)에 따라 제 1 모드인 경우 제 1 입력단(111)의 출력을 필터(120)에 출력하고, 제 2 모드인 경우 제 2 입력단(112)의 출력을 필터(120)에 출력한다.
제 2 선택부(114)는 모드 신호(MODE)에 따라 제 1 모드인 경우 양자화부(130)에서 출력된 비트 스트림(BS)을 제 1 입력단(111)에 제공하고, 제 2 모드인 경우 비트 스트림(BS)을 제 2 입력단(112)에 제공한다.
제 1 입력단(111)은 제 1 아날로그 신호(A1)와 비트 스트림(BS)을 조합하여 신호를 출력하고, 제 2 입력단(112)은 제 2 아날로그 신호(A2)와 비트 스트림(BS)을 조합하여 신호를 출력한다.
소비 전력 감소를 위해 제 1 입력단(111)은 제 2 모드에서 비활성화되고 제 2 입력단(112)은 제 1 모드에서 비활성화될 수 있다.
필터(120)는 제 1 선택부(113)에서 출력된 신호를 필터링하여 출력한다.
필터(120)는 노이즈 셰이핑 기능을 수행하여 노이즈 성분이 신호 밴드 외부로 이동하도록 한다. 시그마 델타 변조기에서 수행되는 노이즈 셰이핑 기능은 잘 알려진 것이므로 구체적인 설명을 생략한다.
양자화부(130)는 필터(130)의 출력을 기준 신호와 비교하여 비교 결과를 디지털 비트 스트림(BS)으로 출력한다.
필터(120)의 출력이 차동 신호인 경우 양자화부(130)는 두 차동 신호를 비교하여 비교 결과를 디지털 비트 스트림(BS)으로 출력할 수 있다.
양자화부(130)는 비교기 또는 아날로그 디지털 변환기를 사용하여 구현될 수 있다.
양자화부(130)에서 출력된 비트 스트림(BS)은 입력단(110)으로 피드백된다.
디지털 회로(200)는 비트 스트림(BS)을 필터링하여 신호 밴드 외곽에 위치하는 노이즈를 제거하여 디지털 신호(D)를 출력한다.
이때 디지털 신호(D)는 제 1 모드에서 제 1 아날로그 신호(A1)에 대응하고 제 2 모드에서 제 2 아날로그 신호(A2)에 대응한다.
전술한 바와 같이 디지털 회로(200)는 제 2 모드에서 결정된 온도값에 따라 제 1 모드에서 디지털 회로(200) 내부의 필터링 계수 등을 조절할 수 있다.
도 2는 본 발명의 다른 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도이다.
도 2의 실시예는 시그마 델타 변조기(100-1)의 구조에 있어서 도 1의 실시예와 차이가 있다.
보다 구체적으로 도 2의 실시예는 모드 신호(MODE)에 따라 제 1 아날로그 신호(A1) 또는 제 2 아날로그 신호(A2)를 선택하는 제 3 선택부(140)를 더 포함하고, 필터(120-1)는 입력단(110)의 출력과 제 3 선택부(140)의 출력을 이용하여 노이즈 셰이핑 동작을 수행하는 점에서 도 1의 실시예와 차이가 있다.
이를 제외한 나머지 구성 요소들의 동작은 도 1의 실시예와 실질적으로 동일하므로 구체적인 설명을 생략한다.
도 3은 제 1 입력단(111)을 나타낸 블록도이다.
제 1 입력단(111)은 비트 스트림(BS)의 출력을 아날로그 신호로 변환하는 제 1 디지털 아날로그 변환기(1112)와 제 1 아날로그 신호(A1)와 제 1 디지털 아날로그 변환기(1112)의 출력을 뺄셈 연산하는 제 1 연산부(1111)를 포함한다.
제 1 연산부(1111)의 출력은 제 1 선택부(113)의 입력 중 하나로 제공된다.
도 4는 제 2 입력단(112)을 나타낸 블록도이다.
제 2 입력단(112)은 비트 스트림(BS)의 출력을 아날로그 신호로 변환하는 제 2 디지털 아날로그 변환기(1122)와 제 2 아날로그 신호(A2)와 제 2 디지털 아날로그 변환기(1122)의 출력을 뺄셈 연산하는 제 2 연산부(1121)를 포함한다.
제 2 연산부(1121)의 출력은 제 1 선택부(113)의 입력 중 하나로 제공된다.
도 3과 도 4에 도시된 바와 같이 제 1 입력단(111)과 제 2 입력단(112)은 실질적으로 동일한 구조를 가질 수 있다.
이때 제 1 센서(10)와 제 2 센서(20)의 동작 특성을 반영하기 위하여 제 1 입력단(111)과 제 2 입력단(112)의 구체적인 설계 값은 달라질 수 있다.
예를 들어 제 1 디지털 아날로그 변환기(1112)와 제 2 디지털 아날로그 변환기(1122)에 포함되는 커패시터, 저항 등의 구체적인 설계 값은 제 1 센서(10)와 제 2 센서(20)의 동작 특성에 따라 독립적으로 결정될 수 있다.
제 1 연산부(1111)와 제 2 연산부(1121) 역시 대응하는 센서에 따라 독립적으로 설계될 수 있다.
본 발명은 동작 모드에 따라 센서로부터 입력되는 신호의 입력단의 구성만을 독립적으로 변경하고 나머지 회로는 동작 모드에 관계없이 공통적으로 사용할 수 있다.
이에 따라 센서의 종류에 따라 별개의 아날로그 디지털 변환 장치를 사용하는 경우에 비하여 회로 면적을 줄일 수 있고, 센서의 종류에 따라 신호의 특성에 부합하는 정확한 아날로그 디지털 변환 동작을 수행할 수 있는 장점이 있다.
도 4의 경우 제 2 입력단(112)은 제 1 입력단(111)과 유사한 구성을 가지나, 도 5 및 도 6은 제 2 센서(20)의 종류에 따라 제 2 입력단(112)의 구성을 제 1 입력단(111)의 구성과 다르게 하는 실시예를 개시한다.
도 5는 본 발명의 일 실시예에 의한 온도 센서(20)의 회로도이다.
온도 센서(20)는 전원(VDD)에 연결된 제 1 전류원(21)과 제 2 전류원(22)을 포함한다.
제 1 전류원(21)은 제 2 전류원(22)에 비하여 N배의 전류를 공급할 수 있다.
온도 센서(20)는 제 1 바이폴라 트랜지스터(Q1)와 제 2 바이폴라 트랜지스터(Q2)를 포함한다. 이때 제 1 및 제 2 바이폴라 트랜지스터(Q1, Q2)의 크기는 동일하다.
제 1 바이폴라 트랜지스터(Q1)와 제 2 바이폴라 트랜지스터(Q2)의 베이스는 및 소스는 모두 접지되고, 에미터는 각각 제 1 전류원(21)과 제 2 전류원(22)에 연결된다.
제 1 바이폴라 트랜지스터(Q1)의 베이스-에미터 전압인 제 1 전압(VBE1)과 제 2 바이폴라 트랜지스터(Q2)의 베이스-에미터 전압인 제 2 전압(VBE2)은 각각 수학식 1, 수학식 2와 같이 주어진다. 아래 수학식에서 kT/q는 볼츠만 상수, Is는 비례 상수이다.
Figure 112017049313811-pat00001
Figure 112017049313811-pat00002
수학식 1, 2에서 제 1 전압(VBE1)과 제 2 전압(VBE2)의 차이에 해당하는 전압차(△VBE)는 수학식 3과 같다.
Figure 112017049313811-pat00003
수학식 3과 같이 전압차(△VBE)는 절대 온도에 따라 선형적으로 증가하는 특성을 가진다.
실시예에 따라서는 도 4와 같은 구조의 제 2 입력단(112)을 사용하여 전압차(△VBE)를 제 2 아날로그 신호(A2)로서 입력받아 온도를 측정할 수도 있다.
그러나 제 1 및 제 2 바이폴라 트랜지스터(Q1, Q2)에 내재하는 비선형적인 특성이나 이들 사이의 미스매치에 의해 오차가 발생할 수 있으며 이에 따라 전술한 방식으로는 정확한 온도 측정에 한계가 있을 수 있다.
도 5의 온도 센서(20)를 사용하는 경우 도 6과 같은 구조의 제 2 입력단(122-1)을 사용하여 오차를 줄일 수 있다.
도 6은 본 발명의 일 실시예에 의한 제 2 입력단(112-1)의 블록도이다.
제 2 입력단(112-1)은 도 5에 도시된 온도 센서(20)에서 제 1 전압(VBE1)과 전압차(△VBE)를 입력받는다.
제 2 입력단(112-1)은 전압차(△VBE)를 증폭하는 증폭부(1123), 비트 스트림(BS)을 반전한 신호(/BS)에 따라 온오프되는 제 1 스위치(1124), 비트 스트림(BS)에 따라 온오프되는 제 2 스위치(1126), 제 3 연산부(1125)를 포함한다.
제 1 스위치(1124)는 증폭부(1123)의 출력을 제 3 연산부(1125)에 제공하고, 제 2 스위치(1126)는 제 1 전압(VBE1)을 제 3 연산부(1125)에 제공한다.
이에 따라 제 2 입력단(112-1)은 비트 스트림(BS)의 값이 0인 경우 전압차(△VBE)를 출력하고, 1인 경우 제 1 전압(VBE1)에 -1을 곱한 값을 출력한다.
양자화부(130)에서 출력되는 비트 스트림(BS)의 평균이 m으로 수렴할 때 제 3 연산부(1125)의 출력은 0에 수렴한다. 이에 따라 다음 수학식 4가 성립한다. A는 증폭부(1123)의 증폭비를 나타낸다.
Figure 112017049313811-pat00004
수학식 4로부터 수학식 5와 같이 평균값 m과 전압차(△VBE)의 관계를 결정할 수 있다.
Figure 112017049313811-pat00005
수학식 5에서 증폭비(A)는 회로 설계를 통해 결정될 수 있고, 제 1 전압(VBE1)은 제 2 전류원(22)의 전류 값에 따라 결정될 수 있다.
디지털 회로(200)는 비트 스트림(BS)의 평균(m)을 측정함으로써 전압차(△VBE)를 알 수 있고 이를 통해 온도값을 결정할 수 있게 된다.
도 6에 도시된 제 2 입력단(112-1)을 이용하는 경우 도 4의 제 2 입력단(112)을 이용하는 경우에 비하여 상대적으로 고해상도의 온도 측정이 가능하며 오차를 줄일 수 있다.
도 1, 2에서 필터(120, 120-1)는 적분기를 이용하여 구현할 수 있다.
도 1의 필터(120)는 입력단(110)의 출력만을 이용하여 필터링을 수행하나, 도 2의 필터(120-1)는 입력단(110)의 출력 및 입력단(110)의 입력을 모두 이용하여 필터링을 수행하는 점에서 차이가 있다.
도 7은 도 2의 필터(120-1)의 일 실시예를 나타내는 블록도이다.
본 실시예에서 필터(120-1)는 입력단(110)의 출력을 적분하는 제 1 적분기(121), 제 1 적분기(121)의 출력과 제 3 선택부(140)의 출력을 연산하여 양자화부(130)에 제공하는 제 4 연산부(122)를 포함한다.
이때 제 3 선택부(140)는 동작 모드에 따라 제 1 아날로그 신호(A1) 또는 제 2 아날로그 신호(A2)를 선택하여 출력하므로 제 3 선택부(140)의 출력은 입력단(110)의 입력에 대응하는 것으로 볼 수 있다.
도 8은 도 2의 필터(120-1)의 다른 실시예를 나타내는 블록도이다.
본 실시예에서 필터(120-1)는 입력단(110)의 출력을 적분하는 제 1 적분기(121), 제 1 적분기(121)의 출력과 제 3 선택부(140)의 출력을 연산하여 양자화부(130)에 제공하는 제 4 연산부(122), 제 4 연산부(122)의 출력을 적분하는 제 2 적분기(123), 제 2 적분기(123)의 출력과 제 3 선택부(140)의 출력과 제 1 적분기(121)의 출력을 연산하여 양자화부(130)에 제공하는 제 5 연산부(124)를 포함한다.
필터(120, 120-1)는 기타 다양한 방식으로 구현될 수 있다.
도 1, 2에 도시된 실시예에서 아날로그 디지털 변환 장치는 두 개의 센서로부터 신호를 입력받는다.
그러나 본 발명의 권리범위는 이에 한정되는 것은 아니며, 3개 이상의 센서로부터 신호를 입력받아 각 센서에 대응하는 동작 모드를 수행할 수 있는 아날로그 디지털 변환 장치 역시 본 발명의 권리범위에 속하는 것이다.
이들에 대한 구체적인 실시예는 전술한 개시를 참조하여 용이하게 도출할 수 있을 것이다. 예를 들어 입력단(110)에 포함되는 하위 입력단의 개수를 센서의 개수에 대응하도록 확장하고 모드 신호(MODE)의 비트 수를 증가시키고 제 1 내지 제 3 선택부에서 선택되는 신호의 개수를 증가시키는 방식을 고려할 수 있을 것이다.
도 9는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도이다.
도 9의 실시예는 시그마 델타 변조기(100-2)가 제 3 디지털 아날로그 변환기(150)를 더 포함하는 점에서 도 1의 실시예와 상이하다.
제 3 디지털 아날로그 변환기(150)는 비트 스트림(BS)을 아날로그 신호로 변환하여 필터(120)에 제공한다.
도 9의 필터(120-2)는 도 1의 필터(120-1)에 비하여 1차수 더 높은 아날로그 필터로 구현될 수 있다.
통상의 기술자라면 도 2와 도 9를 조합하여 시그마 델타 변조기를 용이하게 설계 변경할 수 있을 것이다.
도 10은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도이다.
도 10의 실시예는 N(N>1인 자연수) 개의 제 1 센서(10-1, 10-2, ..., 10-N)로부터 신호를 입력받는다.
도 10의 실시예에서 시그마 델타 변조기(100-3)는 도 1에 도시된 시그마 델타 변조기(100-1)에 제 1 스위치 어레이(160)를 더 포함한다.
제 1 스위치 어레이(160)는 선택 신호(SEL)에 따라 다수의 제 1 센서(10-1, 10-2,... 10-N) 중 어느 하나를 선택하여 그 출력 신호를 제 1 입력단(111)에 제공한다.
도 10의 실시예는 N개의 제 1 센서가 입력단을 공유하는 구조이므로 N개의 제 1 센서가 유사한 특성을 가지는 경우에 바람직한 성능을 제공할 수 있을 것이다.
도 10의 실시예에서 디지털 회로(200-1)는 모드 신호(MODE)와 함께 선택 신호(SEL)를 추가로 입력받을 수 있다.
디지털 회로(200-1)는 모드 신호(MODE)와 함께 선택 신호(SEL)를 참조하여 다수의 제 1 센서 중 선택된 센서에 따라 다른 동작을 수행할 수 있다.
기타의 구성 요소들의 동작은 전술한 바와 실질적으로 동일하므로 구체적인 설명을 생략한다.
도 11은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타내는 블록도이다.
도 11의 실시예는 N 개의 제 1 센서(10-1, 10-2, ..., 10-N)로부터 신호를 입력받는다.
도 11의 실시예는 N 개의 제 1 센서와 1:1로 대응하여 각 센서로부터 신호를 인가받는 N 개의 제 1 입력단(111-1, 111-2, ..., 111-N)을 포함한다.
다수의 제 1 입력단 각각은 도 3에 도시된 것과 실질적으로 동일한 구조를 가질 수 있다.
도 11의 실시예에서 시그마 델타 변조기(100-4)는 제 2 스위치 어레이(160)를 더 포함한다.
제 2 스위치 어레이(170)는 선택 신호(SEL)에 따라 다수의 제 1 입력단(111-1, 111-2, ..., 111-N) 중 어느 하나를 선택하여 그 출력 신호를 제 1 입력단(111)에 제공한다.
다수의 제 1 입력단(111-1, 111-2, ..., 111-N)은 독립적으로 설계할 수 있으므로 도 11의 실시예는 다수의 제 1 센서가 상이한 특성을 가지는 경우에 최적의 성능을 제공할 수 있다.
제 2 선택부(114-1)는 모드 신호(MODE)와 함께 선택 신호(SEL)를 참조하여 다수의 제 1 입력단(111-1, ... , 111-N) 중 선택된 제 1 입력단에 비트스트림(BS)을 제공할 수 있다.
디지털 회로(200-1)는 모드 신호(MODE)와 함께 선택 신호(SEL)를 참조하여 다수의 제 1 센서 중 선택된 센서에 따라 다른 동작을 수행할 수 있다.
기타의 구성 요소들의 동작은 전술한 바와 실질적으로 동일하므로 구체적인 설명을 생략한다.
통상의 기술자라면 도 10과 도 11의 실시예를 조합하여 다수의 센서로부터 신호를 입력받는 시그마 델타 변조기의 다양한 구조를 설계 변경할 수 있을 것이다.
이상에서 도면을 참조하여 본 발명의 실시예를 개시하였으나 이상의 개시가 본 발명의 권리범위를 한정하는 것은 아니다. 본 발명의 권리범위는 아래의 특허청구범위에 문언적으로 기재된 범위와 그 균등 범위로 정해질 수 있다.
10: 제 1 센서
20: 제 2 센서
21: 제 1 전류원
22: 제 2 전류원
100, 100-1, 100-2, 100-3, 100-4: 시그마 델타 변조기
110, 110-1: 입력단
111: 제 1 입력단
1111: 제 1 연산부
1112; 제 1 디지털 아날로그 변환기
1121: 제 2 연산부
1122: 제 2 디지털 아날로그 변환기
112, 112-1: 제 2 입력단
1123: 증폭부
1124; 제 1 스위치
1125: 제 3 연산부
1126: 제 2 스위치
113: 제 1 선택부
114, 114-1: 제 2 선택부
120, 120-1, 120-2: 필터
121: 제 1 적분기
122: 제 4 연산부
123: 제 2 적분기
124: 제 5 연산부
130: 양자화부
140: 제 3 선택부
150: 제 3 디지털 아날로그 변환기
160: 제 1 스위치 어레이
170: 제 2 스위치 어레이
200, 200-1: 디지털 회로

Claims (17)

  1. 동작 모드에 따라 제 1 센서 또는 제 2 센서로부터 출력되는 아날로그 신호와 비트 스트림을 입력받는 입력단;
    상기 입력단의 출력을 필터링하는 필터;
    상기 필터의 출력으로부터 상기 비트 스트림을 출력하는 양자화부; 및
    상기 비트 스트림을 필터링하여 상기 아날로그 신호에 대응하는 디지털 신호를 출력하는 디지털 회로
    를 포함하되,
    상기 동작 모드는 상기 제 1 센서를 선택하는 제 1 모드와 상기 제 2 센서를 선택하는 제 2 모드를 포함하고,
    상기 디지털 회로는 상기 제 1 모드에서 동작 시 상기 제 2 모드에서 출력된 상기 디지털 신호를 참조하는 아날로그 디지털 변환 장치.
  2. 청구항 1에 있어서, 상기 입력단은
    상기 제 1 모드에서 상기 제 1 센서에서 출력되는 제 1 아날로그 신호와 상기 비트 스트림에 따라 생성된 아날로그 신호를 출력하는 제 1 입력단; 및
    상기 제 2 모드에서 상기 제 2 센서에서 출력되는 제 2 아날로그 신호와 상기 비트 스트림에 따라 생성된 아날로그 신호를 출력하는 제 2 입력단;
    을 포함하는 아날로그 디지털 변환 장치.
  3. 청구항 2에 있어서,
    상기 동작 모드에 따라 상기 제 1 입력단 또는 상기 제 2 입력단의 출력을 선택하여 출력하는 제 1 선택부; 및
    상기 동작 모드에 따라 상기 비트 스트림을 상기 제 1 입력단 또는 상기 제 2 입력단에 출력하는 제 2 선택부
    를 더 포함하는 아날로그 디지털 변환 장치.
  4. 청구항 1에 있어서, 상기 필터는 상기 동작 모드에 따라 상기 제 1 센서의 출력 신호 또는 상기 제 2 센서의 출력 신호를 더 입력받는 아날로그 디지털 변환 장치.
  5. 청구항 4에 있어서, 상기 동작 모드에 따라 상기 제 1 센서의 출력 신호 또는 상기 제 2 센서의 출력 신호를 선택하여 상기 필터에 출력하는 제 3 선택부를 더 포함하는 아날로그 디지털 변환 장치.
  6. 청구항 2에 있어서, 상기 제 1 입력단은 상기 비트 스트림을 아날로그 신호로 변환하는 제 1 디지털 아날로그 변환기; 및
    상기 제 1 아날로그 신호와 상기 제 1 디지털 아날로그 변환기의 출력을 연산하는 제 1 연산부
    를 포함하는 아날로그 디지털 변환 장치.
  7. 청구항 2에 있어서, 상기 제 2 입력단은 상기 비트 스트림을 아날로그 신호로 변환하는 제 2 디지털 아날로그 변환기; 및
    상기 제 2 아날로그 신호와 상기 제 2 디지털 아날로그 변환기의 출력을 연산하는 제 2 연산부
    를 포함하는 아날로그 디지털 변환 장치.
  8. 청구항 2에 있어서, 상기 제 2 아날로그 신호는 온도를 나타내는 아날로그 신호인 아날로그 디지털 변환 장치.
  9. 청구항 8에 있어서,
    상기 제 2 아날로그 신호는 제 1 전압과 상기 제 1 전압과 제 2 전압의 차이에 대응하는 전압차를 포함하고,
    상기 제 2 입력단은
    상기 전압차를 증폭하는 증폭부;
    상기 비트 스트림을 반전한 신호에 따라 상기 증폭부의 출력을 출력하는 제 1 스위치;
    상기 비트 스트림에 따라 상기 제 1 전압을 출력하는 제 2 스위치; 및
    상기 제 1 스위치의 출력과 상기 제 2 스위치의 출력을 연산하는 제 3 연산부
    를 포함하는 아날로그 디지털 변환 장치.
  10. 청구항 1에 있어서, 상기 필터는 적분기를 포함하는 아날로그 디지털 변환 장치.
  11. 청구항 4에 있어서, 상기 필터는
    상기 입력단의 출력을 적분하는 제 1 적분기; 및
    상기 동작 모드에 따라 상기 제 1 센서의 출력 신호 또는 상기 제 2 센서의 출력 신호와 상기 제 1 적분기의 출력을 연산하는 제 4 연산부
    를 포함하는 아날로그 디지털 변환 장치.
  12. 청구항 11에 있어서, 상기 필터는
    상기 제 4 연산부의 출력을 적분하는 제 2 적분기 및
    상기 제 2 적분기의 출력과 상기 제 1 적분기의 출력과 상기 동작 모드에 따라 상기 제 1 센서의 출력 신호 또는 상기 제 2 센서의 출력 신호를 연산하는 제 5 연산부
    를 더 포함하는 아날로그 디지털 변환 장치.
  13. 삭제
  14. 청구항 1에 있어서, 상기 디지털 회로는 상기 제 2 모드에서 출력된 상기 디지털 신호를 저장하는 레지스터를 더 포함하는 아날로그 디지털 변환 장치.
  15. 청구항 1에 있어서, 상기 비트 스트림을 아날로그 신호로 변환하여 상기 필터에 제공하는 제 3 디지털 아날로그 변환기를 더 포함하고,
    상기 필터는 상기 입력단의 출력과 상기 제 3 디지털 아날로그 변환기의 출력을 이용하여 필터링을 수행하는 아날로그 디지털 변환 장치.
  16. 청구항 2에 있어서,
    선택 신호에 따라 다수의 입력 중 어느 하나를 선택하여 출력하는 제 1 스위치 어레이를 더 포함하고,
    상기 제 1 센서는 다수 개가 존재하여 다수의 상기 제 1 센서로부터의 출력이 상기 제 1 스위치 어레이에 입력되고,
    상기 제 1 스위치 어레이의 출력은 상기 제 1 입력단에 제공되는 아날로그 디지털 변환 장치.
  17. 청구항 3에 있어서,
    선택 신호에 따라 다수의 입력 중 어느 하나를 선택하여 출력하는 제 2 스위치 어레이를 더 포함하고,
    상기 제 1 센서는 다수 개가 존재하고, 상기 제 1 입력단은 다수 개가 존재하며, 다수의 상기 제 1 입력단 각각은 다수의 상기 제 1 센서 중 어느 하나의 출력을 입력받고,
    다수의 상기 제 2 입력단으로부터의 출력이 상기 제 2 스위치 어레이에 입력되고, 상기 제 2 스위치 어레이의 출력은 상기 제 1 선택부에 제공되는 아날로그 디지털 변환 장치.

KR1020170063757A 2017-05-23 2017-05-23 아날로그 디지털 변환 장치 KR101846781B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170063757A KR101846781B1 (ko) 2017-05-23 2017-05-23 아날로그 디지털 변환 장치
PCT/KR2018/004552 WO2018216907A1 (ko) 2017-05-23 2018-04-19 아날로그 디지털 변환 장치
US16/692,865 US11012086B2 (en) 2017-05-23 2019-11-22 Analog-to-digital converter for converting analog signals input from a plurality of sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170063757A KR101846781B1 (ko) 2017-05-23 2017-05-23 아날로그 디지털 변환 장치

Publications (1)

Publication Number Publication Date
KR101846781B1 true KR101846781B1 (ko) 2018-04-06

Family

ID=61973797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063757A KR101846781B1 (ko) 2017-05-23 2017-05-23 아날로그 디지털 변환 장치

Country Status (3)

Country Link
US (1) US11012086B2 (ko)
KR (1) KR101846781B1 (ko)
WO (1) WO2018216907A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102684337B1 (ko) * 2020-10-21 2024-07-12 썬전 후이온 트렌드 테크놀로지 컴퍼니 리미티드 신호 처리 회로 및 위치 검출 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157435A (en) * 1990-09-29 1992-10-20 Samsung Electronics Co., Ltd. Automatic focusing apparatus for a video camera and the method thereof
KR100334057B1 (ko) 1999-06-26 2002-04-26 윤덕용 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
JP4737804B2 (ja) * 2000-07-25 2011-08-03 ソニー株式会社 音声信号処理装置及び信号処理装置
US6469650B2 (en) * 2001-03-06 2002-10-22 Cirrus Logic, Inc. Method and system for selecting implementation of a filter controller between a single conversion mode that ensures a fully-settled converted output and a continuous conversion mode
US7358880B1 (en) * 2007-02-07 2008-04-15 Cirrus Logic, Inc. Magnetic field feedback delta-sigma modulator sensor circuit
KR101486043B1 (ko) * 2008-05-23 2015-01-26 삼성전자주식회사 시그마-델타 아날로그-디지털 변환기와 이를 포함하는이미지 촬상 장치
KR101015964B1 (ko) * 2008-07-07 2011-02-23 재단법인서울대학교산학협력재단 연속 시간 시그마 델타 변조기를 위한 디지털-아날로그변환기
KR101543645B1 (ko) * 2009-02-13 2015-08-11 삼성전자주식회사 투 패스 시그마-델타 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서
US9366547B2 (en) * 2009-12-07 2016-06-14 Ams Ag Sensor arrangement and method for operating a sensor arrangement
US8915646B2 (en) 2012-03-30 2014-12-23 Integrated Device Technology, Inc. High accuracy temperature sensor
TWI522601B (zh) 2013-05-24 2016-02-21 Sitronix Technology Corp Analog - to - digital conversion circuit with temperature sensing and its electronic device
KR102092904B1 (ko) * 2013-11-06 2020-03-24 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
US10200794B2 (en) 2014-12-31 2019-02-05 Invensense, Inc. Ultrasonic operation of a digital microphone
US9680496B2 (en) * 2015-06-25 2017-06-13 Intel Corporation Apparatus for overload recovery of an integrator in a sigma-delta modulator
DE102015111752A1 (de) 2015-07-20 2017-01-26 Infineon Technologies Ag Verfahren und vorrichtung zur verwendung bei einer akquisition von messdaten
DE102015111753A1 (de) * 2015-07-20 2017-01-26 Infineon Technologies Ag Verfahren und vorrichtung zur verwendung bei einer akquisition von messdaten
WO2017043504A1 (ja) 2015-09-10 2017-03-16 ソニー株式会社 送信装置、送信方法、受信装置および受信方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102684337B1 (ko) * 2020-10-21 2024-07-12 썬전 후이온 트렌드 테크놀로지 컴퍼니 리미티드 신호 처리 회로 및 위치 검출 장치

Also Published As

Publication number Publication date
WO2018216907A1 (ko) 2018-11-29
US20200153452A1 (en) 2020-05-14
US11012086B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
Chuang et al. A digitally self-calibrating 14-bit 10-MHz CMOS pipelined A/D converter
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
US9748969B1 (en) Method of operation for an oversampled data converter
KR101068070B1 (ko) Ａ/ｄ 변환기 및 ａ/ｄ 변환 방법
US9385673B2 (en) Amplifier with offset compensation
US7821434B2 (en) Apparatus and method for efficient analog-to-digital conversion
CN110798220B (zh) 一种温度传感器的模数转换方法及模数转换装置
Rajaee et al. Design of a 79 dB 80 MHz 8X-OSR hybrid delta-sigma/pipelined ADC
Pan et al. 10.4 a wheatstone bridge temperature sensor with a resolution fom of 20fj. k 2
CN106169934B (zh) 一种用于压力传感器的温度补偿电路及其模拟结果的量化方法及其温度传感器工作方法
Pan et al. 3.6 A CMOS resistor-based temperature sensor with a 10fJ· K2 resolution FoM and 0.4° C (30) inaccuracy from− 55° C to 125° C after a 1-point trim
Zhang et al. Nano-watt class energy-efficient capacitive sensor interface with on-chip temperature drift compensation
RU2335844C2 (ru) Аналого-цифровой преобразователь и способ его калибровки
US20050225461A1 (en) Error measuring method for digitally self-calibrating pipeline adc and apparatus thereof
KR101846781B1 (ko) 아날로그 디지털 변환 장치
Pan et al. A 0.25 mm 2 resistor-based temperature sensor with an inaccuracy of 0.12° C (3σ) from− 55° C to 125° C and a resolution FOM of 32fJK 2
CN112436813B (zh) 一种全差分自适应增益控制电容检测前端电路
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
Pertijs et al. A sigma-delta modulator with bitstream-controlled dynamic element matching
Bashir et al. A low power, miniature temperature sensor with one-point calibrated accuracy of±0.25 C from− 55 to 125 C in 65 nm CMOS process
Jun et al. A 16 bit incremental ADC with swapping DAC for low power sensor applications
Saeed et al. Design of a high precision CMOS programmable gain and data rate delta sigma ADC
De Brito et al. A Calibration Scheme for a Sigma-Delta Modulator Using Passive Integrators
Amini et al. A pseudo-differential charge balanced ratiometric readout system for capacitive inertial sensors
Saeed et al. Four Differential Channels, Programmable Gain, Programmable Data Rate Delta Sigma ADC

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant