KR101820326B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101820326B1
KR101820326B1 KR1020100120153A KR20100120153A KR101820326B1 KR 101820326 B1 KR101820326 B1 KR 101820326B1 KR 1020100120153 A KR1020100120153 A KR 1020100120153A KR 20100120153 A KR20100120153 A KR 20100120153A KR 101820326 B1 KR101820326 B1 KR 101820326B1
Authority
KR
South Korea
Prior art keywords
opening
insulating substrate
gate line
gate
trench
Prior art date
Application number
KR1020100120153A
Other languages
English (en)
Other versions
KR20120058731A (ko
Inventor
이왕우
박홍식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100120153A priority Critical patent/KR101820326B1/ko
Priority to US13/156,986 priority patent/US8357554B2/en
Publication of KR20120058731A publication Critical patent/KR20120058731A/ko
Priority to US13/715,726 priority patent/US8552432B2/en
Application granted granted Critical
Publication of KR101820326B1 publication Critical patent/KR101820326B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

저저항 신호 배선을 포함하는 표시 기판 및 이의 제조 방법이 개시된다. 표시 기판은 절연 기판에 형성된 서브 트렌치 및 상기서브 트렌치와 대응하는 상기절연 기판 상의 평탄화막에 형성된 개구부에 형성된 게이트 라인, 게이트 라인과 교차하는 데이터 라인, 및 게이트 라인 및 데이터 라인과 스위칭 소자를 통해 전기적으로 연결된 화소 전극을 포함한다. 이에 따라, 서브 트렌치 및 개구부의 전체 깊이와 실질적으로 동일한 게이트 라인을 제조함으로써 신호 배선의 저항을 감소시킬 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 신호 배선의 저항을 감소시킨 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시패널은 표시 기판, 상기 표시 기판과 대향하는 대향 기판 및 상기 표시 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 표시 기판은 베이스 기판 상에 형성되고 게이트 신호가 인가되는 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 연결된 박막 트랜지스터, 및 상기 박막 트랜지스터에 연결된 화소 전극을 포함한다.
상기 액정표시패널이 점점 대형화되고 해상도가 증가함에 따라, 상기 게이트 라인 및 상기 데이터 라인의 길이가 길어지고 신호 지연의 문제가 발생한다. 상기 신호 지연은, 상기 게이트 라인 및/또는 상기 데이터 라인을 상대적으로 두껍게 형성하거나, 저저항 금속을 이용하여 신호 배선을 형성함으로써 해결할 수 있다.
그러나 저저항 금속의 종류는 한정적이고, 알루미늄이나 구리 등의 저저항 금속의 고유의 물성이 변질되지 않도록 공정을 제어하여 상기 표시 기판을 제조하는 데에는 한계가 있다. 또한, 상기 게이트 라인을 포함하는 게이트 패턴의 두께를 증가시키는 경우, 상기 게이트 패턴과 상기 베이스 기판 사이의 단차에 의해서 상기 게이트 패턴이 형성된 이후에 형성되는 데이터 패턴들이 상기 게이트 패턴의 측벽에서 쉽게 끊어져 전기적으로 단락되는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 후속 공정에서 제조되는 패턴을 안정적으로 형성하면서 두꺼운 신호 배선을 형성할 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 제조 시간을 단축시킬 수 있는 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 절연 기판, 평탄화막, 게이트 라인, 데이터 라인 및 화소 전극을 포함한다. 상기 게이트 라인은 상기 절연 기판에 형성된 서브 트렌치 및 상기 서브 트렌치와 대응하는 상기 절연 기판 상의 평탄화막에 형성된 개구부에 형성된다. 상기 데이터 라인은 상기 게이트 라인과 교차하고, 상기 화소 전극은 상기 게이트 라인 및 상기 데이터 라인과 스위칭 소자를 통해 전기적으로 연결된다.
일 실시예에서, 상기 게이트 라인의 두께는 상기 서브 트렌치의 깊이와 상기 평탄화막의 두께의 합과 동일할 수 있다.
일 실시예에서, 기 서브 트렌치에 형성된 상기 게이트 라인의 제1 폭은 상기 개구부에 형성된 상기 게이트 라인의 제2 폭보다 좁을 수 있다. 이와 달리, 상기 서브 트렌치에 형성된 상기 제1 게이트 라인의 제1 폭은 상기 개구부에 형성된 상기 게이트 라인의 제2 폭보다 넓을 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법이 제공된다. 상기 표시 기판의 제조 방법에서, 절연 기판 상에 평탄화막을 형성하고, 상기 평탄화막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 통해 노출된 상기 평탄화막 및 상기 절연 기판을 식각하여, 상기 평탄화막에 개구부를 형성하고 상기 개구부와 대응하는 상기 절연 기판에 서브 트렌치를 형성한다. 상기 개구부 및 상기 서브 트렌치에 게이트 라인을 형성하고, 상기 게이트 라인과 교차하는 데이터 라인을 형성하며, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 화소 전극을 형성한다.
일 실시예에서, 상기 서브 트렌치는 상기 평탄화막 및 상기 절연 기판을 식각 가스를 이용하여 건식 식각하여 형성할 수 있다. 이때, 식각액을 이용하여 상기 서브 트렌치의 가장자리를 추가적으로 식각할 수 있다.
일 실시예에서, 상기 게이트 라인은 상기 서브 트렌치가 형성된 절연 기판 상에 배치된 상기 개구부를 포함하는 평탄화막 표면에 금속 페이스트를 도포한 후에, 상기 금속 페이스트를 블레이드하여 상기 개구부 및 상기 서브 트렌치에 상기 금속 페이스트를 매립함으로써 형성할 수 있다.
일 실시예에서, 상기 포토레지스트 패턴은 상기 게이트 라인을 형성하기 전에 제거될 수 있다.
일 실시예에서, 상기 게이트 라인을 형성하는 단계에서는, 상기 게이트 라인의 표면과 상기 평탄화막의 표면을 부분적으로 식각하는 평탄화하는 공정이 추가적으로 수행될 수 있다. 이때, 상기 평탄화 공정은 건식 식각을 통해서 수행될 수 있다.
일 실시예에서, 상기 포토레지스트 패턴을 형성하기 전에 상기 평탄화막 상에 보호 금속층을 형성하고, 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 보호 금속층을 습식 식각할 수 있다, 상기 식각된 보호 금속층은 상기 포토레지스트 패턴과 함께 상기 평탄화막 및 상기 절연 기판을 식각할 때 이용되는 식각 방지막이 될 수 있다. 이때, 상기 식각된 보호층은 상기 평탄화 공정에서 제거될 수 있다.
일 실시예에서, 상기 개구부의 경사면은 상기 절연 기판의 표면과 수직한 선을 기준으로 0° 이상 30° 이하일 수 있다.
이와 같은 표시 기판 및 이의 제조 방법에 따르면, 평탄화막과 절연 기판 모두를 이용하여 형성된 트렌치에 신호 배선이 형성됨으로써 상기 신호 배선의 저항을 낮출 수 있다.
또한, 상기 평탄화막과 상기 절연 기판은 모두 건식 식각 공정을 통해서 상기 트렌치를 형성함으로써 상기 트렌치를 안정적인 구조로 형성할 수 있다. 상기 신호 배선은 금속 페이스트를 이용하여 형성하고 표면을 평탄하게 연마함으로써 후속 공정에서 형성되는 패턴들의 제조 신뢰성도 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3a 내지 도 3e는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 기판의 단면도이다.
도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 표시 기판(100)은 절연 기판(110) 상에 형성된 제1 및 제2 게이트 라인들(GL1, GL2), 제1 및 제2 데이터 라인들(DL1, DL2), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 표시 기판(100)은 게이트 절연층(130) 및 패시베이션층(150)을 더 포함할 수 있다.
상기 절연 기판(110)은 광을 투과할 수 있는 투명체이다. 예를 들어, 상기 절연 기판(110)은 유리 기판일 수 있다.
상기 제1 및 제2 게이트 라인들(GL1, GL2)은 각각 상기 절연 기판(110)의 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 서로 이격되어 배치된다. 상기 제2 방향(D2)은 상기 제1 방향(D1)과 수직한 방향일 수 있다. 상기 제1 및 제2 게이트 라인들(GL1, GL2)은 상기 절연 기판(110) 및 평탄화막(120)에 형성된 메인 트렌치(TRC)의 내부에 배치된다.
상기 평탄화막(120)은 상기 절연 기판(110) 상에 형성된 층이다. 상기 평탄화막(120)은 실록산계, 폴리 실레인계의 실리콘 함유 폴리머, 아크릴레이트, 노볼락계 수지 등을 포함하는 탄소 폴리머, 산화 실리콘(SiOx, 0＜x≤1), 질화 실리콘(SiNx, 0＜x≤1) 등을 포함할 수 있다. 상기 평탄화막(120)은 감광성을 가질수도 있고, 비감광성을 가질 수도 있다. 상기 평탄화막(120)은 높은 내열성을 가지는 것이 바람직하다.
상기 메인 트렌치(TRC)는 상기 절연 기판(110)에 형성된 서브 트렌치(112) 및 상기 평탄화막(120)에 형성된 개구부(122)를 포함한다. 구체적으로, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각은, 상기 메인 트렌치(TRC)에서 배치되는 위치에 따라, 상기 서브 트렌치(112)에 배치된 제1 게이트부와 상기 개구부(122)에 배치되고 상기 제1 게이트부 상에 배치된 제2 게이트부로 구분할 수 있다. 상기 메인 트렌치(TRC)의 깊이는, 상기 서브 트렌치(112)의 깊이(t1)와 상기 개구부(122)의 깊이(t2)의 합과 실질적으로 동일할 수 있다. 상기 개구부(122)의 깊이(t2)는 상기 평탄화막(120)의 두께와 실질적으로 동일할 수 있다. 즉, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각의 두께는 상기 메인 트렌치(TRC)의 깊이와 실질적으로 동일할 수 있다.
상기 개구부(122)의 깊이(t2)와 동일한 깊이의 상기 서브 트렌치(112)를 형성하는데 걸리는 시간은, 상기 개구부(122)를 형성하는데 걸리는 시간에 비해 상대적으로 길기 때문에, 상기 서브 트렌치(112)의 깊이(t1)는 상기 개구부(122)의 깊이(t2)보다 얕은 것이 바람직하다. 상기 절연 기판(110) 및 상기 평탄화막(120)을 이용하여 상기 메인 트렌치(TRC)를 형성함으로써, 상기 절연 기판(110)에만 트렌치를 형성하거나 상기 평탄화막(120)을 이용하여 간접적으로 트렌치를 형성하는 경우에 비해 상대적으로 깊은 깊이를 갖는 상기 메인 트렌치(TRC)를 형성할 수 있다. 이에 따라, 상기 메인 트렌치(TRC)의 깊이를 깊게 형성함에 따라 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 두께를 두껍게 형성할 수 있어 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 저항을 감소시킬 수 있다.
상기 서브 트렌치(112)의 경사면(EP1)은, 상기 개구부(122)의 경사면(EP2)과 동일 평면상에 배치될 수 있다. 상기 서브 트렌치(112)의 경사면(EP1)은 상기 절연 기판(110)을 식각하여 상기 서브 트렌치(112)를 형성할 때 정의되는 식각면이다. 또한, 상기 개구부(122)의 경사면(EP2)은 상기 평탄화막(120)을 식각하여 상기 개구부(122)를 형성할 때 정의되는 식각면이다. 상기 서브 트렌치(112) 및 상기 개구부(122)가 제조 공정에서 이방성 식각 특성을 갖는 건식 식각 공정을 통해서 제조되기 때문에 상기 서브 트렌치(112)의 경사면(EP1)이 상기 개구부(122)의 경사면(EP2)보다 함입되지 않고 동일 평면상에 배치될 수 있다.
상기 절연 기판(110)과 상기 평탄화막(120)의 하부 표면의 접촉 영역에서 상기 서브 트렌치(112)의 너비(w1)는 상기 평탄화막(120)의 상부 표면에서의 상기 개구부(122)의 너비(w2)보다 좁게 형성될 수 있다. 상기 서브 트렌치(112)의 너비(w1)는 서로 마주하는 경사면들(EP1) 사이의 거리로 정의될 수 있다. 또한, 상기 평탄화막(120)의 너비(w2)는 서로 마주하는 경사면들(EP2) 사이의 거리로 정의될 수 있다. 즉, 상기 서브 트렌치(112)의 하부에서 상기 서브 트렌치(112)의 상기 평탄화막(120)과 인접한 상부으로 갈수록 상기 서브 트렌치(112)의 너비는 점점 넓어질 수 있다. 또한, 상기 개구부(122)의 상기 절연 기판(110)과 인접한 하부에서 상기 평탄화막(120)의 표면을 향하는 상부로 갈수록 상기 개구부(122)의 너비가 점점 넓어질 수 있다. 이에 따라, 상기 서브 트렌치(112)에서 상기 개구부(122)를 향하는 방향, 즉 상기 메인 트렌치(TRC)의 하부에서 상부로 갈수록 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 폭이 점점 증가할 수 있다. 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각에서, 상기 제1 게이트부의 최대 배선 폭인 제1 폭은 상기 제2 게이트부의 최대 배선폭인 제2 폭보다 작을 수 있다.
이와 달리, 상기 서브 트렌치(112) 및 상기 개구부(122)의 경사면들(EP1, EP2)이 상기 절연 기판(110)의 표면과 수직할 수 있다. 상기 절연 기판(110)과 상기 평탄화막(120)의 하부 표면의 접촉 영역에서 상기 서브 트렌치(112)의 너비(w1)는 상기 평탄화막(120)의 상부 표면에서의 상기 개구부(122)의 너비(w2)와 실질적으로 동일할 수 있다. 이때는, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각의 배선 폭이 상기 메인 트렌치(TRC)의 하부 및 상부에서 서로 동일할 수 있다.
상기 제1 및 제2 게이트 라인들(GL1, GL2)이 상기 메인 트렌치(TRC)에 형성되기 때문에, 상기 게이트 절연층(130)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 상기 평탄화막(120)이 형성된 상기 절연 기판(110) 상에 평탄하게 형성될 수 있다. 이에 따라, 상기 게이트 절연층(130) 상에 형성되는 패턴들은, 상기 제1 및 제2 게이트 라인들(GL1, GL2)이 상기 절연 기판(110)의 표면에 형성되는 경우에 비해서 상대적으로 안정적인 구조로 형성될 수 있다.
상기 제1 및 제2 데이터 라인들(DL1, DL2)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 서로 이격되어 배치된다. 이에 따라, 상기 제1 및 제2 데이터 라인들(DL1, DL2)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 교차할 수 있다. 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 교차하는 부분에서도, 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 평탄한 상기 게이트 절연층(130) 상에 형성될 수 있으므로 상기 교차하는 부분에서 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 의해서 끊어지지 않는다.
상기 박막 트랜지스터(SW)는 상기 제1 게이트 라인(GL1), 상기 제1 데이터 라인(DL1) 및 상기 화소 전극(PE)과 전기적으로 연결된다. 상기 박막 트랜지스터(SW)는 상기 제1 게이트 라인(GL1)과 연결된 게이트 전극(GE), 상기 제1 데이터 라인(DL1)과 연결된 소스 전극(SE), 상기 소스 전극(SE)과 이격된 드레인 전극(DE) 및 반도체 패턴(AP)을 포함한다. 상기 반도체 패턴(AP)은 반도체층(142) 및 상기 반도체층(142) 상에 형성된 오믹 콘택층(144)을 포함할 수 있다. 상기 반도체층(142)은 비정질 실리콘, 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다.
상기 게이트 전극(GE)도 상기 제1 게이트 라인(GL1)과 같이 상기 메인 트렌치(TRC)에 형성된다. 상기 반도체 패턴(AP)은 상기 게이트 전극(GE) 및 상기 평탄화막(120) 상에 형성된 상기 게이트 절연층(130) 상에 형성된다. 상기 게이트 전극(GE)이 상기 메인 트렌치(TRC)에 형성되기 때문에, 상기 게이트 절연층(130)이 상기 절연 기판(110) 상에 평탄하게 형성될 수 있고 상기 반도체 패턴(AP), 상기 소스 및 드레인 전극들(SE, DE)도 안정적인 구조로 형성될 수 있다. 즉, 상기 게이트 전극(GE)의 두께만큼 상기 절연 기판(110)과 상기 게이트 전극(GE)이 형성하는 적층 단차가 거의 없으므로 상기 소스 및 드레인 전극들(SE, DE)은 상기 반도체 패턴(AP)에서부터 상기 게이트 절연층(130)까지 용이하게 타고 내려오도록 형성될 수 있다. 이에 따라, 상기 소스 및 드레인 전극들(SE, DE)이 상기 반도체 패턴(AP)의 가장자리에서 물리적으로 끊어지는 것을 방지할 수 있다.
상기 패시베이션층(150)은 상기 박막 트랜지스터(SW)를 포함하는 상기 절연 기판(110) 상에 형성되고, 상기 드레인 전극(DE)의 일단부를 노출시키는 콘택홀(CNT)을 포함한다. 상기 화소 전극(PE)이 상기 패시베이션층(150) 상에 형성되고, 상기 콘택홀(CNT)을 통해서 상기 드레인 전극(DE)과 직접적으로 콘택하여 상기 박막 트랜지스터(SW)는 상기 화소 전극(PE)과 전기적으로 연결된다.
도 3a 내지 도 3e는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3a에서는, 상기 개구부(122)가 형성되기 전에 상기 절연 기판(110) 상에 형성하는 평탄화막을, 상기 개구부(122)를 포함하는 상기 평탄화막(120)과 구분하기 위해서 도면 번호 "124"로 지시하고 "예비 평탄층"으로 지칭하여 설명하기로 한다. 따라서, 도 2에 도시된 상기 평탄화막(120)은 상기 개구부(122)를 더 포함하는 것을 제외하고는 상기 예비 평탄층과 실질적으로 동일한 층이다.
도 1 및 도 3a를 참조하면, 상기 절연 기판(110) 상에 예비 평탄층(124)을 형성한다. 상기 예비 평탄층(124)은 실리콘 폴리머 및 탄소 폴리머를 포함할 수 있다. 상기 예비 평탄층(124)의 초기 두께(t3)는 약 1000Å 내지 약 3000Å일 수 있다.
이어서, 상기 예비 평탄층(124)이 형성된 상기 절연 기판(110) 상에 포토레지스트 패턴(200)을 형성한다. 상기 포토레지스트 패턴(200)은 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)이 형성되는 영역의 상기 예비 평탄층(124)을 노출시킨다. 상기 포토레지스트 패턴(200)은 상기 예비 평탄층(124)과 달리 광에 반응하는 포토레지스트 조성물을 상기 예비 평탄층(124)이 형성된 상기 절연 기판(110) 상에 도포하고, 노광 및 현상함으로써 형성할 수 있다.
도 3b를 참조하면, 상기 포토레지스트 패턴(200)을 식각 방지막으로 이용하여 상기 예비 평탄층(124) 및 상기 절연 기판(110)을 건식 식각한다. 상기 건식 식각 공정에서, 상기 예비 평탄층(124) 및 상기 절연 기판(110)은 서로 동일한 식각 가스로 식각될 수 있다. 예를 들어, 상기 식각 가스는 플루오르황(SF6) 및 산소(O2)를 포함할 수 있다. 이와 달리, 상기 식각 가스는 플루오르황 및 질소(N2)를 포함할 수 있다. 상기 식각 가스는 상기 예비 평탄층(124) 및 상기 절연 기판(110)은 쉽게 식각할 수 있으나 상기 포토레지스트 패턴(200)은 거의 식각하지 못하거나 표면만 극히 부분적으로 식각할 수 있다.
구체적으로, 상기 식각 가스는 상기 포토레지스트 패턴(200)을 통해서 노출되어 있는 상기 예비 평탄층(124)을 식각하여 상기 예비 평탄층(124)에 상기 개구부(122)를 형성한다. 즉, 상기 개구부(122)와 대응하는 영역의 상기 예비 평탄층(124)은 상기 식각 가스에 의해서 제거되고, 상기 포토레지스트 패턴(200)의 하부에 형성된 상기 예비 평탄층(124)은 상기 절연 기판(110) 상에 잔류한다. 상기 예비 평탄층(124)에 상기 개구부(122)가 형성됨으로써, 본 발명에 따른 상기 개구부(122)를 포함하는 상기 평탄화막(120)이 정의될 수 있다. 상기 식각 가스가 상기 예비 평탄층(124)을 식각한 식각면이 상기 개구부(122)의 경사면이 된다.
상기 평탄화막(120)의 상기 개구부(122)를 통해서 상기 절연 기판(110)의 표면이 노출된다. 상기 노출된 절연 기판(110)의 표면이 상기 식각 가스에 의해서 부분적으로 식각된다. 상기 개구부(122)를 형성한 후 상기 절연 기판(110)이 부분적으로 식각되는 공정은 연속적으로 진행된다. 즉, 상기 식각 가스가 상기 예비 평탄층(124)이 형성된 상기 절연 기판(110)에 연속적으로 공급되고, 상기 식각 가스가 상기 포토레지스트 패턴(200)에 의해 노출된 상기 예비 평탄층(124)을 모두 식각하면 상기 식각 가스의 식각 대상은 상기 개구부(122)에 의해 노출되는 상기 절연 기판(110)이 된다. 상기 식각 가스는 상기 절연 기판(110)을 소정 두께만 식각하도록 제어할 수 있다. 상기 식각 가스가 상기 절연 기판(110)을 식각하는 속도는, 상기 식각 가스가 상기 예비 평탄층(124)을 식각하는 속도의 약 1/2 정도이다. 상기 절연 기판(110)의 식각 두께는 상기 식각 가스를 제공하는 시간을 제어함으로써 용이하게 조절할 수 있다. 상기 식각 두께가 상기 서브 트렌치(112)의 깊이(t1)와 실질적으로 동일할 수 있다. 상기 식각 가스를 이용한 상기 건식 식각 공정은 이방성 식각의 특성을 가지므로, 상기 개구부(122)를 통해 노출되는 상기 절연 기판(110)만이 제거될 수 있어 도 2에서 설명한 것과 같이 상기 서브 트렌치(112)의 경사면(EP1)은 상기 개구부(122)의 경사면(EP2)과 동일 평면상에 배치될 수 있다. 상기 식각 가스가 상기 절연 기판(110)을 식각한 식각면이 상기 서브 트렌치(112)의 경사면(EP1)이 된다. 이에 따라, 상기 평탄화막(120) 및 상기 절연 기판(110)에 상기 메인 트렌치(TRC)를 형성할 수 있다.
상기 개구부(122) 및 상기 서브 트렌치(112)를 이용하여 상기 메인 트렌치(TRC)를 구성함으로써, 상기 식각 가스가 상기 절연 기판(110)에 상기 메인 트렌치(TRC)의 깊이와 동일한 깊이의 트렌치를 형성하는데 걸리는 시간에 비해서 단축된 시간 내에 공정을 완료할 수 있다. 또한, 상기 개구부(122) 및 상기 서브 트렌치(112)를 이용하여 상기 메인 트렌치(TRC)를 구성함으로써, 상기 평탄화막(120)을 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 두께보다 상대적으로 얇게 형성하더라도 전체적으로는 배선 두께를 증가시킬 수 있어 배선 저항을 감소시킬 수 있다.
상기 메인 트렌치(TRC)를 형성한 후, 상기 포토레지스트 패턴(200)을 제거한다.
도 3c를 참조하면, 상기 메인 트렌치(TRC)가 형성된 상기 절연 기판(110)에 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)을 형성한다.
구체적으로, 상기 메인 트렌치(TRC)에 금속 페이스트를 매립함으로서 상기 메인 트렌치(TRC) 내부에 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)을 형성할 수 있다. 보다 구체적으로, 상기 금속 페이스트를 상기 메인 트렌치(TRC)가 형성된 상기 평탄화막(120) 및 상기 절연 기판(110) 상에 도포하고, 일 방향으로 상기 금속 페이스트를 블레이드(blade)함으로써 상기 메인 트렌치(TRC) 내부에만 상기 금속 페이스트를 매립시킬 수 있다. 상기 금속 페이스트는, 예를 들어, 은(Ag), 구리(Cu) 또는 알루미늄(Al)등을 포함할 수 있다.
상기 금속 페이스트가 상기 메인 트렌치(TRC)에 매립될 때, 상기 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 표면들과 상기 평탄화막(120)의 표면은 일치하지 않을 수 있다. 상기 금속 페이스트가 상기 메인 트렌치(TRC)에서 넘치거나 상기 메인 트렌치(TRC)에 완전하게 채워지지 않아 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 표면들과 상기 평탄화막(120)의 표면이 동일 평면상에 배치되지 않을 수 있다.
도 3d를 참조하면, 상기 메인 트렌치(TRC)에 형성된 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 표면과 상기 평탄화막(120)의 표면이 동일 평면상에 배치되도록 평탄화 공정을 수행한다.
구체적으로, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 표면들이 상기 평탄화막(120)의 표면보다 상대적으로 돌출된 경우, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 돌출된 부분을 부분적으로 식각하여 상기 평탄화막(120)의 표면과 동일 평면상에 배치되도록 평탄화시킬 수 있다. 상기 평탄화 공정은 예를 들어, 건식 식각 공정을 통해서 수행될 수 있다. 이때, 상기 평탄화막(120)의 두께(t4)는 상기 예비 평탄층(124)의 초기 두께(t3)와 실질적으로 동일하고, 도 2에 도시된 평탄화막(120)의 두께(t2)와 실질적으로 동일할 수 있다.
이와 달리, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)과 함께 상기 평탄화막(120)도 부분적으로 식각되어 평탄화 공정이 수행될 수 있다. 상기 평탄화 공정 또한 건식 식각 공정을 통해서 수행될 수 있다. 이때, 상기 평탄화막(120)도 부분적으로 식각됨으로써 상기 평탄화막(120)의 두께(t4)는 상기 예비 평탄층(124)의 초기 두께(t3)보다 상대적으로 낮을 수 있고, 도 2에 도시된 평탄화막(120)의 두께(t2)와 실질적으로 동일할 수 있다.
도 3d에서 설명한 상기 평탄화 공정은, 필요에 따라 수행되거나 생략될 수도 있다.
도 1 및 도 3e를 참조하면, 상기 평탄화막(120), 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)이 형성된 상기 절연 기판(110) 상에 상기 게이트 절연층(130)을 형성한다. 상기 게이트 절연층(130)은 상기 평탄화막(120), 상기 제1 및 제2 게이트 라인들(GL1, GL2 및 상기 게이트 전극(GE)과 직접적으로 접촉할 수 있다.
이어서, 상기 게이트 절연층(130) 상에 상기 반도체층(142) 및 상기 오믹 콘택층(144)을 포함하는 상기 반도체 패턴(AP)을 형성하고, 상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 형성한다. 상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 게이트 절연층(130)의 평평한 표면상에 상기 반도체 패턴(AP)만이 형성된 상태에서 형성하므로 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 교차하는 부분이나, 상기 소스 및 드레인 전극들(SE, DE)이 상기 반도체 패턴(AP)과 중첩되는 부분에서 단락됨이 없이 안정적으로 형성될 수 있다.
상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성된 상기 절연 기판(110) 상에 상기 패시베이션층(150)을 형성하고, 상기 콘택홀(CNT)을 형성한다. 상기 콘택홀(CNT)을 포함하는 상기 패시베이션층(150) 상에 상기 화소 전극(PE)을 형성함으로써, 도 2에 도시된 표시 기판(100)을 제조할 수 있다.
본 실시예에 따르면, 상기 평탄화막(120)과 상기 절연 기판(110) 모두를 이용하여 형성된 상기 메인 트렌치(TRC)에 상기 제1 및 제2 게이트 라인들(GL1, GL2)이 형성됨으로써, 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 저항을 낮출 수 있다. 또한, 상기 평탄화막(120)과 상기 절연 기판(110)은 모두 건식 식각 공정을 통해서 상기 메인 트렌치(TRC)를 형성함으로써 상기 메인 트렌치(TRC)를 안정적인 구조로 형성할 수 있다. 상기 제1 및 제2 게이트 라인들(GL1, GL2)은 상기 금속 페이스트를 이용하여 형성한 후 그 표면을 평탄하게 연마함으로써 후속 공정에서 형성되는 패턴들, 상기 반도체 패턴(AP), 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 구조적으로 안정하게 형성될 수 있어 상기 표시 기판(100)의 제조 신뢰성도 향상시킬 수 있다.
이하, 도 3a 내지 도 3e에서 설명한 것과 다른 도 1 및 도 2에 도시된 표시 기판의 제조 방법을 도 4a 내지 도 4d를 참조하여 설명하기로 한다. 다만, 평탄화 공정은 도 3d에서 설명한 것과 실질적으로 동일하고, 상기 게이트 절연층(130)을 형성하는 공정 이후 단계는 도 3e에서 설명한 것과 실질적으로 동일하므로 도 4d에 도시된 공정 이후의 공정은 도 3d 및 도 3e를 참조하여 설명한다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 2 및 도 4a를 참조하면, 상기 절연 기판(110) 상에 상기 예비 평탄층(124)을 형성하고, 상기 예비 평탄층(124) 상에 전면적으로 보호 금속층(ML)을 형성한다. 상기 보호 금속층(ML)이 형성된 상기 절연 기판(110) 상에 상기 포토레지스트 패턴(200)을 형성한다. 상기 포토레지스트 패턴(200)은 상기 보호 금속층(ML)을 부분적으로 노출시킨다.
도 4b를 참조하면, 상기 포토레지스트 패턴(200)을 식각 방지막으로 이용하여 노출된 상기 보호 금속층(ML)을 식각한다. 상기 보호 금속층(ML)은 습식 식각될 수 있다. 상기 보호 금속층(ML)이 습식 식각되어 상기 예비 평탄층(124)을 노출시킨다.
도 4c를 참조하면, 상기 포토레지스트 패턴(200) 및 상기 식각된 보호 금속층(ML)에 의해서 노출된 상기 예비 평탄층(124)을 식각하고 상기 절연 기판(110)을 부분적으로 식각하여, 상기 개구부(122)를 포함하는 상기 평탄화막(120)을 형성하고, 상기 서브 트렌치(112)를 형성한다. 상기 포토레지스트 패턴(200)과 상기 평탄화막(120) 사이에 상기 식각된 보호 금속층(ML)이 배치된 것을 제외하고는 도 3b에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 설명한다.
상기 식각된 보호 금속층(ML)은 상기 포토레지스트 패턴(200)을 식각 방지막으로 상기 예비 평탄층(124)을 건식 식각할 때, 상기 포토레지스트 패턴(200)의 단부가 부분적으로 제거되어 상기 예비 평탄층(124)을 과도하게 식각하여 상기 개구부(122)의 너비가 증가하는 것을 방지할 수 있다. 즉, 상기 식각된 보호 금속층(ML)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 폭이 과도하게 넓어지는 것을 방지할 수 있다.
상기 서브 트렌치(112) 및 상기 개구부(122)를 포함하는 상기 메인 트렌치(TRC)를 형성한 후, 상기 포토레지스트 패턴(200)을 제거한다. 상기 포토레지스트 패턴(200)은 스트립 용액을 이용하여 제거할 수 있다. 상기 포토레지스트 패턴(200)이 제거됨에 따라, 상기 식각된 보호 금속층(ML)이 외부로 노출된다.
도 4d를 참조하면, 상기 포토레지스트 패턴(200)을 제거한 후, 상기 평탄화막(120)의 상기 개구부(122) 및 상기 절연 기판(110)의 상기 서브 트렌치(112)에 상기 금속 페이스트를 매립한다. 이에 따라, 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 상기 게이트 전극(GE)이 형성된다.
도 4d 및 도 3d를 참조하면, 상기 메인 트렌치(TRC)에 형성된 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)의 표면들과 상기 평탄화막(120)의 표면을 연마하여 평탄화 공정을 수행한다. 상기 평탄화 공정에서 상기 게이트 전극(GE), 상기 제1 및 제2 게이트 라인들(GL1, GL2)을 부분적으로 식각하는 동안 상기 식각된 보호 금속층(ML)이 제거된다. 상기 식각된 보호 금속층(ML)이 제거된 후 상기 평탄화막(120)이 부분적으로 식각될 수 있다. 상기 평탄화 공정에서 상기 평탄화막(120)이 식각되기 이전에 상기 식각된 보호 금속층(ML)이 제거되는 것을 제외하고는 도 3d에서 설명한 것과 실질적으로 동일하므로 구체적인 설명은 생략한다.
이어서, 도 3e에서 설명한 것과 같이 평탄화 공정을 수행한 후 상기 제1 및 제2 게이트 라인들(GL1, GL2) 및 상기 게이트 전극(GE)이 형성된 상기 절연 기판(110) 상에 상기 게이트 절연층(130), 상기 반도체 패턴(AP), 상기 소스 및 드레인 전극들(SE, DE)과 상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 패시베이션층(150) 및 상기 화소 전극(PE)을 순차적으로 형성한다. 이에 따라, 도 2에 도시된 표시 기판(100)이 제조될 수 있다.
본 실시예에서는, 상기 포토레지스트 패턴(200)과 상기 예비 평탄층(124) 사이에 상기 보호 금속층(ML)을 형성함으로써 상기 서브 트렌치(112) 및 상기 개구부(122)를 형성하는 동안 상기 포토레지스트 패턴(200)이 상기 예비 평탄층(124)이 형성된 상기 절연 기판(110)으로부터 박리되는 것을 방지할 수 있다. 상기 식각된 상기 보호 금속층(ML)은 상기 평탄화막(120)의 표면 연마 공정에서 별도의 공정 없이 용이하게 제거될 수 있다.
이하, 도 5를 참조하여 본 발명의 또 다른 실시예에 따른 표시 기판을 설명한다. 본 실시예에 따른 표시 기판의 평면도는 도 1에서 설명한 표시 기판과 실질적으로 동일하므로 본 실시예에 따른 표시 기판은 도 1 및 도 5를 참조하여 설명하고 중복되는 구체적인 설명은 생략한다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 기판의 단면도이다.
도 1 및 도 5를 참조하면, 본 실시예에 따른 표시 기판(102)은 절연 기판(110) 상에 형성된 제1 및 제2 게이트 라인들(GL1, GL2), 제1 및 제2 데이터 라인들(DL1, DL2), 스위칭 소자인 박막 트랜지스터(SW) 및 화소 전극(PE)을 포함한다. 상기 표시 기판(100)은 게이트 절연층(130) 및 패시베이션층(150)을 더 포함할 수 있다.
상기 제1 및 제2 게이트 라인들(GL1, GL2)은 상기 절연 기판(110) 및 평탄화막(120)에 형성된 메인 트렌치(TRC)에 형성된다. 상기 평탄화막(120)은 상기 절연 기판(110) 상에 형성된 층이다. 상기 메인 트렌치(TRC)는 상기 절연 기판(110)에 형성된 서브 트렌치(114) 및 상기 평탄화막(120)에 형성된 개구부(122)를 포함한다. 상기 메인 트렌치(TRC)의 깊이는, 상기 서브 트렌치(114)의 깊이(t1)와 상기 개구부(122)의 깊이(t2)의 합과 실질적으로 동일할 수 있다. 상기 개구부(122)의 깊이(t2)는 상기 평탄화막(120)의 두께와 실질적으로 동일할 수 있다. 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 두께를 상기 메인 트렌치(TRC)의 깊이와 실질적으로 동일하게 두껍게 형성할 수 있어 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 저항을 감소시킬 수 있다.
상기 서브 트렌치(114)의 경사면(EP1)은, 상기 개구부(122)의 경사면(EP2)에 비해 상대적으로 함입되도록 형성된다. 구체적으로, 상기 서브 트렌치(114)의 경사면(EP1)이 상기 평탄화막(120)의 하부에 배치될 수 있다. 상기 서브 트렌치(114)를 상기 평탄화막(120)의 상기 개구부(122)와 함께 형성한 후, 상기 개구부(122)를 포함하는 상기 평탄화막(120)을 식각 방지막으로 습식 식각 공정을 더 수행함으로써 상기 서브 트렌치(114)의 가장자리가 부분적으로 식각되어 상기 개구부(122)보다 상대적으로 함입될 수 있다. 이때, 상기 개구부(122)의 경사면(EP2)은 상기 절연 기판(110)의 표면과 수직한 선을 기준으로 약 0° 이상 약 30° 이하의 각도로 기울어질 수 있다. 상기 개구부(122)의 경사면(EP2)의 기울기를 조절함으로써 상기 서브 트렌치(114) 경사면(EP1)과 상기 개구부(122)의 경사면(EP2)의 끝단 사이의 거리(x)를 조절할 수 있다. 이에 따라, 본 실시예에 따른 상기 제1 및 제2 게이트 라인들(GL1, GL2)은 상기 개구부(122)의 상기 평탄화막(120)의 상부 표면에서의 너비가 동일하다는 전제 하에서 도 1 및 도 2에 도시된 제1 및 제2 게이트 라인들(GL1, GL2)에 비해 상대적으로 배선 폭이 넓을 수 있다.
상기 거리(x)가 길어질수록 상기 메인 트렌치(TRC)에 형성되는 신호 배선의 실질적인 배선 폭이 넓어질 수 있다. 이때, 상기 거리(x)가 지나치게 길어지면 오히려 개구율을 저하시킬 수 있다. 구체적으로, 상기 절연 기판(110)과 상기 평탄화막(120)의 하부 표면의 접촉 영역에서 상기 서브 트렌치(114)의 너비(w3)는 상기 평탄화막(120)의 상부 표면에서의 상기 개구부(122)의 너비(w4)보다 넓게 형성될 수 있다. 즉, 상기 개구부(122)의 최대 너비(w4)는 상기 서브 트렌치(114)의 최대 너비(w3)보다 작을 수 있다. 상기 서브 트렌치(114)의 너비(w3)는 상기 개구부(122)의 너비(w4)와의 차이가 상기 거리(x)의 2배일 수 있다. 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각에 있어서, 상기 서브 트렌치(114)에 형성된 제1 게이트부의 최대 배선 폭은 상기 개구부(122)에 형성되고 상기 제1 게이트부 상에 배치된 제2 게이트부의 최대 배선 폭에 비해서 상대적으로 클 수 있다.
상기 제1 및 제2 게이트 라인들(GL1, GL2)이 상기 메인 트렌치(TRC)에 형성되기 때문에, 상기 게이트 절연층(130)은 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 상기 평탄화막(120)이 형성된 상기 절연 기판(110) 상에 평탄하게 형성될 수 있다. 또한, 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)과 교차하는 부분에서도, 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 평탄한 상기 게이트 절연층(130) 상에 형성될 수 있으므로 상기 교차하는 부분에서 상기 제1 및 제2 데이터 라인들(DL1, DL2)이 상기 제1 및 제2 게이트 라인들(GL1, GL2)에 의해서 끊어지지 않는다.
상기 박막 트렌지스터(SW)는 상기 제1 게이트 라인(GL1)과 연결된 게이트 전극(GE)이 도 2에 도시된 메인 트렌치(TRC)와 다른 형상의 메인 트렌치(TRC)에 형성된 것을 제외하고는 도 1 및 도 2에서 설명한 박막 트랜지스터(SW)와 실질적으로 동일하다. 또한, 상기 패시베이션층(150) 및 상기 화소 전극(PE)은 도 1 및 도 2에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 구체적인 설명은 생략한다.
도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5 및 도 6a를 참조하면, 상기 절연 기판(110) 상에 비감광층(124, 도 3a 참조) 및 포토레지스트 패턴(200, 도 3a 참조)를 순차적으로 형성하고, 상기 포토레지스트 패턴(200)을 식각 방지막으로 이용하여 상기 예비 평탄층(124) 및 상기 절연 기판(110)을 건식 식각한다. 이에 따라, 상기 개구부(122)를 포함하는 상기 평탄화막(120)을 형성하고 상기 절연 기판(110)에는 예비 트렌치(116)를 형성할 수 있다. 상기 건식 식각 공정에서, 상기 예비 평탄층(124) 및 상기 절연 기판(110)은 서로 동일한 식각 가스로 식각될 수 있다. 예를 들어, 상기 식각 가스는 플루오르황(SF6) 및 산소(O2)를 포함할 수 있다.
상기 서브 트렌치(114)는 상기 예비 트렌치(116)를 이용하여 형성한다. 즉, 설명의 편의상 상기 건식 식각 공정을 통해서 상기 절연 기판(110)에 형성된 트렌치를 상기 예비 트렌치(116)로 정의하여 설명하기로 한다. 상기 예비 트렌치(116)는 도 3b에서 건식 식각 공정을 통해서 절연 기판(110)에 형성된 서브 트렌치(112)와 실질적으로 동일할 수 있다. 따라서, 구체적인 설명은 생략한다.
상기 절연 기판(110)과 상기 평탄화막(120)의 하부 표면의 접촉 영역에서 상기 예비 트렌치(116)의 너비(w5)는 상기 평탄화막(120)의 상부 표면에서의 상기 개구부(122)의 너비보다 좁게 형성될 수 있다.
도 6b를 참조하면, 상기 평탄화막(120)에 상기 개구부(122)를 형성하고 상기 절연 기판(110)에 상기 예비 트렌치(116)를 형성한 후, 상기 절연 기판(110)을 부분적으로 습식 식각한다. 이때, 상기 평탄화막(120) 및 상기 포토레지스트 패턴(200)은 상기 식각액에 의해서 거의 식각되지 않는다.
상기 습식 식각은 등방성 식각 특성을 가지므로, 상기 예비 트렌치(116)의 가장자리가 소정 너비(x)만큼 식각액을 통해서 부분적으로 식각되어 도 5에 도시된 상기 서브 트렌치(114)를 형성한다. 상기 절연 기판(110)과 상기 평탄화막(120)의 하부 표면의 접촉 영역에서 상기 서브 트렌치(114)의 너비(w6)는 상기 예비 트렌치(116)의 너비(w5)보다 넓게 형성되고, 상기 평탄화막(120)의 상부 표면에서의 상기 개구부(122)의 너비보다 넓게 형성될 수 있다. 이에 따라, 상기 메인 트렌치(TRC)가 형성될 수 있다.
상기 메인 트렌치(TRC)를 형성한 후, 상기 포토레지스트 패턴(200)은 스트립 용액을 이용하여 제거한다.
도 6c를 참조하면, 상기 메인 트렌치(TRC)에 금속 페이스트를 이용하여 상기 게이트 전극(GE), 상기 제1 및 제2 게이트 라인들(GL1, GL2)을 형성한다. 이어서, 건식 식각 공정을 이용하여 표면 평탄화 공정을 수행하고, 상기 게이트 절연층(130)을 형성한다. 상기 표면 평탄화 공정은 도 3d에서 설명한 것과 실질적으로 동일하고, 상기 게이트 절연층(130)을 형성하는 공정 및 이후 공정들은 도 3e에서 설명한 것과 실질적으로 동일하므로 중복되는 구체적인 설명은 생략한다. 이에 따라, 도 5에 도시된 표시 기판(102)을 제조할 수 있다.
본 실시예에 따르면, 상기 평탄화막(120)과 상기 절연 기판(110) 모두를 이용하여 형성된 상기 메인 트렌치(TRC)에 상기 제1 및 제2 게이트 라인들(GL1, GL2)이 형성됨으로써, 상기 제1 및 제2 게이트 라인들(GL1, GL2)의 배선 저항을 낮출 수 있다. 또한, 상기 메인 트렌치(TRC)를 형성하는 공정에서 상기 절연 기판(110)을 부분적으로 습식 식각하는 공정을 더 수행함으로서 도 1 및 도 2에 도시된 제1 및 제2 게이트 라인들(GL1, GL2)에 비해서 상대적으로 배선 폭이 넓은 신호 배선을 형성할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 본 발명에 따른 표시 기판 및 이의 제조 방법은 대형화 및/또는 고정세화 표시 장치에 적용함으로써 신호 지연을 방지할 수 있다. 또한, 트렌치를 안정적인 구조로 형성할 수 있고, 후속 공정에서 형성되는 패턴들의 제조 신뢰성도 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 102: 표시 기판 110: 절연 기판
112, 114: 서브 트렌치 120: 평탄화막
122: 개구부 TRC: 메인 트렌치
130: 게이트 절연층 150: 패시베이션층
EP1: 서브 트렌치의 경사면 EP2: 개구부의 경사면
GL1, GL2: 제1, 제2 게이트 라인 GE: 게이트 전극
SE, DE: 소스 전극, 드레인 전극 DL1, DL2: 제1, 제2 데이터 라인
PE: 화소 전극 AP: 반도체 패턴

Claims (20)

  1. 절연 기판;
    상기 절연 기판에 형성된 서브 트렌치 및 상기 서브 트렌치와 대응하는 상기 절연 기판 상의 평탄화막에 형성된 개구부에 형성된 게이트 라인;
    상기 게이트 라인과 교차하는 데이터 라인; 및
    상기 게이트 라인 및 상기 데이터 라인과 스위칭 소자를 통해 전기적으로 연결된 화소 전극을 포함하고,
    상기 개구부의 폭은, 상기 평탄화막의 상부 표면에서 상기 평탄화막과 상기 절연 기판의 경계면으로 갈수록 좁아지며,
    상기 서브 트렌치의 가장자리가 상기 개구부에 비해 상기 평탄화막의 하부로 더 함입되어, 상기 경계면에서의 상기 서브 트렌치의 폭은 상기 평탄화막의 상부 표면에서의 상기 개구부의 폭보다 넓은 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 상기 게이트 라인의 두께는,
    상기 서브 트렌치의 깊이와 상기 평탄화막의 두께의 합과 동일한 것을 특징으로 하는 표시 기판.
  3. 삭제
  4. 제1항에 있어서, 상기 서브 트렌치에 형성된 상기 게이트 라인의 제1 폭은, 상기 개구부에 형성된 상기 게이트 라인의 제2 폭보다 넓은 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 게이트 라인의 표면은 상기 평탄화막의 표면과 동일 평면에 배치된 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 게이트 라인 및 상기 평탄화막 각각과 직접적으로 접촉하는 게이트 절연층을 더 포함하는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 스위칭 소자는
    상기 게이트 라인과 연결되고, 상기 개구부 및 상기 서브 트렌치에 형성된 게이트 전극;
    상기 게이트 전극 상에 배치된 반도체 패턴;
    상기 반도체 패턴과 중첩되고 상기 데이터 라인과 연결된 소스 전극; 및
    상기 소스 전극과 이격되고 상기 화소 전극과 콘택홀을 통해 콘택하는 드레인 전극을 포함하는 것을 특징으로 하는 표시 기판.
  8. 절연 기판 상에 평탄화막을 형성하는 단계;
    상기 평탄화막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 통해 노출된 상기 평탄화막 및 상기 절연 기판을 식각하여, 상기 평탄화막에 개구부를 형성하고 상기 개구부와 대응하는 상기 절연 기판에 서브 트렌치를 형성하는 단계;
    상기 개구부 및 상기 서브 트렌치에 게이트 라인을 형성하는 단계;
    상기 게이트 라인과 교차하는 데이터 라인을 형성하는 단계; 및
    상기 게이트 라인 및 상기 데이터 라인과 스위칭 소자를 통해 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하고,
    상기 서브 트렌치를 형성하는 단계는
    상기 평탄화막 및 상기 절연 기판을 식각 가스를 이용하여 건식 식각하는 단계; 및
    식각액을 이용하여 상기 서브 트렌치의 가장자리를 더 식각하는 단계를 포함하며,
    상기 게이트 라인을 형성하는 단계는
    상기 서브 트렌치가 형성된 절연 기판 상에 배치된 상기 개구부를 포함하는 평탄화막 표면에 금속 페이스트를 도포하는 단계;
    상기 금속 페이스트를 블레이드하여 상기 개구부 및 상기 서브 트렌치에 상기 금속 페이스트를 매립하는 단계; 및
    상기 게이트 라인의 표면과 상기 평탄화막의 표면을 부분적으로 식각하는 평탄화 단계를 포함하고,
    상기 개구부의 폭은, 상기 평탄화막의 상부 표면에서 상기 평탄화막과 상기 절연 기판의 경계면으로 갈수록 좁아지며,
    상기 서브 트렌치의 가장자리가 상기 개구부에 비해 상기 평탄화막의 하부로 더 함입되어, 상기 경계면에서의 상기 서브 트렌치의 폭은 상기 평탄화막의 상부 표면에서의 상기 개구부의 폭보다 넓은 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제8항에 있어서, 상기 포토레지스트 패턴은
    상기 게이트 라인을 형성하기 전에 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 삭제
  14. 제8항에 있어서, 상기 평탄화 단계는 건식 식각을 통해 수행되는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제8항에 있어서, 상기 포토레지스트 패턴을 형성하기 전에 상기 평탄화막 상에 보호 금속층을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 보호 금속층을 습식 식각하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 서브 트렌치를 형성하는 단계는
    상기 포토레지스트 패턴과 함께 상기 식각된 보호 금속층을 식각 방지막으로 이용하여 상기 평탄화막 및 상기 절연 기판을 식각하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제16항에 있어서, 상기 식각된 보호 금속층은 상기 평탄화 단계에서 제거되는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제8항에 있어서, 상기 개구부의 경사면은
    상기 절연 기판의 표면과 수직한 선을 기준으로 0° 이상 30° 이하인 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제8항에 있어서, 상기 데이터 라인을 형성하기 전에, 상기 게이트 라인 및 상기 평탄화막과 직접적으로 접촉하는 게이트 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제18항에 있어서, 상기 식각액을 이용하여 상기 서브 트렌치의 가장자리를 더 식각하는 단계는
    상기 개구부의 경사면의 기울기를 조절하여, 상기 서브 트렌치의 가장자리가 상기 개구부에 비해 상기 평탄화막의 하부로 더 함입되는 정도를 조절하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020100120153A 2010-11-30 2010-11-30 표시 기판 및 이의 제조 방법 KR101820326B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100120153A KR101820326B1 (ko) 2010-11-30 2010-11-30 표시 기판 및 이의 제조 방법
US13/156,986 US8357554B2 (en) 2010-11-30 2011-06-09 Display substrate and method of manufacturing the same
US13/715,726 US8552432B2 (en) 2010-11-30 2012-12-14 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100120153A KR101820326B1 (ko) 2010-11-30 2010-11-30 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120058731A KR20120058731A (ko) 2012-06-08
KR101820326B1 true KR101820326B1 (ko) 2018-01-22

Family

ID=46126018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100120153A KR101820326B1 (ko) 2010-11-30 2010-11-30 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8357554B2 (ko)
KR (1) KR101820326B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101820326B1 (ko) * 2010-11-30 2018-01-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101947166B1 (ko) * 2012-11-19 2019-02-13 삼성디스플레이 주식회사 기판 및 상기 기판을 포함하는 표시장치
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR102083987B1 (ko) * 2013-06-20 2020-03-04 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
CN105633094B (zh) * 2015-12-30 2018-12-18 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN106876260B (zh) * 2017-03-03 2020-03-27 惠科股份有限公司 一种闸电极结构及其制造方法和显示装置
US20190196285A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
KR102409362B1 (ko) * 2018-04-04 2022-06-17 한국전자통신연구원 차광구조를 구비한 박막 트랜지스터
US10825932B2 (en) * 2018-04-04 2020-11-03 Electronics And Telecommunications Research Institute Thin film transistor having light shielding structure
CN108899337B (zh) * 2018-07-05 2021-01-26 京东方科技集团股份有限公司 微发光二极管基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2008251814A (ja) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380875B1 (ko) * 2007-11-05 2014-04-03 삼성디스플레이 주식회사 금속 배선 및 그 형성 방법
KR101820326B1 (ko) * 2010-11-30 2018-01-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2008251814A (ja) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置

Also Published As

Publication number Publication date
US20130099242A1 (en) 2013-04-25
US20120132917A1 (en) 2012-05-31
US8357554B2 (en) 2013-01-22
US8552432B2 (en) 2013-10-08
KR20120058731A (ko) 2012-06-08

Similar Documents

Publication Publication Date Title
KR101820326B1 (ko) 표시 기판 및 이의 제조 방법
KR100415413B1 (ko) 반도체장치 및 그 제조방법
TWI309476B (en) Thin film transistor and method of manufacturing the same
US5990555A (en) Electronic circuit device with multi-layer wiring
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
CN110911281B (zh) 具有沟槽型栅极的半导体器件及其制造方法
JP4007074B2 (ja) 表示装置の製造方法
KR100338104B1 (ko) 반도체 소자의 제조 방법
US6228755B1 (en) Semiconductor device, and manufacturing method therefor
US8912552B2 (en) Display substrate and method of manufacturing the same
CN111785737A (zh) 阵列基板、其制作方法及显示面板
US7638394B2 (en) Method for fabricating trench MOSFET
KR101095772B1 (ko) 반도체 소자의 제조방법
KR101792276B1 (ko) 반도체 소자 및 그 소자의 제조 방법
JP2007311547A (ja) 半導体装置の製造方法
JP2000216242A (ja) 半導体装置の製造方法
KR100673225B1 (ko) 플래시 메모리 소자의 제조 방법
KR20050066369A (ko) 반도체 소자의 콘택홀 형성 방법
KR100808363B1 (ko) 반도체 소자의 제조방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
JPH10144781A (ja) 半導体装置の製造方法
KR100461786B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100504949B1 (ko) 커패시터의 저장 전극 형성 방법
KR100600877B1 (ko) 반도체 소자 및 그 제조 방법
JP2020102592A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right