KR101760839B1 - 박막 전극 및 박막 스택을 증착하기 위한 방법 - Google Patents
박막 전극 및 박막 스택을 증착하기 위한 방법 Download PDFInfo
- Publication number
- KR101760839B1 KR101760839B1 KR1020137013633A KR20137013633A KR101760839B1 KR 101760839 B1 KR101760839 B1 KR 101760839B1 KR 1020137013633 A KR1020137013633 A KR 1020137013633A KR 20137013633 A KR20137013633 A KR 20137013633A KR 101760839 B1 KR101760839 B1 KR 101760839B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent conductive
- thin film
- conductive oxide
- oxide film
- gas
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 94
- 238000000151 deposition Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 119
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 230000008021 deposition Effects 0.000 claims abstract description 29
- 238000004544 sputter deposition Methods 0.000 claims description 63
- 239000002243 precursor Substances 0.000 claims description 25
- 239000000203 mixture Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910016027 MoTi Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000007789 gas Substances 0.000 description 84
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 238000010348 incorporation Methods 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910004116 SrO 2 Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
투명 전도성 산화물 막(405) 상에 적어도 하나의 박막 전극(402, 403)을 증착하기 위한 방법이 제공된다. 먼저, 프로세싱될 기판(101) 상에 투명 전도성 산화물 막(405)이 증착된다. 그 후에, 기판(101) 및 투명 전도성 산화물 막(405)은, 투명 전도성 산화물 막(405)에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스(207)를 함유하는 프로세싱 환경을 겪게 된다. 적어도 하나의 박막 전극(402, 403)이 투명 전도성 산화물 막(405)의 적어도 부분들 상에 증착된다. 투명 전도성 산화물 막(405)에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스(207)의 부분 압력은, 투명 전도성 산화물 막(405)의 적어도 부분들 상에 적어도 하나의 박막 전극(402, 403)을 증착하는 동안 변화된다. 따라서, 감소된 계면 저항(408) 및 벌크 저항(409')을 갖는 변형된 투명 전도성 산화물 막(410)이 획득될 수 있다.
Description
본 발명의 실시예들은 투명(transparent) 산화물 박막 트랜지스터들을 제조하기 위한 프로세스 단계들을 수행하기 위한 스퍼터 증착 시스템에 관한 것이다. 특히, 본 발명의 실시예들은 박막 트랜지스터들에 적합한 투명 전도성 산화물 막 상에 박막 전극을 증착하도록 적응된 증착 장치에 관한 것이다. 게다가, 본 발명의 실시예들은 박막 트랜지스터에서 사용하도록 적응된 박막 스택(stack)에 관한 것이다. 더욱이, 본 발명의 실시예들은 투명 전도성 산화물 막 상에 박막 전극을 증착하기 위한 방법에 관한 것이다.
박막 트랜지스터들(TFT)은, 예를 들어 디스플레이 디바이스들에서의 스위칭 엘리먼트들로서 널리 이용된다. 따라서, 박막 트랜지스터들은 디스플레이 기술에서 그레이 레벨(gray level)을 제어할 수 있고, 다양한 디스플레이 디바이스들을 구동시킬 수 있다. 종래의 디스플레이 디바이스에서, 각각의 픽셀을 구동시키기 위한 반도체 엘리먼트는 적어도 하나의 활성(active) 층을 갖는 박막 트랜지스터로 형성된다. TFT들에서 사용하기 위한 박막 스택들은, 기판들 상에 증착되는 투명 전도성 산화물(TCO) 막들을 포함할 수 있다. TCO 막들은, 이들 TCO 막들이 액정 디스플레이들, 터치 패널 디바이스들, 광 전지들, 및 투명 박막 트랜지스터들과 같은 전자 디바이스들에 대해 이용될 수 있기 때문에, 넓은 애플리케이션들을 갖는다. 박막 트랜지스터들이 다수의 전자 디바이스들에서 중요도가 증가되고 있기 때문에, 이들의 전기적인 특성들 및 디바이스 성능들을 개선하는 것이 문제이다.
상기된 바를 고려하여, 독립항 제1항에 따른, 투명 전도성 산화물 막 상에 박막 전극을 증착하기 위한 방법이 제공된다. 게다가, 독립항 제7항에 따른, 투명 전도성 산화물 막 상에 박막 전극을 증착하도록 적응된 증착 장치가 제공된다. 그에 부가하여, 독립항 제10항에 따른, 박막 트랜지스터에서 사용하도록 적응된 박막 스택이 제공된다.
일 실시예에 따르면, 투명 전도성 산화물 막 상에 박막 전극을 증착하기 위한 방법이 제공되고, 그 방법은 기판 상에 투명 전도성 산화물 막을 증착하는 단계; 기판 및 투명 전도성 산화물 막으로 하여금, 투명 전도성 산화물 막에 대하여 도너(donor) 재료 또는 억셉터(acceptor) 재료로서 기능하는(acting) 프로세싱 가스를 함유하는 프로세싱 환경을 겪게 하는(subjecting) 단계; 및 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 단계를 포함하고, 여기서, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 동안에 변화된다.
추가적인 실시예에 따르면, 투명 전도성 산화물 막 상에 박막 전극을 증착하도록 적응된 증착 장치가 제공되고, 그 증착 장치는, 프로세싱될 기판을 홀딩하도록 적응된 기판 캐리어, 기판 상에 투명 전도성 산화물 막을 스퍼터링하도록, 그리고 투명 전도성 산화물 막의 적어도 부분들 상에 적어도 하나의 박막 전극을 스퍼터링하도록 적응된 스퍼터링 디바이스, 및 기판 및 투명 전도성 산화물 막의 프로세싱 환경의 조성을 제어하도록 적응된 가스 유동 제어기를 포함하고, 프로세싱 환경은 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유하고, 여기서, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 동안에 변화된다.
또 다른 추가적인 실시예에 따르면, 박막 트랜지스터에서 사용하도록 적응된 박막 스택이 제공되고, 그 박막 스택은, 기판, 기판 상에 증착된 투명 전도성 산화물 막, 투명 전도성 산화물 막 상에 증착된 프리커서 층, 및 투명 전도성 산화물 막의 적어도 부분들 상에 증착된 박막 전극을 포함한다.
본 발명의 위에서 열거된 특징들이 상세히 이해될 수 있도록, 위에서 간략히 요약된 본 발명의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있다. 첨부 도면들은 본 발명의 실시예들에 관한 것이고, 아래에서 설명된다.
도 1은 전형적인 실시예에 따른 스퍼터 증착 시스템의 개략적인 블록도이다.
도 2는 다른 전형적인 실시예에 따른, 박막 트랜지스터에서 사용하도록 적응된 박막 스택의 측단면도이다.
도 3은 도 2에 도시된 박막 스택의 측단면도이고, 여기서, 계면 및 벌크 저항들의 발생이 도시된다.
도 4는 또 다른 전형적인 실시예에 따른, 투명 전도성 산화물 막 내로의 가스 혼입(incorporation)을 예시하기 위한 박막 스택의 측단면도이다.
도 5는 투명 전도성 막 상에 박막 트랜지스터에서 사용하기 위한 박막 전극을 증착하기 위한 방법을 예시하는 흐름도이다.
도 1은 전형적인 실시예에 따른 스퍼터 증착 시스템의 개략적인 블록도이다.
도 2는 다른 전형적인 실시예에 따른, 박막 트랜지스터에서 사용하도록 적응된 박막 스택의 측단면도이다.
도 3은 도 2에 도시된 박막 스택의 측단면도이고, 여기서, 계면 및 벌크 저항들의 발생이 도시된다.
도 4는 또 다른 전형적인 실시예에 따른, 투명 전도성 산화물 막 내로의 가스 혼입(incorporation)을 예시하기 위한 박막 스택의 측단면도이다.
도 5는 투명 전도성 막 상에 박막 트랜지스터에서 사용하기 위한 박막 전극을 증착하기 위한 방법을 예시하는 흐름도이다.
이제, 본 발명의 다양한 실시예들이 상세히 참조될 것이고, 그 실시예들의 하나 또는 그 초과의 예들이 도면들에서 예시된다. 도면들의 다음의 설명 내에서, 동일한 참조 번호들은 동일한 컴포넌트들을 지칭한다. 일반적으로, 개별적인 실시예들에 대한 차이들만이 설명된다. 각각의 예는 본 발명의 설명을 통해 제공되고, 본 발명의 제한으로서 의도되지 않는다. 예를 들어, 일 실시예의 일부로서 예시 또는 설명된 피처들이, 또 다른 추가적인 실시예를 산출하기 위해, 다른 실시예들에 대해 또는 다른 실시예들과 함께 사용될 수 있다. 본 발명이 그러한 변형들 및 변화들을 포함하는 것이 의도된다.
여기에서 설명된 실시예들은 특히, 투명 전도성 막 상에 박막 전극을 증착하기 위한 방법에 관한 것이다. 투명 전도성 산화물 막은, 유리 기판과 같은 투명 기판 위에 증착되고, 그 후에, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유하는 프로세싱 환경을 겪게 된다. 박막 전극이 투명 전도성 산화물 막의 적어도 부분들 상에 증착되는 경우에, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력이 변화될 수 있다. 따라서, 박막 트랜지스터에서 사용될 수 있는 박막 스택이 획득된다.
박막 스택은, 기판, 기판 상에 증착된 투명 전도성 산화물 막, 투명 전도성 산화물 막 상에 증착된 프리커서 층, 및 투명 전도성 산화물 막의 적어도 부분들 상에 증착된 박막 전극을 포함할 수 있다. 박막 트랜지스터에서 사용하기 위한 박막 스택을 제조하기 위해, 투명 전도성 산화물 막 상에 박막 전극을 증착하도록 적응된 증착 장치가 제공될 수 있다. 증착 장치는, 프로세싱될 기판을 홀딩하도록 적응된 기판 캐리어를 포함한다.
스퍼터링 디바이스는, 기판 위에 투명 전도성 산화물 막을 스퍼터링하도록, 그리고 투명 전도성 산화물 막의 적어도 부분들 상에 적어도 하나의 박막 전극을 스퍼터링하도록 적응된다. 가스 유동 제어기는 투명 전도성 산화물 막 및 기판의 프로세싱 환경의 조성을 제어하도록 적응된다. 프로세싱 환경은 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유할 수 있다.
투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 동안 변화될 수 있다. 따라서, 전자 박막 디바이스들의 양호한 전기적인 특성들을 제공하기 위해, 투명 전도성 산화물 막과 적어도 하나의 박막 전극 사이의 감소된 접촉 저항이 고려되어야만 한다. 특히, 박막 저항기의 반도체 층과 그 반도체 층 상에 코팅된 각각의 소스/드레인 층 사이의 접촉 저항이 감소될 수 있다. 따라서, 박막 트랜지스터 디바이스들은 개선된 효율을 나타낼 수 있다.
도 1은 전형적인 실시예에 따른 스퍼터 증착 시스템(200)의 개략적인 블록도이다. 도 1에 도시된 바와 같이, 스퍼터 증착 시스템(200)은, 다양한 박막들이 기판(101) 위에 증착될 수 있는 스퍼터링 반응기(205), 및 가스 유동 제어기(300)를 포함한다. 스퍼터링 반응기(205)에서, 프로세싱될 기판(101)을 홀딩하도록 적응된 기판 캐리어(102)가 배열된다.
스퍼터링 반응기(205)는 기판 캐리어(102) 및 기판(101)을 원하는 온도로 가열하기 위해 기판 캐리어(102) 근처에 배열된 가열 디바이스(103)를 더 포함할 수 있다. 기판(101) 상에 박막들을 형성하기 위해 증착 재료(204)를 제공하는 스퍼터링 타겟(201)은 스퍼터링 반응기(205)의 내부에 배열된다. 스퍼터링 가스 유입구(206)를 통해 스퍼터링 반응기(205) 내로 도입되는 스퍼터링 가스(202)는 스퍼터링 타겟(201)으로부터 증착 재료(204)를 스퍼터링한다.
스퍼터링 반응기(205)에 포함된 스퍼터링 시스템은 DC 스퍼터링 시스템, RF 스퍼터링 시스템, 또는 마그네트론 스퍼터링 시스템으로 형성될 수 있지만, 이에 한정되지 않는다. 스퍼터링 반응기(205)는, 스퍼터링 반응기(205)에서의 원하는 내부 압력을 제공할 수 있는 진공 펌프(203)에 연결된다. 스퍼터링 가스(202) 및 도너 가스 또는 억셉터 가스(207)가 스퍼터링 가스 유입구(206)를 통해 스퍼터링 반응기(205) 내로 도입된다.
스퍼터링 가스(202) 및 도너 가스 또는 억셉터 가스(207)는 가스 유동 제어기(300)에 의해 제공된다. 가스 유동 제어기(300)는 특히, 도너 가스 또는 억셉터 가스(207)를 제공하는 가스 소스(304), 및 스퍼터링 가스 소스(303)를 포함한다. 스퍼터링 가스 소스(303) 및 가스 소스(304)는 각각, 스퍼터링 가스(202)와 도너 또는 억셉터 가스(207)의 혼합물을 제공하는 가스 믹서(302)에 파이프들을 통해 연결된다. 여기서, 스퍼터링 가스(202)에서의 도너 가스 또는 억셉터 가스(207)의 함유량이 변화될 수 있다는 것이 주의된다.
스퍼터링 반응기(205) 내로의 스퍼터링 가스(202) 및 도너 가스 또는 억셉터 가스(207)의 원하는 가스 유동을 제공하기 위해, 가스 유동 제어기(300)에 가스 밸브(301)가 포함된다. 스퍼터링 디바이스는, 기판(101) 위에 적어도 하나의 투명 전도성 산화물 막(TCO 막)을 스퍼터링하도록, 그리고 투명 전도성 산화물 막의 적어도 부분들 상에 (여기에서 도 2 및 도 3에 대하여 아래에서 설명되는) 적어도 하나의 박막 전극을 스퍼터링하도록 적응된다.
가스 유동 제어기(300)는 스퍼터링 반응기(205)의 내부에서 투명 전도성 산화물 막 및 기판(101)을 둘러싸는 프로세싱 환경의 조성에 대한 제어를 제공한다. 프로세싱 환경은, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 도너 가스 또는 억셉터 가스(207)를 함유한다.
투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스, 즉, 도너 가스 또는 억셉터 가스(207)의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극이 증착되는 동안, 스퍼터링 가스(202)의 압력에 대하여 변화될 수 있다(또한, 도 2, 도 3, 및 도 4 참조). 여기서, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스, 즉, 도너 가스 또는 억셉터 가스(207)의 부분 압력이, 스퍼터링 반응기(205) 내로 도입되는 가스들의 유동 비율에 관하여 표현될 수 있다는 것이 주의된다. 스퍼터링 가스(202)에 대한 도너 가스 또는 억셉터 가스(207)의 유동 비율은 0.5% 내지 60%의 범위에서 변화될 수 있고, 전형적으로, 대략 10%에 이른다.
여기서, 상세하게 설명되지는 않지만, 적어도 하나의 증착 파라미터가 박막 증착 프로세스 동안에 제어될 수 있다는 것이 주의된다. 적어도 하나의 증착 파라미터는 스퍼터링 캐소드들(스퍼터링 타겟들(201))에 인가되는 전력, 스퍼터링 가스(202)의 압력, 증착 가스 혼합물의 조성, 기판 온도, 증착 시간, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택될 수 있다.
프로세싱 환경은 Ar, H2, Ar/H2, NH3, Ar/NH3, N2, Ar/N2, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 가스 조성을 포함할 수 있다. 스퍼터링 프로세스는 마그네트론 스퍼터링, RF-스퍼터링, 또는 DC-스퍼터링에 의해 그리고 반응성 스퍼터링 또는 비-반응성 스퍼터링에 의해 제공될 수 있다. 여기에서 설명된 다른 실시예들과 조합될 수 있는 전형적인 실시예에 따르면, 스퍼터링 증착 시스템(205)은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 금속을 스퍼터링하도록 적응된 마그네트론 스퍼터링 유닛으로서 제공될 수 있다.
도 2는 프로세싱될 기판(101) 상의 다수의 층들을 포함하는 박막 스택(100)의 측단면도이다. 도 2에 도시된 바와 같이, 박막 스택(100)은 역 스태거드(inverted-staggered) 구조에서의 박막 트랜지스터의 일부일 수 있다. 기판(101)은 유리 기판으로서 제공될 수 있다. 게이트 컨택(401)이 기판(101) 상에 증착된다. 게이트 컨택(401) 및 기판 표면의 나머지 부분이 게이트 유전체 층(404)에 의해 코팅된다. 투명 전도성 산화물 막(405)(TCO 막, TCO 층)이 게이트 유전체 층(404)의 적어도 부분들 상에 증착된다. 투명 전도성 산화물 막(405)은 ZnO, IGZO, ITO, In203, Sn02, CdO, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 n형 재료, 또는 Cu20, CuAl02, Cu2Sr02, CuGa02, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 p형 재료를 포함할 수 있다.
이들 재료들에서의 전기 전도성과 광학 투명성의 공존은 추가로, 결정질 또는 비정질 산화물 구조들에서의 금속 양이온들의 성질, 수, 및 원자 배열들에 의존할 수 있고, 레지던트 모폴로지(resident morphology)에 의존할 수 있으며, 고유의 또는 의도적으로 도입된 결함들의 존재에 의존할 수 있다.
드레인 컨택(402) 및 소스 컨택(403)과 같은 박막 전극들이 투명 전도성 산화물 막(405)의 적어도 부분들 상에 증착된다. 소스 컨택(403)과 드레인 컨택(402) 사이에, 에칭 정지 층(406)이 위치된다. 전체 박막 구조의 보호를 위해, 패시베이션 층(407)이 전체 박막 구조 상에 증착된다.
여기에서 설명된 다른 실시예들과 조합될 수 있는 다른 전형적인 실시예에 따르면, 프리커서 층은, 박막 전극들(403, 402)을 증착하기 전에, 투명 전도성 산화물 막 상에 증착될 수 있다. 프리커서 층은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 스퍼터링된 금속들을 포함할 수 있다. 박막 전극들, 예를 들어, 드레인 컨택(402) 및 소스 컨택(403)은, Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 스퍼터링된 금속의 형태로 제공되는 재료를 포함할 수 있다.
도 3은 전형적인 실시예에 따른 박막 스택(100)의 다른 측단면도이고, 여기서, 도 3은 벌크 저항(409/409')과 계면 저항들(408)의 조합의 존재를 나타낸다. 여기서, 도면들에 도시되지는 않았지만, 박막 전극들(403, 402), 즉, 소스 컨택(403) 및 드레인 컨택(402)을 증착하기 전에 프리커서 층이 증착된다는 것이 주의된다.
여기에서 설명된 다른 실시예들과 조합될 수 있는 전형적인 실시예에 따르면, 프리커서 층은 하나의 원자 층으로부터 100nm까지의 범위에서의 두께를 가질 수 있고, 전형적으로, 대략 10nm의 두께를 갖는다.
도 3에서 2개의 화살표들에 의해 표시된, 드레인/소스 전극들 아래의 벌크 저항(409')은, 수소를 함유하는 프리커서 층을 제공함으로써 감소될 수 있다. 수소 함유량은 대략 1019 atoms/cm3의 n형 투명 전도성 산화물 막(405)의 캐리어 농도를 야기할 수 있다. 더욱이, 도 3에서 2개의 화살표들에 의해 표시된, 드레인/소스 전극들 아래의 벌크 저항(409')은, 질소를 함유하는 프리커서 층을 제공함으로써 감소될 수 있다. 질소 함유량은 대략 1019 atoms/cm3의 p형 투명 전도성 산화물 막(405)의 캐리어 농도를 야기할 수 있다. 전체 저항, 예를 들어, 계면 저항들(408)과 벌크 저항(409/409')의 합은 다음의 식에 따른다:
도 4는 여기에서 설명된 다른 실시예들과 조합될 수 있는 또 다른 추가적인 실시예에 따른 박막 스택(100)의 다른 측단면도이다. 도 4는 투명 전도성 산화물 막(405) 상에 박막 전극, 예를 들어, 드레인 컨택(402) 및/또는 소스 컨택(403)을 증착하기 전의 상황을 도시한 것이다. 도 1에 대하여 여기에서 위에서 설명된, 도너 가스 또는 억셉터 가스(207)와 스퍼터링 가스(202)의 조합으로 인해, 도너 가스 또는 억셉터 가스(207)의 적어도 일부가, 박막 전극들을 증착하기 전에 프리커서 층에 혼입될 수 있다.
도 4에서, 프로세싱될 기판(101)은, 게이트 컨택(401), 게이트 컨택(401) 및 프로세싱될 기판(101)의 표면의 나머지 부분들 위의 게이트 유전체 층(404), 게이트 유전체 층(404)의 적어도 부분들 상으로의 도너 가스 또는 억셉터 가스(411)의 혼입에 의해 변형된 투명 전도성 산화물 막(410), 및 변형된 투명 전도성 산화물 막(410) 상단의 에칭 정지 층(406)의 층들과 함께 도시된다. 여기서, 에칭 정지 층(406) 아래의 투명 전도성 산화물 막(405)의 부분이 도너 가스 또는 억셉터 가스(207)에 의해 변형되지 않다는 것이 주의된다.
여기서, "변형된 투명 전도성 산화물 막"이라는 용어는 투명 전도성 산화물 막 내로의 도너 가스 또는 억셉터 가스(207)의 확산이, 벌크 저항(409')이 감소되도록 발생된 것을 나타낸다는 것이 주의된다. 스퍼터링 반응기(205)(도 1 참조)에서의 프로세싱 환경에 함유된 도너 가스 또는 억셉터 가스(207)는 투명 전도성 산화물 막(410)에 대하여 도너 재료 또는 억셉터 재료로서 기능할 수 있다.
도너 재료로서, 수소가 제공될 수 있다. 벌크 저항(409')을 감소시키는 것에 부가하여, 스퍼터링 가스 유입구(206)에 의하여 스퍼터링 반응기(205) 내로 도입되는 스퍼터링 가스(202)에 도너 가스(207)로서 포함된 수소 가스는 또한, 투명 전도성 산화물 막(410)과 박막 전극들(403, 404)(도 4에는 도시 안됨) 사이의 계면들의 계면 저항(408)을 감소시킨다. 따라서, 수소 가스는 수소 함유량을 갖는 소스/드레인 재료의 처음의 몇몇 원자 층들을 생성하기 위해 스퍼터링 프로세스에 부가되고, 여기서, 나머지 박막 전극은, 층 두께에 대한 세트 포인트 값이 도달될 때까지 스퍼터 프로세스 가스에서 수소 없이 증착된다.
위에서 설명된 바와 같이, 투명 전도성 산화물 막(405)은 ZnO, IGZO, ITO, In203, Sn02, CdO, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 n형 재료를 포함할 수 있다. 대안으로서, 투명 전도성 산화물 막(405)은 Cu20, CuAl02, Cu2Sr02, CuGa02, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 p형 재료를 포함할 수 있다. 특히, TFT 활성 층 재료로서 사용될 수 있는 p형 TCO로서 Cu20가 사용되는 예에 있어서, 위에서 설명된 프로세스들은, N2, N20 또는 이들의 조합들과 같은 질소 함유 프로세싱 가스들을 억셉터 가스들로서 활용함으로써 적용될 수 있다. 질소는 Cu20에 대한 유효한 p형 도펀트이다. 따라서, 질소 함유 가스로 인해, 도핑되지 않은 Cu20에서 억셉터 상태들을 생성하는 프리커서 층을 제공하는 것은 또한 접촉 저항을 개선할 수 있다.
따라서, 소스/드레인 전극들이 활성 채널 아일랜드(island) 상에 직접적으로 증착되지 않고, 프리커서 층이 투명 전도성 산화물 막(410)과 박막 전극들 사이에 제공된다. 따라서, 수소는, 예를 들어, ZnO, IGZO, ITO, In203, Sn02, CdO 및 이들의 임의의 조합으로부터 이루어진 투명 전도성 산화물 막들(410)에서의 도너로서 기능할 수 있으며, 여기서, 스퍼터링 프로세스 동안의 수소 혼입은 여기에서 위에서 주어진 식(1)에 따른 전체 저항에 영향을 준다. 게다가, 질소는, 예를 들어, Cu20, CuAl02, Cu2Sr02, CuGa02, 및 이들의 임의의 조합으로부터 이루어진 투명 전도성 산화물 막들(410)에서 억셉터로서 기능할 수 있으며, 여기서, 스퍼터링 프로세스 동안의 질소 혼입은 여기에서 위에서 주어진 식(1)에 따른 전체 저항에 영향을 준다.
이러한 방식으로, 전체 저항, 즉, 계면 저항들(408)과 벌크 저항(409/409')의 합은 감소될 수 있다. 계면 저항(408) 및 벌크 저항(409') 양자 모두는 수소 함유 분위기에서 또는 질소 함유 분위기에서 금속화 재료를 스퍼터링함으로써 감소될 수 있다. 얇은 프리커서 층이 Mo, Ti, MoTi, Al, Cu, 또는 이들의 임의의 조합과 같은 순수한 소스/드레인 금속의 정적 반응성 마그네트론 스퍼터링에 의해 증착될 수 있으며, 여기서, 얇은 프리커서 층의 증착은 에칭 정지 층(406)의 정의 후에 수행된다. 이 프로세스에 대한 적절한 분위기는, n형 TCO 막들에 대하여 도너 재료를 제공하기 위한 Ar/H2 또는 Ar/NH3 분위기일 수 있거나, 또는 p형 TCO 막들에 대하여 억셉터 재료를 제공하기 위한 N2, Ar/N2, Ar/N20 분위기일 수 있다. 따라서, 스퍼터링 분위기에 존재하는 수소 또는 질소는, 예를 들어, 순수한 아르곤 분위기에서 프리커서 막 바로 위에 스퍼터링된 소스/드레인 금속화와 투명 전도성 산화물 막(410) 사이의 계면 저항들(408)을 감소시킬 수 있다.
이에 부가하여, 인시츄(in situ) H2 확산은 벌크 저항(409')의 감소를 허용한다. 위에서 주어진 식(1)에 따른 전체 저항(Rc)의 감소의 정도는, 스퍼터링 캐소드들에서의 전력, 스퍼터링 가스의 압력, 아르곤/수소 또는 아르곤/질소 혼합물의 조성, 증착 시간, 기판 온도 등과 같은, 프리커서 막의 상이한 증착 파라미터들을 제어함으로써 제공될 수 있다.
도 5는 투명 전도성 산화물 막 상에 박막 전극을 증착하기 위한 방법을 예시하는 흐름도이다. 프로세스는 블록 501에서 시작한다. 그 후에, 투명 전도성 산화물 막(405, 410)이 기판(101) 상에 증착된다(블록 502). 블록 503에서, 기판, 및 기판(101) 상에 증착된 투명 전도성 산화물 막은, 투명 전도성 산화물 막(405)에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유하는 프로세싱 환경을 겪게 된다.
그 후에, 박막 전극, 예를 들어, 소스 컨택(403) 및 드레인 컨택(402)이 투명 전도성 산화물 막(405)의 적어도 부분들 상에 증착된다. 블록 505에 의해 나타낸 바와 같이, 박막 전극들의 증착 동안에, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력이 변화될 수 있다. 도너 가스(207)의 부분 압력의 이러한 변화는, 투명 전도성 산화물 막(405)의 적어도 부분들 상에 박막 전극들(402, 403)을 증착하는 동안에 수행된다. 따라서, 도너 재료(예를 들어, 수소) 또는 억셉터 재료(예를 들어, 질소)를 혼입하는 변형된 투명 전도성 산화물 막(410)(도 4 참조)이 획득된다. 절차는 블록 506에서 종료된다.
상기된 바를 고려하여, 복수의 실시예들이 설명되었다. 예를 들어, 일 실시예에 따르면, 투명 전도성 산화물 막 상에 박막 전극을 증착하기 위한 방법이 제공되고, 그 방법은, 기판 상에 투명 전도성 산화물 막을 증착하는 단계; 기판 및 투명 전도성 산화물 막으로 하여금, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유하는 프로세싱 환경을 겪게 하는 단계; 및 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 단계를 포함하고, 여기서, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 동안에 변화된다. 프로세싱 환경은, Ar, H2, Ar/H2, NH3, Ar/NH3, 및 이들의 임의의 조합으로 이루어진 그룹으로부터, 또는 Ar, N2, Ar/N2, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 가스 조성을 포함할 수 있다. 위의 다른 실시예들 및 변형들 중 임의의 것과 조합될 수 있는 또 다른 추가적인 실시예들에 따르면, 방법은 박막 전극을 증착하기 전에, 투명 전도성 산화물 막 상에 프리커서 층을 증착하는 단계를 더 포함할 수 있다. 이에 부가하여, 프리커서 층은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 금속을 스퍼터링함으로써 증착될 수 있다. 또 다른 추가의 부가적인 또는 대안적인 변형들에 따르면, 적어도 하나의 증착 파라미터가, 박막 증착 프로세스 동안에 제어되며, 여기서, 적어도 하나의 증착 파라미터는 스퍼터링 캐소드들에 인가되는 전력, 스퍼터링 가스의 압력, 증착 가스 혼합물의 조성, 기판 온도, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된다. 그 선택적인 변형에 따르면, 투명 전도성 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력이 변화된다. 스퍼터링 가스에 대한 도너 가스의 유동 비율은 0.5% 내지 60%의 범위에서 변화될 수 있고, 전형적으로, 대략 10%에 이른다. 다른 실시예에 따르면, 투명 전도성 산화물 막 상에 박막 전극을 증착하도록 적응된 증착 장치가 제공되고, 그 증착 장치는, 프로세싱될 기판을 홀딩하도록 적응된 기판 캐리어, 기판 상에 투명 전도성 산화물 막을 스퍼터링하도록, 그리고 투명 전도성 산화물 막의 적어도 부분들 상에 적어도 하나의 박막 전극을 스퍼터링하도록 적응된 스퍼터링 디바이스, 및 기판 및 투명 전도성 산화물 막의 프로세싱 환경의 조성을 제어하도록 적응된 가스 유동 제어기를 포함하고, 프로세싱 환경은 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스를 함유하고, 여기서, 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 프로세싱 가스의 부분 압력은, 투명 전도성 산화물 막의 적어도 부분들 상에 박막 전극을 증착하는 동안에 변화된다. 또 다른 추가의 부가적인 또는 대안적인 변형들에 따르면, 증착 장치는, 프로세싱될 기판을 가열하도록 적응된 가열 디바이스를 포함할 수 있다. 위의 다른 실시예들 및 변형들 중 임의의 것과 조합될 수 있는 또 다른 추가적인 실시예들에 따르면, 스퍼터링 디바이스는, Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 금속을 스퍼터링하도록 적응된 마그네트론 스퍼터링 유닛으로서 제공된다. 또 다른 실시예에 따르면, 박막 트랜지스터에서 사용하도록 적응된 박막 스택이 제공되고, 그 박막 스택은, 기판, 기판 상에 증착된 투명 전도성 산화물 막, 투명 전도성 산화물 막 상에 증착된 프리커서 층, 및 투명 전도성 산화물 막의 적어도 부분들 상에 증착된 박막 전극을 포함한다. 위의 다른 실시예들 및 변형들 중 임의의 것과 조합될 수 있는 또 다른 추가적인 실시예들에 따르면, 투명 전도성 산화물 막은, ZnO, IGZO, ITO, In203, Sn02, CdO, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 n형 재료, 또는 Cu20, CuAl02, Cu2Sr02, CuGa02, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 p형 재료를 포함할 수 있다. 그 선택적인 변형에 따르면, 프리커서 층은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 스퍼터링된 금속을 포함한다. 게다가, 프리커서 층은 하나의 원자 층으로부터 100nm까지의 범위 내에 있는 두께를 가질 수 있고, 전형적으로, 대략 10nm의 두께를 갖는다. 위의 다른 실시예들 및 변형들 중 임의의 것과 조합될 수 있는 또 다른 추가적인 실시예들에 따르면, 투명 전도성 산화물 막의 일 부분의 캐리어 농도는 1017 atoms/cm3 내지 1020 atoms/cm3의 범위 내에 있고, 전형적으로, 대략 1019 atoms/cm3에 이른다. 투명 전도성 산화물 막의 다른 부분의 캐리어 농도는 1016 atoms/cm3 내지 1019 atoms/cm3의 범위 내에 있을 수 있고, 전형적으로, 대략 1018 atoms/cm3에 이른다. 또 다른 추가의 부가적인 또는 대안적인 변형들에 따르면, 박막 전극은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 스퍼터링된 금속을 포함할 수 있다.
전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있으며, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.
Claims (15)
- 투명(transparent) 전도성 산화물 막 상에 박막 전극을 증착하기(depositing) 위한 방법으로서,
기판 상에 상기 투명 전도성 산화물 막을 증착하는 단계;
상기 기판 및 상기 투명 전도성 산화물 막을 프로세싱 가스를 함유하는 프로세싱 환경에 노출시키는 단계 ― 상기 프로세싱 가스는, 상기 투명 전도성 산화물 막에 대하여 도너(donor) 재료 또는 억셉터(acceptor) 재료로서 기능함(acting) ―;
상기 투명 전도성 산화물 막 상에 프리커서 층을 증착하는 단계 ― 상기 도너 재료 또는 억셉터 재료의 적어도 일부는 상기 프리커서 층에 혼입됨 ―; 및
상기 프리커서 층의 적어도 부분들 상에 상기 박막 전극을 증착하는 단계를 포함하며,
상기 투명 전도성 산화물 막에 대하여 도너 재료 또는 억셉터 재료로서 기능하는 상기 프로세싱 가스의 부분 압력은, 상기 프리커서 층의 적어도 부분들 상에 상기 박막 전극을 증착하는 동안에 변화되는,
박막 전극을 증착하기 위한 방법. - 제 1 항에 있어서,
상기 프로세싱 환경은 Ar, H2, Ar/H2, NH3, Ar/NH3, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 가스 조성을 포함하거나, 또는 상기 프로세싱 환경은 Ar, N2, Ar/N2, Ar/N20, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 가스 조성을 포함하는,
박막 전극을 증착하기 위한 방법. - 삭제
- 제 1 항에 있어서,
상기 프리커서 층은 Mo, Ti, MoTi, Al, Cu, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 금속을 스퍼터링함으로써 증착되는,
박막 전극을 증착하기 위한 방법. - 제 1 항에 있어서,
박막 전극을 증착하기 위한 프로세스 동안에 적어도 하나의 증착 파라미터가 제어되며,
상기 적어도 하나의 증착 파라미터는, 스퍼터링 캐소드들에 인가되는 전력, 스퍼터링 가스의 압력, 증착 가스 혼합물의 조성, 기판 온도, 및 이들의 임의의 조합으로 이루어진 그룹으로부터 선택되는,
박막 전극을 증착하기 위한 방법. - 제 1 항에 있어서,
스퍼터링 가스에 대한 상기 프로세싱 가스 － 상기 프로세싱 가스는 도너 재료 또는 억셉터 재료로서 기능함 － 의 유동 비율은 0.5% 내지 60%의 범위에서 변화되는,
박막 전극을 증착하기 위한 방법. - 제 6 항에 있어서,
스퍼터링 가스에 대한 상기 프로세싱 가스 － 상기 프로세싱 가스는 도너 재료 또는 억셉터 재료로서 기능함 － 의 유동 비율은 10%인,
박막 전극을 증착하기 위한 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10189508A EP2447999A1 (en) | 2010-10-29 | 2010-10-29 | Method for depositing a thin film electrode and thin film stack |
| EP10189508.4 | 2010-10-29 | ||
| PCT/EP2011/068191 WO2012055728A1 (en) | 2010-10-29 | 2011-10-18 | Method for depositing a thin film electrode and thin film stack |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140074861A KR20140074861A (ko) | 2014-06-18 |
| KR101760839B1 true KR101760839B1 (ko) | 2017-08-04 |
Family
ID=43836679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137013633A KR101760839B1 (ko) | 2010-10-29 | 2011-10-18 | 박막 전극 및 박막 스택을 증착하기 위한 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8361897B2 (ko) |
| EP (1) | EP2447999A1 (ko) |
| JP (1) | JP5615442B2 (ko) |
| KR (1) | KR101760839B1 (ko) |
| CN (1) | CN103201839B (ko) |
| TW (1) | TWI515793B (ko) |
| WO (1) | WO2012055728A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| KR20140104792A (ko) * | 2013-02-21 | 2014-08-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| US9806179B2 (en) * | 2016-01-14 | 2017-10-31 | Hon Hai Precision Industry Co., Ltd. | Method for fabricating conducting structure and thin film transistor array panel |
| KR101829970B1 (ko) | 2016-02-01 | 2018-02-19 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조 방법 |
| WO2021239211A1 (en) * | 2020-05-25 | 2021-12-02 | Applied Materials, Inc. | Method for generating a layer stack and method for manufacturing a patterned layer stack |
| CN113233870B (zh) * | 2021-04-25 | 2023-01-13 | 先导薄膜材料（广东）有限公司 | 一种掺杂氧化镉靶材及其制备方法与应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090065771A1 (en) * | 2006-03-17 | 2009-03-12 | Canon Kabushiki Kaisha | Field effect transistor using oxide film for channel and method of manufacturing the same |
| US20100244031A1 (en) * | 2009-03-30 | 2010-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100267247A1 (en) * | 2009-04-21 | 2010-10-21 | Applied Materials, Inc. | Dual Frequency Low Temperature Oxidation of a Semiconductor Device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0197315A (ja) * | 1987-10-08 | 1989-04-14 | Toshiba Glass Co Ltd | 酸化錫導電膜の形成方法 |
| ES2185454B1 (es) | 2000-08-28 | 2004-05-01 | Centro De Investigaciones Energeticas, Medioambientales Y Tecnologicas (C.I.E.M.A.T.) | Metodo de obtencion de oxidos conductores electricos y transparentes mediante pulverizacion catodica. |
| US8138364B2 (en) | 2001-08-27 | 2012-03-20 | Northwestern University | Transparent conducting oxide thin films and related devices |
| EP1724790A4 (en) * | 2004-03-09 | 2008-10-01 | Idemitsu Kosan Co | THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF |
| WO2005091375A1 (en) | 2004-03-19 | 2005-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device |
| EP1624333B1 (en) | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
| JP4886476B2 (ja) * | 2006-11-13 | 2012-02-29 | パナソニック電工株式会社 | 有機エレクトロルミネッセンス素子 |
| US8747630B2 (en) | 2007-01-16 | 2014-06-10 | Alliance For Sustainable Energy, Llc | Transparent conducting oxides and production thereof |
| TWI371112B (en) | 2007-10-02 | 2012-08-21 | Univ Chang Gung | Solar energy photoelectric conversion apparatus |
| KR101455304B1 (ko) * | 2007-10-05 | 2014-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법 |
| MY162545A (en) | 2007-11-02 | 2017-06-15 | Agc Flat Glass Na Inc | Transparent conductive oxide coating for thin film photovoltaic applications and methods of making the same |
| KR20090095026A (ko) * | 2008-03-04 | 2009-09-09 | 삼성전자주식회사 | 표시 장치 제조 방법 |
| US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| CN101993032B (zh) * | 2009-08-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 微结构薄膜图形和tft-lcd阵列基板制造方法 |
| CN102549757A (zh) * | 2009-09-30 | 2012-07-04 | 佳能株式会社 | 薄膜晶体管 |
-
2010
- 2010-10-29 EP EP10189508A patent/EP2447999A1/en not_active Withdrawn
- 2010-11-04 US US12/939,855 patent/US8361897B2/en active Active
-
2011
- 2011-10-12 TW TW100136956A patent/TWI515793B/zh not_active IP Right Cessation
- 2011-10-18 JP JP2013535360A patent/JP5615442B2/ja active Active
- 2011-10-18 WO PCT/EP2011/068191 patent/WO2012055728A1/en active Application Filing
- 2011-10-18 CN CN201180051782.6A patent/CN103201839B/zh active Active
- 2011-10-18 KR KR1020137013633A patent/KR101760839B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090065771A1 (en) * | 2006-03-17 | 2009-03-12 | Canon Kabushiki Kaisha | Field effect transistor using oxide film for channel and method of manufacturing the same |
| US20100244031A1 (en) * | 2009-03-30 | 2010-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100267247A1 (en) * | 2009-04-21 | 2010-10-21 | Applied Materials, Inc. | Dual Frequency Low Temperature Oxidation of a Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103201839B (zh) | 2016-11-16 |
| JP5615442B2 (ja) | 2014-10-29 |
| EP2447999A1 (en) | 2012-05-02 |
| WO2012055728A1 (en) | 2012-05-03 |
| US20120104616A1 (en) | 2012-05-03 |
| TW201234481A (en) | 2012-08-16 |
| KR20140074861A (ko) | 2014-06-18 |
| US8361897B2 (en) | 2013-01-29 |
| JP2014502038A (ja) | 2014-01-23 |
| CN103201839A (zh) | 2013-07-10 |
| TWI515793B (zh) | 2016-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422034B (zh) | 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 | |
| US8026506B2 (en) | Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same | |
| US8445902B2 (en) | Thin film transistor and method of manufacturing the same | |
| TWI394282B (zh) | 使用多主動通道層之薄膜電晶體 | |
| KR101760839B1 (ko) | 박막 전극 및 박막 스택을 증착하기 위한 방법 | |
| CN107004721B (zh) | 薄膜晶体管阵列基板 | |
| US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
| KR101132582B1 (ko) | 배선막의 형성 방법 | |
| EP2741335A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| EP2421048A1 (en) | Thin film transistor and method for manufacturing thin film transistor | |
| JP2010080936A (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| CN102683422A (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN102157565A (zh) | 一种薄膜晶体管的制作方法 | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| WO2018201560A1 (zh) | 金属氧化物tft器件及其制作方法 | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US20190131322A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor | |
| CN203351574U (zh) | 阵列基板和显示装置 | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TW202043511A (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材 | |
| CN104576759A (zh) | 一种金属氧化物半导体薄膜晶体管及其制备方法 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| JP2011091365A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| AMND | Amendment | ||
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |