KR101754200B1 - 탄성 표면파 디바이스 및 그 제조 방법 - Google Patents

탄성 표면파 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101754200B1
KR101754200B1 KR1020167004233A KR20167004233A KR101754200B1 KR 101754200 B1 KR101754200 B1 KR 101754200B1 KR 1020167004233 A KR1020167004233 A KR 1020167004233A KR 20167004233 A KR20167004233 A KR 20167004233A KR 101754200 B1 KR101754200 B1 KR 101754200B1
Authority
KR
South Korea
Prior art keywords
main surface
rim
pad
independent
acoustic wave
Prior art date
Application number
KR1020167004233A
Other languages
English (en)
Other versions
KR20160033198A (ko
Inventor
다이스케 아지마
세이지 카이
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160033198A publication Critical patent/KR20160033198A/ko
Application granted granted Critical
Publication of KR101754200B1 publication Critical patent/KR101754200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/40—Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H01L41/107—
    • H01L41/29—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

다이싱 시에 급전 라인이 압전 기판으로부터 박리되는 것을 억제하여, 밀폐 공간의 밀폐성 저하를 억제할 수 있는 탄성 표면파 디바이스 및 그 제조 방법을 제공한다.
압전 기판의 주면(11a)에 탄성 표면파 소자 패턴과, 패드와, 패드에 전기적으로 접속되어 주면(11a)의 바깥둘레 가장자리(11x)까지 연장되는 급전 라인(18j)을 포함하는 도전 패턴이 형성되어 있다. 주면(11a)의 바깥둘레 가장자리(11x)를 따라 바깥둘레 가장자리(11x)와의 사이에 간격을 마련하여 테두리 형상으로 형성된 테두리부(32)와, 패드 상에 형성된 패드 인접부를 포함하는 지지층을 통해 압전 기판과 커버가 접합되어, 압전 기판, 커버 및 테두리부(32)로 둘러싸인 밀폐 공간이 형성된다. 지지층은 테두리부(32) 중 패드 인접부로부터 떨어져 있는 독립 부분이 급전 라인(18j)과 교차하는 교차 부분(32x)의 근방에서, 급전 라인(18j)과 교차하는 보강부(36)를 더 포함한다.

Description

탄성 표면파 디바이스 및 그 제조 방법{SURFACE ACOUSTIC WAVE DEVICE AND MANUFACTURING METHOD THEREFOR}
본 발명은 탄성 표면파 디바이스 및 그 제조 방법에 관한 것으로서, 상세하게는 밀폐 공간을 갖는 탄성 표면파 디바이스 및 그 제조 방법에 관한 것이다.
종래, 밀폐 공간을 갖는 탄성 표면파 디바이스가 다양하게 제공되고 있다.
예를 들면 도 15에 단면도를 나타내는 탄성 표면파 디바이스(101)는, 압전 기판(103)과 커버(137)가 테두리 형상의 지지층(135)을 통해 결합되어, 압전 기판(103)과 커버(137) 사이에 밀폐 공간(110A)이 형성되어 있다. 압전 기판(103)의 커버(137)에 대향하는 주면(主面)에는 탄성 표면파 소자의 IDT 전극이나 반사기, 패드, 배선을 포함하는 도전 패턴(111A)이 형성되어 있다. 지지층(135) 및 커버(137) 구멍부(105h)의 바닥면, 내주면 및, 커버(137) 상면의 구멍부(105h) 주위에 성막된 하지층(139)과, 그 내측에 충전된 중실부(solid portion)(141)에 의해 지지층(135) 및 커버(137)를 관통하여, 패드(113A)에 전기적으로 접속된 관통 도체(107A)가 형성되어 있다(예를 들면, 특허문헌 1 참조).
일본국 공개특허공보 2011-172190호
탄성 표면파 디바이스는 웨이퍼 형상의 압전 기판(집합 기판)에 여러 개를 합하여 가공한 후, 개편(個片)으로 분할함으로써 효율적으로 제작할 수 있다. 집합 기판의 상태에서 관통 도체를 전해 도금에 의해 형성하는 경우, 도금 공정에서 패드에 전류가 흐르도록 하는 급전 라인(feed line)을 집합 기판에 미리 형성해 둔다. 급전 라인은 집합 기판을 개별 기판으로 분할할 때에 절단된다. 이 때문에, 집합 기판으로부터 분할된 개편에서, 급전 라인은 압전 기판의 주면의 바깥둘레 가장자리까지 연장되어 있다.
다이싱에 의해 집합 기판을 절단하여 개편으로 분할하는 경우, 다이싱 시에 급전 라인이 압전 기판의 주면으로부터 박리되어, 밀폐 공간을 형성하고 있는 지지층과 압전 기판의 밀착성이 저하되며, 밀폐 공간의 밀폐성이 저하될 때가 있다.
본 발명은, 이에 따른 실정에 비추어, 다이싱 시에 급전 라인이 압전 기판으로부터 박리되는 것을 억제하여, 밀폐 공간의 밀폐성 저하를 억제할 수 있는 탄성 표면파 디바이스 및 그 제조 방법을 제공하려고 하는 것이다.
본 발명은 상기 과제를 해결하기 위해, 이하와 같이 구성한 탄성 표면파 디바이스를 제공한다.
탄성 표면파 디바이스는 (a) 주면을 갖는 압전 기판과, (b) 상기 주면에 형성되고 탄성 표면파 소자 패턴과, 패드와, 상기 패드에 전기적으로 접속되어 상기 주면의 바깥둘레 가장자리까지 연장되는 급전 라인을 포함하는 도전 패턴과, (c) 상기 주면의 상기 바깥둘레 가장자리를 따라 상기 바깥둘레 가장자리와의 사이에 간격을 마련하여 테두리 형상으로 상기 주면에 형성된 테두리부와, 상기 패드 상에 형성된 패드 인접부를 포함하는 지지층과, (d) 상기 지지층에 접합되어 상기 주면에 대향하는 커버와, (e) 상기 패드에 전기적으로 접속되어 상기 주면에 수직인 방향으로 상기 지지층의 패드 인접부의 내부를 관통하는 관통 구멍의 내부에 형성되는 관통 도체를 포함하고, 상기 압전 기판, 상기 커버 및 상기 지지층에 의해 둘러싸인 밀폐 공간이 형성된다. 상기 급전 라인은 상기 패드 인접부로부터 떨어져 있는 상기 테두리부의 독립 부분과 교차하는 독립 급전 라인을 포함한다. 상기 지지층은 상기 독립 부분의 근방에서, 상기 독립 급전 라인과 교차하는 상기 주면에 형성된 보강부를 더 포함한다.
상기 구성에서 지지층 테두리부의 외측에 지지층의 보강부가 형성된 경우, 다이싱 시에 독립 급전 라인이 압전 기판의 주면으로부터 박리되어도, 보강부에 의해 독립 급전 라인의 박리를 테두리부의 독립 부분 앞에서 멈출 수 있다. 지지층 테두리부의 내측에 테두리부와 일체로 지지층의 보강부가 형성된 경우, 다이싱 시에 독립 급전 라인이 압전 기판의 주면으로부터 박리되어, 지지층 테두리부의 독립 부분과 독립 급전 라인의 교차 부분에서 밀착성이 저하되어도, 보강부에 의해 밀폐 공간의 기밀을 유지할 수 있다.
상기 구성에 의하면, 지지층의 보강부에 의해 밀폐 공간의 밀폐성 저하를 억제할 수 있다.
바람직한 형태에서, 상기 보강부는 상기 테두리부의 외측에 형성된다. 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭은, 상기 테두리부에 접근함에 따라 연속적으로 커진다.
이러한 경우, 다이싱 시에 급전 라인이 연장되는 방향으로 작용하는 응력을, 보강부에 의해 급전 라인이 연장되는 방향과 다른 방향으로 방출할 수 있어서, 보다 확실하게 밀폐 공간의 기밀을 유지할 수 있다.
또 다른 바람직한 형태에서, 상기 보강부는 상기 테두리부의 외측에 형성된다. 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭은, 상기 테두리부에 접근함에 따라 계단 형상으로 커진다.
이러한 경우, 다이싱 시에 급전 라인의 방향으로 작용하는 응력을, 보강부에 의해 급전 라인이 연장되는 방향과 다른 방향으로 방출할 수 있어서, 보다 확실하게 밀폐 공간의 기밀을 유지할 수 있다.
또 다른 바람직한 형태에서, 상기 보강부는 상기 테두리부의 외측에 형성되면서 상기 테두리부로부터 떨어져 형성되어 있다.
이러한 경우, 보강부에 의해 독립 급전 라인의 박리를 테두리부 앞에서 멈추어, 밀폐 공간의 밀폐성 저하를 억제할 수 있다.
또한 본 발명은 상기 과제를 해결하기 위해, 이하와 같이 구성한 탄성 표면파 디바이스의 제조 방법을 제공한다.
탄성 표면파 디바이스의 제조 방법은 제1 내지 제4 공정을 포함한다. 상기 제1 공정에서, 압전 기판의 주면에 탄성 표면파 소자 패턴과, 패드와, 상기 패드에 전기적으로 접속되어 상기 주면의 바깥둘레 가장자리까지 연장되는 급전 라인을 포함하는 도전 패턴을 형성한다. 상기 제2 공정에서, 상기 도전 패턴이 형성된 상기 압전 기판의 상기 주면에, 상기 압전 기판의 상기 주면의 상기 바깥둘레 가장자리를 따라 상기 바깥둘레 가장자리와의 사이에 간격을 마련하여 테두리 형상으로 형성된 테두리부와, 상기 패드 상에 형성된 패드 인접부를 포함하는 지지층을 형성한다. 상기 제3 공정에서, 상기 압전 기판의 상기 주면에 대향하는 커버를 상기 지지층에 접합하여, 상기 압전 기판, 상기 커버 및 상기 지지층에 의해 둘러싸인 밀폐 공간을 형성한다. 상기 제4 공정에서, 상기 패드에 전기적으로 접속되어 상기 주면에 수직인 방향으로 상기 지지층의 패드 인접부를 관통하는 관통 구멍의 내부에 형성되는 관통 도체를 형성한다. 상기 제1 공정에서 형성하는 상기 급전 라인은, 상기 제2 공정에서 상기 테두리부 중 상기 패드 인접부로부터 떨어져 있는 독립 부분과 교차하는 독립 급전 라인을 포함한다. 상기 제2 공정에서 형성하는 상기 지지층은, 상기 독립 부분의 근방에서 상기 독립 급전 라인과 교차하는 상기 주면에 형성된 보강부를 더 포함한다.
상기 방법에 의하면, 지지층의 보강부에 의해 밀폐 공간의 밀폐성 저하를 억제할 수 있다.
바람직한 형태에서, 상기 제2 공정에서 상기 보강부는 상기 테두리부의 외측에 상기 테두리부에 접근함에 따라, 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭이 연속적으로 커지도록 형성된다.
이러한 경우, 다이싱 가공 시에 급전 라인이 연장되는 방향으로 작용하는 응력을, 보강부에 의해 급전 라인이 연장되는 방향과 다른 방향으로 방출할 수 있어서, 보다 확실하게 밀폐 공간의 기밀을 유지할 수 있다.
또 다른 바람직한 형태에서, 상기 제2 공정에서 상기 보강부는, 상기 테두리부의 외측에 상기 테두리부에 접근함에 따라, 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭이 계단 형상으로 커지도록 형성된다.
이러한 경우, 다이싱 가공 시에 급전 라인이 연장되는 방향으로 작용하는 응력을, 보강부에 의해 급전 라인이 연장되는 방향과 다른 방향으로 방출할 수 있어서, 보다 확실하게 밀폐 공간의 기밀을 유지할 수 있다.
또 다른 바람직한 형태에서, 상기 제4 공정은 상기 제3 공정 전에 상기 지지층과 상기 커버가 접합되었을 때, 상기 주면에 수직인 방향으로 봤을 때 상기 패드 인접부의 관통 구멍과 겹치도록 상기 커버에 관통 구멍을 형성하는 공정을 포함한다.
또 다른 바람직한 형태에서, 상기 제4 공정은 상기 제3 공정 후에 상기 지지층과 상기 커버가 접합되었을 때, 상기 주면에 수직인 방향으로 봤을 때 상기 패드 인접부의 관통 구멍과 겹치도록 상기 커버에 관통 구멍을 형성하는 공정을 포함한다.
본 발명에 의하면, 탄성 표면파 디바이스의 밀폐 공간의 밀폐성 저하를 억제할 수 있다.
도 1은 탄성 표면파 디바이스의 단면도이다(실시예 1).
도 2는 탄성 표면파 디바이스의 단면도이다(실시예 1).
도 3은 탄성 표면파 디바이스의 제조 공정을 나타내는 평면도이다(실시예 1).
도 4는 탄성 표면파 디바이스의 제조 공정을 나타내는 평면도이다(실시예 1).
도 5는 탄성 표면파 디바이스의 제조 공정을 나타내는 단면도이다(실시예 1).
도 6은 탄성 표면파 디바이스의 제조 공정을 나타내는 단면도이다(실시예 1).
도 7은 탄성 표면파 디바이스의 제조 공정을 나타내는 단면도이다(실시예 1).
도 8은 탄성 표면파 디바이스의 제조 공정을 나타내는 단면도이다(실시예 1).
도 9는 탄성 표면파 디바이스의 요부 확대 단면도이다(실시예 1).
도 10은 탄성 표면파 디바이스의 요부 확대 단면도이다(변형예 1).
도 11은 탄성 표면파 디바이스의 요부 확대 단면도이다(변형예 1).
도 12는 탄성 표면파 디바이스의 요부 확대 단면도이다(변형예 2).
도 13은 탄성 표면파 디바이스의 요부 확대 단면도이다(변형예 3).
도 14는 탄성 표면파 디바이스의 제조 공정의 변형예를 나타내는 평면도이다.
도 15는 탄성 표면파 디바이스의 단면도이다(종래예 1).
이하, 본 발명의 실시의 형태에 대해, 도 1~도 14를 참조하면서 설명한다.
<실시예 1> 실시예 1의 탄성 표면파 디바이스(10)에 대해, 도 1~도 8을 참조하면서 설명한다.
도 1은 탄성 표면파 디바이스(10)의 단면도이다. 도 2는 도 1의 선 A-A를 따라 절단한 단면도이다. 또한 도 1은, 도 2의 선 B-B를 따라 절단한 단면도이다. 도 1 및 도 2에 나타내는 바와 같이, 탄성 표면파 디바이스(10)는 대략, 압전 기판(11)의 주면(11a)에 지지층(30)이 형성되고, 지지층(30)에 커버(40)가 접합되어 있다. 상세하게는, 후술하겠지만, 압전 기판(11)의 주면(11a)에는 금속막(13a, 13b)에 의해 도전 패턴이 형성되고, 지지층(30) 및 커버(40)를 관통하는 관통 도체(50)가 형성되며, 커버(40) 상에 외부 단자로서 솔더 범프(solder bump)(54)가 형성되어 있다.
도 2에 나타내는 바와 같이, 지지층(30)은 압전 기판(11)의 주면(11a)의 바깥둘레 가장자리(11x)를 따라, 바깥둘레 가장자리(11x)와의 사이에 간격을 마련하여 테두리 형상으로 형성된 테두리부(32)와, 관통 도체(50)의 주변을 둘러싸는 패드 인접부(34)와, 보강부(36)를 포함한다. 테두리부(32)는 패드 인접부(34)로부터 떨어져 있는 독립 부분(32a)과, 패드 인접부(34)와 일체로 형성된 일체 부분(32b)을 포함한다. 압전 기판(11)과 커버(40) 사이에, 지지층(30)에 의해 둘러싸인 밀폐 공간(10x)이 형성된다.
탄성 표면파 디바이스(10)는 웨이퍼 형상의 압전 기판(11)을 이용하여, 도 3~도 8에 나타내는 공정에서 제작할 수 있다. 도 3(a) 및 도 4(a)는 압전 기판(11)의 평면도이며, 개편 1개분에 상당한 영역(개별 기판 영역)의 경계선(19)을 쇄선으로 나타내고 있다. 도 3(b) 및 도 4(b)는, 도 3(a) 및 도 4(a)의 선 X-X를 따라 절단한 단면도이다. 도 5~도 8은, 도 3(b) 및 도 4(b)와 동일한 단면도이다.
(a) 도전 패턴 형성 공정
도 3에 나타내는 바와 같이, 웨이퍼 형상의 압전 기판의 주면(11a)에 IDT 전극이나 반사기를 포함하는 탄성 표면파 소자 패턴(12a~12d)과, 패드(14a~14j)와, 패드(14a~14j)에 전기적으로 접속된 급전 라인(18a~18j)과, 탄성 표면파 소자 패턴(12a~12d)의 IDT 전극 간이나 탄성 표면파 소자 패턴(12a~12d)의 IDT 전극과 패드(14a~14j) 사이 등을 전기적으로 접속하는 배선을 포함하는 도전 패턴을 형성한다. 급전 라인(18a~18j)은 경계선(19)과 교차하여, 인접하는 개별 기판 영역의 패드 간을 전기적으로 접속하고 있다.
예를 들면, 탄탈산리튬(LiTaO3) 기판이나 니오브산리튬(LiNbO3) 기판 등의 압전 기판(11)의 주면(11a)에 금속막(13a, 13b)이나 절연막(13c)을 형성하고, 포토리소그래피 기술이나 에칭 기술을 이용하여 패터닝한다. 입체적으로 배선하기 위해, 금속막(13a, 13b) 사이에 절연막(13c)을 끼고 있다.
(b) 지지층 형성 공정
다음으로, 도 4의 평면도에 나타내는 바와 같이, 압전 기판의 주면(11a)에 지지층(30)을 형성한다. 지지층(30)은 경계선(19)을 따라, 경계선(19)과의 사이에 간격을 마련하여 형성되는 테두리부(32)와, 패드(14a~14j) 상에 형성되어 패드(14a~14j)가 노출되는 관통 구멍(34a~34j)이 형성된 패드 인접부(34)와, 상세하게는 후술하는 보강부(36)를 포함한다.
지지층(30)은, 예를 들면 감광성 폴리이미드계 수지를 압전 기판(11)의 주면(11a) 전체에 도포한 후, 포토리소그래피 기술에 의해 불필요한 부분을 제거하여 소정의 형상으로 형성한다.
(b) 커버 형성 공정
다음으로, 도 5의 단면도에 나타내는 바와 같이, 지지층(30) 상에 커버(40)를 접합한다. 예를 들면, 지지층(30) 상에 라미네이트 등에 의해, 저온 경화 프로세스가 가능해지는 비감광성 에폭시계 필름 수지 등의 시트 형상의 수지를 부착한다.
(d) 관통 구멍 형성 공정
다음으로, 도 6의 단면도에 나타내는 바와 같이, 예를 들면 레이저 가공에 의해, 커버(40)에 지지층(30)의 관통 구멍(34a~34j)에 연통하는 관통 구멍(42)을 형성하여 패드(14a~14j)를 노출시킨다.
또한 커버(40)에 관통 구멍(42)을 형성한 후, 커버 형성 공정에서 관통 구멍(42)이 형성된 커버(40)를 지지층(30) 상에 접합해도 상관없다.
또한 지지층(30)의 관통 구멍(34a~34j)은 지지층 형성 공정에서 반드시 형성되지 않아도 된다. 즉, 커버(40)와 지지층(30)을 접합한 후에, 예를 들면 레이저 가공에 의해 커버(40)와 지지층(30)에 서로 연통하는 관통 구멍(42) 및 관통 구멍(34a~34j)을 동시에 형성해도 된다.
(d) 관통 도체형성 공정
다음으로, 도 7의 단면도에 나타내는 바와 같이, 관통 구멍(42; 34a~34j)에 전해 도금으로 금속(Cu, Ni 등)을 충전하여 관통 도체(50)를 형성하고, 관통 도체(50)의 표면에 언더범프(underbump) 메탈(52)로서 두께 0.05~0.1㎛ 정도의 Au막을 형성한다.
(e) 외부 단자 형성 공정
다음으로, 도 8의 단면도에 나타내는 바와 같이, 언더범프 메탈(52)의 바로 위에 메탈 마스크를 통해 Sn-Ag-Cu 등의 솔더 페이스트를 인쇄하고, 솔더 페이스트가 용해되는 온도, 예를 들면 260℃ 정도에서 가열함으로써 솔더를 Au막과 고착시키고, 플럭스 세정제에 의해 플럭스를 제거하여 구형상의 솔더 범프(54)를 형성한다.
(e) 기판 분할 공정
다음으로, 경계선(19)을 따라 다이싱 칼날로 압전 기판(11)을 절단하는 다이싱 가공을 실시한다. 다이싱 가공에 의해 압전 기판(11)을 개편으로 분할하여, 도 1에 나타내는 탄성 표면파 디바이스(10)가 완성된다.
이상의 공정에 의해 제작된 탄성 표면파 디바이스(10)에서, 급전 라인(18a~18j)은 다이싱 가공 시에 절단되었기 때문에, 압전 기판(11)의 주면(11a)의 바깥둘레 가장자리(11x)까지 연장되어 있다.
도 3 및 도 4에 나타낸 급전 라인(18a~18j) 중, 압전 기판(11)의 주면(11a)의 중앙에 배치된 패드(14j)에 전기적으로 접속된 급전 라인(18j)은, 지지층(30)의 테두리부(32) 중 패드 인접부(34)로부터 떨어져 있는 독립 부분(32a)과 교차하는 독립 급전 라인이다. 이하, 급전 라인(18j)을 독립 급전 라인(18j)이라고도 한다.
도 9는 도 2의 요부 확대 단면도이다. 도 2 및 도 9에 나타내는 바와 같이, 지지층(30)의 보강부(36)는 지지층(30)의 테두리부(32) 중, 패드 인접부(34)로부터 떨어져 있는 독립 부분(32a)과 독립 급전 라인(18j)이 교차하는 교차 부분(32x)에 인접하여, 테두리부(32)의 외측에 테두리부(32)와 일체로 형성되어 있다.
보강부(36)에 의해, 밀폐 공간(10x)의 밀폐성의 저하를 막을 수 있다. 즉, 독립 급전 라인(18j)은 집합 기판이 다이싱 가공에 의해 절단될 때, 압전 기판(11)의 주면(11a)으로부터 박리되는 경우가 있다. 이러한 경우, 주면(11a)으로부터 박리된 독립 급전 라인(18j)으로부터 지지층(30)의 독립 부분(32a)에, 주면(11a)으로부터 박리되도록 응력이 작용하는 경우가 있다. 이 영향으로, 독립 급전 라인(18j)과 지지층(30)의 테두리부(32)와 압전 기판(11)의 주면(11a) 사이의 밀착성이 저하되어, 밀폐 공간(10x)의 기밀 상태가 저하되는 경우가 있다. 따라서 보강부(36)를 추가하면, 독립 급전 라인(18j)의 박리를 보강부(36)에 의해 테두리부(32) 앞에서 멈추어, 밀폐 공간(10x)의 밀폐성 저하를 억제할 수 있다.
지지층(30)의 테두리부(32)는 다이싱 칼날의 막힘(clogging up)을 피하여 다이싱 가공을 효율적으로 실시하기 위해, 경계선(19)과의 사이에 간격을 마련하여 형성된다. 한편, 지지층(30)의 보강부(36)는 부분적으로 형성되어 있기 때문에, 다이싱 칼날의 막힘이 일어나기 어려워진다. 이 때문에, 보강부(36)는 경계선(19)에 이르도록 형성되어도 상관없다.
지지층(30)의 보강부는, 독립 급전 라인(18j)이 다이싱 가공에 의해 절단될 때 독립 급전 라인(18j)에 작용하는 응력을 방출할 수 있는 형상이면, 밀폐 공간(10x)의 밀폐성 저하를 억제할 수 있으므로, 예를 들면 이하의 도 10~도 13과 같은 형상으로 할 수 있다. 도 10~도 13은 도 9와 같은 요부 확대 단면도이다.
<변형예 1>
도 10 및 도 11에 나타내는 바와 같이, 변형예 1의 보강부(36a, 36b)는 독립 급전 라인(18j)과 교차하는 방향의 치수인 보강부(36a, 36b)의 폭(도 10 및 도 11에서 상하 방향의 치수)이, 테두리부(32)에 접근함에 따라 연속적으로 커지도록 테두리부(32)의 외측에 테두리부(32)와 일체로 형성되어 있다. 이러한 경우, 다이싱 가공 시에 작용하는, 독립 급전 라인(18j)이 연장되는 방향(도 10 및 도 11에서 좌우 방향)의 응력을, 보강부(36a, 36b)에 의해 독립 급전 라인(18j)이 연장되는 방향과 다른 방향으로 방출할 수 있다. 보강부(36a, 36b)는 독립 급전 라인(18j)의 양측 단면(36p, 36q)이 볼록 형상 또는 오목 형상이지만, 직선 형상이어도 상관없다.
<변형예 2>
도 12에 나타내는 바와 같이, 변형예 2의 보강부(36c)는, 보강부(36c)가 독립 급전 라인(18j)과 교차하는 방향의 치수인 보강부(36c)의 폭(도 12에서 상하 방향의 치수)이, 테두리부(32)에 접근함에 따라 계단 형상으로 커지도록, 테두리부(32)의 외측에 테두리부(32)와 일체로 형성되어 있다. 이러한 경우, 다이싱 가공 시에 작용하는 독립 급전 라인(18j)이 연장되는 방향(도 12에서 좌우 방향)의 응력을, 보강부(36c)에 의해 독립 급전 라인(18j)이 연장되는 방향과 다른 방향으로 방출할 수 있다.
<변형예 3>
도 13에 나타내는 바와 같이, 변형예 3의 보강부(36d)는 테두리부(32)로부터 떨어져 테두리부(32)의 외측에 형성되어 있다. 이러한 경우, 보강부(36d)에 의해 독립 급전 라인(18j)의 박리를 테두리부(32) 앞에서 멈추어, 밀폐 공간(10x)의 밀폐성 저하를 억제할 수 있다. 또한 도 13에 나타낸, 테두리부(32)로부터 떨어진 보강부(36d)는 변형예 1 혹은 변형예 2와 조합할 수 있다. 구체적으로는, 테두리부(32)로부터 떨어진 보강부(36d)가, 테두리부(32)에 접근함에 따라 계단 형상으로 커지도록 형성되어도 좋다.
<정리>
이상에 설명한 바와 같이, 독립 급전 라인 상에 독립 급전 라인이 박리되는 방향의 응력을 분산시키는 형상의 보강부를 형성하면, 다이싱 가공 시에 급전 라인이 압전 기판으로부터 박리되는 것을 억제하여, 밀폐 공간의 밀폐성 저하를 억제할 수 있다.
또한 본 발명은 상기 실시의 형태에 한정되는 것이 아니라, 다양하게 변경을 추가하여 실시하는 것이 가능하다. 구체적으로는, 독립 급전 라인(18j)을 도 3(a) 및 (b)에 나타내는 바와 같이, 급전 라인(18i)에 독립 급전 라인(18j)을 적층하여 2층으로 형성할 필요는 없다. 즉, 도 14(a) 및 (b)에 나타내는 바와 같이, 1층의 급전 라인으로부터 독립 급전 라인(18j)을 인출하여 형성해도 된다.
10: 탄성 표면파 디바이스 10x: 밀폐 공간
11: 압전 기판 11a: 주면
11x: 바깥둘레 가장자리 12a-12d: 탄성 표면파 소자 패턴
13a, 13b: 금속막 13c: 절연막
14a-14j: 패드 18a-18i: 급전 라인
18j: 급전 라인(독립 급전 라인) 19: 경계선
30: 지지층 32: 테두리부
32a: 독립 부분 32b: 일체 부분
32x: 교차 부분 34: 패드 인접부
34a-34j: 관통 구멍 36, 36a, 36b, 36c, 36d: 보강부
36p, 36q, 36r: 단면 40: 커버
42: 관통 구멍 50: 관통 도체
52: 언더범프 메탈 54: 솔더범프

Claims (9)

  1. 주면을 갖는 압전 기판과,
    상기 주면(主面)에 형성되고 탄성 표면파 소자 패턴과, 패드와, 상기 패드에 전기적으로 접속되어 상기 주면의 바깥둘레 가장자리까지 연장되는 급전 라인(feed line)을 포함하는 도전 패턴과,
    상기 주면의 상기 바깥둘레 가장자리를 따라 상기 바깥둘레 가장자리와의 사이에 간격을 마련하여 테두리 형상으로 상기 주면에 형성된 테두리부와, 상기 패드 상에 형성된 패드 인접부를 포함하는 지지층과,
    상기 지지층에 접합되어 상기 주면에 대향하는 커버와,
    상기 패드에 전기적으로 접속되어 상기 주면에 수직인 방향으로 상기 지지층의 패드 인접부를 관통하는 관통 구멍의 내부에 형성되는 관통 도체를 포함하고,
    상기 압전 기판, 상기 커버 및 상기 지지층에 의해 둘러싸인 밀폐 공간이 형성되는 탄성 표면파 디바이스에 있어서,
    상기 급전 라인은 상기 패드 인접부로부터 떨어져 있는 상기 테두리부의 독립 부분과 교차하는 독립 급전 라인을 포함하며,
    상기 지지층은 상기 독립 부분의 근방에서, 상기 독립 급전 라인과 교차하는 상기 주면에 형성된 보강부를 더 포함하는 것을 특징으로 하는 탄성 표면파 디바이스.
  2. 제1항에 있어서,
    상기 보강부는 상기 테두리부의 외측에 형성되고,
    상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭은, 상기 테두리부에 접근함에 따라 연속적으로 커지는 것을 특징으로 하는 탄성 표면파 디바이스.
  3. 제1항에 있어서,
    상기 보강부는 상기 테두리부의 외측에 형성되고,
    상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭은, 상기 테두리부에 접근함에 따라 계단 형상으로 커지는 것을 특징으로 하는 탄성 표면파 디바이스.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 보강부는 상기 테두리부의 외측에 형성되면서, 상기 테두리부로부터 떨어져 형성되어 있는 것을 특징으로 하는 탄성 표면파 디바이스.
  5. 압전 기판의 주면에 탄성 표면파 소자 패턴과, 패드와, 상기 패드에 전기적으로 접속되어 상기 주면의 바깥둘레 가장자리까지 연장되는 급전 라인을 포함하는 도전 패턴을 형성하는 제1 공정과,
    상기 도전 패턴이 형성된 상기 압전 기판의 상기 주면에 상기 압전 기판의 상기 주면의 상기 바깥둘레 가장자리를 따라, 상기 바깥둘레 가장자리와의 사이에 간격을 마련하여 테두리 형상으로 형성된 테두리부와, 상기 패드 상에 형성된 패드 인접부를 포함하는 지지층을 형성하는 제2 공정과,
    상기 압전 기판의 상기 주면에 대향하는 커버를 상기 지지층에 접합하여, 상기 압전 기판, 상기 커버 및 상기 지지층에 의해 둘러싸인 밀폐 공간을 형성하는 제3 공정과,
    상기 패드에 전기적으로 접속되어 상기 지지층의 패드 인접부를 관통하는 관통 도체를 형성하는 제4 공정을 포함하고,
    상기 제1 공정에서 형성하는 상기 급전 라인은, 상기 제2 공정에서 상기 지지층의 상기 테두리부 중 상기 패드 인접부로부터 떨어져 있는 독립 부분과 교차하는 독립 급전 라인을 포함하며,
    상기 제2 공정에서 형성하는 상기 지지층은, 상기 테두리부의 상기 독립 부분의 근방에서 상기 독립 급전 라인과 교차하는 보강부를 더 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 공정에서, 상기 보강부는 상기 테두리부의 외측에, 상기 테두리부에 접근함에 따라 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭이 연속적으로 커지도록 형성하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  7. 제5항에 있어서,
    상기 제2 공정에서, 상기 보강부는 상기 테두리부의 외측에, 상기 테두리부에 접근함에 따라 상기 보강부가 상기 독립 급전 라인과 교차하는 방향의 치수인 상기 보강부의 폭이 계단 형상으로 커지도록 형성하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제4 공정은, 상기 제3 공정 전에 상기 지지층과 상기 커버가 접합되었을 때, 상기 주면에 수직인 방향으로 봤을 때 상기 패드 인접부의 관통 구멍과 겹치도록 상기 커버에 관통 구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
  9. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제4 공정은, 상기 제3 공정 후에 상기 지지층과 상기 커버가 접합되었을 때, 상기 주면에 수직인 방향으로 봤을 때 상기 패드 인접부의 관통 구멍과 겹치도록 상기 커버에 관통 구멍을 형성하는 공정을 포함하는 것을 특징으로 하는 탄성 표면파 디바이스의 제조 방법.
KR1020167004233A 2013-08-20 2014-06-27 탄성 표면파 디바이스 및 그 제조 방법 KR101754200B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013170116 2013-08-20
JPJP-P-2013-170116 2013-08-20
PCT/JP2014/067228 WO2015025618A1 (ja) 2013-08-20 2014-06-27 弾性表面波デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160033198A KR20160033198A (ko) 2016-03-25
KR101754200B1 true KR101754200B1 (ko) 2017-07-05

Family

ID=52483402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004233A KR101754200B1 (ko) 2013-08-20 2014-06-27 탄성 표면파 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10374142B2 (ko)
JP (1) JP5713224B1 (ko)
KR (1) KR101754200B1 (ko)
CN (1) CN105474539B (ko)
WO (1) WO2015025618A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6365435B2 (ja) * 2015-06-24 2018-08-01 株式会社村田製作所 弾性波装置
WO2018100840A1 (ja) * 2016-11-29 2018-06-07 株式会社村田製作所 弾性波装置及びその製造方法、高周波フロントエンド回路、並びに通信装置
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
KR20220132337A (ko) 2021-03-23 2022-09-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972509B2 (en) 2001-04-19 2005-12-06 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device method of manufacturing the same, and electronic component using the same
JP2011172190A (ja) 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3860364B2 (ja) * 1999-08-11 2006-12-20 富士通メディアデバイス株式会社 弾性表面波装置
US7385463B2 (en) * 2003-12-24 2008-06-10 Kyocera Corporation Surface acoustic wave device and electronic circuit device
US7198725B2 (en) * 2004-11-05 2007-04-03 Chi-Yen Shen Method for making a surface acoustic wave device package
CN101107776B (zh) * 2005-06-16 2010-05-19 株式会社村田制作所 压电器件及其制作方法
CN100546180C (zh) * 2005-08-24 2009-09-30 京瓷株式会社 表面声波装置及其制造方法
EP1976118A4 (en) * 2006-01-18 2011-12-14 Murata Manufacturing Co ACOUSTIC SURFACE WAVE DEVICE AND LIMIT ACOUSTIC WAVE DEVICE
JP2008135999A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイスおよびその製造方法
KR101166637B1 (ko) * 2007-12-14 2012-07-18 가부시키가이샤 무라타 세이사쿠쇼 표면파 장치 및 그 제조방법
JP4460612B2 (ja) * 2008-02-08 2010-05-12 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP5120446B2 (ja) * 2008-03-19 2013-01-16 株式会社村田製作所 弾性表面波装置
JP5051483B2 (ja) * 2008-10-24 2012-10-17 株式会社村田製作所 電子部品、およびその製造方法
JP4663821B2 (ja) * 2008-11-28 2011-04-06 京セラ株式会社 弾性波装置及びその製造方法
JP5282141B2 (ja) * 2009-04-28 2013-09-04 京セラ株式会社 弾性波装置及びその製造方法
JP2012060628A (ja) * 2010-08-07 2012-03-22 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
CN103415995B (zh) * 2011-03-09 2016-08-17 株式会社村田制作所 电子元器件
CN103460599B (zh) * 2011-03-28 2016-08-17 株式会社村田制作所 电子部件及其制造方法
JP5848079B2 (ja) * 2011-09-26 2016-01-27 太陽誘電株式会社 弾性波デバイス及びその製造方法
WO2015159465A1 (ja) * 2014-04-14 2015-10-22 株式会社村田製作所 電子部品及びその製造方法
JP6580039B2 (ja) * 2014-06-27 2019-09-25 株式会社村田製作所 弾性波装置及びその製造方法
US9503050B2 (en) * 2014-07-31 2016-11-22 Skyworks Filter Solutions Japan Co., Ltd. Elastic wave devices
WO2016125753A1 (ja) * 2015-02-03 2016-08-11 株式会社村田製作所 弾性表面波装置集合体
CN107210729B (zh) * 2015-03-16 2021-02-26 株式会社村田制作所 声表面波装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972509B2 (en) 2001-04-19 2005-12-06 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device method of manufacturing the same, and electronic component using the same
JP2011172190A (ja) 2010-02-22 2011-09-01 Kyocera Corp 弾性波装置及びその製造方法

Also Published As

Publication number Publication date
CN105474539A (zh) 2016-04-06
US20160163957A1 (en) 2016-06-09
US10374142B2 (en) 2019-08-06
KR20160033198A (ko) 2016-03-25
CN105474539B (zh) 2017-12-01
JPWO2015025618A1 (ja) 2017-03-02
JP5713224B1 (ja) 2015-05-07
WO2015025618A1 (ja) 2015-02-26

Similar Documents

Publication Publication Date Title
CN107546135B (zh) 电子部件装置、电子部件装置向电路基板的安装方法及安装构造
EP2230764B1 (en) Surface wave device and method of manufacturing the same
KR101754200B1 (ko) 탄성 표면파 디바이스 및 그 제조 방법
US9271400B2 (en) Electronic component and manufacturing method therefor
US10637431B2 (en) Electronic component and manufacturing method therefor
JP6261867B2 (ja) 弾性波デバイスの製造方法
JP2012151698A (ja) 弾性波デバイス
JP6810599B2 (ja) 電子部品およびその製造方法
JP2006352617A (ja) 電子部品の製造方法
US9998842B2 (en) Fabrication method of acoustic wave device
US9006958B2 (en) Piezoelectric device
JP2008113178A (ja) 中空封止素子およびその製造方法
JP6026829B2 (ja) 弾性表面波デバイス
US9065420B2 (en) Fabrication method of acoustic wave device
KR101979141B1 (ko) 탄성 표면파 장치, 고주파 모듈 및 탄성 표면파 장치의 제조 방법
WO2017187747A1 (ja) 弾性波装置
JP2007028196A (ja) 弾性境界波装置の製造方法及び弾性境界波装置
JP2006270170A (ja) 弾性表面波素子及び弾性表面波素子の製造方法
JP2014011487A (ja) 弾性波デバイス及びその製造方法
JP2008071873A (ja) 半導体装置の製造方法
JP2005108471A (ja) 接点機構デバイス及びその製造方法
JP2018121040A (ja) 多数個取り配線基板
US20150037921A1 (en) Method for manufacturing acoustic wave device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right