KR101753685B1 - 연성 회로 기판 - Google Patents

연성 회로 기판 Download PDF

Info

Publication number
KR101753685B1
KR101753685B1 KR1020160019890A KR20160019890A KR101753685B1 KR 101753685 B1 KR101753685 B1 KR 101753685B1 KR 1020160019890 A KR1020160019890 A KR 1020160019890A KR 20160019890 A KR20160019890 A KR 20160019890A KR 101753685 B1 KR101753685 B1 KR 101753685B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
base film
pattern
region
dummy
Prior art date
Application number
KR1020160019890A
Other languages
English (en)
Inventor
최경성
김진호
김진규
허민
Original Assignee
스템코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스템코 주식회사 filed Critical 스템코 주식회사
Priority to KR1020160019890A priority Critical patent/KR101753685B1/ko
Application granted granted Critical
Publication of KR101753685B1 publication Critical patent/KR101753685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

연성 회로 기판이 제공된다. 연성 회로기판은, 일면과 타면을 포함하는 베이스 필름, 상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 구동 소자가 실장되는 이너 리드 영역, 상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 외부 장치와 연결되는 아우터 리드 영역, 상기 이너 리드 영역과 상기 아우터 리드 영역을 연결하는 복수의 배선 패턴이 배치되는 배선 패턴 영역, 상기 배선 패턴 영역과 상기 베이스 필름 폭 방향 단부 사이에 배치되는 제1 더미 패턴을 포함한다.

Description

연성 회로 기판 {FLEXIBLE PRINTED CIRCUIT BOARDS}
본 발명은 연성 회로 기판에 관한 것이다.
최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용된다.
최근에는 배선 패턴의 고집적화 요구에 따라 금속층을 식각하여 회로를 형성하는 에칭 공법보다 도금으로 회로를 형성하는 애디티브(Additive) 또는 세미 애디티브(Semi-Additive) 공법으로 제조한다.
여기서, 세미 애디티브 공법을 예로 들면, 절연 베이스 필름의 일면 또는 양면에 박막의 금속 하지층이 형성된 FCCL을 이용하는데, 상기 하지층 상에 레지스트 패턴을 형성하고, 전류가 인가되는 도금액에 담그게 되면 레지스트 패턴이 형성되지 않은 하지층상에 금속이 성장하면서 회로가 형성된다.
한편, 도 1을 참조하면, 도금이 되는 회로 영역에 대하여 전류밀도가 분포되어 각 회로마다 금속의 성장이 균일하게 이루어지는데, 회로 영역의 가장자리 부분에서는 내측 부분보다 전류밀도가 상대적으로 높게 형성된다. 이로 인해, 회로 영역 가장자리에 있는 회로의 두께가 내측에 있는 회로보다 상대적으로 두꺼워지는 회로 두께의 불균형이 발생할 수 있다. 회로 두께가 불균형한 경우 반도체 소자 또는 외부 장치와 접합할 때 오픈 또는 쇼트의 불량이 발생할 수 있으므로, 제품의 신뢰성 저하로 이어지는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는 배선 패턴에 인접하는 더미 패턴을 포함함으로써, 배선 패턴의 두께를 균일하게 형성할 수 있는 연성 회로 기판을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판은, 상기 베이스 필름의 일면 상에 정의되고, 구동 소자가 실장되는 이너 리드 영역, 상기 베이스 필름의 상기 일면 상에 정의되고, 외부 장치와 연결되는 아우터 리드 영역, 상기 이너 리드 영역과 상기 아우터 리드 영역을 연결하는 복수의 제1 배선 패턴이 배치되는 제1 배선 패턴 영역, 상기 베이스 필름 상에, 상기 베이스 필름의 길이 방향으로 형성된 복수의 스프라켓 홀이 배치되고, 상기 베이스 필름의 폭 방향 단부와 인접하는 스프라켓 홀 영역 및 상기 배선 패턴 영역과 상기 스프라켓 홀 영역 사이에 배치되는 제1 더미 패턴을 포함한다.
본 발명의 몇몇 실시예에서, 상기 베이스 필름의 아우터 리드 영역과 상기 베이스 필름의 길이 방향 단부 사이에 배치되는 제2 더미 패턴을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 더미 패턴과 상기 제2 더미 패턴은 상기 제1 배선 패턴 영역을 둘러싸도록 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 복수의 배선 패턴은 제1 간격으로 서로 이격되어 배치되고, 상기 배선 패턴 영역과 상기 더미 패턴은 상기 제1 간격과 다른 제2 간격으로 이격되어 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 베이스 필름의 타면 상에, 복수의 제2 배선 패턴이 배치되는 제2 배선 패턴 영역 및 상기 제2 배선 패턴 영역과 상기 베이스 필름의 상기 폭 방향 단부 사이에 배치되는 제2 더미 패턴을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 더미 패턴은, 상기 복수의 제1 배선 패턴 및 상기 복수의 제2 배선 패턴과 전기적으로 연결되지 않을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 더미 패턴은, 상기 제2 배선 패턴 영역을 둘러싸도록 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제1 더미 패턴은, 상기 아우터 리드 영역과, 상기 스프라켓 홀 영역 사이에 배치될 수 있다.
본 발명의 몇몇 실시예에서, 상기 이너 리드 영역에 배치된 구동 소자 및 상기 아우터 리드 영역으로부터 연결된 외부 장치를 더 포함할 수 있다.
본 발명의 실시예들에 따른 연성 회로 기판에 의하면, 배선 패턴이 형성된 배선 패턴 영역 이외의 영역에 더미 패턴을 포함함으로써, 베이스 필름에 가해지는 응력으로 인해 발생할 수 있는 베이스 필름의 손상을 감소시킬 수 있다.
또한, 배선 패턴과, 배선 패턴에 인접하여 배치된 더미 패턴의 도금이 동시에 수행되기 때문에, 배선 패턴의 두께가 균일하게 형성되는 효과를 얻을 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 종래 기술에 따른 연성 회로 기판의 제조 방법의 일부를 도시한 단면도이다.
도 2은 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이다.
도 3은 도 2에서 A-A'를 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 과정의 일부를 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 상면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 타면의 상면도이다.
도 7은 본 발명의 일 실시예에 따른 연성 회로 기판을 포함하는 전자 장치의 측면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 2는 본 발명의 일 실시예에 따른 연성 회로 기판의 상면도이고, 도 3는 도 2의 A-A'를 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 연성 회로 기판(1)은, 이너 리드 영역(100), 아우터 리드 영역(101, 102), 제1 배선 패턴 영역(25) 및 스프라켓 홀 영역(50)이 정의된 베이스 필름(10), 제1 배선 패턴 영역(25) 내에 형성된 제1 배선 패턴(20), 제1 더미 패턴(40)을 포함할 수 있다.
베이스 필름(10)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다.
베이스 필름은(10)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(10)은 PET(Polyethylene Terephthalate) 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등의 절연 필름 또는 산화 알루미늄박 등의 금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 연성 회로 기판(1)에서, 베이스 필름(10)은 폴리이미드 필름인 것으로 설명한다.
베이스 필름(10)의 일면 상에, 이너 리드 영역(100) 및 아우터 리드 영역(101, 102)이 정의될 수 있다.
이너 리드 영역(100)은 구동 소자가 실장되는 영역이고, 아우터 리드 영역(101, 102)은 연성 회로 기판(1)과 접속되는 외부 장치와 연결되는 영역일 수 있다. 구동 소자는 이너 리드 영역(100)에 배치되고, 솔더 범프 등을 통해 제1 배선 패턴(20) 및 연성 회로 기판(1)과 전기적으로 연결될 수 있다. 마찬가지로 외부 장치 또한 아우터 리드 영역(101, 102) 상에 배치되는 제1 배선 패턴(20)과 솔더 범프 등을 통해 전기적으로 연결될 수 있다.
복수의 제1 배선 패턴(20)은 베이스 필름(10) 상의 제1 배선 패턴 영역(25) 상에 형성될 수 있다. 제1 배선 패턴(20)은 소정의 간격을 갖고 서로 이격되어 배치될 수 있다.
제1 배선 패턴(20)은 금속 등의 도전성 재료를 포함할 수 있다. 구체적으로, 제1 배선 패턴(20)은 전기 신호를 전달하기 위한 도전성 배선 또는 터치에 따른 정전 용량을 전달하기 위한 투명 도전성 배선일 수 있다. 더욱 구체적으로, 제1 배선 패턴(20)은 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니며, 제1 배선 패턴(20)은 금, 알루미늄 등의 물질을 포함할 수도 있다.
제1 배선 패턴(20)은 이너 리드 영역(100)과 아우터 리드 영역(101, 102)을 서로 연결할 수 있다. 구체적으로, 제1 배선 패턴(20)은 이너 리드 영역(100) 상에 실장되는 구동 소자와, 아우터 리드 영역(101, 102)과 접속되는 외부 장치 사이를 전기적으로 연결시킬 수 있다. 따라서 제1 배선 패턴(20)의 일단은 이너 리드 영역(100)과 중첩되고, 제1 배선 패턴(20)의 타단은 아우터 리드 영역(101, 102)과 중첩될 수 있다.
제1 배선 패턴(20) 상에는, 도금층(30)이 형성될 수 있고, 이러한 도금층(30)은 제1 배선 패턴(20)을 외부로부터 보호해 주거나 소자 또는 외부 장치와의 접합성을 향상시키는 역할을 할 수 있다. 이러한 도금층(30)은 예를 들어, 주석(Sn), 니켈(Ni), 금(Au) 및 알루미늄(Al) 등의 금속을 포함할 수 있다.
도시되지는 않았지만, 제1 배선 패턴(20)과 도금층(30)을 덮도록 솔더 레지스트 등을 포함하는 보호층이 형성되어, 제1 배선 패턴(20)과 도금층(30)을 보호할 수도 있다.
소정의 폭을 갖고, 복수의 스프라켓 홀(51)이 형성된 스프라켓 홀 영역(50)이 베이스 필름(10)의 일면 상에 정의될 수 있다. 복수의 스프라켓 홀(51)은 연성 회로 기판(1)의 제조 시 그리퍼(gripper)와 같은 기구의 돌기가 삽입되어 연성 회로 기판(1)을 끌어당겨 연성 회로 기판(1)의 반송을 가능하게 한다. 스프라켓 홀(51)은 스프라켓 홀 영역(50)을 따라 베이스 필름(10)의 길이 방향으로 배치될 수 있다. 스프라켓 홀 영역(50)은 베이스 필름(10)의 폭 방향 단부와 접하도록 정의될 수 있다.
베이스 필름(10)의 제1 배선 패턴 영역(25)과 스프라켓 홀 영역(50) 사이에, 제1 더미 패턴(40)이 배치될 수 있다.
제1 더미 패턴(40)은 제1 배선 패턴 영역(25)과 스프라켓 홀 영역(50) 사이를 채우도록 배치될 수 있다. 제1 더미 패턴(40)과 제1 배선 패턴(20)은 연결되지 않을 수 있다. 즉, 제1 더미 패턴(40)과 제1 배선 패턴(20)은 전기적으로 절연되어, 제1 더미 패턴(40)은 제1 배선 패턴(20)으로 흐르는 전기적 신호에 영향을 주지 않을 수 있다.
도시된 것과 같이, 제1 더미 패턴(40)은 격자 형태로 베이스 필름(10) 상에 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 제1 더미 패턴(40)은 베이스 필름(10)의 길이 방향으로 길게 연장된 복수의 패턴이거나 단일 랜드 패턴들의 배열을 포함할 수도 있다. 즉, 제1 더미 패턴(40)은 도시된 것과 달리, 베이스 필름(10)의 폭 방향으로 연장된 패턴을 포함하지 않을 수도 있다.
복수의 제1 배선 패턴(20)이 제1 거리(D1)의 간격으로 서로 이격되어 배치되고, 제1 더미 패턴(40)과 제1 배선 패턴(20)은 제2 거리(D2)의 간격으로 서로 이격되어 배치될 수 있다. 제1 거리(D1)와 제2 거리(D2)는 서로 다를 수 있다. 제2 거리(D2)는 바람직하게는, 0.001mm 내지 2mm일 수 있다.
한편, 제1 더미 패턴(40)은 스프라켓 홀 영역(50)과 제3 거리(D3)의 간격으로 서로 이격되어 배치될 수 있다. 제3 거리(D3)는 제2 거리(D2)보다 클 수 있다. 즉, 제1 배선 패턴 영역(25)과 제2 거리(D2)로 인접하여 배치되는 더미 패턴(40)은, 제1 배선 패턴 영역(25)과 스프라켓 홀 영역(50) 사이의 공간을 모두 채우지 않고, 일부만을 채우도록 배치될 수 있다.
베이스 필름(10)에서 제1 배선 패턴(20)이 형성되지 않은 스페이스 영역은, 제1 배선 패턴 영역(20)보다 물리적으로 취약할 수 있다. 특히, 스프라켓 홀(51)에 그리퍼 등의 기구가 삽입되어 반송되는 베이스 필름(10)은, 반송 과정에서 베이스 필름(10)에 가해지는 응력으로 인하여 스페이스 영역에 구김이나 변형이 발생하는 문제가 발생할 수 있다.
본 발명의 실시예에 따른 연성 회로 기판은, 스페이스 영역에 형성된 제1 더미 패턴(40)을 포함함으로써, 베이스 필름(10)의 표면의 노출을 막고, 이를 통해 스페이스 영역을 베이스 필름(10)에 가해지는 응력으로 인한 구김이나 변형으로부터 보호할 수 있다.
한편, 제1 더미 패턴(40)은 보강 패턴(미도시)과 구분될 수 있다. 전술한 바와 같이 제1 더미 패턴(40)이 스페이스 영역을 보강하도록 형성될 수 있으나, 스페이스 영역에 베이스 필름을 보강하기 위해 별도의 보강 패턴을 형성할 경우, 제1 더미 패턴(40)은 상기 보강 패턴과 제1 배선 패턴(20) 사이에 형성될 수 있다.
제1 더미 패턴(40)은 제1 배선 패턴(20)과 동일 레벨에서 형성될 수 있다. 여기서 동일 레벨이란 동일한 제조 공정에 의해 형성되는 것을 의미한다. 즉, 제1 배선 패턴(20)을 형성하는 도금 과정에서, 제1 더미 패턴(40)이 함께 형성될 수 있다. 따라서 제1 더미 패턴(40)은 제1 배선 패턴(20)과 동일한 물질을 포함할 수 있다. 이러한 제조 과정은 도 4를 참조하여 더욱 자세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 과정의 일부를 도시한 단면도이다.
도 4를 참조하면, 베이스 필름(10) 상에, 제1 배선 패턴(20)과 제1 더미 패턴(40)을 도금하여 형성한다.
제1 배선 패턴(20)은, 베이스 필름(10) 상에 제1 배선 패턴(20)이 형성되지 않는 영역 상에 레지스트를 형성하고, 전해 또는 비전해 방식으로 도금을 수행하는 세미 애디티브(semi additive) 공정으로 형성될 수 있다.
이 때, 상술한 종래의 연성 회로 기판 제조 방법과 같이, 제1 더미 패턴(40)을 배선 패턴과 인접하여 형성하지 않는 경우, 제1 배선 패턴(20) 중 내측의 배선 패턴(21)과 외측의 배선 패턴(22) 간에 도금 두께의 차이로 인한 높이 차이가 발생할 수 있다. 즉, 도금에 사용되는 애노드로부터 전류가 인가 될 때, 내측의 배선 패턴(21)에 비하여 외측의 배선 패턴(22)에 인가되는 전류 밀도가 크기 때문에 외측의 도금량이 많아지고, 외측의 배선 패턴(22)의 두께가 상대적으로 커질 수 있다. 이와 같이 패턴 두께가 균일하지 않은 경우 회로의 동작 신뢰성에 문제가 발생할 수 있다. 특히, 이너 리드 영역(100) 또는 아우터 리드 영역(101)과 중첩되는 제1 배선 패턴(20), 즉 단자부에서의 구동 소자 또는 외부 장치와의 접속 신뢰성이 저하될 수 있다.
본 발명의 실시예에 따른 연성 회로 기판(1)은, 제1 배선 패턴 영역(25)로부터 베이스 필름의 폭 방향 단부 또는 스프라켓 홀 영역(50)을 향해 배치된 제1 더미 패턴(40)으로 인하여, 외측의 배선 패턴(22)에 인가되는 전류 밀도가 분산될 수 있고, 따라서 내측 및 외측의 배선 패턴(21, 22)의 도금 두께가 상대적으로 균일할 수 있다.
여기서, 제1 더미 패턴(40)과 외측의 배선 패턴(22) 사이의 거리(도 2의 D2)가 큰 경우, 제1 더미 패턴(40)이 외측의 배선 패턴(22)에 인가되는 전류 밀도를 분산시키는 효과가 저하될 수 있으므로, 제1 더미 패턴(40)과 외측의 배선 패턴(22) 사이의 거리는 0.001mm 내지 2mm가 바람직하다.
즉, 본 발명의 실시예에 따른 연성 회로 기판(1)의 제1 더미 패턴(40)에 의하여, 제1 배선 패턴(20)의 두께의 균일성을 확보할 수 잇고, 이너 리드 영역(100) 또는 아우터 리드 영역(101, 102)에서의 접속 신뢰성을 좋게 할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 연성 회로 기판의 상면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 연성 회로 기판(2)은 아우터 리드 영역(101, 102)과 베이스 필름(10)의 길이 방향 단부(61, 62) 사이에 배치된 제2 더미 패턴들(71, 72)을 포함할 수 있다. 더미 패턴(40, 71, 72)을 연결하도록, 아우터 리드 영역(101, 102)과 스프라켓 홀 영역(50) 사이에도 패턴이 형성될 수 있다.
더미 패턴들(40, 71, 72)은 제1 배선 패턴 영역(25)를 둘러싸도록 배치될 수 있다. 또한 더미 패턴들(40, 71, 72)은 이너 리드 영역(100) 및 아우터 리드 영역(101, 102)을 둘러쌀 수 있다.
제1 배선 패턴 영역(25)를 길이 방향으로 사이에 두는 제2 더미 패턴들(71, 72)로 인하여, 제1 배선 패턴(20)의 길이 방향의 두께가 균일해질 수 있다. 즉, 제1 배선 패턴(20)의 형성 과정에서, 제2 더미 패턴 (71, 72)을 함께 형성함으로써 제1 배선 패턴(20)의 길이 방향으로 가해지는 전류 밀도가 분산되어, 제1 배선 패턴(20)의 내측과 외측의 도금 두께가 균일해질 수 있다. 특히, 아우터 리드 영역(101, 102)과 중첩된 제1 배선 패턴(20) 부분과, 이너 리드 영역(100)과 중첩된 제1 배선 패턴(20)의 부분의 두께가 균일해질 수 있다.
제2 더미 패턴들(71, 72)은 제1 배선 패턴(20)과는 연결되지 않지만 제1 더미 패턴(40)과는 연결될 수 있다. 즉, 더미 패턴들(40, 71, 72)만이 연결됨으로써, 제1 배선 패턴(20)을 흐르는 전기적 신호에는 영향을 미치지 않을 수 있다.
도시된 것과 같이, 제2 더미 패턴(71, 72)은 격자 형태를 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 제2 더미 패턴(71, 72)은 베이스 필름(10)의 길이 방향 또는 폭 방향 만으로 연장된 형태이거나 단일 랜드 패턴들의 배열일 수도 있다.
제2 더미 패턴(71, 72)는 베이스 필름(10)의 길이 방향 단부(61, 62)와 제4 거리(D4)만큼 이격되고, 아우터 리드 영역(101, 102)와 제5 거리(D5)만큼 이격되어 배치될 수 있다. 제4 거리(D4)와 제5 거리(D5)는 각각 다를 수 있다. 한편, 본 발명의 다른 실시예로서 제2 더미 패턴(71, 72)은 베이스 필름(10)의 길이 방향 단부(61, 62)까지 연장되어 형성될 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 연성 회로 기판의 타면을 도시한 상면도이다.
도 6을 참조하면, 연성 회로 기판(3)은 제1 배선 패턴(20)이 형성된 베이스 필름(10)의 반대면 상에, 제2 배선 패턴(120), 제3 더미 패턴(140, 171, 172)을 포함할 수 있다.
제2 배선 패턴(120)은 제1 배선 패턴(20)과 비아(미도시)를 통해 전기적으로 연결될 수 있으나 본 발명이 이에 제한되는 것은 아니다.
제3 더미 패턴(140, 171, 172)은 제2 배선 패턴 영역(125)을 둘러싸도록 형성될 수 있다. 제3 더미 패턴(140, 171, 172)는 제1 배선 패턴(20) 및 제2 배선 패턴(120)과 연결되지 않을 수 있다. 즉, 제3 더미 패턴(140, 171, 172)은 제1 배선 패턴(20)과 제2 배선 패턴(120)과 전기적으로 절연될 수 있다. 한편, 비아(미도시)를 통해 연결될 수 있는 제1 및 제2 배선 패턴(20, 120)과 같이, 제3 더미 패턴(140, 171, 172)은 제1 및 제2 더미 패턴(40, 71, 72)과 비아를 통해 전기적으로 연결될 수도 있다.
필요에 따라, 본 발명의 일 실시예에 따른 연성 회로 기판(도 1의 1)과 같이, 제2 더미 패턴의 일부(171, 172)가 생략되어 형성될 수도 있다.
도 7은 본 발명의 몇몇 실시예에 따른 연성 회로 기판을 포함하는 전자 장치의 단면도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 연성 회로 기판(5), 제1 외부 장치(200), 제2 외부 장치(300) 및 반도체 소자(400)를 포함할 수 있다.
제1 외부 장치(200)와 제2 외부 장치(300)는, 연성 회로 기판(5)에 의하여 전기적으로 연결될 수 있다. 제1 외부 장치(200)는 예를 들어, 화상을 표시하는 디스플레이 패널일 수 있고, 제2 외부 장치(300)는 이러한 디스플레이 패널과 접속되는 경성 회로 기판일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 제1 및 제2 외부 장치(200, 300)는 본 발명의 실시예에 따른 연성 회로 기판(5)에 의해 전기적으로 접속될 수 있는 장치이면 충분하다.
제1 외부 장치(200) 및 제2 외부 장치(300)는 연성 회로 기판의 아우터 리드 영역을 통해 연성 회로 기판과 접속될 수 있다.
반도체 소자(400)는 연성 회로 기판(5) 상에 배치될 수 있다. 더욱 구체적으로, 반도체 소자(400)는 연성 회로 기판(5)의 이너 리드 영역에 배치될 수 있다. 제1 외부 장치(200)가 디스플레이 패널인 경우, 반도체 소자(400)는 예를 들어, 디스플레이 패널을 구동하는 DDIC(Display Driver IC)일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2, 3: 연성 회로 기판 10: 베이스 필름
20: 배선 패턴 30: 도금층
40, 71, 72: 더미 패턴

Claims (11)

  1. 일면과 타면을 포함하는 베이스 필름;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 구동 소자가 실장되는 이너 리드 영역;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 외부 장치와 연결되는 아우터 리드 영역;
    상기 이너 리드 영역과 상기 아우터 리드 영역을 연결하는 복수의 배선 패턴이 배치되는 배선 패턴 영역;
    상기 배선 패턴 영역과 상기 베이스 필름의 폭 방향 단부 사이에 배치되는 제1 더미 패턴; 및
    상기 아우터 리드 영역과 상기 베이스 필름의 길이 방향 단부 사이에 배치되는 제2 더미 패턴을 포함하는 연성 회로 기판.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1 더미 패턴과 상기 제2 더미 패턴은 상기 배선 패턴 영역을 둘러싸도록 배치되는 연성 회로 기판.
  4. 제 1항에 있어서,
    상기 제1 더미 패턴은 상기 배선 패턴 영역의 최외곽 배선 패턴으로부터 0.001mm 내지 2mm로 이격되어 배치되는 연성 회로 기판.
  5. 세미 어디티브(semi-additive) 방식으로 배선 패턴이 형성되는 연성 회로 기판에 있어서,
    일면과 타면을 포함하는 베이스 필름;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 구동 소자가 실장되는 이너 리드 영역;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 외부 장치와 연결되는 아우터 리드 영역;
    상기 이너 리드 영역과 상기 아우터 리드 영역을 연결하는 상기 배선 패턴이 배치되는 배선 패턴 영역; 및
    상기 배선 패턴 영역과 상기 베이스 필름의 폭 방향 단부 사이에 배치되는 더미 패턴을 포함하고,
    상기 배선 패턴, 상기 더미 패턴은 상기 베이스 필름 상에 도금되어 형성되되,
    상기 더미 패턴은 상기 배선 패턴의 도금 시 상기 배선 패턴에 인가되는 전류 밀도를 분산시키는 연성 회로 기판.
  6. 제 5항에 있어서,
    상기 배선 패턴 및 상기 더미 패턴은 동일 레벨에서 형성되는 연성 회로 기판.
  7. 제 1항에 있어서,
    상기 제1 및 제2 더미 패턴은, 상기 복수의 배선 패턴과 전기적으로 연결되지 않는 연성 회로 기판.
  8. 제 1항에 있어서,
    상기 베이스 필름을 보강하는 보강 패턴을 더 포함하되,
    상기 제1 더미 패턴은 상기 보강 패턴과 상기 배선 패턴 사이에 배치되는 연성 회로 기판.
  9. 일면과 타면을 포함하는 베이스 필름;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 구동 소자가 실장되는 이너 리드 영역;
    상기 베이스 필름의 상기 일면과 상기 타면 중 적어도 한 면 상에 정의되고, 외부 장치와 연결되는 아우터 리드 영역;
    상기 이너 리드 영역과 상기 아우터 리드 영역을 연결하는 복수의 배선 패턴이 배치되는 배선 패턴 영역;
    상기 배선 패턴 영역과 상기 베이스 필름의 폭 방향 단부 사이에 배치되는 제1 더미 패턴;
    상기 아우터 리드 영역과 상기 베이스 필름의 길이 방향 단부 사이에 배치되는 제2 더미 패턴;
    상기 이너 리드 영역에 실장된 반도체 소자; 및
    상기 아우터 리드 영역으로부터 연결된 외부 장치를 포함하는 전자 장치.
  10. 제 9항에 있어서,
    상기 제1 더미 패턴은 상기 배선 패턴 영역의 최외곽 배선 패턴으로부터 0.001mm 내지 2mm로 이격되어 배치되는 전자 장치.
  11. 제 5항에 있어서,
    상기 더미 패턴은 상기 배선 패턴 영역의 최외곽 배선 패턴으로부터 0.001mm 내지 2mm로 이격되어 배치되는 연성 회로 기판.
KR1020160019890A 2016-02-19 2016-02-19 연성 회로 기판 KR101753685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160019890A KR101753685B1 (ko) 2016-02-19 2016-02-19 연성 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019890A KR101753685B1 (ko) 2016-02-19 2016-02-19 연성 회로 기판

Publications (1)

Publication Number Publication Date
KR101753685B1 true KR101753685B1 (ko) 2017-07-04

Family

ID=59357337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019890A KR101753685B1 (ko) 2016-02-19 2016-02-19 연성 회로 기판

Country Status (1)

Country Link
KR (1) KR101753685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118417B1 (ko) * 2018-12-21 2020-06-03 김기태 부품 정렬 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074492A (ja) * 2010-09-28 2012-04-12 Hitachi Cable Film Device Ltd フィルム基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074492A (ja) * 2010-09-28 2012-04-12 Hitachi Cable Film Device Ltd フィルム基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102118417B1 (ko) * 2018-12-21 2020-06-03 김기태 부품 정렬 장치

Similar Documents

Publication Publication Date Title
US10321562B2 (en) Flexible circuit board, COF module and electronic device comprising the same
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR102375126B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20080055291A1 (en) Chip film package and display panel assembly having the same
KR20060123941A (ko) 테이프 캐리어 패키지용 탭 테이프
KR101896224B1 (ko) 연성 회로 기판
US11147160B2 (en) Circuit board and method for manufacturing same
US8808837B2 (en) Flexible film and display device comprising the same
CN111699759B (zh) 柔性电路板及包括其的电子装置
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
KR101536360B1 (ko) 배선 회로 기판 및 그 제조 방법
US11197377B2 (en) Flexible circuit board and method for producing same
KR20110057650A (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101753685B1 (ko) 연성 회로 기판
KR101753692B1 (ko) 연성 회로 기판, 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
KR101751390B1 (ko) 연성 회로 기판 및 그 제조 방법
KR102430863B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20130051120A (ko) 신호 전송 필름 및 그 제조 방법과 그를 가지는 표시 장치
KR101611216B1 (ko) 연성 회로 기판 및 그 제조 방법
KR20180125309A (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102378493B1 (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
KR20180093533A (ko) 연성 회로 기판
KR102017643B1 (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant