KR101750077B1 - 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법 - Google Patents

비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법 Download PDF

Info

Publication number
KR101750077B1
KR101750077B1 KR1020100131302A KR20100131302A KR101750077B1 KR 101750077 B1 KR101750077 B1 KR 101750077B1 KR 1020100131302 A KR1020100131302 A KR 1020100131302A KR 20100131302 A KR20100131302 A KR 20100131302A KR 101750077 B1 KR101750077 B1 KR 101750077B1
Authority
KR
South Korea
Prior art keywords
read
read bias
bias
offset value
memory cell
Prior art date
Application number
KR1020100131302A
Other languages
English (en)
Other versions
KR20120069955A (ko
Inventor
하범석
김지환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100131302A priority Critical patent/KR101750077B1/ko
Publication of KR20120069955A publication Critical patent/KR20120069955A/ko
Application granted granted Critical
Publication of KR101750077B1 publication Critical patent/KR101750077B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 셀 어레이, 동작 모드에 따라 동작 전압을 생성하여 메모리 셀 어레이로 제공하는 전압 공급부 및 리드 동작 후의 에러 비트 수가 기 설정된 제 1 문턱값을 만족하기 전까지 리드 바이어스를 제 1 오프셋 값으로 증가시켜 전압 공급부로 제공하고, 리드 동작 후의 에러 비트 수가 기 설정된 제 1 문턱값을 만족하면 리드 바이어스를 제 2 오프셋 값으로 증가시켜 전압 공급부로 제공하는 리드 바이어스 설정부를 포함하는 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법을 제시한다.

Description

비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법{Non-volatile Memory Apparatus and Determining Method of Read Bias Therefor}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법에 관한 것이다.
플래시 메모리 장치로 대표되는 비휘발성 메모리 장치는 싱글 레벨 셀로부터 멀티 레벨 셀로 반전해 왔다.
플래시 메모리 장치에서 프로그램은 페이지 단위로 이루어지며, 멀티 레벨 셀로 구성되는 플래시 메모리 장치의 경우 각각의 페이지에 포함된 메모리 셀들의 문턱전압이 기 설정된 검증 전압 이상이 되도록 프로그램된다. 아울러, 메모리 셀에 저장된 데이터를 리드(read)할 때에는 해당 셀이 속한 페이지의 프로그램시 이용된 검증전압에 의해 결정된다.
그런데, 플래시 메모리 장치는 주변 환경, 예를 들어 온도 등에 의한 영향으로 플로팅 게이트에 주입된 전하가 누설되는 현상이 발생할 수 있다. 그리고, 플로팅 게이트의 전하가 누설되면 문턱전압이 변동되므로, 기 설정된 리드 바이어스를 인가하여 데이터를 리드할 경우 에러가 발생할 수 있다.
이에 따라, 메모리 셀의 문턱전압 변동에 적응적인 리드 바이어스 설정 방법이 제시되었다.
도 1은 비휘발성 메모리 장치를 위한 일반적인 리드 바이어스 설정 방법을 설명하기 위한 도면이다.
특정 검증전압에 의해 프로그램되어 상태 ST1을 갖는 메모리 셀들에 대한 리드 바이어스 설정 방법을 예로 들어 설명한다.
상태 ST1을 갖는 메모리 셀들에 대한 리드 바이어스를 설정하기 위해 초기 리드 바이어스(Vint)를 인가하여 상태 ST1에 속한 메모리 셀들의 데이터를 읽어 낸다. 그리고, 독출 결과를 예상 데이터와 비교하여 에러 비트 수를 체크한다.
에러 비트 수가 기 설정된 비트 수보다 많은 경우, 기 설정된 오프셋 값(ΔV)만큼 리드 바이어스를 증가시킨 후 셀 데이터 독출, 예상 데이터와의 비교 및 에러 비트 수 체크 과정을 반복 수행한다.
이 경우에도 에러 비트 수가 기 설정된 비트 수보다 많은 경우 기 설정된 오프셋 값(ΔV)만큼 리드 바이어스를 증가시키고 에러 비트 수를 체크하는 과정을 반복한다. 그리고, 에러 비트 수가 기 설정된 비트 수 이하가 될 때의 전압을 리드 바이어스(Vdtm)로 결정한다.
이와 같이, 현재는 리드 바이어스 결정을 위해 초기 바이어스(Vint)로부터 기 설정된 오프셋 값(ΔV)만큼 리드 바이어스를 증가시키는 방식을 이용하고 있으며, 오프셋 값(ΔV)은 고정값으로 설정된다.
오프셋 값(ΔV)은 40mV로 설정되는 것이 일반적인데, 최종적으로 결정되는 리드 바이어스(Vdtm)와 초기 바이어스(Vint)와의 차이가 200~300mV인 점을 감안할 때, 오프셋 값(ΔV)의 범위가 다소 넓은 것을 알 수 있다.
따라서, 리드 바이어스의 정밀도가 저하되어 메모리 장치의 오동작을 유발할 수 있다. 이를 해결하기 위해 오프셋 값을 작게 결정할 수도 있지만, 오프셋 값이 작아질수록 리드 바이어스를 설정하는 데 많은 시간이 소요되게 된다.
본 발명은 리드 바이어스를 정밀하게 제어할 수 있는 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 리드 바이어스 설정에 소요되는 시간을 단축시키면서도 보다 정확한 리드 바이어스를 검출할 수 있는 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 메모리 셀 어레이; 동작 모드에 따라 동작 전압을 생성하여 상기 메모리 셀 어레이로 제공하는 전압 공급부; 및 리드 동작 후의 에러 비트 수가 기 설정된 제 1 문턱값을 만족하기 전까지 리드 바이어스를 제 1 오프셋 값으로 증가시켜 상기 전압 공급부로 제공하고, 리드 동작 후의 에러 비트 수가 기 설정된 제 1 문턱값을 만족하면 리드 바이어스를 제 2 오프셋 값으로 증가시켜 상기 전압 공급부로 제공하는 리드 바이어스 설정부;를 포함한다.
한편, 본 발명의 일 실시예에 의한 리드 바이어스 설정 방법은 초기 리드 바이어스를 인가하여 리드 동작을 수행하는 제 1 리드 단계; 리드 결과를 예상 데이터와 비교하여 에러 비트 수를 체크하는 제 1 판단 단계; 상기 에러 비트 수가 기 설정된 제 1 문턱값보다 큰 경우 리드 바이어스를 제 1 오프셋 값만큼 증가시켜 리드 동작을 수행하고 상기 제 1 판단 단계로 진행하는 단계; 및 상기 에러 비트 수가 기 설정된 제 1 문턱값 이하인 경우 리드 바이어스를 제 2 오프셋 값만큼 증가시켜 리드 동작을 수행하는 제 2 리드 단계;를 포함한다.
본 발명에서는 제 1 오프셋 값으로 리드 바이어스를 증가시키다가 기 설정된 수의 에러 비트가 검출되면 제 1 오프셋보다 작은 제 2 오프셋 값으로 리드 바이어스를 증가시켜 리드 바이어스를 결정한다.
즉, 초기 리드 바이어스에 대하여 큰 폭으로 리드 바이어스를 증가시키고, 실질적인 리드 바이어스에 접근하면 리드 바이어스 증가 범위를 축소시킴으로써 리드 바이어스를 보다 정밀하게 결정할 수 있다. 따라서, 비휘발성 메모리 장치의 신뢰성을 개선할 수 있다.
또한, 리드 바이어스의 초기 증가 폭을 크게 설정하기 때문에 고속으로 리드 바이어스를 검출할 수 있어 비휘발성 메모리 장치의 동작 성능을 향상시킬 수 있다.
도 1은 비휘발성 메모리 장치의 일반적인 리드 바이어스 설정 방법을 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도,
도 3은 본 발명의 일 실시예에 의한 리드 바이어스 설정 방법을 설명하기 위한 흐름도,
도 4는 본 발명의 일 실시예에 의한 리드 바이어스 설정 방법을 설명하기 위한 개념도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 2에 도시한 것과 같이, 비휘발성 메모리 장치(10)는 전체적인 동작을 제어하는 컨트롤러(160), 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 공급부(150) 및 리드 바이어스 설정부(170)를 포함한다.
메모리 셀 어레이(110)에는 데이터를 저장하는 복수의 메모리 셀, 예를 들어 플래시 메모리 셀이 메모리 셀을 선택하여 활성화하는 워드라인(WL)과 메모리 셀의 데이터를 입출력하는 비트라인(BL) 간에 매트릭스 형태로 접속되어 있다.
페이지 버퍼부(120)는 비트라인(BL)을 통해 메모리 셀 어레이(110)와 접속되는 복수의 페이지 버퍼를 포함하여, 메모리 셀 어레이(110)의 선택된 메모리 셀에 프로그램 데이터를 제공하거나, 메모리 셀 어레이(110)의 선택된 메모리 셀로부터 데이터를 리드하여 저장한다.
Y 디코더(130)는 컨트롤러(160)의 제어에 따라 페이지 버퍼부(120)의 페이지 버퍼들에 데이터 입출력 경로를 제공하며, X 디코더(140)는 컨트롤러(160)의 제어에 따라 메모리 셀 어레이(110)의 워드라인(WL)을 선택한다.
전압 공급부(150)는 컨트롤러(160)의 제어에 따라 동작 모드(프로그램, 소거, 리드)에 따른 동작 전압을 생성하고, 생성된 동작 전압을 X 디코더(140)를 통해 워드라인(WL) 또는 페이지 버퍼부(120)로 공급한다.
리드 바이어스 설정부(170)는 리드 동작시 메모리 셀 어레이(110)의 선택된 워드라인에 공급할 바이어스를 결정한다. 보다 구체적으로, 리드 바이어스 설정부(170)는 초기 리드 바이어스로부터 제 1 오프셋 값만큼 리드 바이어스를 증가시켜 전압 공급부(150)로 제공하여 컨트롤러(160)의 제어에 따라 리드 동작이 이루어지도록 한다. 아울러, 리드 바이어스 설정부(170)는 제 1 오프셋 값에 의해 증가된 리드 바이어스에 따라 리드 동작을 수행한 결과를 제공받아, 에러 비트 수가 기 설정된 제 1 문턱값 이하가 되면 리드 바이어스 증가 폭을 제 2 오프셋 값으로 변경한다. 아울러, 제 2 오프셋 값에 의해 증가된 리드 바이어스를 전압 공급부(150)로 제공하여 컨트롤러(160)의 제어에 따라 리드 동작이 이루어지도록 한다. 그리고, 리드 바이어스 설정부(170)는 제 2 오프셋 값에 의해 증가된 리드 바이어스에 따라 리드 동작을 수행한 결과를 제공받아 에러 비트 수가 기 설정된 제 2 문턱값 이하가 되면, 해당 시점의 리드 바이어스를 최종 리드 바이어스로 결정하여 전압 공급부(150)로 제공한다.
도 3은 본 발명의 일 실시예에 의한 리드 바이어스 설정 방법을 설명하기 위한 흐름도이고, 도 4는 본 발명의 일 실시예에 의한 리드 바이어스 설정 방법을 설명하기 위한 개념도이다.
도 3 및 도 4를 참조하면, 리드 바이어스를 결정하기 위해 기 설정된 초기 리드 바이어스(Vint)를 인가하여(S10) 선택된 워드라인에 접속된 메모리 셀들에 대한 리드 동작을 수행한다(S20).
그리고 리드 결과를 예상 데이터와 비교하여 에러 비트 수를 체크한다(S30). 단계 S30의 판단 결과 에러 비트 수가 기 설정된 제 1 문턱값(N1)보다 많은 경우, 리드 바이어스 설정부(170)는 기 설정된 제 1 오프셋 값(ΔV1)만큼 리드바이어스를 증가시킨 후 리드 동작을 수행하는 단계 S20로 진행한다.
만약, 단계 S30의 판단 결과 에러 비트 수가 기 설정된 제 1 문턱값(N1) 이하인 경우 리드 바이어스 설정부(170)는 해당 시점의 리드 바이어스(Va)에 기 설정된 제 2 오프셋 값(ΔV2)만큼 리드 바이어스를 증가시켜(S50) 리드 동작을 수행한다(S60).
그리고, 리드 결과를 예상 데이터와 비교하여 에러 비트 수를 체크한다(S70). 만약, 단계 S70의 판단 결과 에러 비트 수가 기 설정된 제 2 문턱값(N2)보다 많은 경우에는 리드 바이어스를 제 2 오프셋 값(ΔV2)만큼 증가시키는 단계 S50로 진행한다. 그렇지 않을 경우 즉, 에러 비트 수가 기 설정된 제 2 문턱값(N2) 이하인 경우에는 해당 시점의 리드 바이어스를 최종 리드 바이어스(Vdtm)로 결정한다(S80).
이와 같이, 본 발명에서는 에러 비트 수가 기 설정된 제 1 문턱값(N1)보다 많을 될 때까지는 제 1 오프셋 값(ΔV1)만큼씩 리드 바이어스를 증가시키고, 에러 비트 수가 기 설정된 제 1 문턱값(N1)이하가 되면 제 2 오프셋 값(ΔV2)만큼씩 리드 바이어스를 증가시킨다. 그리고, 제 2 오프셋 값(ΔV2)만큼 리드 바이어스를 증가시켜 에러 비트 수가 기 설정된 제 2 문턱값(N2) 이하가 되면 해당 시점의 바이어스를 최종 리드 바이어스로 결정한다.
본 발명의 일 실시예에서, 제 1 오프셋 값(ΔV1)은 50~70mV, 제 2 오프셋 값(ΔV2)은 10~30mV로 설정할 수 있다.
따라서, 초기 리드 바이어스에 대해 큰 폭으로 리드 바이어스를 증가시키다가 실질적인 리드 바이어스에 근접하면 리드 바이어스 증가 폭을 감소시켜, 리드 바이어스를 보다 정밀하게 결정하게 된다. 이에 따라, 리드 바이어스를 고속을 설정할 수 있음은 물론이고, 메모리 셀의 상태에 따라 정밀한 리드 바이어스를 적용할 수 있어 비휘발성 메모리 장치의 동작 신뢰성을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 비휘발성 메모리 장치
110 : 메모리 셀 어레이
120 : 페이지 버퍼부
130 : Y 디코더
140 : X 디코더
150 : 전압 공급부
160 : 컨트롤러
170 : 리드 바이어스 설정부

Claims (6)

  1. 메모리 셀 어레이;
    동작 모드에 따라 동작 전압을 생성하여 상기 메모리 셀 어레이로 제공하는 전압 공급부; 및
    리드 동작 후의 에러 비트 수가 기 설정된 제 1 문턱값을 만족하기 전까지 리드 바이어스를 제 1 오프셋 값만큼 증가시켜 상기 전압 공급부로 제공하여 상기 메모리 셀 어레이로 공급하도록 하고, 리드 동작 후의 에러 비트 수가 상기 제 1 문턱값을 만족하면 리드 바이어스를 제 2 오프셋 값만큼 증가시켜 상기 전압 공급부로 제공하여 상기 메모리 셀 어레이로 공급하도록 하는 리드 바이어스 설정부;
    를 포함하는 비휘발성 메모리 장치.
  2. [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]
    제 1 항에 있어서,
    상기 리드 바이어스 설정부는, 리드 동작 후의 에러 비트 수가 기 설정된 제 2 문턱값을 만족하면 해당 시점의 바이어스를 리드 바이어스로 결정하여 상기 전압 공급부로 제공하는 비휘발성 메모리 장치.
  3. [청구항 3은(는) 설정등록료 납부시 포기되었습니다.]
    제 1 항에 있어서,
    상기 제 1 오프셋 값은 상기 제 2 오프셋 값보다 큰 값으로 설정되는 비휘발성 메모리 장치.
  4. 메모리 셀 어레이에 초기 리드 바이어스를 인가하여 상기 메모리 셀 어레이에 대한 리드 동작을 수행하는 제 1 리드 단계;
    리드 결과를 예상 데이터와 비교하여 에러 비트 수를 체크하는 제 1 판단 단계;
    상기 에러 비트 수가 기 설정된 제 1 문턱값보다 큰 경우 리드 바이어스를 제 1 오프셋 값만큼 증가시켜 상기 메모리 셀 어레이에 대한 리드 동작을 수행하고 상기 제 1 판단 단계로 진행하는 단계; 및
    상기 에러 비트 수가 상기 제 1 문턱값 이하인 경우 리드 바이어스를 제 2 오프셋 값만큼 증가시켜 상기 메모리 셀 어레이에 대한 리드 동작을 수행하는 제 2 리드 단계;
    를 포함하는 리드 바이어스 설정 방법.
  5. [청구항 5은(는) 설정등록료 납부시 포기되었습니다.]
    제 4 항에 있어서,
    상기 제 2 리드 단계 이후, 리드 결과를 예상 데이터와 비교하여 에러 비트 수를 체크하는 제 2 판단 단계;
    상기 제 2 판단 단계에 따른 에러 비트 수가 기 설정된 제 2 문턱값보다 큰 경우 제 2 리드 단계로 진행하는 단계; 및
    상기 제 2 판단 단계에 따른 에러 비트 수가 상기 제 2 문턱값 이하인 경우 해당 시점의 바이어스를 최종 리드 바이어스로 결정하는 단계;
    를 포함하는 리드 바이어스 설정 방법.
  6. [청구항 6은(는) 설정등록료 납부시 포기되었습니다.]
    제 4 항 또는 제 5 항에 있어서,
    상기 제 1 오프셋 값은 상기 제 2 오프셋 값보다 큰 값으로 설정되는 리드 바이어스 설정 방법.
KR1020100131302A 2010-12-21 2010-12-21 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법 KR101750077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100131302A KR101750077B1 (ko) 2010-12-21 2010-12-21 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131302A KR101750077B1 (ko) 2010-12-21 2010-12-21 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법

Publications (2)

Publication Number Publication Date
KR20120069955A KR20120069955A (ko) 2012-06-29
KR101750077B1 true KR101750077B1 (ko) 2017-06-26

Family

ID=46687922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131302A KR101750077B1 (ko) 2010-12-21 2010-12-21 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법

Country Status (1)

Country Link
KR (1) KR101750077B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090067238A1 (en) 2006-08-30 2009-03-12 Micron Technology, Inc. Non-volatile memory cell read failure reduction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090067238A1 (en) 2006-08-30 2009-03-12 Micron Technology, Inc. Non-volatile memory cell read failure reduction

Also Published As

Publication number Publication date
KR20120069955A (ko) 2012-06-29

Similar Documents

Publication Publication Date Title
KR100624595B1 (ko) 불휘발성 반도체 기억 장치, 불휘발성 반도체 기억 장치의데이터 기입 방법 및 메모리 카드
US7800946B2 (en) Flash memory device and operating method thereof
US8625355B2 (en) Semiconductor memory device and method of operating the same
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR102031742B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR101012982B1 (ko) 불휘발성 메모리 소자의 동작 방법
US8964477B2 (en) Nonvolatile memory, electronic apparatus, and verification method
US20130159610A1 (en) Non-volatile semiconductor memory device related method of operation
KR20130139598A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120127930A (ko) 반도체 장치 및 이의 동작 방법
US20130159798A1 (en) Non-volatile memory device and operating method thereof
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
EP3176790A2 (en) Non-volatile memory (nvm) with endurance control
KR20110078747A (ko) 반도체 메모리 장치의 동작 방법
JP2008262623A (ja) 不揮発性半導体記憶装置
US20150270003A1 (en) Non-volatile memory and method for programming the same
EP4060665A1 (en) Modulation of source voltage in nand-flash array read
KR101750077B1 (ko) 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법
CN112420105B (zh) 存储装置
JP2013127827A (ja) 不揮発性半導体記憶装置
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
JP2006190488A (ja) 半導体記憶装置の書き込み方法
JP2009070531A (ja) 半導体装置及びその制御方法
JP5412063B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant